JP2004180078A - クロック発生ｉｃ、およびシステムボード - Google Patents

Abstract

【課題】ユーザによるパラメータ算出の必要がなく、簡単に希望の周波数のクロックを生成することができ、また設定によって得られたクロックの実際の周波数値を外部に表示してユーザが確認することができるＰＣ用クロック発生ＩＣ、およびそれを搭載したシステムボードを提供する。
【解決手段】ＰＣマザーボードであって、クロックジェネレータ７は、通信用ＩＦ１６に含まれるレジスタ２１と各分周回路１７，１９，１２〜１５との間に周波数変換テーブル２２を備え、この周波数変換テーブル２２は、クロックの周波数などに対応するデータを入力すると、このデータに基づいて、対応する周波数のクロックを生成するために必要なパラメータＭ，Ｎ，Ｋの値を出力する機能を有することで、ユーザは希望の周波数を設定するだけで、希望の周波数のクロックを生成することができる。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、パーソナルコンピュータ（ＰＣ）用のクロック発生ＩＣに関し、特に定格以上のクロック周波数で動作させる機能、いわゆるオーバークロックと呼ばれる機能を有するクロック発生ＩＣ、およびそれを搭載したシステムボードに適用して有効な技術に関する。
【０００２】
【従来の技術】
本発明者が検討したところによれば、クロック発生ＩＣ（クロックジェネレータ）に関しては、以下のような技術が考えられる。
【０００３】
たとえば、ＰＣマザーボード（システムボード）用クロックジェネレータにおいては、オーバークロックと呼ばれる機能が備えられているものがある。このオーバークロック機能とは、定格以上のクロック周波数でＣＰＵやメモリを動作させることである。その一つの手段として、クロックジェネレータからＣＰＵやメモリに供給するクロックの周波数を上げる方法がある。
【０００４】
このようなオーバークロック機能を備えたＰＣマザーボードについて、本発明者が本発明の前提として検討した、ＰＣマザーボードの構成、オーバークロック処理のフローを、図８および図９により説明する。それぞれ、図８はＰＣマザーボードのブロック図、図９はオーバークロック処理のフロー図を示す。
【０００５】
図８に示すように、ＰＣマザーボードは、主にＣＰＵ１、ＳＤＲＡＭ２、ＡＧＰ３およびＰＣＩ４と、これら相互の情報通信を制御するノースブリッジ５およびサウスブリッジ６と呼ばれるＬＳＩなどから構成され、これら各機能に供給するクロックを生成するＩＣがクロックジェネレータ７である。
【０００６】
クロックジェネレータ７は、外付けの水晶発振子（ＯＳＣ）の出力（周波数：ｆｏｓｃ）を入力し、それを式ｆｖｃｏ＝Ｎ／Ｍ×ｆｏｓｃ（ｆｏｓｃ＝１４．３１８ＭＨｚ）に基づき、逓倍処理によりＶＣＯクロック（周波数：ｆｖｃｏ）を生成するＰＬＬ１１と、ＶＣＯクロックを分周して生成したクロックをＣＰＵ１やＳＤＲＡＭ２などへ供給する分周値Ｋｎ（ｎ＝１，２，３，４）の複数個の分周回路１２，１３，１４，１５と、前記Ｍ，Ｎ，Ｋｎなどの制御データを記憶し、外部から書き換え可能なレジスタを含む通信用ＩＦ１６から構成される。
【０００７】
ＰＬＬ１１には、制御データＭに基づいて、ＯＳＣ入力の周波数ｆｏｓｃを１／Ｍする分周回路１７と、この分周回路１７の出力を入力とするＶＣＯ１８と、このＶＣＯ１８の出力を入力として、制御データＮに基づいて、ＶＣＯ１８からの入力の周波数を１／Ｎする分周回路１９が設けられている。
【０００８】
以上のように構成されるシステムにおいて、ＣＰＵ１やＳＤＲＡＭ２の動作周波数を上げるためにオーバークロック機能を使用する場合、ユーザは所定の手順に従い、オーバークロックを行う。たとえば、図９に示すような処理がユーザにより行われる。
【０００９】
図９に示すように、まず、周波数を上げたいクロック、たとえばＣＰＵ１のクロックの周波数値（ｆｃｌｋ）を決定する（Ｓ１）。
【００１０】
次に、式ｆｃｌｋ＝ｆｖｃｏ／Ｋに基づき、周波数ｆｃｌｋを得るために必要なパラメータｆｖｃｏとＫの値を算出する（Ｓ２）。たとえば、ＰＬＬ１１の安定動作範囲が３００＜ｆｖｃｏ＜６００ＭＨｚで、ｆｃｌｋ＝１００ＭＨｚのクロックを生成したいとすれば、ｆｖｃｏ＝４００ＭＨｚ、Ｋ＝４と決定する。
【００１１】
次に、式ｆｖｃｏ＝Ｎ／Ｍ×ｆｏｓｃに基づき、周波数ｆｖｃｏを得るために必要なパラメータＭとＮの値を算出する（Ｓ３）。上記の例の場合は、ｆｖｃｏ＝４００ＭＨｚであるから、Ｍ＝３とするとＮ＝８４でｆｖｃｏ＝４００．９ＭＨｚになる。
【００１２】
次に、全てのパラメータＭ，Ｎ，Ｋの値が決定したので、通信用ＩＦ１６を介して周波数変換モードの選択およびＭ，Ｎ，Ｋの値をレジスタに書き込む。すると、レジスタはＭ＝３、Ｎ＝８４、Ｋ＝４を各分周回路１７，１９，１２に出力し、これにより周波数１００．２ＭＨｚのクロックが生成される（Ｓ４）。
【００１３】
上記の操作により、オーバークロック機能を使用する場合に、周波数１００．２ＭＨｚのクロックを生成することができる。
【００１４】
【発明が解決しようとする課題】
ところで、前記のようなクロックジェネレータについて、本発明者が検討した結果、以下のようなことが明らかとなった。
【００１５】
たとえば、前記図９に示すようなオーバークロック機能では、周波数１００．２ＭＨｚのクロックを生成できるが、Ｓ２、Ｓ３においてユーザによるパラメータ算出作業が必要とされ、ユーザにとって使い勝手が悪いものとなっており、この点の改良が望まれている。
【００１６】
すなわち、前記図８に示したＰＣマザーボードの構成では、出力クロックの周波数を上げるための周波数変換機能を備えているが、周波数変換時にユーザによる計算作業を必要とし、使い勝手が良くないものとなっている。
【００１７】
また、この作業により設定された各クロックの周波数を確認するための機能を備えていないために、周波数変換後の各クロックの周波数を確認することができないという課題も考えられる。
【００１８】
そこで、本発明の目的は、ユーザによるパラメータ算出の必要がなく、簡単に希望の周波数のクロックを生成することができ、また設定によって得られたクロックの実際の周波数値を外部に表示してユーザが確認することができるＰＣ用クロック発生ＩＣ、およびそれを搭載したシステムボードを提供することにある。
【００１９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００２０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２１】
本発明は、基準クロックの周波数を分周回路により可変して出力可能な第１ＰＬＬ回路を有するパーソナルコンピュータ用のクロック発生ＩＣ（クロックジェネレータ）に適用され、以下のような特徴を有するものである。
【００２２】
（１）希望クロックの周波数と基準クロックとに基づいて、第１ＰＬＬ回路内の分周回路の分周比を出力する第１テーブルを有するものである。
【００２３】
（２）前記（１）において、第１ＰＬＬ回路から出力されたクロックに基づいて複数の分周した周波数のクロックを出力する複数の分周回路と、希望クロックの周波数と第１ＰＬＬ回路から出力されたクロックとに基づいて、複数の分周回路のそれぞれの分周比を出力する第２テーブルとを有するものである。
【００２４】
（３）前記（２）において、複数の分周回路は、ＣＰＵを動作する第１クロックを出力する第１分周回路と、メモリを動作する第２クロックを出力する第２分周回路とを含むものである。
【００２５】
（４）前記（３）において、複数の分周回路は、表示系装置を動作する第３クロックを出力する第３分周回路を含み、第３クロックは、第１クロックおよび第２クロックとは異なる周波数に設定可能とするものである。
【００２６】
（５）前記（２）において、複数の分周回路のそれぞれの分周比に基づいて演算処理により出力クロックの周波数値を算出する演算回路と、演算回路により算出した周波数値を記憶するレジスタとを有し、レジスタに記憶された周波数値を出力して表示可能とするものである。
【００２７】
（６）前記（４）において、周波数を固定して出力可能な第２ＰＬＬ回路を有し、第３分周回路は、第２ＰＬＬ回路から出力されたクロックに基づいて分周した周波数のクロックを出力するものである。
【００２８】
また、本発明は、前記のクロック発生ＩＣと、ＣＰＵと、メモリと、さらには表示系装置などを搭載したシステムボードに適用され、クロック発生ＩＣは前記（１）〜（６）のような特徴を有するものである。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００３０】
（実施の形態１）
まず、図１により、本発明の実施の形態１のシステムボードの構成の一例を説明する。図１は本実施の形態のシステムボードのブロック図を示す。
【００３１】
本実施の形態のシステムボードは、たとえばＰＣマザーボードとされ、前述した図８のクロックジェネレータと異なる点は、通信用ＩＦに含まれるレジスタと各分周回路との間に周波数変換テーブル（第１および第２テーブル）を備えたことである。この周波数変換テーブルは、クロックの周波数などに対応するデータを入力すると、このデータに基づいて、対応する周波数のクロックを生成するために必要なパラメータ（分周比）Ｍ，Ｎ，Ｋの値を出力する機能を有する。
【００３２】
すなわち、本実施の形態のＰＣマザーボードは、ＣＰＵ１、ＳＤＲＡＭ２、ＡＧＰ（ＰＣマザーボード上に実装されたグラフィックプロセッサ、またはＡＧＰスロットおよびＡＧＰスロットに装着されたグラフィックカード）３、ＰＣＩ（ＰＣＩスロットおよびＰＣＩスロットに装着されたＳＣＳＩなどの拡張カード）４、ノースブリッジ５、サウスブリッジ６などの各ＬＳＩと、これら各機能に供給するクロックを生成するクロックジェネレータ７のＩＣなどが搭載されて構成される。
【００３３】
クロックジェネレータ７は、外付けの水晶発振子（ＯＳＣ）の出力（周波数：ｆｏｓｃ）を入力し、逓倍処理によりＶＣＯクロック（周波数：ｆｖｃｏ）を生成する、分周回路（１／Ｍ）１７、ＶＣＯ１８、分周回路（１／Ｎ）１９からなるＰＬＬ１１と、ＶＣＯクロックを分周して生成したクロックをＣＰＵ１やＳＤＲＡＭ２などへ供給する分周値ｋｎ（ｎ＝１，２，３，４）の複数個（図１では４個）の分周回路１２，１３，１４，１５と、パラメータ生成用のデータを記憶し、外部から書き換え可能なレジスタ２１を含む通信用ＩＦ１６と、入力されたデータに基づいて、それに対応する周波数のクロックを生成するために必要なパラメータＭ，Ｎ，Ｋｎの値を出力する周波数変換テーブル２２などから構成される。
【００３４】
次に、図２により、本実施の形態において、オーバークロック機能を使用する場合の処理手順の一例を説明する。図２はオーバークロック処理のフロー図を示す。
【００３５】
まず、周波数を上げたいクロックの周波数値（ｆｃｌｋ）、例えばｆｃｌｋ＝１００ＭＨｚを決定する（Ｓ１’）。
【００３６】
続いて、通信用ＩＦ１６を介して周波数変換モードの選択および前記周波数値１００をレジスタ２１に書き込む（Ｓ４’）。すると、周波数変換テーブル２２はレジスタ２１から周波数値１００を入力して、Ｍ＝３、Ｎ＝８４、Ｋ＝４を各分周回路１７，１９，１２に出力し、これにより周波数１００．２ＭＨｚのクロックが生成される。
【００３７】
本実施の形態の場合、従来、ユーザが実行していた、前記図９に示したＳ２，Ｓ３におけるパラメータ算出作業が不要となるため、簡単にクロックの周波数を変換することが可能となる。
【００３８】
次に、図３により、本実施の形態におけるレジスタおよび周波数変換テーブルの構成の一例を説明する。図３はレジスタおよび周波数変換テーブルの構成図を示す。
【００３９】
周波数値記憶用のレジスタ２１は、各８ビットの２バイトのアドレスｎおよびアドレスｎ＋１から構成され、アドレスｎには周波数１００ＭＨｚの桁および１０ＭＨｚの桁を記憶し、アドレスｎ＋１には周波数１ＭＨｚの桁および周波数変換モード選択などの制御データを記憶する。
【００４０】
希望の周波数が１００ＭＨｚならば、アドレスｎには０００１００００を、アドレスｎ＋１には００００ＸＸＸＸ（ＸＸＸＸは制御データ）を書き込む。ただし、各桁へのデータの書き込みは１０進数を２進数に変換してから書き込む。
【００４１】
周波数変換テーブル２２は、レジスタ２１から２バイト分のデータを入力し、ｆｖｃｏ＝４００ＭＨｚとしてＭ＝３、Ｎ＝８４、Ｋ１＝４、Ｋ２＝４、Ｋ３＝６、Ｋ４＝１２を出力する。
【００４２】
もし、希望の周波数が１３３ＭＨｚならば、アドレスｎには０００１００１１を、アドレスｎ＋１には００１１ＸＸＸＸ（ＸＸＸＸは制御データ）を書き込む。周波数変換テーブル２２は、レジスタ２１から２バイト分のデータを入力し、ｆｖｃｏ＝５３２ＭＨｚとしてＭ＝３、Ｎ＝１１２、Ｋ１＝４、Ｋ２＝４、Ｋ３＝８、Ｋ４＝１６を出力する。このとき、クロックの周波数は１３３．６ＭＨｚとなる。
【００４３】
周波数ｆｃｌｋの選択の刻み、つまり周波数変換テーブル２２の入力の刻みを何ＭＨｚ単位にするかは、ＩＣの回路規模を考慮して決定する。また、分周値Ｋ２〜Ｋ４に関しては、ＳＤＲＡＭ２、ＡＧＰ３およびＰＣＩ４のクロックの仕様に応じて決めておく。図３の例では、ＳＤＲＡＭ２のクロックをＣＰＵ１と等しく、ＡＧＰ３およびＰＣＩ４のクロックはそれぞれ、できるだけ６６．６ＭＨｚおよび３３．３ＭＨｚに近くなるように決定してある。
【００４４】
従って、本実施の形態によれば、入力値に対してそれと同等の周波数のクロックを生成するためのパラメータの値を出力する周波数変換テーブル２２を有するため、ユーザはパラメータ算出の必要がなく、直接、希望の周波数を設定するだけで、簡単に希望の周波数のクロックを生成することができる。
【００４５】
（実施の形態２）
本実施の形態２のシステムボードは、前記実施の形態１と同様のＰＣマザーボードとされ、前記実施の形態１と異なる点は、レジスタおよび周波数変換テーブルの構成が異なることである。
【００４６】
まず、図４により、本実施の形態のレジスタおよび周波数変換テーブルの構成の一例を説明する。図４はレジスタおよび周波数変換テーブルの構成図を示す。
【００４７】
図４において、前記実施の形態１の図３と異なる点は、周波数変換テーブル２２ａに実周波数（ｆｃｌｋ’）出力機能を備え、レジスタ２１ａに実周波数値を記憶するアドレスｍ，ｍ＋１を備えることである。また、実周波数値は、前記図１に示す演算回路２３による演算処理により算出される。
【００４８】
このレジスタ２１ａに記憶されたデータは、マザーボードを介して外部の表示装置２４に読み出して表示可能である。たとえば、ＣＰＵ１、ＡＧＰ３を介して外部のモニタに表示する。これにより、ユーザは表示装置２４を介してクロックの実際の動作周波数を簡単に確認できる。
【００４９】
次に、図５により、オーバークロック機能を使用する場合の処理手順の一例を説明する。図５はオーバークロック処理のフロー図を示す。
【００５０】
まず、周波数を上げたいクロックの周波数値（ｆｃｌｋ）、例えばｆｃｌｋ＝１３３ＭＨｚを決定する（Ｓ１’’）。
【００５１】
次に、通信用ＩＦ１６を介して周波数変換モードの選択および前記周波数値１３３をレジスタ２１ａに書き込む（Ｓ４’’）。すると、周波数変換テーブル２２ａはレジスタ２１ａから周波数値１３３を入力して、Ｍ＝３、Ｎ＝１１２、Ｋ１＝４、・・・、Ｋ４＝１６を各分周回路１７，１９，１２〜１５に出力する。
【００５２】
同時に、周波数変換テーブル２２ａは実周波数値ｆｃｌｋ’＝１３３．６ＭＨｚを前記レジスタ２１ａに書き込み、さらに通信用ＩＦ１６およびマザーボードを介して外部の表示装置２４にレジスタ２１ａに書き込まれた実周波数値１３３．６を表示する（Ｓ５’’）。
【００５３】
たとえば、前記図４において、実周波数値記憶用のレジスタ２１ａは各８ビットの２バイトのアドレスｍおよびアドレスｍ＋１から構成され、アドレスｍには実周波数値１００ＭＨｚの桁および１０ＭＨｚの桁を記憶し、アドレスｍ＋１には実周波数値１ＭＨｚの桁および０．１ＭＨｚの桁を記憶する。
【００５４】
実周波数値が１３３．６ＭＨｚならば、アドレスｍには０００１００１１を、アドレスｍ＋１には００１１０１１０を書き込む。そして、表示装置２４には各桁のデータを１０進数に変換して、実周波数値ｆｃｌｋ’＝１３３．６ＭＨｚと表示する。
【００５５】
従って、本実施の形態によれば、前記実施の形態１と同様の効果が得られるとともに、周波数変換において得られた周波数値を記憶するレジスタ２１ａを有するため、このレジスタ２１ａに記憶した周波数値をマザーボードの外部の表示装置２４に読み出して、ユーザは設定によって得られたクロックの実際の周波数値を確認することができる。
【００５６】
（実施の形態３）
本実施の形態３のシステムボードは、前記実施の形態１と同様のＰＣマザーボードとされ、前記実施の形態１および２と異なる点は、ＡＧＰバスやＰＣＩバス用といった規格上周波数を固定にしておきたいクロックを生成するための周波数固定用のＰＬＬ（周波数：ｆｆｉｘ）を設けたことである。
【００５７】
図６により、本発明の実施の形態３のシステムボードの構成の一例を説明する。図６は本実施の形態のシステムボードのブロック図を示す。
【００５８】
図６において、前記実施の形態１の図１と異なる点は、可変用のＰＬＬ１１からの可変クロックｆｖｃｏは分周回路１２，１３に入力され、新たに設けられた固定用のＰＬＬ３１からの固定クロックｆｆｉｘは分周回路１４，１５に入力される構成となっている。固定用のＰＬＬ３１は、外付けの水晶発振子（ＯＳＣ）の出力（周波数：ｆｏｓｃ）を入力し、固定されたＶＣＯクロックｆｆｉｘを生成するＶＣＯ３２を内蔵している。
【００５９】
前記実施の形態１および２の構成では、ＣＰＵ１やＳＤＲＡＭ２のクロックの周波数を上げようとしてｆｖｃｏを上げると、ＡＧＰ３やＰＣＩ４のクロックの周波数を規格外へ上げてしまい、システムの誤動作の原因となる恐れがある。
【００６０】
しかし、本実施の形態のように、新たな固定用のＰＬＬ３１を設けたことにより、ＡＧＰ３やＰＣＩ４のクロックの周波数を規格通りに固定することが可能となり、ＣＰＵ１およびＳＤＲＡＭ２のみのオーバークロックを実現できる。
【００６１】
従って、本実施の形態によれば、前記実施の形態１および２と同様の効果が得られるとともに、周波数を固定したいクロックを周波数固定用のＰＬＬ３１から生成する構成としたため、オーバークロック時のＡＧＰ３やＰＣＩ４のクロックの周波数変化による誤動作を防止することができる。
【００６２】
（実施の形態４）
本実施の形態４のシステムボードは、前記実施の形態１と同様のＰＣマザーボードとされ、前記実施の形態１〜３と異なる点は、入力する周波数が出力クロックの周波数ではなく、ＶＣＯの周波数としたことである。
【００６３】
図７により、レジスタおよび周波数変換テーブルの構成の一例を説明する。図７はレジスタおよび周波数変換テーブルの構成図を示す。
【００６４】
図７において、前記実施の形態２の図４と異なる点は、入力する周波数が出力クロックの周波数ではなく、ＶＣＯの周波数であり、レジスタ２１ｂおよび周波数変換テーブル２２ｂもＰＬＬ１１内のＶＣＯ１８の周波数設定用になっている。
【００６５】
この場合、ユーザは出力クロックの周波数の組み合わせに応じてＶＣＯ１８の周波数を決定し、そのＶＣＯ１８の周波数に対して分周回路１２〜１５の分周値Ｋ１〜Ｋ４を決定する。オーバークロックの際は、ＶＣＯ１８の周波数の設定値を上げることにより、出力クロックの周波数も上げ、パーソナルコンピュータの動作状況に応じてＶＣＯ１８の周波数および分周値Ｋ１〜Ｋ４の設定の組み合わせを変更する。
【００６６】
たとえば、図７において、希望のＶＣＯ１８の周波数が４００ＭＨｚならば、レジスタ２１ｂのアドレスｎには０１００００００を、アドレスｎ＋１には００００ＸＸＸＸ（ＸＸＸＸは制御データ）を書き込む。周波数変換テーブル２２ｂは、レジスタ２１ｂから２バイト分のデータを入力し、Ｍ＝３、Ｎ＝８４を出力する。このとき、ＶＣＯ１８の実周波数値ｆｖｃｏ’は４００．９ＭＨｚとなる。
【００６７】
ＶＣＯ１８の実周波数値が４００．９ＭＨｚならば、アドレスｍには０１００００００を、アドレスｍ＋１には００００１００１を書き込む。そして、表示装置２４には各桁のデータを１０進数に変換して、実周波数値ｆｖｃｏ’＝４００．９ＭＨｚと表示する。
【００６８】
従って、本実施の形態によれば、前記実施の形態１〜３と同様の効果が得られるとともに、入力する周波数が出力クロックの周波数ではなく、ＶＣＯ１８の周波数を設定するため、ユーザによる僅かな計算作業は必要となるが、周波数設定の自由度を向上させることができる。
【００６９】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７０】
たとえば、本発明は、前記実施の形態のように、クロックジェネレータ用のＩＣおよびこれを搭載したＰＣマザーボードに好適であり、さらにＰＬＬ回路を使用する製品全般に応用することができる。
【００７１】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００７２】
（１）希望クロックの周波数と基準クロックとに基づいて、第１ＰＬＬ回路内の分周回路の分周比を出力し、希望クロックの周波数と第１ＰＬＬ回路から出力されたクロックとに基づいて、複数の分周回路のそれぞれの分周比を出力するテーブルを有することで、入力値に対してそれと同等の周波数のクロックを生成するための分周比を出力することができるので、ユーザは分周比算出の必要がなく、直接、希望の周波数を設定するだけで、簡単に希望の周波数のクロックを生成することが可能となる。
【００７３】
（２）複数の分周回路のそれぞれの分周比に基づいて、演算処理により出力クロックの周波数値を算出した周波数値を記憶するレジスタを有することで、このレジスタに記憶された周波数値を出力することができるので、外部に接続された表示装置などで、ユーザは設定によって得られたクロックの実際の周波数値を確認することが可能となる。
【００７４】
（３）周波数を固定して出力可能な第２ＰＬＬ回路を有することで、この第２ＰＬＬ回路から出力されたクロックに基づいて分周した周波数のクロックを固定して出力することができるので、オーバークロック時のＡＧＰやＰＣＩなどの表示系装置におけるクロックの周波数変化による誤動作を防止することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１のシステムボードを示すブロック図である。
【図２】本発明の実施の形態１において、オーバークロック処理を示すフロー図である。
【図３】本発明の実施の形態１において、レジスタおよび周波数変換テーブルを示す構成図である。
【図４】本発明の実施の形態２において、レジスタおよび周波数変換テーブルを示す構成図である。
【図５】本発明の実施の形態２において、オーバークロック処理を示すフロー図である。
【図６】本発明の実施の形態３のシステムボードを示すブロック図である。
【図７】本発明の実施の形態４において、レジスタおよび周波数変換テーブルを示す構成図である。
【図８】本発明の前提として検討したＰＣマザーボードを示すブロック図である。
【図９】本発明の前提として検討したＰＣマザーボードにおいて、オーバークロック処理を示すフロー図である。
【符号の説明】
１ ＣＰＵ
２ ＳＤＲＡＭ
３ ＡＧＰ
４ ＰＣＩ
５ ノースブリッジ
６ サウスブリッジ
７ クロックジェネレータ
１１ ＰＬＬ
１２〜１５ 分周回路
１６ 通信用ＩＦ
１７ 分周回路
１８ ＶＣＯ
１９ 分周回路
２１，２１ａ，２１ｂ レジスタ
２２，２２ａ，２２ｂ 周波数変換テーブル
２３ 演算回路
２４ 表示装置
３１ ＰＬＬ
３２ ＶＣＯ

Claims (14)

1. 基準クロックの周波数を分周回路により可変して出力可能な第１ＰＬＬ回路を有するパーソナルコンピュータ用のクロック発生ＩＣであって、
   希望クロックの周波数と前記基準クロックとに基づいて、前記第１ＰＬＬ回路内の前記分周回路の分周比を出力する第１テーブルを有することを特徴とするクロック発生ＩＣ。
2. 請求項１記載のクロック発生ＩＣにおいて、
   前記第１ＰＬＬ回路から出力されたクロックに基づいて複数の分周した周波数のクロックを出力する複数の分周回路と、
   前記希望クロックの周波数と前記第１ＰＬＬ回路から出力されたクロックとに基づいて、前記複数の分周回路のそれぞれの分周比を出力する第２テーブルとを有することを特徴とするクロック発生ＩＣ。
3. 請求項２記載のクロック発生ＩＣにおいて、
   前記複数の分周回路は、ＣＰＵを動作する第１クロックを出力する第１分周回路と、メモリを動作する第２クロックを出力する第２分周回路とを含むことを特徴とするクロック発生ＩＣ。
4. 請求項３記載のクロック発生ＩＣにおいて、
   前記複数の分周回路は、表示系装置を動作する第３クロックを出力する第３分周回路を含み、
   前記第３クロックは、前記第１クロックおよび前記第２クロックとは異なる周波数に設定可能とすることを特徴とするクロック発生ＩＣ。
5. 請求項２記載のクロック発生ＩＣにおいて、
   前記複数の分周回路のそれぞれの分周比に基づいて演算処理により出力クロックの周波数値を算出する演算回路と、
   前記演算回路により算出した周波数値を記憶するレジスタとを有し、
   前記レジスタに記憶された周波数値を出力して表示可能とすることを特徴とするクロック発生ＩＣ。
6. 請求項４記載のクロック発生ＩＣにおいて、
   周波数を固定して出力可能な第２ＰＬＬ回路を有し、
   前記第３分周回路は、前記第２ＰＬＬ回路から出力されたクロックに基づいて分周した周波数のクロックを出力することを特徴とするクロック発生ＩＣ。
7. 基準クロックの周波数を分周回路により可変して出力可能な第１ＰＬＬ回路と、希望クロックの周波数と前記基準クロックとに基づいて、前記第１ＰＬＬ回路内の前記分周回路の分周比を出力する第１テーブルと、前記第１ＰＬＬ回路から出力されたクロックに基づいて複数の分周した周波数のクロックを出力する複数の分周回路と、前記希望クロックの周波数と前記第１ＰＬＬ回路から出力されたクロックとに基づいて、前記複数の分周回路のそれぞれの分周比を出力する第２テーブルとを有するパーソナルコンピュータ用のクロック発生ＩＣと、
   前記複数の分周回路のうちの第１分周回路から出力された第１クロックにより動作するＣＰＵと、
   前記複数の分周回路のうちの第２分周回路から出力された第２クロックにより動作するメモリとを搭載したことを特徴とするシステムボード。
8. 請求項７記載のシステムボードにおいて、
   前記複数の分周回路のうちの第３分周回路から出力された第３クロックにより動作する表示系装置を搭載したことを特徴とするシステムボード。
9. 請求項７記載のシステムボードにおいて、
   前記クロック発生ＩＣは、前記複数の分周回路のそれぞれの分周比に基づいて演算処理により出力クロックの周波数値を算出する演算回路と、前記演算回路により算出した周波数値を記憶するレジスタとを有し、
   前記レジスタに記憶された周波数値を出力して表示可能とすることを特徴とするシステムボード。
10. 請求項８記載のシステムボードにおいて、
    前記クロック発生ＩＣは、周波数を固定して出力可能な第２ＰＬＬ回路を有し、
    前記第３分周回路は、前記第２ＰＬＬ回路から出力されたクロックに基づいて分周した周波数のクロックを出力することを特徴とするシステムボード。
11. ＣＰＵ及びメモリが搭載されるシステムボードであって、
    基準クロックの周波数を分周回路により可変して出力可能な第１ＰＬＬ回路と、希望クロックの周波数と前記基準クロックとに基づいて、前記第１ＰＬＬ回路内の前記分周回路の分周比を出力する第１テーブルと、前記第１ＰＬＬ回路から出力されたクロックに基づいて複数の分周した周波数のクロックを出力する複数の分周回路と、前記希望クロックの周波数と前記第１ＰＬＬ回路から出力されたクロックとに基づいて、前記複数の分周回路のそれぞれの分周比を出力する第２テーブルとを有するパーソナルコンピュータ用のクロック発生ＩＣを具備し、
    搭載されるべき前記ＣＰＵは、前記複数の分周回路のうちの第１分周回路から出力された第１クロックにより動作し、
    搭載されるべき前記メモリは、前記複数の分周回路のうちの第２分周回路から出力された第２クロックにより動作することを特徴とするシステムボード。
12. 請求項１１記載のシステムボードにおいて、
    前記複数の分周回路のうちの第３分周回路から出力された第３クロックにより動作する表示系装置を搭載したことを特徴とするシステムボード。
13. 請求項１１記載のシステムボードにおいて、
    前記クロック発生ＩＣは、前記複数の分周回路のそれぞれの分周比に基づいて演算処理により出力クロックの周波数値を算出する演算回路と、前記演算回路により算出した周波数値を記憶するレジスタとを有し、
    前記レジスタに記憶された周波数値を出力して表示可能とすることを特徴とするシステムボード。
14. 請求項１２記載のシステムボードにおいて、
    前記クロック発生ＩＣは、周波数を固定して出力可能な第２ＰＬＬ回路を有し、
    前記第３分周回路は、前記第２ＰＬＬ回路から出力されたクロックに基づいて分周した周波数のクロックを出力することを特徴とするシステムボード。

Images