JP2004055657A - 不揮発性半導体記憶装置の製造方法 - Google Patents
不揮発性半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP2004055657A JP2004055657A JP2002208249A JP2002208249A JP2004055657A JP 2004055657 A JP2004055657 A JP 2004055657A JP 2002208249 A JP2002208249 A JP 2002208249A JP 2002208249 A JP2002208249 A JP 2002208249A JP 2004055657 A JP2004055657 A JP 2004055657A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- region
- silicon substrate
- floating gate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 229920005591 polysilicon Polymers 0.000 claims abstract description 67
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 47
- 239000012535 impurity Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 29
- 239000010703 silicon Substances 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000000059 patterning Methods 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 238000009792 diffusion process Methods 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 8
- 238000009413 insulation Methods 0.000 abstract 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 239000003870 refractory metal Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】ソースライン抵抗の増大を防ぐ。
【解決手段】第１のポリシリコン４のパターンニングを行って、各記憶素子毎に分け、それらの境界部分のシリコン基板１を露出させる。その露出されたシリコン基板１上に第２のポリシリコン４′を形成する。そして、熱処理により第２のポリシリコン４′に含有されている不純物を第１のポリシリコン４の境界部分におけるシリコン基板１中に拡散させて第１のＮ＋不純物拡散領域１４を形成する。その後、第１のポリシリコンと第２のポリシリコンとをフローティングゲートの材料とし、その上に中間絶縁膜５を形成し、さらにその上にコントロールゲートの材料を形成し、エッチングによりコントロールゲート８′とフローティングゲート９′とを形成する。最後に、シリコン基板１中に第２のＮ＋不純物拡散領域１２′を形成し、当該第２のＮ＋不純物拡散領域１２′と第１のＮ＋不純物拡散領域１４とを接続する。
【選択図】 図１
【解決手段】第１のポリシリコン４のパターンニングを行って、各記憶素子毎に分け、それらの境界部分のシリコン基板１を露出させる。その露出されたシリコン基板１上に第２のポリシリコン４′を形成する。そして、熱処理により第２のポリシリコン４′に含有されている不純物を第１のポリシリコン４の境界部分におけるシリコン基板１中に拡散させて第１のＮ＋不純物拡散領域１４を形成する。その後、第１のポリシリコンと第２のポリシリコンとをフローティングゲートの材料とし、その上に中間絶縁膜５を形成し、さらにその上にコントロールゲートの材料を形成し、エッチングによりコントロールゲート８′とフローティングゲート９′とを形成する。最後に、シリコン基板１中に第２のＮ＋不純物拡散領域１２′を形成し、当該第２のＮ＋不純物拡散領域１２′と第１のＮ＋不純物拡散領域１４とを接続する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、フローティングゲートを備えた不揮発性半導体記憶装置の製造方法に関するものである。
【０００２】
【従来の技術】
フローティングゲートを備えた不揮発性半導体記憶装置は、ＥＰＲＯＭ等としてよく知られている。このような記憶装置は、半導体チップ上に多数のフローティングゲートを格子状に配列して構成される。
まず、従来の製造方法を説明する。図２において、（ａ）〜（ｅ）は、それぞれこの製造の途中の過程を示す。
【０００３】
図２（ａ）に示すように、製造の初期の過程では、公知のＬＯＣＯＳ法により、シリコン基板１上にフィールド酸化膜２を形成する。このフィールド酸化膜２は、格子状に形成される。図２（ａ）では、その１つの格子の間に位置するシリコン基板１の部分について、その断面を示している。このようにして、素子分離を行って、各メモリ素子の領域を形成する。
【０００４】
図２（ｂ）では、熱酸化によりゲート酸化膜３を生成する。これはフローティングゲートをシリコン基板１から絶縁するための絶縁膜となる。
そして、このゲート酸化膜３の上に、公知のＬＰＣＶＤ法によりＮ型の不純物を含む第１のポリシリコン４を生成する。これは将来フローティングゲートとなる。
ここで、将来フローティングゲートを完成させるときに仕上がりが適切になされるようにするために、第１のポリシリコン４に対して以下の処理を施す。
すなわち、公知のホトリソ／エッチング技術により格子状のパターンニングを行う。そして、各素子毎に分けられた第１のポリシリコン４を形成する。
【０００５】
図２（ｃ）では、まず、公知の方法により、ＯＮＯ膜等から成るＩＰＯ膜５を生成する。これはフローティングゲートとコントロールゲートとの間の中間絶縁膜である。その一例として、酸化膜・窒化膜・酸化膜の３層構造から成るものを用いる。
その後、公知のＬＰＣＶＤ法により、Ｎ型の不純物を含む第２のポリシリコン６を生成する。これは、将来コントロールゲートの一部となるものである。
次に、公知のスパッタリング法またはＬＰＣＶＤ法により、ＷＳｉｘ等の高融点金属のシリサイド７を形成する。これは将来コントロールゲートの一部となるものである。
【０００６】
図２（ｄ）では、公知のホトリソ／エッチング技術により、パターンニングを行う。これにより、高融点金属のシリサイド７と第２のポリシリコン６とから成るコントロールゲート８を形成するとともに、第１のポリシリコン４から成るフローティングゲート９を形成する。これは、シリサイド７、第２のポリシリコン６、ＩＰＯ膜５、第１のポリシリコン４およびゲート酸化膜３をそれぞれ専用のドライエッチングで順次エッチングすることにより行う。
【０００７】
図２（ｅ）では、まず、熱酸化により、マスク酸化膜１１を生成する。その後、公知のホトリソ／インプラ技術により、Ｎ型不純物をソース・ドレイン領域に打ち込む。そして、アニールによりＮ＋不純物拡散領域１２を形成する。これによって、ソース・ドレイン領域を形成する。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述した従来の技術には、以下のような課題があった。
図２（ｂ）において、第１のポリシリコン４のパターンニングが行われる結果、すでに第１のポリシリコン４が除去されている領域がある。これは、パターンニングされた第１のポリシリコン４の境界部分の領域である。
図２（ｄ）で、第１のポリシリコン４をエッチングする際に、この境界部分の領域でオーバーエッチングが生じてシリコン基板１が掘られる領域１０が発生する。
【０００９】
このため、図２（ｅ）において、領域１０の両端の段部では、図中水平方向について不純物（Ｎ＋）の濃度が局所的に薄くなる高抵抗領域１３が発生してしまう。
このような高抵抗領域１３により、ソースライン抵抗が増大する。そして、メモリセルの書込特性等が低下するという不具合が生じた。
【００１０】
このような不具合を解消するためには、Ｎ＋不純物濃度が薄くなる領域が生じることがないように、ソース・ドレイン領域に打ち込むＮ＋不純物濃度を上げるという単純な方法を採ることも考えられる。また、アニールの温度を上げたり、アニールの時間を長くして、Ｎ＋不純物拡散領域１２を深く形成する方法も考えられる。しかし、これらの方法では、ソース・ドレイン間の短チャンネル効果が大きくなるという別の不具合が副作用として生じる。よって、これらの方法は実用性に乏しい。
このため、以上のような不具合を適切に解消することが課題となっていた。
【００１１】
【課題を解決するための手段】
本発明は以上の点を解決するため次の構成を採用する。
〈構成１〉
不揮発性半導体記憶装置の製造方法において、以下の工程を有する。
１番目の工程として、第１のポリシリコンのパターンニングを行って、各記憶素子毎に第１のポリシリコンを分け、それらの境界部分のシリコン基板を露出させる。
２番目の工程として、当該第１のポリシリコンがパターンニングされて境界部分が露出されたシリコン基板上に第２のポリシリコンを形成する。
【００１２】
３番目の工程として、熱処理により前記第２のポリシリコンに含有されている不純物を前記第１のポリシリコンの境界部分におけるシリコン基板中に拡散させて第１の不純物拡散領域を形成する。
４番目の工程として、前記第１のポリシリコンと第２のポリシリコンとをフローティングゲートの材料とし、その上に中間絶縁膜を形成し、さらにその上にコントロールゲートの材料を形成し、エッチングによりコントロールゲートとフローティングゲートとを形成する。
５番目の工程として、前記シリコン基板中に記憶素子のソース・ドレイン領域を含む第２の不純物拡散領域を形成し、当該第２の不純物拡散領域と前記第１の不純物拡散領域とを接続する。
また、前記第１の不純物拡散領域の形成は、前記中間絶縁膜の形成時の熱処理により発生する熱により行う。
【００１３】
〈構成２〉
不揮発性半導体記憶装置の製造方法において、以下の工程を有する。
１番目の工程として、第１のポリシリコンを選択的に酸化することにより、パターンニングを行って、各記憶素子毎に第１のポリシリコンを分け、それらの境界部分に第１の酸化膜を形成する。
２番目の工程として、前記第１のポリシリコンをフローティングゲートの材料とし、その上に中間絶縁膜を形成し、さらにその上にコントロールゲートの材料を形成し、エッチングによりコントロールゲートとフローティングゲートとを形成する。
３番目の工程として、前記シリコン基板中に記憶素子のソース・ドレイン領域を含む不純物拡散領域を形成する。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を具体例を用いて説明する。
〈具体例１〉
図１は、本発明の不揮発性半導体記憶装置の製造方法についての１つの具体例を示す。
図１において、（ａ）〜（ｄ）は、それぞれこの製造の途中の過程を示す。
図１（ａ）に示すように、製造の初期の過程で、まず、公知のＬＯＣＯＳ法により、シリコン基板１上にフィールド酸化膜２を形成する。このフィールド酸化膜２は、格子状に形成される。図１（ａ）〜（ｄ）では、その１つの格子の間に位置するシリコン基板１の部分について、その断面を示している。このようにして、素子分離を行って、各メモリ素子の領域を形成する。以上は、従来と同様である。
【００１５】
次に、図１（ａ）では、熱酸化によりゲート酸化膜３を生成する。これはフローティングゲートをシリコン基板１から絶縁するための絶縁膜となる。
そして、このゲート酸化膜３の上に、公知のＬＰＣＶＤ法によりＮ型の不純物を含む第１のポリシリコン４を生成する。これは将来フローティングゲートの一部となる。
ここで、将来フローティングゲートを完成させるときに仕上がりが適切になされるようにするために、第１のポリシリコン４に対して以下の処理を施す。
すなわち、公知のホトリソ／エッチング技術により格子状のパターンニングを行う。これによって、図示の境界部分の領域を形成する。そして、各素子毎に分けられた第１のポリシリコン４を形成する。
本発明の具体例１では、この場合、境界部分の領域のゲート酸化膜３もエッチングされる。
【００１６】
次に、図１（ｂ）では、まず、公知のＬＰＣＶＤ法により、Ｎ型の不純物を含む第２のポリシリコン４′を生成する。これは、フローティングゲートの一部となるもので、境界部分の領域にも生成される。
そして、公知の方法により、ＯＮＯ膜等から成るＩＰＯ膜５を生成する。これはフローティングゲートとコントロールゲートとの間の中間絶縁膜である。その一例として、酸化膜・窒化膜・酸化膜の３層構造から成るものを用いる。この際、熱処理がされる。これにより、第２のポリシリコン４′中のＮ型の不純物が境界部分の領域のシリコン基板１中に拡散される。これにより、第１のＮ＋不純物拡散領域１４が形成される。ところで、後に行われる酸化膜のエッチング処理により、シリコン基板１中の境界部分の領域が掘られて領域１０′発生する（図１（ｃ）参照）。この第１のＮ＋不純物拡散領域１４は、この領域１０′をオーバーラップするように形成される。
【００１７】
その後、公知のＬＰＣＶＤ法により、Ｎ型の不純物を含む第３のポリシリコン６′を生成する。これは、将来コントロールゲートの一部となるものである。
次に、公知のスパッタリング法またはＬＰＣＶＤ法により、ＷＳｉｘ等の高融点金属のシリサイド７を形成する。これは将来コントロールゲートの一部となるものである。
【００１８】
図１（ｃ）では、公知のホトリソ／エッチング技術により、パターンニングを行う。これにより、高融点金属のシリサイド７と第３のポリシリコン６′とから成るコントロールゲート８′を形成するとともに、第１のポリシリコン４および第２のポリシリコン４′から成るフローティングゲート９′を形成する。これは、シリサイド７、第３のポリシリコン６′、ＩＰＯ膜５、第２のポリシリコン４′と第１のポリシリコン４、およびゲート酸化膜３をそれぞれ専用のドライエッチングで順次エッチングすることにより行う。
この際、シリコン基板１中の境界部分の領域が掘られて、従来と同様の領域１０′が発生する。ところが、この領域１０′は、先に形成した第１のＮ＋不純物拡散領域１４内において形成される。よって、この領域１０′の周辺には、第１のＮ＋不純物拡散領域１４が残される。
【００１９】
図１（ｄ）では、まず、熱酸化により、マスク酸化膜１１を生成する。その後、公知のホトリソ／インプラ技術により、Ｎ型不純物をソース・ドレイン領域に打ち込む。そして、アニールにより第２のＮ＋不純物拡散領域１２′を形成する。これによって、メモリ素子のソース・ドレイン領域を形成する。
【００２０】
〈具体例１の効果〉
以上のように、具体例１によれば、メモリ素子の形成の際にシリコン基板１中の境界部分の領域が掘られて発生した領域１０′の段差の部分において、Ｎ＋濃度が局所的に薄くなることを防止することができる。よって、ソースライン抵抗の増大を抑えることができ、メモリセルの書込特性等を向上させることができる。また、第１のＮ＋不純物拡散領域１４の存在は、ソース・ドレイン間の短チャンネル効果には、全く影響しない。このため、プロセス設定の自由度を大きく保つことができる。
【００２１】
〈具体例２〉
図３は、本発明の不揮発性半導体記憶装置の製造方法についてのもう１つの具体例を示す。
図３において、（ａ）〜（ｅ）は、それぞれこの製造の途中の過程を示す。
図３（ａ）に示すように、製造の初期の過程で、まず、具体例１と同様に、公知のＬＯＣＯＳ法により、シリコン基板１上にフィールド酸化膜２を形成する。このようにして、素子分離を行って、各メモリ素子の領域を形成する。
【００２２】
次に、図３（ａ）で、熱酸化によりゲート酸化膜３を生成する。これはフローティングゲートをシリコン基板１から絶縁するための絶縁膜となる。
そして、このゲート酸化膜３の上に、公知のＬＰＣＶＤ法によりＮ型の不純物を含む第１のポリシリコン４を生成する。これは将来フローティングゲートの一部となる。
その後、熱酸化により第１の酸化膜２１を形成する。これは、この上に形成される窒化膜２２を後で剥がすときにこの下の第１のポリシリコン４が削られすぎないようにするための膜である。
そして、公知のＬＰＣＶＤ法により窒化膜２２を形成する。この窒化膜２２は、公知のホトリソ／エッチング技術により、パターンニングを行う。
【００２３】
ここで、第２の具体例では、将来フローティングゲートを完成させるときに仕上がりが適切になされるようにするために、第１のポリシリコン４に対して以下の処理を施す。
すなわち、図３（ｂ）では、窒化膜２２をマスク材料として選択的に第１のポリシリコン４を酸化する。これによって、図示の境界部分の領域に第２の酸化膜２３を形成する。そして、公知のエッチング技術により、窒化膜２２および第１の酸化膜２１を除去する。これによって、第２の酸化膜２３によって各素子毎に分けられた第１のポリシリコン４を形成する。
【００２４】
図３（ｃ）では、公知の方法により、ＯＮＯ膜等から成るＩＰＯ膜５を生成する。これはフローティングゲートとコントロールゲートとの間の中間絶縁膜である。その一例として、酸化膜・窒化膜・酸化膜の３層構造から成るものを用いる。その後、公知のＬＰＣＶＤ法により、Ｎ型の不純物を含む第２のポリシリコン６″を生成する。これは、将来コントロールゲートの一部となるものである。次に、公知のスパッタリング法またはＬＰＣＶＤ法により、ＷＳｉｘ等の高融点金属のシリサイド７を形成する。これは将来コントロールゲートの一部となるものである。
【００２５】
図３（ｄ）では、公知のホトリソ／エッチング技術により、パターンニングを行う。これにより、高融点金属のシリサイド７と第２のポリシリコン６″とから成るコントロールゲート８″を形成するとともに、第１のポリシリコン４から成るフローティングゲート９″を形成する。これは、シリサイド７、第２のポリシリコン６″、ＩＰＯ膜５、第１のポリシリコン４、およびゲート酸化膜３をそれぞれ専用のドライエッチングで順次エッチングすることにより行う。
この際、第１のポリシリコン４の境界部分の領域には、図３（ｂ）に示すように第２の酸化膜２３が形成されているため、シリコン基板１が掘られることがない。つまり、第１のポリシリコン４のエッチングの際に、第２の酸化膜２３がエッチングされるが、その膜厚が厚いために従来のような領域１０（図２（ｄ）参照）は発生しない。
【００２６】
図３（ｅ）では、熱酸化により、マスク酸化膜１１を生成し、その後、公知のホトリソ／インプラ技術により、Ｎ型不純物をソース・ドレイン領域に打ち込む。そして、アニールによりＮ＋不純物拡散領域１２″を形成する。この際、メモリ素子のソース・ドレイン領域に図２（ｅ）に示すような高抵抗領域１３が形成されることがない。
【００２７】
〈具体例２の効果〉
以上のように、具体例２によれば、メモリ素子の形成の際にシリコン基板１中の境界部分の領域が掘られることがないため、Ｎ＋濃度が局所的に薄くなる領域が発生することを防止することができる。よって、ソースライン抵抗の増大を抑えることができ、メモリセルの書込特性等を向上させることができる。また、具体例１と比較して、ソースライン領域におけるＮ＋不純物濃度を、ソース・ドレイン領域とほぼ同様の濃度に保つことができる。このため、ソースライン抵抗を大幅に低減することができる。
【００２８】
尚、本発明は、上述した各具体例に限定されず、種々の変形が可能であることはもちろんである。例えば、半導体に添加する不純物はＰ型でもよいことはいうまでもない。
【００２９】
【発明の効果】
以上詳細に説明したように、本発明の不揮発性半導体記憶装置の製造方法によれば、ソース・ドレイン間の短チャンネル効果を生じさせずに、ソースライン抵抗の増大を防止して、メモリセルの書込特性等を良好に保つことができる。
【図面の簡単な説明】
【図１】本発明の不揮発性半導体記憶装置の製造方法についての具体例１の説明図である。
【図２】従来の不揮発性半導体記憶装置の製造方法についての一例の説明図である。
【図３】本発明の不揮発性半導体記憶装置の製造方法についての具体例２の説明図である。
【符号の説明】
１ シリコン基板
４ 第１のポリシリコン
４′ 第２のポリシリコン
５ 中間絶縁膜
８′ コントロールゲート
９′ フローティングゲート
１２′ 第２のＮ＋不純物拡散領域
１４ 第１のＮ＋不純物拡散領域
【発明の属する技術分野】
本発明は、フローティングゲートを備えた不揮発性半導体記憶装置の製造方法に関するものである。
【０００２】
【従来の技術】
フローティングゲートを備えた不揮発性半導体記憶装置は、ＥＰＲＯＭ等としてよく知られている。このような記憶装置は、半導体チップ上に多数のフローティングゲートを格子状に配列して構成される。
まず、従来の製造方法を説明する。図２において、（ａ）〜（ｅ）は、それぞれこの製造の途中の過程を示す。
【０００３】
図２（ａ）に示すように、製造の初期の過程では、公知のＬＯＣＯＳ法により、シリコン基板１上にフィールド酸化膜２を形成する。このフィールド酸化膜２は、格子状に形成される。図２（ａ）では、その１つの格子の間に位置するシリコン基板１の部分について、その断面を示している。このようにして、素子分離を行って、各メモリ素子の領域を形成する。
【０００４】
図２（ｂ）では、熱酸化によりゲート酸化膜３を生成する。これはフローティングゲートをシリコン基板１から絶縁するための絶縁膜となる。
そして、このゲート酸化膜３の上に、公知のＬＰＣＶＤ法によりＮ型の不純物を含む第１のポリシリコン４を生成する。これは将来フローティングゲートとなる。
ここで、将来フローティングゲートを完成させるときに仕上がりが適切になされるようにするために、第１のポリシリコン４に対して以下の処理を施す。
すなわち、公知のホトリソ／エッチング技術により格子状のパターンニングを行う。そして、各素子毎に分けられた第１のポリシリコン４を形成する。
【０００５】
図２（ｃ）では、まず、公知の方法により、ＯＮＯ膜等から成るＩＰＯ膜５を生成する。これはフローティングゲートとコントロールゲートとの間の中間絶縁膜である。その一例として、酸化膜・窒化膜・酸化膜の３層構造から成るものを用いる。
その後、公知のＬＰＣＶＤ法により、Ｎ型の不純物を含む第２のポリシリコン６を生成する。これは、将来コントロールゲートの一部となるものである。
次に、公知のスパッタリング法またはＬＰＣＶＤ法により、ＷＳｉｘ等の高融点金属のシリサイド７を形成する。これは将来コントロールゲートの一部となるものである。
【０００６】
図２（ｄ）では、公知のホトリソ／エッチング技術により、パターンニングを行う。これにより、高融点金属のシリサイド７と第２のポリシリコン６とから成るコントロールゲート８を形成するとともに、第１のポリシリコン４から成るフローティングゲート９を形成する。これは、シリサイド７、第２のポリシリコン６、ＩＰＯ膜５、第１のポリシリコン４およびゲート酸化膜３をそれぞれ専用のドライエッチングで順次エッチングすることにより行う。
【０００７】
図２（ｅ）では、まず、熱酸化により、マスク酸化膜１１を生成する。その後、公知のホトリソ／インプラ技術により、Ｎ型不純物をソース・ドレイン領域に打ち込む。そして、アニールによりＮ＋不純物拡散領域１２を形成する。これによって、ソース・ドレイン領域を形成する。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述した従来の技術には、以下のような課題があった。
図２（ｂ）において、第１のポリシリコン４のパターンニングが行われる結果、すでに第１のポリシリコン４が除去されている領域がある。これは、パターンニングされた第１のポリシリコン４の境界部分の領域である。
図２（ｄ）で、第１のポリシリコン４をエッチングする際に、この境界部分の領域でオーバーエッチングが生じてシリコン基板１が掘られる領域１０が発生する。
【０００９】
このため、図２（ｅ）において、領域１０の両端の段部では、図中水平方向について不純物（Ｎ＋）の濃度が局所的に薄くなる高抵抗領域１３が発生してしまう。
このような高抵抗領域１３により、ソースライン抵抗が増大する。そして、メモリセルの書込特性等が低下するという不具合が生じた。
【００１０】
このような不具合を解消するためには、Ｎ＋不純物濃度が薄くなる領域が生じることがないように、ソース・ドレイン領域に打ち込むＮ＋不純物濃度を上げるという単純な方法を採ることも考えられる。また、アニールの温度を上げたり、アニールの時間を長くして、Ｎ＋不純物拡散領域１２を深く形成する方法も考えられる。しかし、これらの方法では、ソース・ドレイン間の短チャンネル効果が大きくなるという別の不具合が副作用として生じる。よって、これらの方法は実用性に乏しい。
このため、以上のような不具合を適切に解消することが課題となっていた。
【００１１】
【課題を解決するための手段】
本発明は以上の点を解決するため次の構成を採用する。
〈構成１〉
不揮発性半導体記憶装置の製造方法において、以下の工程を有する。
１番目の工程として、第１のポリシリコンのパターンニングを行って、各記憶素子毎に第１のポリシリコンを分け、それらの境界部分のシリコン基板を露出させる。
２番目の工程として、当該第１のポリシリコンがパターンニングされて境界部分が露出されたシリコン基板上に第２のポリシリコンを形成する。
【００１２】
３番目の工程として、熱処理により前記第２のポリシリコンに含有されている不純物を前記第１のポリシリコンの境界部分におけるシリコン基板中に拡散させて第１の不純物拡散領域を形成する。
４番目の工程として、前記第１のポリシリコンと第２のポリシリコンとをフローティングゲートの材料とし、その上に中間絶縁膜を形成し、さらにその上にコントロールゲートの材料を形成し、エッチングによりコントロールゲートとフローティングゲートとを形成する。
５番目の工程として、前記シリコン基板中に記憶素子のソース・ドレイン領域を含む第２の不純物拡散領域を形成し、当該第２の不純物拡散領域と前記第１の不純物拡散領域とを接続する。
また、前記第１の不純物拡散領域の形成は、前記中間絶縁膜の形成時の熱処理により発生する熱により行う。
【００１３】
〈構成２〉
不揮発性半導体記憶装置の製造方法において、以下の工程を有する。
１番目の工程として、第１のポリシリコンを選択的に酸化することにより、パターンニングを行って、各記憶素子毎に第１のポリシリコンを分け、それらの境界部分に第１の酸化膜を形成する。
２番目の工程として、前記第１のポリシリコンをフローティングゲートの材料とし、その上に中間絶縁膜を形成し、さらにその上にコントロールゲートの材料を形成し、エッチングによりコントロールゲートとフローティングゲートとを形成する。
３番目の工程として、前記シリコン基板中に記憶素子のソース・ドレイン領域を含む不純物拡散領域を形成する。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を具体例を用いて説明する。
〈具体例１〉
図１は、本発明の不揮発性半導体記憶装置の製造方法についての１つの具体例を示す。
図１において、（ａ）〜（ｄ）は、それぞれこの製造の途中の過程を示す。
図１（ａ）に示すように、製造の初期の過程で、まず、公知のＬＯＣＯＳ法により、シリコン基板１上にフィールド酸化膜２を形成する。このフィールド酸化膜２は、格子状に形成される。図１（ａ）〜（ｄ）では、その１つの格子の間に位置するシリコン基板１の部分について、その断面を示している。このようにして、素子分離を行って、各メモリ素子の領域を形成する。以上は、従来と同様である。
【００１５】
次に、図１（ａ）では、熱酸化によりゲート酸化膜３を生成する。これはフローティングゲートをシリコン基板１から絶縁するための絶縁膜となる。
そして、このゲート酸化膜３の上に、公知のＬＰＣＶＤ法によりＮ型の不純物を含む第１のポリシリコン４を生成する。これは将来フローティングゲートの一部となる。
ここで、将来フローティングゲートを完成させるときに仕上がりが適切になされるようにするために、第１のポリシリコン４に対して以下の処理を施す。
すなわち、公知のホトリソ／エッチング技術により格子状のパターンニングを行う。これによって、図示の境界部分の領域を形成する。そして、各素子毎に分けられた第１のポリシリコン４を形成する。
本発明の具体例１では、この場合、境界部分の領域のゲート酸化膜３もエッチングされる。
【００１６】
次に、図１（ｂ）では、まず、公知のＬＰＣＶＤ法により、Ｎ型の不純物を含む第２のポリシリコン４′を生成する。これは、フローティングゲートの一部となるもので、境界部分の領域にも生成される。
そして、公知の方法により、ＯＮＯ膜等から成るＩＰＯ膜５を生成する。これはフローティングゲートとコントロールゲートとの間の中間絶縁膜である。その一例として、酸化膜・窒化膜・酸化膜の３層構造から成るものを用いる。この際、熱処理がされる。これにより、第２のポリシリコン４′中のＮ型の不純物が境界部分の領域のシリコン基板１中に拡散される。これにより、第１のＮ＋不純物拡散領域１４が形成される。ところで、後に行われる酸化膜のエッチング処理により、シリコン基板１中の境界部分の領域が掘られて領域１０′発生する（図１（ｃ）参照）。この第１のＮ＋不純物拡散領域１４は、この領域１０′をオーバーラップするように形成される。
【００１７】
その後、公知のＬＰＣＶＤ法により、Ｎ型の不純物を含む第３のポリシリコン６′を生成する。これは、将来コントロールゲートの一部となるものである。
次に、公知のスパッタリング法またはＬＰＣＶＤ法により、ＷＳｉｘ等の高融点金属のシリサイド７を形成する。これは将来コントロールゲートの一部となるものである。
【００１８】
図１（ｃ）では、公知のホトリソ／エッチング技術により、パターンニングを行う。これにより、高融点金属のシリサイド７と第３のポリシリコン６′とから成るコントロールゲート８′を形成するとともに、第１のポリシリコン４および第２のポリシリコン４′から成るフローティングゲート９′を形成する。これは、シリサイド７、第３のポリシリコン６′、ＩＰＯ膜５、第２のポリシリコン４′と第１のポリシリコン４、およびゲート酸化膜３をそれぞれ専用のドライエッチングで順次エッチングすることにより行う。
この際、シリコン基板１中の境界部分の領域が掘られて、従来と同様の領域１０′が発生する。ところが、この領域１０′は、先に形成した第１のＮ＋不純物拡散領域１４内において形成される。よって、この領域１０′の周辺には、第１のＮ＋不純物拡散領域１４が残される。
【００１９】
図１（ｄ）では、まず、熱酸化により、マスク酸化膜１１を生成する。その後、公知のホトリソ／インプラ技術により、Ｎ型不純物をソース・ドレイン領域に打ち込む。そして、アニールにより第２のＮ＋不純物拡散領域１２′を形成する。これによって、メモリ素子のソース・ドレイン領域を形成する。
【００２０】
〈具体例１の効果〉
以上のように、具体例１によれば、メモリ素子の形成の際にシリコン基板１中の境界部分の領域が掘られて発生した領域１０′の段差の部分において、Ｎ＋濃度が局所的に薄くなることを防止することができる。よって、ソースライン抵抗の増大を抑えることができ、メモリセルの書込特性等を向上させることができる。また、第１のＮ＋不純物拡散領域１４の存在は、ソース・ドレイン間の短チャンネル効果には、全く影響しない。このため、プロセス設定の自由度を大きく保つことができる。
【００２１】
〈具体例２〉
図３は、本発明の不揮発性半導体記憶装置の製造方法についてのもう１つの具体例を示す。
図３において、（ａ）〜（ｅ）は、それぞれこの製造の途中の過程を示す。
図３（ａ）に示すように、製造の初期の過程で、まず、具体例１と同様に、公知のＬＯＣＯＳ法により、シリコン基板１上にフィールド酸化膜２を形成する。このようにして、素子分離を行って、各メモリ素子の領域を形成する。
【００２２】
次に、図３（ａ）で、熱酸化によりゲート酸化膜３を生成する。これはフローティングゲートをシリコン基板１から絶縁するための絶縁膜となる。
そして、このゲート酸化膜３の上に、公知のＬＰＣＶＤ法によりＮ型の不純物を含む第１のポリシリコン４を生成する。これは将来フローティングゲートの一部となる。
その後、熱酸化により第１の酸化膜２１を形成する。これは、この上に形成される窒化膜２２を後で剥がすときにこの下の第１のポリシリコン４が削られすぎないようにするための膜である。
そして、公知のＬＰＣＶＤ法により窒化膜２２を形成する。この窒化膜２２は、公知のホトリソ／エッチング技術により、パターンニングを行う。
【００２３】
ここで、第２の具体例では、将来フローティングゲートを完成させるときに仕上がりが適切になされるようにするために、第１のポリシリコン４に対して以下の処理を施す。
すなわち、図３（ｂ）では、窒化膜２２をマスク材料として選択的に第１のポリシリコン４を酸化する。これによって、図示の境界部分の領域に第２の酸化膜２３を形成する。そして、公知のエッチング技術により、窒化膜２２および第１の酸化膜２１を除去する。これによって、第２の酸化膜２３によって各素子毎に分けられた第１のポリシリコン４を形成する。
【００２４】
図３（ｃ）では、公知の方法により、ＯＮＯ膜等から成るＩＰＯ膜５を生成する。これはフローティングゲートとコントロールゲートとの間の中間絶縁膜である。その一例として、酸化膜・窒化膜・酸化膜の３層構造から成るものを用いる。その後、公知のＬＰＣＶＤ法により、Ｎ型の不純物を含む第２のポリシリコン６″を生成する。これは、将来コントロールゲートの一部となるものである。次に、公知のスパッタリング法またはＬＰＣＶＤ法により、ＷＳｉｘ等の高融点金属のシリサイド７を形成する。これは将来コントロールゲートの一部となるものである。
【００２５】
図３（ｄ）では、公知のホトリソ／エッチング技術により、パターンニングを行う。これにより、高融点金属のシリサイド７と第２のポリシリコン６″とから成るコントロールゲート８″を形成するとともに、第１のポリシリコン４から成るフローティングゲート９″を形成する。これは、シリサイド７、第２のポリシリコン６″、ＩＰＯ膜５、第１のポリシリコン４、およびゲート酸化膜３をそれぞれ専用のドライエッチングで順次エッチングすることにより行う。
この際、第１のポリシリコン４の境界部分の領域には、図３（ｂ）に示すように第２の酸化膜２３が形成されているため、シリコン基板１が掘られることがない。つまり、第１のポリシリコン４のエッチングの際に、第２の酸化膜２３がエッチングされるが、その膜厚が厚いために従来のような領域１０（図２（ｄ）参照）は発生しない。
【００２６】
図３（ｅ）では、熱酸化により、マスク酸化膜１１を生成し、その後、公知のホトリソ／インプラ技術により、Ｎ型不純物をソース・ドレイン領域に打ち込む。そして、アニールによりＮ＋不純物拡散領域１２″を形成する。この際、メモリ素子のソース・ドレイン領域に図２（ｅ）に示すような高抵抗領域１３が形成されることがない。
【００２７】
〈具体例２の効果〉
以上のように、具体例２によれば、メモリ素子の形成の際にシリコン基板１中の境界部分の領域が掘られることがないため、Ｎ＋濃度が局所的に薄くなる領域が発生することを防止することができる。よって、ソースライン抵抗の増大を抑えることができ、メモリセルの書込特性等を向上させることができる。また、具体例１と比較して、ソースライン領域におけるＮ＋不純物濃度を、ソース・ドレイン領域とほぼ同様の濃度に保つことができる。このため、ソースライン抵抗を大幅に低減することができる。
【００２８】
尚、本発明は、上述した各具体例に限定されず、種々の変形が可能であることはもちろんである。例えば、半導体に添加する不純物はＰ型でもよいことはいうまでもない。
【００２９】
【発明の効果】
以上詳細に説明したように、本発明の不揮発性半導体記憶装置の製造方法によれば、ソース・ドレイン間の短チャンネル効果を生じさせずに、ソースライン抵抗の増大を防止して、メモリセルの書込特性等を良好に保つことができる。
【図面の簡単な説明】
【図１】本発明の不揮発性半導体記憶装置の製造方法についての具体例１の説明図である。
【図２】従来の不揮発性半導体記憶装置の製造方法についての一例の説明図である。
【図３】本発明の不揮発性半導体記憶装置の製造方法についての具体例２の説明図である。
【符号の説明】
１ シリコン基板
４ 第１のポリシリコン
４′ 第２のポリシリコン
５ 中間絶縁膜
８′ コントロールゲート
９′ フローティングゲート
１２′ 第２のＮ＋不純物拡散領域
１４ 第１のＮ＋不純物拡散領域
Claims (4)
- 第１のポリシリコンのパターンニングを行って、各記憶素子毎に第１のポリシリコンを分け、それらの境界部分のシリコン基板を露出させる工程と、
当該第１のポリシリコンがパターンニングされて境界部分が露出されたシリコン基板上に第２のポリシリコンを形成する工程と、
熱処理により前記第２のポリシリコンに含有されている不純物を前記第１のポリシリコンの境界部分におけるシリコン基板中に拡散させて第１の不純物拡散領域を形成する工程と、
前記第１のポリシリコンと第２のポリシリコンとをフローティングゲートの材料とし、その上に中間絶縁膜を形成し、さらにその上にコントロールゲートの材料を形成し、エッチングによりコントロールゲートとフローティングゲートとを形成する工程と、
前記シリコン基板中に記憶素子のソース・ドレイン領域を含む第２の不純物拡散領域を形成し、当該第２の不純物拡散領域と前記第１の不純物拡散領域とを接続する工程とを有することを特徴とする不揮発性半導体記憶装置の製造方法。 - 前記第１の不純物拡散領域の形成は、前記中間絶縁膜の形成時の熱処理により発生する熱により行うことを特徴とする請求項１記載の不揮発性半導体記憶装置の製造方法。
- 前記第２の不純物拡散領域の形成は、熱処理により行うことを特徴とする請求項１記載の不揮発性半導体記憶装置の製造方法。
- 第１のポリシリコンを選択的に酸化することにより、パターンニングを行って、各記憶素子毎に第１のポリシリコンを分け、それらの境界部分に第１の酸化膜を形成する工程と、
前記第１のポリシリコンをフローティングゲートの材料とし、その上に中間絶縁膜を形成し、さらにその上にコントロールゲートの材料を形成し、エッチングによりコントロールゲートとフローティングゲートとを形成する工程と、
前記シリコン基板中に記憶素子のソース・ドレイン領域を含む不純物拡散領域を形成する工程とを有することを特徴とする不揮発性半導体記憶装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002208249A JP4481557B2 (ja) | 2002-07-17 | 2002-07-17 | 不揮発性半導体記憶装置の製造方法 |
| US10/411,084 US6756269B2 (en) | 2002-07-17 | 2003-04-11 | Method for manufacturing nonvolatile semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002208249A JP4481557B2 (ja) | 2002-07-17 | 2002-07-17 | 不揮発性半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004055657A true JP2004055657A (ja) | 2004-02-19 |
| JP4481557B2 JP4481557B2 (ja) | 2010-06-16 |
Family
ID=30437517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002208249A Expired - Lifetime JP4481557B2 (ja) | 2002-07-17 | 2002-07-17 | 不揮発性半導体記憶装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6756269B2 (ja) |
| JP (1) | JP4481557B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7625798B2 (en) | 2007-12-14 | 2009-12-01 | Oki Semiconductor Co., Ltd. | Method of producing semiconductor memory |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140015031A1 (en) * | 2012-07-12 | 2014-01-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and Method for Memory Device |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62165369A (ja) * | 1986-01-16 | 1987-07-21 | Toshiba Corp | 半導体装置の製造方法 |
| JPH03211774A (ja) * | 1990-01-12 | 1991-09-17 | Sony Corp | 半導体不揮発性メモリの製造方法 |
| JPH03211775A (ja) * | 1990-01-16 | 1991-09-17 | Sony Corp | 半導体不揮発性メモリの製造方法 |
| JPH0487374A (ja) * | 1990-07-31 | 1992-03-19 | Oki Electric Ind Co Ltd | 不揮発性メモリ素子の製造方法 |
| JPH10144890A (ja) * | 1996-11-12 | 1998-05-29 | Sony Corp | 不揮発性半導体記憶装置 |
| JP2000183315A (ja) * | 1998-12-10 | 2000-06-30 | Seiko Epson Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2000232211A (ja) * | 1998-12-11 | 2000-08-22 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2001332638A (ja) * | 2000-05-19 | 2001-11-30 | Nec Corp | 半導体記憶装置の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5053349A (en) | 1988-06-16 | 1991-10-01 | Kabushiki Kaisha Toshiba | Method for interconnecting semiconductor devices |
| JP3100759B2 (ja) | 1992-06-05 | 2000-10-23 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| US5470773A (en) | 1994-04-25 | 1995-11-28 | Advanced Micro Devices, Inc. | Method protecting a stacked gate edge in a semiconductor device from self aligned source (SAS) etch |
| KR0150050B1 (ko) * | 1994-09-27 | 1998-10-01 | 김주용 | 플래쉬 이이피롬 셀 형성방법 |
| US5482881A (en) * | 1995-03-14 | 1996-01-09 | Advanced Micro Devices, Inc. | Method of making flash EEPROM memory with reduced column leakage current |
| IT1294312B1 (it) * | 1997-08-07 | 1999-03-24 | Sgs Thomson Microelectronics | Processo per la fabbricazione di un dispositivo di memoria non volatile programmabile elettricamente |
| US6255155B1 (en) * | 1998-04-23 | 2001-07-03 | Hyundai Electronics Industries Co., Ltd. | Nonvolatile memory and method for fabricating the same |
| IT1301799B1 (it) * | 1998-06-25 | 2000-07-07 | St Microelectronics Srl | Processo di fabbricazione di una memoria non volatile con ridottaresistenza delle linee di source comune. |
| US6835987B2 (en) * | 2001-01-31 | 2004-12-28 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device in which selection gate transistors and memory cells have different structures |
-
2002
- 2002-07-17 JP JP2002208249A patent/JP4481557B2/ja not_active Expired - Lifetime
-
2003
- 2003-04-11 US US10/411,084 patent/US6756269B2/en not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62165369A (ja) * | 1986-01-16 | 1987-07-21 | Toshiba Corp | 半導体装置の製造方法 |
| JPH03211774A (ja) * | 1990-01-12 | 1991-09-17 | Sony Corp | 半導体不揮発性メモリの製造方法 |
| JPH03211775A (ja) * | 1990-01-16 | 1991-09-17 | Sony Corp | 半導体不揮発性メモリの製造方法 |
| JPH0487374A (ja) * | 1990-07-31 | 1992-03-19 | Oki Electric Ind Co Ltd | 不揮発性メモリ素子の製造方法 |
| JPH10144890A (ja) * | 1996-11-12 | 1998-05-29 | Sony Corp | 不揮発性半導体記憶装置 |
| JP2000183315A (ja) * | 1998-12-10 | 2000-06-30 | Seiko Epson Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2000232211A (ja) * | 1998-12-11 | 2000-08-22 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2001332638A (ja) * | 2000-05-19 | 2001-11-30 | Nec Corp | 半導体記憶装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7625798B2 (en) | 2007-12-14 | 2009-12-01 | Oki Semiconductor Co., Ltd. | Method of producing semiconductor memory |
Also Published As
| Publication number | Publication date |
|---|---|
| US6756269B2 (en) | 2004-06-29 |
| JP4481557B2 (ja) | 2010-06-16 |
| US20040014282A1 (en) | 2004-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3079357B2 (ja) | リセスチャンネル構造を有する半導体素子及びその製造方法 | |
| US5397725A (en) | Method of controlling oxide thinning in an EPROM or flash memory array | |
| US5381028A (en) | Nonvolatile semiconductor memory with raised source and drain | |
| JP3314807B2 (ja) | 半導体装置の製造方法 | |
| JP4851693B2 (ja) | 高電圧トランジスタおよびその製造方法 | |
| US6903405B2 (en) | Semiconductor memory device with a pair of floating gates | |
| JP2652931B2 (ja) | 不揮発性メモリ素子の製造方法 | |
| JP2004228358A (ja) | 半導体装置の製造方法 | |
| JP3516616B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3487844B1 (ja) | Ｌｄｍｏｓ型半導体装置の製造方法 | |
| JP4481557B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP3436315B2 (ja) | Ｍｏｎｏｓ型半導体不揮発性記憶装置の製造方法及び、半導体装置の製造方法 | |
| JPS59224141A (ja) | 半導体装置の製造方法 | |
| JPH023982A (ja) | 不揮発性記憶素子およびその製造方法 | |
| JPH0487374A (ja) | 不揮発性メモリ素子の製造方法 | |
| KR19990060607A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| KR0137428B1 (ko) | 플래쉬 이이피롬 제조방법 | |
| KR100359771B1 (ko) | 이이피롬 제조 방법 | |
| JP3349413B2 (ja) | 半導体装置の製造方法 | |
| JP3316423B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| TW442970B (en) | Manufacturing method of split-gate flash memory having periphery transistor | |
| JPH04241468A (ja) | 電気的消去可能不揮発性半導体記憶装置及びその製造方法 | |
| JPH08111511A (ja) | 半導体装置の製造方法 | |
| JPH06163854A (ja) | マスクｒｏｍの製造方法 | |
| JPH04321233A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050711 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050908 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080207 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090619 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091027 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091215 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100318 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |