JP2004006907A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004006907A JP2004006907A JP2003158949A JP2003158949A JP2004006907A JP 2004006907 A JP2004006907 A JP 2004006907A JP 2003158949 A JP2003158949 A JP 2003158949A JP 2003158949 A JP2003158949 A JP 2003158949A JP 2004006907 A JP2004006907 A JP 2004006907A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- phosphorus
- concentration
- crystal semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
【課題】ＮＰＮバイポーラトランジスタにおけるベース層のＰ型不純物の濃度ｂ分布を適正に維持するための半導体装置の製造方法を提供する。
【解決手段】コレクタ層１０２の上にベースとして機能するｉ−Ｓｉ１−ｘＧｅｘ層及びＰ＋Ｓｉ１−ｘＧｅｘ層からなるＳｉ１−ｘＧｅｘ層１１１ｂを設け、Ｐ＋Ｓｉ１−ｘＧｅｘ層の上にエミッタとなるＳｉキャップ層１１１ａを設ける。ベース開口部１１８内において、Ｓｉキャップ層１１１ａの上に、単結晶シリコンへの固溶限以下のリンを含むＮ−ポリシリコン層１２９ｂと、高濃度のリンを含むＮ＋ポリシリコン層１２９ａとからなるエミッタ引き出し電極１２９とを設ける。Ｓｉキャップ層１１１ａに過剰に高濃度のリン（Ｐ）がドープされるのを抑制して、ベース層の不純物濃度分布を適正に維持する。Ｓｉキャップ層１１１ａの上部にＰ型不純物を含ませてもよい。
【選択図】 図４
【解決手段】コレクタ層１０２の上にベースとして機能するｉ−Ｓｉ１−ｘＧｅｘ層及びＰ＋Ｓｉ１−ｘＧｅｘ層からなるＳｉ１−ｘＧｅｘ層１１１ｂを設け、Ｐ＋Ｓｉ１−ｘＧｅｘ層の上にエミッタとなるＳｉキャップ層１１１ａを設ける。ベース開口部１１８内において、Ｓｉキャップ層１１１ａの上に、単結晶シリコンへの固溶限以下のリンを含むＮ−ポリシリコン層１２９ｂと、高濃度のリンを含むＮ＋ポリシリコン層１２９ａとからなるエミッタ引き出し電極１２９とを設ける。Ｓｉキャップ層１１１ａに過剰に高濃度のリン（Ｐ）がドープされるのを抑制して、ベース層の不純物濃度分布を適正に維持する。Ｓｉキャップ層１１１ａの上部にＰ型不純物を含ませてもよい。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特にヘテロバイポーラトランジスタ，又はそれを含むＢｉ−ＣＭＯＳデバイスにおける不純物の濃度分布の適正化対策に関するものである。
【０００２】
【従来の技術】
近年、シリコン基板上に形成されるバイポーラトランジスタにＳｉ／ＳｉＧｅ，Ｓｉ／ＳｉＣ等のヘテロ接合構造を含ませることにより、より優れた伝導特性を持たせてさらに高周波領域の動作を実現させるヘテロバイポーラトランジスタ（ＨＢＴ）の開発が急ピッチで進められている。このＨＢＴは、Ｓｉ基板上にＳｉＧｅ層をエピタキシャル成長させて、このＳｉ／ＳｉＧｅヘテロ接合構造を利用するものであって、それまでＧａＡｓ等の化合物半導体基板を用いたトランジスタでないと動作させることができなかった高周波数領域においても動作するトランジスタを実現することができる。このＨＢＴは、Ｓｉ基板，ＳｉＧｅ層という汎用のシリコンプロセスと親和性のよい材料で構成されるので、高集積度や低コストという大きな利点を有する。特に、ＨＢＴとＭＯＳトランジスタ（ＭＯＳＦＥＴ）とを共通のＳｉ基板上に形成して集積化することにより、高性能なＢｉ−ＣＭＯＳデバイスを構成することができ、このＢｉ−ＣＭＯＳデバイスは通信関係に利用可能なシステムＬＳＩとして有望である。
【０００３】
そこで、Ｂｉ−ＣＭＯＳデバイス中のバイポーラトランジスタとして、これまでにＳｉ／Ｓｉ１−ｘＧｅｘやＳｉ／Ｓｉ１−ｙＣｙ等のヘテロ接合構造を含むＨＢＴが提案・試作されている。なかでも、Ｓｉ／Ｓｉ１−ｘＧｅｘ型ＨＢＴは、ＳｉとＧｅとがほぼ全率固溶可能であるという性質と、歪みを与えることによるバンドギャップの変化とを利用して、バンドギャップを連続的に調整することができるなどの点で有望とみられている。そのために、Ｓｉ層のみを有するＭＯＳＦＥＴと、Ｓｉ／Ｓｉ１−ｘＧｅｘ型ＨＢＴとを共通のＳｉ基板に設けたＳｉＧｅ−ＢｉＣＭＯＳデバイスについての提案が多く行なわれている。
【０００４】
図１２は、従来のＳｉＧｅ−ＢｉＣＭＯＳデバイスの製造工程を示す断面図である。同図に示すように、（００１）を主面とするＳｉ基板５００の上部は、エピタキシャル成長法，イオン注入法などによって導入されたリンなどのＮ型不純物を含む深さ１μｍのレトログレードウェル５０１となっている。Ｓｉ基板５００の表面付近の領域におけるＮ型不純物濃度は、１×１０１７ａｔｏｍｓ・ｃｍ−３程度に調整されている。また、素子分離として、酸化シリコンが埋め込まれたシャロートレンチ５０３と、アンドープポリシリコン膜５０５及びこれを取り囲むシリコン酸化膜５０６により構成されるディープトレンチ５０４とが設けられている。各トレンチ５０３，５０４の深さは、それぞれ０．３５μｍ，２μｍ程度である。
【０００５】
また、Ｓｉ基板５００内におけるトレンチ５０３によって挟まれる領域にコレクタ層５０２が設けられており、Ｓｉ基板５００内のコレクタ層５０２とはシャロートレンチ５０３により分離された領域には、レトログレードウェル５０１を介してコレクタ層５０２の電極とコンタクトするためのＮ＋コレクタ引き出し層５０７が設けられている。
【０００６】
また、Ｓｉ基板５００の上には、コレクタ開口部５１０を有する厚さ約３０ｎｍの第１の堆積酸化膜５０８が設けられている。また、Ｓｉ基板５００のコレクタ開口部５１０に露出している部分と第１の堆積酸化膜５０８との上には、厚さ約２０ｎｍのアンドープ層（ｉ−Ｓｉ１−ｘＧｅｘ層）とＰ型不純物がドープされた厚さ約４０ｎｍのドープ層（Ｐ＋Ｓｉ１−ｘＧｅｘ層）とからなるＳｉ１−ｘＧｅｘ層５１１ｂが設けられ、さらにその上に厚さ約４０ｎｍのＳｉキャップ層５１１ａが積層されている。このＳｉキャップ層５１１ａとＳｉ１−ｘＧｅｘ層５１１ｂとにより、Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１が構成されている。Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１は、コレクタ開口部５１０内では、下地となるＳｉ基板５００上にエピタキシャル成長した単結晶構造を有しているが、堆積酸化膜５０８の上では多結晶構造となっている。
【０００７】
また、Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１の上には、厚さ約３０ｎｍのエッチストッパ用の第２の堆積酸化膜５１２が設けられていて、第２の堆積酸化膜５１２には、ベース接合用開口部５１４及びベース開口部５１８が形成されている。そして、ベース接合用開口部５１４を埋めて第２の堆積酸化膜５１２の上に延びる厚さ約１５０ｎｍのＰ＋ポリシリコン層５１５と第３の堆積酸化膜５１７とが設けられている。
【０００８】
また、Ｐ＋ポリシリコン層５１５及び第３の堆積酸化膜５１７のうち，第２の堆積酸化膜５１２のベース開口部５１８の上方に位置する部分は開口されていて、Ｐ＋ポリシリコン層５１５の側面には厚さ約３０ｎｍの第４の堆積酸化膜５２０が形成されており、さらに、第４の堆積酸化膜５２０の上に厚さ約１００ｎｍのポリシリコンからなるサイドウォール５２１が設けられている。そして、ベース開口部５１８を埋めて第３の堆積酸化膜５１７の上に延びるＮ＋ポリシリコン層５２９が設けられており、このＮ＋ポリシリコン層５２９はエミッタ引き出し電極として機能する。上記第４の堆積酸化膜５２０によって、Ｐ＋ポリシリコン層５１５とＮ＋ポリシリコン層５２９とが電気的に絶縁されるとともに、Ｐ＋ポリシリコン層５１５からＮ＋ポリシリコン層５２９への不純物の拡散が阻止されている。また、第３の堆積酸化膜５１７によって、Ｐ＋ポリシリコン層５１５の上面とＮ＋ポリシリコン層５２９とが絶縁されている。
【０００９】
さらに、コレクタ引き出し層５０７，Ｐ＋ポリシリコン層５１５及びＮ＋ポリシリコン層５２９の表面には、それぞれＴｉシリサイド層５２４が形成され、Ｎ＋ポリシリコン層５２９とＰ＋ポリシリコン層５１５との外側面はサイドウォール５２３により覆われている。また、基板全体は層間絶縁膜５２５によって覆われており、層間絶縁膜５２５を貫通してＮ＋コレクタ引き出し層５０７，外部ベースの一部であるＰ＋ポリシリコン層５１５及びエミッタ引き出し電極であるＮ＋ポリシリコン層５２９上のＴｉシリサイド層５２４に到達する接続孔がそれぞれ形成されている。そして、この各接続孔を埋めるＷプラグ５２６と、各Ｗプラグ５２６に接続されて、層間絶縁膜５２５の上に延びる金属配線５２７とが設けられている。
【００１０】
ここで、図１２の部分拡大図に示すエミッタ・ベース接合部の構造について説明する。Ｓｉ１−ｘＧｅｘ層５１１ｂのうちベース開口部５１８の下方に位置する部分が内部ベース５１９（真性ベース）として機能している。また、Ｓｉキャップ層５１１ａのうち，ベース開口部５１８の直下方に位置する部分であって、Ｎ＋ポリシリコン層５２９からの拡散によってボロンが導入された部分が、エミッタ５３０として機能する。
【００１１】
そして、Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１のうちベース開口部５１８の下方領域を除く部分とＰ＋ポリシリコン層５１５とによって外部ベース５１６が構成されている。ただし、部分拡大図に示される部分では、Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１のうちベース開口部５１８の下方領域を除く部分が外部ベース５１６として機能している。
【００１２】
上述のような構造によって、Ｓｉ単結晶からなるＮ＋型のエミッタ５３０と、主としてＳｉ１−ｘＧｅｘ単結晶からなるＰ＋型の内部ベース５１９と、Ｓｉ単結晶からなるコレクタ層５０２とを備えたＳｉ／ＳｉＧｅ系のＮＰＮヘテロバイポーラトランジスタが構成されている。ただし、エミッタ・ベース・コレクタを区画するのは、Ｓｉ／ＳｉＧｅ結晶の境界というよりも、不純物の導電型が変化する部分であるので、正確には不純物のプロファイル如何によってエミッタ・ベース・コレクタの境界も変化することになる。特に、高周波信号増幅用デバイスとして用いる場合には、内部ベース５１９のＰ型不純物であるボロン（Ｂ）のプロファイルが極めて重要であることから、Ｓｉ１−ｘＧｅｘ層５１１ｂを堆積する際には、以下のようにしている。
【００１３】
図１３に示すように、コレクタ層（Ｓｉ基板）の上にアンドープのｉ−Ｓｉ１−ｘＧｅｘ層（ｘは一定である）をエピタキシャル成長させた後、その上にボロン（Ｂ）をドープしたＰ＋Ｓｉ１−ｘＧｅｘ層（ｘは変化する）とＳｉキャップ層とを順次エピタキシャル成長させている。図１３の右方には、ベース層形成のための結晶成長時におけるＢ濃度とＧｅ含有率の分布が示されている。つまり、Ｐ＋Ｓｉ１−ｘＧｅｘ層の最上部では、Ｇｅの含有率はほぼ０になってＳｉキャップ層との組成の差はほとんどなくなっている。そして、その後の工程で、高温処理が加わることによって、Ｐ＋Ｓｉ１−ｘＧｅｘ層中のボロンが拡散し、Ｓｉキャップ層とｉ−Ｓｉ１−ｘＧｅｘ層の一部にもボロンが広がったなだらかなＢの濃度分布を示すようになる。
【００１４】
【特許文献１】
特開平５−１０２１７０（要約書）
【００１５】
【発明が解決しようとする課題】
ところが、上記従来のＳｉ／ＳｉＧｅヘテロバイポーラトランジスタにおいて、製造工程中におけるＳｉ１−ｘＧｅｘ層５１１ｂ中のボロン（Ｂ）の広がりを抑制して、最終的に適正なＢの濃度プロファイルを安定して維持することが困難であった。そして、このボロン（Ｂ）の広がりによってヘテロバイポーラトランジスタの高周波領域での特性が悪化することがわかってきたのである。そこで、本発明者達は、Ｂの濃度プロファイルが崩れる原因を突き止めるために、以下の実験を行なった。
【００１６】
図１４は、従来のＳｉ／ＳｉＧｅヘテロバイポーラトランジスタのエミッタ・ベース領域におけるリン（Ｐ），ボロン（Ｂ）の濃度分布と、Ｇｅの含有率とについてのＳＩＭＳによる測定データを示す図である。同図において、横軸は０点を便宜的に定めた相対的な深さを表し、縦軸はリン（Ｐ），ボロン（Ｂ）の濃度（ａｔｏｍｓ・ｃｍ−３）とＧｅの含有率に相当する二次イオン強度（カウント数）を表している。同図に示すように、Ｇｅの含有率は急峻な傾斜構造を示して良好な組成が得られていることがわかる。しかし、Ｐ＋Ｓｉ１−ｘＧｅｘ層におけるボロン（Ｂ）の濃度分布がなだらかになって、Ｓｉキャップ層５１１ａの大部分までボロン（Ｂ）が大きく広がっているのがわかる。ここで、ボロン（Ｂ）の種類には重量が互いに異なる１０Ｂと１１Ｂとがあり、エピタキシャル成長中のｉｎ−ｓｉｔｕドープによりボロン（Ｂ）をＳｉ１−ｘＧｅｘ層中に導入する場合には、Ｓｉ１−ｘＧｅｘ層中に１０Ｂと１１Ｂとが混在するが、イオン注入によってボロン（Ｂ）をＳｉ１−ｘＧｅｘ層中に導入する場合には、Ｓｉ１−ｘＧｅｘ層中には１１Ｂしか存在しないことがわかっている。なお、ＳＩＭＳの測定の際に、試料中の不純物などの原子がスパッタリングされる領域にはある程度の幅があるので、ＳＩＭＳの測定データ中に必ずしも各領域の範囲と不純物の濃度との正確な対応が現れるわけではないが、各領域の範囲と不純物の濃度との概略的な傾向は現れている。
【００１７】
図１４に示すごとく、ボロン（Ｂ）の濃度分布が予想以上に広がってしまうことについては、まだ完全に解明されたわけではないが、図１４に示すデータやその他の実験によって明らかになった事実から、エミッタ層におけるリン濃度とボロン（Ｂ）の濃度との間に何らかの相関関係が存在している可能性が強い。つまり、エミッタにおけるリン（Ｐ）の濃度が高いほど、Ｐ＋Ｓｉ１−ｘＧｅｘ層中におけるボロン（Ｂ）の濃度分布が広がる傾向がみられた。そして、リン（Ｐ）の濃度濃度が高いとボロン（Ｂ）の拡散が促進されるということについては、点欠陥が関与しているものと考えられる。つまり、点欠陥が高濃度に存在すると、Ｂ原子とＳｉやＧｅ原子との置換による拡散だけでなく、点欠陥を介してＢ原子が移動することが可能になることから、高温処理時におけるＢ原子の拡散速度が高められ、ボロン（Ｂ）の濃度分布がなだらかになるものと考えられる。
【００１８】
このことは、以下のようなリン（Ｐ）の濃度分布から導かれる。図１４に示すリン（Ｐ）のＳｉキャップ層中における濃度分布において、領域Ｒｅ１にはＳｉ単結晶への固溶限（約１×１０２０ａｔｏｍｓ・ｃｍ−３程度）以上のリン（Ｐ）が含まれていることになり、これらのリン（Ｐ）のうち固溶しきれない分は格子間位置に入ったり、空孔を形成したりして点欠陥を生ぜしめるものと思われる。つまり、Ｓｉ１−ｘＧｅｘ層におけるリン（Ｐ）の濃度が高いと点欠陥数が増大することから、ボロン（Ｂ）の拡散が促進されて濃度分布が広がるものと考えられる。
【００１９】
一方、従来のエミッタ引き出し電極として機能するＮ＋ポリシリコン層５２９においては、図１４に示すように、５．０×１０２０・ａｔｏｍｓｃｍ−３程度のリン（Ｐ）がドープされており、Ｓｉ単結晶中への固溶限に比べるとかなりの高濃度である。これは、ポリシリコン中においては、不純物が粒界に偏析する傾向が強いために、全体として高濃度のリン（Ｐ）をドープしておかないと、低抵抗化のために必要な不純物の活性化率が得られないからである。
【００２０】
本発明の目的は、エミッタ引き出し電極，エミッタの低抵抗性やバイポーラトランジスタの所望の動作に必要な不純物濃度を保ちつつＳｉキャップ層中におけるボロン（Ｂ）などのＰ型不純物の広がりを抑制する手段を講ずることにより、ヘテロバイポーラトランジスタのベース層におけるＰ型不純物の濃度分布を適正に維持し、もって高周波特性などの電気的特性の優れたバイポーラトランジスタとして機能する半導体装置の製造方法を提供することにある。
【００２１】
【課題を解決するための手段】
本発明の第１の半導体装置の製造方法は、基板上のコレクタ層として機能するＮ型の第１の単結晶半導体層の上に、ベース層として機能するＰ型の第２の単結晶半導体層をエピタキシャル成長させる工程（ａ）と、上記第２の単結晶半導体層の上に、第３の単結晶半導体層をエピタキシャル成長させる工程（ｂ）と、上記第３の単結晶半導体層の上に、最下部において上記第３の単結晶半導体層の固溶限の濃度のリンを第３の単結晶半導体層に拡散させる濃度以下の濃度のリンを含み、上部において上記最下部よりも高濃度のリンを含む半導体層を堆積する工程（ｃ）と、上記半導体層内のリンを拡散させるための熱処理を行ない、上記第３の単結晶半導体層の上部に固溶限以下の濃度のリンをドープして、バイポーラトランジスタのエミッタを形成する工程（ｄ）とを含んでいる。
【００２２】
この方法により、工程（ｄ）の熱処理の際に、アモルファスシリコン層，ポリシリコン層などの半導体層の最下部から、第３の単結晶半導体層への固溶限を越えるリンが拡散することが抑制されるので、第３の単結晶半導体層における点欠陥の発生が抑制され、よって、良好なＰ型不純物の濃度分布を有するベースを備えたバイポーラトランジスタが形成されることになる。
【００２３】
上記工程（ｃ）では、上記半導体層にドープするリンの濃度を上方に向かってステップ状に高くしてもよいし、上方に向かって連続的に高くしてもよい。
【００２４】
本発明の第２の半導体装置の製造方法は、基板上のコレクタ層として機能するＮ型の第１の単結晶半導体層の上に、ベース層として機能するＰ型の第２の単結晶半導体層をエピタキシャル成長させる工程（ａ）と、上記第２の単結晶半導体層の上に、第３の単結晶半導体層をエピタキシャル成長させる工程（ｂ）と、上記第３の単結晶半導体層の少なくとも上部にＰ型不純物をドープする工程（ｃ）と、上記第３の単結晶半導体層の上に、リンを含む半導体層を形成する工程（ｄ）と、上記半導体層内のリンを拡散させるための熱処理を行ない、上記第３の単結晶半導体層の上部に上記工程（ｃ）でドープされたＰ型不純物よりも高濃度のリンをドープして、バイポーラトランジスタのエミッタを形成する工程（ｅ）とを含んでいる。
【００２５】
この方法により、工程（ｃ）で第３の単結晶半導体層の上部にドープされたＰ型不純物の存在によって、経験的にその後の熱処理の際に第２の単結晶半導体層中のＰ型不純物の拡散が抑制される。したがって、良好なＰ型不純物の濃度分布を有するベースを備えたバイポーラトランジスタが形成されることになる。
【００２６】
上記工程（ｃ）は、上記工程（ｂ）と同時に、Ｐ型不純物をドープしながら上記第３の単結晶半導体層をエピタキシャル成長させるか、上記工程（ｂ）の後に上記第３の単結晶半導体層内にＰ型不純物のイオンを注入することにより行なわれる。
【００２７】
また、上記工程（ｂ）の後、上記工程（ｃ）の前に、上記第３の単結晶半導体層の上に絶縁層を形成する工程と、上記絶縁層の上に、Ｐ型不純物を含む半導体層を形成する工程とをさらに含み、上記工程（ｃ）を、熱処理により上記半導体層から上記絶縁層を通過させて上記第３の単結晶半導体層にＰ型不純物を導入することにより行なってもよい。
【００２８】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の第１の実施形態のヘテロバイポーラトランジスタ（ＨＢＴ）である半導体装置の断面図である。ただし、同図にはＨＢＴの構造のみが示されているが、共通の基板上にＣＭＯＳデバイスが設けられていることが多く、その場合には、図示しない領域にＣＭＯＳデバイスのＭＩＳトランジスタが形成されているものとする。
【００２９】
同図に示すように、（００１）面を主面とするＳｉ基板１００の上部は、エピタキシャル成長法，イオン注入法などによって導入されたリンなどのＮ型不純物を含む深さ１μｍのレトログレードウェル１０１となっている。Ｓｉ基板１００の表面付近の領域におけるＮ型不純物濃度は、１×１０１７ａｔｏｍｓ・ｃｍ−３程度に調整されている。また、素子分離として、酸化シリコンが埋め込まれたシャロートレンチ１０３と、アンドープポリシリコン膜１０５及びこれを取り囲むシリコン酸化膜１０６により構成されるディープトレンチ１０４とが設けられている。各トレンチ１０３，１０４の深さは、それぞれ０．３５μｍ，２μｍ程度である。
【００３０】
また、Ｓｉ基板１００内におけるトレンチ１０３によって挟まれる領域にコレクタ層１０２が設けられており、Ｓｉ基板１００内のコレクタ層１０２とはシャロートレンチ１０３により分離された領域には、レトログレードウェル１０１を介してコレクタ層１０２の電極とコンタクトするためのＮ＋コレクタ引き出し層１０７が設けられている。
【００３１】
また、Ｓｉ基板１００の上には、コレクタ開口部１１０を有する厚さ約３０ｎｍの第１の堆積酸化膜１０８が設けられている。また、Ｓｉ基板１００の上面のうちコレクタ開口部１１０に露出する部分と第１の堆積酸化膜１０８との上には、厚さ約３０ｎｍのアンドープ層（ｉ−Ｓｉ１−ｘＧｅｘ層）とＰ型不純物がドープされた厚さ約６０ｎｍのドープ層（Ｐ＋Ｓｉ１−ｘＧｅｘ層）とからなるＳｉ１−ｘＧｅｘ層１１１ｂが設けられ、さらに、その上に厚さ約３０ｎｍのＳｉキャップ層１１１ａが積層されている。このＳｉ１−ｘＧｅｘ層１１１ｂとＳｉキャップ層１１１ａとにより、Ｓｉ／Ｓｉ１−ｘＧｅｘ層１１１が構成されている（部分拡大図参照）。Ｓｉ／Ｓｉ１−ｘＧｅｘ層１１１は、Ｓｉ基板１００のうちコレクタ開口部１１０に露出している部分の上では下地のＳｉ基板１００の結晶構造に沿った単結晶構造を有し、第１の堆積酸化膜１０８の上では多結晶構造を有している。そして、主としてＳｉ１−ｘＧｅｘ層１１１ｂのうちの中央部（後述するベース開口部１１８の下方領域）の下部が内部ベース１１９となり、Ｓｉキャップ層１１１ａの中央部がエミッタ層となる。また、Ｓｉ１−ｘＧｅｘ層の大部分は、ボロン（Ｂ）などのＰ型不純物によって２×１０１８ａｔｏｍｓ・ｃｍ−３程度にドーピングされている。
【００３２】
Ｓｉ／Ｓｉ１−ｘＧｅｘ層１１１及び第１の堆積酸化膜１０８の上には、厚さ約３０ｎｍのエッチストッパ用の第２の堆積酸化膜１１２が設けられていて、第２の堆積酸化膜１１２には、ベース接合用開口部１１４及びベース開口部１１８が形成されている。また、ベース接合用開口部１１４を埋めて第２の堆積酸化膜１１２の上に延びる厚さ約１５０ｎｍのＰ＋ポリシリコン層１１５と、第３の堆積酸化膜１１７とが設けられている。上記Ｓｉ／Ｓｉ１−ｘＧｅｘ層１１１のうちベース開口部１１８の下方領域を除く部分とＰ＋ポリシリコン層１１５とによって外部ベース１１６が構成されている。
【００３３】
また、Ｐ＋ポリシリコン層１１５及び第３の堆積酸化膜１１７のうち，第２の堆積酸化膜１１２のベース開口部１１８の上方に位置する部分は開口されていて、Ｐ＋ポリシリコン層１１５の側面には厚さ約３０ｎｍの第４の堆積酸化膜１２０が形成されており、さらに、第４の堆積酸化膜１２０の上に厚さ約１００ｎｍのポリシリコンからなるサイドウォール１２１が設けられている。
【００３４】
ここで、本実施形態の特徴として、ベース開口部１１８を埋めて第３の堆積酸化膜１１７の上に延びる厚さが約１００ｎｍのＮ−ポリシリコン層１２９ｂと、厚さが約２００ｎｍのＮ＋ポリシリコン層１２９ａとからなるエミッタ引き出し電極１２９が設けられている（部分拡大図参照）。このように、Ｓｉキャップ層１１１ａの上に直接Ｐポリシリコン層１２９ａを設けずに、Ｎ−ポリシリコン層１２９ｂを両者の間に介在させることにより、Ｓｉキャップ層１１１ａに過剰に高濃度のリン（Ｐ）がドープされるのを抑制しうるように構成されている。本実施形態においては、Ｓｉキャップ層１１１ａには、Ｎ＋ポリシリコン層１２９ａからのリン（Ｐ）の拡散によって、基板の深さ方向に向かって７×１０２０ａｔｏｍｓ・ｃｍ−３から１×１０２０ａｔｏｍｓ・ｃｍ−３程度までの分布をもって、リン（Ｐ）がドープされている。
【００３５】
上記第４の堆積酸化膜１２０によって、Ｐ＋ポリシリコン層１１５とエミッタ引き出し電極１２９とが電気的に絶縁されるとともに、Ｐ＋ポリシリコン層１１５からエミッタ引き出し電極１２９への不純物の拡散が阻止されている。また、第３の堆積酸化膜１１７によって、Ｐ＋ポリシリコン層１１５の上面とエミッタ引き出し電極１２９とが絶縁されている。さらに、エミッタ引き出し電極１２９とＰ＋ポリシリコン層１１５の外側面はサイドウォール１２３により覆われている。
【００３６】
さらに、コレクタ引き出し層１０７，Ｐ＋ポリシリコン層１１５及びエミッタ引き出し電極１２９の表面には、それぞれＴｉシリサイド層１２４が形成されている。なお、Ｐ＋ポリシリコン層１１５の外側面の構造は、図１２に示す従来のＨＢＴの構造と異なっているが、これはＰ＋ポリシリコン層１１５とエミッタ引き出し電極１２９とのパターニング順序の相違によるものである。
【００３７】
また、基板全体は層間絶縁膜１２５によって覆われており、層間絶縁膜１２５を貫通してＮ＋コレクタ引き出し層１０７，外部ベースの一部であるＰ＋ポリシリコン層１１５及びエミッタ引き出し電極１２９上のＴｉシリサイド層１２４に到達する接続孔がそれぞれ形成されている。そして、この各接続孔を埋めるＷプラグ１２６と、各Ｗプラグ１２６に接続されて、層間絶縁膜１２５の上に延びる金属配線１２７とが設けられている。
【００３８】
なお、上述のような各層の厚さは典型的な値を示しており、ＨＢＴの種類や用途に応じて適当な厚さを用いることが可能である。
【００３９】
ここで、図１の部分拡大図に示すエミッタ・ベース接合部の構造について説明する。Ｓｉ１−ｘＧｅｘ層１１１ｂのうちベース開口部１１８の下方に位置する部分が内部ベース１１９（真性ベース）として機能している。また、Ｓｉキャップ層１１１ａのうち，ベース開口部１１８の直下方に位置する部分であって、エミッタ引き出し電極１２９からの拡散によってボロンが導入された部分が、エミッタ１３０として機能する。
【００４０】
そして、Ｓｉ／Ｓｉ１−ｘＧｅｘ層１１１のうちベース開口部１１８の下方領域を除く部分とＰ＋ポリシリコン層１１５とによって外部ベース１１６が構成されている。ただし、部分拡大図に示される部分では、Ｓｉ／Ｓｉ１−ｘＧｅｘ層１１１のうちベース開口部１１８の下方領域を除く部分が外部ベース１１６として機能している。
【００４１】
上述のような構造によって、Ｓｉ単結晶からなるＮ＋型のエミッタ１３０と、主としてＳｉ１−ｘＧｅｘ単結晶からなるＰ＋型の内部ベース１１９と、Ｓｉ単結晶からなるコレクタ層１０２とを備えたＳｉ／ＳｉＧｅ系のＮＰＮヘテロバイポーラトランジスタが構成されている。ただし、エミッタ・ベース・コレクタを区画するのは、Ｓｉ／ＳｉＧｅ結晶の境界というよりも、不純物の導電型が変化する部分であるので、正確には不純物の濃度プロファイル如何によってエミッタ・ベース・コレクタの境界も変化することになる。特に、内部ベース１１９のＰ型不純物であるボロン（Ｂ）の濃度プロファイルがもっとも重要であることから、Ｓｉ１−ｘＧｅｘ層１１１ｂを堆積する際には、従来と同様に、図１３において説明したようにしている。
【００４２】
次に、図１に示す構造を実現するための製造工程について、図２（ａ）〜図５（ｂ）を参照しながら説明する。図２（ａ）〜図５（ｂ）は、第１の実施形態のＳｉ／ＳｉＧｅ−ＨＢＴの製造工程を示す断面図である。なお、共通の基板上にＣＭＯＳデバイスを形成してもよいし、ＨＢＴのみを形成してもよい。
【００４３】
まず、図２（ａ）に示す工程で、（００１）面を主面とするＳｉ基板１００の上部に、Ｎ型不純物をドープしながらＳｉ単結晶層をエピタキシャル成長させる、あるいは、エピタキシャル成長後に高エネルギーのイオン注入を行なうことにより、深さ約１μｍのＮ型のレトログレードウェル１０１を形成する。ただし、エピタキシャル成長を行なわずにＳｉ基板１００の一部にイオン注入を行なうことによりレトログレードウェル１０１を形成することも可能である。このとき、Ｓｉ基板１００の表面付近の領域は、ＨＢＴのコレクタ層となるためにＮ型の不純物濃度を１×１０１７ａｔｏｍｓ・ｃｍ−３程度に調整しておく。
【００４４】
次に、素子分離として、酸化シリコンが埋め込まれたシャロートレンチ１０３と、アンドープポリシリコン膜１０５及びこれを取り囲むシリコン酸化膜１０６により構成されるディープトレンチ１０４とを形成する。各トレンチ１０３，１０４の深さは、それぞれ０．３５μｍ，２μｍ程度としておく。Ｓｉ基板１００内におけるシャロートレンチ１０３同士によって挟まれる領域がコレクタ層１０２となる。また、Ｓｉ基板１００内のコレクタ層１０２とはシャロートレンチ１０３により分離された領域に、コレクタ電極とコンタクトするためのＮ＋コレクタ引き出し層１０７を形成する。
【００４５】
次に、図２（ｂ）に示す工程で、テトラエトキシシラン（ＴＥＯＳ）と酸素を用いた化学気相成長法（ＣＶＤ）を処理温度６８０℃で行なって、ウエハ上に厚さが約３０ｎｍの第１の堆積酸化膜１０８を形成した後、フッ酸等のウェットエッチングにより、第１の堆積酸化膜１０８にコレクタ開口部１１０を形成する。そして、Ｓｉ基板１００のコレクタ開口部１１０に露出した部分をアンモニア水と過酸化水素水との混合液によって処理し、その部分に厚さが１ｎｍ程度の保護酸化膜を形成した状態で、ウエハをＵＨＶ−ＣＶＤ装置のチャンバー内に導入する。そして、導入後、水素雰囲気中で熱処理を行うことにより保護酸化膜を除去した後、５５０℃に加熱しつつジシラン（Ｓｉ２Ｈ６）とゲルマン（ＧｅＨ４）を導入して、Ｓｉ基板１００のコレクタ開口部１１０に露出している表面及び第１の堆積酸化膜１０８の上に、図１の部分拡大図に示す厚さ約３０ｎｍのアンドープ層（ｉ−Ｓｉ１−ｘＧｅｘ層）を選択的にエピタキシャル成長させた後、５５０℃に加熱しつつジシラン（Ｓｉ２Ｈ６）とゲルマン（ＧｅＨ４）にドーピング用のジボラン（Ｂ２Ｈ６）を含むガスをチャンバー内に導入して、ｉ−Ｓｉ１−ｘＧｅｘ層の上に厚さ約６０ｎｍのＰ＋Ｓｉ１−ｘＧｅｘ層をエピタキシャル成長させる。これにより、トータル厚さが約９０ｎｍのＳｉ１−ｘＧｅｘ層１１１ｂを形成する。そして、Ｓｉ１−ｘＧｅｘ層１１１ｂを形成した後、連続してチャンバー内に供給するガスをジシランに切り替えることにより、Ｓｉ１−ｘＧｅｘ層１１１ｂのＰ＋Ｓｉ１−ｘＧｅｘ層の上に厚さ約３０ｎｍのＳｉキャップ層をエピタキシャル成長させる。このＳｉ１−ｘＧｅｘ層１１１ｂとＳｉキャップ層１１１ａとにより、Ｓｉ／Ｓｉ１−ｘＧｅｘ層１１１が形成される。ここで、Ｐ＋Ｓｉ１−ｘＧｅｘ層中のボロン（Ｂ）の濃度は２×１０１８ａｔｏｍｓ・ｃｍ−３である。このとき、Ｓｉキャップ層１１１ａには不純物を導入しないでおく。そして、主としてＳｉ１−ｘＧｅｘ層１１１ｂのうちの中央部の下部が内部ベース１１９となる。
【００４６】
次に、図３（ａ）に示す工程で、ウエハ上に、エッチストッパとなる膜厚３０ｎｍの第２の堆積酸化膜１１２を形成した後、第２の堆積酸化膜１１２の上に設けたレジストマスクＰｒ１を用いて、第２の堆積酸化膜１１２をドライエッチングによりパターニングして、ベース接合用開口部１１４を形成する。このとき、Ｓｉ／Ｓｉ１−ｘＧｅｘ層１１１の中央部は第２の堆積酸化膜によって覆われており、ベース接合用開口部１１４にはＳｉ／Ｓｉ１−ｘＧｅｘ層１１１の一部と第１の堆積酸化膜１０８の一部とが露出している。次に、活性領域・分離接合部におけるストレスの影響を抑えるために、ベース接合用開口部１１４の形成に用いたレジストマスクＰｒ１を用いて、ボロン（Ｂ）などのＰ型の不純物のイオン注入を行い、表面付近の濃度が３×１０１７ａｔｏｍｓ・ｃｍ−３程度の接合リーク防止層１１３を形成する。
【００４７】
次に、図３（ｂ）に示す工程で、ＣＶＤにより、ウエハ上に、ボロンが１×１０２０ａｔｏｍｓ・ｃｍ−３以上の高濃度でドープされた厚さ約１５０ｎｍのＰ＋ポリシリコン層１１５を堆積し、続いて、厚さ約１００ｎｍの第３の堆積酸化膜１１７を堆積する。次に、ドライエッチングにより、第３の堆積酸化膜１１７とＰ＋ポリシリコン層１１５とをパターニングして、第３の堆積酸化膜１１７とＰ＋ポリシリコン層１１５との中央部に第２の堆積酸化膜１１２に達するベース開口部１１８を形成する。このベース開口部１１８は第２の堆積酸化膜１１２の中央部よりも小さく、ベース開口部１１８がベース接合用開口部１１４に跨ることはない。この工程により、Ｐ＋ポリシリコン層１１５とＳｉ／Ｓｉ１−ｘＧｅｘ層１１１の中央部を除く部分とによって構成される外部ベース１１６が形成される。ここで、本実施形態においては、この時に第３の堆積酸化膜１１７とＰ＋ポリシリコン層１１５との図中の両端部をエッチングすることなく残しておく。これによりエッチングした側壁に付着する残留物を極力抑えることができる。
【００４８】
次に、図４（ａ）に示す工程で、ＣＶＤにより、ウエハの全面上に厚さ約３０ｎｍの第４の堆積酸化膜１２０と厚さ約１５０ｎｍのポリシリコン膜とを堆積する。そして、異方性ドライエッチングにより、第４の堆積酸化膜１２０及びポリシリコン膜をエッチバックして、Ｐ＋ポリシリコン層１１５及び第３の堆積酸化膜１１７の側面上に第４の堆積酸化膜１２０を挟んでポリシリコンからなるサイドウォール１２１を形成する。次に、フッ酸等によるウエットエッチングを行い、第２の堆積酸化膜１１２及び第４の堆積酸化膜１２０のうち露出している部分を除去する。このとき、ベース開口部１１８においては、Ｓｉ／Ｓｉ１−ｘＧｅｘ層１１１の上部のＳｉキャップ層が露出する。また、ウエットエッチングは等方性であることから第２の堆積酸化膜１１２及び第４の堆積酸化膜１２０が横方向にもエッチングされ、ベース開口部１１８の寸法が拡大する。
【００４９】
次に、図４（ｂ）に示す工程で、厚さ約１００ｎｍのＮ−ポリシリコン層１２９ｂ（堆積時はアモルファス状態である）と、厚さ約２００ｎｍのＮ＋ポリシリコン層１２９ａとを堆積した後、ドライエッチングによってＮ−ポリシリコン層１２９ｂ及びＮ＋ポリシリコン層１２９ａをパターニングすることにより、エミッタ引き出し電極１２９を形成する。このとき、ポリシリコン膜を堆積する際のｉｎ−ｓｉｔｕドープによって、Ｎ＋ポリシリコン層１２９ａには約７×１０２０ａｔｏｍｓ・ｃｍ−３の濃度のリン（Ｐ）がドープされ、Ｎ−ポリシリコン層１２９ａには約７×０１９ａｔｏｍｓ・ｃｍ−３の濃度のリン（Ｐ）がドープされている。その後、９２５℃，１５ｓｅｃの条件で熱処理を行なって、Ｎ−ポリシリコン層１２９ｂからＳｉキャップ層１１１ａにリン（Ｐ）を拡散させることにより、Ｓｉキャップ層１１１ａに基板の深さ方向に向かって２×１０１９ａｔｏｍｓ・ｃｍ−３から１×１０１７ａｔｏｍｓ・ｃｍ−３程度までの分布をもって、リン（Ｐ）をドープする。これにより、エミッタ１３０が形成される。
【００５０】
次に、図５（ａ）に示す工程で、ドライエッチングにより、第３の堆積酸化膜１１７，Ｐ＋ポリシリコン層１１５及び第２の堆積酸化膜１１２をパターニングして、外部ベース１１６の形状を決定する。
【００５１】
次に、図５（ｂ）に示す工程で、ウエハ上に厚さが約１２０ｎｍの堆積酸化膜を形成した後、ドライエッチングを行なって、エミッタ引き出し電極１２９とＰ＋ポリシリコン層１１５の側面にサイドウォール１２３を形成する。このときのドライエッチング（オーバーエッチング）によって、第１の堆積酸化膜１０８の露出している部分を除去して、エミッタ引き出し電極１２９，Ｐ＋ポリシリコン層１１５及びＮ＋コレクタ引き出し層１０７の表面を露出させる。
【００５２】
さらに、図１に示す構造を得るために、以下の処理を行なう。まず、スパッタリングによって、ウエハの全面上に厚さが約４０ｎｍのＴｉ膜を堆積した後、６７５℃，３０ｓｅｃのＲＴＡ（短時間アニール）を行なうことにより、エミッタ引き出し電極１２９，Ｐ＋ポリシリコン層１１５及びＮ＋コレクタ引き出し層１０７の露出している表面にＴｉシリサイド層１２４を形成する。その後、Ｔｉ膜の未反応部分のみを選択的に除去した後、Ｔｉシリサイド層１２４の結晶構造を変化させるためのアニールを行なう。
【００５３】
次に、ウエハの全面上に層間絶縁膜１２５を形成し、層間絶縁膜１２５を貫通してエミッタ引き出し電極１２９，Ｐ＋ポリシリコン層１１５及びＮ＋コレクタ引き出し層１０７上のＴｉシリサイド層１２４に到達する接続孔を形成する。そして、各接続孔内にＷ膜を埋め込んでＷプラグ１２６を形成した後、ウエハの全面上にアルミニウム合金膜を堆積した後、これをパターニングして、各Ｗプラグ１２６に接続され、層間絶縁膜１２５の上に延びる金属配線１２７を形成する。
【００５４】
以上の工程により、図１に示す構造を有するＨＢＴ、つまり、Ｓｉ基板１００中のリン（Ｐ）がドープされたウェル層（レトログレードウェル１０１）からなるコレクタと、ボロン（Ｂ）がドープされたＰ＋Ｓｉ１−ｘＧｅｘ層からなるベースと、リン（Ｐ）がドープされたＳｉキャップ層１１１ａからなるエミッタとを備えたＨＢＴが形成される。
【００５５】
本実施形態のＨＢＴ又はその製造方法によると、高濃度のリン（Ｐ）を含むＮ＋ポリシリコン層１２９ａとＳｉキャップ層１１１ａとの間に、低濃度のリン（Ｐ）を含むＰ−ポリシリコン層１２９ｂを介在させたので、Ｓｉキャップ層１１１ａ（エミッタ１３０）に高濃度のリン（Ｐ）が拡散することに起因する内部ベース層１１９におけるボロン（Ｂ）の濃度分布の広がりを抑制することができる。
【００５６】
図６は、本実施形態におけるエミッタ引き出し電極１２９からＳｉ基板１００に至る縦断面におけるリン（Ｐ）及びボロン（Ｂ）の濃度分布を模式的に示す図である。同図に示すように、エミッタ引き出し電極１２９中のＮ＋ポリシリコン層１２９ａにおいてはリン（Ｐ）の濃度が活性化に十分な値になっており、ＨＢＴの所望の特性を得るために必要なエミッタ引き出し電極１２９の低抵抗性が確保されている。一方、Ｓｉキャップ層１１１ａの上部に設けられるエミッタ１３０においては、固溶限以下でかつエミッタとして機能するのに十分な濃度のリン（Ｐ）がドープされている。そして、内部ベース１１９となるＰ＋Ｓｉ１−ｘＧｅｘ層におけるボロン（Ｂ）の濃度分布は、Ｓｉキャップ層１１１ａやｉ−Ｓｉ１−ｘＧｅｘ層に大きく広がることなく急峻さを保っている。このような不純物の濃度分布が得られることは、以下のようなシミュレーションによって確認されている。
【００５７】
図７は、Ｐ＋Ｓｉ１−ｘＧｅｘ層におけるボロン（Ｂ）の増速拡散が、エミッタ引き出し電極１２９を構成するポリシリコン層におけるリン（Ｐ）の濃度によってどのように変化するかを調べるために行なったシミュレーション結果を示す図である。同図において、横軸は相対的な深さを表し、縦軸はリン（Ｐ）又はボロン（Ｂ）の濃度（ａｔｏｍｓ・ｃｍ−３）を表している。そして、スペーサであるｉ−Ｓｉ１−ｘＧｅｘ層の厚みを４０ｎｍとし、ベースであるＰ＋Ｓｉ１−ｘＧｅｘ層の厚みを４０ｎｍとし、Ｓｉキャップ層の厚みを４０ｎｍとして、９２５℃，１５ｓｅｃの条件で拡散のための熱処理を行なったという条件設定をしている。ただし、ポリシリコン層中での拡散による不純物の濃度分布をシミュレーションすることは困難であるので、ポリシリコン層内では不純物の濃度は一定であると仮定している。また、同図の右方には、ボロン（Ｂ）及びリン（Ｐ）の各データについて、ポリシリコン層（ＤＰＳ）中におけるリンの濃度（ａｔｏｍｓ・ｃｍ−３）が示されている。例えば、データＢ（ＤＰＳ ７Ｅ２０）は、Ｐ−ポリシリコン層１２９ｂに７×１０２０ａｔｏｍｓ・ｃｍ−３の濃度リン（Ｐ）をドープしたときに、Ｐ＋Ｓｉ１−ｘＧｅｘ層（内部ベース）にドープしたボロンがどのように拡散したかを示し、データＰ（ＤＰＳ ７Ｅ２０）は、Ｎ−ポリシリコン層１２９ｂに７×１０２０ａｔｏｍｓ・ｃｍ−３の濃度リン（Ｐ）をドープしたときに、Ｓｉキャップ層１１１ａ内にそのリン（Ｐ）がどのように拡散したかを示している。
【００５８】
図７に示すように、Ｓｉキャップ層に接するポリシリコン層に約７×１０２０ａｔｏｍｓ・ｃｍ−３の濃度のリン（Ｐ）をドープさせた場合には、Ｐ＋Ｓｉ１−ｘＧｅｘ層からのボロンの拡散が増速されて、Ｓｉキャップ層内にボロン（Ｂ）のピークが現れている。また、Ｓｉキャップ層に接するポリシリコン層に約２×１０２０ａｔｏｍｓ・ｃｍ−３の濃度のリン（Ｐ）をドープさせた場合には、Ｓｉキャップ層中にボロン（Ｂ）のピークが現れることはないが、Ｓｉキャップ層及びｉ−Ｓｉ１−ｘＧｅｘ層内にボロン（Ｂ）が広がっており、特に、ＨＢＴ中におけるＳｉキャップ層の厚みが１０ｎｍのときにはＳｉキャップ層の最上部で約３×１０１７ａｔｏｍｓ・ｃｍ−３の濃度のボロン（Ｂ）が存在することになり、好ましくないことがわかる。一方、Ｓｉキャップ層に接するポリシリコン層にたかだか約７×０１９ａｔｏｍｓ・ｃｍ−３の濃度のリン（Ｐ）をドープさせた場合には、Ｐ＋Ｓｉ１−ｘＧｅｘ層からＳｉキャップ層及びｉ−Ｓｉ１−ｘＧｅｘ層へのボロン（Ｂ）の拡散が抑制されており、ボロン（Ｂ）の濃度分布の急峻性が保たれている。そして、Ｓｉキャップ層においても、約２×１０１９ａｔｏｍｓ・ｃｍ−３の濃度のリン（Ｐ）がドープされているので、ＨＢＴの動作に必要な濃度の不純物がすべての領域にドープされていることになる。
【００５９】
すなわち、上述の製造工程に示すように、約７×０１９ａｔｏｍｓ・ｃｍ−３の低濃度のリン（Ｐ）を含むＮ−ポリシリコン層１２９ｂをＳｉキャップ層１１１ａの直上に堆積し、その上に約７×１０２０ａｔｏｍｓ・ｃｍ−３の高濃度のリン（Ｐ）を含むＮ＋ポリシリコン層１２９ａを堆積することによって、図６に示すような不純物の濃度分布を実現できることがわかる。
【００６０】
Ｎ−ポリシリコン層１２９ｂにおけるリン（Ｐ）の濃度は、Ｓｉキャップ層１１１ａに対して固溶限の濃度のリンを拡散させる濃度以下の濃度のリンを含むことが好ましい。Ｓｉキャップ層１１１ａ内に固溶限以上のリン（Ｐ）がドープされていると、点欠陥を発生させ、これがボロンの拡散を助長していると考えられるからである。ここで、Ｓｉ単結晶へのリンの固溶限は、約１×１０２０ａｔｏｍｓ・ｃｍ−３程度であり、各種半導体へのリンの固溶限は、その半導体の材質に応じて定まる固有の値である。一方、Ｎ−ポリシリコン層１２９ｂにおけるリン（Ｐ）の濃度は、あまりにリン（Ｐ）の濃度が低いとリン（Ｐ）の拡散のための駆動力が得られないことから、Ｓｉキャップ層１１１ａ内にリン（Ｐ）が拡散しうる濃度以上でなければならない。このときのＳｉキャップ層１１１ａの上端部とＮ−ポリシリコン層１２９ｂとにおけるリン濃度の差は、図７のようなシミュレーションによって求めることができるし、サンプルをＳＩＭＳで測定することによっても確認することができる。例えば、図７に示すリン（Ｐ）（ＤＰＳ ７Ｅ１９）のデータが得られた試料の場合、Ｓｉキャップ層１１１ａの上端部におけるリン（Ｐ）の濃度が約２×１０１９ａｔｏｍｓ・ｃｍ−３で、Ｎ−ポリシリコン層１２９ｂにおけるリン（Ｐ）の濃度が約６×１０１９ａｔｏｍｓ・ｃｍ−３である。他の試料についても考慮すると、今回シミュレーションを行なったサンプルに関する限り、Ｎ−ポリシリコン層１２９ｂにはＳｉキャップ層１１１ａにドープしようとするリン（Ｐ）の３倍程度の濃度のリンを含んでいる必要があることになる。ただし、この両者の濃度差はポリシリコンやアモルファスシリコン（堆積時には、一般的にはアモルファスシリコンであることが多い）の堆積条件や、下地のＳｉキャップ層１１１ａとＮ−ポリシリコン層１２９ｂとの境界層の状態、例えば自然酸化膜の有無，厚みなどによって異なる。つまり、Ｎ−ポリシリコン層１２９ｂにおけるリン（Ｐ）の濃度の適正な範囲は、当該製造プロセスについての試料を用いて実験的に決定することができる。
【００６１】
また、Ｎ−ポリシリコン層１２９ｂの厚みの範囲は、Ｎ＋ポリシリコン層１２９ａ中のリン（Ｐ）の濃度との関係で定まり、Ｎ＋ポリシリコン層１２９ａからのリン（Ｐ）の拡散によってＳｉキャップ層１１１ａに固溶限以上のリン（Ｐ）がドープされず、かつ、エミッタ引き出し電極１２９全体に必要な低抵抗性が得られる範囲であればよい。
【００６２】
なお、Ｎ＋ポリシリコン層１２９ａ，Ｎ−ポリシリコン層１２９ｂの２層だけでなく、中間的な濃度のリンを含む第３のポリシリコン層を両者の間に形成するなど、３層以上のポリシリコン層を形成してもよいし、ポリシリコン中におけるリンの濃度が固溶限以下の濃度から固溶限を越える濃度まで連続的に変化するようにリンをドープしてもよい。
【００６３】
（第２の実施形態）
図８は、本発明の第２の実施形態のヘテロバイポーラトランジスタ（ＨＢＴ）である半導体装置の断面図である。ただし、同図にはＨＢＴの構造のみが示されているが、共通の基板上にＣＭＯＳデバイスが設けられていることが多く、その場合には、図示しない領域にＣＭＯＳデバイスのＭＩＳトランジスタが形成されているものとする。
【００６４】
同図に示すように、本実施形態におけるＨＢＴの構造は、上記第１の実施形態におけるＨＢＴの構造とほとんど同じであるが、エミッタ引き出し電極１２９の構造と、Ｓｉキャップ層１１１ａ内の不純物の濃度分布などが異なっている。以下、第１の実施形態と同じ構造については説明を省略し、第１の実施形態と異なる点のみを説明する。
【００６５】
本実施形態においては、エミッタ引き出し電極１２９はＮ＋ポリシリコン層のみから構成されており、Ｓｉキャップ層１１１ａの上部であるエミッタ層１３０には、Ｓｉ単結晶への固溶限以上の濃度のリン（Ｐ）がドープされている。ただし、Ｓｉキャップ層１１１ａの上部には、比較的高濃度のボロン（Ｂ）もドープされていて、後述するように、このボロン（Ｂ）の存在により、内部ベースとなるＰ＋Ｓｉ１−ｘＧｅｘ層におけるボロン（Ｂ）の濃度分布の急峻性が保持されている。
【００６６】
図９（ａ），（ｂ）は、本実施形態における半導体装置の製造工程の一部を示す図である。本実施形態においても、第１の実施形態における図２（ａ）〜図３（ａ）までの工程と同じを行なう。ただし、本実施形態においては、第２の堆積酸化膜１１２の厚みは約１０ｎｍである。
【００６７】
そして、図９（ａ）に示す工程で、ＣＶＤにより、ウエハ上にアンドープのポリシリコン膜を堆積した後、ポリシリコン膜にドーズ量３×１０１５ａｔｏｍｓ・ｃｍ−２の条件でボロン（Ｂ）のイオン注入を行なって高濃度にドープされた厚さ約１５０ｎｍのＰ＋ポリシリコン層１１５を形成する。続いて、厚さ約１００ｎｍの第３の堆積酸化膜１１７を堆積した後、９５０℃，１５ｓｅｃの条件でＰ＋ポリシリコン層１１５中のボロン（Ｂ）を拡散させる。この熱処理によって、Ｐ＋ポリシリコン層１１５中のボロン（Ｂ）が第２の堆積酸化膜１１２を通過して、Ｓｉキャップ層１１１ａ中にドープされる。
【００６８】
次に、図９（ｂ）に示す工程で、ドライエッチングにより、第３の堆積酸化膜１１７とＰ＋ポリシリコン層１１５とをパターニングして、第３の堆積酸化膜１１７とＰ＋ポリシリコン層１１５との中央部に第２の堆積酸化膜１１２に達するベース開口部１１８を形成する。このベース開口部１１８は第２の堆積酸化膜１１２の中央部よりも小さく、ベース開口部１１８がベース接合用開口部１１４に跨ることはない。この工程により、Ｐ＋ポリシリコン層１１５とＳｉ／Ｓｉ１−ｘＧｅｘ層１１１の中央部を除く部分とによって構成される外部ベース１１６が形成される。
【００６９】
その後の工程は図示しないが、図４（ａ）〜図５（ｂ）に示す工程とほぼ同じ処理を行なう。ただし、エミッタ引き出し電極１２９を形成する際には、Ｎ＋ポリシリコン層のみを堆積した後、これをパターニングするようにしている。
【００７０】
図１０は、本実施形態におけるＳｉ／Ｓｉ１−ｘＧｅｘ層１１１の縦断面におけるリン（Ｐ）及びボロン（Ｂ）の濃度分布を模式的に示す図である。同図に示すように、Ｓｉキャップ層１１１ａの上部には、Ｐ＋ポリシリコン層１１５から第２の堆積酸化膜１１２を通過して拡散したボロン（Ｂ）が高濃度にドープされている。すなわち、Ｓｉキャップ層１１１ａ内のエミッタ引き出し電極１２９との界面では、ボロン（Ｂ）の濃度は極めて低いがその後下方に向かって急激にボロン濃度が増大し、Ｓｉキャップ層１１１ａ内のエミッタ引き出し電極１２９との界面から数ｎｍ離れた位置でボロン（Ｂ）濃度のピークが現れている。そして、内部ベース１１９となるＰ＋Ｓｉ１−ｘＧｅｘ層におけるボロン（Ｂ）の濃度分布は、Ｓｉキャップ層１１１ａやｉ−Ｓｉ１−ｘＧｅｘ層に大きく広がることなく急峻さを保っている。なお、Ｓｉキャップ層１１１ａの上部に高濃度のボロン（Ｂ）がドープされても、さらに高濃度のリン（Ｐ）がドープされているので、エミッタ１３０は高濃度のＮ型であり、ＮＰＮバイポーラトランジスタとしての機能が損なわれることはない。このような不純物の濃度分布が得られることは、以下のようなシミュレーションによって確認されている。
【００７１】
図１１は、本実施形態の半導体装置の製造工程のように、酸化膜を挟んでＰ＋ポリシリコン層からボロン（Ｂ）をＳｉキャップ層に拡散させたときのＳＩＭＳの測定データを示す図である。同図において、横軸は相対的な深さを表し、縦軸はリン（Ｐ）又はボロン（Ｂ）の濃度（ａｔｏｍｓ・ｃｍ−３）を表している。そして、Ｐ＋ポリシリコン層におけるボロンの濃度を１×１０２０ａｔｏｍｓ・ｃｍ−３とし、ボロンの拡散時におけるＰ＋ポリシリコン層とＳｉキャップ層との間に介在する酸化膜の厚みを１０ｎｍとしている。ただし、図１１のデータはＰ＋ポリシリコン層をパターニングした後引き出し電極を形成したものについてのデータである。また、９５０℃，１５ｓｅｃの条件でドライブイン拡散のための熱処理を行なっている。なお、リン（ｐ）のデータは正確な値が得られなかったので、図示されていないが、図中破線に示す分布になっているものと推測される。
【００７２】
図１１に示すように、上記図１０にほぼ対応するリン（Ｐ）及びボロン（Ｂ）の濃度分布が得られていることがわかる。つまり、Ｐ＋Ｓｉ１−ｘＧｅｘ層から両側のＳｉキャップ層及びｉ−Ｓｉ１−ｘＧｅｘ層へのボロン（Ｂ）の拡散が抑制されており、ボロン（Ｂ）の濃度分布の急峻性が保たれている。つまり、Ｓｉキャップ層１１１ａ及びコレクタ層１０２側へのボロンの拡散も抑制される。図１１に示すように、本実施形態のような製造工程では、イオン注入では重量の大きい１１ＢのみがＰ＋ポリシリコン層１１５中にドープされるので、図１１に現れているボロン（Ｂ）のピークは、Ｐ＋Ｓｉ１−ｘＧｅｘ層からのボロン（Ｂ）の拡散によるものではなく、Ｐ＋ポリシリコン層１１５からの拡散によるものであることがわかる。なお、ＳＩＭＳによる測定の特性上、スパッタリングされる領域に幅があるので、Ｐ＋Ｓｉ１−ｘＧｅｘ層中のボロンの濃度分布が広がっているように見えるが、現実には急峻な分布があると推測しうる。
【００７３】
すなわち、上述の製造工程に示すように、第２の堆積酸化膜１１２を挟んでＰ＋ポリシリコン層１１５からボロン（Ｂ）をＳｉキャップ層１１１ａまで拡散させることにより、内部ベースであるＰ＋Ｓｉ１−ｘＧｅｘ層におけるボロン（Ｂ）の濃度分布を急峻に保持しうることが経験的に確かめられた。
【００７４】
このように、Ｐ＋Ｓｉ１−ｘＧｅｘ層におけるボロン（Ｂ）の濃度分布を急峻に維持しうる理由についてはまだ確認されていない。本発明者の推測では、Ｎ＋ポリシリコン層からなるエミッタ引き出し電極１２９からＳｉ単結晶への固有限以上に高濃度のリン（Ｐ）がＳｉキャップ層１１１ａに拡散することで、Ｓｉキャップ層１１１ａ内に点欠陥が生じたとしても、Ｐ＋ポリシリコン層１１５からＳｉキャップ層１１１ａに拡散してきたボロン（Ｂ）によって点欠陥が占拠される結果、Ｐ＋Ｓｉ１−ｘＧｅｘ層つまり内部ベースのボロン（Ｂ）の拡散が抑制されるものと考えることができる。
【００７５】
したがって、Ｓｉキャップ層１１１ａの少なくとも上部に、Ｐ＋Ｓｉ１−ｘＧｅｘ層（内部ベース）よりも高濃度のボロンがドープされていることが好ましい。また、Ｓｉキャップ層１１１ａ全体にボロンがドープされていてもよい。
【００７６】
なお、Ｓｉキャップ層１１１ａにおいて、ボロン（Ｂ）がドープされた領域がこの領域におけるボロンよりも高濃度のリンがドープされた領域に包含されていることが好ましい。これにより、高い耐圧性を確保することができるからである。
【００７７】
（その他の実施形態）
なお、本実施形態においては、Ｐ＋ポリシリコン層１１５にイオン注入によってボロン（Ｂ）をドープしたが、ｉｎ−ｓｉｔｕドープ法によってＰ＋ポリシリコン層１１５にボロン（Ｂ）をドープしてもよい。
【００７８】
また、Ｓｉキャップ層１１１ａの上部にボロン（Ｂ）を高濃度にドープする方法としては、本実施形態で説明した方法に限定されることはない。製造工程の図示は省略するが、例えば、Ｓｉキャップ層１１１ａをエピタキシャル成長させるときに（第１の実施形態における図２（ｂ）に示す工程）、Ｓｉキャップ層１１１ａの上部にボロン（Ｂ）を高濃度にｉｎ−ｓｉｔｕドープするようにしてもよい。この方法によると、上記第２の実施形態における製造方法よりも、Ｓｉキャップ層１１１ａなどにおける不純物の濃度分布を安定して制御することができる利点がある。
【００７９】
上記各実施形態においては、ベース層としてＳｉ１−ｘＧｅｘ層（０≦ｘ＜１）により構成したが、ベース層をＳｉ１−ｘＧｅｘ層の代わりにＳｉ１−ｘ−ｙＧｅｘＣｙ層（０≦ｘ，ｙ＜１）やＳｉ１−ｙＣｙ層（０≦ｙ＜１）により構成してもよい。また、エミッタ，コレクタのうち少なくともいずれか１つをＳｉ１−ｘＧｅｘ層，Ｓｉ１−ｘ−ｙＧｅｘＣｙ層又はＳｉ１−ｙＣｙ層により構成してもよい。
【００８０】
【発明の効果】
本発明の半導体装置の製造方法によると、コレクタ，ベース，エミッタとなる第１〜第３の単結晶半導体層を設ける際に、エミッタとなる第３の単結晶層半導体層の上部に固溶限以下の濃度のリンを含ませるか、第３の単結晶半導体層の上部にＰ型不純物とこのＰ型不純物よりも高濃度のリンとを含ませるようにしたので、ベースとなる第２の単結晶半導体層におけるＰ型不純物の拡散を抑制することができ、よって、ベースにおけるＰ型不純物の濃度分布を適正に維持することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の半導体装置であるＨＢＴの構成を示す断面図である。
【図２】（ａ），（ｂ）は、第１の実施形態の半導体装置の製造工程のうちコレクタ開口部にＳｉ／Ｓｉ１−ｘＧｅｘ層を形成する工程を示す断面図である。
【図３】（ａ），（ｂ）は、第１の実施形態の半導体装置の製造工程のうちＰ＋ポリシリコン層にベース開口部を形成する工程を示す断面図である。
【図４】（ａ），（ｂ）は、第１の実施形態の半導体装置の製造工程のうちベース開口部にＮ＋ポリシリコン層を形成する工程を示す断面図である。
【図５】（ａ），（ｂ）は、第１の実施形態の半導体装置の製造工程のうちＰ＋ポリシリコンの端部をパターニングする工程を示す断面図である。
【図６】第１の実施形態におけるエミッタ引き出し電極からＳｉ基板に至る縦断面におけるリン（Ｐ）及びボロン（Ｂ）の濃度分布を模式的に示す図である。
【図７】Ｐ＋Ｓｉ１−ｘＧｅｘ層におけるボロン（Ｂ）の増速拡散のポリシリコン層中のリン（Ｐ）の濃度依存性に関するシミュレーション結果を示す図である。
【図８】本発明の第２の実施形態の半導体装置であるＨＢＴの構成を示す断面図である。
【図９】（ａ），（ｂ）は、第２の実施形態の半導体装置の製造工程のうちＰ＋ポリシリコン層を堆積した後、ボロン（Ｂ）の拡散を行なってから、ベース開口部を形成する工程を示す断面図である。
【図１０】第２の実施形態におけるＳｉ／Ｓｉ１−ｘＧｅｘ層の縦断面におけるリン（Ｐ）及びボロン（Ｂ）の濃度分布を模式的に示す図である。
【図１１】酸化膜を挟んでＰ＋ポリシリコン層からボロン（Ｂ）をＳｉキャップ層に拡散させたときのＳＩＭＳの測定データを示す図である。
【図１２】従来のバイポーラトランジスタの構成を示す断面図である。
【図１３】従来のＳｉキャップ層，Ｐ＋Ｓｉ１−ｘＧｅｘ層及びｉ−Ｓｉ１−ｘＧｅｘ層の断面構造とそのＢ濃度とＧｅ含有率の分布とを示す図である。
【図１４】従来のＳｉ／ＳｉＧｅヘテロバイポーラトランジスタのエミッタ・ベース領域におけるリン（Ｐ），ボロン（Ｂ）の濃度分布と、Ｇｅの二次イオン強度の分布とについてのＳＩＭＳによる測定データを示す図である。
【符号の説明】
１００ （００１）Ｓｉ基板
１０１ レトログレードウェル
１０２ コレクタ層
１０３ シャロートレンチ
１０４ ディープトレンチ
１０５ アンドープポリシリコン膜
１０６ シリコン酸化膜
１０７ Ｎ＋コレクタ引き出し層
１０８ 第１の堆積酸化膜
１１０ コレクタ開口部
１１１ Ｓｉ／Ｓｉ１−ｘＧｅｘ層
１１１ａ Ｓｉキャップ層
１１１ｂ Ｓｉ１−ｘＧｅｘ層
１１２ 第２の堆積酸化膜
１１３ 接合リーク防止層
１１４ ベース接合用開口部
１１５ Ｐ＋ポリシリコン層
１１６ 外部ベース
１１７ 第３の堆積酸化膜
１１８ ベース開口部
１１９ 内部ベース
１２０ 第４の堆積酸化膜
１２１ サイドウォール
１２３ サイドウォール
１２４ Ｔｉシリサイド層
１２５ 層間絶縁層
１２６ Ｗプラグ
１２７ 金属配線
１２９ エミッタ引き出し電極
１２９ａ Ｎ＋ポリシリコン層
１２９ｂ Ｎ−ポリシリコン層
１３０ エミッタ
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特にヘテロバイポーラトランジスタ，又はそれを含むＢｉ−ＣＭＯＳデバイスにおける不純物の濃度分布の適正化対策に関するものである。
【０００２】
【従来の技術】
近年、シリコン基板上に形成されるバイポーラトランジスタにＳｉ／ＳｉＧｅ，Ｓｉ／ＳｉＣ等のヘテロ接合構造を含ませることにより、より優れた伝導特性を持たせてさらに高周波領域の動作を実現させるヘテロバイポーラトランジスタ（ＨＢＴ）の開発が急ピッチで進められている。このＨＢＴは、Ｓｉ基板上にＳｉＧｅ層をエピタキシャル成長させて、このＳｉ／ＳｉＧｅヘテロ接合構造を利用するものであって、それまでＧａＡｓ等の化合物半導体基板を用いたトランジスタでないと動作させることができなかった高周波数領域においても動作するトランジスタを実現することができる。このＨＢＴは、Ｓｉ基板，ＳｉＧｅ層という汎用のシリコンプロセスと親和性のよい材料で構成されるので、高集積度や低コストという大きな利点を有する。特に、ＨＢＴとＭＯＳトランジスタ（ＭＯＳＦＥＴ）とを共通のＳｉ基板上に形成して集積化することにより、高性能なＢｉ−ＣＭＯＳデバイスを構成することができ、このＢｉ−ＣＭＯＳデバイスは通信関係に利用可能なシステムＬＳＩとして有望である。
【０００３】
そこで、Ｂｉ−ＣＭＯＳデバイス中のバイポーラトランジスタとして、これまでにＳｉ／Ｓｉ１−ｘＧｅｘやＳｉ／Ｓｉ１−ｙＣｙ等のヘテロ接合構造を含むＨＢＴが提案・試作されている。なかでも、Ｓｉ／Ｓｉ１−ｘＧｅｘ型ＨＢＴは、ＳｉとＧｅとがほぼ全率固溶可能であるという性質と、歪みを与えることによるバンドギャップの変化とを利用して、バンドギャップを連続的に調整することができるなどの点で有望とみられている。そのために、Ｓｉ層のみを有するＭＯＳＦＥＴと、Ｓｉ／Ｓｉ１−ｘＧｅｘ型ＨＢＴとを共通のＳｉ基板に設けたＳｉＧｅ−ＢｉＣＭＯＳデバイスについての提案が多く行なわれている。
【０００４】
図１２は、従来のＳｉＧｅ−ＢｉＣＭＯＳデバイスの製造工程を示す断面図である。同図に示すように、（００１）を主面とするＳｉ基板５００の上部は、エピタキシャル成長法，イオン注入法などによって導入されたリンなどのＮ型不純物を含む深さ１μｍのレトログレードウェル５０１となっている。Ｓｉ基板５００の表面付近の領域におけるＮ型不純物濃度は、１×１０１７ａｔｏｍｓ・ｃｍ−３程度に調整されている。また、素子分離として、酸化シリコンが埋め込まれたシャロートレンチ５０３と、アンドープポリシリコン膜５０５及びこれを取り囲むシリコン酸化膜５０６により構成されるディープトレンチ５０４とが設けられている。各トレンチ５０３，５０４の深さは、それぞれ０．３５μｍ，２μｍ程度である。
【０００５】
また、Ｓｉ基板５００内におけるトレンチ５０３によって挟まれる領域にコレクタ層５０２が設けられており、Ｓｉ基板５００内のコレクタ層５０２とはシャロートレンチ５０３により分離された領域には、レトログレードウェル５０１を介してコレクタ層５０２の電極とコンタクトするためのＮ＋コレクタ引き出し層５０７が設けられている。
【０００６】
また、Ｓｉ基板５００の上には、コレクタ開口部５１０を有する厚さ約３０ｎｍの第１の堆積酸化膜５０８が設けられている。また、Ｓｉ基板５００のコレクタ開口部５１０に露出している部分と第１の堆積酸化膜５０８との上には、厚さ約２０ｎｍのアンドープ層（ｉ−Ｓｉ１−ｘＧｅｘ層）とＰ型不純物がドープされた厚さ約４０ｎｍのドープ層（Ｐ＋Ｓｉ１−ｘＧｅｘ層）とからなるＳｉ１−ｘＧｅｘ層５１１ｂが設けられ、さらにその上に厚さ約４０ｎｍのＳｉキャップ層５１１ａが積層されている。このＳｉキャップ層５１１ａとＳｉ１−ｘＧｅｘ層５１１ｂとにより、Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１が構成されている。Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１は、コレクタ開口部５１０内では、下地となるＳｉ基板５００上にエピタキシャル成長した単結晶構造を有しているが、堆積酸化膜５０８の上では多結晶構造となっている。
【０００７】
また、Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１の上には、厚さ約３０ｎｍのエッチストッパ用の第２の堆積酸化膜５１２が設けられていて、第２の堆積酸化膜５１２には、ベース接合用開口部５１４及びベース開口部５１８が形成されている。そして、ベース接合用開口部５１４を埋めて第２の堆積酸化膜５１２の上に延びる厚さ約１５０ｎｍのＰ＋ポリシリコン層５１５と第３の堆積酸化膜５１７とが設けられている。
【０００８】
また、Ｐ＋ポリシリコン層５１５及び第３の堆積酸化膜５１７のうち，第２の堆積酸化膜５１２のベース開口部５１８の上方に位置する部分は開口されていて、Ｐ＋ポリシリコン層５１５の側面には厚さ約３０ｎｍの第４の堆積酸化膜５２０が形成されており、さらに、第４の堆積酸化膜５２０の上に厚さ約１００ｎｍのポリシリコンからなるサイドウォール５２１が設けられている。そして、ベース開口部５１８を埋めて第３の堆積酸化膜５１７の上に延びるＮ＋ポリシリコン層５２９が設けられており、このＮ＋ポリシリコン層５２９はエミッタ引き出し電極として機能する。上記第４の堆積酸化膜５２０によって、Ｐ＋ポリシリコン層５１５とＮ＋ポリシリコン層５２９とが電気的に絶縁されるとともに、Ｐ＋ポリシリコン層５１５からＮ＋ポリシリコン層５２９への不純物の拡散が阻止されている。また、第３の堆積酸化膜５１７によって、Ｐ＋ポリシリコン層５１５の上面とＮ＋ポリシリコン層５２９とが絶縁されている。
【０００９】
さらに、コレクタ引き出し層５０７，Ｐ＋ポリシリコン層５１５及びＮ＋ポリシリコン層５２９の表面には、それぞれＴｉシリサイド層５２４が形成され、Ｎ＋ポリシリコン層５２９とＰ＋ポリシリコン層５１５との外側面はサイドウォール５２３により覆われている。また、基板全体は層間絶縁膜５２５によって覆われており、層間絶縁膜５２５を貫通してＮ＋コレクタ引き出し層５０７，外部ベースの一部であるＰ＋ポリシリコン層５１５及びエミッタ引き出し電極であるＮ＋ポリシリコン層５２９上のＴｉシリサイド層５２４に到達する接続孔がそれぞれ形成されている。そして、この各接続孔を埋めるＷプラグ５２６と、各Ｗプラグ５２６に接続されて、層間絶縁膜５２５の上に延びる金属配線５２７とが設けられている。
【００１０】
ここで、図１２の部分拡大図に示すエミッタ・ベース接合部の構造について説明する。Ｓｉ１−ｘＧｅｘ層５１１ｂのうちベース開口部５１８の下方に位置する部分が内部ベース５１９（真性ベース）として機能している。また、Ｓｉキャップ層５１１ａのうち，ベース開口部５１８の直下方に位置する部分であって、Ｎ＋ポリシリコン層５２９からの拡散によってボロンが導入された部分が、エミッタ５３０として機能する。
【００１１】
そして、Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１のうちベース開口部５１８の下方領域を除く部分とＰ＋ポリシリコン層５１５とによって外部ベース５１６が構成されている。ただし、部分拡大図に示される部分では、Ｓｉ／Ｓｉ１−ｘＧｅｘ層５１１のうちベース開口部５１８の下方領域を除く部分が外部ベース５１６として機能している。
【００１２】
上述のような構造によって、Ｓｉ単結晶からなるＮ＋型のエミッタ５３０と、主としてＳｉ１−ｘＧｅｘ単結晶からなるＰ＋型の内部ベース５１９と、Ｓｉ単結晶からなるコレクタ層５０２とを備えたＳｉ／ＳｉＧｅ系のＮＰＮヘテロバイポーラトランジスタが構成されている。ただし、エミッタ・ベース・コレクタを区画するのは、Ｓｉ／ＳｉＧｅ結晶の境界というよりも、不純物の導電型が変化する部分であるので、正確には不純物のプロファイル如何によってエミッタ・ベース・コレクタの境界も変化することになる。特に、高周波信号増幅用デバイスとして用いる場合には、内部ベース５１９のＰ型不純物であるボロン（Ｂ）のプロファイルが極めて重要であることから、Ｓｉ１−ｘＧｅｘ層５１１ｂを堆積する際には、以下のようにしている。
【００１３】
図１３に示すように、コレクタ層（Ｓｉ基板）の上にアンドープのｉ−Ｓｉ１−ｘＧｅｘ層（ｘは一定である）をエピタキシャル成長させた後、その上にボロン（Ｂ）をドープしたＰ＋Ｓｉ１−ｘＧｅｘ層（ｘは変化する）とＳｉキャップ層とを順次エピタキシャル成長させている。図１３の右方には、ベース層形成のための結晶成長時におけるＢ濃度とＧｅ含有率の分布が示されている。つまり、Ｐ＋Ｓｉ１−ｘＧｅｘ層の最上部では、Ｇｅの含有率はほぼ０になってＳｉキャップ層との組成の差はほとんどなくなっている。そして、その後の工程で、高温処理が加わることによって、Ｐ＋Ｓｉ１−ｘＧｅｘ層中のボロンが拡散し、Ｓｉキャップ層とｉ−Ｓｉ１−ｘＧｅｘ層の一部にもボロンが広がったなだらかなＢの濃度分布を示すようになる。
【００１４】
【特許文献１】
特開平５−１０２１７０（要約書）
【００１５】
【発明が解決しようとする課題】
ところが、上記従来のＳｉ／ＳｉＧｅヘテロバイポーラトランジスタにおいて、製造工程中におけるＳｉ１−ｘＧｅｘ層５１１ｂ中のボロン（Ｂ）の広がりを抑制して、最終的に適正なＢの濃度プロファイルを安定して維持することが困難であった。そして、このボロン（Ｂ）の広がりによってヘテロバイポーラトランジスタの高周波領域での特性が悪化することがわかってきたのである。そこで、本発明者達は、Ｂの濃度プロファイルが崩れる原因を突き止めるために、以下の実験を行なった。
【００１６】
図１４は、従来のＳｉ／ＳｉＧｅヘテロバイポーラトランジスタのエミッタ・ベース領域におけるリン（Ｐ），ボロン（Ｂ）の濃度分布と、Ｇｅの含有率とについてのＳＩＭＳによる測定データを示す図である。同図において、横軸は０点を便宜的に定めた相対的な深さを表し、縦軸はリン（Ｐ），ボロン（Ｂ）の濃度（ａｔｏｍｓ・ｃｍ−３）とＧｅの含有率に相当する二次イオン強度（カウント数）を表している。同図に示すように、Ｇｅの含有率は急峻な傾斜構造を示して良好な組成が得られていることがわかる。しかし、Ｐ＋Ｓｉ１−ｘＧｅｘ層におけるボロン（Ｂ）の濃度分布がなだらかになって、Ｓｉキャップ層５１１ａの大部分までボロン（Ｂ）が大きく広がっているのがわかる。ここで、ボロン（Ｂ）の種類には重量が互いに異なる１０Ｂと１１Ｂとがあり、エピタキシャル成長中のｉｎ−ｓｉｔｕドープによりボロン（Ｂ）をＳｉ１−ｘＧｅｘ層中に導入する場合には、Ｓｉ１−ｘＧｅｘ層中に１０Ｂと１１Ｂとが混在するが、イオン注入によってボロン（Ｂ）をＳｉ１−ｘＧｅｘ層中に導入する場合には、Ｓｉ１−ｘＧｅｘ層中には１１Ｂしか存在しないことがわかっている。なお、ＳＩＭＳの測定の際に、試料中の不純物などの原子がスパッタリングされる領域にはある程度の幅があるので、ＳＩＭＳの測定データ中に必ずしも各領域の範囲と不純物の濃度との正確な対応が現れるわけではないが、各領域の範囲と不純物の濃度との概略的な傾向は現れている。
【００１７】
図１４に示すごとく、ボロン（Ｂ）の濃度分布が予想以上に広がってしまうことについては、まだ完全に解明されたわけではないが、図１４に示すデータやその他の実験によって明らかになった事実から、エミッタ層におけるリン濃度とボロン（Ｂ）の濃度との間に何らかの相関関係が存在している可能性が強い。つまり、エミッタにおけるリン（Ｐ）の濃度が高いほど、Ｐ＋Ｓｉ１−ｘＧｅｘ層中におけるボロン（Ｂ）の濃度分布が広がる傾向がみられた。そして、リン（Ｐ）の濃度濃度が高いとボロン（Ｂ）の拡散が促進されるということについては、点欠陥が関与しているものと考えられる。つまり、点欠陥が高濃度に存在すると、Ｂ原子とＳｉやＧｅ原子との置換による拡散だけでなく、点欠陥を介してＢ原子が移動することが可能になることから、高温処理時におけるＢ原子の拡散速度が高められ、ボロン（Ｂ）の濃度分布がなだらかになるものと考えられる。
【００１８】
このことは、以下のようなリン（Ｐ）の濃度分布から導かれる。図１４に示すリン（Ｐ）のＳｉキャップ層中における濃度分布において、領域Ｒｅ１にはＳｉ単結晶への固溶限（約１×１０２０ａｔｏｍｓ・ｃｍ−３程度）以上のリン（Ｐ）が含まれていることになり、これらのリン（Ｐ）のうち固溶しきれない分は格子間位置に入ったり、空孔を形成したりして点欠陥を生ぜしめるものと思われる。つまり、Ｓｉ１−ｘＧｅｘ層におけるリン（Ｐ）の濃度が高いと点欠陥数が増大することから、ボロン（Ｂ）の拡散が促進されて濃度分布が広がるものと考えられる。
【００１９】
一方、従来のエミッタ引き出し電極として機能するＮ＋ポリシリコン層５２９においては、図１４に示すように、５．０×１０２０・ａｔｏｍｓｃｍ−３程度のリン（Ｐ）がドープされており、Ｓｉ単結晶中への固溶限に比べるとかなりの高濃度である。これは、ポリシリコン中においては、不純物が粒界に偏析する傾向が強いために、全体として高濃度のリン（Ｐ）をドープしておかないと、低抵抗化のために必要な不純物の活性化率が得られないからである。
【００２０】
本発明の目的は、エミッタ引き出し電極，エミッタの低抵抗性やバイポーラトランジスタの所望の動作に必要な不純物濃度を保ちつつＳｉキャップ層中におけるボロン（Ｂ）などのＰ型不純物の広がりを抑制する手段を講ずることにより、ヘテロバイポーラトランジスタのベース層におけるＰ型不純物の濃度分布を適正に維持し、もって高周波特性などの電気的特性の優れたバイポーラトランジスタとして機能する半導体装置の製造方法を提供することにある。
【００２１】
【課題を解決するための手段】
本発明の第１の半導体装置の製造方法は、基板上のコレクタ層として機能するＮ型の第１の単結晶半導体層の上に、ベース層として機能するＰ型の第２の単結晶半導体層をエピタキシャル成長させる工程（ａ）と、上記第２の単結晶半導体層の上に、第３の単結晶半導体層をエピタキシャル成長させる工程（ｂ）と、上記第３の単結晶半導体層の上に、最下部において上記第３の単結晶半導体層の固溶限の濃度のリンを第３の単結晶半導体層に拡散させる濃度以下の濃度のリンを含み、上部において上記最下部よりも高濃度のリンを含む半導体層を堆積する工程（ｃ）と、上記半導体層内のリンを拡散させるための熱処理を行ない、上記第３の単結晶半導体層の上部に固溶限以下の濃度のリンをドープして、バイポーラトランジスタのエミッタを形成する工程（ｄ）とを含んでいる。
【００２２】
この方法により、工程（ｄ）の熱処理の際に、アモルファスシリコン層，ポリシリコン層などの半導体層の最下部から、第３の単結晶半導体層への固溶限を越えるリンが拡散することが抑制されるので、第３の単結晶半導体層における点欠陥の発生が抑制され、よって、良好なＰ型不純物の濃度分布を有するベースを備えたバイポーラトランジスタが形成されることになる。
【００２３】
上記工程（ｃ）では、上記半導体層にドープするリンの濃度を上方に向かってステップ状に高くしてもよいし、上方に向かって連続的に高くしてもよい。
【００２４】
本発明の第２の半導体装置の製造方法は、基板上のコレクタ層として機能するＮ型の第１の単結晶半導体層の上に、ベース層として機能するＰ型の第２の単結晶半導体層をエピタキシャル成長させる工程（ａ）と、上記第２の単結晶半導体層の上に、第３の単結晶半導体層をエピタキシャル成長させる工程（ｂ）と、上記第３の単結晶半導体層の少なくとも上部にＰ型不純物をドープする工程（ｃ）と、上記第３の単結晶半導体層の上に、リンを含む半導体層を形成する工程（ｄ）と、上記半導体層内のリンを拡散させるための熱処理を行ない、上記第３の単結晶半導体層の上部に上記工程（ｃ）でドープされたＰ型不純物よりも高濃度のリンをドープして、バイポーラトランジスタのエミッタを形成する工程（ｅ）とを含んでいる。
【００２５】
この方法により、工程（ｃ）で第３の単結晶半導体層の上部にドープされたＰ型不純物の存在によって、経験的にその後の熱処理の際に第２の単結晶半導体層中のＰ型不純物の拡散が抑制される。したがって、良好なＰ型不純物の濃度分布を有するベースを備えたバイポーラトランジスタが形成されることになる。
【００２６】
上記工程（ｃ）は、上記工程（ｂ）と同時に、Ｐ型不純物をドープしながら上記第３の単結晶半導体層をエピタキシャル成長させるか、上記工程（ｂ）の後に上記第３の単結晶半導体層内にＰ型不純物のイオンを注入することにより行なわれる。
【００２７】
また、上記工程（ｂ）の後、上記工程（ｃ）の前に、上記第３の単結晶半導体層の上に絶縁層を形成する工程と、上記絶縁層の上に、Ｐ型不純物を含む半導体層を形成する工程とをさらに含み、上記工程（ｃ）を、熱処理により上記半導体層から上記絶縁層を通過させて上記第３の単結晶半導体層にＰ型不純物を導入することにより行なってもよい。
【００２８】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の第１の実施形態のヘテロバイポーラトランジスタ（ＨＢＴ）である半導体装置の断面図である。ただし、同図にはＨＢＴの構造のみが示されているが、共通の基板上にＣＭＯＳデバイスが設けられていることが多く、その場合には、図示しない領域にＣＭＯＳデバイスのＭＩＳトランジスタが形成されているものとする。
【００２９】
同図に示すように、（００１）面を主面とするＳｉ基板１００の上部は、エピタキシャル成長法，イオン注入法などによって導入されたリンなどのＮ型不純物を含む深さ１μｍのレトログレードウェル１０１となっている。Ｓｉ基板１００の表面付近の領域におけるＮ型不純物濃度は、１×１０１７ａｔｏｍｓ・ｃｍ−３程度に調整されている。また、素子分離として、酸化シリコンが埋め込まれたシャロートレンチ１０３と、アンドープポリシリコン膜１０５及びこれを取り囲むシリコン酸化膜１０６により構成されるディープトレンチ１０４とが設けられている。各トレンチ１０３，１０４の深さは、それぞれ０．３５μｍ，２μｍ程度である。
【００３０】
また、Ｓｉ基板１００内におけるトレンチ１０３によって挟まれる領域にコレクタ層１０２が設けられており、Ｓｉ基板１００内のコレクタ層１０２とはシャロートレンチ１０３により分離された領域には、レトログレードウェル１０１を介してコレクタ層１０２の電極とコンタクトするためのＮ＋コレクタ引き出し層１０７が設けられている。
【００３１】
また、Ｓｉ基板１００の上には、コレクタ開口部１１０を有する厚さ約３０ｎｍの第１の堆積酸化膜１０８が設けられている。また、Ｓｉ基板１００の上面のうちコレクタ開口部１１０に露出する部分と第１の堆積酸化膜１０８との上には、厚さ約３０ｎｍのアンドープ層（ｉ−Ｓｉ１−ｘＧｅｘ層）とＰ型不純物がドープされた厚さ約６０ｎｍのドープ層（Ｐ＋Ｓｉ１−ｘＧｅｘ層）とからなるＳｉ１−ｘＧｅｘ層１１１ｂが設けられ、さらに、その上に厚さ約３０ｎｍのＳｉキャップ層１１１ａが積層されている。このＳｉ１−ｘＧｅｘ層１１１ｂとＳｉキャップ層１１１ａとにより、Ｓｉ／Ｓｉ１−ｘＧｅｘ層１１１が構成されている（部分拡大図参照）。Ｓｉ／Ｓｉ１−ｘＧｅｘ層１１１は、Ｓｉ基板１００のうちコレクタ開口部１１０に露出している部分の上では下地のＳｉ基板１００の結晶構造に沿った単結晶構造を有し、第１の堆積酸化膜１０８の上では多結晶構造を有している。そして、主としてＳｉ１−ｘＧｅｘ層１１１ｂのうちの中央部（後述するベース開口部１１８の下方領域）の下部が内部ベース１１９となり、Ｓｉキャップ層１１１ａの中央部がエミッタ層となる。また、Ｓｉ１−ｘＧｅｘ層の大部分は、ボロン（Ｂ）などのＰ型不純物によって２×１０１８ａｔｏｍｓ・ｃｍ−３程度にドーピングされている。
【００３２】
Ｓｉ／Ｓｉ１−ｘＧｅｘ層１１１及び第１の堆積酸化膜１０８の上には、厚さ約３０ｎｍのエッチストッパ用の第２の堆積酸化膜１１２が設けられていて、第２の堆積酸化膜１１２には、ベース接合用開口部１１４及びベース開口部１１８が形成されている。また、ベース接合用開口部１１４を埋めて第２の堆積酸化膜１１２の上に延びる厚さ約１５０ｎｍのＰ＋ポリシリコン層１１５と、第３の堆積酸化膜１１７とが設けられている。上記Ｓｉ／Ｓｉ１−ｘＧｅｘ層１１１のうちベース開口部１１８の下方領域を除く部分とＰ＋ポリシリコン層１１５とによって外部ベース１１６が構成されている。
【００３３】
また、Ｐ＋ポリシリコン層１１５及び第３の堆積酸化膜１１７のうち，第２の堆積酸化膜１１２のベース開口部１１８の上方に位置する部分は開口されていて、Ｐ＋ポリシリコン層１１５の側面には厚さ約３０ｎｍの第４の堆積酸化膜１２０が形成されており、さらに、第４の堆積酸化膜１２０の上に厚さ約１００ｎｍのポリシリコンからなるサイドウォール１２１が設けられている。
【００３４】
ここで、本実施形態の特徴として、ベース開口部１１８を埋めて第３の堆積酸化膜１１７の上に延びる厚さが約１００ｎｍのＮ−ポリシリコン層１２９ｂと、厚さが約２００ｎｍのＮ＋ポリシリコン層１２９ａとからなるエミッタ引き出し電極１２９が設けられている（部分拡大図参照）。このように、Ｓｉキャップ層１１１ａの上に直接Ｐポリシリコン層１２９ａを設けずに、Ｎ−ポリシリコン層１２９ｂを両者の間に介在させることにより、Ｓｉキャップ層１１１ａに過剰に高濃度のリン（Ｐ）がドープされるのを抑制しうるように構成されている。本実施形態においては、Ｓｉキャップ層１１１ａには、Ｎ＋ポリシリコン層１２９ａからのリン（Ｐ）の拡散によって、基板の深さ方向に向かって７×１０２０ａｔｏｍｓ・ｃｍ−３から１×１０２０ａｔｏｍｓ・ｃｍ−３程度までの分布をもって、リン（Ｐ）がドープされている。
【００３５】
上記第４の堆積酸化膜１２０によって、Ｐ＋ポリシリコン層１１５とエミッタ引き出し電極１２９とが電気的に絶縁されるとともに、Ｐ＋ポリシリコン層１１５からエミッタ引き出し電極１２９への不純物の拡散が阻止されている。また、第３の堆積酸化膜１１７によって、Ｐ＋ポリシリコン層１１５の上面とエミッタ引き出し電極１２９とが絶縁されている。さらに、エミッタ引き出し電極１２９とＰ＋ポリシリコン層１１５の外側面はサイドウォール１２３により覆われている。
【００３６】
さらに、コレクタ引き出し層１０７，Ｐ＋ポリシリコン層１１５及びエミッタ引き出し電極１２９の表面には、それぞれＴｉシリサイド層１２４が形成されている。なお、Ｐ＋ポリシリコン層１１５の外側面の構造は、図１２に示す従来のＨＢＴの構造と異なっているが、これはＰ＋ポリシリコン層１１５とエミッタ引き出し電極１２９とのパターニング順序の相違によるものである。
【００３７】
また、基板全体は層間絶縁膜１２５によって覆われており、層間絶縁膜１２５を貫通してＮ＋コレクタ引き出し層１０７，外部ベースの一部であるＰ＋ポリシリコン層１１５及びエミッタ引き出し電極１２９上のＴｉシリサイド層１２４に到達する接続孔がそれぞれ形成されている。そして、この各接続孔を埋めるＷプラグ１２６と、各Ｗプラグ１２６に接続されて、層間絶縁膜１２５の上に延びる金属配線１２７とが設けられている。
【００３８】
なお、上述のような各層の厚さは典型的な値を示しており、ＨＢＴの種類や用途に応じて適当な厚さを用いることが可能である。
【００３９】
ここで、図１の部分拡大図に示すエミッタ・ベース接合部の構造について説明する。Ｓｉ１−ｘＧｅｘ層１１１ｂのうちベース開口部１１８の下方に位置する部分が内部ベース１１９（真性ベース）として機能している。また、Ｓｉキャップ層１１１ａのうち，ベース開口部１１８の直下方に位置する部分であって、エミッタ引き出し電極１２９からの拡散によってボロンが導入された部分が、エミッタ１３０として機能する。
【００４０】
そして、Ｓｉ／Ｓｉ１−ｘＧｅｘ層１１１のうちベース開口部１１８の下方領域を除く部分とＰ＋ポリシリコン層１１５とによって外部ベース１１６が構成されている。ただし、部分拡大図に示される部分では、Ｓｉ／Ｓｉ１−ｘＧｅｘ層１１１のうちベース開口部１１８の下方領域を除く部分が外部ベース１１６として機能している。
【００４１】
上述のような構造によって、Ｓｉ単結晶からなるＮ＋型のエミッタ１３０と、主としてＳｉ１−ｘＧｅｘ単結晶からなるＰ＋型の内部ベース１１９と、Ｓｉ単結晶からなるコレクタ層１０２とを備えたＳｉ／ＳｉＧｅ系のＮＰＮヘテロバイポーラトランジスタが構成されている。ただし、エミッタ・ベース・コレクタを区画するのは、Ｓｉ／ＳｉＧｅ結晶の境界というよりも、不純物の導電型が変化する部分であるので、正確には不純物の濃度プロファイル如何によってエミッタ・ベース・コレクタの境界も変化することになる。特に、内部ベース１１９のＰ型不純物であるボロン（Ｂ）の濃度プロファイルがもっとも重要であることから、Ｓｉ１−ｘＧｅｘ層１１１ｂを堆積する際には、従来と同様に、図１３において説明したようにしている。
【００４２】
次に、図１に示す構造を実現するための製造工程について、図２（ａ）〜図５（ｂ）を参照しながら説明する。図２（ａ）〜図５（ｂ）は、第１の実施形態のＳｉ／ＳｉＧｅ−ＨＢＴの製造工程を示す断面図である。なお、共通の基板上にＣＭＯＳデバイスを形成してもよいし、ＨＢＴのみを形成してもよい。
【００４３】
まず、図２（ａ）に示す工程で、（００１）面を主面とするＳｉ基板１００の上部に、Ｎ型不純物をドープしながらＳｉ単結晶層をエピタキシャル成長させる、あるいは、エピタキシャル成長後に高エネルギーのイオン注入を行なうことにより、深さ約１μｍのＮ型のレトログレードウェル１０１を形成する。ただし、エピタキシャル成長を行なわずにＳｉ基板１００の一部にイオン注入を行なうことによりレトログレードウェル１０１を形成することも可能である。このとき、Ｓｉ基板１００の表面付近の領域は、ＨＢＴのコレクタ層となるためにＮ型の不純物濃度を１×１０１７ａｔｏｍｓ・ｃｍ−３程度に調整しておく。
【００４４】
次に、素子分離として、酸化シリコンが埋め込まれたシャロートレンチ１０３と、アンドープポリシリコン膜１０５及びこれを取り囲むシリコン酸化膜１０６により構成されるディープトレンチ１０４とを形成する。各トレンチ１０３，１０４の深さは、それぞれ０．３５μｍ，２μｍ程度としておく。Ｓｉ基板１００内におけるシャロートレンチ１０３同士によって挟まれる領域がコレクタ層１０２となる。また、Ｓｉ基板１００内のコレクタ層１０２とはシャロートレンチ１０３により分離された領域に、コレクタ電極とコンタクトするためのＮ＋コレクタ引き出し層１０７を形成する。
【００４５】
次に、図２（ｂ）に示す工程で、テトラエトキシシラン（ＴＥＯＳ）と酸素を用いた化学気相成長法（ＣＶＤ）を処理温度６８０℃で行なって、ウエハ上に厚さが約３０ｎｍの第１の堆積酸化膜１０８を形成した後、フッ酸等のウェットエッチングにより、第１の堆積酸化膜１０８にコレクタ開口部１１０を形成する。そして、Ｓｉ基板１００のコレクタ開口部１１０に露出した部分をアンモニア水と過酸化水素水との混合液によって処理し、その部分に厚さが１ｎｍ程度の保護酸化膜を形成した状態で、ウエハをＵＨＶ−ＣＶＤ装置のチャンバー内に導入する。そして、導入後、水素雰囲気中で熱処理を行うことにより保護酸化膜を除去した後、５５０℃に加熱しつつジシラン（Ｓｉ２Ｈ６）とゲルマン（ＧｅＨ４）を導入して、Ｓｉ基板１００のコレクタ開口部１１０に露出している表面及び第１の堆積酸化膜１０８の上に、図１の部分拡大図に示す厚さ約３０ｎｍのアンドープ層（ｉ−Ｓｉ１−ｘＧｅｘ層）を選択的にエピタキシャル成長させた後、５５０℃に加熱しつつジシラン（Ｓｉ２Ｈ６）とゲルマン（ＧｅＨ４）にドーピング用のジボラン（Ｂ２Ｈ６）を含むガスをチャンバー内に導入して、ｉ−Ｓｉ１−ｘＧｅｘ層の上に厚さ約６０ｎｍのＰ＋Ｓｉ１−ｘＧｅｘ層をエピタキシャル成長させる。これにより、トータル厚さが約９０ｎｍのＳｉ１−ｘＧｅｘ層１１１ｂを形成する。そして、Ｓｉ１−ｘＧｅｘ層１１１ｂを形成した後、連続してチャンバー内に供給するガスをジシランに切り替えることにより、Ｓｉ１−ｘＧｅｘ層１１１ｂのＰ＋Ｓｉ１−ｘＧｅｘ層の上に厚さ約３０ｎｍのＳｉキャップ層をエピタキシャル成長させる。このＳｉ１−ｘＧｅｘ層１１１ｂとＳｉキャップ層１１１ａとにより、Ｓｉ／Ｓｉ１−ｘＧｅｘ層１１１が形成される。ここで、Ｐ＋Ｓｉ１−ｘＧｅｘ層中のボロン（Ｂ）の濃度は２×１０１８ａｔｏｍｓ・ｃｍ−３である。このとき、Ｓｉキャップ層１１１ａには不純物を導入しないでおく。そして、主としてＳｉ１−ｘＧｅｘ層１１１ｂのうちの中央部の下部が内部ベース１１９となる。
【００４６】
次に、図３（ａ）に示す工程で、ウエハ上に、エッチストッパとなる膜厚３０ｎｍの第２の堆積酸化膜１１２を形成した後、第２の堆積酸化膜１１２の上に設けたレジストマスクＰｒ１を用いて、第２の堆積酸化膜１１２をドライエッチングによりパターニングして、ベース接合用開口部１１４を形成する。このとき、Ｓｉ／Ｓｉ１−ｘＧｅｘ層１１１の中央部は第２の堆積酸化膜によって覆われており、ベース接合用開口部１１４にはＳｉ／Ｓｉ１−ｘＧｅｘ層１１１の一部と第１の堆積酸化膜１０８の一部とが露出している。次に、活性領域・分離接合部におけるストレスの影響を抑えるために、ベース接合用開口部１１４の形成に用いたレジストマスクＰｒ１を用いて、ボロン（Ｂ）などのＰ型の不純物のイオン注入を行い、表面付近の濃度が３×１０１７ａｔｏｍｓ・ｃｍ−３程度の接合リーク防止層１１３を形成する。
【００４７】
次に、図３（ｂ）に示す工程で、ＣＶＤにより、ウエハ上に、ボロンが１×１０２０ａｔｏｍｓ・ｃｍ−３以上の高濃度でドープされた厚さ約１５０ｎｍのＰ＋ポリシリコン層１１５を堆積し、続いて、厚さ約１００ｎｍの第３の堆積酸化膜１１７を堆積する。次に、ドライエッチングにより、第３の堆積酸化膜１１７とＰ＋ポリシリコン層１１５とをパターニングして、第３の堆積酸化膜１１７とＰ＋ポリシリコン層１１５との中央部に第２の堆積酸化膜１１２に達するベース開口部１１８を形成する。このベース開口部１１８は第２の堆積酸化膜１１２の中央部よりも小さく、ベース開口部１１８がベース接合用開口部１１４に跨ることはない。この工程により、Ｐ＋ポリシリコン層１１５とＳｉ／Ｓｉ１−ｘＧｅｘ層１１１の中央部を除く部分とによって構成される外部ベース１１６が形成される。ここで、本実施形態においては、この時に第３の堆積酸化膜１１７とＰ＋ポリシリコン層１１５との図中の両端部をエッチングすることなく残しておく。これによりエッチングした側壁に付着する残留物を極力抑えることができる。
【００４８】
次に、図４（ａ）に示す工程で、ＣＶＤにより、ウエハの全面上に厚さ約３０ｎｍの第４の堆積酸化膜１２０と厚さ約１５０ｎｍのポリシリコン膜とを堆積する。そして、異方性ドライエッチングにより、第４の堆積酸化膜１２０及びポリシリコン膜をエッチバックして、Ｐ＋ポリシリコン層１１５及び第３の堆積酸化膜１１７の側面上に第４の堆積酸化膜１２０を挟んでポリシリコンからなるサイドウォール１２１を形成する。次に、フッ酸等によるウエットエッチングを行い、第２の堆積酸化膜１１２及び第４の堆積酸化膜１２０のうち露出している部分を除去する。このとき、ベース開口部１１８においては、Ｓｉ／Ｓｉ１−ｘＧｅｘ層１１１の上部のＳｉキャップ層が露出する。また、ウエットエッチングは等方性であることから第２の堆積酸化膜１１２及び第４の堆積酸化膜１２０が横方向にもエッチングされ、ベース開口部１１８の寸法が拡大する。
【００４９】
次に、図４（ｂ）に示す工程で、厚さ約１００ｎｍのＮ−ポリシリコン層１２９ｂ（堆積時はアモルファス状態である）と、厚さ約２００ｎｍのＮ＋ポリシリコン層１２９ａとを堆積した後、ドライエッチングによってＮ−ポリシリコン層１２９ｂ及びＮ＋ポリシリコン層１２９ａをパターニングすることにより、エミッタ引き出し電極１２９を形成する。このとき、ポリシリコン膜を堆積する際のｉｎ−ｓｉｔｕドープによって、Ｎ＋ポリシリコン層１２９ａには約７×１０２０ａｔｏｍｓ・ｃｍ−３の濃度のリン（Ｐ）がドープされ、Ｎ−ポリシリコン層１２９ａには約７×０１９ａｔｏｍｓ・ｃｍ−３の濃度のリン（Ｐ）がドープされている。その後、９２５℃，１５ｓｅｃの条件で熱処理を行なって、Ｎ−ポリシリコン層１２９ｂからＳｉキャップ層１１１ａにリン（Ｐ）を拡散させることにより、Ｓｉキャップ層１１１ａに基板の深さ方向に向かって２×１０１９ａｔｏｍｓ・ｃｍ−３から１×１０１７ａｔｏｍｓ・ｃｍ−３程度までの分布をもって、リン（Ｐ）をドープする。これにより、エミッタ１３０が形成される。
【００５０】
次に、図５（ａ）に示す工程で、ドライエッチングにより、第３の堆積酸化膜１１７，Ｐ＋ポリシリコン層１１５及び第２の堆積酸化膜１１２をパターニングして、外部ベース１１６の形状を決定する。
【００５１】
次に、図５（ｂ）に示す工程で、ウエハ上に厚さが約１２０ｎｍの堆積酸化膜を形成した後、ドライエッチングを行なって、エミッタ引き出し電極１２９とＰ＋ポリシリコン層１１５の側面にサイドウォール１２３を形成する。このときのドライエッチング（オーバーエッチング）によって、第１の堆積酸化膜１０８の露出している部分を除去して、エミッタ引き出し電極１２９，Ｐ＋ポリシリコン層１１５及びＮ＋コレクタ引き出し層１０７の表面を露出させる。
【００５２】
さらに、図１に示す構造を得るために、以下の処理を行なう。まず、スパッタリングによって、ウエハの全面上に厚さが約４０ｎｍのＴｉ膜を堆積した後、６７５℃，３０ｓｅｃのＲＴＡ（短時間アニール）を行なうことにより、エミッタ引き出し電極１２９，Ｐ＋ポリシリコン層１１５及びＮ＋コレクタ引き出し層１０７の露出している表面にＴｉシリサイド層１２４を形成する。その後、Ｔｉ膜の未反応部分のみを選択的に除去した後、Ｔｉシリサイド層１２４の結晶構造を変化させるためのアニールを行なう。
【００５３】
次に、ウエハの全面上に層間絶縁膜１２５を形成し、層間絶縁膜１２５を貫通してエミッタ引き出し電極１２９，Ｐ＋ポリシリコン層１１５及びＮ＋コレクタ引き出し層１０７上のＴｉシリサイド層１２４に到達する接続孔を形成する。そして、各接続孔内にＷ膜を埋め込んでＷプラグ１２６を形成した後、ウエハの全面上にアルミニウム合金膜を堆積した後、これをパターニングして、各Ｗプラグ１２６に接続され、層間絶縁膜１２５の上に延びる金属配線１２７を形成する。
【００５４】
以上の工程により、図１に示す構造を有するＨＢＴ、つまり、Ｓｉ基板１００中のリン（Ｐ）がドープされたウェル層（レトログレードウェル１０１）からなるコレクタと、ボロン（Ｂ）がドープされたＰ＋Ｓｉ１−ｘＧｅｘ層からなるベースと、リン（Ｐ）がドープされたＳｉキャップ層１１１ａからなるエミッタとを備えたＨＢＴが形成される。
【００５５】
本実施形態のＨＢＴ又はその製造方法によると、高濃度のリン（Ｐ）を含むＮ＋ポリシリコン層１２９ａとＳｉキャップ層１１１ａとの間に、低濃度のリン（Ｐ）を含むＰ−ポリシリコン層１２９ｂを介在させたので、Ｓｉキャップ層１１１ａ（エミッタ１３０）に高濃度のリン（Ｐ）が拡散することに起因する内部ベース層１１９におけるボロン（Ｂ）の濃度分布の広がりを抑制することができる。
【００５６】
図６は、本実施形態におけるエミッタ引き出し電極１２９からＳｉ基板１００に至る縦断面におけるリン（Ｐ）及びボロン（Ｂ）の濃度分布を模式的に示す図である。同図に示すように、エミッタ引き出し電極１２９中のＮ＋ポリシリコン層１２９ａにおいてはリン（Ｐ）の濃度が活性化に十分な値になっており、ＨＢＴの所望の特性を得るために必要なエミッタ引き出し電極１２９の低抵抗性が確保されている。一方、Ｓｉキャップ層１１１ａの上部に設けられるエミッタ１３０においては、固溶限以下でかつエミッタとして機能するのに十分な濃度のリン（Ｐ）がドープされている。そして、内部ベース１１９となるＰ＋Ｓｉ１−ｘＧｅｘ層におけるボロン（Ｂ）の濃度分布は、Ｓｉキャップ層１１１ａやｉ−Ｓｉ１−ｘＧｅｘ層に大きく広がることなく急峻さを保っている。このような不純物の濃度分布が得られることは、以下のようなシミュレーションによって確認されている。
【００５７】
図７は、Ｐ＋Ｓｉ１−ｘＧｅｘ層におけるボロン（Ｂ）の増速拡散が、エミッタ引き出し電極１２９を構成するポリシリコン層におけるリン（Ｐ）の濃度によってどのように変化するかを調べるために行なったシミュレーション結果を示す図である。同図において、横軸は相対的な深さを表し、縦軸はリン（Ｐ）又はボロン（Ｂ）の濃度（ａｔｏｍｓ・ｃｍ−３）を表している。そして、スペーサであるｉ−Ｓｉ１−ｘＧｅｘ層の厚みを４０ｎｍとし、ベースであるＰ＋Ｓｉ１−ｘＧｅｘ層の厚みを４０ｎｍとし、Ｓｉキャップ層の厚みを４０ｎｍとして、９２５℃，１５ｓｅｃの条件で拡散のための熱処理を行なったという条件設定をしている。ただし、ポリシリコン層中での拡散による不純物の濃度分布をシミュレーションすることは困難であるので、ポリシリコン層内では不純物の濃度は一定であると仮定している。また、同図の右方には、ボロン（Ｂ）及びリン（Ｐ）の各データについて、ポリシリコン層（ＤＰＳ）中におけるリンの濃度（ａｔｏｍｓ・ｃｍ−３）が示されている。例えば、データＢ（ＤＰＳ ７Ｅ２０）は、Ｐ−ポリシリコン層１２９ｂに７×１０２０ａｔｏｍｓ・ｃｍ−３の濃度リン（Ｐ）をドープしたときに、Ｐ＋Ｓｉ１−ｘＧｅｘ層（内部ベース）にドープしたボロンがどのように拡散したかを示し、データＰ（ＤＰＳ ７Ｅ２０）は、Ｎ−ポリシリコン層１２９ｂに７×１０２０ａｔｏｍｓ・ｃｍ−３の濃度リン（Ｐ）をドープしたときに、Ｓｉキャップ層１１１ａ内にそのリン（Ｐ）がどのように拡散したかを示している。
【００５８】
図７に示すように、Ｓｉキャップ層に接するポリシリコン層に約７×１０２０ａｔｏｍｓ・ｃｍ−３の濃度のリン（Ｐ）をドープさせた場合には、Ｐ＋Ｓｉ１−ｘＧｅｘ層からのボロンの拡散が増速されて、Ｓｉキャップ層内にボロン（Ｂ）のピークが現れている。また、Ｓｉキャップ層に接するポリシリコン層に約２×１０２０ａｔｏｍｓ・ｃｍ−３の濃度のリン（Ｐ）をドープさせた場合には、Ｓｉキャップ層中にボロン（Ｂ）のピークが現れることはないが、Ｓｉキャップ層及びｉ−Ｓｉ１−ｘＧｅｘ層内にボロン（Ｂ）が広がっており、特に、ＨＢＴ中におけるＳｉキャップ層の厚みが１０ｎｍのときにはＳｉキャップ層の最上部で約３×１０１７ａｔｏｍｓ・ｃｍ−３の濃度のボロン（Ｂ）が存在することになり、好ましくないことがわかる。一方、Ｓｉキャップ層に接するポリシリコン層にたかだか約７×０１９ａｔｏｍｓ・ｃｍ−３の濃度のリン（Ｐ）をドープさせた場合には、Ｐ＋Ｓｉ１−ｘＧｅｘ層からＳｉキャップ層及びｉ−Ｓｉ１−ｘＧｅｘ層へのボロン（Ｂ）の拡散が抑制されており、ボロン（Ｂ）の濃度分布の急峻性が保たれている。そして、Ｓｉキャップ層においても、約２×１０１９ａｔｏｍｓ・ｃｍ−３の濃度のリン（Ｐ）がドープされているので、ＨＢＴの動作に必要な濃度の不純物がすべての領域にドープされていることになる。
【００５９】
すなわち、上述の製造工程に示すように、約７×０１９ａｔｏｍｓ・ｃｍ−３の低濃度のリン（Ｐ）を含むＮ−ポリシリコン層１２９ｂをＳｉキャップ層１１１ａの直上に堆積し、その上に約７×１０２０ａｔｏｍｓ・ｃｍ−３の高濃度のリン（Ｐ）を含むＮ＋ポリシリコン層１２９ａを堆積することによって、図６に示すような不純物の濃度分布を実現できることがわかる。
【００６０】
Ｎ−ポリシリコン層１２９ｂにおけるリン（Ｐ）の濃度は、Ｓｉキャップ層１１１ａに対して固溶限の濃度のリンを拡散させる濃度以下の濃度のリンを含むことが好ましい。Ｓｉキャップ層１１１ａ内に固溶限以上のリン（Ｐ）がドープされていると、点欠陥を発生させ、これがボロンの拡散を助長していると考えられるからである。ここで、Ｓｉ単結晶へのリンの固溶限は、約１×１０２０ａｔｏｍｓ・ｃｍ−３程度であり、各種半導体へのリンの固溶限は、その半導体の材質に応じて定まる固有の値である。一方、Ｎ−ポリシリコン層１２９ｂにおけるリン（Ｐ）の濃度は、あまりにリン（Ｐ）の濃度が低いとリン（Ｐ）の拡散のための駆動力が得られないことから、Ｓｉキャップ層１１１ａ内にリン（Ｐ）が拡散しうる濃度以上でなければならない。このときのＳｉキャップ層１１１ａの上端部とＮ−ポリシリコン層１２９ｂとにおけるリン濃度の差は、図７のようなシミュレーションによって求めることができるし、サンプルをＳＩＭＳで測定することによっても確認することができる。例えば、図７に示すリン（Ｐ）（ＤＰＳ ７Ｅ１９）のデータが得られた試料の場合、Ｓｉキャップ層１１１ａの上端部におけるリン（Ｐ）の濃度が約２×１０１９ａｔｏｍｓ・ｃｍ−３で、Ｎ−ポリシリコン層１２９ｂにおけるリン（Ｐ）の濃度が約６×１０１９ａｔｏｍｓ・ｃｍ−３である。他の試料についても考慮すると、今回シミュレーションを行なったサンプルに関する限り、Ｎ−ポリシリコン層１２９ｂにはＳｉキャップ層１１１ａにドープしようとするリン（Ｐ）の３倍程度の濃度のリンを含んでいる必要があることになる。ただし、この両者の濃度差はポリシリコンやアモルファスシリコン（堆積時には、一般的にはアモルファスシリコンであることが多い）の堆積条件や、下地のＳｉキャップ層１１１ａとＮ−ポリシリコン層１２９ｂとの境界層の状態、例えば自然酸化膜の有無，厚みなどによって異なる。つまり、Ｎ−ポリシリコン層１２９ｂにおけるリン（Ｐ）の濃度の適正な範囲は、当該製造プロセスについての試料を用いて実験的に決定することができる。
【００６１】
また、Ｎ−ポリシリコン層１２９ｂの厚みの範囲は、Ｎ＋ポリシリコン層１２９ａ中のリン（Ｐ）の濃度との関係で定まり、Ｎ＋ポリシリコン層１２９ａからのリン（Ｐ）の拡散によってＳｉキャップ層１１１ａに固溶限以上のリン（Ｐ）がドープされず、かつ、エミッタ引き出し電極１２９全体に必要な低抵抗性が得られる範囲であればよい。
【００６２】
なお、Ｎ＋ポリシリコン層１２９ａ，Ｎ−ポリシリコン層１２９ｂの２層だけでなく、中間的な濃度のリンを含む第３のポリシリコン層を両者の間に形成するなど、３層以上のポリシリコン層を形成してもよいし、ポリシリコン中におけるリンの濃度が固溶限以下の濃度から固溶限を越える濃度まで連続的に変化するようにリンをドープしてもよい。
【００６３】
（第２の実施形態）
図８は、本発明の第２の実施形態のヘテロバイポーラトランジスタ（ＨＢＴ）である半導体装置の断面図である。ただし、同図にはＨＢＴの構造のみが示されているが、共通の基板上にＣＭＯＳデバイスが設けられていることが多く、その場合には、図示しない領域にＣＭＯＳデバイスのＭＩＳトランジスタが形成されているものとする。
【００６４】
同図に示すように、本実施形態におけるＨＢＴの構造は、上記第１の実施形態におけるＨＢＴの構造とほとんど同じであるが、エミッタ引き出し電極１２９の構造と、Ｓｉキャップ層１１１ａ内の不純物の濃度分布などが異なっている。以下、第１の実施形態と同じ構造については説明を省略し、第１の実施形態と異なる点のみを説明する。
【００６５】
本実施形態においては、エミッタ引き出し電極１２９はＮ＋ポリシリコン層のみから構成されており、Ｓｉキャップ層１１１ａの上部であるエミッタ層１３０には、Ｓｉ単結晶への固溶限以上の濃度のリン（Ｐ）がドープされている。ただし、Ｓｉキャップ層１１１ａの上部には、比較的高濃度のボロン（Ｂ）もドープされていて、後述するように、このボロン（Ｂ）の存在により、内部ベースとなるＰ＋Ｓｉ１−ｘＧｅｘ層におけるボロン（Ｂ）の濃度分布の急峻性が保持されている。
【００６６】
図９（ａ），（ｂ）は、本実施形態における半導体装置の製造工程の一部を示す図である。本実施形態においても、第１の実施形態における図２（ａ）〜図３（ａ）までの工程と同じを行なう。ただし、本実施形態においては、第２の堆積酸化膜１１２の厚みは約１０ｎｍである。
【００６７】
そして、図９（ａ）に示す工程で、ＣＶＤにより、ウエハ上にアンドープのポリシリコン膜を堆積した後、ポリシリコン膜にドーズ量３×１０１５ａｔｏｍｓ・ｃｍ−２の条件でボロン（Ｂ）のイオン注入を行なって高濃度にドープされた厚さ約１５０ｎｍのＰ＋ポリシリコン層１１５を形成する。続いて、厚さ約１００ｎｍの第３の堆積酸化膜１１７を堆積した後、９５０℃，１５ｓｅｃの条件でＰ＋ポリシリコン層１１５中のボロン（Ｂ）を拡散させる。この熱処理によって、Ｐ＋ポリシリコン層１１５中のボロン（Ｂ）が第２の堆積酸化膜１１２を通過して、Ｓｉキャップ層１１１ａ中にドープされる。
【００６８】
次に、図９（ｂ）に示す工程で、ドライエッチングにより、第３の堆積酸化膜１１７とＰ＋ポリシリコン層１１５とをパターニングして、第３の堆積酸化膜１１７とＰ＋ポリシリコン層１１５との中央部に第２の堆積酸化膜１１２に達するベース開口部１１８を形成する。このベース開口部１１８は第２の堆積酸化膜１１２の中央部よりも小さく、ベース開口部１１８がベース接合用開口部１１４に跨ることはない。この工程により、Ｐ＋ポリシリコン層１１５とＳｉ／Ｓｉ１−ｘＧｅｘ層１１１の中央部を除く部分とによって構成される外部ベース１１６が形成される。
【００６９】
その後の工程は図示しないが、図４（ａ）〜図５（ｂ）に示す工程とほぼ同じ処理を行なう。ただし、エミッタ引き出し電極１２９を形成する際には、Ｎ＋ポリシリコン層のみを堆積した後、これをパターニングするようにしている。
【００７０】
図１０は、本実施形態におけるＳｉ／Ｓｉ１−ｘＧｅｘ層１１１の縦断面におけるリン（Ｐ）及びボロン（Ｂ）の濃度分布を模式的に示す図である。同図に示すように、Ｓｉキャップ層１１１ａの上部には、Ｐ＋ポリシリコン層１１５から第２の堆積酸化膜１１２を通過して拡散したボロン（Ｂ）が高濃度にドープされている。すなわち、Ｓｉキャップ層１１１ａ内のエミッタ引き出し電極１２９との界面では、ボロン（Ｂ）の濃度は極めて低いがその後下方に向かって急激にボロン濃度が増大し、Ｓｉキャップ層１１１ａ内のエミッタ引き出し電極１２９との界面から数ｎｍ離れた位置でボロン（Ｂ）濃度のピークが現れている。そして、内部ベース１１９となるＰ＋Ｓｉ１−ｘＧｅｘ層におけるボロン（Ｂ）の濃度分布は、Ｓｉキャップ層１１１ａやｉ−Ｓｉ１−ｘＧｅｘ層に大きく広がることなく急峻さを保っている。なお、Ｓｉキャップ層１１１ａの上部に高濃度のボロン（Ｂ）がドープされても、さらに高濃度のリン（Ｐ）がドープされているので、エミッタ１３０は高濃度のＮ型であり、ＮＰＮバイポーラトランジスタとしての機能が損なわれることはない。このような不純物の濃度分布が得られることは、以下のようなシミュレーションによって確認されている。
【００７１】
図１１は、本実施形態の半導体装置の製造工程のように、酸化膜を挟んでＰ＋ポリシリコン層からボロン（Ｂ）をＳｉキャップ層に拡散させたときのＳＩＭＳの測定データを示す図である。同図において、横軸は相対的な深さを表し、縦軸はリン（Ｐ）又はボロン（Ｂ）の濃度（ａｔｏｍｓ・ｃｍ−３）を表している。そして、Ｐ＋ポリシリコン層におけるボロンの濃度を１×１０２０ａｔｏｍｓ・ｃｍ−３とし、ボロンの拡散時におけるＰ＋ポリシリコン層とＳｉキャップ層との間に介在する酸化膜の厚みを１０ｎｍとしている。ただし、図１１のデータはＰ＋ポリシリコン層をパターニングした後引き出し電極を形成したものについてのデータである。また、９５０℃，１５ｓｅｃの条件でドライブイン拡散のための熱処理を行なっている。なお、リン（ｐ）のデータは正確な値が得られなかったので、図示されていないが、図中破線に示す分布になっているものと推測される。
【００７２】
図１１に示すように、上記図１０にほぼ対応するリン（Ｐ）及びボロン（Ｂ）の濃度分布が得られていることがわかる。つまり、Ｐ＋Ｓｉ１−ｘＧｅｘ層から両側のＳｉキャップ層及びｉ−Ｓｉ１−ｘＧｅｘ層へのボロン（Ｂ）の拡散が抑制されており、ボロン（Ｂ）の濃度分布の急峻性が保たれている。つまり、Ｓｉキャップ層１１１ａ及びコレクタ層１０２側へのボロンの拡散も抑制される。図１１に示すように、本実施形態のような製造工程では、イオン注入では重量の大きい１１ＢのみがＰ＋ポリシリコン層１１５中にドープされるので、図１１に現れているボロン（Ｂ）のピークは、Ｐ＋Ｓｉ１−ｘＧｅｘ層からのボロン（Ｂ）の拡散によるものではなく、Ｐ＋ポリシリコン層１１５からの拡散によるものであることがわかる。なお、ＳＩＭＳによる測定の特性上、スパッタリングされる領域に幅があるので、Ｐ＋Ｓｉ１−ｘＧｅｘ層中のボロンの濃度分布が広がっているように見えるが、現実には急峻な分布があると推測しうる。
【００７３】
すなわち、上述の製造工程に示すように、第２の堆積酸化膜１１２を挟んでＰ＋ポリシリコン層１１５からボロン（Ｂ）をＳｉキャップ層１１１ａまで拡散させることにより、内部ベースであるＰ＋Ｓｉ１−ｘＧｅｘ層におけるボロン（Ｂ）の濃度分布を急峻に保持しうることが経験的に確かめられた。
【００７４】
このように、Ｐ＋Ｓｉ１−ｘＧｅｘ層におけるボロン（Ｂ）の濃度分布を急峻に維持しうる理由についてはまだ確認されていない。本発明者の推測では、Ｎ＋ポリシリコン層からなるエミッタ引き出し電極１２９からＳｉ単結晶への固有限以上に高濃度のリン（Ｐ）がＳｉキャップ層１１１ａに拡散することで、Ｓｉキャップ層１１１ａ内に点欠陥が生じたとしても、Ｐ＋ポリシリコン層１１５からＳｉキャップ層１１１ａに拡散してきたボロン（Ｂ）によって点欠陥が占拠される結果、Ｐ＋Ｓｉ１−ｘＧｅｘ層つまり内部ベースのボロン（Ｂ）の拡散が抑制されるものと考えることができる。
【００７５】
したがって、Ｓｉキャップ層１１１ａの少なくとも上部に、Ｐ＋Ｓｉ１−ｘＧｅｘ層（内部ベース）よりも高濃度のボロンがドープされていることが好ましい。また、Ｓｉキャップ層１１１ａ全体にボロンがドープされていてもよい。
【００７６】
なお、Ｓｉキャップ層１１１ａにおいて、ボロン（Ｂ）がドープされた領域がこの領域におけるボロンよりも高濃度のリンがドープされた領域に包含されていることが好ましい。これにより、高い耐圧性を確保することができるからである。
【００７７】
（その他の実施形態）
なお、本実施形態においては、Ｐ＋ポリシリコン層１１５にイオン注入によってボロン（Ｂ）をドープしたが、ｉｎ−ｓｉｔｕドープ法によってＰ＋ポリシリコン層１１５にボロン（Ｂ）をドープしてもよい。
【００７８】
また、Ｓｉキャップ層１１１ａの上部にボロン（Ｂ）を高濃度にドープする方法としては、本実施形態で説明した方法に限定されることはない。製造工程の図示は省略するが、例えば、Ｓｉキャップ層１１１ａをエピタキシャル成長させるときに（第１の実施形態における図２（ｂ）に示す工程）、Ｓｉキャップ層１１１ａの上部にボロン（Ｂ）を高濃度にｉｎ−ｓｉｔｕドープするようにしてもよい。この方法によると、上記第２の実施形態における製造方法よりも、Ｓｉキャップ層１１１ａなどにおける不純物の濃度分布を安定して制御することができる利点がある。
【００７９】
上記各実施形態においては、ベース層としてＳｉ１−ｘＧｅｘ層（０≦ｘ＜１）により構成したが、ベース層をＳｉ１−ｘＧｅｘ層の代わりにＳｉ１−ｘ−ｙＧｅｘＣｙ層（０≦ｘ，ｙ＜１）やＳｉ１−ｙＣｙ層（０≦ｙ＜１）により構成してもよい。また、エミッタ，コレクタのうち少なくともいずれか１つをＳｉ１−ｘＧｅｘ層，Ｓｉ１−ｘ−ｙＧｅｘＣｙ層又はＳｉ１−ｙＣｙ層により構成してもよい。
【００８０】
【発明の効果】
本発明の半導体装置の製造方法によると、コレクタ，ベース，エミッタとなる第１〜第３の単結晶半導体層を設ける際に、エミッタとなる第３の単結晶層半導体層の上部に固溶限以下の濃度のリンを含ませるか、第３の単結晶半導体層の上部にＰ型不純物とこのＰ型不純物よりも高濃度のリンとを含ませるようにしたので、ベースとなる第２の単結晶半導体層におけるＰ型不純物の拡散を抑制することができ、よって、ベースにおけるＰ型不純物の濃度分布を適正に維持することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の半導体装置であるＨＢＴの構成を示す断面図である。
【図２】（ａ），（ｂ）は、第１の実施形態の半導体装置の製造工程のうちコレクタ開口部にＳｉ／Ｓｉ１−ｘＧｅｘ層を形成する工程を示す断面図である。
【図３】（ａ），（ｂ）は、第１の実施形態の半導体装置の製造工程のうちＰ＋ポリシリコン層にベース開口部を形成する工程を示す断面図である。
【図４】（ａ），（ｂ）は、第１の実施形態の半導体装置の製造工程のうちベース開口部にＮ＋ポリシリコン層を形成する工程を示す断面図である。
【図５】（ａ），（ｂ）は、第１の実施形態の半導体装置の製造工程のうちＰ＋ポリシリコンの端部をパターニングする工程を示す断面図である。
【図６】第１の実施形態におけるエミッタ引き出し電極からＳｉ基板に至る縦断面におけるリン（Ｐ）及びボロン（Ｂ）の濃度分布を模式的に示す図である。
【図７】Ｐ＋Ｓｉ１−ｘＧｅｘ層におけるボロン（Ｂ）の増速拡散のポリシリコン層中のリン（Ｐ）の濃度依存性に関するシミュレーション結果を示す図である。
【図８】本発明の第２の実施形態の半導体装置であるＨＢＴの構成を示す断面図である。
【図９】（ａ），（ｂ）は、第２の実施形態の半導体装置の製造工程のうちＰ＋ポリシリコン層を堆積した後、ボロン（Ｂ）の拡散を行なってから、ベース開口部を形成する工程を示す断面図である。
【図１０】第２の実施形態におけるＳｉ／Ｓｉ１−ｘＧｅｘ層の縦断面におけるリン（Ｐ）及びボロン（Ｂ）の濃度分布を模式的に示す図である。
【図１１】酸化膜を挟んでＰ＋ポリシリコン層からボロン（Ｂ）をＳｉキャップ層に拡散させたときのＳＩＭＳの測定データを示す図である。
【図１２】従来のバイポーラトランジスタの構成を示す断面図である。
【図１３】従来のＳｉキャップ層，Ｐ＋Ｓｉ１−ｘＧｅｘ層及びｉ−Ｓｉ１−ｘＧｅｘ層の断面構造とそのＢ濃度とＧｅ含有率の分布とを示す図である。
【図１４】従来のＳｉ／ＳｉＧｅヘテロバイポーラトランジスタのエミッタ・ベース領域におけるリン（Ｐ），ボロン（Ｂ）の濃度分布と、Ｇｅの二次イオン強度の分布とについてのＳＩＭＳによる測定データを示す図である。
【符号の説明】
１００ （００１）Ｓｉ基板
１０１ レトログレードウェル
１０２ コレクタ層
１０３ シャロートレンチ
１０４ ディープトレンチ
１０５ アンドープポリシリコン膜
１０６ シリコン酸化膜
１０７ Ｎ＋コレクタ引き出し層
１０８ 第１の堆積酸化膜
１１０ コレクタ開口部
１１１ Ｓｉ／Ｓｉ１−ｘＧｅｘ層
１１１ａ Ｓｉキャップ層
１１１ｂ Ｓｉ１−ｘＧｅｘ層
１１２ 第２の堆積酸化膜
１１３ 接合リーク防止層
１１４ ベース接合用開口部
１１５ Ｐ＋ポリシリコン層
１１６ 外部ベース
１１７ 第３の堆積酸化膜
１１８ ベース開口部
１１９ 内部ベース
１２０ 第４の堆積酸化膜
１２１ サイドウォール
１２３ サイドウォール
１２４ Ｔｉシリサイド層
１２５ 層間絶縁層
１２６ Ｗプラグ
１２７ 金属配線
１２９ エミッタ引き出し電極
１２９ａ Ｎ＋ポリシリコン層
１２９ｂ Ｎ−ポリシリコン層
１３０ エミッタ
Claims (8)
- 基板上のコレクタ層として機能するＮ型の第１の単結晶半導体層の上に、ベース層として機能するＰ型の第２の単結晶半導体層をエピタキシャル成長させる工程（ａ）と、
上記第２の単結晶半導体層の上に、第３の単結晶半導体層をエピタキシャル成長させる工程（ｂ）と、
上記第３の単結晶半導体層の上に、最下部において上記第３の単結晶半導体層の固溶限の濃度のリンを第３の単結晶半導体層に拡散させる濃度以下の濃度のリンを含み、上部において上記最下部よりも高濃度のリンを含む半導体層を堆積する工程（ｃ）と、
上記半導体層内のリンを拡散させるための熱処理を行ない、上記第３の単結晶半導体層の上部に固溶限以下の濃度のリンをドープして、バイポーラトランジスタのエミッタを形成する工程（ｄ）と
を含む半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
上記工程（ｃ）では、上記半導体層にドープするリンの濃度を上方に向かってステップ状に高くしていく，半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
上記工程（ｃ）では、上記半導体層にドープするリンの濃度を上方に向かって連続的に高くしていく，半導体装置の製造方法。 - 請求項１〜３のうちいずれか１つに記載の半導体装置の製造方法において、
上記工程（ａ）では、上記第１の単結晶半導体層としてのＳｉ層の上に、上記第２の単結晶半導体層としてＳｉＧｅ層をエピタキシャル成長させ、
上記工程（ｂ）では、上記第３の単結晶半導体層としてＳｉ層をエピタキシャル成長させる，半導体装置の製造方法。 - 基板上のコレクタ層として機能するＮ型の第１の単結晶半導体層の上に、ベース層として機能するＰ型の第２の単結晶半導体層をエピタキシャル成長させる工程（ａ）と、
上記第２の単結晶半導体層の上に、第３の単結晶半導体層をエピタキシャル成長させる工程（ｂ）と、
上記第３の単結晶半導体層の少なくとも上部にＰ型不純物をドープする工程（ｃ）と、
上記第３の単結晶半導体層の上に、リンを含む半導体層を形成する工程（ｄ）と、
上記半導体層内のリンを拡散させるための熱処理を行ない、上記第３の単結晶半導体層の上部に上記工程（ｃ）でドープされたＰ型不純物よりも高濃度のリンをドープして、バイポーラトランジスタのエミッタを形成する工程（ｅ）と
を含む半導体装置の製造方法。 - 請求項５記載の半導体装置の製造方法において、
上記工程（ｃ）は、上記工程（ｂ）と同時に、Ｐ型不純物をドープしながら上記第３の単結晶半導体層をエピタキシャル成長させることにより行なわれる，半導体装置の製造方法。 - 請求項５記載の半導体装置の製造方法において、
上記工程（ｃ）は、上記工程（ｂ）の後、上記第３の単結晶半導体層内にＰ型不純物のイオンを注入することにより行なわれる，半導体装置の製造方法。 - 請求項５記載の半導体装置の製造方法において、
上記工程（ｂ）の後、上記工程（ｃ）の前に、上記第３の単結晶半導体層の上に絶縁層を形成する工程と、
上記絶縁層の上に、Ｐ型不純物を含む半導体層を形成する工程とをさらに含み、
上記工程（ｃ）は、熱処理により上記半導体層から上記絶縁層を通過させて上記第３の単結晶半導体層にＰ型不純物を導入することにより行なわれる，半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003158949A JP4181450B2 (ja) | 2003-06-04 | 2003-06-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003158949A JP4181450B2 (ja) | 2003-06-04 | 2003-06-04 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000140292A Division JP3528756B2 (ja) | 2000-05-12 | 2000-05-12 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004006907A true JP2004006907A (ja) | 2004-01-08 |
| JP2004006907A5 JP2004006907A5 (ja) | 2005-06-09 |
| JP4181450B2 JP4181450B2 (ja) | 2008-11-12 |
Family
ID=30438233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003158949A Expired - Fee Related JP4181450B2 (ja) | 2003-06-04 | 2003-06-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4181450B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006013447A (ja) * | 2004-05-24 | 2006-01-12 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
-
2003
- 2003-06-04 JP JP2003158949A patent/JP4181450B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006013447A (ja) * | 2004-05-24 | 2006-01-12 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP4518995B2 (ja) * | 2004-05-24 | 2010-08-04 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4181450B2 (ja) | 2008-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3528756B2 (ja) | 半導体装置 | |
| KR100630110B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US8420493B2 (en) | SOI SiGe-base lateral bipolar junction transistor | |
| US7060579B2 (en) | Increased drive current by isotropic recess etch | |
| US8358012B2 (en) | Metal semiconductor alloy structure for low contact resistance | |
| US20060226446A1 (en) | Bipolar transistor and method for fabricating the same | |
| JP2001332563A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP2008504682A (ja) | トランジスタ形成方法 | |
| JP4138806B2 (ja) | バイポーラトランジスタの形成方法 | |
| JP2001035858A (ja) | 半導体装置及びその製造方法 | |
| US7091578B2 (en) | Bipolar junction transistors and methods of manufacturing the same | |
| US7368361B2 (en) | Bipolar junction transistors and method of manufacturing the same | |
| US11894450B2 (en) | Lateral bipolar transistor with emitter and collector regions including portions within In-insulator layer cavities and method | |
| JP4181450B2 (ja) | 半導体装置の製造方法 | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| US20240079473A1 (en) | Method for forming a transistor with a conductivity doped base structure | |
| JP2004311971A (ja) | バイポーラトランジスタおよびその製造方法 | |
| KR20060062487A (ko) | 바이폴라 트랜지스터 및 그 제조방법 | |
| JP2006294887A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP2000332025A (ja) | 半導体装置及びその製造方法 | |
| JP2005079518A (ja) | 半導体装置及びその製造方法 | |
| JP2007073992A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2004296861A (ja) | 半導体装置の製造方法 | |
| JPH09219407A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2000306918A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040824 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040824 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080829 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20110905 |
|
| LAPS | Cancellation because of no payment of annual fees |