JP2003520483A - 位相ロックループの捕捉及びロック特性を改良する方法及び装置 - Google Patents
位相ロックループの捕捉及びロック特性を改良する方法及び装置Info
- Publication number
- JP2003520483A JP2003520483A JP2001552528A JP2001552528A JP2003520483A JP 2003520483 A JP2003520483 A JP 2003520483A JP 2001552528 A JP2001552528 A JP 2001552528A JP 2001552528 A JP2001552528 A JP 2001552528A JP 2003520483 A JP2003520483 A JP 2003520483A
- Authority
- JP
- Japan
- Prior art keywords
- error signal
- phase
- signal
- zero
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 23
- 238000006073 displacement reaction Methods 0.000 claims abstract description 35
- 230000010354 integration Effects 0.000 claims description 12
- 238000004088 simulation Methods 0.000 description 5
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
捕捉及びロック特性を改良した位相ロックループが提供される。第１の変位誤差信号、直角誤差信号及び第２の変位誤差信号を発生する。第２の変位誤差信号が第１の変位誤差信号及び直角誤差信号の利点を組合せて、理想的な誤差信号を更によく近似し、虚偽のロックを回避する。
Description
【０００１】
本発明は全般的に位相ロックループに関する。更に具体的に言えば、本発明は
２相位相ロックループの捕捉及びロック(lock)特性を改善する方法と装置に関す
る。
２相位相ロックループの捕捉及びロック(lock)特性を改善する方法と装置に関す
る。
【０００２】
位相ロックループ（phase lock loop ；ＰＬＬ）は、入力信号及び基準信号の
位相を有効にロックする回路である。普通のＰＬＬは、調節自在の帯域幅を持つ
非誘導性の同調可能な能動フィルタということが出来る。基準信号と入力信号の
間の位相差が一定であるとき、位相ロックループがロックされる。入力信号又は
基準信号の何れかの位相が変化すると、ＰＬＬ内の位相検出器が、位相変化の大
きさと極性に比例する誤差信号を発生する。この誤差信号が基準信号の位相を変
化させ、これによって再びロック状態が確立される。ＰＬＬは、ＦＭ無線復調（
オージオ信号は単にその誤差信号である）、周波数偏移キーイング（ＦＳＫ）復
調、周波数合成、データ同期、信号調整及び電動機速度制御等を含む広い範囲の
種々の用途に使われている。発電機励磁装置の分野では、サイリスタ・ブリッジ
を使って、発電機の励磁を制御し、サイリスタ・ブリッジのゲート制御を管理す
る為に、位相ロックループを用いることが出来る。
位相を有効にロックする回路である。普通のＰＬＬは、調節自在の帯域幅を持つ
非誘導性の同調可能な能動フィルタということが出来る。基準信号と入力信号の
間の位相差が一定であるとき、位相ロックループがロックされる。入力信号又は
基準信号の何れかの位相が変化すると、ＰＬＬ内の位相検出器が、位相変化の大
きさと極性に比例する誤差信号を発生する。この誤差信号が基準信号の位相を変
化させ、これによって再びロック状態が確立される。ＰＬＬは、ＦＭ無線復調（
オージオ信号は単にその誤差信号である）、周波数偏移キーイング（ＦＳＫ）復
調、周波数合成、データ同期、信号調整及び電動機速度制御等を含む広い範囲の
種々の用途に使われている。発電機励磁装置の分野では、サイリスタ・ブリッジ
を使って、発電機の励磁を制御し、サイリスタ・ブリッジのゲート制御を管理す
る為に、位相ロックループを用いることが出来る。
【０００３】
公知のＰＬＬは、ＰＬＬに対する位相入力が反転するとき、適切な速度及び信
頼性が得られない。比較的大きな位相変化がある場合、既存のＰＬＬは満足に動
作せず、ある誤った又は「虚偽」のロック領域を持つことがある。
頼性が得られない。比較的大きな位相変化がある場合、既存のＰＬＬは満足に動
作せず、ある誤った又は「虚偽」のロック領域を持つことがある。
【０００４】
２つの正弦信号の間の角度は、一方の信号を他方の信号で除したものの逆正接
(arctan)によって表すことが出来る。ＰＬＬはこの数式によって形成される誤差
信号を使って、ロック特性を改善することが出来るが、この方法は計算が複雑で
、装備を必要とし、ある用途に対しては十分に頑丈ではない。
(arctan)によって表すことが出来る。ＰＬＬはこの数式によって形成される誤差
信号を使って、ロック特性を改善することが出来るが、この方法は計算が複雑で
、装備を必要とし、ある用途に対しては十分に頑丈ではない。
【０００５】
位相ロックループ、特に発電機励磁装置に関連して使われるような２相ロック
ループに於けるロック及び捕捉特性及び範囲を高めることが非常に望ましい。更
に、ＰＬＬの線形動作範囲を普通のＰＬＬの９０°を超えて拡大することが望ま
しい。更に、ＰＬＬの元の帯域幅を超えずに、ロック作用を改善することが望ま
しい。
ループに於けるロック及び捕捉特性及び範囲を高めることが非常に望ましい。更
に、ＰＬＬの線形動作範囲を普通のＰＬＬの９０°を超えて拡大することが望ま
しい。更に、ＰＬＬの元の帯域幅を超えずに、ロック作用を改善することが望ま
しい。
【０００６】
本発明は、計算が簡単であるが、頑丈な形でロック性能を改善するＰＬＬ及び
方法を提供することにより、上に述べた従来の問題を克服して、これまでにない
利点を達成する。実施例では、位相ロックループの誤差を決定する為に、Ｖｃｏ
ｓ及びＶｓｉｎを正弦電圧信号として、ｅｄ＝Ｖｃｏｓ＊Ｃｏｓ（位相）＋Ｖｓ
ｉｎ＊Ｓｉｎ（位相）である第１の変位誤差信号ｅｄを発生し、ｅｑ＝−Ｖｃｏ
ｓ＊Ｓｉｎ（位相）＋Ｖｓｉｎ＊Ｃｏｓ（位相）である直角誤差信号ｅｑを発生
し、第２の変位誤差信号ｅｃを発生する。第２の変位誤差信号ｅｃは、直角誤差
信号ｅｑがゼロより小さいか又はそれに等しい場合は、ｅｃ＝ｅｄであり、また
ｅｄがゼロより大きいかそれに等しく且つｅｑがゼロより大きい場合は、ｅｃ＝
ｅｄ＋３＊ｅｑであり、そしてｅｄがゼロより小さく且つｅｑがゼロより大きい
場合は、ｅｃ＝ｅｄ−３＊ｅｑである。この第２の変位誤差信号ecを使ってＰＬ
Ｌの誤差を決定する。
方法を提供することにより、上に述べた従来の問題を克服して、これまでにない
利点を達成する。実施例では、位相ロックループの誤差を決定する為に、Ｖｃｏ
ｓ及びＶｓｉｎを正弦電圧信号として、ｅｄ＝Ｖｃｏｓ＊Ｃｏｓ（位相）＋Ｖｓ
ｉｎ＊Ｓｉｎ（位相）である第１の変位誤差信号ｅｄを発生し、ｅｑ＝−Ｖｃｏ
ｓ＊Ｓｉｎ（位相）＋Ｖｓｉｎ＊Ｃｏｓ（位相）である直角誤差信号ｅｑを発生
し、第２の変位誤差信号ｅｃを発生する。第２の変位誤差信号ｅｃは、直角誤差
信号ｅｑがゼロより小さいか又はそれに等しい場合は、ｅｃ＝ｅｄであり、また
ｅｄがゼロより大きいかそれに等しく且つｅｑがゼロより大きい場合は、ｅｃ＝
ｅｄ＋３＊ｅｑであり、そしてｅｄがゼロより小さく且つｅｑがゼロより大きい
場合は、ｅｃ＝ｅｄ−３＊ｅｑである。この第２の変位誤差信号ecを使ってＰＬ
Ｌの誤差を決定する。
【０００７】
頑丈であるが、計算が簡単になる形で、改良されたＰＬＬ捕捉及びロック特性
を達成する為に、従来の誤差信号ｅｄを信号ｅｃに置き換える。
を達成する為に、従来の誤差信号ｅｄを信号ｅｃに置き換える。
【０００８】
本発明の特長並びに利点は、以下図面について詳しく説明するところを読めば
、更に完全に理解されよう。
、更に完全に理解されよう。
【０００９】
図１には、本発明を実施するのに適した２相位相ロックループ（ＰＬＬ）が示
されている。復調器１０が、互いに約９０°ずれた正弦電圧信号である入力Vcos
及びVsinを受取るように接続されている。復調器１０は、後で詳しく説明するフ
ィードバック・ループから余弦及び正弦位相信号をも受取るように接続されてい
る。これらの入力信号に基づいて、復調器１０が誤差信号ｅｄを発生するが、従
来のＰＬＬでは、この誤差信号は典型的には次のように定義される。
されている。復調器１０が、互いに約９０°ずれた正弦電圧信号である入力Vcos
及びVsinを受取るように接続されている。復調器１０は、後で詳しく説明するフ
ィードバック・ループから余弦及び正弦位相信号をも受取るように接続されてい
る。これらの入力信号に基づいて、復調器１０が誤差信号ｅｄを発生するが、従
来のＰＬＬでは、この誤差信号は典型的には次のように定義される。
【００１０】
ｅｄ＝Ｖｃｏｓ＊Ｃｏｓ（位相）＋Ｖｓｉｎ＊Ｓｉｎ（位相） （１）。
【００１１】
即ち、復調器がこれらの積を発生すると共に加算し、その結果を誤差信号ｅｄ
として出力する。この後、信号ｅｄが２つの別々の並列通路で処理される。比例
通路では、誤差信号ｅｄが増幅器１２に対する入力として供給され、この増幅器
が利得係数Ｋｐだけ、誤差信号ｅｄを直線的に増幅する。従来、Ｋｐは、ループ
に所望の帯域幅が達成されるように設定される。積分通路では、誤差信号ｅｄが
積分器１４（ここでｓはラプラース演算子である）に供給され、この積分器がＫ
ｉの積分係数を使って誤差信号を積分する。従来、Ｋｉは所望の整定時間内に定
常状態でゼロの位相誤差を達成するように設定される。積分誤差信号はリミッタ
１５で制限することが出来る。夫々比例通路及び積分通路からの増幅誤差信号及
び積分誤差信号が、加算器１６に対する入力として供給される。この加算器が信
号を算術的に加算して加算出力を発生する。この加算出力はリミッタ１５で制限
することも出来、その後第２の積分器１８に供給される。第２の積分器が２ｐｉ
の積分係数を使って加算出力を積分する。この２ｐｉの係数は、ヘルツから毎秒
ラジアンへの倍率を意味するだけである。積分された加算信号がＰＬＬの出力に
得られ、これは入力正弦信号の間の位相誤差を表す。
として出力する。この後、信号ｅｄが２つの別々の並列通路で処理される。比例
通路では、誤差信号ｅｄが増幅器１２に対する入力として供給され、この増幅器
が利得係数Ｋｐだけ、誤差信号ｅｄを直線的に増幅する。従来、Ｋｐは、ループ
に所望の帯域幅が達成されるように設定される。積分通路では、誤差信号ｅｄが
積分器１４（ここでｓはラプラース演算子である）に供給され、この積分器がＫ
ｉの積分係数を使って誤差信号を積分する。従来、Ｋｉは所望の整定時間内に定
常状態でゼロの位相誤差を達成するように設定される。積分誤差信号はリミッタ
１５で制限することが出来る。夫々比例通路及び積分通路からの増幅誤差信号及
び積分誤差信号が、加算器１６に対する入力として供給される。この加算器が信
号を算術的に加算して加算出力を発生する。この加算出力はリミッタ１５で制限
することも出来、その後第２の積分器１８に供給される。第２の積分器が２ｐｉ
の積分係数を使って加算出力を積分する。この２ｐｉの係数は、ヘルツから毎秒
ラジアンへの倍率を意味するだけである。積分された加算信号がＰＬＬの出力に
得られ、これは入力正弦信号の間の位相誤差を表す。
【００１２】
ＰＬＬの出力が図１に示すフィードバック・ループにも供給される。具体的に
言うと、出力位相が処理装置２０に供給され、この装置が出力信号の余弦値及び
正弦値を発生し、この余弦値及び正弦値を復調器１０に対する入力として供給す
る。余弦値及び正弦値を使って、上に述べたように誤差信号ｅｄを決定する。
言うと、出力位相が処理装置２０に供給され、この装置が出力信号の余弦値及び
正弦値を発生し、この余弦値及び正弦値を復調器１０に対する入力として供給す
る。余弦値及び正弦値を使って、上に述べたように誤差信号ｅｄを決定する。
【００１３】
図２には、図１のＰＬＬのＰＬＬ誤差特性のグラフが示されている。信号ｅｄ
は元の直接的なＰＬＬ誤差信号であり、正弦状である。誤差特性が、準安定領域
２２と、位相変化があった場合に比較的遅い回復を予想することの出来る領域２
４とを含む。これは、領域２４では殆ど誤差がないからである。これは「虚偽の
ロック」と呼ばれる。所望の線形特性２６も図２に示されている。
は元の直接的なＰＬＬ誤差信号であり、正弦状である。誤差特性が、準安定領域
２２と、位相変化があった場合に比較的遅い回復を予想することの出来る領域２
４とを含む。これは、領域２４では殆ど誤差がないからである。これは「虚偽の
ロック」と呼ばれる。所望の線形特性２６も図２に示されている。
【００１４】
本発明の実施例では、次に述べる方式を使うことにより、図２に示した捕捉及
びロック特性をかなり改善することが出来る。前掲の式（１）に示す第１の変位
誤差信号ｅｄを発生する他に、ｅｑ＝−Ｖｃｏｓ＊Ｓｉｎ（位相）＋Ｖｓｉｎ＊
Ｃｏｓ（位相）という式に従って、直角誤差信号ｅｑを発生する。これらの２つ
の信号ｅｄ及びｅｑを使って、（例えば図１の復調器１０で）第２の変位誤差信
号ｅｃを次のように発生する。
びロック特性をかなり改善することが出来る。前掲の式（１）に示す第１の変位
誤差信号ｅｄを発生する他に、ｅｑ＝−Ｖｃｏｓ＊Ｓｉｎ（位相）＋Ｖｓｉｎ＊
Ｃｏｓ（位相）という式に従って、直角誤差信号ｅｑを発生する。これらの２つ
の信号ｅｄ及びｅｑを使って、（例えば図１の復調器１０で）第２の変位誤差信
号ｅｃを次のように発生する。
【００１５】
ｅｃ＝ｅｄ ｅｑ≦０のとき、
ｅｃ＝ｅｄ＋３ｅｑ ｅｄ≧０且つｅｑ＞０のとき、
ｅｃ＝ｅｄ−３ｅｑ ｅｄ＜０且つｅｑ＞０のとき。
【００１６】
この実施例では、第２の変位誤差信号ｅｃが、図１の第１の変位誤差信号ｅｄ
の代わりになる。第２の変位誤差信号ｅｃは理想的な又は所望の線形特性に対す
る近似の一例である。この例は計算は簡単であるが、図３について述べるように
、頑丈で非常に有効である。
の代わりになる。第２の変位誤差信号ｅｃは理想的な又は所望の線形特性に対す
る近似の一例である。この例は計算は簡単であるが、図３について述べるように
、頑丈で非常に有効である。
【００１７】
図３は、今述べた方式を使う図１のＰＬＬ誤差のグラフである。図３は、第１
の変位誤差信号ｅｄを信号３０として示し、直角誤差信号ｅｑを信号３２として
示し、第２の変位誤差信号ｅｃを信号３４として示している。理想的な誤差信号
が波形３６として示されている。このグラフから判るように、第２の変位誤差信
号は、比較的簡単であるが、理想的な誤差信号３６をかなりよく近似している。
の変位誤差信号ｅｄを信号３０として示し、直角誤差信号ｅｑを信号３２として
示し、第２の変位誤差信号ｅｃを信号３４として示している。理想的な誤差信号
が波形３６として示されている。このグラフから判るように、第２の変位誤差信
号は、比較的簡単であるが、理想的な誤差信号３６をかなりよく近似している。
【００１８】
図４−７には、制御装置の積分通路を１００Ｈｚに設定する６０Ｈｚ線路に対
するＰＬＬに対する、ＭＡＴＬＡＢシミュレータを使ったシミュレーションが示
されている。図４は、従来の誤差信号ｅｄだけを使う図１のＰＬＬの積分通路に
生ずる擾乱の結果を示している。図５は同じＰＬＬに於ける同じ擾乱の直角誤差
信号を示している。図６は、同じ擾乱に対し、第２の変位誤差信号ｅｃを使う同
じＰＬＬに対する全体的な誤差を示している。図７は、同じ擾乱に対し、同じＰ
ＬＬに対する直角誤差信号を示している。第２の変位誤差信号ｅｃを使うと、図
４−７に示す例では、大きな信号状態に於ける同じＰＬＬの捕捉及びロック特性
がかなり改善されることが理解されよう。更に、第２の変位誤差信号ｅｃを使っ
ても、位相誤差が約９０°を超えるまで、第１の変位誤差信号ｅｄだけを使った
場合に比べて、全体的な誤差に大きな影響がないことが理解されよう。ｅｑはこ
の９０°の点までは負であり、これまで説明したように、ｅｑが正になるまで、
ｅｑはｅｃの一部分を形成するのに使わない。この為、第２の変位誤差信号ｅｃ
は第１の変位誤差信号ｅｄだけを使った場合を超えて、ＰＬＬの線形動作範囲を
拡大する為に使うことが出来る補助信号として有効に働く。
するＰＬＬに対する、ＭＡＴＬＡＢシミュレータを使ったシミュレーションが示
されている。図４は、従来の誤差信号ｅｄだけを使う図１のＰＬＬの積分通路に
生ずる擾乱の結果を示している。図５は同じＰＬＬに於ける同じ擾乱の直角誤差
信号を示している。図６は、同じ擾乱に対し、第２の変位誤差信号ｅｃを使う同
じＰＬＬに対する全体的な誤差を示している。図７は、同じ擾乱に対し、同じＰ
ＬＬに対する直角誤差信号を示している。第２の変位誤差信号ｅｃを使うと、図
４−７に示す例では、大きな信号状態に於ける同じＰＬＬの捕捉及びロック特性
がかなり改善されることが理解されよう。更に、第２の変位誤差信号ｅｃを使っ
ても、位相誤差が約９０°を超えるまで、第１の変位誤差信号ｅｄだけを使った
場合に比べて、全体的な誤差に大きな影響がないことが理解されよう。ｅｑはこ
の９０°の点までは負であり、これまで説明したように、ｅｑが正になるまで、
ｅｑはｅｃの一部分を形成するのに使わない。この為、第２の変位誤差信号ｅｃ
は第１の変位誤差信号ｅｄだけを使った場合を超えて、ＰＬＬの線形動作範囲を
拡大する為に使うことが出来る補助信号として有効に働く。
【００１９】
以上の説明には色々な細部が含まれているが、それを本発明の制約と解しては
ならない。ここで述べた多くの細部は、特許請求の範囲並びにその均等物によっ
て定められた本発明の範囲を逸脱せずに、変えることが出来る。
ならない。ここで述べた多くの細部は、特許請求の範囲並びにその均等物によっ
て定められた本発明の範囲を逸脱せずに、変えることが出来る。
【図１】
本発明を実施するのに適した２相位相ロックループの一例の回路図。
【図２】
従来のロック方式を用いた図１のＰＬＬの誤差特性を示すグラフ。
【図３】
本発明による方式を用いた図１のＰＬＬの誤差特性を示すグラフ。
【図４】
従来のロック方式を本発明の方式と比較したＭＡＴＬＡＢシミュレーションを
示すグラフ。
示すグラフ。
【図５】
従来のロック方式を本発明の方式と比較したＭＡＴＬＡＢシミュレーションを
示すグラフ。
示すグラフ。
【図６】
従来のロック方式を本発明の方式と比較したＭＡＴＬＡＢシミュレーションを
示すグラフ。
示すグラフ。
【図７】
従来のロック方式を本発明の方式と比較したＭＡＴＬＡＢシミュレーションを
示すグラフ。
示すグラフ。
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ，
ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ
Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ
，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，
ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，Ｇ
Ｍ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ
，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，
ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，
ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，Ｂ
Ｚ，ＣＡ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ
，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，
ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，Ｊ
Ｐ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ
，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，
ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，Ｒ
Ｏ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ
，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，
ＹＵ，ＺＡ，ＺＷ
Claims (14)
- 【請求項１】 位相ロックループの誤差を決定する方法に於て、 Ｖｃｏｓ及びＶｓｉｎを正弦電圧信号として、ｅｄ＝Ｖｃｏｓ＊Ｃｏｓ（位相
）＋Ｖｓｉｎ＊Ｓｉｎ（位相）である第１の変位誤差信号を発生する工程と、 ｅｑ＝−Ｖｃｏｓ＊Ｓｉｎ（位相）＋Ｖｓｉｎ＊Ｃｏｓ（位相）である直角誤
差信号ｅｑを発生する工程と、 第２の変位誤差信号ｅｃを発生する工程であって、前記直角誤差信号ｅｑがゼ
ロ未満であるか又はそれに等しい場合、ｅｃ＝ｅｄであり、ｅｄがゼロより大き
いかそれに等しく且つｅｑがゼロより大きいとき、Ｘを乗数として、ｅｃ＝ｅｄ
＋Ｘ＊ｅｑであり、ｅｄがゼロより小さく且つｅｑがゼロより大きいとき、ｅｃ
＝ｅｄ−Ｘ＊ｅｑである、工程と、 前記第２の変位誤差信号を使って位相ロックループの誤差を決定する工程と、
を含む方法。 - 【請求項２】 前記正弦電圧信号Ｖｃｏｓ及びＶｓｉｎが約９０°離れてい
る請求項１記載の方法。 - 【請求項３】 Ｘが３である請求項１記載の方法。
- 【請求項４】 前記決定する工程が、 前記第２の変位誤差信号ｅｃを、該誤差信号ｅｃが利得係数だけ増幅される比
例通路へ供給する工程と、 前記第２の変位誤差信号ｅｃを、該誤差信号ｅｃが積分される積分通路へ供給
する工程と、 増幅された信号及び積分された信号を加算して加算信号を発生する工程と、 該加算信号の２度目の積分を実施して、位相ロックループ内の誤差を表す出力
を発生する工程と、 によって実施される請求項１記載の方法。 - 【請求項５】 第１及び第２の正弦信号を受取ると共に、第１及び第２の位
相信号を受取るように接続されて、誤差信号を発生する復調器と、 前記誤差信号を受取るように接続されていて、前記誤差信号を利得係数だけ増
幅して増幅誤差信号を発生する増幅器と、 前記誤差信号を受取るように接続されていて、該誤差信号を積分して積分誤差
信号を発生する第１の積分器と、 増幅誤差信号及び積分誤差信号の両方を受取るように接続され、加算信号を発
生する加算器と、 前記加算信号を受取り、該加算信号の積分を実施して出力位相誤差信号を発生
するように接続された第２の積分器と、 前記出力位相誤差信号を受取って、該出力位相誤差信号から第１及び第２の位
相信号を発生するように接続されたフィードバック・ループとを有し、 前記誤差信号を発生する前記復調器は、［イ］Ｖｃｏｓ及びＶｓｉｎを正弦電
圧信号として、ｅｄ＝Ｖｃｏｓ＊Ｃｏｓ（位相）＋Ｖｓｉｎ＊Ｓｉｎ（位相）で
ある第１の変位誤差信号ｅｄを発生し、［ロ］ｅｑ＝−Ｖｃｏｓ＊Ｓｉｎ（位相
）＋Ｖｓｉｎ＊Ｃｏｓ（位相）である直角誤差信号ｅｑを発生し、［ハ］第２の
誤差信号ｅｃを発生し、ここで、直角誤差信号ｅｑがゼロより小さいか又はそれ
に等しい場合、ｅｃ＝ｅｄであり、ｅｄがゼロより大きいかそれに等しく且つｅ
ｑがゼロより大きい場合、ｅｃ＝ｅｄ＋３＊ｅｑであり、ｅｄがゼロより小さく
且つｅｑがゼロより大きい場合、ｅｃ＝ｅｄ−３＊ｅｑであり、［ニ］前記第２
の誤差信号を前記復調器から出力される前記誤差信号として使う、位相ロックル
ープ。 - 【請求項６】 前記第１及び第２の位相信号が出力位相誤差信号の余弦及び
正弦である請求項５記載の位相ロックループ。 - 【請求項７】 前記第１及び第２の正弦電圧信号が発電機から取出される請
求項５記載の位相ロックループ。 - 【請求項８】 ２つの位相信号を捕捉してロックする方法に於て、 Ｖｃｏｓ及びＶｓｉｎを正弦電圧信号として、ｅｄ＝Ｖｃｏｓ＊Ｃｏｓ（位相
）＋Ｖｓｉｎ＊Ｓｉｎ（位相）である、第１及び第２の信号の間の第１の変位誤
差を表す第１の変位誤差信号ｅｄを発生する工程と、 ｅｑ＝−Ｖｃｏｓ＊Ｓｉｎ（位相）＋Ｖｓｉｎ＊Ｃｏｓ（位相）である、前記
第１及び第２の信号の間の直角誤差を表す直角誤差信号ｅｑを発生する工程と、 第１及び第２の信号の間の第２の変位誤差を表す第２の変位誤差信号ｅｃを発
生する工程であって、Ｘを乗数として、直角誤差信号ｅｑがゼロより小さいか又
はそれに等しい場合、ｅｃ＝ｅｄであり、ｅｄがゼロより大きいかそれに等しく
且つｅｑがゼロより大きい場合、ｅｃ＝ｅｄ＋Ｘ＊ｅｑであり、ｅｄがゼロより
小さく且つｅｑがゼロより大きい場合、ｅｃ＝ｅｄ−Ｘ＊ｅｑである、工程と、 前記第２の変位誤差信号を用いて、前記第１及び第２の信号の間の全体的な誤
差を決定する工程と、 を含む方法。 - 【請求項９】 Ｘが３である請求項８記載の方法。
- 【請求項１０】 前記正弦電圧信号Ｖｃｏｓ及びＶｓｉｎが約９０°離れて
いる請求項８記載の方法。 - 【請求項１１】 前記決定する工程が、 前記第２の変位誤差信号ｅｃを、該誤差信号ｅｃが利得係数だけ増幅される比
例通路へ供給する工程と、 前記第２の変位誤差信号ｅｃを、該誤差信号ｅｃが積分される積分通路へ供給
する工程と、 増幅された信号及び積分された信号を加算して加算信号を発生する工程と、 該加算信号の２回目の積分を実施して、位相ロックループ内の誤差を表す出力
を発生する工程と、 によって行われる請求項８記載の方法。 - 【請求項１２】 第１及び第２の正弦信号の位相をロックする位相ロックル
ープに於て、 第１及び第２の正弦信号を受取ると共に、第１及び第２の位相信号を受取るよ
うに接続されていて、誤差信号を発生する復調器と、 前記誤差信号を受取るように接続されていて、前記誤差信号を利得係数だけ増
幅して増幅誤差信号を発生する増幅器と、 前記誤差信号を受取るように接続されていて、前記誤差信号を積分して積分誤
差信号を発生する積分器と、 増幅誤差信号及び積分誤差信号の両方を受取るように接続されていて、加算信
号を発生する加算器と、 前記加算信号を受取ると共に該加算信号の積分を実施するように接続されてい
て、出力位相誤差信号を発生する別の積分器と、 前記出力位相誤差信号を受取ると共に、前記出力位相誤差信号から第１及び第
２の位相信号を発生するように接続されているフィードバック・ループとを有し
、 前記誤差信号を発生する前記復調器は、［イ］Ｖｃｏｓ及びＶｓｉｎを正弦電
圧信号として、ｅｄ＝Ｖｃｏｓ＊Ｃｏｓ（位相）＋Ｖｓｉｎ＊Ｓｉｎ（位相）で
ある第１の変位誤差信号ｅｄを発生し、［ロ］ｅｑ＝−Ｖｃｏｓ＊Ｓｉｎ（位相
）＋Ｖｓｉｎ＊Ｃｏｓ（位相）である直角誤差信号ｅｑを発生し、［ハ］第２の
誤差信号ｅｃを発生し、ここで、直角誤差信号ｅｑがゼロより小さいか又はそれ
に等しい場合、ｅｃ＝ｅｄであり、ｅｄがゼロより大きいかそれに等しく且つｅ
ｑがゼロより大きい場合、ｅｃ＝ｅｄ＋３＊ｅｑであり、ｅｄがゼロより小さく
且つｅｑがゼロより大きい場合、ｅｃ＝ｅｄ−３＊ｅｑであり、［ニ］前記第２
の誤差信号を前記復調器から出力される前記誤差信号として使う、位相ロックル
ープ。 - 【請求項１３】 前記第１及び第２の位相信号が出力位相誤差信号の余弦及
び正弦である請求項１２記載の位相ロックループ。 - 【請求項１４】 前記第１及び第２の正弦電圧信号が発電機から取出される
請求項１２記載の位相ロックループ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/479,846 | 2000-01-10 | ||
| US09/479,846 US6255871B1 (en) | 2000-01-10 | 2000-01-10 | Method and apparatus for improving capture and lock characteristics of phase lock loops |
| PCT/US2001/000695 WO2001052419A1 (en) | 2000-01-10 | 2001-01-10 | Method and apparatus for improving capture and lock characteristics of phase lock loops |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003520483A true JP2003520483A (ja) | 2003-07-02 |
Family
ID=23905685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001552528A Withdrawn JP2003520483A (ja) | 2000-01-10 | 2001-01-10 | 位相ロックループの捕捉及びロック特性を改良する方法及び装置 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US6255871B1 (ja) |
| EP (1) | EP1163726A4 (ja) |
| JP (1) | JP2003520483A (ja) |
| KR (1) | KR20010104722A (ja) |
| CN (1) | CN1193504C (ja) |
| AU (1) | AU781308B2 (ja) |
| BR (1) | BR0103914A (ja) |
| RU (1) | RU2255418C2 (ja) |
| WO (1) | WO2001052419A1 (ja) |
| ZA (1) | ZA200107873B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002344311A (ja) * | 2001-05-16 | 2002-11-29 | Nec Miyagi Ltd | Ｐｌｌ回路 |
| JP2009017408A (ja) * | 2007-07-06 | 2009-01-22 | Furuno Electric Co Ltd | 基準周波数発生装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6839645B2 (en) * | 2002-04-17 | 2005-01-04 | General Electric Company | Method and apparatus to perform poly-phase instrumentation with single-phase instruments |
| EP1884031A4 (en) * | 2005-05-25 | 2014-01-22 | Broadcom Corp | PLL WITH PHASE CONTROL AND RESYNCHRONIZATION |
| CN101232362B (zh) * | 2008-01-21 | 2010-12-08 | 中兴通讯股份有限公司 | 一种频率综合器防假锁的方法 |
| JP6121135B2 (ja) * | 2012-10-31 | 2017-04-26 | ラピスセミコンダクタ株式会社 | 同期化回路及びこれを含むクロックデータリカバリ回路 |
| CN103457629B (zh) * | 2013-09-05 | 2015-03-25 | 中国电子科技集团公司第十研究所 | Pn码环辅助鉴相电路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6118221A (ja) * | 1984-07-04 | 1986-01-27 | Kokusai Denshin Denwa Co Ltd <Kdd> | 位相同期回路 |
| JPH0824260B2 (ja) * | 1987-05-26 | 1996-03-06 | 日本電気株式会社 | 位相比較器 |
| JP2610171B2 (ja) * | 1988-08-31 | 1997-05-14 | 日本電気エンジニアリング株式会社 | 位相同期回路 |
| JP3137370B2 (ja) * | 1991-08-07 | 2001-02-19 | 株式会社東芝 | デジタルｐｌｌ回路 |
| JP3861291B2 (ja) * | 1995-04-21 | 2006-12-20 | ソニー株式会社 | 位相同期方法及び回路 |
| US5742207A (en) * | 1996-07-25 | 1998-04-21 | Rockwell International Corporation | Tracking loop having instantaneous frequency shift protection |
| US5939949A (en) * | 1998-03-16 | 1999-08-17 | National Semiconductor Corporation | Self-adjusting startup control for charge pump current source in phase locked loop |
-
2000
- 2000-01-10 US US09/479,846 patent/US6255871B1/en not_active Expired - Fee Related
-
2001
- 2001-01-10 KR KR1020017011351A patent/KR20010104722A/ko not_active Application Discontinuation
- 2001-01-10 JP JP2001552528A patent/JP2003520483A/ja not_active Withdrawn
- 2001-01-10 WO PCT/US2001/000695 patent/WO2001052419A1/en not_active Application Discontinuation
- 2001-01-10 EP EP01901911A patent/EP1163726A4/en not_active Ceased
- 2001-01-10 CN CNB018000509A patent/CN1193504C/zh not_active Expired - Fee Related
- 2001-01-10 BR BR0103914-8A patent/BR0103914A/pt not_active IP Right Cessation
- 2001-01-10 AU AU27763/01A patent/AU781308B2/en not_active Ceased
- 2001-01-10 RU RU2001127435/09A patent/RU2255418C2/ru not_active IP Right Cessation
- 2001-09-25 ZA ZA200107873A patent/ZA200107873B/xx unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002344311A (ja) * | 2001-05-16 | 2002-11-29 | Nec Miyagi Ltd | Ｐｌｌ回路 |
| JP2009017408A (ja) * | 2007-07-06 | 2009-01-22 | Furuno Electric Co Ltd | 基準周波数発生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6255871B1 (en) | 2001-07-03 |
| ZA200107873B (en) | 2003-01-02 |
| CN1358351A (zh) | 2002-07-10 |
| KR20010104722A (ko) | 2001-11-26 |
| AU2776301A (en) | 2001-07-24 |
| AU781308B2 (en) | 2005-05-12 |
| CN1193504C (zh) | 2005-03-16 |
| RU2255418C2 (ru) | 2005-06-27 |
| EP1163726A4 (en) | 2002-06-05 |
| WO2001052419A1 (en) | 2001-07-19 |
| EP1163726A1 (en) | 2001-12-19 |
| BR0103914A (pt) | 2001-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003520483A (ja) | 位相ロックループの捕捉及びロック特性を改良する方法及び装置 | |
| Abramovitch | Low latency demodulation for atomic force microscopes, Part II: Efficient calculation of magnitude and phase | |
| CA1321419C (en) | Phase signal filtering apparatus applicable to a global positioning system | |
| JP3184125B2 (ja) | ３相交流の位相角検出回路 | |
| TWI821789B (zh) | 具鎖相迴路機制之低通濾波系統 | |
| CN112179329A (zh) | 载波跟踪的实现系统 | |
| WO2003052936A1 (en) | Improvements relating to frequency synthesis | |
| RU2001127435A (ru) | Способ и устройство для улучшения характеристик захвата и синхронизации систем фазовой автоподстройки частоты | |
| CN102931980A (zh) | 一种基于谐振滤波的数字锁相环 | |
| JPH1098378A (ja) | Ｐｌｌ回路 | |
| JP2760123B2 (ja) | ディジタル位相同期回路 | |
| SU758527A1 (ru) | Способ автоматической подстройки частоты генератора опорного сигнала | |
| JPH02101846A (ja) | ディジタルｐｓｋ復調回路 | |
| JPH03131149A (ja) | Ｐｓｋ復調方式 | |
| NZ516280A (en) | Frequency lock loop circuit using phase discriminator, low pass filter,differentiator and integrator | |
| JPH0422575Y2 (ja) | ||
| JPH0528829Y2 (ja) | ||
| JPH0718189Y2 (ja) | 位相同期ループ回路 | |
| JPH0575348A (ja) | 位相同期受信回路 | |
| JPH04111533A (ja) | Ｐｌｌ回路 | |
| JPH04349739A (ja) | Ｐｓｋ復調用コヒーレントａｇｃ方式 | |
| KR100189936B1 (ko) | 정현파 신호를 사용한 회전각 추정 장치 및 방법 | |
| CN112671398A (zh) | 一种非正弦周期信号锁相方法及系统 | |
| JPS59147560A (ja) | 周波数弁別器 | |
| MXPA01009048A (en) | Method and apparatus for improving capture and lock characteristics of phase lock loops |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080401 |