CN1358351A - 改善锁相环捕获特性和锁相特性的方法和装置 - Google Patents

改善锁相环捕获特性和锁相特性的方法和装置 Download PDF

Info

Publication number
CN1358351A
CN1358351A CN01800050A CN01800050A CN1358351A CN 1358351 A CN1358351 A CN 1358351A CN 01800050 A CN01800050 A CN 01800050A CN 01800050 A CN01800050 A CN 01800050A CN 1358351 A CN1358351 A CN 1358351A
Authority
CN
China
Prior art keywords
signal
error signal
phase
error
vsin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01800050A
Other languages
English (en)
Other versions
CN1193504C (zh
Inventor
W·R·佩尔森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of CN1358351A publication Critical patent/CN1358351A/zh
Application granted granted Critical
Publication of CN1193504C publication Critical patent/CN1193504C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

具有改善了捕获和锁相特性的一种锁相环。产生第一个偏移误差信号、一个正交误差信号和第二个偏移误差信号,第二个偏移误差信号结合了第一个偏移误差信号和正交误差信号的好处,从而更加理想地逼近误差信号并且避免假锁定。

Description

改善锁相环捕获特性和锁相特性的方法和装置
发明背景
总的来说本发明涉及锁相环。具体而言，本发明涉及改善双相位锁相环的捕获和锁相特性的方法和装置。
锁相环(PLL)是能够有效地将输入信号跟基准信号的相位锁定的一种电路。传统锁相环可以被看作一种带宽可以调整的无感可调谐有源滤波器。当基准信号跟输入信号之间的相位差是一个常数的时候，锁相环就被锁定。如果输入信号或者基准信号改变相位，锁相环中间的一个相位检波器就会产生一个误差信号，这个误差信号正比于相位变化的幅度和极性。这个误差信号会导致基准信号的相位发生变化，从而再一次实现锁定。锁相环应用广泛，包括调频收音机解调(因为音频信号就是误差信号)、频移键控(FSK)解调、频率综合、数据同步、信号调节和马达速度控制等等。在发电机励磁系统中，半导体闸流管桥被用于控制发电机的励磁，可以采用锁相环对闸流管桥的栅极进行控制。
当锁相环的相位输入翻转的时候，已知的锁相环不能提供适当的速度和可靠性。当相位变化较大的时候，已有的锁相环不能够令人满意地工作，而是有一个出错区域也就是“假锁定”区域。
可以将两个正弦信号之间的角度描述为一个信号跟另外一个信号的商的反正切。锁相环能够利用这样一个误差信号来改善锁相环特性，但是这些方法计算过程复杂，需要加以改进，对于特定的应用不够坚固。
非常需要增强锁相环的锁相和捕获特性以及锁相范围，特别是对于双相位锁相环更是如此，比方说用于发电机励磁系统的那些锁相环。还需要提高锁相环的线性工作范围，使它超过传统锁相环90度的线性工作范围。还需要改善锁相环的锁相性能而不超过原来的带宽。
发明简述
本发明通过提供一种锁相环和方法，改善锁相性能，能够解决现有技术中的上述问题，并且具有其它优点，这种锁相环和方法计算过程简单，同时又非常坚固。根据示例性的实施方案，锁相环的误差是通过以下方式来确定的：产生第一个的偏移误差信号ed，其中ed＝Vcos*Cos(相位)+Vsin*Sin(相位)，其中的Vcos和Vsin是正弦电压信号；产生一个正交误差信号eq，其中eq＝-Vcos*Sin(相位)+Vsin*Cos(相位)；产生第二个偏移误差信号ec，其中当正交误差信号eq小于或者等于0的时候，ec＝ed，当ed大于或者等于0而且eq大于0的时候，ec＝ed+3*eq，当ed小于0而且eq大于0的时候，ec＝ed-3*eq；利用第二个偏移误差信号ec确定锁相环误差。
这个信号ec用一种计算过程简单同时又坚固的方式替换传统误差信号ed来提高锁相环的捕获和锁相特性。
附图简述
通过阅读以下详细描述同时参考附图，会更好地理解本发明的特征和优点，在这些附图中：
图1是适合于实施本发明双相位锁相环的一个实例；
图2是图1所示利用传统锁相技术的锁相环的误差特性的一个图形描述；
图3是图1所示利用本发明的技术的锁相环误差特性的一个图形描述；和
图4～7给出了将传统锁相技术跟本发明进行比较的MATLAB仿真结果。
发明详述
现在参考图1，其中画出了适合于本发明的一个双相位锁相环。解调器10用于接收输入信号Vcos和Vsin，这两个信号是互相之间相差大约90度的正弦电压信号。解调器10还从反馈环路接收余弦和正弦相位信号，这一点将在后面详细描述。在这些输入信号的基础之上，解调器10产生一个误差信号ed，在传统锁相环中它被定义为：
Ed＝Vcos*Cos(相位)+Vsin*Sin(相位)    (1)
也就是说解调器10产生这些乘积的和，并且将结果作为误差信号ed输出。然后在两条独立的并行路径中处理信号ed。在比例路径中，误差信号ed被输入给放大器12，这个放大器用放大倍数Kp线性地放大这个误差信号ed。Kp常常被设置成使这个环路获得所需要的带宽。在积分路径中，误差信号ed被提供给一个积分器14(在这里s是拉普拉斯运算符)，这个积分器用一个积分因子Ki对误差信号进行积分。传统的Ki在需要的稳定时间内被设置成在稳态的时候获得0相位误差。误差信号的积分可以由限幅器15限幅。分别从比例路径和积分路径获得的放大了的积分误差10信号被提供给加法器16的输入端，这个加法器将这些信号加起来，产生一个和输出。这个和输出用限幅器17进行限幅，然后提供给第二个积分器18，这个积分器用积分因子2pi对和输出进行积分。这个因子2pi只是表示从赫兹到弧度每秒的变换。积分后的和信号被作为锁相环的输出，代表输入正弦信号的相位误差。
锁相环的输出被提供给一个反馈环路，如图1所示。具体而言，这个输出相位被提供给一个处理单元20，产生输出信号的一个余弦值和一个正弦值，并且将这个余弦值和正弦值作为解调器10的输入。这些余弦值和正弦值被按照上述方式用来确定误差信号ed。
现在参考图2，其中画出了图1所示锁相环的锁相环误差特性的一个图形描述。这个信号ed是原来的直接锁相环误差信号，它是一个正弦信号。这个误差特性曲线包括一个非稳态区域22，以及在发生相位变化的时候能够缓慢地恢复的一个区域24，因为在这个区域24中误差较小。这叫做“假锁定”。在图2中还画出了所需要的线性特性26。
根据本发明的一个实施方案，按照以下技术能够明显地改善图2所示的捕获和锁相特性。除了产生公式(1)所示的第一个偏移误差信号以外，还按照公式eq＝-Vcos*Sin(相位)+Vsin*Cos(相位)产生一个正交误差信号。利用这两个相位ed和eq，按照以下参数产生第二个偏移误差信号ec(例如在图1中的解调器10中)：
ec＝ed，当eq小于或者等于0的时候；
ec＝ed+3eq，当ed大于或者等于0而且eq大于0的时候；和
ec＝ed-3eq，当ed小于0而且eq大于0的时候。
按照这个实施方案，第二个偏移误差信号ec替换图1所示的第一个偏移误差信号ed。第二个偏移误差信号cc是理想或者需要的线性特性的一个近似实例。这个实例计算过程比较简单，同时非常坚固又非常有效，如图3所示。
图3说明图1所示利用刚刚描述的技术的锁相环。在图3中信号30是第一个偏移误差信号ed，信号32是正交误差信号eq，信号34是第二个偏移误差信号ec。波形36是理想的误差信号。如图所示，虽然比较简单，但是第二个偏移误差信号能够很好地逼近理想误差信号36。
现在参考图4～7，其中给出了对于60赫兹的线路电压，100赫兹的控制器积分路径，锁相环的MATLAB仿真结果。图4说明只利用传统误差信号ed的情况下图1所示锁相环的积分路径中引入扰动的结果。图5说明同一个锁相环中相同扰动的正交误差信号。图6说明相同扰动的情况之下利用第二个偏移误差信号ec得到的同一个锁相环的总误差。图7说明在相同扰动下同一个锁相环的正交误差信号。应当认识到利用第二个偏移误差信号ec在图4～7所示实例中的大信号条件下显著地改善了相同锁相环的捕获特性和锁相特性。还应当明白跟利用第一个偏移误差信号ed相比，利用第二个偏移误差信号ec不会明显地影响总误差，直到相位误差超过大约90度。eq是一个负值直到这个90度点，eq不是用于形成ec的一部分直到eq是一个复值。这样，第二个偏移误差信号eq有效地代表了一个辅助信号，它能够被用于将锁相环的线性范围扩展到超过只利用第一个偏移误差信号ed能够达到的线性范围。
以上描述包括许多细节，但是不应当将它们看作对本发明的限制。可以改变描述的许多细节而不会偏离下面的权利要求和其法律上的等价物的本发明的范围。

Claims (14)

1.确定锁相环误差的一种方法，包括以下步骤：
产生第一个偏移误差信号ed，其中ed＝Vcos*Cos(相位)+Vsin*Sin(相位)，其中Vcos和Vsin都是正弦电压信号；
产生一个正交误差信号eq，其中eq＝Vcos*Sin(相位)+Vsin*Cos(相位)；
产生第二个偏移误差信号ec，其中当正交误差信号eq小于或者等于0的时候ec＝ed，当ed大于或者等于0并且eq大于0的时候ec＝eq+X*eq，满足以下条件的时候，ec＝ed-X*eq：
当ed小于0，eq大于0，并且X是一个乘法因子；和
利用第二个偏移误差信号确定锁相环中的误差。
2.权利要求1的方法，其中的正弦电压信号Vcos和Vsin基本上相差90度。
3.权利要求1的方法，其中X＝3。
4.权利要求1的方法，其中的确定步骤是按照以下步骤来完成的：
将第二个偏移误差信号ec提供给一条比例路径，在那里用一个增益因子放大误差信号ec；
将第二个偏移误差信号ec提供给一条积分路径，在那里对误差信号ec进行积分；
将放大之后的积分信号加起来产生一个和信号；和
对和信号进行第二次积分，产生锁相环误差的输出。
5.一种锁相环，包括：
用来接收第一个和第二个正弦信号，接收第一个和第二个相位信号的一个解调器，这个解调器产生一个误差信号；
用来接收误差信号的一个放大器，这个放大器利用一个增益因子放大误差信号，产生放大了的误差信号；
用来接收误差信号的一个积分器，这个积分器对误差信号进行积分，产生一个积分误差信号；
用来接收放大了的误差信号和积分误差信号的一个加法器，这个加法器产生一个和信号；
第二个积分器，用来接收和信号，对这个和信号进行积分，产生一个输出相位误差信号；和
一个反馈环，用来接收输出相位误差信号，从输出相位误差信号产生第一个和第二个相位信号，
其中的解调器通过产生第一个误差信号ed来产生误差信号，其中ed＝Vcos*Cos(相位)+Vsin*Sin(相位)，Vcos和Vsin是正弦电压信号；
产生一个正交误差信号eq，其中eq＝Vcos*Sin(相位)+Vsin*Cos(相位)；
产生第二个误差信号ec，当这个正交误差信号eq小于或者等于0的时候，ec＝ed，当ed大于或者等于0并且eq大于0的时候，ec＝ed+3*eq，当ed小于0而且eq大于0的时候，ec＝ed-3*eq；并且解调器将第二个误差信号用作误差信号输出。
6.权利要求5的锁相环，其中第一个和第二个相位信号是输出相位误差信号的余弦和正弦。
7.权利要求5的锁相环，其中第一个和第二个正弦电压信号是从发电机获得的。
8.捕获和锁定两个信号相位的一种方法，包括以下步骤：
产生第一个偏移误差信号ed，代表第一个和第二个信号之间的第一个偏移误差，其中ed＝Vcos*Cos(相位)+Vsin*Sin(相位)，其中Vcos和Vsin是正弦电压信号；
产生一个正交误差信号eq，代表第一个和第二个信号之间的一个正交误差，其中eq＝Vcos*Sin(相位)+Vsin*Cos(相位)；
产生第二个偏移误差信号ec，代表第一个和第二个信号之间的第二个偏移误差，其中当正交误差信号eq小于或者等于0的时候，ec＝ed，当ed大于或者等于0而且eq大于0的时候，ec＝ed+X*eq，当ed小于0而且eq大于0的时候，ec＝ed-X*eq，其中X是一个的乘法因子；和
利用第二个偏移误差信号确定第一个和第二个信号之间的总误差。
9.权利要求8的方法，其中X＝3。
10.权利要求8的方法，其中的正弦电压信号Vcos和Vsin互相之间相差大约90度。
11.权利要求8的方法，其中的确定步骤是按照以下步骤来完成的：
将第二个偏移误差信号ec提供给一条比例路径，在那里利用一个增益因子放大这个误差信号ec；
将第二个偏移误差信号ec提供给一条积分路径，在那里对这个误差信号ec进行积分；
将放大了的积分信号加起来，产生一个和信号；和
对这个和信号进行第二次积分，产生一个锁相环误差输出。
12.用于锁定第一个和第二个正弦信号之间相位的一种锁相环，包括：
一个解调器，用于接收第一个和第二个正弦信号，并且接收第一个和第二个相位信号，这个解调器产生一个误差信号；
一个放大器，用于接收误差信号，这个放大器按照一个增益因子放大误差信号，产生一个放大了的误差信号；
一个积分器，用于接收误差信号，这个积分器对误差信号进行积分，产生一个积分误差信号；
一个加法器，用于接收放大了的误差信号和积分误差信号，产生一个和信号；
第二个积分器，用于接收和信号并且对这个和信号进行积分，产生一个输出相位误差信号；和
一个反馈环，用于接收输出相位误差信号，并且从输出相位误差信号产生第一个和第二个相位信号，
其中的解调器通过产生第一个误差信号ed产生误差信号，其中ed＝Vcos*Cos(相位)+Vsin*Sin(相位)，其中Vcos和Vsin是第一个和第二个正弦电压信号；
产生一个正交误差信号eq，其中eq＝Vcos*Sin(相位)+Vsin*Cos(相位)；
产生第二个误差信号ec，当正交误差信号eq大于或者等于0的时候，ec＝ed，当ed大于或者等于0并且eq大于0的时候，ec＝ed+e*eq，当ed小于0并且eq大于0的时候，ec＝ed-3*eq；解调器将第二个误差信号用作误差信号输出。
13.权利要求12的锁相环，其中第一个和第二个相位信号是输出相位误差信号的余弦和正弦。
14.权利要求12的锁相环，其中第一个和第二个正弦电压信号是从发电机获得的。
CNB018000509A 2000-01-10 2001-01-10 改善锁相环捕获特性和锁相特性的方法和装置 Expired - Fee Related CN1193504C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/479846 2000-01-10
US09/479,846 2000-01-10
US09/479,846 US6255871B1 (en) 2000-01-10 2000-01-10 Method and apparatus for improving capture and lock characteristics of phase lock loops

Publications (2)

Publication Number Publication Date
CN1358351A true CN1358351A (zh) 2002-07-10
CN1193504C CN1193504C (zh) 2005-03-16

Family

ID=23905685

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018000509A Expired - Fee Related CN1193504C (zh) 2000-01-10 2001-01-10 改善锁相环捕获特性和锁相特性的方法和装置

Country Status (10)

Country Link
US (1) US6255871B1 (zh)
EP (1) EP1163726A4 (zh)
JP (1) JP2003520483A (zh)
KR (1) KR20010104722A (zh)
CN (1) CN1193504C (zh)
AU (1) AU781308B2 (zh)
BR (1) BR0103914A (zh)
RU (1) RU2255418C2 (zh)
WO (1) WO2001052419A1 (zh)
ZA (1) ZA200107873B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232362B (zh) * 2008-01-21 2010-12-08 中兴通讯股份有限公司 一种频率综合器防假锁的方法
CN103795405A (zh) * 2012-10-31 2014-05-14 拉碧斯半导体株式会社 同步电路以及包含该同步电路的时钟数据恢复电路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3564424B2 (ja) * 2001-05-16 2004-09-08 日本電気通信システム株式会社 Ｐｌｌ回路
US6839645B2 (en) * 2002-04-17 2005-01-04 General Electric Company Method and apparatus to perform poly-phase instrumentation with single-phase instruments
EP1884031A4 (en) * 2005-05-25 2014-01-22 Broadcom Corp PLL WITH PHASE CONTROL AND RESYNCHRONIZATION
JP5020727B2 (ja) * 2007-07-06 2012-09-05 古野電気株式会社 基準周波数発生装置
CN103457629B (zh) * 2013-09-05 2015-03-25 中国电子科技集团公司第十研究所 Pn码环辅助鉴相电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6118221A (ja) * 1984-07-04 1986-01-27 Kokusai Denshin Denwa Co Ltd <Kdd> 位相同期回路
JPH0824260B2 (ja) * 1987-05-26 1996-03-06 日本電気株式会社 位相比較器
JP2610171B2 (ja) * 1988-08-31 1997-05-14 日本電気エンジニアリング株式会社 位相同期回路
JP3137370B2 (ja) * 1991-08-07 2001-02-19 株式会社東芝 デジタルｐｌｌ回路
JP3861291B2 (ja) * 1995-04-21 2006-12-20 ソニー株式会社 位相同期方法及び回路
US5742207A (en) * 1996-07-25 1998-04-21 Rockwell International Corporation Tracking loop having instantaneous frequency shift protection
US5939949A (en) * 1998-03-16 1999-08-17 National Semiconductor Corporation Self-adjusting startup control for charge pump current source in phase locked loop

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232362B (zh) * 2008-01-21 2010-12-08 中兴通讯股份有限公司 一种频率综合器防假锁的方法
CN103795405A (zh) * 2012-10-31 2014-05-14 拉碧斯半导体株式会社 同步电路以及包含该同步电路的时钟数据恢复电路
CN103795405B (zh) * 2012-10-31 2018-04-17 拉碧斯半导体株式会社 同步电路以及包含该同步电路的时钟数据恢复电路

Also Published As

Publication number Publication date
US6255871B1 (en) 2001-07-03
JP2003520483A (ja) 2003-07-02
ZA200107873B (en) 2003-01-02
KR20010104722A (ko) 2001-11-26
AU2776301A (en) 2001-07-24
AU781308B2 (en) 2005-05-12
CN1193504C (zh) 2005-03-16
RU2255418C2 (ru) 2005-06-27
EP1163726A4 (en) 2002-06-05
WO2001052419A1 (en) 2001-07-19
EP1163726A1 (en) 2001-12-19
BR0103914A (pt) 2001-12-26

Similar Documents

Publication Publication Date Title
CN107786201B (zh) 一种基于锁频环的二阶广义积分器结构及锁相环同步方法
EP0478265A1 (en) Phase based vector modulator
US6765519B2 (en) System and method for designing and using analog circuits operating in the modulation domain
US20110074476A1 (en) Apparatus for lock-in amplifying an input signal and method for generating a reference signal for a lock-in amplifier
CN1193504C (zh) 改善锁相环捕获特性和锁相特性的方法和装置
US4156204A (en) Voltage controlled oscillator with frequency and phase control loop
US7330141B2 (en) Compensation circuit and compensation method to compensate nonlinear distortions of an A/D converter
KR960000154B1 (ko) 디지탈 위상-동기 루프 회로
JP4518461B2 (ja) 電子評価装置の位相ロックループを調整する方法及び電子評価装置
CN107154790B (zh) 基于fpga的反馈信号控制方法、系统及光模块调制器
JP2006254005A (ja) ９０゜位相差発生回路および周波数シンセサイザおよび直交変調回路および直交復調回路
US5068876A (en) Phase shift angle detector
US3629716A (en) Method and apparatus of infinite q detection
US6448909B1 (en) Analog continuous wavelet transform circuit
KR0165281B1 (ko) 색 버스트신호의 이득검출방법 및 그 장치
CN112179329A (zh) 载波跟踪的实现系统
RU2767510C1 (ru) Способ для ускоренной синхронизации систем фазовой автоподстройки в электрических сетях и устройство для его реализации
RU2205517C1 (ru) Демодулятор сигналов с частотной модуляцией
CN107222208A (zh) 一种锁相环电路
JPH07123123A (ja) ４相位相変調回路
JP3311773B2 (ja) ４相ｐｓｋ復調器
SU1300654A1 (ru) Устройство дл фильтрации амплитуды и фазы квазигармонического сигнала
JPH03123222A (ja) 自動周波数制御装置
JP3019434B2 (ja) 周波数シンセサイザ
JP3072994B2 (ja) トラツキングフイルタ付制御回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee