JPS59147560A - 周波数弁別器 - Google Patents
周波数弁別器Info
- Publication number
- JPS59147560A JPS59147560A JP58020679A JP2067983A JPS59147560A JP S59147560 A JPS59147560 A JP S59147560A JP 58020679 A JP58020679 A JP 58020679A JP 2067983 A JP2067983 A JP 2067983A JP S59147560 A JPS59147560 A JP S59147560A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- voltage
- vco
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/144—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
- H04L27/152—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は周波数弁別器、特に２周波弁別器に関するもの
である。
である。
従来例の構成とその問題点
２ 父 ・−
近年情報伝送の分野においては、扱う情報量の増加・伝
送速度の向上が著しく、より高速かつ信頼性の高い情報
伝送機器・情報伝送方式の開発に対する要望が高丑って
いる。
送速度の向上が著しく、より高速かつ信頼性の高い情報
伝送機器・情報伝送方式の開発に対する要望が高丑って
いる。
従来Ｆ Ｓ Ｋ （Ｆｒｅｑｕｅｖｃｙ Ｓ ｉ ｆ
ｔ Ｋｅｙｉｎｇ ）信号復調回路等に用いられる２周
波弁別器においてはＰ Ｌ Ｌ （Ｐｈａｓｅ Ｌｏｃ
ｋｅｄ Ｌｏｏｐ ）方式を用いたものが多かった。以
下に従来のＰＬＬ方式を用いた２周波弁別器の構成につ
いて第１図とともに説明する。第１図において、１は弁
別すべき信号の入力線、２は弁別出力信号線、３は基準
電圧入力線、４は位相比較器（Ｐｈａｓｅ Ｃｏｍｐａ
ｒａｔｏｒ以下ｐｃと略す）６は低域フィルター（Ｌｏ
ｗ Ｐａ５ｓＦｉ ｌ ｔａｒ以下ＬＰＦと略す）、６
は電圧比較器（ｖｏｌｔａｇｒ Ｃｎｍｐａｒａｔｏｒ
以下単にコンパレ〜以下略す）、７は電圧制御発振器（
ＶｏｌｔａｇｅＣｏｎｔｒｏｌ ｌｅｄ ０ｓｃｉ １
ａｔｏｒ以下ＶＣＯと略す）である。弁別すべき２つの
周波数をＦｌ、Ｆ２、これらの周波数に対応するＬＰＦ
５の出力電圧■１゜Ｆ２とし１基準電圧入力線３に印加
される基準電圧ＶＲ，ＶＣＯ’ｙの自走発振周波数Ｆｆ
とすると通常、ｖＲ−（■１＋ｖ２）／２Ｆｆ−（Ｆ１
十Ｆ２）／２なる値に設定される。い捷ＰＣ４゜ＬＰＦ
５．ＶＣＯ７から構成されるＰＬＬ回路が入力周波数Ｆ
１．ＬＰＦ５の出力電圧■１で定常状態、すなわちロッ
クされている状態で、入力周波数がＦｌからＦ２に変化
したとすると、ＶＣＯ７の出力電圧は、ｖｌから若干の
過渡状態を経て■２になりこの状態でロックされる０Ｆ
ＬＬに関する基本的な動作は公知であり詳細ははぶく。
ｔ Ｋｅｙｉｎｇ ）信号復調回路等に用いられる２周
波弁別器においてはＰ Ｌ Ｌ （Ｐｈａｓｅ Ｌｏｃ
ｋｅｄ Ｌｏｏｐ ）方式を用いたものが多かった。以
下に従来のＰＬＬ方式を用いた２周波弁別器の構成につ
いて第１図とともに説明する。第１図において、１は弁
別すべき信号の入力線、２は弁別出力信号線、３は基準
電圧入力線、４は位相比較器（Ｐｈａｓｅ Ｃｏｍｐａ
ｒａｔｏｒ以下ｐｃと略す）６は低域フィルター（Ｌｏ
ｗ Ｐａ５ｓＦｉ ｌ ｔａｒ以下ＬＰＦと略す）、６
は電圧比較器（ｖｏｌｔａｇｒ Ｃｎｍｐａｒａｔｏｒ
以下単にコンパレ〜以下略す）、７は電圧制御発振器（
ＶｏｌｔａｇｅＣｏｎｔｒｏｌ ｌｅｄ ０ｓｃｉ １
ａｔｏｒ以下ＶＣＯと略す）である。弁別すべき２つの
周波数をＦｌ、Ｆ２、これらの周波数に対応するＬＰＦ
５の出力電圧■１゜Ｆ２とし１基準電圧入力線３に印加
される基準電圧ＶＲ，ＶＣＯ’ｙの自走発振周波数Ｆｆ
とすると通常、ｖＲ−（■１＋ｖ２）／２Ｆｆ−（Ｆ１
十Ｆ２）／２なる値に設定される。い捷ＰＣ４゜ＬＰＦ
５．ＶＣＯ７から構成されるＰＬＬ回路が入力周波数Ｆ
１．ＬＰＦ５の出力電圧■１で定常状態、すなわちロッ
クされている状態で、入力周波数がＦｌからＦ２に変化
したとすると、ＶＣＯ７の出力電圧は、ｖｌから若干の
過渡状態を経て■２になりこの状態でロックされる０Ｆ
ＬＬに関する基本的な動作は公知であり詳細ははぶく。
ＬＰＦ６の出力９をコンパレータ６で比較することによ
り入力周波数Ｆ１．Ｆ２に対応した復調出力が信号線２
より得られる。
り入力周波数Ｆ１．Ｆ２に対応した復調出力が信号線２
より得られる。
しかしながら」＝記の例においては、ＰＬＬループが過
渡状態を有するため復調出力が確定するのはＰＬＬルー
プの過渡応答後であり比較的高速の周波数弁別は困難で
あった。−！た周波数弁別を確実に行い耐雑音性を高め
るためにはＶＣＯ７の自走発振周波数ＦｆをＦｌとＦ２
の中央付近に設定すると同時に、コンパレータ６に印加
する基準電圧■Ｒもｖｌと■２の中央旬近に設定する必
要があり耐雑音性と調整の容易さに問題があった。
渡状態を有するため復調出力が確定するのはＰＬＬルー
プの過渡応答後であり比較的高速の周波数弁別は困難で
あった。−！た周波数弁別を確実に行い耐雑音性を高め
るためにはＶＣＯ７の自走発振周波数ＦｆをＦｌとＦ２
の中央付近に設定すると同時に、コンパレータ６に印加
する基準電圧■Ｒもｖｌと■２の中央旬近に設定する必
要があり耐雑音性と調整の容易さに問題があった。
発明の目的
本発明はこのような従来の問題に鑑み、面１雑音性と速
度を向上させ調整を容易にすることのできる周波数弁別
器を撮供することを目的とする。
度を向上させ調整を容易にすることのできる周波数弁別
器を撮供することを目的とする。
発明の構成
本発明は、動作周波数範囲が弁別すべき信月の周波数帯
域の内側に位置するように制限された電圧発振器の出力
周波数を入力信号の周波数変化とは逆の方向へ変化させ
るように制御することによって高速化を計り併せて耐雑
音性を改善するものである。す々わち従来のＰＬＬがＶ
ＣＯを介して周波数軸上で負帰還を殉してロックさせる
のに対して、本発明は周波数軸上で正帰還を施して高速
化を計ったものである。
域の内側に位置するように制限された電圧発振器の出力
周波数を入力信号の周波数変化とは逆の方向へ変化させ
るように制御することによって高速化を計り併せて耐雑
音性を改善するものである。す々わち従来のＰＬＬがＶ
ＣＯを介して周波数軸上で負帰還を殉してロックさせる
のに対して、本発明は周波数軸上で正帰還を施して高速
化を計ったものである。
実施例の説明
第２図は本発明の一実施例を示し、図中１〜３５〜６，
８〜１０はそれぞれ第１図の１〜３，６〜６，８〜１０
に同じく、１１は弁別すべき信号５ べ−゛ の周波数帯域の内側に位置するよう制限されたＶＣＯ（
以下単にＶＣＯと略す）であり、第１図のＶＣＯ７は反
対にＰＣ４への入力信号の周波数変化とは逆の方向へ変
化する。す々わち第１図のｖｃｏ’ｙの入力電圧対出力
周波数の関係が第３図ａの如きに対してｖＣＯｌｌは、
同図すの如き関係となっている。図中Ｆ１．Ｆ２は弁別
すべき入力信号の周波数ＦＬ、ＦＨはＶＣＯ１１の動作
帯域、Ｆｆは自走周波数である。上記Ｆ１．Ｆ２．ＦＬ
、ＦＨ９Ｆｆ は、 Ｆｌ〈ＦしくＦｆ＜ＦＨ＜Ｆ２ （１
）なる関係を有しているものとする。Ｐｃ１２は周波数
比較器、もしくはチャージポンプ方式の周波数−位相比
較器でＬＰＦ５の出力はＰｃ１２に入力される２周波の
差にほぼ比例する信号が出力されるものとする。いま信
号線１よりＰｃ１２へＦｌなる周波数が印加されている
ものとすると上記１式の関係からＶＣＯ１１の出力周波
数ばＦＨとなっている。この状態で信号線１よりＰｃ１
２へ入力される信号の周波数がＦ２に変化したとすると
６ い。
８〜１０はそれぞれ第１図の１〜３，６〜６，８〜１０
に同じく、１１は弁別すべき信号５ べ−゛ の周波数帯域の内側に位置するよう制限されたＶＣＯ（
以下単にＶＣＯと略す）であり、第１図のＶＣＯ７は反
対にＰＣ４への入力信号の周波数変化とは逆の方向へ変
化する。す々わち第１図のｖｃｏ’ｙの入力電圧対出力
周波数の関係が第３図ａの如きに対してｖＣＯｌｌは、
同図すの如き関係となっている。図中Ｆ１．Ｆ２は弁別
すべき入力信号の周波数ＦＬ、ＦＨはＶＣＯ１１の動作
帯域、Ｆｆは自走周波数である。上記Ｆ１．Ｆ２．ＦＬ
、ＦＨ９Ｆｆ は、 Ｆｌ〈ＦしくＦｆ＜ＦＨ＜Ｆ２ （１
）なる関係を有しているものとする。Ｐｃ１２は周波数
比較器、もしくはチャージポンプ方式の周波数−位相比
較器でＬＰＦ５の出力はＰｃ１２に入力される２周波の
差にほぼ比例する信号が出力されるものとする。いま信
号線１よりＰｃ１２へＦｌなる周波数が印加されている
ものとすると上記１式の関係からＶＣＯ１１の出力周波
数ばＦＨとなっている。この状態で信号線１よりＰｃ１
２へ入力される信号の周波数がＦ２に変化したとすると
６ い。
ＬＰＦ５の出力は当初（Ｆ２−ＦＨ）に化倒した電圧と
なりＶＣＯ１１の出力周波数はこの電圧によって低い側
の変化する。このＶＣＯ１１の出力周波数の変化によっ
てＰＣ，＋ ２に於ける２人力信号の周波数差は増加し
、ＬＰＦ２の出力はさらにＶＣＯ１１の出力周波数を下
げる方向へ変化する。
なりＶＣＯ１１の出力周波数はこの電圧によって低い側
の変化する。このＶＣＯ１１の出力周波数の変化によっ
てＰＣ，＋ ２に於ける２人力信号の周波数差は増加し
、ＬＰＦ２の出力はさらにＶＣＯ１１の出力周波数を下
げる方向へ変化する。
この様にしてＶＣＯ１１の出力周波数は最終的にＦＬと
なる。信号線１よりＰｃ１２へＦ２の周波数が印加され
ている状態でＦｌへ変化した場合も同様にしてＶＣＯ１
１の出力周波数は最終的にＦＨとなる。
なる。信号線１よりＰｃ１２へＦ２の周波数が印加され
ている状態でＦｌへ変化した場合も同様にしてＶＣＯ１
１の出力周波数は最終的にＦＨとなる。
以上のように、本実施例によればｖＣｏｌｌの出力周波
数の変化と弁別すべき信号の周波数変化とが反対方向に
なるため、２周波の差に相当するＬＰＦ５の出力電圧変
化が従来例によるものよりも太き（ＶＣＯｌ １の出力
周波数も早く変化する。
数の変化と弁別すべき信号の周波数変化とが反対方向に
なるため、２周波の差に相当するＬＰＦ５の出力電圧変
化が従来例によるものよりも太き（ＶＣＯｌ １の出力
周波数も早く変化する。
従って弁別出力が早く得ることができると同時に基準電
圧３の許容範囲も広くて良い。加えて定常状態すなわち
Ｐｃ１２の２人力がＦｌ、ＦＨか、もしくはＦ２．ＦＬ
の場合には、ＶＣＯ１１を介して周波数軸上で正帰還が
加わっているため、ＦｌもしくはＦ２が多少変動しても
弁別出力は変化せず耐雑音性が高い。捷た前記第１式を
満たしていれば確実に動作するため周波数の設定節回も
従来例に比較して広くすることができ調整が容易である
。
圧３の許容範囲も広くて良い。加えて定常状態すなわち
Ｐｃ１２の２人力がＦｌ、ＦＨか、もしくはＦ２．ＦＬ
の場合には、ＶＣＯ１１を介して周波数軸上で正帰還が
加わっているため、ＦｌもしくはＦ２が多少変動しても
弁別出力は変化せず耐雑音性が高い。捷た前記第１式を
満たしていれば確実に動作するため周波数の設定節回も
従来例に比較して広くすることができ調整が容易である
。
なお、実施例では、ＰＣｌ３の２人力の変化方向が逆に
なるようにＶＣＯ１１の極性を逆にしかＰＣｌ３の極性
もしくはＬＰＦ５の極性を逆にしても同様の効果がある
ことは明らかである。
なるようにＶＣＯ１１の極性を逆にしかＰＣｌ３の極性
もしくはＬＰＦ５の極性を逆にしても同様の効果がある
ことは明らかである。
発明の効果
以上のように、本発明はＶＣＯを介して周波数領域で正
帰還を施すことにより周波数弁別を高速に行々うことが
でき、さらにＶＣＯの動作周波数を制限することによっ
て耐雑音性を高め併せて調整を容易ならしめる優れた二
周波弁別器を実現できる。
帰還を施すことにより周波数弁別を高速に行々うことが
でき、さらにＶＣＯの動作周波数を制限することによっ
て耐雑音性を高め併せて調整を容易ならしめる優れた二
周波弁別器を実現できる。
第１図は従来のＰＬＬを用いた周波数弁別器の構成図、
第２図は本発明の実施例の周波数弁別器の構成図、第３
図ａは従来例における電圧制御発振器の入力電圧対出力
周波数の関係図、第３図すは本発明の実施例における電
圧制御発振器の入力電圧対出力周波数の関係をそれぞれ
示す図である。 ５・・・・・・ローパス・フィルター、６・・・・・電
圧比較器、１１・・・・・・動作帯域を制限された電圧
制御発振器、１２・・・・・・位相比較器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１１
綜 枢
第２図は本発明の実施例の周波数弁別器の構成図、第３
図ａは従来例における電圧制御発振器の入力電圧対出力
周波数の関係図、第３図すは本発明の実施例における電
圧制御発振器の入力電圧対出力周波数の関係をそれぞれ
示す図である。 ５・・・・・・ローパス・フィルター、６・・・・・電
圧比較器、１１・・・・・・動作帯域を制限された電圧
制御発振器、１２・・・・・・位相比較器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１１
綜 枢
Claims (1)
- 弁別すべき入力信号が被比較入力となる位相比較器と、
前記位相比較器の出力を入力とする低域フィルターと、
前記低域フィルターの出力を入力とし出力が弁別出力と
なる電圧比較器と、前記低域フィルターの出力を入力と
し出力が前記位相比較器の比較入力となり、動作周波数
帯域が弁別すべき２つの（Ｎ号の周波数の周波数軸上の
内側に位置するように制限された電圧制御発振器とを備
え前記入力信号の周波数変化に対して前記電圧制御発振
器の出力周波数が反対方向に変化するように動作する周
波数弁別器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58020679A JPS59147560A (ja) | 1983-02-10 | 1983-02-10 | 周波数弁別器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58020679A JPS59147560A (ja) | 1983-02-10 | 1983-02-10 | 周波数弁別器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59147560A true JPS59147560A (ja) | 1984-08-23 |
Family
ID=12033862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58020679A Pending JPS59147560A (ja) | 1983-02-10 | 1983-02-10 | 周波数弁別器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59147560A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61117955A (ja) * | 1984-11-13 | 1986-06-05 | Mitsubishi Electric Corp | リモ−トコントロ−ル受信前置増幅器 |
-
1983
- 1983-02-10 JP JP58020679A patent/JPS59147560A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61117955A (ja) * | 1984-11-13 | 1986-06-05 | Mitsubishi Electric Corp | リモ−トコントロ−ル受信前置増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4267514A (en) | Digital phase-frequency detector | |
| JPS58500189A (ja) | 改良された位相同期を具えた位相同期ル−プ装置 | |
| JPH01502232A (ja) | 改良された位相ロックループ | |
| JPS6347182B2 (ja) | ||
| US4656431A (en) | Digital frequency discriminator | |
| JPS5853527B2 (ja) | 位相制御装置 | |
| JPS59147560A (ja) | 周波数弁別器 | |
| JPH04357703A (ja) | 周波数変調回路 | |
| US3991378A (en) | Electronic phaselock circuitry | |
| JPS6225543A (ja) | 局部発振器の周波数安定化方式 | |
| JPH04260239A (ja) | タイミング抽出回路 | |
| JPS62130024A (ja) | 位相同期回路 | |
| JPS644386B2 (ja) | ||
| CA2212774C (en) | Circuit for causing fpll to lock in desired phase | |
| US4300237A (en) | Single sideband modulation | |
| JPS60134525A (ja) | 同期信号回路 | |
| JPH0287822A (ja) | 自動位相制御回路 | |
| JPH0379888B2 (ja) | ||
| JPH04363903A (ja) | 位相ループ付き復調装置 | |
| JPS6253081B2 (ja) | ||
| JPH0631784Y2 (ja) | Ｐｌｌ回路 | |
| JPS6322738Y2 (ja) | ||
| JPH0658613U (ja) | Ｆｓ信号の復調回路 | |
| JPS6360580B2 (ja) | ||
| JPS60114439U (ja) | Ｐｌｌロツクインジケ−タ |