JP2003514396A - リードオンチップ半導体パッケージ用のボール・グリッド基板 - Google Patents

リードオンチップ半導体パッケージ用のボール・グリッド基板

Info

Publication number
JP2003514396A
JP2003514396A JP2001537792A JP2001537792A JP2003514396A JP 2003514396 A JP2003514396 A JP 2003514396A JP 2001537792 A JP2001537792 A JP 2001537792A JP 2001537792 A JP2001537792 A JP 2001537792A JP 2003514396 A JP2003514396 A JP 2003514396A
Authority
JP
Japan
Prior art keywords
heat sink
slot
circuit
die
wire bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001537792A
Other languages
English (en)
Inventor
キャストロ，エイブラム，エム
Original Assignee
サブストレイト、テクナラジズ、インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サブストレイト、テクナラジズ、インク filed Critical サブストレイト、テクナラジズ、インク
Publication of JP2003514396A publication Critical patent/JP2003514396A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 本発明による、ボール・グリッド・アレイと共に使用するのに適したパッケージ基板は、上面（１１７）および下面（１１６）を有する導電性かつ熱伝導性ヒート・シンク（１００）であって、それを貫通して上面および下面に開口するスロット（１１０）を有するヒート・シンク（１００）を含む。誘電体層（１０２）は、スロットに近接するヒート・シンクの下面に形成され、好ましくは介在接着層を用いずにヒート・シンク上に直接形成される。回路（１０５）は、誘電体層上の回路パターン中に選択的に形成される。電気抵抗のあるソルダマスク（１０８）は、誘電体層上および回路上に配設される。このソルダマスクは、それを貫通し、回路のボンド・パッド（１０６）を露出する開口を有する。本発明によるこのような基板により、リードオンチップ・パッケージのようにスロットの上に集積回路ダイを取り付けることが可能となるが、ボール・グリッド・アレイを形成するためにはんだボール（１０７）を取り付けることのできるボンド・パッドが設けられる。

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明は、集積回路基板に関し、より詳細には、リードオンチップ・アーキテ
クチャ（ｌｏａｄ−ｏｎ−ｃｈｉｐ ａｒｃｈｉｔｅｃｔｕｒｅ）を収容するボ
ール・グリッド・アレイ・パッケージ（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ ｐａ
ｃｋａｇｅ）に関する。
【０００２】 （発明の背景） 集積回路リード・フレームは一般に、集積回路（ＩＣ）を取り付けるためのダ
イ・パドル（ｄｉｅ ｐａｄｄｌｅ）と、集積回路をパッケージ外部に接続する
リードと、組立作業中にフレームを保持する支持構造とからなる。リードオンチ
ップ（ＬＯＣ）およびリードアンダーチップ（ｌｏａｄ−ｕｎｄｅｒ−ｃｈｉｐ
）（ＬＵＣ）構成を含め、半導体パッケージング業界では、現在、様々な構成の
リード・フレームが使用されている。これらのＬＯＣパッケージは、組み立てた
時にメモリ・アーキテクチャの必要に最良に対処する、独自の機械的構成を有す
る。
【０００３】 メモリ・アーキテクチャは、デバイス内のすべてのメモリ・セルにわたって等
しくＩ／Ｏチャネル（バス）を分散させるという目的に強い影響を受ける。これ
を駆動する所望の特性には、より低い動作電圧（これにより、デバイスは電圧降
下（スパイク）により敏感になる）、より高いゲート密度、より高速のアクセス
時間、およびクロック速度の増加（経路の短縮）が含まれる。したがって、多数
のメモリ装置は一般に、ダイの能動側を分ける一列のＩ／Ｏインターフェース（
アルミニウム・ボンド・パッド）を用いて設計される。このセンターライン構成
により、その構造内のあらゆるセルに対する電力経路、接地経路、および信号経
路を最小にすることができる。ＬＯＣ設計のパッケージは、周辺リードに多分岐
するセンターライン・ボンド構成を有するＩ／Ｏインターフェースに独自に対処
する。
【０００４】 基本ＬＯＣパッケージ構造では、センターライン・スロットをダイ・パドルに
組み込む、エッチし、またはスタンプしたリード・フレームが利用される。ダイ
・パドルは、最終的には除去されるタイ・バーを介して、リードおよびフレーム
に接続される。パッケージ・アセンブリ中、ダイは、能動側（Ｉ／Ｏ側）を反対
側のパドル・ベース、リードに対して下にして、ダイ・パドルに対して取り付け
られる。パッケージ・アセンブラは、テープおよび液体接着剤を含む様々なダイ
取付方法を使用する。ダイが取り付けられるとき、ダイ上のＩ／Ｏ接続（アルミ
ニウム・ボンド・パッド）は、センターライン・スロットを介して反対側に露出
したままにされる。次いでボンド・パッドは、従来のＡｕボンド技法を介してリ
ードに電気的に接続される。デバイスを配線した後、この構造をオーバーモール
ドまたは液体封止して、シリコンおよびワイアを保護することができる。次いで
、上部構造（フレームおよびタイ・バー）を、まだ除去していない場合には除去
することができ、デバイスはフレームからシンギュレートされたままとなる。デ
バイスの端部構成は、使用するリード・フレーム技術に基づいて多数の形状を取
ることができるが、その種類には、スモール・アウトライン・パッケージ（ＳＯ
Ｐ）、スモール・アウトライン集積回路（ＳＯＩＣ）、プラスチック・リーデッ
ド・チップ・キャリア（ＰＬＣＣ）、またはシン・シュリンク・スモール・アウ
トライン・パッケージ（ＴＳＳＯＰ）が含まれる。上記のリード・フレーム技術
およびアセンブリ技法は、当業界で広範に使用されている。
【０００５】 過去５年間に渡り、シリコンの動向により、これらのＬＯＣデバイスの電気的
性能、熱的性能、および信頼性能に対してより大きい要求が課されてきた。その
ような１つの動向は、現在シリコン自体で達成されるゲート密度に関係する。デ
バイスの幾何形状が減少するにつれて、メモリ装置のゲート密度は劇的に増大し
た。ゲート密度が増大すると、より小さい領域に、より高電力が集中することに
なり、そのことは、より多くの熱が発生することを意味する。ほとんどのＬＯＣ
パッケージは、金属ダイ・パッドを使用することによってこの熱を管理するが、
熱放散性能は、プラスチック封止材、不十分な熱伝導体、および熱がそれを介し
て伝わるリードの表面積が小さいことによって低減する。集積回路によって生成
される熱を適切に管理することができないと、デバイス回路の故障が早まる可能
性がある。
【０００６】 従来のＬＯＣパッケージングを圧迫する２番目の動向はクロック速度である。
より高速のアクセス・タイムと、より大きな帯域幅を求めるシステムの必要によ
り、メモリ・クロック速度は、マイクロプロセッサ領域の１ギガヘルツ近くの領
域や、それ以上の領域に達した。このクロック速度により、材料セットおよび／
またはリード構成の制限のためにプラスチックＬＯＣパッケージが達成すること
のできない、改良型の（より低い）ライン・インダクタンス、電力／接地ネット
ワーク、および遮蔽が必要となる。最後に、高速メモリは、プラスチック（吸湿
性）ＬＯＣパッケージの信頼性が問題となる多くの高性能システムに行き渡って
いる。
【０００７】 加えて、最近の製造の動向は、従来のＬＯＣパッケージの有効性をさらに損な
っている。この動向は、多数の高性能シリコンの応用例での、従来のリーデッド
集積回路パッケージからボール・グリッド・アレイ（ＢＧＡ）集積回路パッケー
ジへの移行が関係する。この動向の主なドライバには、改良型の表面装着性、よ
り小型のパッケージ・フットプリント、より高いパッケージ密度、アセンブリ・
インフラストラクチャの増大が含まれる。したがって、ＢＧＡパッケージの利点
を有し、熱的特性および電気的特性が強化された高速メモリ・パッケージングに
関する新しいＬＯＣ基板の解法が求められている。上記他の必要は、本発明のボ
ール・グリッド・アレイ基板パッケージによって満たされる。
【０００８】 （発明の概要） 本発明によるボール・グリッド・アレイと共に使用するのに適したパッケージ
基板は、上面および下面を有する導電性かつ熱伝導性ヒート・シンクであって、
それを貫通して上面および下面に開口するスロットを有するヒート・シンクを含
む。誘電体層が、スロットに近接するヒート・シンクの下面に形成され、好まし
くは、介在接着層を用いずにヒート・シンク上に直接形成される。回路が、誘電
体層上の回路パターン中に選択的に形成される。電気抵抗のあるソルダマスク（
ｓｏｌｄｅｒｍａｓｋ）が誘電体層上および回路上に配設される。このソルダマ
スクは、それを貫通し、回路のボンド・パッドを露出する開口を有する。本発明
によるこのような基板により、リードオンチップ・パッケージのようにスロット
の上に集積回路ダイを取り付けることが可能となるが、ボール・グリッド・アレ
イを形成するためにはんだボールを取り付けることのできるボンド・パッドが設
けられる。テープの形態などの接着層を切断して、スロットに近接するヒート・
シンクの上面の大きさに作ってそこに固定することができ、これにより、ユーザ
がダイを取り付ける工程中に接着剤を塗布する必要がなくなる。
【０００９】 本発明の好ましい実施形態によれば、基板は、導電性かつ熱伝導性材料で充填
された、１つまたは複数のバイアを含む。このバイアは、誘電体層を貫通して延
び、ソルダマスク層を通じてアクセス可能であり、一般に回路パターンの外側に
位置する。ヒート・シンクをマザーボードに接地することを可能にし、かつ集積
回路ダイからの熱がヒート・シンクおよびバイアを通じてマザーボードまで伝わ
ることを可能にする目的で、はんだボールをこれらの充填されたバイアに接続す
ることができる。加えて、ダイに接続された接地ワイアに接続するために、スロ
ットに隣接するヒート・シンクの下面の一部を、誘電体被覆の選択的除去などに
よって露出したままにすることができる。このような接地ワイアは、ダイからヒ
ート・シンクに直接熱を伝えることができ、その後、ヒート・シンクにより、充
填したバイアを通じてマザーボード内に伝えることができる。
【００１０】 本発明による新しいリード・フレーム、すなわち「ボール・フレーム」（ｂａ
ｌｌ ｆｒａｍｅ）は、ＬＯＣタイプ・パッケージのアセンブリの利点を取り込
み、前述の欠点に対処する。リード・フレームは、ダイの反対側に誘電体層およ
び回路層を取り込むことによって改善される。この構成は、既存のダイ・サイズ
および予見できるダイ・サイズに対処しながら、熱管理、有効電力および接地ネ
ットワーク、ならびにボール・グリッド・アレイ・ピンアウトを提供することが
できる。本発明のこのようなリード・フレームは、並んで形成され、レールによ
って端部に接続される、前述のようなパッケージ基板のストリップを備えること
が好ましい。各パッケージ基板は、ヒート・シンク中のスロットよりも長い、細
長い横方向スロットによって、隣接する各パッケージ基板から分離することがで
きる。ストリップは、別々のパッケージ基板を生成するために使用するときに、
垂直方向と水平方向のどちらにも切断される。
【００１１】 本発明はさらに、基板パッケージを製造するための方法を提供する。この方法
によれば、ヒート・シンクの下面がまず接着促進剤で処理され、次いで処理され
た下面に、誘電体層が直接形成される。次いで回路パターンが、好ましくは電着
によって、誘電体層上に形成される。次いで電気抵抗のあるソルダマスクが誘電
体層回路上に形成され、次いでソルダマスクの一部が選択的に除去されて、回路
上のワイア・ボンディング・パッドおよびボール・パッドが露出する。任意選択
で、バイアを誘電体層を通じて形成し、導電性かつ熱伝導性材料を用いて充填す
ることができ、ソルダマスクの別の部分が選択的に除去されて、充填されたバイ
アに露出し、それにアクセスすることが可能となる。スロットは、ワイア・ボン
ディング・パッドに隣接する位置のヒート・シンク中に形成され、そのスロット
は、ヒート・シンクの上面および下面に開口する。任意選択で、接着シートを、
スロットと同じ形状の開口をその中に有するプリフォームに切断し、そのプリフ
ォーム開口がスロットと並ぶようにそのプリフォームをヒート・シンクの上面に
貼付することによって、ダイを取り付けるための接着層をあらかじめ貼付するこ
とができる。次いで、基板をエンド・ユーザに出荷して完了することができる。
接地ワイアが前述のようにダイからヒート・シンクに直接延びるべき場合、この
プロセスは、スロットに隣接するヒート・シンクの下面の縁部を露出するステッ
プをさらに含む。前述のステップは、本発明のリード・フレームを生成するため
に、一連のストリップ形の基板上で実行されることが好ましい。
【００１２】 エンド・ユーザは、前述のプロセスによって作成されたパッケージ基板を使用
して集積回路パッケージを完成する。まだ存在しない場合、接着剤がヒート・シ
ンクの上面のスロットの周りに塗布され、ダイ上のワイア・ボンド・パッドがス
ロットで露出するように、集積回路ダイが接着剤によってヒート・シンクの上面
に取り付けられる。導電性ワイアは、ダイ上のワイア・ボンド・パッドと、スロ
ットに隣接する回路のワイア・ボンド・パッドとにボンディングされる。次いで
ワイアおよびダイは封止材で覆われ、はんだボールは、ボール・パッドにボンデ
ィング（はんだ付け）される。集積回路パッケージは、前述のように、その時ま
でにリード・フレームを切断することによってシンギュレートされる。本発明の
上記他の態様を、以下の詳細な説明でさらに説明する。
【００１３】 本発明のより完全な理解は、添付図面と共に以下の詳細な説明を参照すること
により可能となる。
【００１４】 （詳細な説明） 図１および２を参照すると、本発明の集積回路のパッケージ基板が、パッケー
ジ・プラットフォームとして機能する熱伝導性パドルまたはヒート・シンク１０
０を備えている。ヒート・シンク１００は底面または表面１１６と上面または表
面１１７を有している。接着層１０１が表面１１６および１１７に通じている横
方向スロット１１０に近接する上面１１７に接着されている。誘電体層１０２が
以下に記載するように誘電体層１０２の接着力を高めるために処理された底面１
１６上に直接（すなわち、間に入れる接着層を用いずに）形成されている。回路
パターン１０５が誘電体層１０２上に形成され、かつソルダーマスク層１０８に
よって被覆されている。銅または類似する金属で被覆されたマイクロ・バイア１
０３は誘電体層１０２を介して延在し、ソルダーマスク層１０８の開口に通じて
（ａｃｃｅｓｓｉｂｌｅ）いる。２列の導電性ワイヤ・ボンド・パッド１０６が
スロット１１０に近接して形成されているが、これは示したようにスロット１１
０に近接しているか、または以下に示すように露出した端部１０４の幅の分だけ
スロット１１０から離間している。回路パターン１０５はパッド１０６および一
続きの端子（ボール）パッド１０７に及んでおり、これらのパッドは後でソルダ
・ボールが付けられるようにソルダーマスク１０８内は露出した状態になってい
る。
【００１５】 本発明の集積回路パッケージ基板を製造する方法は、ヒート・シンク１００の
底面１１６を接着力を高める手段（ａｄｈｅｓｉｏｎ ｐｒｏｍｏｔｅｒ）、す
なわち一般にはヒート・シンク１００の底面１１６をざらざらにする（ｒｏｕｇ
ｈｅｎ）か、または酸化させる手段を用いて処理することを最初のステップとし
て含んでいるため、間に入れる接着層を用いることなく誘電体層１０２をその底
面上に直接形成することができる。次に、一般には液状であるこの誘電体層が底
面１１６に貼り付けられて硬化可能な誘電体層を形成している。回路１０５が第
１の１つまたは複数の回路パターン内の誘電体層１０８上に電解的かつ選択的に
形成され、電気抵抗性のソルダーマスク１０８が誘電体層１０２および回路１０
５上に形成されかつソルダーマスク１０８および回路１０５を被覆する。信頼性
を高める目的で、ソルダーマスク１０８は好適にはエポキシ樹脂の含有量が高い
。ソルダーマスク１０８はそこに開口が形成されており、回路１０５のボンド領
域１０６および１０７を露出させている。このような開口は、このソルダーマス
ク層を被覆し、フォトマスク層を露出させ、続いて内部ワイヤ・ボンド・パッド
１０６および外部ソルダ・ボール・パッド１０７に相当する除去されていない領
域を除去する知られているプロセスによって形成されてよい。
【００１６】 バイア１０３は次の製造プロセス中に形成され、銅などの熱伝導性かつ導電性
の材料によって充填（はんだ付け）されることによって、間に入れる接着層を用
いることなくヒート・シンク１００からバイア１０３内のこの金属を介して直接
熱を導くことができる。この回路製造プロセス中、銅層が誘電体層上およびマイ
クロ・バイア１０３に向かってデポジット（ｄｅｐｏｓｉｔ）され、次に所望の
回路１０５にエッチングされるが、この理由のために、バイア１０３内にデポジ
ットされる熱伝導性の金属は、好適には回路１０５を形成するのに用いられる金
属と同じものである。後続のワイヤ・ボンド相互接続を収容するために、回路１
０５は好適にはセンターライン・スロット１０６に、またはセンターライン・ス
ロット１１０の近くにワイヤ・ボンド・パッド１０６を位置決めする。本明細書
に記載のない場合を除き、誘電体層１０２、回路１０５、バイア１０３およびソ
ルダーマスク１０８を回廊構成しかつ製造するプロセスは、本願と同一の譲受人
に譲渡されている１９９８年５月８日出願された米国特許出願第０９／０７５，
２８６号、およびまた１９９８年１２月３０日に発行されたＰＣＴ出願公告ＷＯ
９８／５９３６８号に記載されたように進行し、これら出願のすべての内容は、
本願において参照として組み入れられている。
【００１７】 長方形の銅層１３０は回路１０５と同時に形成される。銅層１３０はスロット
１１０の中心になるように位置決めされ、各回路１０５の端部からは離間されて
いる。回路１０５の間の銅層１３０の領域１３１は、回路密度が最大であるスロ
ット１００付近で互いに電気的に干渉しないように、回路１０５を分離するよう
に機能する。中心にある長方形の１対の端部１３３は、接地接続として機能する
ようにソルダーマスク１０８によって被覆されていない状態でよい。
【００１８】 次に、横方向スロット１１０はトリミング操作によってこの被覆された基板を
介して形成されている。ボンド領域１０６がスロット１１０の対向する側端部に
隣接するように、スロット１１０はボンド領域１０６の左列と右列との間に形成
されている。同時に、図５に示すように多数の基板がストリップ１２０として形
成されている場合、同じ横方向スロット１１０がストリップ１２０に沿って一定
の間隔で形成され、スロット１１０よりも長い横方向スロット１２１が代わって
設けられている。スロット１２１は近接する基板から１つの基板を分離している
が、そのストリップはストリップ１２０の長さにわたる１対の末端部またはレー
ル１２２によって結合したままである。加工穴（ｔｏｏｌｉｎｇ ｈｏｌｅ）１
２６が調整基準（ａｌｉｇｎｍｅｎｔ ｆｉｄｕｃｉａｌ）１２８と共に次のプ
ロセスに役立つように設けられている。この段階でストリップ１２０はその方向
に搬送されてよいが、好適には最初に接着剤の層１０１が、スロット１１０に近
接しかつ除去可能なライナで被覆されたヒート・シンク１００の上面１１７に貼
り付けられる。
【００１９】 図３を参照すると、次に本発明のストリップ１２０は、本発明の集積回路パッ
ケージを製造するためにユーザによってさらに加工されている。集積回路ダイ１
０９がスロット１１０の上のヒート・シンク１００の上面１１７に取り付けられ
、かつ接着層１０１によってそこに固定されている。この接着層が搬送前にあら
かじめ貼り付けられている場合、使用されていれば接着剤放出ライナ（ａｄｈｅ
ｓｉｖｅ ｒｅｌｅａｓｅ ｌｉｎｅｒ）が除去される。続いて、ワイア１１２
が、ダイ１０９上の露出しているボンディング・パッド１１１とワイヤ・ボンデ
ィング・パッド１０６との間に、通常はスロット１１０の対向する側に沿った２
つの横方向列内にボンディングされている。センターライン・スロット１１０に
よって、ダイ１０９の活性側のアルミニウム製のワイヤ・ボンド・パッド１１１
に容易に通じることが可能である。従来のワイヤ・ボンディング技術によって、
金などの導電性金属で製造された回路構成されたワイヤ・ボンド・パッド１０６
に、ダイ１０９を電気的に接続することが可能である。
【００２０】 選択的には、誘電体層１０８が、図４に示すようにスロット１１０の１つの端
部または好適には両端部に沿って底面１１６から除去されると、１つまたは複数
のワイヤ１１２Ａをダイ１０９上の接地パッドからヒートシンク１００の露出し
ている端部１０４まで敷設し、かつそこにボンディングすることができ、これに
より集積回路にはさらなる放熱性のほかに電気的接地も提供される。露出してい
る端部１０４は、スロット１１０の横方向の１つの端部または複数の端部に沿っ
て、底面１１６から誘電体層１０８を選択的に除去することによって形成され、
かつ好適には最大で約０．０２インチの幅である。
【００２１】 続いて、ワイヤ１１２および１１２Ａは電気抵抗性のあるプラスチック材料を
用いて、液体封止などの当業者には知られている方法で封止される。しかし、図
２に示すように封止体（ｅｎｃａｐｓｕｌａｎｔ）１１３はヒートシンク１００
の両側に設けられる必要があるため、当業者に知られているようにトランスファ
・モルディング法を用いて封止剤１１３を形成することが好ましい。レール１２
２上の露出している銅製の終端部１２４はモルディング・プロセスのゲートとし
て機能する。封止後、パッケージ周縁部に導電性かつ熱伝導性の経路を設けるよ
うに、標準的なボール取付けプロセスを用いてソルダ・ボール１１４が設けられ
たボール・パッド１０７に付けられる。好適には２つ以上の平行で横方向の列で
、少なくともそのような２つの列がスロット１１０の対向する側にあるような状
態でボール・グリッド・アレイが形成されるように、ソルダ・ボール１１４は回
路１０５の露出しているボール・パッド１０７上にはんだ付けされる。回路１０
５から分離している別のソルダ・ボール１１４Ａが、熱管理ができるように導電
バイア１０３にボンディングされる。ボール１１４Ａによって、集積回路からの
熱をヒート・シンク１００から、銅で被覆されたバイア１０３を介して集積回路
パッケージが実装されているマザーボード上に導くことが可能となる。
【００２２】 組立が終わると、個々のユニットは従来のトリミング技術および形成技術によ
ってフレームからシンギュレートされる。ストリップ１２０には最終の切断オペ
レーションが行われてレール１２２が除去され、各パッケージングされた集積回
路はすぐに使用できる状態となる。現在の産業の処理の優先傾向に従って多数の
ボール・フレーム・パッケージを一直線（ｉｎ−ｌｉｎｅ）に（ストリップ１２
０として）実装することによって、自動組立に理想的に適した本発明のリード・
フレームが提供される。ボール・グリッド回路構成がレイアウトされるパターン
は、従来の産業のフットプリント（Ｊｅｄｅｃ）およびピッチを収容することが
できるか、または用途に応じた要求にカスタマイズすることができる。前述の方
法はチップ寸法のパッケージまたはチップ寸法に近いパッケージを製造すること
ができる（ここで、このパッケージはダイの長さのわずか２００％およびダイの
幅のわずか２００％しかない）。
【００２３】 前述したような本発明のストリップ１２０のようなリード・フレームは、好適
には熱伝導性のヒートシンクを組み込んでおり、その一方の側にはダイ・パドル
を、対向する側には埋込み回路を備えている。接着剤１０１によってフレームに
取り付けられたダイ１０９は、スロット１１０を介して回路側にワイヤ・ボンデ
ィングされている。回路経路１０５はボールグリッド・アレイのピン出力に信号
を電気的にルートさせる。
【００２４】 図４を参照すると、さらなる熱は接地ワイヤ１１２Ａを介して直接ヒート・シ
ンク１００に流れることができる。一部の熱は誘電体層１０２を介して、パッケ
ージより下の大気中に放散されるが、バイア１０３内のめっきされた銅の熱効率
が高いために、パッケージ外への最も直接的な経路となっている。この接地／熱
ネットワークにより多くのボール・パッドを組み込めば、パッケージの伝熱能力
を向上させることが可能となる。現在の電気的／熱的なソフトウェア・モデリン
グ技術によって、性能の要求に対応するために最適なネットリストまたは回路経
路のレイアウトを提供することが可能である。
【００２５】 誘電体層１０２が接着剤を使用することなく回路側に貼り付けられ、かつ所望
すればこれにより誘電体層１０２はヒート・シンク１００に通じるように定める
ことができるため、すなわち、バイア１０３では所望の多数の電気的利点が達成
される。これらにはヒート・シンク１００を接地（基準）面として用いることを
含む。リードをソルダ・ボールに代えると、熱抵抗は低下し、ライン・インダク
タンスは低減し、かつパッケージのフットプリントは少なくなる。さらに誘電体
層を加えると、必要とされる場合、例えば、互いにいくつかの回路がもうけられ
ている場合には、層の総数をより多くすることができる。本発明のこの新しいボ
ール・フレーム基板の組み立て方法は、標準的なリードオンチップ（ＬＯＣ）型
パッケージの組立に完全に適したものである。このボール取付けプロセスはリー
ド・トリミングおよびリード成形操作に代わるものである。
【００２６】 選択的に接着層１０１を上面１１７に対するフレーム上に供給し、かつ「ｂ−
ステージ」（”ｂ−ｓｔａｇｅ”）フォーマットにプリロードすることができる
。この選択では好適には、新日鐵化学などの会社によって製造されたボンディン
グ・シート型の材料を使用する。ダイ１０９からの熱の伝導を助けるように、接
着剤１０１は粒子状の銀の充填剤などの熱伝導率増強剤を含んでよい。このダイ
・ボンディング・シートは、基板のダイ寸法およびセンターライン・スロットの
構成に適合したプリフォームに分割することができ、また接着層１０１を形成す
るために単純で低コストな操作で鋲どめすることができる。この接着層をリード
フレームまたはストリップ１２０上に組み込むことで、組立場での組立工程は単
純化することができるが、選択的な接着層を取り付けることなく実装されたボー
ル・フレーム上に用いられる従来のダイ取付け手順のために有利になるように省
略することが可能である。
【００２７】 上面１１６上では、誘電体層１０２はヒート・シンク１００とボール・グリッ
ド回路パターン１０５との間で電気的絶縁層として機能する。誘電体層１０２は
除去前のフォトリソグラフィ、レーザ・エッチング、プラズマ・エッチングまた
は他の技術手段として定義され、かつ誘電体層１０２とヒート・シンク１００と
の間に化学接着剤が使用されていないために、図４に示すようにマイクロ・バイ
ア１０３および端部１０４を形成することによってヒート・シンク１００に通じ
ることができる。
【００２８】 ヒート・シンク１００は好適には、Ｏｌｉｎ Ｍｅｔａｌ ＆ Ｂｒａｓｓ
Ｃｏｐｐｅｒ Ａｌｌｏｙ１９４などの銅合金で製造されている。この材料は銅
９８％であり、非常に安価で熱伝導率がきわめて高い。残りの２％は、機械的性
質（張力、進展力）を増大させ、かつ結果としてヒート・シンク１００が取り扱
い上の問題に影響されないようにする金属の充填剤（鉛、亜鉛）から構成されて
いる。本発明の基板と共に用いるダイはより小さくかつそのヒート・シンクは同
程度の機械的剛性が必要とされないために、ヒート・シンク１００は先行技術の
ボール・グリッド・アレイ・コアよりも薄くすることが可能であり、好適には２
５０〜３００マイクロメートルの厚さである。またヒート・シンク１００はアル
ミニウムから製造されてよいか、または現在商業的に利用されているタイプの銅
張積層板であってもよい。
【００２９】 本発明のパッケージでは従来のＬＯＣパッケージで必要となるリードおよび
リードのスペーシングを除去することができるため、パッケージのフットプリン
ト（長さおよび幅）を小さくしながらダイ・パッドの面積を大きくすることがで
きる。この利点はより小さな面積における電熱性能（前述のような放熱性）の改
善によってさらに実現される。パッケージ・ソルダ・ボール１１４が知られてい
るＬＯＣパッケージに用いられるリードに代わるために、マザーボードまで熱経
路の長さが低減されるとともに、ソルダ・ボールの体積に関連する熱を伝導する
熱量が増大する。このため集積回路にとってきわめて効果的なヒート・シンクと
なっている。このヒート・シンクの有効性は、パッケージをチップの大きさに近
い設計にするか、または集積回路の構成よりもわずかに大きく設計することによ
ってさらに改善される。このような構成では、集積回路が実装されるダイ・パド
ルはモールド封止に対してプラットフォームを提供し、かつ熱伝導に対しては最
大面積を提供するには十分に大きいが、Ｊｅｄｅｃまたはカスタムの要求当たり
のパッケージを最小にするには十分に小さい。
【００３０】 本発明のボール・フレーム・パッケージの電気的利点は、高速性能に対して最
適化された光誘電（ｐｈｏｔｏｄｉｅｌｅｃｔｒｉｃ）を使用していることから
生まれる。このような誘電体は現在、Ｓｈｉｐｌｅｙ社、新日鐵化学およびチバ
・ガイギー社などのエレクトロニクス材料の供給者から市販されている。光で規
定可能な誘電体を用いることの第１の利点は、ヒート・シンクを接地させるその
能力に関連するものである。前述のように、この誘電体は接着剤を用いることな
く貼り付けられるために、誘電体とヒートシンクとの間に挿入される層が存在し
ない。選択された接地「ネット」内の誘電体にバイアを設計し、かつ銅などの導
電性かつ熱伝導性材料を用いてこれらのバイアをめっきすることによって、ヒー
ト・シンクを接地または回路のリターン・パスとして容易に利用することができ
る。理想的には２５〜５０マイクロメートルの厚さに塗布されるこの誘電体の薄
い性質により、このリターンはさらに短縮される。これは高速のアプリケーショ
ン用の作動対回路設計技術を用いて設計者には有利である。
【００３１】 本発明のボール・フレーム・パッケージのさらなる電気的利点は、使用される
材料の誘電率に関連している。光で定義される誘電体は、好適には最少量の充填
剤成分を含有し、かつ理想的には誘電率は３．５未満である。これにより高速な
回路構成に重要な絶縁材料のキャパシタンスを低減することが可能となる。
【００３２】 ボル・グリッド・アレイ・パッケージとしての本発明のボール・フレーム構成
により、リード・フレームに比してライン長を短くすることができるため、結果
的に信号損およびライン・インダクタンスは小さいものとなる。さらなる電気的
利点は、この構造体をワイヤ・ボンディング可能なニッケル／金を用いてめっき
する場合にバス・ライン・アンテナを除去することから得られる。フレームに誘
電体層および回路層を貼り付けるプロセスが設計条件が満たされるまで繰り返さ
れるようなビルドアップ回路構成技術を用いて、別の電源面（回路１０５）をそ
の構造体内に設けることが可能となる。最終的には、このビルドアップ回路構成
技術を用いて優れた形状が達成されることにより、設計者は利点を得ることがで
き、高速集積回路ダイに対してＩ／Ｏのル−ト能力（ｒｏｕｔａｂｉｌｉｔｙ）
を著しく改善することが可能となっている。
【００３３】 本発明のボール・フレーム構成のさらなる利点は、本技術を用いることによっ
て製造プロセスのコストが抑えられることにある。現在のリード・フレーム技術
は、リード・フレーム専門工場のオープンリール式の画像／エッチング・プロセ
スに基づいたものである。この技術は広く使用されており、当該業界ではよく理
解されている．製造においては、これらの技術によってフレームの低コスト大量
生産が可能となっているが、新しい設計のために工場の機械設備を改善すること
は困難であり、設定に多くの資本が必要となる。ボール・フレーム技術は、プリ
ント基板工場で採用されている加工技術ときわめて類似したパネル加工技術に基
づいている。フレームは典型的には標準的な装置セット上で、バッチ内に載せら
れたパネルまたはストリップ形式で加工される。このプロセスの最後では、従来
のプリント配線板ミリング（ｍｉｌｌｉｎｇ）技術またはスタンピング（ｓｔａ
ｍｐｉｎｇ）技術を用いて、フレームはパネルからシンギュレートされる。この
プロセスによって金型費が抑えられ、製造装置を柔軟に利用することができる。
直接パネルに貼り付けることのできる低コストの誘電システムを使用すれば、ヒ
ート・シンクに関して、テープまたは積層プリント配線板を利用した本技術の代
わりのＬＯＣ技術に関連するコスト高な接着および積層プロセスの必要性はなく
なる。ビルド・アップ回路構成技術に関連して合理化されたプロセスの流れを用
いて歩留りの向上が達成される。
【００３４】 本発明のボール・フレーム・システムは、ＬＯＣ構成以外の応用例と適応する
ように適合または実装することができる。これらにはハード・ディスク・ドライ
ブ・コントローラ、ＬＣＤコントローラ、低レベル論理およびコントロール、ま
たはさらには識別アプリケーションなどの電源管理用に設計された集積回路を含
んでいる。代わりとなるリード・フレーム技術とは関係なく、光またはレーザで
定義される誘電体をヒート・シンクに適用し、かつボール・グリッド構成をリー
ド・フレーム形式にこのヒート・シンクを実装することにより、設計および回路
構成に多数の利点が提供されることになる。
【００３５】 例示した実施形態に関して本発明を記載してきたが、本発明を限定することを
意図するものではなく、これとは反対に、本発明の精神および範囲に包含するこ
とができるように、そのような代替例、変形例および同等物を含むことを意図す
るものである。例えば、ソルダ・ボールの代わりに、マザーボードには集積回路
上の導電パッドと接触した状態のピンまたは突起物が設けられてよい。例えば、
部品の反転などのこれらおよび他の変形は、本明細書の特許請求の範囲に準じる
範囲内にあるものとする。
【図面の簡単な説明】
【図１】 本発明の集積回路パッケージ基板の平面図である。
【図２】 図１を線２−２で切り取った断面図である。
【図３】 本発明の完成された集積回路パッケージの断面図である。
【図４】 本発明の択一的実施形態である図２と同様の断面図である。
【図５】 本発明のリード・フレーム・ストリップの平面図である。

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 ボール・グリッド・アレイと共に使用するのに適したパッケ
    ージ基板であって、 上面および下面を有する導電性かつ熱伝導性ヒート・シンクであって、それを
    貫通して上面および下面に開口するスロットを有するヒート・シンクと、 スロットに近接するヒート・シンクの下面に形成された誘電体層と、 誘電体層上に配設された回路であって、回路パターン内に電解的、かつ選択的
    に形成された回路と、 誘電体層および回路上に配設された電気抵抗のあるソルダマスクであって、回
    路のボンド・パッドをそれを通じて露出する開口を有するソルダマスクとを備え
    るパッケージ基板。
  2. 【請求項２】 熱伝導性材料で充填されたバイアであって、誘電体層を通じ
    て延び、ソルダマスクを通じてアクセス可能であるバイアをさらに備える、請求
    項１に記載のパッケージ基板。
  3. 【請求項３】 集積回路ダイをそれに効果的に接着するように、スロットに
    近接するヒート・シンクの上面に固定された接着層をさらに備える、請求項１に
    記載のパッケージ基板。
  4. 【請求項４】 スロットに隣接するヒート・シンクの下面の一部が、接地ワ
    イアに接続するために露出する、請求項１に記載のパッケージ基板。
  5. 【請求項５】 ボンド・パッドが、 スロットの側縁部に隣接して形成され、ソルダマスク中の開口を通じて露出す
    る、間隔を置いて配置されたワイア・ボンド・パッドの列であって、ヒート・シ
    ンクの上面のスロットの上に配設された集積回路の対応するワイア・ボンド・パ
    ッドに、ワイアによって接続するのに適したワイア・ボンド・パッドの列と、 ワイア・ボンド・パッドおよびスロット縁部から離れている、間隔を置いて配
    置された端子パッドの列であって、回路パターンが、各ワイア・ボンド・パッド
    をその対応する端子パッドに接続する線を含む端子パッドの列とを備える、請求
    項１に記載のパッケージ基板。
  6. 【請求項６】 熱伝導性材料で充填されたバイアであって、誘電体層を通じ
    て延び、ソルダマスクを通じてアクセス可能であるバイアと、 集積回路ダイをそれに効果的に接着するように、スロットに近接するヒート・
    シンクの上面に固定された接着層とをさらに備える、請求項５に記載のパッケー
    ジ基板。
  7. 【請求項７】 スロットに隣接するヒート・シンクの下面の一部が、接地ワ
    イアに接続するために露出し、それによってダイから接地ワイアを通じてヒート
    ・シンクに熱を伝えることができる、請求項６に記載のパッケージ基板。
  8. 【請求項８】 スロットに近接するヒート・シンクの上面に固定された接着
    層と、 ダイ上のワイア・ボンド・パッドがスロットで露出するように、スロットと反
    対側の接着層によってヒート・シンクの上面に取り付けられた集積回路ダイと、 ダイ上のワイア・ボンド・パッドと、スロットに隣接する回路のワイア・ボン
    ド・パッドとに結合された導電性ワイアと、 ワイアおよびダイを覆う封止材と、 回路のボール・パッドに結合されたはんだボールとをさらに備える、請求項１
    に記載のパッケージ基板。
  9. 【請求項９】 熱伝導性材料で充填されたバイアであって、誘電体層を通じ
    て延び、ソルダマスクを通じてアクセス可能であるバイアをさらに備える、請求
    項８に記載のパッケージ基板。
  10. 【請求項１０】 スロットに隣接するヒート・シンクの下面の一部が露出し
    、ダイ上の接地ワイア・ボンド・パッドと、スロットに隣接するヒート・シンク
    の下面の露出部分とに結合された導電性接地ワイア・ボンドをさらに備える、請
    求項８に記載のパッケージ基板。
  11. 【請求項１１】 ボンド・パッドが、 スロットの側縁部に隣接して形成され、ソルダマスク中の開口を通じて露出す
    る、間隔を置いて配置されたワイア・ボンド・パッドの列であって、ヒート・シ
    ンクの上面のスロットの上に配設された集積回路の対応するワイア・ボンド・パ
    ッドに、ワイアによって接続するのに適したワイア・ボンド・パッドの列と、 ワイア・ボンド・パッドおよびスロット縁部から離れている、間隔を置いて配
    置された端子パッドの列であって、回路パターンが、各ワイア・ボンド・パッド
    をその対応する端子パッドに接続する線を含む端子パッドの列とを備える、請求
    項９に記載のパッケージ基板。
  12. 【請求項１２】 ヒート・シンクが本質的に銅からなる、請求項１に記載の
    パッケージ基板。
  13. 【請求項１３】 回路上に形成された第２誘電体層と、 第２誘電体層上に配設された第２回路であって、第２回路パターン内に電解的
    、かつ選択的に形成された回路と、 誘電体層および回路上に配設された電気抵抗のあるソルダマスクであって、回
    路のボンド・パッドがそれを通じて露出する開口を有するソルダマスクとをさら
    に備える、請求項１に記載のパッケージ基板。
  14. 【請求項１４】 ソルダマスクが回路の上に直接形成されるように、１つの
    回路および１つの誘電体層だけが含まれる、請求項１に記載のパッケージ基板。
  15. 【請求項１５】 並んで形成され、レールによって端部に接続される、請求
    項１に記載のパッケージ基板のストリップを備えるリード・フレーム。
  16. 【請求項１６】 各パッケージ基板が、ヒート・シンク中のスロットよりも
    長い、細長い横方向スロットによって、隣接する各パッケージ基板から分離する
    、請求項１５に記載のリード・フレーム。
  17. 【請求項１７】 基板パッケージを製造するための方法であって、 ヒート・シンクの下面を接着促進剤で処理するステップと、 処理したヒート・シンクの下面に、誘電体層を直接形成するステップと、 誘電体層上に回路パターンを形成するステップと、 誘電体層および回路の上に電気抵抗のあるソルダマスクを形成するステップと
    、 ソルダマスクの一部を選択的に除去することによって、回路上のワイア・ボン
    ディング・パッドおよびボール・パッドを露出するステップと、 ワイア・ボンディング・パッドに隣接する位置で、ヒート・シンクを貫通する
    横方向のスロットを形成するステップであって、前記スロットがヒート・シンク
    の上面および下面に開口するステップとを含む方法。
  18. 【請求項１８】 接着シートを、スロットと同じ形状の開口をその中に有す
    るプリフォームに切断するステップと、 プリフォーム開口がスロットと並ぶように、プリフォームをヒート・シンクの
    上面に貼付するステップとをさらに含む、請求項１７に記載の方法。
  19. 【請求項１９】 基板パッケージをエンド・ユーザに出荷するステップをさ
    らに含む、請求項１８に記載の方法。
  20. 【請求項２０】 スロットに隣接するヒート・シンクの下面の縁部を露出す
    るステップをさらに含む、請求項１７に記載の方法。
  21. 【請求項２１】 ヒート・シンクの上面のスロットの周りに接着剤を塗布す
    るステップと、 ダイ上のワイア・ボンド・パッドがスロットで露出するように、接着剤によっ
    てヒート・シンクの上面に集積回路ダイを取り付けるステップと、 ダイ上のワイア・ボンド・パッドと、スロットに隣接する回路のワイア・ボン
    ド・パッドとに導電性ワイアをボンディングするステップと、 ワイアおよびダイを封止材で覆うステップと、 ボール・パッドにはんだボールをボンディングするステップとをさらに含む、
    請求項１７に記載の方法。
  22. 【請求項２２】 誘電体層を貫通するバイアを形成するステップと、 熱伝導性材料でバイアを充填するステップと、 充填したバイアの上のソルダマスクを貫通するアクセス開口を形成するステッ
    プとをさらに含む、請求項１７に記載の方法。
  23. 【請求項２３】 誘電体層を貫通するバイアを形成するステップと、 熱伝導性材料でバイアを充填するステップと、 充填したバイアの上のソルダマスクを貫通するアクセス開口を形成するステッ
    プと、 ヒート・シンクの上面のスロットの周りに接着剤を塗布するステップと、 ダイ上のワイア・ボンド・パッドがスロットで露出するように、接着剤によっ
    てヒート・シンクの上面に集積回路ダイを取り付けるステップと、 ダイ上のワイア・ボンド・パッドと、スロットに隣接する回路のワイア・ボン
    ド・パッドとに導電性ワイアをボンディングするステップと、 ワイアおよびダイを封止材で覆うステップと、 ボール・パッドにはんだボールをボンディングするステップと、 充填した熱伝導性バイアにはんだボールをボンディングするステップとをさら
    に含む、請求項１７に記載の方法。
  24. 【請求項２４】 ヒート・シンクの上面のスロットの周りに接着剤を塗布す
    るステップと、 ダイ上のワイア・ボンド・パッドがスロットで露出するように、接着剤によっ
    てヒート・シンクの上面に集積回路ダイを取り付けるステップと、 ダイ上のワイア・ボンド・パッドと、スロットに隣接する回路のワイア・ボン
    ド・パッドとに導電性ワイアをボンディングするステップと、 ダイの接地ワイア・ボンド・パッドと、スロットに隣接するヒート・シンクの
    下面の露出した縁部とに導電性ワイアをボンディングするステップと、 ワイアおよびダイを封止材で覆うステップと、 ボール・パッドにはんだボールをボンディングするステップとをさらに含む、
    請求項２０に記載の方法。
  25. 【請求項２５】 回路パターンが導電性金属から形成され、誘電体層上に回
    路パターンを形成するステップの間に、回路パターンを形成するために使用した
    のと同じ金属でバイアを充填するステップをさらに含む、請求項２２に記載の方
    法。
JP2001537792A 1999-11-15 2000-09-13 リードオンチップ半導体パッケージ用のボール・グリッド基板 Pending JP2003514396A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/440,630 1999-11-15
US09/440,630 US6534861B1 (en) 1999-11-15 1999-11-15 Ball grid substrate for lead-on-chip semiconductor package
PCT/US2000/025055 WO2001037337A1 (en) 1999-11-15 2000-09-13 Ball grid substrate for lead-on-chip semiconductor package

Publications (1)

Publication Number Publication Date
JP2003514396A true JP2003514396A (ja) 2003-04-15

Family

ID=23749536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001537792A Pending JP2003514396A (ja) 1999-11-15 2000-09-13 リードオンチップ半導体パッケージ用のボール・グリッド基板

Country Status (4)

Country Link
US (3) US6534861B1 (ja)
JP (1) JP2003514396A (ja)
KR (1) KR20020051934A (ja)
WO (1) WO2001037337A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741914B2 (en) 2014-08-20 2017-08-22 Lumens Co., Ltd. Lens for light-emitting device and method of manufacturing light-emitting device package

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331763B1 (en) * 1998-04-15 2001-12-18 Tyco Electronics Corporation Devices and methods for protection of rechargeable elements
US6856013B1 (en) 1999-02-19 2005-02-15 Micron Technology, Inc. Integrated circuit packages, ball-grid array integrated circuit packages and methods of packaging an integrated circuit
US6825550B2 (en) 1999-09-02 2004-11-30 Micron Technology, Inc. Board-on-chip packages with conductive foil on the chip surface
US6331453B1 (en) 1999-12-16 2001-12-18 Micron Technology, Inc. Method for fabricating semiconductor packages using mold tooling fixture with flash control cavities
US6577015B1 (en) 2000-03-07 2003-06-10 Micron Technology, Inc. Partial slot cover for encapsulation process
US6531335B1 (en) 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods
FI20001384A (fi) * 2000-06-09 2001-12-10 Nokia Networks Oy Upotetun rakenteen virittäminen
US6589820B1 (en) * 2000-06-16 2003-07-08 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
KR20020000012A (ko) * 2000-06-20 2002-01-04 윤종용 슬릿이 형성된 칩 스케일 패키지 제조 방법
US7273769B1 (en) * 2000-08-16 2007-09-25 Micron Technology, Inc. Method and apparatus for removing encapsulating material from a packaged microelectronic device
US6483044B1 (en) 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
US6838760B1 (en) * 2000-08-28 2005-01-04 Micron Technology, Inc. Packaged microelectronic devices with interconnecting units
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
US6762502B1 (en) * 2000-08-31 2004-07-13 Micron Technology, Inc. Semiconductor device packages including a plurality of layers substantially encapsulating leads thereof
JP2002190657A (ja) * 2000-12-21 2002-07-05 Sony Chem Corp フレキシブル配線板及びその製造方法
TW567562B (en) * 2001-01-15 2003-12-21 Chuen Khiang Wang Method of packaging microchip devices, the interposer used therefor and the microchip device packaged thereby
US20040217472A1 (en) * 2001-02-16 2004-11-04 Integral Technologies, Inc. Low cost chip carrier with integrated antenna, heat sink, or EMI shielding functions manufactured from conductive loaded resin-based materials
US20030205828A9 (en) * 2001-04-05 2003-11-06 Larry Kinsman Circuit substrates, semiconductor packages, and ball grid arrays
US6668449B2 (en) * 2001-06-25 2003-12-30 Micron Technology, Inc. Method of making a semiconductor device having an opening in a solder mask
TW497236B (en) * 2001-08-27 2002-08-01 Chipmos Technologies Inc A soc packaging process
JP2003109986A (ja) * 2001-09-27 2003-04-11 Toshiba Corp 半導体装置
US20030064542A1 (en) * 2001-10-02 2003-04-03 Corisis David J. Methods of packaging an integrated circuit
US7473995B2 (en) * 2002-03-25 2009-01-06 Intel Corporation Integrated heat spreader, heat sink or heat pipe with pre-attached phase change thermal interface material and method of making an electronic assembly
US7846778B2 (en) * 2002-02-08 2010-12-07 Intel Corporation Integrated heat spreader, heat sink or heat pipe with pre-attached phase change thermal interface material and method of making an electronic assembly
US7138711B2 (en) * 2002-06-17 2006-11-21 Micron Technology, Inc. Intrinsic thermal enhancement for FBGA package
US7323772B2 (en) * 2002-08-28 2008-01-29 Micron Technology, Inc. Ball grid array structures and tape-based method of manufacturing same
US7550842B2 (en) * 2002-12-12 2009-06-23 Formfactor, Inc. Integrated circuit assembly
US7102217B2 (en) * 2003-04-09 2006-09-05 Micron Technology, Inc. Interposer substrates with reinforced interconnect slots, and semiconductor die packages including same
WO2004114365A2 (en) * 2003-06-16 2004-12-29 Integral Technologies, Inc. Lost cost chip carrier manufactured from conductive loaded resin-based material
DE10339762B4 (de) * 2003-08-27 2007-08-02 Infineon Technologies Ag Chipstapel von Halbleiterchips und Verfahren zur Herstellung desselben
US7462936B2 (en) * 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7495179B2 (en) * 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US7466021B2 (en) * 2003-11-17 2008-12-16 Interconnect Portfolio, Llp Memory packages having stair step interconnection layers
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US7176043B2 (en) * 2003-12-30 2007-02-13 Tessera, Inc. Microelectronic packages and methods therefor
US7233064B2 (en) * 2004-03-10 2007-06-19 Micron Technology, Inc. Semiconductor BGA package having a segmented voltage plane and method of making
US7286359B2 (en) * 2004-05-11 2007-10-23 The U.S. Government As Represented By The National Security Agency Use of thermally conductive vias to extract heat from microelectronic chips and method of manufacturing
US20060270109A1 (en) * 2005-05-31 2006-11-30 Stephan Blaszczak Manufacturing method for an electronic component assembly and corresponding electronic component assembly
US20070090527A1 (en) * 2005-09-30 2007-04-26 Jochen Thomas Integrated chip device in a package
US20070209830A1 (en) * 2006-03-13 2007-09-13 Walton Advanced Engineering, Inc. Semiconductor chip package having a slot type metal film carrying a wire-bonding chip
US7838971B2 (en) * 2006-07-11 2010-11-23 Atmel Corporation Method to provide substrate-ground coupling for semiconductor integrated circuit dice constructed from SOI and related materials in stacked-die packages
KR100766502B1 (ko) * 2006-11-09 2007-10-15 삼성전자주식회사 반도체 소자 패키지
US7948093B2 (en) * 2006-12-28 2011-05-24 Samgsung Electronics Co., Ltd. Memory IC package assembly having stair step metal layer and apertures
WO2008103752A1 (en) * 2007-02-21 2008-08-28 Rambus Inc. High-speed memory package
US7833456B2 (en) * 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
EP2637202A3 (en) 2007-09-28 2014-03-12 Tessera, Inc. Flip chip interconnection with etched posts on a microelectronic element joined to etched posts on a substrate by a fusible metal and corresponding manufacturing method
US7812430B2 (en) * 2008-03-04 2010-10-12 Powertech Technology Inc. Leadframe and semiconductor package having downset baffle paddles
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
TWI474452B (zh) * 2011-09-22 2015-02-21 矽品精密工業股份有限公司 基板、半導體封裝件及其製法
US8587099B1 (en) 2012-05-02 2013-11-19 Texas Instruments Incorporated Leadframe having selective planishing
US9418950B2 (en) 2013-04-24 2016-08-16 Skyworks Solutions, Inc. Multiple band multiple mode transceiver front end flip-chip architecture and circuitry with integrated power amplifiers
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270267A (en) * 1989-05-31 1993-12-14 Mitel Corporation Curing and passivation of spin on glasses by a plasma process wherein an external polarization field is applied to the substrate
JP3088193B2 (ja) 1992-06-05 2000-09-18 三菱電機株式会社 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
KR0144164B1 (ko) 1995-05-12 1998-07-01 문정환 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법
KR0159987B1 (ko) * 1995-07-05 1998-12-01 아남산업주식회사 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이(bga) 반도체 패캐지의 열 방출구조
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
US5785538A (en) * 1995-11-27 1998-07-28 International Business Machines Corporation High density test probe with rigid surface structure
JP2859194B2 (ja) * 1996-01-30 1999-02-17 九州日本電気株式会社 プラスチックパッケージ型半導体集積回路及びその製造 方法
US6169329B1 (en) * 1996-04-02 2001-01-02 Micron Technology, Inc. Semiconductor devices having interconnections using standardized bonding locations and methods of designing
KR100196285B1 (ko) 1996-04-18 1999-06-15 윤종용 폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법
KR100224770B1 (ko) 1996-06-24 1999-10-15 김영환 리드 온 칩 리드프레임 및 이를 이용한 반도체 소자 패키지
US5723907A (en) * 1996-06-25 1998-03-03 Micron Technology, Inc. Loc simm
US5863805A (en) 1996-07-08 1999-01-26 Industrial Technology Research Institute Method of packaging semiconductor chips based on lead-on-chip (LOC) architecture
KR0185570B1 (ko) * 1996-07-15 1999-03-20 김광호 칩 스케일 패키지의 제조 방법
KR100202668B1 (ko) * 1996-07-30 1999-07-01 구본준 크랙 방지를 위한 반도체 패키지와 그 제조방법 및 제조장치
JP2845841B2 (ja) * 1996-09-27 1999-01-13 九州日本電気株式会社 半導体装置
US5904500A (en) * 1996-10-03 1999-05-18 The Dexter Corporation Method for the preparation of lead-on-chip assemblies
JP3793628B2 (ja) * 1997-01-20 2006-07-05 沖電気工業株式会社 樹脂封止型半導体装置
US6160705A (en) * 1997-05-09 2000-12-12 Texas Instruments Incorporated Ball grid array package and method using enhanced power and ground distribution circuitry
TW449844B (en) * 1997-05-17 2001-08-11 Hyundai Electronics Ind Ball grid array package having an integrated circuit chip
US6107683A (en) * 1997-06-20 2000-08-22 Substrate Technologies Incorporated Sequentially built integrated circuit package
KR100253116B1 (ko) * 1997-07-07 2000-04-15 윤덕용 Le방법을 이용한 칩사이즈 패키지의 제조방법
US6204093B1 (en) * 1997-08-21 2001-03-20 Micron Technology, Inc. Method and apparatus for applying viscous materials to a lead frame
US6013535A (en) * 1997-08-05 2000-01-11 Micron Technology, Inc. Method for applying adhesives to a lead frame
JP3482121B2 (ja) * 1998-03-25 2003-12-22 松下電器産業株式会社 半導体装置
US5880520A (en) 1998-03-31 1999-03-09 Micron Technology, Inc. Low mutual inductance lead frame device
JP3055619B2 (ja) * 1998-04-30 2000-06-26 日本電気株式会社 半導体装置およびその製造方法
US5929514A (en) 1998-05-26 1999-07-27 Analog Devices, Inc. Thermally enhanced lead-under-paddle I.C. leadframe
US6084297A (en) * 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
US6048755A (en) * 1998-11-12 2000-04-11 Micron Technology, Inc. Method for fabricating BGA package using substrate with patterned solder mask open in die attach area
US6127833A (en) * 1999-01-04 2000-10-03 Taiwan Semiconductor Manufacturing Co. Test carrier for attaching a semiconductor device
US6143581A (en) * 1999-02-22 2000-11-07 Micron Technology, Inc. Asymmetric transfer molding method and an asymmetric encapsulation made therefrom
US6020692A (en) * 1999-03-31 2000-02-01 Taiwan Semiconductor Manufacturing Company, Ltd Marco lamp life extension in installation for ADI, AEI
TW409377B (en) * 1999-05-21 2000-10-21 Siliconware Precision Industries Co Ltd Small scale ball grid array package
TW415056B (en) * 1999-08-05 2000-12-11 Siliconware Precision Industries Co Ltd Multi-chip packaging structure
US6210992B1 (en) * 1999-08-31 2001-04-03 Micron Technology, Inc. Controlling packaging encapsulant leakage

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741914B2 (en) 2014-08-20 2017-08-22 Lumens Co., Ltd. Lens for light-emitting device and method of manufacturing light-emitting device package
US10177291B2 (en) 2014-08-20 2019-01-08 Lumens Co., Ltd. Lens for light-emitting device and method of manufacturing light-emitting device package

Also Published As

Publication number Publication date
WO2001037337A1 (en) 2001-05-25
US6300165B2 (en) 2001-10-09
KR20020051934A (ko) 2002-06-29
US6534861B1 (en) 2003-03-18
US20030132518A1 (en) 2003-07-17
US20010002321A1 (en) 2001-05-31

Similar Documents

Publication Publication Date Title
JP2003514396A (ja) リードオンチップ半導体パッケージ用のボール・グリッド基板
US10861760B2 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
KR101587561B1 (ko) 리드프레임 어레이를 구비하는 집적회로 패키지 시스템
TW544883B (en) Manufacturing method of semiconductor device
KR100347706B1 (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
US7804168B2 (en) Ball grid array structures having tape-based circuitry
US6918178B2 (en) Method of attaching a heat sink to an IC package
US7932587B2 (en) Singulated semiconductor package
US20110140253A1 (en) Dap ground bond enhancement
US7439614B2 (en) Circuit device with dummy elements
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
US6246124B1 (en) Encapsulated chip module and method of making same
US8785253B2 (en) Leadframe for IC package and method of manufacture
KR970005724B1 (ko) 플라스틱 캡슐형 멀티칩 하이브리드 집적회로
WO2004114405A1 (en) Micro lead frame package and method to manufacture the micro lead frame package
US6551855B1 (en) Substrate strip and manufacturing method thereof
US20230005803A1 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
US20230352378A1 (en) Semiconductor package and method for fabricating the same
KR100221917B1 (ko) 이층 리드 구조를 갖는 고방열 반도체 패키지 및 그의 제조 방법
KR100252861B1 (ko) 적층형 반도체 패키지 및 그의 어셈블리 방법
JP4023966B2 (ja) 半導体パッケージの製造方法
JP2001053212A (ja) Ｉｃパッケージおよびその製造方法
JPH0845974A (ja) 半導体装置
JPH08162558A (ja) 半導体装置