JP2003511935A - デジタルテレビジョン信号及びアナログテレビジョン信号のデジタル化／処理装置 - Google Patents

デジタルテレビジョン信号及びアナログテレビジョン信号のデジタル化／処理装置

Info

Publication number
JP2003511935A
JP2003511935A JP2001529679A JP2001529679A JP2003511935A JP 2003511935 A JP2003511935 A JP 2003511935A JP 2001529679 A JP2001529679 A JP 2001529679A JP 2001529679 A JP2001529679 A JP 2001529679A JP 2003511935 A JP2003511935 A JP 2003511935A
Authority
JP
Japan
Prior art keywords
signal
analog
signals
digital
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001529679A
Other languages
English (en)
Other versions
JP4677159B2 (ja
JP2003511935A5 (ja
Inventor
スティーヴン カールスガード，エリック
フランシス ラムライク，マーク
スィドニー ステュアート，ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of JP2003511935A publication Critical patent/JP2003511935A/ja
Publication of JP2003511935A5 publication Critical patent/JP2003511935A5/ja
Application granted granted Critical
Publication of JP4677159B2 publication Critical patent/JP4677159B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/66—Circuits for processing colour signals for synchronous demodulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H04N21/4312—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations
    • H04N21/4316—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations for displaying supplemental content in a region of the screen, e.g. an advertisement in a separate window
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen

Abstract

(57)【要約】 アナログテレビジョン信号のデジタル化、並びに該デジタル化信号及びデジタルテレビジョン信号を処理する装置は、複数のサブブロック信号を発生するために使用される共通の基準周波数ソースを使用してデジタル化する機能を実行する。この場合、基準周波数ソースは、入力信号の同期特性のいずれにも依存しない。デュアルチャネルアナログ信号処理について、共通の周波数ソースは、チャネル／入力信号のいずれにもロックされない。デジタル信号処理は、同じ共通の基準周波数ソースに基づいて達成される。好適には、本発明により、各種のアナログ信号をデジタル化して、該デジタル化信号及びデジタルテレビジョン信号を同時に処理するために必要な全てのアナログ／デジタル変換器及び復号化回路／ロジックにより、周波数発生回路の複製を除くと共に、１つの集積回路に統合することができる。

Description

【発明の詳細な説明】
【０００１】 ［発明の分野］ 本発明は、アナログ信号及び／又はデジタル信号を処理するための装置に関し
、より詳細には、各種のアナログ信号をデジタル化し、該デジタル化した信号及
び／又はデジタル信号を処理するために、複数のクロック周波数を利用する集積
回路に関する。
【０００２】 ［発明の背景］ 集積回路、すなわちＩＣは、全てのタイプの電子装置において広範に使用され
ている。これらの電子装置がより複雑になるにつれて、要求される機能の全てを
実行するために必要とされるＩＣの数は増加し、及び／又は各種ＩＣの機能が１
つのＩＣに組込まれる。複数の機能が１つのＩＣに統合されたとしても、ＩＣ内
部の複雑さが低減されることが望ましい。
【０００３】 現在のテレビジョンは、様々な地上波ソース又は非地上波ソースからの、アナ
ログ及びデジタルテレビジョン信号の両者を処理するために多くの異なるＩＣを
使用している。しかし、次世代のデジタル／アナログテレビジョンは、現在のテ
レビジョンよりも高いレベルの集積度を有することが期待される。
【０００４】 高いレベルの集積度により、より少ない数のＩＣを要することになり、各種の
個々のＩＣにより実行される処理は、１つのＩＣに組込むことができる。しかし
、アナログテレビジョン信号受信機からの処理をデジタルテレビジョン信号につ
いて要求される処理と組み合わせるやり方には、様々な障害がある。
【０００５】 アナログテレビジョン信号処理用ＩＣとデジタルテレビジョン信号処理用ＩＣ
との統合に関する問題は、異なるソースのビデオ（アナログビデオ及びデジタル
ビデオの両者）が異なるサンプリングレートで動作するアナログ／デジタル（A/
D）変換器を必要とする場合があることである。
【０００６】 アナログテレビジョン信号は、ラインロック周波数又はクロマ サブキャリア
ロック周波数に基づいているのに対し、デジタル変調された（デジタル）テレビ
ジョン信号は、デジタルテレビジョン信号自身のシンボルレートに基づいている
。また、現在のアナログ／デジタル変換技術は、非同期クロックが存在するとき
に、アナログ／デジタル変換性能に悪影響を与えるデジタルクロストークを発生
する。
【０００７】 オフ周波数処理のためにデジタル補間を使用したスタンドアロン型デジタル復
調器を使用することが知られている。また、アナログ信号についての第２チャネ
ル処理は、非同期のサンプリング周波数により達成されている。しかし、後者の
場合では、メインチャネルは、水平同期パルス又はカラーバーストのような、到
来するアナログテレビジョン信号のパラメータにロックされる。
【０００８】 ［発明の概要］ 本発明は、複数のアナログ信号に対するデジタル化、該デジタル化信号及び／
又はデジタル信号に対する処理を同時に実行する１つのシステムＩＣであり、到
来する信号のパラメータにロックされることのない共通の周波数ソースを使用し
ている。したがって、全ての到来信号に対して、高性能のサンプリング及び処理
が達成される場合がある。
【０００９】 本発明は、いずれのシステムに対してもロックされることのない１つの基準周
波数（基準クロック）を使用して、２つのチャネルについて標準的なアナログビ
デオの復号化を提供する。すなわち、基準クロックは、いずれかの入力信号のロ
ック可能な特性に基づいておらず、すなわちロックされない。２つのデジタルシ
グナルプロセッサは、衛星及び地上波テレビジョン信号向けのものであり、同じ
基準周波数に基づいた処理を実行するために変更される。本発明は、全てのアナ
ログ／デジタル変換器、及び複数のチャネルからなるデジタルシグナルプロセッ
サについて同期周波数処理を提供し、到来信号の誤ったサンプリング及び処理を
防止するものである。
【００１０】 本発明の１形態では、特定の周波数の１つの基準クロックがクロックジェネレ
ータに入力され、該ジェネレータは、ＩＣのアナログ／デジタル変換器及び復号
化回路／ロジックにより必要とされる全ての動作周波数（クロック周波数）を発
生する。基準クロックは、たとえば、入力信号の同期特性のいずれかにロックさ
れない点で独立なクロックである。
【００１１】 全ての他のサンプリング及び処理周波数が発生される１つの基準クロックのみ
が存在するため、アナログ／デジタル変換器は、殆どデジタル的なノイズなしに
、１０ビット精度までの高い性能で動作することができる。これは、アナログ入
力をサンプリングするために必要とされる「クワイエット ゾーン」がもはや存
在しないためであり、非同期のサンプリング周波数では不可能なことである。一
方、本発明の１つの基準クロック（周波数）に基づいた複数のサンプリング周波
数により、デジタル遷移間でのこれらのクワイエット ゾーンは保持される。
【００１２】 本発明のＩＣの１つの回路／ロジックセクションは、衛星（デジタル）ブロー
ドキャストテレビジョン信号を処理するものであり、補間器を使用して、実際の
サンプルが異なる周波数（たとえば、５４ＭＨｚ）で行われた場合であっても、
適切なシンボルレートに関連した周波数（たとえば、４０ＭＨｚ）で到来信号を
処理する。
【００１３】 類似の手順は、地上波デジタルテレビジョン信号、又は残留波帯（VSB）テレ
ビジョン信号についても使用される。この場合、シンボルレートの２倍が適切な
周波数（たとえば、２１．５４ＭＨｚ）であるのに対して、サンプリング周波数
（クロック信号）は特定の周波数（たとえば、２７ＭＨｚ）よりも大きい。
【００１４】 また、アナログテレビジョン信号の処理は、それぞれのチャネルについて特定
の周波数（たとえば、１８ＭＨｚ）で達成される。アナログテレビジョン信号の
サンプルが到来するラインレートにロックされないとしても、それぞれのチャネ
ルについてのサブサンプルの精度により水平周波数が決定される。
【００１５】 最終的なサンプルレート変換器は、色差信号（たとえば、６．７５ＭＨｚ）の
それぞれについての周波数を輝度信号（たとえば、１３．５ＭＨｚ）についての
周波数に加えたものに対応する周波数（たとえば、２７ＭＨｚ）を有する。これ
により、データ出力のジッタラインが生じない。
【００１６】 さらに、本発明のＩＣの色度復調器は、到来信号のそれぞれについて到来する
色度バースト信号にロックされるデジタル離散時間の発振器（DTO）を使用して
いる。したがって、全てのデジタル処理は、４つのタイプのテレビジョン信号シ
ステムによるような回路／ロジックの各種処理セクションで固有な非同期キャラ
クタにもかかわらず、同期クロックを使用して達成される。
【００１７】 また、本発明は、２重のＮＴＳＣ信号処理セクションにおけるデジタル回路の
多くを２重に使用することを達成する。デジタルカラーデコーダ（DCD）は、輝
度信号と色度信号を分離するための櫛形フィルタによるフィルタリング、及び色
差信号を生成するための色度復調、同期信号（sync）分離、サンプルレート変換
、スタンダードインタフェース周波数へのサンプルレート変換（SRC）、及び垂
直ブランキング間隔（VBI）データスライスを含むＮＴＳＣビデオを復号化する
ために、全ての必要な信号処理機能を実行する。
【００１８】 ＶＢＩは、「Ｖチップ」ペアレンタルコントロール／レーティング情報、番組
ガイド、テレテキストデータ等を典型的に含んでいる。全てのこれらの機能は、
メインチャネルビデオ及び第２チャネルビデオの両者について含まれ、ピクチャ イン ピクチャ（PIP）向けに通常使用される。
【００１９】 本発明の別の態様によれば、ＤＣＤは、２つのチャネルを結合し、２つのチャ
ネルについて必要とされる実際のデータ記憶要素のみを複製し、必要とされるサ
ンプリング／クロック周波数及びクロックサイクル毎のスイッチングチャネルを
２度実行することによる処理の殆どについて、同じ回路を使用する。したがって
、たとえば、それぞれ１８ＭＨｚのチャネルは、１つおきのクロックサイクルに
関して３６ＭＨｚで処理される。
【００２０】 別の構成では、本発明は、アナログ信号処理セクション、及びクロックジェネ
レータを含んでいる。アナログ信号処理セクションは、水平同期信号等のような
同期成分を有するアナログ信号を処理するために使用可能である。クロックジェ
ネレータは、アナログ信号処理セクションによる使用のために、外部の基準信号
に基づいて内部のクロック信号を発生するために使用可能である。この場合、外
部の基準信号は、アナログ信号の同期成分に依存しない。
【００２１】 別の構成では、本発明は、アナログ信号処理セクション、デジタル信号処理セ
クション、アナログ信号処理セクションと関連する第１のアナログ／デジタル変
換器、デジタル信号処理セクションと関連する第２のアナログ／デジタル変換器
を含んでいる。
【００２２】 本集積回路は、１つの基準クロック信号から第１及び第２のアナログ／デジタ
ル変換器のそれぞれについて、第１及び第２のクロック信号を供給するために使
用可能なクロックジェネレータを更に含んでいる。この場合、第１のクロック信
号及び第２のクロック信号は、第１及び第２のアナログ／デジタル変換器の同期
処理を提供する。
【００２３】 さらに別の構成では、本発明は、アナログ信号処理セクション、デジタル信号
処理セクション及びクロックジェネレータを含んでいる。クロックジェネレータ
は、アナログ処理セクション及びデジタル処理セクションにより、仕様のための
異なる周波数の複数のクロック信号を発生するために使用可能である。
【００２４】 この場合、クロックジェネレータは、入力するアナログ及び／又はデジタル信
号の同期特性に依存しない所与の周波数からなる１つの基準クロック信号を使用
する。アナログ信号処理セクション及びデジタル信号処理セクションは、それぞ
れアナログ信号及びデジタル信号を同時に処理する。
【００２５】 ［発明の実施の形態］ 本発明は、添付図面を参照して以下に記載される。幾つかの図面を通して、一
致する参照符号は、一致する構成要素を示している。 図１を参照して、本発明によるＩＣを使用するに適したシステム１０のブロッ
ク図が示されている。システム１０は、信号及び／又はデータ及び情報の処理の
ための複数の集積回路を備えている。この場合、少なくとも１つのＩＣは、適切
な機能のために、複数のクロック、クロック周波数又はクロック／クロッキング
信号を必要とする。
【００２６】 このタイプのＩＣは、マルチプル クロックＩＣと呼ばれる場合がある。シス
テム１０は、本発明のマルチプルクロックＩＣを利用した例示的な環境／適用で
あることが理解されるべきである。システム１０のマルチプルクロックＩＣは、
本明細書で上述された原理に従い、当業者に知られているような多くの構成を取
るか、及び／又は多くの機能を実行する場合がある。
【００２７】 システム１０において、マルチプルクロックＩＣは、様々なソースからの様々
なテレビジョン信号形式について、テレビジョン信号処理を実行する。要するに
、本発明を組込んだマルチプル クロック テレビジョン シグナル プロセッサＩ
Ｃは、デジタル衛星テレビジョン信号、地上波（ケーブル配信を含む）デジタル
テレビジョン信号及び地上波（ケーブル配信を含む）アナログテレビジョン信号
を処理するために適合／使用可能にされる。これらアナログ及びデジタル信号は
、各種の符号化スキーム及び／又は変調スキームで供給される場合がある。
【００２８】 システム１０は、テレビジョン信号処理装置１２を含んでおり、該装置は、テ
レビジョン装置、セットトップボックス等（集合的に「テレビジョン装置」とす
る）である場合がある。テレビジョン信号処理装置１２は、受信されたテレビジ
ョン信号を復号化するための処理回路／ロジック１６を含んでいる。
【００２９】 処理回路／ロジック１６は、デジタル変調されたアナログオーディオ又はアナ
ログビデオテレビジョン信号を復号化して処理するために使用可能であり、また
、たとえば、ＱＰＳＫ（Quadrature Phase Shift Keying）変調／符号化形式を
使用して変調されたディレクト ブロードキャスト サテライト（DBS）システム
２０から（「デジタルテレビジョン信号」）送信するために使用可能である。
【００３０】 また、処理回路／ロジック１６は、地上波デジタルテレビジョン（DTV）アン
テナ２６からのデジタルテレビジョン信号を復号化して処理するために使用可能
である。かかるテレビジョン信号は、ＶＳＢ（Vestigal SideBand）変調／符号
化形式を使用してデジタル変調されている場合がある。
【００３１】 また、処理回路／ロジック１６は、ＣＡＴＶ（ケーブルテレビジョン）システ
ム３４からのアナログテレビジョン信号と同様に、信号パス又は信号ライン３２
を介して受信された地上波アナログアンテナ３０からのアナログオーディオ及び
ビデオテレビジョン信号（「アナログテレビジョン信号」）を処理するために使
用可能である。
【００３２】 アナログテレビジョン信号の変調／符号化形式は、典型的にＮＴＳＣであるが
、他の形式が使用される場合がある。アナログテレビジョン信号の処理は、適切
な回路、ソフトウェア及び／又は他の構成要素を通して入力信号をデジタル化す
ることを典型的に含んでいる。
【００３３】 また、ＣＡＴＶシステム３４からのデジタルテレビジョン信号は、復号化され
て処理される場合がある。なお、テレビジョン装置１２は、示された以外のソー
スからのアナログ及び／又はデジタルテレビジョン信号を受信して処理するよう
にも適合されることが理解されるべきである。
【００３４】 また、テレビジョン信号処理装置１２は、テレビジョン信号処理装置１２の動
作を制御するための記憶されたプログラム命令（すんわち、ソフトウェア）を含
んだメモリ１８を典型的に含んでいる。回路／ロジック２４は、テレビジョン処
理装置１２の他の機能性のために設けられる。この機能性は、本発明の理解又は
実施に必ずしも必要がないので、詳細に記載しない。
【００３５】 また、システム１０は、処理回路／ロジック１６に接続され、テレビジョン信
号のビデオ部分（及びそのＯＳＤ）を表示するために適したディスプレイ１４を
含んでいる。セットトップボックス等の場合、ディスプレイ１４は、付属される
テレビジョンセットのディスプレイと関連付けされる。また、出力３８は、処理
装置１２からビデオレコーダ等を含んだ別の装置にオーディオ及び／又はビデオ
信号を供給するために提供される。
【００３６】 テレビジョン信号処理装置１２は、インディアナ州インディアナにあるThomso
n Consumer Electronics社により製造されるＤＴＶ−３２０ ＨＤＴＶ（High De
finition Television）に限定されず、高精細デジタルテレビジョン（HDTV）の
ようなデジタルテレビジョン、アナログ／デジタルテレビジョン信号を利用可能
なセットトップボックス、テレビジョン信号記憶装置、又はテレビジョン信号の
様々な形式を処理することができるいずれか他の装置を含んだアナログ／デジタ
ルテレビジョンである場合がある。
【００３７】 本発明の態様によれば、システム１０における複数のＩＣのうちの少なくとも
１つがマルチプルクロックＩＣである。テレビジョン装置１２の処理回路／ロジ
ック１６で利用されるマルチプルクロックＩＣは、ユニバーサルリンクＩＣとし
て知られており、図２に例示されている。
【００３８】 ユニバーサルリンクＩＣ４０は、ミックスドシグナル設計の集積回路であり、
すなわち、ＩＣ４０は、アナログ及びデジタルテレビジョン信号処理回路の両者
を有しており、各種のテレビジョン信号処理機能を１つのＩＣに組込むか、或い
は統合する。
【００３９】 図２を参照して、テレビジョン装置１２で使用されるユニバーサルリンクＩＣ
４０のブロック図が示されている。異なる周波数からなる複数のクロック信号は
、所与の周波数からなる外部で発生された基準クロック信号を使用して、ユニバ
ーサルリンクＩＣ４０により発生される。
【００４０】 ユニバーサルリンクＩＣ４０は、外部で発生された基準クロック信号を受信す
るＩ／Ｏピン４８を含んでいる。本実施の形態では、ユニバーサルリンクＩＣ４
０は、外部で供給される２７ＭＨｚの基準クロック信号を使用する。上述した原
理に従い、他の外部の基準クロック信号が使用される場合がある。
【００４１】 特に、外部の基準クロック信号は、（アナログ又はデジタルのいずれかである
）到来するテレビジョン信号の同期パルス又はカラーバーストのようないずれか
ロック可能な特性に基づかず、ロックされない。むしろ、外部の基準クロック信
号は、適切な周波数のクロック信号を発生して、ユニバーサルリンクＩＣ４０も
回路／ロジックの各種のセクション又はブロックにクロック信号周波数の必要条
件を受容するために、容易な乗算及び割算を提供するために選択される。
【００４２】 ユニバーサルリンクＩＣ４０では、位相ロックループ（PLL）シンセサイザ５
０に外部の基準クロック信号が提供される。該シンセサイザ５０は、出力／ライ
ン５２に関する所与の周波数の出力クロック信号を発生する。ここで、ＰＬＬ出
力クロック信号は、１０８ＭＨｚとなるように選択され、内部の基準クロック信
号と考えられる場合がある。全ての残りの必要とされるクロック信号は、内部の
基準クロック信号から発生される。
【００４３】 １０８ＭＨｚの内部の基準クロック信号は、複数のクロック周波数を発生する
ための適切な回路／ロジックを含んでいるクロックジェネレータに供給される。
クロックジェネレータ５４により発生されるクロック信号の実際の数は、特定の
ＩＣのクロック信号の必要条件に依存する。
【００４４】 ユニバーサルリンクＩＣ４０では、クロックジェネレータ５４は、異なる周波
数からなる４つのクロック信号、及び内部の基準クロック信号と同じ周波数から
なる１つのクロック信号を発生する。次いで、それぞれ発生されたクロック信号
は、回路／ロジックの適切なセクション又はブロックに経路決定される。
【００４５】 本発明によれば、ＰＬＬクロックシンセサイザ５０により発生されるＩＣ内部
の基準クロック周波数は、外部の基準クロック周波数の倍数である。より詳細に
は、ＩＣ内部の基準クロック周波数は、外部の基準クロック周波数の整数倍であ
ることが好ましい。また、ＩＣ内部の基準クロック周波数は、回路／ロジックの
各種のセクション又はブロックにより使用することができる複数のＩＣクロック
信号又は周波数に分割することができるように選択される。
【００４６】 この場合、内部の基準クロック信号の周波数は、１０８ＭＨｚであり、これは
外部の基準クロック信号の周波数２７ＭＨｚの４倍である。次いで、クロックジ
ェネレータ５４は、ＩＣ内部のクロック信号の周波数１０８ＭＨｚの２分の１で
ある５４ＭＨｚのクロック信号、ＩＣ内部のクロック信号の周波数１０８ＭＨｚ
の３分の１である３６ＭＨｚ、ＩＣ内部のクロック信号の周波数１０８ＭＨｚの
４分の１である２７ＭＨｚのクロック信号、及びＩＣ内部のクロック信号の周波
数１０８ＭＨｚの６分の１である１８ＭＨｚのクロック信号を生成する。したが
って、クロックジェネレータ５４は、位相シフトのないマスタ内部クロックの分
数調波である４つのサブブロックを発生する。
【００４７】 内部クロック信号の周波数を決定する別の要素は、ユニバーサルリンクＩＣ４
０の回路／ロジックの各種のセクション又はブロックについてのサンプリングレ
ート、すなわちクロッキングレートである。上述したように、ユニバーサルリン
クＩＣ４０は、３つのメインセクションを含んでいる。
【００４８】 ３つのメインセクションは、衛星送信されたテレビジョン信号を受信して復調
／復号化するために使用可能な「サットリンク」セクション４２、地上波で送信
された一般的なデジタル及び／又はデジタル高精細（HDTV）信号を受信して復調
／復号化するために使用可能な「ＶＳＢ（残留波帯）リンク」セクション４４、
及びスイッチング、色度復調及びＮＴＳＣ（アナログ）信号の他の信号処理を提
供するために使用可能な回路／ロジックのブロックである「ＤＣＤ（デジタルカ
ラーデコーダ）」セクション４６である。
【００４９】 ユニバーサルリンクＩＣ４０は、メインのアナログテレビジョン信号について
の第１システム、（ピクチャ イン ピクチャであるＰＩＰ、及び／又はピクチャ
オン ピクチャであるＰＯＰのような）補助のアナログテレビジョン信号につい
ての第２システム、デジタル衛星テレビジョン信号についての第３システム、デ
ジタル地上波テレビジョン信号についての第４システムを含む各種別々の復号化
／復調システムを提供する。
【００５０】 セクション４２、４４及び４６は、独立に及び並列に動作する。様々な信号の
性質のために、回路／ロジックのセクション又はブロックの各種部分は、異なる
クロック又はサンプリング周波数を必要とする。
【００５１】 サットリンクセクション４２は、Ｉ，Ｑ入力を適切な「ｘビット」のアナログ
／デジタル変換器に入力する。特に、Ｉ，Ｑ入力はデュアル６ビットアナログ／
デジタルコンバータ５６に供給される。該コンバータ５６は、５４ＭＨｚクロッ
ク信号を使用して時間計測されて、サンプリングする。
【００５２】 復調ブロック５８及びフォワードエラー補正（FEC）ブロック６０は、衛星に
よりブロードキャストされるデジタルテレビジョン信号を更に処理する。特に、
復調ブロック５８及びＦＥＣブロック６０は、補間器を使用して、衛星によりブ
ロードキャストされるデジタルテレビジョン信号についての周波数に関連した適
切なシンボルレートで、サテライトブロードキャスト信号を処理する。
【００５３】 この場合、適切なシンボルレート周波数は、４０ＭＨｚである。しかし、デュ
アル６ビットアナログ／デジタル変換器５６は、４０ＭＨｚのクロック又はサン
プリング信号のみを必要とする場合であっても、５４ＭＨｚのＩＣのクロック信
号を利用して時間計測し、到来するテレビジョン信号をサンプリング（オーバサ
ンプリング）する。５４ＭＨｚクロックは、必要とされるクロック又はサンプリ
ング周波数に対して、クロック又はサンプリング周波数において３５％の増加を
提供する。
【００５４】 サットリンクセクション４２に類似して、ＶＳＢセクション４４は、適切な「
ｘビット」アナログ／デジタル変換器を通して、ＶＳＢデジタルブロードキャス
トテレビジョン信号を受信する。ＶＳＢセクション４４は、２７ＭＨｚのクロッ
ク信号で時間計測される１０ビットアナログ／デジタル変換器６２を通してＶＳ
Ｂ信号を受信する。
【００５５】 復調ブロック６４、イコライザブロック６６、位相トラッカブロック６８、及
びフォワードエラー補正（FEC）ブロック７０は、地上波によりブロードキャス
トされるデジタルテレビジョン信号を更に処理する。特に、復調ブロック６４、
イコライザブロック６６、位相トラッカブロック６８、及びＦＥＣブロック７０
は、ＶＳＢ（すなわち、地上波）によりブロードキャストされるデジタルテレビ
ジョン信号についての周波数に関連するシンボルレートの２倍でＶＳＢ信号を処
理する。
【００５６】 この場合、適切なシンボルレート周波数は、１０．７７ＭＨｚであり、したが
って、適切なシンボルレート周波数の２倍は、２１．５４ＭＨｚである。しかし
、１０ビットアナログ／デジタル変換器６２は、２１．５４ＭＨｚのクロック又
はサンプリング周波数のみを必要とする場合であっても、２７ＭＨｚのＩＣのク
ロック信号を利用して時間計測し、到来するテレビジョン信号をサンプリング（
オーバサンプリング）する。２７ＭＨｚクロックは、必要とされるサンプリング
周波数に対して、クロック又はサンプリング周波数において約２５％の増加を提
供する。
【００５７】 ＤＣＤセクション４６では、アナログテレビジョン信号のそれぞれのチャネル
について１８ＭＨｚのクロック信号を使用して、アナログのサンプリングが達成
される。これらのサンプルが入力テレビジョン信号の特性にロックされない場合
であっても、この水平周波数は、それぞれのチャネルについてのサブサンプル精
度で決定される。ＤＣＤセクション４６は、ＤＣＤアナログ回路セクション７２
で、２つのアナログテレビジョン信号（すなわち、一方はメインチャネル、他方
はＰＩＰ又はＰＯＰ）を受信するために使用可能である。
【００５８】 その４つのＣＶ／Ｙ信号は、２つの１０ビットアナログ／デジタル変換器７６
及び７８に信号を適切に送出するスイッチ７４に入力される。分離されたＣ，Ｕ
及びＶの２つのセットは、２つの１０ビットアナログ／デジタル変換器８２及び
８４に信号を適切に送出するスイッチ８０に入力される。これら４つの１０ビッ
トアナログ／デジタル変換器７６，７８，８２及び８４の出力は、デュアルチャ
ネルＮＴＳＣデジタルカラーデコーダ８６に入力される。
【００５９】 最終的なサンプルレート変換は、（輝度について連続して１３．５ＭＨｚ、色
差信号のそれぞれについて６．７５ＭＨｚ）２７ＭＨｚで達成される。これによ
り、データ出力にジッタリングラインが生じない。さらに、色度復調器は、到来
する信号のそれぞれについて、到来する色度バースト信号にロックされるデジタ
ル離散時間発振器（DTO）を使用する。
【００６０】 アナログ／デジタル変換処理及びデジタル信号処理の全ては、これら４つの信
号システムに固有な非同期キャラクタであるにも関わらず、同期クロックを使用
して達成される。また、クロックジェネレータ５４により発生されるＩＣのクロ
ック信号の周波数のそれぞれは、回路／ロジックの適切な部分の適切な処理に要
求されるクロック／サンプリング信号周波数に等しいか、又は該周波数よりも大
きい。かかるオーバサンプリングは、特定の信号の処理において、後に達成され
る場合がある。
【００６１】 アナログ／デジタル変換及びシグナルプロセッサセクションの同期処理により
発生する望ましくない作用は、色度復調セクション１０２及び１０４、ＳＲＣ及
び同期プロセッサ１１０及び１１２により補償される。かかる作用を除去するた
めの手法は、当業者にはよく知られており、本明細書では詳細に説明しない。
【００６２】 他のサンプリング及び処理周波数の全てが発生される唯一の基準クロック信号
が存在するので、アナログ／デジタル変換器は、高い性能（すなわち、１０ビッ
ト精度）で動作することができ、デジタルノイズを有さない。このことは、アナ
ログ信号をサンプリングするために必要とされる「クワイエット ゾーン」が存
在しないために、非同期のサンプリング周波数では不可能である。しかし、同じ
クロックに基づいた複数のサンプリング周波数では、デジタル遷移間でのクワイ
エット ゾーンが保持される（図３参照）。
【００６３】 本発明の別の態様は、ＮＴＳＣテレビジョン信号を処理するためのデジタル回
路の部分を２重に使用することである。これに関して、図４を参照して、ＤＣＤ
ブロック８６のブロック図が示されている。ＤＣＤブロック８６は、２つのＮＴ
ＳＣ（アナログ）テレビジョン信号について必要な信号処理機能の全てを実行す
る。
【００６４】 ＤＣＤブロック８６は、２つの到来するアナログテレビジョン信号から、輝度
及び色度を分離するためのデュアル櫛型フィルタ９０及び９２を含んでいる。そ
れぞれの輝度及び色度スイッチ９４及び９６のそれぞれは、それぞれのチャネル
の色度及び輝度成分がクロック毎にスイッチされるように、（１つのチャネルに
ついて必要とされる周波数１８ＭＨｚの２倍）３６ＭＨｚでそれぞれ時間計測さ
れる。したがって、それぞれ１８ＭＨｚのチャネルは、クロックサイクルおきに
３６ＭＨｚで処理される。
【００６５】 色度成分は、それぞれのＡＣＣ及び色度復調ブロック１０２及び１０９に入力
される。ＵＶ成分は、このうちにデマルチプレクサ９８及び１００に送出され、
それぞれ分離されたＵ及びＶ成分が得られる。色度復調モジュール１０２及び１
０４のＵ及びＶ出力は、それぞれのＵＶスイッチ１０６及び１０８において、そ
れぞれのデマルチプレクサ９８及び１００のＵ及びＶ出力と結合される。
【００６６】 このスイッチ１０６及び１０８は、それぞれのチャネルの色度及び輝度成分が
クロック毎にスイッチされるように、３６ＭＨｚ（１つのチャネルについて必要
とされる周波数１８ＭＨｚの２倍）で時間計測される。したがって、１８ＭＨｚ
チャネルのそれぞれは、３６ＭＨｚでクロックサイクル毎に処理される。
【００６７】 輝度及びＵＶ成分は、それぞれのサンプルレート変換器及び同期信号（sync）
分離ブロック１１０及び１１２に送出され、スタンダードインタフェース周波数
を有する信号が生成される。さらに、データスライサ１１４及び１１６により、
垂直ブランキングインターバル（VBI）データスライスが達成される。この場合
、「Ｖチップ」ペアレンタル制御情報、テレテキストデータ、番組ガイド情報等
が得られる。
【００６８】 サンプルレート変換器、同期プロセッサ１１０及び１１２、並びにデータスラ
イサ１１４及び１１６のそれぞれの出力は、ビデオプロセッサ１１８に入力され
、メインチャネルのビデオ及び第２（補助）チャネルのビデオが供給される。第
２チャネルのビデオは、ＰＩＰ又はＰＯＰ向けに典型的に使用される。先に述べ
たように、１つの基準クロックを使用することによる望まれない作用は、色度復
調セクション１０２及び１０４、並びにサンプルレート変換及び同期プロセッサ
１１０及び１１２で補償される。
【００６９】 図５を参照して、本発明の態様によるＤＣＤブロック８６における論理回路の
多くを２重に使用することによる櫛型フィルタの実現に関して、一般的に１３０
で示されるブロック図を示す図である。クロック又はサンプリング周波数１８Ｍ
Ｈｚからなる第１のコンポジットビデオは、ビデオの１ラインを保持するデータ
記憶装置１３４、及び櫛型フィルタ１３２に入力される。
【００７０】 同時に、クロック又はサンプリング周波数１８ＭＨｚからなる第２のコンポジ
ットビデオは、ビデオの１ラインを保持するデータ記憶装置１３６、及び櫛型フ
ィルタ１３２に入力される。データ記憶装置１３４及び１３６は、１８ＭＨｚの
サンプリングレートでそれぞれ時間計測される。櫛型フィルタ１３２は、１８Ｍ
Ｈｚの２倍、すなわち６ＭＨｚで時間計測される。このようにして、櫛型フィル
タ１３２は、データ記憶装置１３４及び１３６の出力を交互に処理する。
【００７１】 ２つの完全に異なる回路の代わりに、ＤＣＤブロック８６は、２つのチャネル
を結合し、実際のデータ記憶成分のみを複製する。また、ＤＣＤブロック８６は
、必要とされる周波数の２倍で動作して、クロックおきにチャネルをスイッチン
グすることにより、動作の殆どについて同じ回路を使用する。
【００７２】 本発明は、好適な設計及び／又は構成を有するものとして記載してきたが、本
発明は、この開示の精神及び範囲内でさらに変更することができる。したがって
、本出願は、本発明が付属する技術分野において、また、特許請求の範囲に収ま
る技術分野において公知又は慣習的な実施の範囲にあるものとして、本開示から
の逸脱をカバーすることが意図されている。 特に、本発明は、異なる周波数の必要条件でシステムを動作するための前提条
件が存在する場合、また、特に、デジタル回路／ロジックに加えて、アナログ／
デジタル変換器及び他のアナログ回路のような、同じシリコンスペースでシステ
ム／回路を動作することが望まれる場合に他の回路にも適用することができる。
【図面の簡単な説明】
【図１】 本発明のＩＣが使用される例示的なシステムのブロック図である。
【図２】 本発明の実施の形態を組込んだ、図１の例示的なシステムで使用されるＩＣの
ブロック図である。
【図３】 図２のＩＣにおいて使用される様々なデジタル周波数を示すチャートである。
【図４】 図２のＩＣのデジタルカラーデコーダのブロック図である。
【図５】 図２の櫛型フィルタ実現のブロック図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年１２月１０日（２００１．１２．１０）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】 オフ周波数処理のためにデジタル補間を使用したスタンドアロン型デジタル復
調器を使用することが知られている。また、アナログ信号についての第２チャネ
ル処理は、非同期のサンプリング周波数により達成されている。しかし、後者の
場合では、メインチャネルは、水平同期パルス又はカラーバーストのような、到
来するアナログテレビジョン信号のパラメータにロックされる。 国際特許出願WO98/46027号では、アナログ色度信号をデジタル化することなし に、PAL/NTSCカラーシステムの全ての変形を復調するための１つの外部非同期ク リスタルクロックを含むマルチスタンダード カラーデコーダ システムが開示さ れている。アナログ色度信号を復調する開示された方法では、アナログ色度を復 調するためのデジタル直交信号が生成され、アナログ復調された色差信号が得ら れる。デジタル位相誤差信号は、アナログ復調された色差信号の少なくとも一部 から与えられる。デジタル位相誤差信号は、デジタルフィルタリングされて、デ ジタル直交信号生成のための位相制御信号が得られる。 米国特許第5,367,337号では、予め選択されたビデオフォーマットへの変換の
ためにビデオフォーマットを含んだ、非同期で到来するビデオ画像信号を受信し てサンプリングし、次いで信号処理してビデオ画像を再現する装置及びシステム が開示されている。この特許は、ビデオフォーマットを検出するための処理にお いてオーバサンプリングを開示している。 米国特許第5,8,08,691号では、周期的デジタル信号のサンプリングクロックに 関して非同期である周期的な基準信号の周波数により特定された周波数を有する 周期的なデジタル信号を合成するための装置が開示されている。好適な実施の形 態では、デジタルビデオシステムは、デジタル色搬送波を合成し、デジタルビデ オシステムのデジタルシステムクロックに関して非同期である水晶発振子の基準 周波数に合成される。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ， ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ， ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＢＺ，Ｃ Ａ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ， ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，Ｋ Ｅ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ， ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，Ｓ Ｄ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ， ＺＡ，ＺＷ (72)発明者 ラムライク，マーク フランシス アメリカ合衆国 インディアナ州 46236 インディアナポリス インディアン・レ イク・ブルヴァード・サウス 10308 (72)発明者 ステュアート，ジョン スィドニー アメリカ合衆国 インディアナ州 46268 インディアナポリス ウェスト・セヴン ティファースト・ストリート 3655 Ｆターム(参考） 5C021 PA26 PA28 PA85 PA86 PA87 SA02 SA05 SA08 ZA04 ZA11 5C066 CA02 DA08 DB07 DC02 DC07 DD07 DD08 EG01 EG02 EG04 GA02 GA05 GA13 GA16 GA20 HA01 KB03 KE19 KE20 5K047 AA16 BB01 DD02 GG06 GG08 MM12 MM44 MM46 MM49

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 同期特性を有するアナログ信号を受信する信号入力と、 外部の基準クロック信号を受信するためのクロック入力と、 前記クロック入力に接続され、前記外部の基準クロック信号に基づいて複数の
    内部のクロック信号を発生するためのクロックジェネレータと、 前記信号入力及び前記クロックジェネレータに接続され、適切な信号規格に従
    い前記アナログ信号を処理し、前記複数の内部のクロック信号のうちのそれぞれ
    １つにより時間計測される回路／ロジックを有する信号処理セクションとを備え
    、 前記外部の基準クロックは、前記アナログ信号の前記同期特性に依存せず、前
    記回路／ロジックは、入力した前記アナログ信号の前記同期特性に依存しない前
    記複数の内部のクロック信号のうちのそれぞれ１つにより時間計測される、 ことを特徴とする集積回路。
  2. 【請求項２】 前記信号処理セクションは、複数のアナログ／デジタル変換
    器及び復号化回路／ロジックを含み、前記アナログ／デジタル変換器及び前記復
    号化回路／ロジックの両者は、前記複数の内部のクロック信号のうちのそれぞれ
    １つにより時間計測される、 ことを特徴とする請求項１記載の集積回路。
  3. 【請求項３】 前記信号処理セクションは、それぞれが前記同期特性を有す
    る２つの別々のアナログ信号を処理するために適合され、前記外部の基準クロッ
    ク信号は、前記同期特性に依存しない、 ことを特徴とする請求項１記載の集積回路。
  4. 【請求項４】 前記信号処理セクションは、１つの処理チャネルを使用して
    ２つの別々のアナログ信号を処理し、前記１つの処理チャネルは、前記アナログ
    信号のうちの１つを処理するために必要な要求されるクロックスピードの少なく
    とも２倍の信号周波数を有する内部のクロック信号により時間計測される、 ことを特徴とする請求項３記載の集積回路。
  5. 【請求項５】 前記アナログ信号はテレビジョン信号である、 ことを特徴とする請求項４記載の集積回路。
  6. 【請求項６】 前記同期特性は、水平同期パルス及びカラーバースト信号の
    うちの１つを含む、 ことを特徴とする請求項５記載の集積回路。
  7. 【請求項７】 前記信号処理セクションは、同期特性を有するデジタル入力
    信号を処理するために更に動作可能であり、前記外部の基準クロックは、前記デ
    ジタル入力信号の前記同期特性に依存しない、 ことを特徴とする請求項１記載の集積回路。
  8. 【請求項８】 前記デジタル入力信号の前記同期特性は、シンボルレートで
    ある、 請求項７記載の集積回路。
  9. 【請求項９】 同期特性を有する入力信号を受信するための信号入力と、 基準クロック信号を発生するためのクロック信号ジェネレータと、 前記信号入力及び前記クロック信号ジェネレータに接続され、適切な信号規格
    に従い前記入力信号を処理して、表示装置に表示するために適した出力信号を供
    給するための回路／ロジックを有し、前記基準クロック信号に基づいて複数の内
    部のクロック信号を発生するシグナルプロセッサと、 前記シグナルプロセッサに接続され、前記出力信号を受けて前記表示装置に接
    続するための信号出力とを備え、 前記基準クロック信号は、前記入力信号の同期特性に依存せず、前記シグナル
    プロセッサの前記回路／ロジックは、前記入力信号の前記同期特性に依存しない
    前記複数の内部のクロック信号のうちのそれぞれの１つにより時間計測される、
    ことを特徴とするテレビジョン装置。
  10. 【請求項１０】 前記信号処理セクションは、複数のアナログ／デジタル変
    換器及び復号化回路／ロジックを含み、前記アナログ／デジタル変換器及び前記
    復号化回路／ロジックは、前記複数の内部のクロック信号のうちのそれぞれ１つ
    により時間計測される、 ことを特徴とする請求項９記載のテレビジョン装置。
  11. 【請求項１１】 前記信号処理セクションは、それぞれが前記同期特性を有
    する２つの別々のアナログ信号を処理するために適合され、前記基準クロック信
    号は、前記同期特性に依存しない、 ことを特徴とする請求項１０記載のテレビジョン装置。
  12. 【請求項１２】 アナログの前記信号処理セクションは、１つの処理チャネ
    ルを使用して、２つの別々のアナログ信号を処理し、前記１つの処理チャネルは
    、前記アナログ信号のうちの１つを処理するために必要な要求されるクロックス
    ピードの少なくとも２倍の信号周波数を有する内部のクロック信号により時間計
    測される、 ことを特徴とする請求項１１記載のテレビジョン装置。
  13. 【請求項１３】 前記同期特性は、水平同期パルス及びカラーバースト信号
    のうちの１つを含む、 ことを特徴とする請求項１２記載のテレビジョン装置。
  14. 【請求項１４】 前記信号処理セクションは、同期特性を有するデジタル入
    力信号を処理するために更に動作可能であり、前記外部の基準クロック信号は、
    前記デジタル入力信号の前記同期特性に依存せず、前記同期特性はシンボルレー
    トである、 ことを特徴とする請求項９記載のテレビジョン装置。
  15. 【請求項１５】 同期成分を有する入力信号を処理する方法であって、 前記同期成分を有する前記入力信号を受信するステップと、 基準クロック信号を発生するステップと、 前記基準クロック信号に基づいて複数の内部のクロック信号を発生するステッ
    プと、 前記複数の内部のクロック信号のうちの１つを使用して時間計測されるアナロ
    グ／デジタル変換器を使用して、アナログ信号である前記入力信号をデジタル信
    号に変換するステップと、 表示に適した出力信号を供給するために、前記複数の内部のクロック信号のう
    ちの少なくとも１つにより時間計測される復号化回路／ロジックを使用して、適
    切なテレビジョン信号規格に従い前記変換されたデジタル信号を復号化するステ
    ップとを備え、 前記基準クロック信号は、前記同期成分に依存せずに発生され、前記アナログ
    ／デジタル変換器及び前記復号化回路／ロジックの両者は、前記入力信号の前記
    同期特性に依存しない前記複数の内部のクロック信号のうちのそれぞれ１つによ
    り時間計測される、 ことを特徴とする方法。
  16. 【請求項１６】 前記受信するステップは、それぞれ同期特性を有する２つ
    のアナログ入力信号を受信するステップを含み、 前記変換するステップは、前記２つのアナログ入力信号をデジタル信号のそれ
    ぞれに変換するステップを含み、 前記復号化するステップは、１つのアナログ信号を処理するために必要な要求
    されるクロックスピードの少なくとも２倍の周波数を有する内部のクロック信号
    により時間計測される１つの処理チャネルを使用して、前記２つのデジタル信号
    を復号化して、２つの出力信号を供給するステップを含む、 ことを特徴とする請求項１５記載の方法。
  17. 【請求項１７】 前記受信するステップは、同期特性を有するデジタル入力
    信号を受信するステップを更に含み、 前記復号化ステップは、前記デジタル入力信号の前記同期特性に依存しない内
    部のクロック信号のうちのそれぞれ１つにより時間計測される復号化回路／ロジ
    ックを使用して、前記デジタル入力信号を復号化するステップを含む、 ことを特徴とする請求項１５記載の方法。
JP2001529679A 1999-10-13 2000-10-11 デジタルテレビジョン信号及びアナログテレビジョン信号のデジタル化／処理装置 Expired - Fee Related JP4677159B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15914999P 1999-10-13 1999-10-13
US60/159,149 1999-10-13
PCT/US2000/028059 WO2001028255A1 (en) 1999-10-13 2000-10-11 Digital and analog television signal digitization and processing device

Publications (3)

Publication Number Publication Date
JP2003511935A true JP2003511935A (ja) 2003-03-25
JP2003511935A5 JP2003511935A5 (ja) 2007-11-29
JP4677159B2 JP4677159B2 (ja) 2011-04-27

Family

ID=22571287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001529679A Expired - Fee Related JP4677159B2 (ja) 1999-10-13 2000-10-11 デジタルテレビジョン信号及びアナログテレビジョン信号のデジタル化／処理装置

Country Status (10)

Country Link
EP (1) EP1221262B1 (ja)
JP (1) JP4677159B2 (ja)
KR (1) KR100843682B1 (ja)
CN (1) CN1197387C (ja)
AU (1) AU1195801A (ja)
BR (1) BRPI0014726B1 (ja)
DE (1) DE60012957T2 (ja)
ES (1) ES2225248T3 (ja)
MX (1) MXPA02003708A (ja)
WO (1) WO2001028255A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1233156C (zh) 2001-05-29 2005-12-21 索尼公司 模拟电视信号接收方法和装置
US6961099B2 (en) * 2001-10-16 2005-11-01 Sony Corporation Method and apparatus for automatically switching between analog and digital input signals
US7339628B2 (en) * 2004-10-13 2008-03-04 Cirrus Logic, Inc. Method and apparatus to improve decoding of composite video signals
US7525600B2 (en) 2005-01-14 2009-04-28 Broadcom Corporation Single integrated high definition television (HDTV) chip for analog and digital reception
CN100387057C (zh) * 2005-01-14 2008-05-07 美国博通公司 处理电视信号的方法和系统
CN101808249B (zh) * 2009-02-12 2012-06-27 晨星软件研发(深圳)有限公司 影像处理电路及影像处理方法
CN105430232A (zh) * 2015-11-17 2016-03-23 安徽朗格暖通设备有限公司 一种信号补偿电路及装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367337A (en) * 1992-04-30 1994-11-22 Image Data Corporation Method and apparatus for capturing video images
US5808691A (en) * 1995-12-12 1998-09-15 Cirrus Logic, Inc. Digital carrier synthesis synchronized to a reference signal that is asynchronous with respect to a digital sampling clock
EP0906701B1 (en) 1997-04-09 2006-11-15 Koninklijke Philips Electronics N.V. Color demodulation using digital and analog circuits
US6147713A (en) * 1998-03-09 2000-11-14 General Instrument Corporation Digital signal processor for multistandard television reception

Also Published As

Publication number Publication date
CN1379958A (zh) 2002-11-13
BR0014726A (pt) 2002-06-18
BRPI0014726B1 (pt) 2015-10-06
KR100843682B1 (ko) 2008-07-04
AU1195801A (en) 2001-04-23
CN1197387C (zh) 2005-04-13
DE60012957D1 (de) 2004-09-16
DE60012957T2 (de) 2005-08-25
JP4677159B2 (ja) 2011-04-27
MXPA02003708A (es) 2002-09-30
EP1221262B1 (en) 2004-08-11
EP1221262A1 (en) 2002-07-10
ES2225248T3 (es) 2005-03-16
KR20020039367A (ko) 2002-05-25
WO2001028255A1 (en) 2001-04-19

Similar Documents

Publication Publication Date Title
US7102692B1 (en) Digital and analog television signal digitization and processing device
US6147713A (en) Digital signal processor for multistandard television reception
US5132793A (en) Television receiver compatible with both standard system television signal and high definition television signal
KR920000580B1 (ko) 디지탈 수신기
US6175389B1 (en) Comb filtered signal separation
US7599006B2 (en) Over-sampling A/D converting circuit
JP2003511935A (ja) デジタルテレビジョン信号及びアナログテレビジョン信号のデジタル化／処理装置
KR100582429B1 (ko) 비디오중첩회로및비디오신호중첩방법
KR930004824B1 (ko) Tv 전송시스템에 있어서 스펙트럼 호환성 고품위 tv신호 전송방법 및 회로
JP2003018614A (ja) 映像信号処理装置
US5200811A (en) High definition television video signal receiver and processing method therefor
WO1990004904A1 (fr) Recepteur de television
Lerner Digital TV: Makers bet on VLSI
KR100195710B1 (ko) Vsb, qam 및 ntsc신호 복조기
JP2914268B2 (ja) 映像信号処理装置およびその処理方法
JPS62165491A (ja) テレビジヨン信号の高精細化信号変換装置
JPH0898202A (ja) 信号分離装置
JPH07184169A (ja) 高品位テレビジョン信号受信処理回路
JPH09233498A (ja) 信号処理装置
Desor et al. An universal video front end for advanced TV sets
JPH05145801A (ja) インパルスノイズ除去装置
JP2003125421A (ja) ビデオ信号デコーダ装置
MXPA00008840A (en) Digital signal processor for multistandard television reception
JPH06233322A (ja) Ｍｕｓｅ信号処理回路
JPH0463091A (ja) 帯域圧縮テレビジョン信号の受信装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071009

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100823

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110131

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees