JPH09233498A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPH09233498A JPH09233498A JP8034688A JP3468896A JPH09233498A JP H09233498 A JPH09233498 A JP H09233498A JP 8034688 A JP8034688 A JP 8034688A JP 3468896 A JP3468896 A JP 3468896A JP H09233498 A JPH09233498 A JP H09233498A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- signal processing
- converting
- lock clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Color Television Systems (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【課題】 動き検出信号及び位相基準信号を簡単な回路
構成にてラインロッククロックにクロック変換すること
により、クロックの切り換えを廃止して、誤動作の防止
を可能とした信号処理装置を提供する。 【解決手段】 第１の信号処理手段４から供給される動
き検出信号をバーストロッククロックを用いて、シリア
ル−パラレル変換するシリアル−パラレル変換手段２１
〜２５と、該シリアル−パラレル変換手段からのパラレ
ル出力をラインロッククロックを用いて、パラレル−シ
リアル変換して第２の信号処理手段１５に供給するパラ
レル−シリアル変換手段２６〜３１とを設けてなるもの
である。
構成にてラインロッククロックにクロック変換すること
により、クロックの切り換えを廃止して、誤動作の防止
を可能とした信号処理装置を提供する。 【解決手段】 第１の信号処理手段４から供給される動
き検出信号をバーストロッククロックを用いて、シリア
ル−パラレル変換するシリアル−パラレル変換手段２１
〜２５と、該シリアル−パラレル変換手段からのパラレ
ル出力をラインロッククロックを用いて、パラレル−シ
リアル変換して第２の信号処理手段１５に供給するパラ
レル−シリアル変換手段２６〜３１とを設けてなるもの
である。
Description
【０００１】
【発明の属する技術分野】本発明は、テレビジョン信号
処理装置、及び第２世代クリアビジョン信号処理装置に
関するものである。
処理装置、及び第２世代クリアビジョン信号処理装置に
関するものである。
【０００２】
【従来の技術】まず、第２世代クリアビジョン信号にお
いては、主画面内に周波数多重された静止画水平解像
度の補強信号（以下、ＨＨ信号と称す）、主画面の上
下マスク部分に多重された動画垂直解像度の補強信号
（以下、ＶＴ信号と称す）、主画面の上下マスク部分
に多重された静止画垂直解像度の補強信号（以下、ＶＨ
信号と称す）の３種類の補強信号が含まれる。
いては、主画面内に周波数多重された静止画水平解像
度の補強信号（以下、ＨＨ信号と称す）、主画面の上
下マスク部分に多重された動画垂直解像度の補強信号
（以下、ＶＴ信号と称す）、主画面の上下マスク部分
に多重された静止画垂直解像度の補強信号（以下、ＶＨ
信号と称す）の３種類の補強信号が含まれる。
【０００３】ＨＨ信号においては、受信側での伝送フォ
ーマットからの復調に用いるキャリアの位相を、送信側
で用いられたキャリア位相と一致させる必要があり、Ｖ
Ｔ信号及びＶＨ信号においては、受信側にて上下マスク
部分から主画面へ３倍に時間軸伸長する際、３倍伸長し
たＶＴ／ＶＨ信号を主画面の本来の所定位置に戻すため
に、時間の基準が必要となる。従って、これらの補強信
号を再生するためには、ノイズに強く、且つ迅速に検出
することが可能な位相基準信号が必要となる。
ーマットからの復調に用いるキャリアの位相を、送信側
で用いられたキャリア位相と一致させる必要があり、Ｖ
Ｔ信号及びＶＨ信号においては、受信側にて上下マスク
部分から主画面へ３倍に時間軸伸長する際、３倍伸長し
たＶＴ／ＶＨ信号を主画面の本来の所定位置に戻すため
に、時間の基準が必要となる。従って、これらの補強信
号を再生するためには、ノイズに強く、且つ迅速に検出
することが可能な位相基準信号が必要となる。
【０００４】従来の第２世代クリアビジョン信号処理装
置について、図６とともに以下説明する。ここで、図６
は従来の第２世代クリアビジョン信号処理装置の概略構
成を示すブロック図である。
置について、図６とともに以下説明する。ここで、図６
は従来の第２世代クリアビジョン信号処理装置の概略構
成を示すブロック図である。
【０００５】入力端子１より入力された複合テレビジョ
ン信号は、Ａ／Ｄ変換器２及びバーストロッククロック
発生回路３に供給される。バーストロッククロック発生
回路３は、カラーバースト信号にロックした４ｆｓｃ及
び８ｆｓｃの周波数のシステムクロックを発生して各ブ
ロックに供給する。また、Ａ／Ｄ変換器２でディジタル
化された複合テレビジョン信号は後述する第１の信号処
理回路４に供給される。
ン信号は、Ａ／Ｄ変換器２及びバーストロッククロック
発生回路３に供給される。バーストロッククロック発生
回路３は、カラーバースト信号にロックした４ｆｓｃ及
び８ｆｓｃの周波数のシステムクロックを発生して各ブ
ロックに供給する。また、Ａ／Ｄ変換器２でディジタル
化された複合テレビジョン信号は後述する第１の信号処
理回路４に供給される。
【０００６】Ｄ／Ａ変換器５でアナログ信号に変換され
た色信号（以下、Ｃ信号と称す）は色復調回路１１で色
差信号Ｒ−Ｙ，Ｂ−Ｙに変換され、該色差信号Ｒ−Ｙ，
Ｂ−ＹはそれぞれＡ／Ｄ変換器１３，１４に供給され
る。また、Ｄ／Ａ変換器６でアナログ信号に変換された
輝度信号（以下、Ｙ信号と称す）はラインロッククロッ
ク発生回路７及びＡ／Ｄ変換器１２に供給される。
た色信号（以下、Ｃ信号と称す）は色復調回路１１で色
差信号Ｒ−Ｙ，Ｂ−Ｙに変換され、該色差信号Ｒ−Ｙ，
Ｂ−ＹはそれぞれＡ／Ｄ変換器１３，１４に供給され
る。また、Ｄ／Ａ変換器６でアナログ信号に変換された
輝度信号（以下、Ｙ信号と称す）はラインロッククロッ
ク発生回路７及びＡ／Ｄ変換器１２に供給される。
【０００７】ラインロッククロック発生回路７は、水平
同期周波数にロックした９１０ｆｈ，１８２０ｆｈの周
波数のシステムクロックを発生してセレクタ１９に供給
する。セレクタ１９は入力が標準信号時にはバーストロ
ッククロック、非標準信号時にはラインロッククロック
をそれぞれ選択し、各ブロックに供給する。また、Ａ／
Ｄ変換器１２，１３，１４でディジタル化されたＹ信
号，Ｒ−Ｙ信号，及びＢ−Ｙ信号は後述する第２の信号
処理回路１５に供給される。
同期周波数にロックした９１０ｆｈ，１８２０ｆｈの周
波数のシステムクロックを発生してセレクタ１９に供給
する。セレクタ１９は入力が標準信号時にはバーストロ
ッククロック、非標準信号時にはラインロッククロック
をそれぞれ選択し、各ブロックに供給する。また、Ａ／
Ｄ変換器１２，１３，１４でディジタル化されたＹ信
号，Ｒ−Ｙ信号，及びＢ−Ｙ信号は後述する第２の信号
処理回路１５に供給される。
【０００８】そして、第２の信号処理回路１５の出力信
号はＤ／Ａ変換器１６，１７，１８でアナログ信号に変
換され、デコードされたＹ信号，Ｒ−Ｙ信号，及びＢ−
Ｙ信号が出力される。
号はＤ／Ａ変換器１６，１７，１８でアナログ信号に変
換され、デコードされたＹ信号，Ｒ−Ｙ信号，及びＢ−
Ｙ信号が出力される。
【０００９】尚、上記構成において、第１の信号処理回
路４は、次の処理を行う。第２世代クリアビジョン信
号の識別信号をデコードし、補強信号再生用の位相基準
信号を作成して第２の信号処理回路１５に供給する。
複合テレビジョン信号の動きを検出し、３次元Ｙ／Ｃ／
ＨＨ分離に用いると同時に、第２の信号処理回路１５に
供給する。３次元Ｙ／Ｃ／ＨＨ分離し、ＨＨ信号の復
調・補強を行い、Ｙ信号及びＣ信号をＤ／Ａ変換器５，
６に供給する。
路４は、次の処理を行う。第２世代クリアビジョン信
号の識別信号をデコードし、補強信号再生用の位相基準
信号を作成して第２の信号処理回路１５に供給する。
複合テレビジョン信号の動きを検出し、３次元Ｙ／Ｃ／
ＨＨ分離に用いると同時に、第２の信号処理回路１５に
供給する。３次元Ｙ／Ｃ／ＨＨ分離し、ＨＨ信号の復
調・補強を行い、Ｙ信号及びＣ信号をＤ／Ａ変換器５，
６に供給する。
【００１０】また、第２の信号処理回路１５は、次の処
理を行う。ＶＴ／ＶＨ信号の復調・補強を行う。尚、
この際に、第１の信号処理回路４から供給される位相基
準信号を基準にしてＶＴ／ＶＨ信号の３倍伸長を行う。
また、ＶＴ／ＶＨ信号の分離には第１の信号処理回路４
から供給される動き検出信号が用いられる。第１の信
号処理回路４から供給される動き検出信号を用いて動き
適応の走査線補間を行う。走査線変換（３６０本→４
８０本）で有効画面の垂直伸長を行う。
理を行う。ＶＴ／ＶＨ信号の復調・補強を行う。尚、
この際に、第１の信号処理回路４から供給される位相基
準信号を基準にしてＶＴ／ＶＨ信号の３倍伸長を行う。
また、ＶＴ／ＶＨ信号の分離には第１の信号処理回路４
から供給される動き検出信号が用いられる。第１の信
号処理回路４から供給される動き検出信号を用いて動き
適応の走査線補間を行う。走査線変換（３６０本→４
８０本）で有効画面の垂直伸長を行う。
【００１１】
【発明が解決しようとする課題】しかしながら、上述し
た信号処理装置においては、後半の処理に使われるクロ
ックとして、入力が標準信号時にはバーストロッククロ
ックに、非標準信号時にはラインロッククロックに切り
換えられるが、その切り換え時にクロックの連続性が失
われるために、回路の誤動作が発生し、画面上に妨害が
発生するという問題があった。
た信号処理装置においては、後半の処理に使われるクロ
ックとして、入力が標準信号時にはバーストロッククロ
ックに、非標準信号時にはラインロッククロックに切り
換えられるが、その切り換え時にクロックの連続性が失
われるために、回路の誤動作が発生し、画面上に妨害が
発生するという問題があった。
【００１２】これを避けるためには、クロック切り換え
時に、黒レベル等で画面をマスクする必要があるが、入
力の標準／非標準の誤検出があった場合、不必要な場面
で画面がマスクされるため、画面の妨害となるという問
題があった。
時に、黒レベル等で画面をマスクする必要があるが、入
力の標準／非標準の誤検出があった場合、不必要な場面
で画面がマスクされるため、画面の妨害となるという問
題があった。
【００１３】本発明は、上述したような点に鑑みてなさ
れたものであり、動き検出信号及び位相基準信号を簡単
な回路構成にてラインロッククロックにクロック変換す
ることにより、クロックの切り換えを廃止して、誤動作
の防止を可能とした信号処理装置を提供することを目的
とする。
れたものであり、動き検出信号及び位相基準信号を簡単
な回路構成にてラインロッククロックにクロック変換す
ることにより、クロックの切り換えを廃止して、誤動作
の防止を可能とした信号処理装置を提供することを目的
とする。
【００１４】
【課題を解決するための手段】本願請求項１に係る発明
の信号処理装置は、複合テレビジョン信号のカラーバー
ストにロックしたバーストロッククロックを発生する第
１のクロック発生手段と、該第１のクロック発生手段か
らのバーストロッククロックを用いて、複合テレビジョ
ン信号をディジタル信号に変換する第１のＡ／Ｄ変換手
段と、ディジタル化された複合テレビジョン信号からＹ
信号とＣ信号とを分離するとともに、動き検出を行う第
１の信号処理手段と、前記Ｙ信号及びＣ信号をアナログ
信号に変換する第１のＤ／Ａ変換手段と、前記Ｙ信号か
ら水平同期信号と垂直同期信号とを分離する同期分離手
段と、前記Ｙ信号の水平周波数にロックしたラインロッ
ククロックを発生する第２のクロック発生手段と、該第
２のクロック発生手段からのラインロッククロックを用
いて、Ｙ信号及び色差信号をディジタル信号に変換する
第２のＡ／Ｄ変換手段と、ディジタル化されたＹ信号及
び色差信号に対して動き適応処理する第２の信号処理手
段と、Ｙ信号及び色差信号をアナログ信号に変換する第
２のＤ／Ａ変換手段とを具備したテレビジョン信号の処
理装置において、前記第１の信号処理手段から供給され
る動き検出信号をバーストロッククロックを用いて、シ
リアル−パラレル変換するシリアル−パラレル変換手段
と、該シリアル−パラレル変換手段からのパラレル出力
をラインロッククロックを用いて、パラレル−シリアル
変換して第２の信号処理手段に供給するパラレル−シリ
アル変換手段とを設けてなるものである。
の信号処理装置は、複合テレビジョン信号のカラーバー
ストにロックしたバーストロッククロックを発生する第
１のクロック発生手段と、該第１のクロック発生手段か
らのバーストロッククロックを用いて、複合テレビジョ
ン信号をディジタル信号に変換する第１のＡ／Ｄ変換手
段と、ディジタル化された複合テレビジョン信号からＹ
信号とＣ信号とを分離するとともに、動き検出を行う第
１の信号処理手段と、前記Ｙ信号及びＣ信号をアナログ
信号に変換する第１のＤ／Ａ変換手段と、前記Ｙ信号か
ら水平同期信号と垂直同期信号とを分離する同期分離手
段と、前記Ｙ信号の水平周波数にロックしたラインロッ
ククロックを発生する第２のクロック発生手段と、該第
２のクロック発生手段からのラインロッククロックを用
いて、Ｙ信号及び色差信号をディジタル信号に変換する
第２のＡ／Ｄ変換手段と、ディジタル化されたＹ信号及
び色差信号に対して動き適応処理する第２の信号処理手
段と、Ｙ信号及び色差信号をアナログ信号に変換する第
２のＤ／Ａ変換手段とを具備したテレビジョン信号の処
理装置において、前記第１の信号処理手段から供給され
る動き検出信号をバーストロッククロックを用いて、シ
リアル−パラレル変換するシリアル−パラレル変換手段
と、該シリアル−パラレル変換手段からのパラレル出力
をラインロッククロックを用いて、パラレル−シリアル
変換して第２の信号処理手段に供給するパラレル−シリ
アル変換手段とを設けてなるものである。
【００１５】これによって、第１の信号処理手段から供
給される動き検出信号を、バーストロッククロックを用
いてシリアル−パラレル変換し、該パラレル出力をライ
ンロッククロックを用いてパラレル−シリアル変換する
ことにより、クロック変換が行われ、第２の信号処理手
段に供給される。従って、動き検出信号のクロックをバ
ーストロックからラインロックに変換することができる
ので、入力の標準／非標準信号にかかわらず、後半の走
査線補間等動き適応処理を単一のクロックで処理するこ
とが可能となる。
給される動き検出信号を、バーストロッククロックを用
いてシリアル−パラレル変換し、該パラレル出力をライ
ンロッククロックを用いてパラレル−シリアル変換する
ことにより、クロック変換が行われ、第２の信号処理手
段に供給される。従って、動き検出信号のクロックをバ
ーストロックからラインロックに変換することができる
ので、入力の標準／非標準信号にかかわらず、後半の走
査線補間等動き適応処理を単一のクロックで処理するこ
とが可能となる。
【００１６】本願請求項２に係る発明の信号処理装置
は、複合テレビジョン信号のカラーバーストにロックし
たバーストロッククロックを発生する第１のクロック発
生手段と、該第１のクロック発生手段からのバーストロ
ッククロックを用いて、複合テレビジョン信号をディジ
タル信号に変換する第１のＡ／Ｄ変換手段と、ディジタ
ル化された複合テレビジョン信号からＹ信号とＣ信号と
を分離するとともに、第２世代クリアビジョン放送の補
強信号再生用の位相基準検出を行う第１の信号処理手段
と、前記Ｙ信号及びＣ信号をアナログ信号に変換する第
１のＤ／Ａ変換手段と、前記Ｙ信号から水平同期信号と
垂直同期信号とを分離する同期分離手段と、前記Ｙ信号
の水平周波数にロックしたラインロッククロックを発生
する第２のクロック発生手段と、該第２のクロック発生
手段からのラインロッククロックを用いて、Ｙ信号及び
色差信号をディジタル信号に変換する第２のＡ／Ｄ変換
手段と、ディジタル化されたＹ信号及び色差信号からＶ
Ｔ／ＶＨ信号を復調・補強する第２の信号処理手段と、
Ｙ信号及び色差信号をアナログ信号に変換する第２のＤ
／Ａ変換手段とを具備したテレビジョン信号の処理装置
において、水平画素カウンタ手段と、該水平画素カウン
タ手段のカウンタ出力からウィンドウパルスを作成する
パルス作成手段と、前記第１の信号処理手段から供給さ
れる位相基準パルスをラインロッククロックでサンプリ
ングするサンプリング手段と、ラインロッククロックで
サンプリングされた位相基準パルスがウィンドウ外で入
力された場合に、前記水平画素カウンタを初期化する初
期化手段と、前記水平画素カウンタの値をデコードし、
ＶＴ／ＶＨ信号の復調用の位相基準パルスとして、前記
第２の信号処理手段に供給するパルス作成手段とを設け
てなるものである。
は、複合テレビジョン信号のカラーバーストにロックし
たバーストロッククロックを発生する第１のクロック発
生手段と、該第１のクロック発生手段からのバーストロ
ッククロックを用いて、複合テレビジョン信号をディジ
タル信号に変換する第１のＡ／Ｄ変換手段と、ディジタ
ル化された複合テレビジョン信号からＹ信号とＣ信号と
を分離するとともに、第２世代クリアビジョン放送の補
強信号再生用の位相基準検出を行う第１の信号処理手段
と、前記Ｙ信号及びＣ信号をアナログ信号に変換する第
１のＤ／Ａ変換手段と、前記Ｙ信号から水平同期信号と
垂直同期信号とを分離する同期分離手段と、前記Ｙ信号
の水平周波数にロックしたラインロッククロックを発生
する第２のクロック発生手段と、該第２のクロック発生
手段からのラインロッククロックを用いて、Ｙ信号及び
色差信号をディジタル信号に変換する第２のＡ／Ｄ変換
手段と、ディジタル化されたＹ信号及び色差信号からＶ
Ｔ／ＶＨ信号を復調・補強する第２の信号処理手段と、
Ｙ信号及び色差信号をアナログ信号に変換する第２のＤ
／Ａ変換手段とを具備したテレビジョン信号の処理装置
において、水平画素カウンタ手段と、該水平画素カウン
タ手段のカウンタ出力からウィンドウパルスを作成する
パルス作成手段と、前記第１の信号処理手段から供給さ
れる位相基準パルスをラインロッククロックでサンプリ
ングするサンプリング手段と、ラインロッククロックで
サンプリングされた位相基準パルスがウィンドウ外で入
力された場合に、前記水平画素カウンタを初期化する初
期化手段と、前記水平画素カウンタの値をデコードし、
ＶＴ／ＶＨ信号の復調用の位相基準パルスとして、前記
第２の信号処理手段に供給するパルス作成手段とを設け
てなるものである。
【００１７】これによって、ラインロッククロックで動
作する自走式水平画素カウンタ値からウィンドウパルス
を作成し、そのウィンドウパルス外の位置で位相基準信
号が入力された場合のみ水平画素カウンタが初期化され
る。そして、該自走式水平画素カウンタのデコード出力
が第２の信号処理手段に第２の位相基準信号として供給
される。従って、位相基準信号のクロックをバーストロ
ックからラインロックに変換することができるので、入
力が第２世代クリアビジョン信号であるか否かにかかわ
らず、後半の走査線補間及びＶＴ／ＶＨ信号処理を単一
のクロックで処理することが可能となる。
作する自走式水平画素カウンタ値からウィンドウパルス
を作成し、そのウィンドウパルス外の位置で位相基準信
号が入力された場合のみ水平画素カウンタが初期化され
る。そして、該自走式水平画素カウンタのデコード出力
が第２の信号処理手段に第２の位相基準信号として供給
される。従って、位相基準信号のクロックをバーストロ
ックからラインロックに変換することができるので、入
力が第２世代クリアビジョン信号であるか否かにかかわ
らず、後半の走査線補間及びＶＴ／ＶＨ信号処理を単一
のクロックで処理することが可能となる。
【００１８】本願請求項３に係る発明の信号処理装置
は、前記請求項２に記載の処理処理回路において、初期
化手段は、ラインロッククロックでサンプリングされた
位相基準パルスがウィンドウ外の予め決められた特定の
走査線に入力された場合にのみ水平画素カウンタを初期
化するようにしたものである。
は、前記請求項２に記載の処理処理回路において、初期
化手段は、ラインロッククロックでサンプリングされた
位相基準パルスがウィンドウ外の予め決められた特定の
走査線に入力された場合にのみ水平画素カウンタを初期
化するようにしたものである。
【００１９】これによって、ラインロッククロックで動
作する自走式水平画素カウンタ値からウィンドウパルス
を作成し、予め決められた特定の走査線で、且つウィン
ドウパルス外の位置で位相基準信号が入力された場合の
み、水平画素カウンタを初期化する。そして、該自走式
水平画素カウンタのデコード出力が第２の信号処理手段
用の第２の位相基準信号として供給される。従って、ラ
インロッククロックの精度不足による位相変動が大きく
ても、クロック変換後の位相基準信号の安定性を確保で
きるので、クロック変換後でも安定した位相基準が得ら
れ、その結果ＶＴ／ＶＨ信号を正常に安定して復調・再
生することができる。
作する自走式水平画素カウンタ値からウィンドウパルス
を作成し、予め決められた特定の走査線で、且つウィン
ドウパルス外の位置で位相基準信号が入力された場合の
み、水平画素カウンタを初期化する。そして、該自走式
水平画素カウンタのデコード出力が第２の信号処理手段
用の第２の位相基準信号として供給される。従って、ラ
インロッククロックの精度不足による位相変動が大きく
ても、クロック変換後の位相基準信号の安定性を確保で
きるので、クロック変換後でも安定した位相基準が得ら
れ、その結果ＶＴ／ＶＨ信号を正常に安定して復調・再
生することができる。
【００２０】本願請求項４に係る発明の信号処理装置
は、前記請求項２又は３に記載の処理処理回路におい
て、第１の信号処理手段から供給される位相基準パルス
をバーストロッククロックを用いて、２クロック以上の
幅のパルスに変換する第１の変換手段と、該２クロック
以上の幅に変換されたパルスをラインロッククロックで
サンプリングした後に、１クロック幅に変換する第２の
変換手段とを設けてなるものである。
は、前記請求項２又は３に記載の処理処理回路におい
て、第１の信号処理手段から供給される位相基準パルス
をバーストロッククロックを用いて、２クロック以上の
幅のパルスに変換する第１の変換手段と、該２クロック
以上の幅に変換されたパルスをラインロッククロックで
サンプリングした後に、１クロック幅に変換する第２の
変換手段とを設けてなるものである。
【００２１】これによって、第１の信号処理手段から供
給される位相基準パルスをバーストロッククロックを用
いて２クロック以上の幅のパルスに変換し、該２クロッ
ク以上の幅に変換されたパルスをラインロッククロック
でサンプリングした後に、１クロック幅に変換するの
で、異なるクロック間でも確実にパルスを伝達すること
が可能となる。
給される位相基準パルスをバーストロッククロックを用
いて２クロック以上の幅のパルスに変換し、該２クロッ
ク以上の幅に変換されたパルスをラインロッククロック
でサンプリングした後に、１クロック幅に変換するの
で、異なるクロック間でも確実にパルスを伝達すること
が可能となる。
【００２２】
【発明の実施の形態】本発明の信号処理装置の一実施形
態を第２世代クリアビジョンデコーダについて、図１乃
至図５に基づき以下説明するが、上述した従来例と同一
部分は同一符号を付し、その説明は省略する。ここで、
図１は本実施形態の信号処理装置の概略構成を示すブロ
ック図、図２は本実施形態の信号処理装置における動き
信号クロック変換回路を示すブロック図、図３は本実施
形態の信号処理装置における動き信号クロック変換回路
の動作を示すタイミングチャート、図４は本実施形態の
信号処理装置における位相基準クロック変換回路を示す
ブロック図、図５は本実施形態の信号処理装置における
位相基準クロック変換回路の動作を示すタイミングチャ
ートである。
態を第２世代クリアビジョンデコーダについて、図１乃
至図５に基づき以下説明するが、上述した従来例と同一
部分は同一符号を付し、その説明は省略する。ここで、
図１は本実施形態の信号処理装置の概略構成を示すブロ
ック図、図２は本実施形態の信号処理装置における動き
信号クロック変換回路を示すブロック図、図３は本実施
形態の信号処理装置における動き信号クロック変換回路
の動作を示すタイミングチャート、図４は本実施形態の
信号処理装置における位相基準クロック変換回路を示す
ブロック図、図５は本実施形態の信号処理装置における
位相基準クロック変換回路の動作を示すタイミングチャ
ートである。
【００２３】本実施形態の信号処理装置は、図１に示す
ように、Ｄ／Ａ変換器６でアナログ信号に変換されたＹ
信号はラインロッククロック発生回路７、Ａ／Ｄ変換器
１２及び同期分離回路８に供給される。ラインロックク
ロック発生回路７は、水平同期周波数にロックした９１
０ｆｈ，１８２０ｆｈの周波数のシステムクロックを発
生して各部に供給する。同期分離回路８ではＹ信号から
水平同期信号と垂直同期信号とが分離され、動き信号ク
ロック変換回路１０と位相基準クロック変換回路９とに
供給される。
ように、Ｄ／Ａ変換器６でアナログ信号に変換されたＹ
信号はラインロッククロック発生回路７、Ａ／Ｄ変換器
１２及び同期分離回路８に供給される。ラインロックク
ロック発生回路７は、水平同期周波数にロックした９１
０ｆｈ，１８２０ｆｈの周波数のシステムクロックを発
生して各部に供給する。同期分離回路８ではＹ信号から
水平同期信号と垂直同期信号とが分離され、動き信号ク
ロック変換回路１０と位相基準クロック変換回路９とに
供給される。
【００２４】第１の信号処理回路４から動き信号クロッ
ク変換回路１０に供給された動き検出信号は、バースト
ロッククロックに同期したデータからラインロッククロ
ックに同期したデータに変換され、第２の信号処理回路
１５に供給される。また、第１の信号処理回路４から位
相基準クロック変換回路９に供給された位相基準信号
は、バーストロッククロックに同期したデータからライ
ンロッククロックに同期したデータに変換され、第２の
信号処理回路１５に供給される。
ク変換回路１０に供給された動き検出信号は、バースト
ロッククロックに同期したデータからラインロッククロ
ックに同期したデータに変換され、第２の信号処理回路
１５に供給される。また、第１の信号処理回路４から位
相基準クロック変換回路９に供給された位相基準信号
は、バーストロッククロックに同期したデータからライ
ンロッククロックに同期したデータに変換され、第２の
信号処理回路１５に供給される。
【００２５】次に、本実施形態における動き信号クロッ
ク変換回路１０の一例について、図２及び図３とともに
説明する。
ク変換回路１０の一例について、図２及び図３とともに
説明する。
【００２６】入力された水平同期信号ＨＡは差分回路２
３及び差分回路２９にて、それぞれバーストロッククロ
ック、ラインロッククロックを用いて差分され（ＨＢ，
ＨＣ）、図３に示すタイミングで３ビットカウンタ２
４、３ビットカウンタ３０に供給される。３ビットカウ
ンタ２４はバーストロッククロックで動作し、その値
（ＣＡ）はデコーダ２５でタイミング信号（ＤＡ）に変
換されて、４ビットレジスタ２２に供給される。一方、
３ビットカウンタ３０はラインロッククロックで動作
し、その値（ＣＢ）はマルチプレクサ２７に供給される
とともにデコーダ３１でタイミング信号（ＤＢ）に変換
されて、４ビットレジスタ２６に供給される。
３及び差分回路２９にて、それぞれバーストロッククロ
ック、ラインロッククロックを用いて差分され（ＨＢ，
ＨＣ）、図３に示すタイミングで３ビットカウンタ２
４、３ビットカウンタ３０に供給される。３ビットカウ
ンタ２４はバーストロッククロックで動作し、その値
（ＣＡ）はデコーダ２５でタイミング信号（ＤＡ）に変
換されて、４ビットレジスタ２２に供給される。一方、
３ビットカウンタ３０はラインロッククロックで動作
し、その値（ＣＢ）はマルチプレクサ２７に供給される
とともにデコーダ３１でタイミング信号（ＤＢ）に変換
されて、４ビットレジスタ２６に供給される。
【００２７】入力される動き検出信号（ＩＮ）は、例え
ば４ビットの信号であり、これが大きな値であれば動き
の度合が大きいことを表わし、小さな値であれば静止に
近い状態を表わす。動き検出信号（ＩＮ）はシフトレジ
スタ２１に供給され、その出力（ＪＡ〜ＪＨ）は図３に
示すように互いに１クロック幅ずれた８本のパラレル信
号に変換され、４ビットレジスタ２２に供給される。
ば４ビットの信号であり、これが大きな値であれば動き
の度合が大きいことを表わし、小さな値であれば静止に
近い状態を表わす。動き検出信号（ＩＮ）はシフトレジ
スタ２１に供給され、その出力（ＪＡ〜ＪＨ）は図３に
示すように互いに１クロック幅ずれた８本のパラレル信
号に変換され、４ビットレジスタ２２に供給される。
【００２８】４ビットレジスタ２２では、デコーダ２５
から供給されるタイミング信号（ＤＡ）を用いて８本の
信号が同一のタイミングに揃えられ（ＫＡ〜ＫＨ）、次
段の４ビットレジスタ２６に供給される。４ビットレジ
スタ２６では、デコーダ３１から供給されるタイミング
信号（ＤＢ）を用いて、（ＫＡ〜ＫＨ）の変化点の中央
付近でデータが取り込まれ（ＬＡ〜ＬＨ）、マルチプレ
クサ２７に供給される。
から供給されるタイミング信号（ＤＡ）を用いて８本の
信号が同一のタイミングに揃えられ（ＫＡ〜ＫＨ）、次
段の４ビットレジスタ２６に供給される。４ビットレジ
スタ２６では、デコーダ３１から供給されるタイミング
信号（ＤＢ）を用いて、（ＫＡ〜ＫＨ）の変化点の中央
付近でデータが取り込まれ（ＬＡ〜ＬＨ）、マルチプレ
クサ２７に供給される。
【００２９】マルチプレクサ２７では、３ビットカウン
タ３０の値（ＣＢ）を用いて（ＬＡ〜ＬＨ）がシリアル
信号に変換され（ＭＮ）、フリップフロップ回路２８に
供給される。フリップフロップ回路２８はデータ（Ｍ
Ｎ）をラインロッククロックに同期させて出力する。
タ３０の値（ＣＢ）を用いて（ＬＡ〜ＬＨ）がシリアル
信号に変換され（ＭＮ）、フリップフロップ回路２８に
供給される。フリップフロップ回路２８はデータ（Ｍ
Ｎ）をラインロッククロックに同期させて出力する。
【００３０】さらに、本実施形態における位相基準クロ
ック変換回路９の一例について、図４及び図５とともに
説明する。
ック変換回路９の一例について、図４及び図５とともに
説明する。
【００３１】水平同期信号及び垂直同期信号はラインカ
ウンタ３８に供給され、垂直同期信号はラインカウンタ
のリセットに、水平同期信号はラインカウンタのインク
リメントに用いられる。ラインカウンタ３８の出力はデ
コーダ３９にて画面の中央部でのみハイレベルになるタ
イミング信号（ＨＶ）に変換され、ＡＮＤ回路４０に供
給される。
ウンタ３８に供給され、垂直同期信号はラインカウンタ
のリセットに、水平同期信号はラインカウンタのインク
リメントに用いられる。ラインカウンタ３８の出力はデ
コーダ３９にて画面の中央部でのみハイレベルになるタ
イミング信号（ＨＶ）に変換され、ＡＮＤ回路４０に供
給される。
【００３２】位相基準信号（ＰＡ）は、フリップフロッ
プ回路３１，３２，３４とＯＲ回路３３とで構成される
パルス幅伸長回路において、バーストロッククロックで
２クロック幅のパルスに変換される（ＰＣ）。次段のラ
インロッククロック系の処理では、フリップフロップ回
路３５，３６とＡＮＤ回路３７とで構成される差分回路
にて１クロック幅のパルスに変換され（ＰＦ）、ＡＮＤ
回路４０に供給される。
プ回路３１，３２，３４とＯＲ回路３３とで構成される
パルス幅伸長回路において、バーストロッククロックで
２クロック幅のパルスに変換される（ＰＣ）。次段のラ
インロッククロック系の処理では、フリップフロップ回
路３５，３６とＡＮＤ回路３７とで構成される差分回路
にて１クロック幅のパルスに変換され（ＰＦ）、ＡＮＤ
回路４０に供給される。
【００３３】９１０進カウンタ４１はラインロッククロ
ックで自走動作し、ＡＮＤ回路４０から供給されるパル
スがハイレベルになったときに外部からクリアされる構
成となっており、この出力（ＣＯ）はデコーダ４３とウ
ィンドウ発生回路４２に供給される。ウィンドウ発生回
路４２では（ＣＯ）からウィンドウパルス（ＷＩ）が作
成され、ＡＮＤ回路４０に供給される。
ックで自走動作し、ＡＮＤ回路４０から供給されるパル
スがハイレベルになったときに外部からクリアされる構
成となっており、この出力（ＣＯ）はデコーダ４３とウ
ィンドウ発生回路４２に供給される。ウィンドウ発生回
路４２では（ＣＯ）からウィンドウパルス（ＷＩ）が作
成され、ＡＮＤ回路４０に供給される。
【００３４】９１０進カウンタ４１が外部からクリアさ
れる第１の条件は、ウィンドウパルス（ＷＩ）がハイレ
ベルであることであるから、ウィンドウパルス（ＷＩ）
がローレベルの期間で（ＰＦ）が多少変動してもカウン
タは安定に動作する。また、第２の条件は（ＨＶ）がハ
イレベルであることであるから、ラインロッククロック
に十分な精度がないために、例えば画面の上部と中央部
でラインロッククロックの位相が異なることがあるが、
このようにラインロッククロックの位相変動が大きい場
合でもカウンタの動作を安定化できる。
れる第１の条件は、ウィンドウパルス（ＷＩ）がハイレ
ベルであることであるから、ウィンドウパルス（ＷＩ）
がローレベルの期間で（ＰＦ）が多少変動してもカウン
タは安定に動作する。また、第２の条件は（ＨＶ）がハ
イレベルであることであるから、ラインロッククロック
に十分な精度がないために、例えば画面の上部と中央部
でラインロッククロックの位相が異なることがあるが、
このようにラインロッククロックの位相変動が大きい場
合でもカウンタの動作を安定化できる。
【００３５】デコーダ４３では、９１０進カウンタ４１
の値（ＣＯ）がデコードされて第２の位相基準信号（Ｐ
Ｏ）として出力されるので、クロック変換後でも安定し
た位相基準が得られ、その結果ＶＴ／ＶＨ信号を正常に
安定して復調・再生することができる。
の値（ＣＯ）がデコードされて第２の位相基準信号（Ｐ
Ｏ）として出力されるので、クロック変換後でも安定し
た位相基準が得られ、その結果ＶＴ／ＶＨ信号を正常に
安定して復調・再生することができる。
【００３６】
【発明の効果】本願請求項１に係る発明の信号処理装置
によれば、簡単な構成にて、動き検出信号のクロックを
バーストロックからラインロックに変換できるので、入
力が標準／非標準信号にかかわらず、後半の走査線補間
等動き適応処理を単一のクロックで処理することが可能
となる。従って、従来必要であったクロック切り換え回
路が不要になり、クロックの連続性もあるので回路の誤
動作が解消され、画面をマスクする必要がなくなる。ま
た、入力の標準／非標準の誤検出があっても、不必要な
場面で画面がマスクされる妨害を解消することができ
る。
によれば、簡単な構成にて、動き検出信号のクロックを
バーストロックからラインロックに変換できるので、入
力が標準／非標準信号にかかわらず、後半の走査線補間
等動き適応処理を単一のクロックで処理することが可能
となる。従って、従来必要であったクロック切り換え回
路が不要になり、クロックの連続性もあるので回路の誤
動作が解消され、画面をマスクする必要がなくなる。ま
た、入力の標準／非標準の誤検出があっても、不必要な
場面で画面がマスクされる妨害を解消することができ
る。
【００３７】本願請求項２に係る発明の信号処理装置に
よれぱ、簡単な構成にて、位相基準信号のクロックをバ
ーストロックからラインロックに変換できるので、第２
世代クリアビジョン信号であるか否かにかかわらず、後
半の走査線補間及びＶＴ／ＶＨ信号処理を単一のクロッ
クで処理することが可能となる。従って、従来必要であ
ったクロック切り換え回路が不要になり、クロックの連
続性もあるので回路の誤動作が解消され、画面をマスク
する必要がなくなる。
よれぱ、簡単な構成にて、位相基準信号のクロックをバ
ーストロックからラインロックに変換できるので、第２
世代クリアビジョン信号であるか否かにかかわらず、後
半の走査線補間及びＶＴ／ＶＨ信号処理を単一のクロッ
クで処理することが可能となる。従って、従来必要であ
ったクロック切り換え回路が不要になり、クロックの連
続性もあるので回路の誤動作が解消され、画面をマスク
する必要がなくなる。
【００３８】本願請求項３に係る発明の信号処理装置に
よれば、簡単な構成にて、ラインロッククロックの精度
不足による位相変動が大きくても、クロック変換後の位
相基準信号の安定性を確保できるので、クロック変換後
でも安定した位相基準が得られ、その結果ＶＴ／ＶＨ信
号を正常に安定して復調・再生することができる。
よれば、簡単な構成にて、ラインロッククロックの精度
不足による位相変動が大きくても、クロック変換後の位
相基準信号の安定性を確保できるので、クロック変換後
でも安定した位相基準が得られ、その結果ＶＴ／ＶＨ信
号を正常に安定して復調・再生することができる。
【００３９】本願請求項４に係る発明の信号処理装置に
よれば、簡単な構成にて、バーストロッククロック系処
理から出力される位相基準信号を確実にラインロックク
ロック系処理で受けることができる。
よれば、簡単な構成にて、バーストロッククロック系処
理から出力される位相基準信号を確実にラインロックク
ロック系処理で受けることができる。
【図１】本発明の信号処理装置の一実施形態の概略構成
を示すブロック図である。
を示すブロック図である。
【図２】本発明の信号処理装置の一実施形態における動
き信号クロック変換回路を示すブロック図である。
き信号クロック変換回路を示すブロック図である。
【図３】本発明の信号処理装置の一実施形態における動
き信号クロック変換回路の動作を示すタイミングチャー
トである。
き信号クロック変換回路の動作を示すタイミングチャー
トである。
【図４】本発明の信号処理装置の一実施形態における位
相基準クロック変換回路を示すブロック図である。
相基準クロック変換回路を示すブロック図である。
【図５】本発明の信号処理装置の一実施形態における位
相基準クロック変換回路の動作を示すタイミングチャー
トである。
相基準クロック変換回路の動作を示すタイミングチャー
トである。
【図６】従来の第２世代クリアビジョン信号処理装置の
概略構成を示すブロック図である。
概略構成を示すブロック図である。
１ 入力端子 ２ Ａ／Ｄ変換器 ３ バーストロッククロック発生回路 ４ 第１の信号処理回路 ５ Ｄ／Ａ変換器 ６ Ｄ／Ａ変換器 ７ ラインロッククロック発生回路 ８ 同期分離回路 ９ 位相基準クロック変換回路 １０ 動き信号クロック変換回路 １１ 色復調回路 １２ Ａ／Ｄ変換器 １３ Ａ／Ｄ変換器 １４ Ａ／Ｄ変換器 １５ 第２の信号処理回路 １６ Ｄ／Ａ変換器 １７ Ｄ／Ａ変換器 １８ Ｄ／Ａ変換器
Claims (4)
- 【請求項１】 複合テレビジョン信号のカラーバースト
にロックしたバーストロッククロックを発生する第１の
クロック発生手段と、 該第１のクロック発生手段からのバーストロッククロッ
クを用いて、複合テレビジョン信号をディジタル信号に
変換する第１のＡ／Ｄ変換手段と、 ディジタル化された複合テレビジョン信号から輝度信号
と色信号とを分離するとともに、動き検出を行う第１の
信号処理手段と、 前記輝度信号及び色信号をアナログ信号に変換する第１
のＤ／Ａ変換手段と、 前記輝度信号から水平同期信号と垂直同期信号とを分離
する同期分離手段と、 前記輝度信号の水平周波数にロックしたラインロックク
ロックを発生する第２のクロック発生手段と、 該第２のクロック発生手段からのラインロッククロック
を用いて、輝度信号及び色差信号をディジタル信号に変
換する第２のＡ／Ｄ変換手段と、 ディジタル化された輝度信号及び色差信号に対して動き
適応処理する第２の信号処理手段と、 輝度信号及び色差信号をアナログ信号に変換する第２の
Ｄ／Ａ変換手段とを具備したテレビジョン信号の処理装
置において、 前記第１の信号処理手段から供給される動き検出信号を
バーストロッククロックを用いて、シリアル−パラレル
変換するシリアル−パラレル変換手段と、 該シリアル−パラレル変換手段からのパラレル出力をラ
インロッククロックを用いて、パラレル−シリアル変換
して第２の信号処理手段に供給するパラレル−シリアル
変換手段とを設けたことを特徴とする信号処理装置。 - 【請求項２】 複合テレビジョン信号のカラーバースト
にロックしたバーストロッククロックを発生する第１の
クロック発生手段と、 該第１のクロック発生手段からのバーストロッククロッ
クを用いて、複合テレビジョン信号をディジタル信号に
変換する第１のＡ／Ｄ変換手段と、 ディジタル化された複合テレビジョン信号から輝度信号
と色信号とを分離するとともに、第２世代クリアビジョ
ン放送の補強信号再生用の位相基準検出を行う第１の信
号処理手段と、 前記輝度信号及び色信号をアナログ信号に変換する第１
のＤ／Ａ変換手段と、 前記輝度信号から水平同期信号と垂直同期信号とを分離
する同期分離手段と、 前記輝度信号の水平周波数にロックしたラインロックク
ロックを発生する第２のクロック発生手段と、 該第２のクロック発生手段からのラインロッククロック
を用いて、輝度信号及び色差信号をディジタル信号に変
換する第２のＡ／Ｄ変換手段と、 ディジタル化された輝度信号及び色差信号から動画垂直
解像度の補強信号及び静止画垂直解像度の補強信号を復
調・補強する第２の信号処理手段と、 輝度信号及び色差信号をアナログ信号に変換する第２の
Ｄ／Ａ変換手段とを具備したテレビジョン信号の処理装
置において、 水平画素カウンタ手段と、 該水平画素カウンタ手段のカウンタ出力からウィンドウ
パルスを作成するパルス作成手段と、 前記第１の信号処理手段から供給される位相基準パルス
をラインロッククロックでサンプリングするサンプリン
グ手段と、 ラインロッククロックでサンプリングされた位相基準パ
ルスがウィンドウ外で入力された場合に、前記水平画素
カウンタを初期化する初期化手段と、 前記水平画素カウンタの値をデコードし、動画垂直解像
度の補強信号及び静止画垂直解像度の補強信号の復調用
の位相基準パルスとして、前記第２の信号処理手段に供
給するパルス作成手段とを設けたことを特徴とする信号
処理装置。 - 【請求項３】 前記請求項２に記載の信号処理装置にお
いて、 初期化手段は、ラインロッククロックでサンプリングさ
れた位相基準パルスがウィンドウ外の予め決められた特
定の走査線に入力された場合にのみ水平画素カウンタを
初期化するようにしたことを特徴とする信号処理装置。 - 【請求項４】 前記請求項２又は３に記載の信号処理装
置において、 第１の信号処理手段から供給される位相基準パルスをバ
ーストロッククロックを用いて、２クロック以上の幅の
パルスに変換する第１の変換手段と、 該２クロック以上の幅に変換されたパルスをラインロッ
ククロックでサンプリングした後に、１クロック幅に変
換する第２の変換手段とを設けたことを特徴とする信号
処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8034688A JPH09233498A (ja) | 1996-02-22 | 1996-02-22 | 信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8034688A JPH09233498A (ja) | 1996-02-22 | 1996-02-22 | 信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09233498A true JPH09233498A (ja) | 1997-09-05 |
Family
ID=12421338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8034688A Pending JPH09233498A (ja) | 1996-02-22 | 1996-02-22 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09233498A (ja) |
-
1996
- 1996-02-22 JP JP8034688A patent/JPH09233498A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7102692B1 (en) | Digital and analog television signal digitization and processing device | |
| CA2065461C (en) | System and method for combining multiple composite video signals | |
| CA2018529C (en) | Method and apparatus for correcting timing errors for a multi-picture display | |
| JPH01305689A (ja) | 画像信号処理回路 | |
| JP2643939B2 (ja) | テレビジョン受像機用回路装置 | |
| KR100843682B1 (ko) | 텔레비젼 신호를 처리하기 위한 장치 및 방법 | |
| JPH09233498A (ja) | 信号処理装置 | |
| KR100469233B1 (ko) | 티브이영상신호디코딩장치 | |
| KR960001516B1 (ko) | 화상압축처리장치 | |
| JP3185544B2 (ja) | 高精細ワイドアスペクトテレビジョンデコーダ及びこれに用いる色復調回路 | |
| US5021871A (en) | Conversion circuit for removing line-by-line phase alternation | |
| JP2558087B2 (ja) | 動き部分検出方法 | |
| JP3322057B2 (ja) | Ｅｄｔｖ２信号処理装置 | |
| JP2872269B2 (ja) | 標準／高品位テレビジョン受信装置 | |
| JP2914268B2 (ja) | 映像信号処理装置およびその処理方法 | |
| JP4943660B2 (ja) | 伝送装置 | |
| KR0138576B1 (ko) | 화면 크기 변환장치 | |
| JP3228072B2 (ja) | テレビジョン受像機 | |
| KR200274172Y1 (ko) | 디지털 그래픽 기능을 이용한 온스크린 디스플레이출력장치 | |
| JPH08331520A (ja) | Ｅｄｔｖデコーダ装置 | |
| JP3304896B2 (ja) | Ｐａｌ方式カラーフレーム検出回路 | |
| JPH0496595A (ja) | 映像信号処理回路 | |
| JPS62189894A (ja) | 搬送波信号の多重，再生回路 | |
| JPH0720271B2 (ja) | Ｐａｌ方式テレビジョン受像機におけるフリッカーフリー回路 | |
| JPS6184196A (ja) | ビデオ信号デイジタル処理方法 |