JP3228072B2 - テレビジョン受像機 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ハイビジョンを伝送す
るＭＵＳＥ(Multiple Sub-Nyquist SamplingEncoding：
多重サブサンプル伝送)方式や第２世代ＥＤＴＶ(Extend
ed Definition Television 以下、ＥＤＴＶ２と記す)
方式等、複数方式の映像信号を復調するテレビジョン受
像機に関するものである。

【０００２】

【従来の技術】近年、ハイビジョン放送が実用化され、
衛星を使ったＭＵＳＥ方式による放送が開始された。さ
らに、ＮＴＳＣ方式の放送においては、ＥＤＴＶ２方式
の放送が始まろうとしている。ここではＭＵＳＥ信号と
ＥＤＴＶ２信号の両方式のデコーダに関して説明する。
ＭＵＳＥ方式の詳細については、二宮「ＭＵＳＥ−ハイ
ビジョン伝送方式」電子情報通信学会編に記載されてい
る。ＥＤＴＶ２方式については、日経エレクトロニクス
１９９４．１．３１ ｎｏ．６００ ｐｐ１４２〜１
４９「２部＜送受信の回路＞高解像度成分を分離して伝
送する」に記載されている。

【０００３】以下、従来のテレビジョン受像機につい
て、図５、図６を参照しながら説明する。まず、図５は
従来のテレビジョン受像器の一例を示すブロック図であ
る。図５において、１、２、３はＭＵＳＥ方式の映像信
号入力端子、４は複数の入力端子１、２、３から一つを
選択するセレクタ回路、５はセレクタ回路４の出力信号
をディジタル信号に変換するＡ／Ｄ変換器、６はＡ／Ｄ
変換器５の出力信号を復調する第１の映像信号処理ブロ
ック、１２０は第１の第１の映像信号処理ブロック６に
接続され数フレーム期間の映像信号を記憶する第１のメ
モリブロック、１２６は第１の映像信号処理ブロック６
の出力信号をアナログ信号に変換するＤ／Ａ変換器、１
１、１２、１３はＥＤＴＶ２方式の映像信号入力端子、
１４は複数の入力端子１１、１２、１３から一つを選択
するセレクタ回路、１５はセレクタ回路１４の出力信号
をディジタル信号に変換するＡ／Ｄ変換器、１６はＡ／
Ｄ変換器１５の出力信号を復調する第２の映像信号処理
ブロック、２２０は第２の映像信号処理ブロック１６に
接続され数フレーム期間の映像信号を記憶する第２のメ
モリブロック、２２６は第２の映像信号処理ブロック１
６の出力信号をアナログ信号に変換するＤ／Ａ変換器、
１２５は各Ｄ／Ａ変換器１２６、２２６の出力を選択す
るセレクタ回路、２７はセレクタ回路１２５の出力端
子、２１は各セレクタ回路４、１４、１２５の切り換え
を制御する回路である。

【０００４】以上のように構成された従来のテレビジョ
ン受像機について、以下その動作を説明する。

【０００５】まず、ＭＵＳＥ方式の映像信号を映し出す
場合、切り換え制御回路２１はＤ／Ａ変換器１２６の出
力を選択するようにセレクタ回路１２５を制御し、さら
に、セレクタ回路４を制御して入力信号を切り換える。
例えば、衛星（以下、ＢＳと記す）放送を見るときはＢ
Ｓチューナーの検波出力端に接続された入力端子１を選
択し、レーザーディスクを見るときは外部入力端子に接
続された入力端子２を選択する。入力された映像信号は
Ａ／Ｄ変換器５でディジタル信号に変換された後、第１
の映像信号処理ブロック６にて復調される。第１の映像
信号処理ブロック６は、入力信号の数水平走査期間の信
号から内挿処理を行う動画処理ブロックと、メモリブロ
ック１２０に蓄えられた２フレーム期間の信号から内挿
処理を行う静止画処理ブロックと、２フレーム期間の信
号から動き部分を検出するブロックと、動画処理ブロッ
クの出力信号と静止画処理ブロックの出力信号を混合す
るブロックからなり、動き検出ブロックからの動きの程
度を表す信号に応じて混合する割合を変えて出力する。
こうして、ＭＵＳＥ方式の映像信号が復調される。

【０００６】一方、ＥＤＴＶ２方式の映像信号を映し出
す場合、切り換え制御回路２１はＤ／Ａ変換器２２６の
出力側を選択するようにセレクタ回路１２５を制御し、
さらに、セレクタ回路１４を制御して入力信号を切り換
える。例えば、放送を見るときはチューナー回路の検波
出力端に接続された入力端子１１を選択し、レーザーデ
ィスクやビデオテープを見るときは外部入力端子に接続
された入力端子１２を選択する。入力された映像信号は
Ａ／Ｄ変換器１５でディジタル信号に変換された後、第
２の映像信号処理ブロック１６にて復調される。第２の
映像信号処理ブロック１６では、コンポジットの映像信
号を３次元処理でＹＣ分離を行い、垂直解像度と水平解
像度を向上させるために輝度信号に多重された補強信号
を復調、再生する。その際、フレーム差分信号から検出
した動き信号により、重畳する高域成分の制御を行う。
こうして、ＥＤＴＶ２方式の映像信号が復調される。

【０００７】次に、図６は従来のテレビジョン受像器の
別の一例を示すブロック図である。図６において、１、
２、３はＭＵＳＥ方式の映像信号入力端子、４は複数の
入力端子１、２、３から一つを選択するセレクタ回路、
５はセレクタ回路４の出力信号をディジタル信号に変換
するＡ／Ｄ変換器、６はＡ／Ｄ変換器５の出力信号を復
調する映像信号処理ブロック、１２６は第１の映像信号
処理ブロック６の出力信号をアナログ信号に変換するＤ
／Ａ変換器、１１、１２、１３はＥＤＴＶ２方式の映像
信号入力端子、１４は複数の入力端子１１、１２、１３
から一つを選択するセレクタ回路、１５はセレクタ回路
１４の出力信号をディジタル信号に変換するＡ／Ｄ変換
器、１６はＡ／Ｄ変換器１５の出力信号を復調する映像
信号処理ブロック、２２６は第２の映像信号処理ブロッ
ク１６の出力信号をアナログ信号に変換するＤ／Ａ変換
器、１２５はＤ／Ａ変換器１２６、２２６の出力を選択
するセレクタ回路、２０は第１の映像信号処理ブロック
６に接続され数フレーム期間の映像信号を記憶するメモ
リブロック、２３は第１の映像信号処理ブロック６の出
力信号の中でメモリブロック２０に接続された出力端に
あるトライステートバッファ、２４は第２の映像信号処
理ブロック１６の出力信号の中でメモリブロック２０に
接続された出力端にあるトライステートバッファ、２１
は各セレクタ回路４、１４、１２５の切り換えおよびト
ライステートバッファ２３、２４を制御する回路であ
る。

【０００８】以上のように構成された従来のテレビジョ
ン受像機について、以下その動作を説明する。

【０００９】基本的な動作は図５の従来例と同様であ
る。図５と異なるのは、各々の方式の映像信号を復調す
るときに用いるメモリブロック２０を共用する点であ
る。ＭＵＳＥ方式の映像信号を復調する場合、トライス
テートバッファ２３は通常出力状態にさせ、トライステ
ートバッファ２４は高インピーダンス状態になるよう制
御する。この制御は切り換え制御回路２１の出力信号に
より行う。一方、ＥＤＴＶ２方式の映像信号を復調する
場合、トライステートバッファ２３は高インピーダンス
状態にさせ、トライステートバッファ２４は通常出力状
態に制御する。

【００１０】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、共用したメモリブロックの制御を入出力
の切り換え制御信号だけで行った場合、同一チャンネル
で異なる複数の方式が混在したとき、正常に切り換えが
出来ないという課題を有していた。

【００１１】本発明は上記課題に鑑み、メモリブロック
を共用したときに、その切り換えを最適に行うことがで
きるテレビジョン受像機を提供することを目的とする。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、（１）本発明は、複数の映像信号処理ブロックと、
少なくとも一つのメモリブロックを備え、前記メモリブ
ロックの入力端とこの入力端に対応する上記複数の映像
信号処理ブロックの出力端を共通に接続し、上記メモリ
ブロックの入力端と接続された上記複数の映像信号処理
ブロックの出力端にトライステート機能を備え、複数の
映像信号の同期検出回路と、入力映像を選択する第１の
切り換え制御回路と、上記同期検出回路と前記第１の切
り換え制御回路の出力端に接続され上記映像信号処理ブ
ロックのトライステート機能を制御する第２の切り換え
制御回路を備えたものである。

【００１３】また、（２）本発明は、前記第２の切り換
え制御回路は、上記同期検出回路の一方の出力端に接続
された広げ回路と、前記広げ回路と上記第１の切り換え
制御回路の出力端に接続され上記一方の映像信号処理ブ
ロックのトライステート機能を制御する判定回路と、前
記判定回路の出力端に接続され上記他方の映像信号処理
ブロックのトライステート機能を制御する反転回路を備
えたものである。

【００１４】また、（３）本発明は、前記第２の切り換
え制御回路は、上記複数の同期検出回路と上記第１の切
り換え制御回路の出力端に接続され上記複数の映像信号
処理ブロックのトライステート機能を独立に制御する判
定回路を備えたものである。

【００１５】

【作用】本発明は上記した構成により、メモリの入力に
共通に接続された複数の出力信号を、入出力切り換え制
御信号と同期の有無を検出した信号を用いて制御するこ
とにより、メモリに供給する信号の切り換えを正しく行
うことができ、メモリの共用化が可能となる。

【００１６】

【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。

【００１７】（実施例１）図１は本発明の第１の実施例
におけるテレビジョン受像機のブロック図である図１に
おいて、１、２、３はＭＵＳＥ方式の映像信号入力端
子、４は複数の入力端子１、２、３から一つを選択する
セレクタ回路、５はセレクタ回路４の出力信号をディジ
タル信号に変換するＡ／Ｄ変換器、６はＡ／Ｄ変換器５
の出力信号を復調する映像信号処理ブロック、１１、１
２、１３はＥＤＴＶ２方式の映像信号入力端子、１４は
複数の入力端子１１、１２、１３から一つを選択するセ
レクタ回路、１５はセレクタ回路１４の出力信号をディ
ジタル信号に変換するＡ／Ｄ変換器、１６はＡ／Ｄ変換
器１５の出力信号を復調する映像信号処理ブロック、２
０は第１の映像信号処理ブロック６、１６に接続され数
フレーム期間の映像信号を記憶するメモリブロック、２
３は第１の映像信号処理ブロック６の出力信号の中でメ
モリブロック２０に接続された出力端にあるトライステ
ートバッファ、２４は第２の映像信号処理ブロック１６
の出力信号の中でメモリブロック２０に接続された出力
端にあるトライステートバッファ、２５は第１の映像信
号処理ブロック６、１６の出力を選択するセレクタ回
路、２６はセレクタ回路２５の出力信号をアナログ信号
に変換するＤ／Ａ変換器である。以上は、従来例と同様
である。従来例と異なる点は、７はＡ／Ｄ変換器５の出
力信号からＭＵＳＥ方式の同期の有無を検出する回路、
１７はＡ／Ｄ変換器１５の出力信号からＮＴＳＣ方式の
同期の有無を検出する回路、２１は入力セレクタ回路
４、１４と第２の切り換え制御回路２２を制御する第１
の切り換え制御回路、２２は同期検出回路７、１７と第
１の切り換え制御回路２１の出力端に接続されトライス
テートバッファ２３、２４と出力セレクタ回路２５を制
御する第２の切り換え制御回路である。

【００１８】以上のように構成された従来のテレビジョ
ン受像機について、以下その動作を説明する。

【００１９】同期検出回路７は、ＭＵＳＥ方式を構成す
るフレームパルスの検出を行い、検出できれば同期あ
り、未検出であれば同期なしの信号を出力する。同様
に、同期検出回路１７はＮＴＳＣ方式の垂直同期信号の
有無を検出して出力する。

【００２０】いまＢＳ放送を映出する場合、まず、切り
換え制御回路２１はＢＳチューナーの出力端に接続され
た入力端子１、１１を選択するようにセレクタ回路４、
１４を制御する。

【００２１】まず、同期検出回路７でＭＵＳＥ方式の同
期を検出したとき、切り換え制御回路２２の出力によ
り、トライステートバッファ２３を通常出力状態にし、
トライステートバッファ２４を高インピーダンス状態に
する。さらにセレクタ回路２５に対しては信号処理ブロ
ック６の出力を選択するように制御する。こうして、メ
モリブロック２０を第１の映像信号処理ブロック６と共
に用いて、ＭＵＳＥ方式の映像信号を復調する。

【００２２】一方、同期検出回路７でＭＵＳＥ方式の同
期が未検出のとき、この出力によりトライステートバッ
ファ２３を高インピーダンス状態にし、トライステート
バッファ２４を通常出力状態にし、セレクタ回路２５が
信号処理ブロック１６の出力を選択するように制御す
る。こうして、メモリブロック２０を第２の映像信号処
理ブロック１６と共に用いて、ＮＴＳＣ方式の映像信号
の各種処理をおこなう。その処理例として、ＥＤＴＶ２
方式の復調や、２画面、画面静止等がある。

【００２３】次に、ＮＴＳＣ方式のレーザーディスクを
映出する場合、切り換え制御回路２１の出力によりセレ
クタ回路１４は外部入力端子に接続された入力端子１２
を選択する。このとき、セレクタ回路４がＢＳチューナ
ーの出力端に接続された入力端子１を選択し、同期検出
回路７でＭＵＳＥ方式の同期が検出されたとき、切り換
え制御回路２２は、同期検出回路７の出力を用いずに、
切り換え制御回路２１の出力のみからトライステートバ
ッファ２３、２４を制御する。

【００２４】以上、同期検出回路７を用いた場合につい
て述べたが、同期検出回路１７を用いても同様に制御可
能である。

【００２５】以上のようにこの実施例によれば、複数の
映像信号の同期検出回路と、入出力映像を選択する第１
の切り換え制御回路と、上記同期検出回路と前記第１の
切り換え回路の出力端に接続され上記複数の映像信号処
理ブロックのトライステート機能を制御する第２の切り
換え制御回路を設けることにより、同一チャンネルでＭ
ＵＳＥ方式とＥＤＴＶ２方式のように複数方式の放送が
おこなわれても、メモリ共用の切り換え制御を正しく行
うことが可能である。

【００２６】（実施例２）以下、本発明の一実施例につ
いて図面を参照しながら説明する。図２は本発明の第２
の実施例におけるテレビジョン受像機の要部のブロック
図である。図２において、２２１は図１の同期検出回路
７の出力端に接続された広げ回路、２２２は広げ回路２
２１と図１の入力切り換え制御回路２１の出力端に接続
された判定回路、２２３は判定回路２２２の出力の極性
を反転する回路である。

【００２７】以上のように構成された従来のテレビジョ
ン受像機について、以下その動作を説明する。

【００２８】基本的な動作は実施例１と同様である。つ
まり、切り換え制御回路２１が同一チャンネルにおいて
複数方式が存在する可能性のある入力端子を選択した場
合、判定回路２２２は同期検出回路７の出力から、トラ
イステートバッファ２３、２４を制御するように動作す
る。一方、切り換え制御回路２１が同一方式しか存在し
ない入力端子を選択した場合、判定回路２２２は切り換
え制御回路２１の出力から、トライステートバッファ２
３、２４を制御する用に動作する。

【００２９】いま、ＢＳ放送のＭＵＳＥ方式を映出する
場合、中継等により電波の発信局（発信場所）が切り換
わったとき、この切り換わり前後で信号に位相差が生じ
るため、同期検出回路７では、一度同期がなくなったと
判断し、その後再び同期を検出する。広げ回路２２１
は、同期ありから同期なしに変化する際、信号が連続し
て入力されたときに次の同期を検出するまでの時間（約
４フレーム程度）を遅らせる処理をする。その結果、広
げ回路２２１の出力信号は変化しない。例えば、図４の
ように、同期検出時はローレベル、同期未検出時はハイ
レベルの信号とした場合、入力された信号と数フレーム
時間遅延させた信号の論理積をとれば所望の信号が作成
できる。

【００３０】上記説明では、ＭＵＳＥ方式の同期検出回
路７を用いた場合について述べたが、同期検出回路１７
を用いても同様に制御可能である。

【００３１】以上のようにこの実施例によれば、同期検
出回路の一方の出力端に接続された広げ回路と、前記広
げ回路と第１の切り換え制御回路の出力からトライステ
ート機能を制御する判定回路と、前記判定回路の出力端
に接続され他方のトライステート機能を制御する反転回
路を設けることにより、複数の映像信号処理に使用する
メモリを共用したとき、中継等による電波の発信局の切
り換えによる一瞬の変化に対してはメモリを切り換え
ず、システムとして安定な動作が可能である。

【００３２】（実施例３）以下、本発明の一実施例につ
いて図面を参照しながら説明する。図３は本発明の第３
の実施例におけるテレビジョン受像機の要部のブロック
図である。図３において、２２４は図１の同期検出回路
７、１７の出力端と入力切り換え制御回路２１の出力端
に接続された判定回路である。

【００３３】以上のように構成された従来のテレビジョ
ン受像機について、以下その動作を説明する。

【００３４】基本的な動作は、実施例１、２と同様であ
る。いま、同一チャンネルで複数の放送方式が混在する
場合を考える。たとえば、切り換え制御回路２１により
入力セレクタ回路４、１４がともにＢＳチューナーの出
力端に接続された入力端子１、１１を選択する場合であ
る。このとき、それぞれの同期検出回路７、１７は同時
に同期ありの信号を出力しない。したがって、判定回路
２２２では、同期判定回路７の出力信号と切り換え制御
回路の２１の出力信号をもとにその第１の映像信号処理
ブロック６のトライステートバッファ２３を制御し、同
期判定回路１７の出力信号と切り換え制御回路の２１の
出力信号をもとにその第２の映像信号処理ブロック１６
のトライステートバッファ２４を制御する。

【００３５】以上のようにこの実施例によれば、複数の
同期検出回路と第１の切り換え制御回路の出力端に接続
され複数の映像信号処理ブロックのトライステート機能
を独立に制御する判定回路を設けることにより、同一チ
ャンネルで複数方式が混在しても、共用したメモリの切
り換えを正しく、かつ高速におこなうことが可能であ
る。

【００３６】

【発明の効果】以上説明したように、本発明によれば、 （１）複数の映像信号処理ブロックと、少なくとも一つ
のメモリブロックを備え、前記メモリブロックの入力端
とこの入力端に対応する上記複数の映像信号処理ブロッ
クの出力端を共通に接続し、上記メモリブロックの入力
端と接続された上記複数の映像信号処理ブロックの出力
端にトライステート機能を備え、複数の映像信号の同期
検出回路と、入力映像を選択する第１の切り換え制御回
路と、上記同期検出回路と前記第１の切り換え制御回路
の出力端に接続され上記映像信号処理ブロックのトライ
ステート機能を制御する第２の切り換え制御回路を設け
ることにより、同一チャンネルで複数方式が混在しても
メモリ切り換えの制御を正しく行える。その結果、メモ
リ共用化が可能となり大幅なコストダウンが実現でき
る。

【００３７】（２）前記第２の切り換え制御回路は、上
記同期検出回路の一方の出力端に接続された広げ回路
と、前記広げ回路と上記第１の切り換え制御回路の出力
から上記一方の映像信号処理ブロックのトライステート
機能を制御する判定回路と、前記判定回路の出力端に接
続され上記他方の映像信号処理ブロックのトライステー
ト機能を制御する反転回路を設けことにより、ノイズ等
により同期検出を一瞬間違えてもメモリの切り換えは行
わず、システム全体として安定した動作が可能である。

【００３８】（３）前記第２の切り換え制御回路は、上
記複数の同期検出回路と上記第１の切り換え制御回路の
出力端に接続され上記複数の映像信号処理ブロックのト
ライステート機能を独立に制御する判定回路を設けるこ
とにより、メモリの高速切り換えが可能である。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるテレビジョン受
像機のブロック図

【図２】本発明の第２の実施例におけるテレビジョン受
像機の要部のブロック図

【図３】本発明の第３の実施例におけるテレビジョン受
像機の要部のブロック図

【図４】本発明の第２の実施例における広げ回路および
その動作を説明する図

【図５】従来のテレビジョン受像機の一例を示すブロッ
ク図

【図６】従来のテレビジョン受像機の別の一例を示すブ
ロック図

【符号の説明】

１、２、３、１１、１２、１３ 入力端子 ４、１４、２５ セレクタ回路 ５、１５ Ａ／Ｄ変換器 ６、１６ 映像信号処理ブロック ７、１７ 同期検出回路 ２０ メモリブロック ２１、２２ 切り換え制御回路 ２３、２４ トライステートバッファ ２６ Ｄ／Ａ変換器 ２７ 出力端子 ２２１ 広げ回路 ２２２、２２４ 判定回路 ２２３ 反転回路

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 複数の映像信号処理ブロックと、少なく
   とも一つのメモリブロックと、前記メモリブロックの入
   力端と接続された前記複数の映像信号処理ブロックのト
   ライステート機能を有する出力端と、複数の映像信号の
   同期検出回路と、入力映像を選択する第１の切り換え制
   御回路と、前記同期検出回路と前記第１の切り換え制御
   回路の出力端に接続され上記映像信号処理ブロックのト
   ライステート機能を制御する第２の切り換え制御回路を
   備え、前記メモリブロックの入力端とこの入力端に対応
   する上記複数の映像信号処理ブロックの出力端が共通に
   接続されたことを特徴とするテレビジョン受像機。
2. 【請求項２】 第２の切り換え制御回路は、同期検出回
   路の一方の出力端に接続された広げ回路と、前記広げ回
   路と第１の切り換え制御回路の出力端に接続され一方の
   映像信号処理ブロックの出力端のトライステート機能を
   制御する判定回路と、前記判定回路の出力端に接続さ
   れ、その他の映像信号処理ブロックのトライステート機
   能を制御する反転回路を備えたことを特徴とする請求項
   １記載のテレビジョン受像機。
3. 【請求項３】 第２の切り換え制御回路は、複数の同期
   検出回路と第１の切り換え制御回路の出力端に接続さ
   れ、複数の映像信号処理ブロックの出力端のトライステ
   ート機能を独立に制御する判定回路を備えたことを特徴
   とする請求項１記載のテレビジョン受像機。