JP4677159B2 - デジタルテレビジョン信号及びアナログテレビジョン信号のデジタル化/処理装置 - Google Patents
デジタルテレビジョン信号及びアナログテレビジョン信号のデジタル化/処理装置 Download PDFInfo
- Publication number
- JP4677159B2 JP4677159B2 JP2001529679A JP2001529679A JP4677159B2 JP 4677159 B2 JP4677159 B2 JP 4677159B2 JP 2001529679 A JP2001529679 A JP 2001529679A JP 2001529679 A JP2001529679 A JP 2001529679A JP 4677159 B2 JP4677159 B2 JP 4677159B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- clock
- analog
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005070 sampling Methods 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 27
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000009977 dual effect Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 238000013500 data storage Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/66—Circuits for processing colour signals for synchronous demodulators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
- H04N21/4312—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations
- H04N21/4316—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations for displaying supplemental content in a region of the screen, e.g. an advertisement in a separate window
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Television Systems (AREA)
- Color Television Systems (AREA)
- Picture Signal Circuits (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
[発明の分野]
本発明は、アナログ信号及び/又はデジタル信号を処理するための装置に関し、より詳細には、各種のアナログ信号をデジタル化し、該デジタル化した信号及び/又はデジタル信号を処理するために、複数のクロック周波数を利用する集積回路に関する。
【0002】
[発明の背景]
集積回路、すなわちICは、全てのタイプの電子装置において広範に使用されている。これらの電子装置がより複雑になるにつれて、要求される機能の全てを実行するために必要とされるICの数は増加し、及び/又は各種ICの機能が1つのICに組込まれる。複数の機能が1つのICに統合されたとしても、IC内部の複雑さが低減されることが望ましい。
【0003】
現在のテレビジョンは、様々な地上波ソース又は非地上波ソースからの、アナログ及びデジタルテレビジョン信号の両者を処理するために多くの異なるICを使用している。しかし、次世代のデジタル/アナログテレビジョンは、現在のテレビジョンよりも高いレベルの集積度を有することが期待される。
【0004】
高いレベルの集積度により、より少ない数のICを要することになり、各種の個々のICにより実行される処理は、1つのICに組込むことができる。しかし、アナログテレビジョン信号受信機からの処理をデジタルテレビジョン信号について要求される処理と組み合わせるやり方には、様々な障害がある。
【0005】
アナログテレビジョン信号処理用ICとデジタルテレビジョン信号処理用ICとの統合に関する問題は、異なるソースのビデオ(アナログビデオ及びデジタルビデオの両者)が異なるサンプリングレートで動作するアナログ/デジタル(A/D)変換器を必要とする場合があることである。
【0006】
アナログテレビジョン信号は、ラインロック周波数又はクロマ サブキャリアロック周波数に基づいているのに対し、デジタル変調された(デジタル)テレビジョン信号は、デジタルテレビジョン信号自身のシンボルレートに基づいている。また、現在のアナログ/デジタル変換技術は、非同期クロックが存在するときに、アナログ/デジタル変換性能に悪影響を与えるデジタルクロストークを発生する。
【0007】
オフ周波数処理のためにデジタル補間を使用したスタンドアロン型デジタル復調器を使用することが知られている。また、アナログ信号についての第2チャネル処理は、非同期のサンプリング周波数により達成されている。しかし、後者の場合では、メインチャネルは、水平同期パルス又はカラーバーストのような、到来するアナログテレビジョン信号のパラメータにロックされる。
国際特許出願 WO98/46027 号では、アナログ色度信号をデジタル化することなしに、 PAL/NTSC カラーシステムの全ての変形を復調するための1つの外部非同期クリスタルクロックを含むマルチスタンダード カラーデコーダ システムが開示されている。アナログ色度信号を復調する開示された方法では、アナログ色度を復調するためのデジタル直交信号が生成され、アナログ復調された色差信号が得られる。デジタル位相誤差信号は、アナログ復調された色差信号の少なくとも一部から与えられる。デジタル位相誤差信号は、デジタルフィルタリングされて、デジタル直交信号生成のための位相制御信号が得られる。
米国特許第 5,367,337 号では、予め選択されたビデオフォーマットへの変換のためにビデオフォーマットを含んだ、非同期で到来するビデオ画像信号を受信してサンプリングし、次いで信号処理してビデオ画像を再現する装置及びシステムが開示されている。この特許は、ビデオフォーマットを検出するための処理においてオーバサンプリングを開示している。
米国特許第 5,8,08,691 号では、周期的デジタル信号のサンプリングクロックに関して非同期である周期的な基準信号の周波数により特定された周波数を有する周期的なデジタル信号を合成するための装置が開示されている。好適な実施の形態では、デジタルビデオシステムは、デジタル色搬送波を合成し、デジタルビデオシステムのデジタルシステムクロックに関して非同期である水晶発振子の基準周波数に合成される。
【0008】
[発明の概要]
本発明は、複数のアナログ信号に対するデジタル化、該デジタル化信号及び/又はデジタル信号に対する処理を同時に実行する1つのシステムICであり、到来する信号のパラメータにロックされることのない共通の周波数ソースを使用している。したがって、全ての到来信号に対して、高性能のサンプリング及び処理が達成される場合がある。
【0009】
本発明は、いずれのシステムに対してもロックされることのない1つの基準周波数(基準クロック)を使用して、2つのチャネルについて標準的なアナログビデオの復号化を提供する。すなわち、基準クロックは、いずれかの入力信号のロック可能な特性に基づいておらず、すなわちロックされない。2つのデジタルシグナルプロセッサは、衛星及び地上波テレビジョン信号向けのものであり、同じ基準周波数に基づいた処理を実行するために変更される。本発明は、全てのアナログ/デジタル変換器、及び複数のチャネルからなるデジタルシグナルプロセッサについて同期周波数処理を提供し、到来信号の誤ったサンプリング及び処理を防止するものである。
【0010】
本発明の1形態では、特定の周波数の1つの基準クロックがクロックジェネレータに入力され、該ジェネレータは、ICのアナログ/デジタル変換器及び復号化回路/ロジックにより必要とされる全ての動作周波数(クロック周波数)を発生する。基準クロックは、たとえば、入力信号の同期特性のいずれかにロックされない点で独立なクロックである。
【0011】
全ての他のサンプリング及び処理周波数が発生される1つの基準クロックのみが存在するため、アナログ/デジタル変換器は、殆どデジタル的なノイズなしに、10ビット精度までの高い性能で動作することができる。これは、アナログ入力をサンプリングするために必要とされる「クワイエット ゾーン」がもはや存在しないためであり、非同期のサンプリング周波数では不可能なことである。一方、本発明の1つの基準クロック(周波数)に基づいた複数のサンプリング周波数により、デジタル遷移間でのこれらのクワイエット ゾーンは保持される。
【0012】
本発明のICの1つの回路/ロジックセクションは、衛星(デジタル)ブロードキャストテレビジョン信号を処理するものであり、補間器を使用して、実際のサンプルが異なる周波数(たとえば、54MHz)で行われた場合であっても、適切なシンボルレートに関連した周波数(たとえば、40MHz)で到来信号を処理する。
【0013】
類似の手順は、地上波デジタルテレビジョン信号、又は残留波帯(VSB)テレビジョン信号についても使用される。この場合、シンボルレートの2倍が適切な周波数(たとえば、21.54MHz)であるのに対して、サンプリング周波数(クロック信号)は特定の周波数(たとえば、27MHz)よりも大きい。
【0014】
また、アナログテレビジョン信号の処理は、それぞれのチャネルについて特定の周波数(たとえば、18MHz)で達成される。アナログテレビジョン信号のサンプルが到来するラインレートにロックされないとしても、それぞれのチャネルについてのサブサンプルの精度により水平周波数が決定される。
【0015】
最終的なサンプルレート変換器は、色差信号(たとえば、6.75MHz)のそれぞれについての周波数を輝度信号(たとえば、13.5MHz)についての周波数に加えたものに対応する周波数(たとえば、27MHz)を有する。これにより、データ出力のジッタラインが生じない。
【0016】
さらに、本発明のICの色度復調器は、到来信号のそれぞれについて到来する色度バースト信号にロックされるデジタル離散時間の発振器(DTO)を使用している。したがって、全てのデジタル処理は、4つのタイプのテレビジョン信号システムによるような回路/ロジックの各種処理セクションで固有な非同期キャラクタにもかかわらず、同期クロックを使用して達成される。
【0017】
また、本発明は、2重のNTSC信号処理セクションにおけるデジタル回路の多くを2重に使用することを達成する。デジタルカラーデコーダ(DCD)は、輝度信号と色度信号を分離するための櫛形フィルタによるフィルタリング、及び色差信号を生成するための色度復調、同期信号(sync)分離、サンプルレート変換、スタンダードインタフェース周波数へのサンプルレート変換(SRC)、及び垂直ブランキング間隔(VBI)データスライスを含むNTSCビデオを復号化するために、全ての必要な信号処理機能を実行する。
【0018】
VBIは、「Vチップ」ペアレンタルコントロール/レーティング情報、番組ガイド、テレテキストデータ等を典型的に含んでいる。全てのこれらの機能は、メインチャネルビデオ及び第2チャネルビデオの両者について含まれ、ピクチャ イン ピクチャ(PIP)向けに通常使用される。
【0019】
本発明の別の態様によれば、DCDは、2つのチャネルを結合し、2つのチャネルについて必要とされる実際のデータ記憶要素のみを複製し、必要とされるサンプリング/クロック周波数及びクロックサイクル毎のスイッチングチャネルを2度実行することによる処理の殆どについて、同じ回路を使用する。したがって、たとえば、それぞれ18MHzのチャネルは、1つおきのクロックサイクルに関して36MHzで処理される。
【0020】
別の構成では、本発明は、アナログ信号処理セクション、及びクロックジェネレータを含んでいる。アナログ信号処理セクションは、水平同期信号等のような同期成分を有するアナログ信号を処理するために使用可能である。クロックジェネレータは、アナログ信号処理セクションによる使用のために、外部の基準信号に基づいて内部のクロック信号を発生するために使用可能である。この場合、外部の基準信号は、アナログ信号の同期成分に依存しない。
【0021】
別の構成では、本発明は、アナログ信号処理セクション、デジタル信号処理セクション、アナログ信号処理セクションと関連する第1のアナログ/デジタル変換器、デジタル信号処理セクションと関連する第2のアナログ/デジタル変換器を含んでいる。
【0022】
本集積回路は、1つの基準クロック信号から第1及び第2のアナログ/デジタル変換器のそれぞれについて、第1及び第2のクロック信号を供給するために使用可能なクロックジェネレータを更に含んでいる。この場合、第1のクロック信号及び第2のクロック信号は、第1及び第2のアナログ/デジタル変換器の同期処理を提供する。
【0023】
さらに別の構成では、本発明は、アナログ信号処理セクション、デジタル信号処理セクション及びクロックジェネレータを含んでいる。クロックジェネレータは、アナログ処理セクション及びデジタル処理セクションにより、仕様のための異なる周波数の複数のクロック信号を発生するために使用可能である。
【0024】
この場合、クロックジェネレータは、入力するアナログ及び/又はデジタル信号の同期特性に依存しない所与の周波数からなる1つの基準クロック信号を使用する。アナログ信号処理セクション及びデジタル信号処理セクションは、それぞれアナログ信号及びデジタル信号を同時に処理する。
【0025】
[発明の実施の形態]
本発明は、添付図面を参照して以下に記載される。幾つかの図面を通して、一致する参照符号は、一致する構成要素を示している。
図1を参照して、本発明によるICを使用するに適したシステム10のブロック図が示されている。システム10は、信号及び/又はデータ及び情報の処理のための複数の集積回路を備えている。この場合、少なくとも1つのICは、適切な機能のために、複数のクロック、クロック周波数又はクロック/クロッキング信号を必要とする。
【0026】
このタイプのICは、マルチプル クロックICと呼ばれる場合がある。システム10は、本発明のマルチプルクロックICを利用した例示的な環境/適用であることが理解されるべきである。システム10のマルチプルクロックICは、本明細書で上述された原理に従い、当業者に知られているような多くの構成を取るか、及び/又は多くの機能を実行する場合がある。
【0027】
システム10において、マルチプルクロックICは、様々なソースからの様々なテレビジョン信号形式について、テレビジョン信号処理を実行する。要するに、本発明を組込んだマルチプル クロック テレビジョン シグナル プロセッサICは、デジタル衛星テレビジョン信号、地上波(ケーブル配信を含む)デジタルテレビジョン信号及び地上波(ケーブル配信を含む)アナログテレビジョン信号を処理するために適合/使用可能にされる。これらアナログ及びデジタル信号は、各種の符号化スキーム及び/又は変調スキームで供給される場合がある。
【0028】
システム10は、テレビジョン信号処理装置12を含んでおり、該装置は、テレビジョン装置、セットトップボックス等(集合的に「テレビジョン装置」とする)である場合がある。テレビジョン信号処理装置12は、受信されたテレビジョン信号を復号化するための処理回路/ロジック16を含んでいる。
【0029】
処理回路/ロジック16は、デジタル変調されたアナログオーディオ又はアナログビデオテレビジョン信号を復号化して処理するために使用可能であり、また、たとえば、QPSK(Quadrature Phase Shift Keying)変調/符号化形式を使用して変調されたディレクト ブロードキャスト サテライト(DBS)システム20から(「デジタルテレビジョン信号」)送信するために使用可能である。
【0030】
また、処理回路/ロジック16は、地上波デジタルテレビジョン(DTV)アンテナ26からのデジタルテレビジョン信号を復号化して処理するために使用可能である。かかるテレビジョン信号は、VSB(Vestigal SideBand)変調/符号化形式を使用してデジタル変調されている場合がある。
【0031】
また、処理回路/ロジック16は、CATV(ケーブルテレビジョン)システム34からのアナログテレビジョン信号と同様に、信号パス又は信号ライン32を介して受信された地上波アナログアンテナ30からのアナログオーディオ及びビデオテレビジョン信号(「アナログテレビジョン信号」)を処理するために使用可能である。
【0032】
アナログテレビジョン信号の変調/符号化形式は、典型的にNTSCであるが、他の形式が使用される場合がある。アナログテレビジョン信号の処理は、適切な回路、ソフトウェア及び/又は他の構成要素を通して入力信号をデジタル化することを典型的に含んでいる。
【0033】
また、CATVシステム34からのデジタルテレビジョン信号は、復号化されて処理される場合がある。なお、テレビジョン装置12は、示された以外のソースからのアナログ及び/又はデジタルテレビジョン信号を受信して処理するようにも適合されることが理解されるべきである。
【0034】
また、テレビジョン信号処理装置12は、テレビジョン信号処理装置12の動作を制御するための記憶されたプログラム命令(すんわち、ソフトウェア)を含んだメモリ18を典型的に含んでいる。回路/ロジック24は、テレビジョン処理装置12の他の機能性のために設けられる。この機能性は、本発明の理解又は実施に必ずしも必要がないので、詳細に記載しない。
【0035】
また、システム10は、処理回路/ロジック16に接続され、テレビジョン信号のビデオ部分(及びそのOSD)を表示するために適したディスプレイ14を含んでいる。セットトップボックス等の場合、ディスプレイ14は、付属されるテレビジョンセットのディスプレイと関連付けされる。また、出力38は、処理装置12からビデオレコーダ等を含んだ別の装置にオーディオ及び/又はビデオ信号を供給するために提供される。
【0036】
テレビジョン信号処理装置12は、インディアナ州インディアナにあるThomson Consumer Electronics社により製造されるDTV−320 HDTV(High Definition Television)に限定されず、高精細デジタルテレビジョン(HDTV)のようなデジタルテレビジョン、アナログ/デジタルテレビジョン信号を利用可能なセットトップボックス、テレビジョン信号記憶装置、又はテレビジョン信号の様々な形式を処理することができるいずれか他の装置を含んだアナログ/デジタルテレビジョンである場合がある。
【0037】
本発明の態様によれば、システム10における複数のICのうちの少なくとも1つがマルチプルクロックICである。テレビジョン装置12の処理回路/ロジック16で利用されるマルチプルクロックICは、ユニバーサルリンクICとして知られており、図2に例示されている。
【0038】
ユニバーサルリンクIC40は、ミックスドシグナル設計の集積回路であり、すなわち、IC40は、アナログ及びデジタルテレビジョン信号処理回路の両者を有しており、各種のテレビジョン信号処理機能を1つのICに組込むか、或いは統合する。
【0039】
図2を参照して、テレビジョン装置12で使用されるユニバーサルリンクIC40のブロック図が示されている。異なる周波数からなる複数のクロック信号は、所与の周波数からなる外部で発生された基準クロック信号を使用して、ユニバーサルリンクIC40により発生される。
【0040】
ユニバーサルリンクIC40は、外部で発生された基準クロック信号を受信するI/Oピン48を含んでいる。本実施の形態では、ユニバーサルリンクIC40は、外部で供給される27MHzの基準クロック信号を使用する。上述した原理に従い、他の外部の基準クロック信号が使用される場合がある。
【0041】
特に、外部の基準クロック信号は、(アナログ又はデジタルのいずれかである)到来するテレビジョン信号の同期パルス又はカラーバーストのようないずれかロック可能な特性に基づかず、ロックされない。むしろ、外部の基準クロック信号は、適切な周波数のクロック信号を発生して、ユニバーサルリンクIC40も回路/ロジックの各種のセクション又はブロックにクロック信号周波数の必要条件を受容するために、容易な乗算及び割算を提供するために選択される。
【0042】
ユニバーサルリンクIC40では、位相ロックループ(PLL)シンセサイザ50に外部の基準クロック信号が提供される。該シンセサイザ50は、出力/ライン52に関する所与の周波数の出力クロック信号を発生する。ここで、PLL出力クロック信号は、108MHzとなるように選択され、内部の基準クロック信号と考えられる場合がある。全ての残りの必要とされるクロック信号は、内部の基準クロック信号から発生される。
【0043】
108MHzの内部の基準クロック信号は、複数のクロック周波数を発生するための適切な回路/ロジックを含んでいるクロックジェネレータに供給される。クロックジェネレータ54により発生されるクロック信号の実際の数は、特定のICのクロック信号の必要条件に依存する。
【0044】
ユニバーサルリンクIC40では、クロックジェネレータ54は、異なる周波数からなる4つのクロック信号、及び内部の基準クロック信号と同じ周波数からなる1つのクロック信号を発生する。次いで、それぞれ発生されたクロック信号は、回路/ロジックの適切なセクション又はブロックに経路決定される。
【0045】
本発明によれば、PLLクロックシンセサイザ50により発生されるIC内部の基準クロック周波数は、外部の基準クロック周波数の倍数である。より詳細には、IC内部の基準クロック周波数は、外部の基準クロック周波数の整数倍であることが好ましい。また、IC内部の基準クロック周波数は、回路/ロジックの各種のセクション又はブロックにより使用することができる複数のICクロック信号又は周波数に分割することができるように選択される。
【0046】
この場合、内部の基準クロック信号の周波数は、108MHzであり、これは外部の基準クロック信号の周波数27MHzの4倍である。次いで、クロックジェネレータ54は、IC内部のクロック信号の周波数108MHzの2分の1である54MHzのクロック信号、IC内部のクロック信号の周波数108MHzの3分の1である36MHz、IC内部のクロック信号の周波数108MHzの4分の1である27MHzのクロック信号、及びIC内部のクロック信号の周波数108MHzの6分の1である18MHzのクロック信号を生成する。したがって、クロックジェネレータ54は、位相シフトのないマスタ内部クロックの分数調波である4つのサブブロックを発生する。
【0047】
内部クロック信号の周波数を決定する別の要素は、ユニバーサルリンクIC40の回路/ロジックの各種のセクション又はブロックについてのサンプリングレート、すなわちクロッキングレートである。上述したように、ユニバーサルリンクIC40は、3つのメインセクションを含んでいる。
【0048】
3つのメインセクションは、衛星送信されたテレビジョン信号を受信して復調/復号化するために使用可能な「サットリンク」セクション42、地上波で送信された一般的なデジタル及び/又はデジタル高精細(HDTV)信号を受信して復調/復号化するために使用可能な「VSB(残留波帯)リンク」セクション44、及びスイッチング、色度復調及びNTSC(アナログ)信号の他の信号処理を提供するために使用可能な回路/ロジックのブロックである「DCD(デジタルカラーデコーダ)」セクション46である。
【0049】
ユニバーサルリンクIC40は、メインのアナログテレビジョン信号についての第1システム、(ピクチャ イン ピクチャであるPIP、及び/又はピクチャ オン ピクチャであるPOPのような)補助のアナログテレビジョン信号についての第2システム、デジタル衛星テレビジョン信号についての第3システム、デジタル地上波テレビジョン信号についての第4システムを含む各種別々の復号化/復調システムを提供する。
【0050】
セクション42、44及び46は、独立に及び並列に動作する。様々な信号の性質のために、回路/ロジックのセクション又はブロックの各種部分は、異なるクロック又はサンプリング周波数を必要とする。
【0051】
サットリンクセクション42は、I,Q入力を適切な「xビット」のアナログ/デジタル変換器に入力する。特に、I,Q入力はデュアル6ビットアナログ/デジタルコンバータ56に供給される。該コンバータ56は、54MHzクロック信号を使用して時間計測されて、サンプリングする。
【0052】
復調ブロック58及びフォワードエラー補正(FEC)ブロック60は、衛星によりブロードキャストされるデジタルテレビジョン信号を更に処理する。特に、復調ブロック58及びFECブロック60は、補間器を使用して、衛星によりブロードキャストされるデジタルテレビジョン信号についての周波数に関連した適切なシンボルレートで、サテライトブロードキャスト信号を処理する。
【0053】
この場合、適切なシンボルレート周波数は、40MHzである。しかし、デュアル6ビットアナログ/デジタル変換器56は、40MHzのクロック又はサンプリング信号のみを必要とする場合であっても、54MHzのICのクロック信号を利用して時間計測し、到来するテレビジョン信号をサンプリング(オーバサンプリング)する。54MHzクロックは、必要とされるクロック又はサンプリング周波数に対して、クロック又はサンプリング周波数において35%の増加を提供する。
【0054】
サットリンクセクション42に類似して、VSBセクション44は、適切な「xビット」アナログ/デジタル変換器を通して、VSBデジタルブロードキャストテレビジョン信号を受信する。VSBセクション44は、27MHzのクロック信号で時間計測される10ビットアナログ/デジタル変換器62を通してVSB信号を受信する。
【0055】
復調ブロック64、イコライザブロック66、位相トラッカブロック68、及びフォワードエラー補正(FEC)ブロック70は、地上波によりブロードキャストされるデジタルテレビジョン信号を更に処理する。特に、復調ブロック64、イコライザブロック66、位相トラッカブロック68、及びFECブロック70は、VSB(すなわち、地上波)によりブロードキャストされるデジタルテレビジョン信号についての周波数に関連するシンボルレートの2倍でVSB信号を処理する。
【0056】
この場合、適切なシンボルレート周波数は、10.77MHzであり、したがって、適切なシンボルレート周波数の2倍は、21.54MHzである。しかし、10ビットアナログ/デジタル変換器62は、21.54MHzのクロック又はサンプリング周波数のみを必要とする場合であっても、27MHzのICのクロック信号を利用して時間計測し、到来するテレビジョン信号をサンプリング(オーバサンプリング)する。27MHzクロックは、必要とされるサンプリング周波数に対して、クロック又はサンプリング周波数において約25%の増加を提供する。
【0057】
DCDセクション46では、アナログテレビジョン信号のそれぞれのチャネルについて18MHzのクロック信号を使用して、アナログのサンプリングが達成される。これらのサンプルが入力テレビジョン信号の特性にロックされない場合であっても、この水平周波数は、それぞれのチャネルについてのサブサンプル精度で決定される。DCDセクション46は、DCDアナログ回路セクション72で、2つのアナログテレビジョン信号(すなわち、一方はメインチャネル、他方はPIP又はPOP)を受信するために使用可能である。
【0058】
その4つのCV/Y信号は、2つの10ビットアナログ/デジタル変換器76及び78に信号を適切に送出するスイッチ74に入力される。分離されたC,U及びVの2つのセットは、2つの10ビットアナログ/デジタル変換器82及び84に信号を適切に送出するスイッチ80に入力される。これら4つの10ビットアナログ/デジタル変換器76,78,82及び84の出力は、デュアルチャネルNTSCデジタルカラーデコーダ86に入力される。
【0059】
最終的なサンプルレート変換は、(輝度について連続して13.5MHz、色差信号のそれぞれについて6.75MHz)27MHzで達成される。これにより、データ出力にジッタリングラインが生じない。さらに、色度復調器は、到来する信号のそれぞれについて、到来する色度バースト信号にロックされるデジタル離散時間発振器(DTO)を使用する。
【0060】
アナログ/デジタル変換処理及びデジタル信号処理の全ては、これら4つの信号システムに固有な非同期キャラクタであるにも関わらず、同期クロックを使用して達成される。また、クロックジェネレータ54により発生されるICのクロック信号の周波数のそれぞれは、回路/ロジックの適切な部分の適切な処理に要求されるクロック/サンプリング信号周波数に等しいか、又は該周波数よりも大きい。かかるオーバサンプリングは、特定の信号の処理において、後に達成される場合がある。
【0061】
アナログ/デジタル変換及びシグナルプロセッサセクションの同期処理により発生する望ましくない作用は、色度復調セクション102及び104、SRC及び同期プロセッサ110及び112により補償される。かかる作用を除去するための手法は、当業者にはよく知られており、本明細書では詳細に説明しない。
【0062】
他のサンプリング及び処理周波数の全てが発生される唯一の基準クロック信号が存在するので、アナログ/デジタル変換器は、高い性能(すなわち、10ビット精度)で動作することができ、デジタルノイズを有さない。このことは、アナログ信号をサンプリングするために必要とされる「クワイエット ゾーン」が存在しないために、非同期のサンプリング周波数では不可能である。しかし、同じクロックに基づいた複数のサンプリング周波数では、デジタル遷移間でのクワイエット ゾーンが保持される(図3参照)。
【0063】
本発明の別の態様は、NTSCテレビジョン信号を処理するためのデジタル回路の部分を2重に使用することである。これに関して、図4を参照して、DCDブロック86のブロック図が示されている。DCDブロック86は、2つのNTSC(アナログ)テレビジョン信号について必要な信号処理機能の全てを実行する。
【0064】
DCDブロック86は、2つの到来するアナログテレビジョン信号から、輝度及び色度を分離するためのデュアル櫛型フィルタ90及び92を含んでいる。それぞれの輝度及び色度スイッチ94及び96のそれぞれは、それぞれのチャネルの色度及び輝度成分がクロック毎にスイッチされるように、(1つのチャネルについて必要とされる周波数18MHzの2倍)36MHzでそれぞれ時間計測される。したがって、それぞれ18MHzのチャネルは、クロックサイクルおきに36MHzで処理される。
【0065】
色度成分は、それぞれのACC及び色度復調ブロック102及び109に入力される。UV成分は、このうちにデマルチプレクサ98及び100に送出され、それぞれ分離されたU及びV成分が得られる。色度復調モジュール102及び104のU及びV出力は、それぞれのUVスイッチ106及び108において、それぞれのデマルチプレクサ98及び100のU及びV出力と結合される。
【0066】
このスイッチ106及び108は、それぞれのチャネルの色度及び輝度成分がクロック毎にスイッチされるように、36MHz(1つのチャネルについて必要とされる周波数18MHzの2倍)で時間計測される。したがって、18MHzチャネルのそれぞれは、36MHzでクロックサイクル毎に処理される。
【0067】
輝度及びUV成分は、それぞれのサンプルレート変換器及び同期信号(sync)分離ブロック110及び112に送出され、スタンダードインタフェース周波数を有する信号が生成される。さらに、データスライサ114及び116により、垂直ブランキングインターバル(VBI)データスライスが達成される。この場合、「Vチップ」ペアレンタル制御情報、テレテキストデータ、番組ガイド情報等が得られる。
【0068】
サンプルレート変換器、同期プロセッサ110及び112、並びにデータスライサ114及び116のそれぞれの出力は、ビデオプロセッサ118に入力され、メインチャネルのビデオ及び第2(補助)チャネルのビデオが供給される。第2チャネルのビデオは、PIP又はPOP向けに典型的に使用される。先に述べたように、1つの基準クロックを使用することによる望まれない作用は、色度復調セクション102及び104、並びにサンプルレート変換及び同期プロセッサ110及び112で補償される。
【0069】
図5を参照して、本発明の態様によるDCDブロック86における論理回路の多くを2重に使用することによる櫛型フィルタの実現に関して、一般的に130で示されるブロック図を示す図である。クロック又はサンプリング周波数18MHzからなる第1のコンポジットビデオは、ビデオの1ラインを保持するデータ記憶装置134、及び櫛型フィルタ132に入力される。
【0070】
同時に、クロック又はサンプリング周波数18MHzからなる第2のコンポジットビデオは、ビデオの1ラインを保持するデータ記憶装置136、及び櫛型フィルタ132に入力される。データ記憶装置134及び136は、18MHzのサンプリングレートでそれぞれ時間計測される。櫛型フィルタ132は、18MHzの2倍、すなわち6MHzで時間計測される。このようにして、櫛型フィルタ132は、データ記憶装置134及び136の出力を交互に処理する。
【0071】
2つの完全に異なる回路の代わりに、DCDブロック86は、2つのチャネルを結合し、実際のデータ記憶成分のみを複製する。また、DCDブロック86は、必要とされる周波数の2倍で動作して、クロックおきにチャネルをスイッチングすることにより、動作の殆どについて同じ回路を使用する。
【0072】
本発明は、好適な設計及び/又は構成を有するものとして記載してきたが、本発明は、この開示の精神及び範囲内でさらに変更することができる。したがって、本出願は、本発明が付属する技術分野において、また、特許請求の範囲に収まる技術分野において公知又は慣習的な実施の範囲にあるものとして、本開示からの逸脱をカバーすることが意図されている。
特に、本発明は、異なる周波数の必要条件でシステムを動作するための前提条件が存在する場合、また、特に、デジタル回路/ロジックに加えて、アナログ/デジタル変換器及び他のアナログ回路のような、同じシリコンスペースでシステム/回路を動作することが望まれる場合に他の回路にも適用することができる。
【図面の簡単な説明】
【図1】 本発明のICが使用される例示的なシステムのブロック図である。
【図2】 本発明の実施の形態を組込んだ、図1の例示的なシステムで使用されるICのブロック図である。
【図3】 図2のICにおいて使用される様々なデジタル周波数を示すチャートである。
【図4】 図2のICのデジタルカラーデコーダのブロック図である。
【図5】 図2の櫛型フィルタ実現のブロック図である。
Claims (6)
- それぞれの同期成分を含む第一の入力信号及び第二の入力信号を受信する第一信号入力及び第二の信号入力と、
前記第一入力信号及び第二の入力信号の前記同期成分に無関係な基準クロック信号を発生する第1クロックジェネレータと、
前記第1クロックジェネレータに接続され、前記基準クロック信号に応答して複数の更なるクロック信号を発生する第2クロックジェネレータと、
前記第一の信号入力及び第二の信号入力並びに前記第2クロックジェネレータに接続され、サンプリングレート及び適切な信号規格に従い前記第一及び第二の入力信号をサンプリング及び処理する信号処理セクションであって、複数のアナログ/デジタル変換器のうちの1つが前記第一の入力信号及び第二の入力信号を対応する第一のデジタル信号及び第二のデジタル信号に変換する複数のアナログ/デジタル変換器であって、前記複数の更なるクロック信号のうちの1つが供給される複数のアナログ/デジタル変換器を有する信号処理セクションとを備え、
前記複数のアナログ/デジタル変換器には、前記第一の入力信号及び第二の入力信号の前記同期成分に無関係であって且つ前記サンプリングレートに実質的に等しい周波数を有する前記複数の更なるクロック信号のうちの1つが供給され、
前記信号処理セクションは、1つの信号処理チャネルを使用して前記第一のデジタル信号及び第二のデジタル信号を処理し、前記1つの信号処理チャネルには、前記第一のデジタル信号及び第二のデジタル信号のうちの1つを処理するために必要とされるクロックレートの少なくとも2倍のクロックレートの信号周波数を有する更なるクロック信号が供給される、
ことを特徴とする信号処理装置。 - 前記アナログ信号はテレビジョン信号である、
ことを特徴とする請求項1記載の信号処理装置。 - 前記信号処理セクションは、同期成分を含むデジタル入力信号を処理し、前記基準クロック信号は、前記デジタル入力信号の前記同期成分に無関係である、
ことを特徴とする請求項1記載の信号処理回路。 - 同期成分を含む入力信号を処理する方法であって、
それぞれの同期成分を含む第一の入力信号及び第二の入力信号を受信するステップと、
前記第一の入力信号及び第二の入力信号の前記同期成分に無関係な基準クロック信号を発生するステップと、
前記基準クロック信号に基づいて複数の更なるクロック信号を発生するステップと、
前記複数の更なるクロック信号のうちの1つが供給される複数のアナログ/デジタル変換器のうちの1つを使用して、前記第一の入力信号及び第二の入力信号を対応する第一及び第二のデジタル信号に変換するステップと、
復号化回路/ロジックの1つの処理チャネルを使用して、適切なテレビジョン信号規格に従い前記変換されたデジタル信号を復号化し、表示に適した出力信号を供給するステップとを備え、前記1つの処理チャネルには、1つの入力信号を処理するために必要とされるクロックレートの少なくとも2倍の周波数を有する前記複数の更なるクロック信号の少なくとも1つが供給され、
前記複数のアナログ/デジタル変換器及び前記復号化回路/ロジックには、前記第一の入力信号及び第二の入力信号の前記同期成分に無関係であって且つサンプリングレートに実質的に等しい周波数を有する前記複数の更なるクロック信号のうちの1つがそれぞれ供給される、
ことを特徴とする方法。 - 前記受信するステップは、同期成分を含むデジタル入力信号を受信するステップを含み、
前記復号化するステップは、前記デジタル入力信号の前記同期成分に無関係である前記更なるクロック信号のうちの1つが供給される復号化回路/ロジックを使用して、前記デジタル入力信号を復号化するステップを含む、
ことを特徴とする請求項4記載の方法。 - 前記受信するステップは、第一及び第二のアナログテレビジョン信号を受信するステップを含む、
ことを特徴とする請求項4記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15914999P | 1999-10-13 | 1999-10-13 | |
US60/159,149 | 1999-10-13 | ||
PCT/US2000/028059 WO2001028255A1 (en) | 1999-10-13 | 2000-10-11 | Digital and analog television signal digitization and processing device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003511935A JP2003511935A (ja) | 2003-03-25 |
JP2003511935A5 JP2003511935A5 (ja) | 2007-11-29 |
JP4677159B2 true JP4677159B2 (ja) | 2011-04-27 |
Family
ID=22571287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001529679A Expired - Fee Related JP4677159B2 (ja) | 1999-10-13 | 2000-10-11 | デジタルテレビジョン信号及びアナログテレビジョン信号のデジタル化/処理装置 |
Country Status (10)
Country | Link |
---|---|
EP (1) | EP1221262B1 (ja) |
JP (1) | JP4677159B2 (ja) |
KR (1) | KR100843682B1 (ja) |
CN (1) | CN1197387C (ja) |
AU (1) | AU1195801A (ja) |
BR (1) | BRPI0014726B1 (ja) |
DE (1) | DE60012957T2 (ja) |
ES (1) | ES2225248T3 (ja) |
MX (1) | MXPA02003708A (ja) |
WO (1) | WO2001028255A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002102070A1 (en) * | 2001-05-29 | 2002-12-19 | Sony Corporation | Analog television signal receiving method and device |
US6961099B2 (en) * | 2001-10-16 | 2005-11-01 | Sony Corporation | Method and apparatus for automatically switching between analog and digital input signals |
US7339628B2 (en) * | 2004-10-13 | 2008-03-04 | Cirrus Logic, Inc. | Method and apparatus to improve decoding of composite video signals |
US7525600B2 (en) | 2005-01-14 | 2009-04-28 | Broadcom Corporation | Single integrated high definition television (HDTV) chip for analog and digital reception |
CN100387057C (zh) * | 2005-01-14 | 2008-05-07 | 美国博通公司 | 处理电视信号的方法和系统 |
CN101808249B (zh) * | 2009-02-12 | 2012-06-27 | 晨星软件研发(深圳)有限公司 | 影像处理电路及影像处理方法 |
CN105430232A (zh) * | 2015-11-17 | 2016-03-23 | 安徽朗格暖通设备有限公司 | 一种信号补偿电路及装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5367337A (en) * | 1992-04-30 | 1994-11-22 | Image Data Corporation | Method and apparatus for capturing video images |
US5808691A (en) * | 1995-12-12 | 1998-09-15 | Cirrus Logic, Inc. | Digital carrier synthesis synchronized to a reference signal that is asynchronous with respect to a digital sampling clock |
EP0906701B1 (en) * | 1997-04-09 | 2006-11-15 | Koninklijke Philips Electronics N.V. | Color demodulation using digital and analog circuits |
US6147713A (en) * | 1998-03-09 | 2000-11-14 | General Instrument Corporation | Digital signal processor for multistandard television reception |
-
2000
- 2000-10-11 KR KR1020027004696A patent/KR100843682B1/ko not_active IP Right Cessation
- 2000-10-11 JP JP2001529679A patent/JP4677159B2/ja not_active Expired - Fee Related
- 2000-10-11 MX MXPA02003708A patent/MXPA02003708A/es active IP Right Grant
- 2000-10-11 AU AU11958/01A patent/AU1195801A/en not_active Abandoned
- 2000-10-11 BR BRPI0014726A patent/BRPI0014726B1/pt not_active IP Right Cessation
- 2000-10-11 ES ES00973454T patent/ES2225248T3/es not_active Expired - Lifetime
- 2000-10-11 CN CNB008142653A patent/CN1197387C/zh not_active Expired - Fee Related
- 2000-10-11 WO PCT/US2000/028059 patent/WO2001028255A1/en active IP Right Grant
- 2000-10-11 EP EP00973454A patent/EP1221262B1/en not_active Expired - Lifetime
- 2000-10-11 DE DE60012957T patent/DE60012957T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE60012957T2 (de) | 2005-08-25 |
BR0014726A (pt) | 2002-06-18 |
KR100843682B1 (ko) | 2008-07-04 |
BRPI0014726B1 (pt) | 2015-10-06 |
DE60012957D1 (de) | 2004-09-16 |
CN1197387C (zh) | 2005-04-13 |
EP1221262B1 (en) | 2004-08-11 |
MXPA02003708A (es) | 2002-09-30 |
WO2001028255A1 (en) | 2001-04-19 |
ES2225248T3 (es) | 2005-03-16 |
JP2003511935A (ja) | 2003-03-25 |
CN1379958A (zh) | 2002-11-13 |
KR20020039367A (ko) | 2002-05-25 |
EP1221262A1 (en) | 2002-07-10 |
AU1195801A (en) | 2001-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7102692B1 (en) | Digital and analog television signal digitization and processing device | |
US6147713A (en) | Digital signal processor for multistandard television reception | |
US7477326B2 (en) | HDTV chip with a single IF strip for handling analog and digital reception | |
US5132793A (en) | Television receiver compatible with both standard system television signal and high definition television signal | |
US8854545B2 (en) | Television functionality on a chip | |
EP0806867B1 (en) | Video signal processing apparatus | |
US5966188A (en) | Decimation of baseband DTV signals prior to channel equalization in digital television signal receivers | |
KR920000580B1 (ko) | 디지탈 수신기 | |
EP0928539B1 (en) | Television with integrated receiver decoder | |
US7599006B2 (en) | Over-sampling A/D converting circuit | |
KR0174259B1 (ko) | 샘플화된 데이터 처리장치 | |
KR0153618B1 (ko) | 직각위상 영상 반송파상에 엔티에스씨 티브이 신호와 함께 전송되는 비피에스케이 신호처리 장치 | |
US6175389B1 (en) | Comb filtered signal separation | |
US5333054A (en) | Apparatus for reducing noise in a video signal by processing a luminance and chrominance component | |
KR19990078164A (ko) | 디지털 싱크로다이닝되는 브이. 에스. 비 및 큐. 에이. 엠 디지털 텔레비젼 신호들에 대한 각각의 중간주파수 증폭기들을 구비한 텔레비젼 수신기 | |
JP4677159B2 (ja) | デジタルテレビジョン信号及びアナログテレビジョン信号のデジタル化/処理装置 | |
JP2003018614A (ja) | 映像信号処理装置 | |
AU8712198A (en) | Decimation of baseband DTV signals prior to channel equalization in digital television signal receivers | |
Lerner | Digital TV: Makers bet on VLSI | |
JP2914268B2 (ja) | 映像信号処理装置およびその処理方法 | |
JP2525431B2 (ja) | Rgbマルチ端子入力対応型順次走査変換テレビジョン受像機 | |
Desor et al. | An universal video front end for advanced TV sets | |
JPH09233498A (ja) | 信号処理装置 | |
JPH10164618A (ja) | 映像信号処理回路 | |
MXPA00008840A (en) | Digital signal processor for multistandard television reception |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100823 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110131 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |