发明内容
本发明结合附图和具体实施例描述了一种实现用于模拟和数字接收的单集成高清晰度电视芯片的方法和系统。
根据本发明的一个方面,提供一种处理电视信号的方法,所述方法包括:
通过包括有解码和处理数字视频信号的电路的集成电路对第一模拟视频信号进行解码;
通过所述集成电路同时对第二模拟视频信号进行解码;以及
通过所述集成电路同时生成与所述被解码的第一模拟视频信号相对应的第一视频输出以及与所述被解码的第二模拟视频信号相对应的第二视频输出;
所述方法进一步包括:
通过所述集成电路接收带外信号,所述带外信号与所述被解码的第一模拟视频信号和所述被解码的第二模拟视频信号中至少一者相对应;
通过所述集成电路处理所述接收的带外信号;
使用频率捷变本地振荡将70-150MHz频率范围内的信道转换成表面声波中心中频带外信号;
通过模数转换器对期望的信道进行二次取样;
从所述模数转换器接收中频取样输入;
使用全正交混频器将所述取样输入下变频转换成基带。
优选地,所述第一模拟视频信号和第二模拟视频信号包括以下至少一个:NTSC信号、复合信号、S-Video信号以及分量信号。
优选地,所述方法还包括:通过所述集成电路解码数字视频信号。
优选地,所述方法还包括:通过所述集成电路对所述第一模拟视频信号进行3D梳状滤波。
优选地,所述方法还包括:通过所述集成电路对所述第二模拟视频信号进行2D梳状滤波。
优选地,所述生成的第二视频输出包括画中画视频输出。
优选地,所述方法还包括:在所述集成电路上缩放以下至少一个:所述被解码的第一模拟信号与所述第二模拟视频信号。
优选地,所述缩放包括放大和缩小中的至少一个。
根据本发明的一个方面,提供一种处理电视信号的系统,所述系统包括:
集成在集成电路内的NTSC/PAL视频解码器,用于解码第一模拟视频信号;
集成在所述集成电路内的所述NTSC/PAL视频解码器同时解码第二模拟视频信号;以及
视频处理器,在所述集成电路内同时生成与所述被解码的第一模拟视频信号相对应的第一视频输出,以及与所述被解码的第二模拟视频信号相应的第二视频输出;
所述系统还包括:
集成在所述集成电路内的带外接收器,接收与所述被解码的第一模拟视频信号和所述被解码的第二模拟视频信号中至少一者相对应的带外信号;
其中,所述带外接收器在所述集成电路内处理所述接收的带外信号;所述带外接收器进一步包括:
带外模拟前端,使用频率捷变本地振荡将70-150MHz频率范围内的信道转换成表面声波中心中频带外信号并对期望的信道进行二次取样;
带外QPSK解调器,从所述带外模拟前端接收中频取样输入并使用全正交混频器将所述取样输入下变频转换成基带。
优选地,所述第一模拟视频信号和第二模拟视频信号包括以下至少一个:NTSC信号、复合信号、S-Video信号以及分量信号。
优选地,所述系统还包括:集成在所述集成电路内的数字视频解码器,解码数字视频信号。
优选地,所述系统还包括:集成在所述集成电路内的3D梳状滤波器,对所述第一模拟视频信号进行滤波。
优选地,所述系统还包括:集成在所述集成电路内的2D梳状滤波器,对所述第二模拟视频信号进行滤波。
优选地,所述生成的第二视频输出包括画中画视频输出。
优选地,所述集成电路上的所述视频处理器对以下至少一个进行放大:所述被解码的第一模拟视频信号和所述第二模拟视频信号。
优选地,所述集成电路上的所述视频处理器对以下至少一个进行缩小:所述被解码的第一模拟视频信号和所述第二模拟视频信号。
根据以下结合附图和实施例对本发明的详细描述,本发明的各种优点、特征和创新可以得到更完整的理解。
具体实施方式
本发明提供一种实现用于模拟和数字接收的单集成高清晰度电视(HDTV)芯片的方法和系统。所述用于模拟和数字接收的单集成HDTV芯片支持视频信号的数字和双重模拟信号处理,所述视频信号通过IF输入、高清晰度多媒体接口(HDMI)/数字视频接口(DVI)输入、模拟基带输入(分量HD视频、复合视频、S-Video)、ITU656输入和/或HD-DVI输入获得。所述IF输入包括残留边带(VSB)输入、正交调幅(QAM)输入和NTSC输入。在这点上,所述用于模拟和数字接收的单集成高清晰度电视芯片可提供画中画功能、3D和2D梳状滤波以及动态隔行消除功能,而不必进行片外处理。另外,所述用于模拟和数字接收的单集成高清晰度电视芯片可支持高清晰度多媒体接口(HDMI)、POD/CableCard接口以及索尼/飞利浦数字接口(SPDIF)。
图1是根据本发明一个实施例实现用于模拟和数字接收的单集成高清晰度电视芯片的典型系统的框图。参照图1,用于模拟和数字接收的单集成HDTV芯片202包括HDMI接收器258、多路复用器236...240、视频前端242、双重视频解码器204、视频和图形处理器206、2D图形生成器208、外围输入230、HD/SD视频编码器210、视频数模转换器(DAC)232以及带内模拟前端220。用于模拟和数字接收的单集成HDTV芯片202还包括NTSC解调器222、音频处理器224、MPEG-2视频解码器212、音频DAC 234、QAM/VSB解调器218、MPEG-2多路信号分离器216、MIPS处理器214、OOB接收器模块257、公用接口硬件控制器252、EIA/CEA 909智能天线接口248、POD/CableCard接口250、DDR接口246以及PCI接口244。
各个多路复用器236...240可用来选择模拟信号并将所选择的信号传送给视频前端模块242进行处理。用于模拟和数字接收的单集成HDTV芯片202可支持视频信号的数字和双重模拟信号处理,所述视频信号通过IF输入(VSB、QAM、NTSC)、HDMI/DVI输入、模拟基带输入(分量HD视频、复合视频、S-Video)、ITU656输入和/或HD-DVI输入获得。分量(Y)信号和S-Video(L)信号可由多路复用器236多路复用。分量(Pr)信号和S-Video(C)信号可由多路复用器238多路复用。类似地,分量(Pb)信号和第一复合信号可由多路复用器240多路复用。
视频前端模块242包括合适的电路和/或逻辑,可用来将一个或多个多路复用器236...240所传送的模拟信号转换成数字信号。然后将转换后的数字信号传送到双重视频解码器204进行处理。根据本发明的一个方面,该视频前端模块包括三个10位A/D转换器,用来转换从多路复用器236...240接收的模拟信号。
双重视频解码器240包括合适的电路和/或逻辑,可用来解码双重模拟信号以实现PIP功能。双重视频解码器204可解码从视频前端模块242所接收的分量、S-VIDEO和/或复合视频信号。NTSC/PAL复合视频信号可被解码成数字分量视频信号。双重视频解码器204可用来接收复合(480i)、S-VIDEO(480i)以及分量HD输入(480i、480p、720p、1080i)。根据本发明的一个方面,例如,双重视频解码器204可包括主、次解码器。主解码器可由用于图文电视(teletext)、北美基本图文电视标准(NABTS)、隐藏式字幕(close caption)、模拟备份生成管理系统(CGMS-A)和/或宽屏切换(WSS)的垂直消隐间隔(VBI)解码器所支持。
例如,图文信息可由用于从远程资料库发送信息给观看者的数据通信信息服务来生成。所述次解码器可用来接收复合(480i)输入并可用于模拟PIP模式。在这点上,双重视频解码器可包括用来滤波复合视频信号的3D梳状滤波器226和2D梳状滤波器228。3D梳状滤波器226可用来滤波主视频信号输出的复合视频信号,2D梳状滤波器228可用来滤波PIP显示信号的复合视频信号。在美国专利申请号为10/934,267(代理所案号15440US02)的专利申请中对3D梳状滤波器,即3D梳状滤波器226作了更详细的描述,在此全文引用该申请。在美国专利申请号为10/934,596(代理所案号15458US02)的专利申请中对2D梳状滤波器,即2D梳状滤波器228作了更详细的描述,在此全文引用该申请。
根据本发明,双重视频解码器204还可用来获取ITU656 SD视频信号和/或HD-DVI视频信号以进行解码。HD-DVI输入端口,以及用于模拟和数字接收的单集成HDTV芯片202的HD-DVO数字输出端口,也支持SD、HD和/或VESA格式、12位和24位数据格式以及4:4:4 RGB、4:4:4 YCrCb和4:2:2YCrCb像素格式。
被解码的视频信号从双重视频解码器204传送到视频和图形处理器206进行进一步处理。视频和图形处理器206包括合适的电路和/或逻辑,可用来对从双重视频解码器204处接收的被解码视频信号进行缩放、隔行消除和/或进一步增强。例如,视频和图形处理器204可包括缩放范围从1/32(缩小)至32(放大)的缩放器(scaler)。横向缩放(horizontal scaling)模式包括,例如,两个半带滤波器级和一个最终8 tap多相位滤波器。纵向缩放(vertical scaling)模式包括2 tap FIR、4 tap FIR和模块平均器(block averaging)。本发明也可以采用非线性缩放在16∶9的电视上全屏显示4∶3的视频。
根据本发明的另一个方面,图形处理器206包括动态隔行消除(MAD)模块209和图象增强处理器(PEP)207。MAD模块可采用反向3∶2和2∶2下拉(pulldown),可接收480i并生成480p视频信号。另外,该MAD模块可利用五场视频来确定运动并可进行交叉色度的清除(cross-chrominance removal)。PEP 207可使用用户控制的色彩空间和亮度来改善图像质量。PEP 207可用来对无效象素值提供色度调整、亮度调整、色卡(color clip)保护,并提供信箱模式(letterbox)和中心截面检测(center cut detection)。PEP 207可采用最大弹性的查询表(LUT)来实现色度和亮度调整。
2D图形生成器208包括合适的电路和/或逻辑,可用来生成图形,例如菜单,将所生成的图形呈现在被视频和图形处理器206处理后的视频信号的上面。2D图形生成器208还可用来从外围输入模块230获取输入,并根据所获取的输入呈现2D图形。外围输入模块230可从例如,键区、IR接收器、IR增强器、UART、PWM、智能卡接口、I2C主接口、SPI主接口以及通用输入/输出接口获取输入。
HD/SD视频编码器210包括合适的电路、逻辑和/或编码,可用来从视频和图形处理器206处获取被处理的视频信号,并将信号编码成NTSC、PAL、分量(480i、480p、720p、1080i)、S-Video和/或复合格式。另外,HD/SD视频编码器210支持数字标准,例如IUT-R 656和DVI信号编码。在生成编码输出信号之前,进行VBI编码后的数据可与视频的合适行组合。根据本发明,HD/SD编码器210可将数字编码信号传递给视频DAC模块232。然后视频DAC模块232生成复合、分量和/或S-Video信号输出。
音频处理器224包括合适的电路、逻辑和/或编码,可用来解码通过用于模拟和数字接收的单集成HDTV芯片202的I2S接口和/或SPDIF接口获得的音频信号。用于模拟和数字接收的单集成HDTV芯片202可用来通过I2S接口和/或通过SPDIF接口获取音频信号。所获取的音频信号被传递给音频处理器224以进行解码。音频处理器224可用来处理杜比数字和MPEG层1,2信号。另外,音频处理器224可支持数字影院系统(DTS)的SPDIF输出(SPDIFpassthrough)和先进音频编码(AAC)音频流、打包的基本码流(PES)或MPEGAAC的基本码流(ES)输出。
音频处理器224还支持例如,连接至外部解码器的MPEG层1,2和3、DTS以及杜比数字、I2S输出上的压缩AAC、MPEG层1,2和3、DTS以及杜比数字,并解码来自系统DRAM的压缩视频信号。音频处理器224可支持例如数据率为32、40、48、56、64、80、96、112、128、160、192、224、256、320、384、448、512、576、640kbs的杜比5.1信道音频编码。另外,音频处理器224支持例如数据率为32、64、96、128、160、192、224、256、288、320、352、384、416、448kbs的MPEG层1音频编码。音频处理器224还支持数据率为32、48、56、64、80、96、112、128、160、192、224、256、320、384kbs的MPEG层2音频编码。
解码后的数字音频信号可从音频处理器224传递给音频DAC 234和/或用于模拟和数字接收的单集成HDTV芯片202的音频信号输出。音频处理器224可利用SPDIF输出接口、I2S输出接口和/或压缩音频输出接口将解码后的音频信号作为音频信号输出进行传送。音频DAC234可用来生成立体数字音频输出。
HDMI接收器258包括合适的电路和/或编码,可用来支持标准的、增强的或高清晰度的视频,以及单个电缆上的多信道数字音频。HDMI接收器258还可用来处理任何ATSC HDTV标准的信号,以及8信道数字音频信号。HDMI接收器258可将解码后的音频和视频信号分别传送给音频解码器224以及视频和图形处理器206以进行进一步处理。在本发明的一个典型实施例中,用于模拟和数字接收的单集成HDTV芯片202可利用高清晰度多媒体接口(HDMI)接收器258,通过DVI-HDMI端口来接收和处理HDMI信号。HDMI可提供音频/视频源(例如机顶盒、DVD播放器和音频/视频接收器与音频和/或视频监视器如数字电视(DTV))之间的安全接口。
图2是根据本发明一个实施例的图1中的带内模拟前端模块220的框图。参照图2,带内模拟前端模块220包括可编程增益放大器(PGA)模块302、自动增益控制模块(AGC)304以及模数(AD)转换器306。
自动增益控制模块304包括数字AGC电路,用来控制或调节VSB/QAM解调器218和NTSC解调器222所确定的各种功率级,如图2所示。对这些电压级的调节可用来消除或者减轻进入该单芯片集成DTV接收器的信号的幅度变化产生的影响。通过调节这些电压级可为带内模拟前端模块220内的A/D转换器提供最佳负载。
带内模拟前端模块220可被配置成在通用IF中频上接收模拟信号。内部的可编程增益放大器302包括合适的逻辑、电路和/或编码,用来调节输入信号的增益。自动增益控制模块304可采用闭环自动增益控制。根据本发明的实施例,例如,带内模拟前端模块220内的A/D转换器可包括12位A/D转换器。复合基带信号可从带内模拟前端模块220传送到双重视频解码器204以进行处理。NTSC和BTSC信号可传送给NTSC解调器222。类似地,数字内容信号传送给QAM/VSB解调器218。
图3是根据本发明一个实施例的图1中的NTSC解调器模块222的功能性框图。参照图3,NTSC解调器模块222包括解调器模块402、音频数据通路模块404以及视频数据通路模块406。例如,音频数据通路模块404的输出包括模拟多路调制的IF音频输出,视频数据通路模块406的输出包括NTSC输出。解调器模块402可用来接收来自例如带内模拟前端220的输出信号,所述信号可传送给解调器模块402中的数字混频器403。数字混频器403将来自带内模拟前端220的输出信号中的IF数据转换成复合基带数据流。导向恢复回路(pilot recovery loop)可用来控制数字混频器403的操作。数字混频器403的输出可被滤波并传送到音频数据通路模块404。
音频数据通路模块404包括复合混频器、滤波-抽取级(filter-and-decimatestage)以及频率解调级。该复合混频器将FM音频载波,例如4.5MHz NTSC载波,译码成基带信号。该滤波-抽取级可用来将视频从信号中清除,并减小其取样率。然后对生成的抽取信号进行频率解调,从而产生非立体声的或者基带BTSC多路信号。
视频数据通路模块406包括尼奎斯特滤波器、群延迟滤波器、音频陷波滤波器和增益/DC级补偿模块。该尼奎斯特滤波器可被配置来执行尼奎斯特整形,这一般由IF上的SAW滤波器来完成。该群延迟滤波器可在特定的FCC屏蔽中提供群延迟补偿。该音频陷波滤波器可用来从视频信号中清除音频信号。可以为不同的音频载波位置采用不同的音频陷波滤波器。该增益/DC级补偿模块可从视频解码器中获取AGC和DC级信息,并相应地调节该信号,从而得到复合视频广播信号(CVBS)的合适信号负载和DC级。可通过用于模拟和数字接收的单集成HDTV芯片202中的双重视频解码器204(图2所示)来路由视频数据通路406的输出。音频数据通路404的多路调制IF音频输出被传送给音频处理器224进行进一步处理。
NTSC解调器模块222包括BTSC解码器223,BTSC解码器223可用来接收来自NTSC解调器222内的NTSC IF解调器模块的遵循美国广播电视系统协会(BTSC)标准的基带多路复用TV音频信号。BTSC解码器223可用来,例如,在支持多个输出速率(如32KHz、44.1KHz和48KHz)的I2S输出的单信道模式中执行操作。NTSC解调器模块222内的BTSC解码器223还可用来生成立体声输出、单个或双重非立体声输出、或者独立的单个音频编程(SAP)输出。
根据本发明的另一个方面,BTSC解码器223可用作数字多信道电视声音解码器。NTSC解调器模块222内的NTSC IF解调器所提取的基带模拟BTSC复合信号可被BTSC解码器接收,并在数字逻辑中被完全处理,从而恢复主要的左右信道(L+R)、立体声(L/R)信道、或者SAP信道。该立体声解码包括和(L+R)信道、差(L-R)信道解码,以及对和和差信道进行矩阵编码以重新得到左(L)和右(R)信道。可将主信道(和或单信道)解码作为立体声解码的一部分来处理。该差信道解码包括使用,例如锁相环(PLL)、双边带(DSB)解调、以及解码后差信号的低通滤波来进行的导频音恢复。可变去加重电路可减小遵从DBX-TV的噪声。该和信道解码包括低通滤波和去加重。第二音频编程(SAP)解码功能包括FM解调和DBX可变去加重,集成功率检测器可用于导频音和SAP FM载波。BTSC解码器可根据导频音功率或SAP解码在立体声与非立体声之间切换。基于与SAP FM载波相关的功率,可实现噪声抑制。
从NTSC解调器模块222内的BTSC解码器模块输出的被解码PCM可被编程成为取样率为例如32KHz、44.1KHz和48KHz。这些数据率可被片上音频DAC 234支持。另外,左/右信道PCM可通过I2S总线或者片上音频DAC 234数字输出。
ATSC A/53数字电视标准由数字HDTV商家总联盟制定,是在美国SDTV和HDTV信号地面传送的公认标准。ATSC A/53数字电视标准基于8级残余边带(8-VSB)的格码调制(trellis coded modulation)格式,在6MHz信道内的标称有效负载数据速率大约为19.4Mbps。该标准也规定了用来在有线电视环境中使用的高数据率。ATSC A/53数字电视标准利用16-VSB来提供6MHz信道中的38.8Mbps的有效载荷数据率。这种模式也遵循ITU-T J.83规定的附录D。用于模拟和数字接收的单集成HDTV芯片202中的QAM/VSB解调器218遵循ATSC A/53数字电视标准的正常模式和高数据率模式。
QAM/VSB解调器218可包括合适的电路和/或逻辑,用来解调从带内模拟前端模块220处获取的数字信号。QAM/VSB解调器218可在多种标准模式中的任何一种中工作,例如CATV ITU-T J.83附录A/C模式。ITU-T J.83附录A/C标准主要用于美国之外的数字有线电视设备。在欧洲,ITU-T J.83附录A/C标准称为有线数字视频广播(DVB-C)标准。数字音频视频委员会(DAVIC)已经采用了DVB-C标准及其各种延伸版本来支持256QAM。IEEE 802.14委员会采用附录A/C作为有线调制解调器的两个可能物理层标准中的一个。虽然QAM/VSB解调器218可为整个标准以及所有的DAVIC延伸版本提供支持,该标准包括高达8MHz的信道化,如ITU-T J.83附录A和C中所描述。
QAM/VSB解调器218也可用来在ITU-T J.83附录B模式下工作,并为ITU-T J.83附录B标准提供支持,该标准目前是美国通过CATV网络传输的数字电视的主要标准。ITU-T J.83附录B已经被各种组织用作物理层标准,例如电缆通信工程协会(SCTE DVS-031)、多媒体电缆网络系统(MCNS-DOCSIS)以及IEEE 802.14委员会。
解调后的数字信号从QAM/VSB解调器218传送到MPEG-2多路信号分离器216进行信号分离。MPEG-2多路信号分离器216包括多达32个PID的DES/DVB解扰器,所述解扰器使用例如64位和56位DES键值。MPEG-2多路信号分离器216用于解析多个独立的传输流。在本发明的一个实施例中,MPEG-2多路信号分离器216解析五个独立的传输流。另外,MPEG-2多路信号分离器216对多达32个PID信道进行PES包提取,并支持32节滤波器。MPEG-2多路信号分离器216还可用来从外部端口、智能卡端口、和/或IEEE1394端口获取MPEG流。POD/CableCard端口250可用来将数据提供给MPEG-2多路信号分离器216。
被多路信号分离后的MPEG视频流被传送给MPEG-2视频解码器212以进行解码。MPEG-2视频解码器212可包括MPEG-V处理器、动态计算引擎、霍夫曼解码器、反量化器、反离散余弦变换器(IDCT)模块以及像素重组器。MPEG-2视频解码器212可用来解码HD MP@HL视频流,并生成标准清晰度(SD)的输出,并减少了对存储器的要求。然后被解码的MPEG视频流被传送给视频和图形处理器206进行进一步处理。被多路信号分离后的音频流可从MPEG-2多路信号分离器216发送到音频处理器224进行处理。
OOB接收器模块257包括OOB模拟前端模块256和QPSK OOB解调器模块254。OOB接收器模块257可用来处理用于模拟和数字接收的单集成HDTV芯片202内的OOB IF信号。图4是根据本发明一个实施例的图1中的带外(OOB)接收器模块257的框图。参照图4,带外接收器模块257包括带外(OOB)模拟前端(AFE)256、带外(OOB)QPSK解调器254、DVS-167FEC/DVS-178 FEC模块506以及带外输出接口模块508。OOB AFE模块256可包括可编程增益放大器、A/D转换器、自动增益控制器(AGC)、以及压控振荡器(VCO)。
OOB接收器模块257集成在用于模拟和数字接收的单集成HDTV芯片202内,可用于IF中心信号。集成在OOB接收器模块257内的OOB AFE模块256可使用频率捷变本地振荡(LO),所述频率捷变本地振荡可用来将例如70-150MHz频率范围内的任何信道下变频转换成SAW中心IF。然后A/D转换器对期望的信道作二次取样。
OOB QPSK解调制模块254可用来从A/D转换器接收IF取样输入,并使用由载波恢复回路驱动的全正交混频器将该取样输入下变频转换成基带。生成的真实基带数据流在时钟恢复回路的控制下被重新取样,从而生成频率和相位均被正确取样的数据流。然后,使用双重平方根尼奎斯特滤波器对该I和Q基带信号分量滤波。
OOB接收器模块257还包括,例如,两个自动增益控制回路(AGC)。第一回路在可编程增益放大器本地闭合,可称为内IF回路或者AGC回路。第二回路在调谐器处闭合,可称为外调谐器回路或者延迟AGC回路。因此可将内外调谐器回路之间的增益控制分割开。每个回路包括有功率估算、临界值比较和第一顺序回路滤波器。在内回路的情况下,该滤波器输出可用来直接控制PGA增益;在外回路的情况下,该滤波器输出可提供给西格玛-德尔塔调制器(sigma-delta modulator)以生成模拟控制电压。
波特(baud)恢复回路包括定时错误判别器、回路滤波器和数字定时恢复模块,可用来控制数字重取样器。该定时错误判别器可用来为由数字积分比例低通滤波器滤波的每个波特输出新值,其特征在于可变成系数。回路积分器可被读取,以提供回路监控,或者由采集处理器模块240直接控制其写入。回路滤波器输出的数据被应用于数字控制的频率合成器,该频率合成器允许波特率发生变化。
OOB接收器模块257还包括OOB载波频率/相位恢复和跟踪回路,其为全数字回路,用于同时提供较宽的采集范围和较强的相位噪声跟踪能力。OOB载波频率/相位恢复和跟踪回路可用来估计频率/相位补偿的角度和/或方向。积分比例滤波器可用来滤波带外载波频率/相位恢复和跟踪回路。该回路的带宽可通过对积分器和积分比例滤波器的线性系数编程来调节。该回路滤波器的输出可用来控制,例如消转器(derotator)。可读取该积分器以进行回路监控,和/或直接写该积分器以通过采集处理器进行控制。
OOB QPSK解调器模块254包括具有前馈抽头(tap)和反馈抽头的判定反馈均衡器(DFE),用来消除或减轻ISI的影响,这种影响由最差情况下存在多种毁损(例如无终端接头的分支线)的同轴电缆信道产生。均衡器系数可在例如每个波特周期进行更新,从而提供快速收敛(fast convergence)。
DVS-167(DAVIC)FEC/DVS-178(DIGICIPHERII)FEC模块506,也称为带外FEC模块506,包括例如,帧同步功能、解交错功能、里德索罗门(RS)解码功能以及解随机化功能。这些功能中的至少一些可被编程,使得带外FEC模块506可用来处理DIGICIPHER II和DAVIC带外FEC规范。OOB输出接口508可用来将OOB输出信号从OOB接收器257传送到通用接口硬件控制器252和/或者MPEG-2多路信号分离器216。
MIPS处理器214可利用桥接到存储器和局域总线上的高速缓冲存储器,外部外围设备可连接到该局域总线上。通过外围设备模块230,可访问集成外围设备,这些外围设备包括例如UARTS、计数器/计时器、GPIO、键盘、LED、IR、Tx/Rx、IR键盘、BSC(I2C)和SPI控制器。MIPS处理器214可包括16k2路I型高速缓冲存储器、16KB 2路D型高速缓冲存储器以及具有表后援缓冲(TLB)的存储器管理单元(MMU)。另外,MIPS处理器214也支持16位指令和EJTAG。
PCI接口244包括32位PCI 33MHz接口,遵从PCI 2.3版本,并提供PCI主机和客户模式、PCI主模式和目标模式、两个DMA引擎(TX和RX)、每次传送32字节的全带宽猝发串、用于内部处理器通信的两个邮箱和两个门铃寄存器。
POD/CableCard接口250包括遵循开放电缆的CableCard/POD直接接口,无胶合连接POD模块。用于模拟和数字接收的单集成HDTV芯片202可利用DDR接口246与片外存储器通信。DDR接口246包括例如32位200MHz的DDR-DRAM控制器。
图5是根据本发明一个实施例的用于模拟和数字接收的单集成高清晰度电视芯片的典型系统的功能性框图。参照图5,用于模拟和数字接收的单集成HDTV芯片102包括QAM/VSB解调器218、带外(OOB)接收器257、NTSC解调器222、HDMI接收器258、MPEG-2传送处理器/多路信号分离器216、音频处理器224、双重视频解码器204、HD/SD视频编码器210、MPEG-2视频解码器212以及EIA/CEA 909智能天线接口248。用于模拟和数字接收的单集成HDTV芯片102可通过IF输入(例如VSB、QAM、以及NTSC)、HDMI/DVI输入、多个模拟基带输入、ITU656输入和/或HD-DVI输入来获取模拟和/或数字信号。HD-DVI视频输入可用来提供数字视频信号,例如24位数字视频。模拟基带输入包括分量视频输入、复合视频输入和/或S-Video输入。
IF输入可包括从第一调谐器104和/或第二调谐器106处接收的带内和/带外信号。第一调谐器104和第二调谐器106包括合适的电路和/或逻辑,可用来接收输入信号112,例如有线或先进电视标准委员会(ATSC)信号。然后第一调谐器104和第二调谐器106生成相应的IF带内和带外信号,并将这些信号传送给用于模拟和数字接收的单集成HDTV芯片102。在这点上,第一调谐器104和第二调谐器106可包括带内处理模块108和带外处理模块110。带内IF信号可包括例如VSB信号、QAM信号、和/或NTSC/PAL信号。在本发明的一个典型实施例中,调谐器104和106的信号输出都可传送给用于模拟和数字接收的单集成HDTV芯片102,以通过例如双重模拟信号处理器进行处理。然后该双重模拟信号用于提供画中画(PIP)功能。
双重NTSC/PAL解码器136内的第一NTSC/PAL模拟视频解码器可由动态隔行消除和3D梳状滤波器来支持。双重NTSC/PAL解码器136内的第二NTSC/PAL解码器可用于模拟画中画(PIP)功能。在这点上,第二NTSC/PAL解码器可支持复合和/或S-Video输入。集成处理器,例如加利弗利亚尔湾的博通公司提供的先进2D图形处理器可提供高级2D图形处理能力。
电缆/地面接收器可使用A/D转换器直接对调谐器输出取样,例如调谐器104和调谐器106的输出。电缆/地面接收器还可使用恢复时钟和载波定时器对该信号进行数字再取样和解调制。另外,该电缆/地面接收器可对数据进行滤波和均衡,并将软决策传送给遵循ATSC A/53和ITU-T J.83附录A/B/C的解码器。用于模拟和数字接收的单集成HDTV芯片102还包括CEA/EIA-909智能天线接口128、高速IEEE 1394火线接口130以及实现USB、智能卡、以太网和/或802.11性能的EBI/PCI总线支持132。
OOB接收器257可对,例如表面声波(SAW)集中的IF OBD信号直接进行取样和数字化。OOB接收器257还可使用恢复时钟和载波定时器对该信号进行解调,对数据进行滤波和均衡,并遵循GiGipher II/数字音频视频委员会(DAVIC)的前向纠错(FEC)解码器相配合使用。通用硬件接口可用来直接连接POD/CableCard。第一调谐器104和第二调谐器106所生成的OOB信号可传送给用于模拟和数字接收的单集成HDTV芯片102内的OOB接收器257。
例如,音频信号可通过I2S端口或SPDIF端口传送给用于模拟和数字接收的单集成HDTV芯片102。在信号处理过程中,用于模拟和数字接收的单集成HDTV芯片102也可使用DDR-SDRAM和/或快闪存储器。外围设备的输入可用来增加对例如输出视频信号的2D图形支持。用于模拟和数字接收的单集成HDTV芯片102可生成HD或SD模拟或数字视频和音频信号输出。
图6是根据本发明一个实施例的用于模拟和数字接收的单集成高清晰度电视芯片的典型系统配置的框图。参见图6,示出了用于模拟和数字接收的单集成高清晰度电视芯片702、CableCard接口732、智能天线接口734、视频编码器728、A/D转换器730、DDR SDRAM 722、可选的IEEE 1394接口724、快闪或ROM存储器720、可选的PIP模块712、立体声A/D转换器718、可选的PIP 708、双重调谐器706、HDMI/分量转换器736和738以及音频/视频(A/V)切换板(switch board)704。
在本发明的一个典型实施例中,用于模拟和数字接收的单集成高清晰度电视芯片702可利用从双重调谐器706、A/V切换板704、DDR SDRAM 722、快闪/ROM 702和/或可选的PIP 712处接收的视频信号支持多种显示配置。例如,用于模拟和数字接收的单集成高清晰度电视芯片702可支持主显示和画中画(PIP)显示。该主显示可兼容HD或SD(480i、480p、720p、1080i)。该画中画(PIP)显示可以是主显示中的一个窗口。这两种显示可以由多种信号源馈给。这些信号源包括数字MPEG解码器(480i、480p、720p、1080i)、数字HD_DVI(480i、480p、720p、1080i和60Hz VESA模式)、模拟基带视频、CVBS(480i)、S-Video(480i)、分量(480i、480p、720p、1080i)、ITU656数字视频输入(480i)、HDMI模拟输入(480i、480p、720p、1080i)。
用于模拟和数字接收的单集成高清晰度电视芯片702可通过多个外部传输流输入接收MPEG数据,即例如xport1、xport2。在本发明的一个实施例中,xport1的输入主要提供给POD模块。xport2输入可用来接收来自外部源的MPEG或MPEGx传输数据,只要SD/HD MPEG源不被其他输入使用。
双重调谐器706可用来将电缆和/或地面IF视频信号提供给用于模拟和数字接收的单集成高清晰度电视芯片702、A/V切换板704、和/或可选的PIP模块708。模拟和数字信号可通过单个IF带即IF1传送给用于模拟和数字接收的单集成高清晰度电视芯片702。用来处理模拟和数字信号的、具有单个IF带的HDTV芯片在美国专利申请号为____(代理案号NO.16517US02)的美国专利申请中有更详细的描述。双重调谐器706利用第二IF带IF2将视频信号传送给可选的PIP 708。该可选的PIP 708包括NTSC解调器和BTSC解调器模块710。解调后的信号从可选PIP 708传送给A/V切换板704。双重调谐器706还可将OOB信号传送给用于模拟和数字接收的单集成高清晰度电视芯片702内的OOB端口。
在本发明的一个典型实施例中,A/V切换板704可获取IF视频信号以及HDMI、模拟基带、ITU656和HD-DVI信号,以传送给用于模拟和数字接收的单集成高清晰度电视芯片702。从HDMI/分量转换器736和738中可获得分量信号和SPDIF信号。可选PIP 712功能块可利用来自A/V切换板704的复合视频信号生成供用于模拟和数字接收的单集成高清晰度电视芯片702通过HDMI接口使用的可选PIP功能。该可选PIP功能块包括3D梳状滤波器714和隔行消除(deinterlacer)模块716。输入的复合视频信号首先由3D梳状滤波器进行滤波以将亮度和色度分量分离,然后由隔行消除模块716对滤波后的复合信号进行隔行消除。然后通过用在例如HD PIP中的HDMI接口,将该进行隔行消除后的信号传送给用于模拟和数字接收的单集成高清晰度电视芯片702。
图7是根据本发明一个实施例用来处理电视信号的典型步骤的流程图。参照图7,在步骤802中,通过包括有用于解码和处理数字视频信号的电路的集成电路对第一模拟视频信号进行解码器。步骤804中,通过该集成电路同时对第二模拟视频信号进行解码。在步骤806中,通过该集成电路同时生成与该被解码的第一模拟视频信号相对应的第一视频输出和与该被解码的第二模拟视频信号相对应的第二视频输出。
因此,本发明可由硬件、软件或者硬软件的结合来实现。本发明可在至少一个计算机系统中以集中的方式实现,或者以不同部件分布在几个交互连接的计算机系统中的分布式方式实现。任何种类的计算机系统或其他能够实现本发明的方法的设备都是适用的。硬件、软件和固件的一个典型结合是具有计算机程序的通用计算机系统,当该计算机程序被上载并执行时,控制该计算机系统以便实现本发明所述的方法。
本发明还可嵌入包括有能够实现所述方法的各种特征的计算机程序产品中, 当该程序加载到计算机系统中时能够实现本申请所述的方法。本文中所述的计算机程序是指,例如,以任何语言、代码或符号表示的一组指令,能够直接使具有信息处理能力的系统执行特定功能,或者经过以下一种或各种处理后使具有信息处理能力的系统执行特定功能:a)转换成另一种语言、代码或符号;b)以不同的材料复制。但是,本领域的普通技术人员可知的其他计算机程序的实现方法也可用于本发明。
以上已结合一定的实施例对本发明进行了描述,本领域的普通技术人员可知,可对本发明进行各种改变或等同替换而并不脱离本发明的范围。此外,根据本发明的教导进行的以适应特定的环境或材料的各种修改也并未脱离本发明的范围。因此,本发明并不限于公开的具体实施例,本发明包括落入权利要求范围内的所有实施例。
本申请引用并要求申请号为60/644,405(代理案号16411US01)、申请日期为2005年1月14日、名称为“用于模拟和数字接收的单集成高清晰度电视芯片(HDTV)”的美国临时申请的优先权。