JP2003501802A - コレクタ高位ｒｆパワートランジスタ - Google Patents

コレクタ高位ｒｆパワートランジスタ

Info

Publication number
JP2003501802A
JP2003501802A JP2001500329A JP2001500329A JP2003501802A JP 2003501802 A JP2003501802 A JP 2003501802A JP 2001500329 A JP2001500329 A JP 2001500329A JP 2001500329 A JP2001500329 A JP 2001500329A JP 2003501802 A JP2003501802 A JP 2003501802A
Authority
JP
Japan
Prior art keywords
collector
base
silicon
transistor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001500329A
Other languages
English (en)
Inventor
ヨハンソン、テッド
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン filed Critical テレフオンアクチーボラゲツト エル エム エリクソン
Publication of JP2003501802A publication Critical patent/JP2003501802A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 最小数のマスクを用いてエピタキシャルメサ構造を適用することによる低電圧高周波珪素パワートランジスタを製造する方法が開示されている。エピタキシャルメサ法による珪素電力用装置を与える低電圧高周波珪素トランジスタチップ（２０）も与えられている。珪素トランジスタレイアウトは、多数の単一メサコレクタ構造体（２１）を有するコレクタ高位装置を与えている。トランジスタは、その基体を下向きのエミッタとし、ベース及びコレクタ領域を結合パッド（２３、２５）と共に上向きにして作動する。これによりベースからコレクタへの寄生キャパシタンスは、基体をエミッタとすることにより殆ど完全に除去される。この新しい構造の製造に必要な減少した数の処理工程が概略説明されている。

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明は、高周波低電圧珪素ＲＦ電力用装置に関し、特に珪素／珪素・ゲルマ
ニウムのコレクタ高位置単一メサ構造体に関する。
【０００２】 （背景技術） 約５０ＧＨｚのｆT〔最大遷移周波数(maximum transition frequency)〕を有
する今日の珪素バイポーラ接合トランジスタ（ＢＪＴ）の速度は、ベース層の厚
さと抵抗率との間の妥協のため、その物理的限界に近づいている。従来のＢＪＴ
のベース中に幾らかのゲルマニウムを添加することにより、高周波特性を実質的
に改良することができる。新しい装置は、ＳｉＧｅ（珪素ゲルマニウム）二重Ｈ
ＢＴ（ヘテロ接合バイポーラトランジスタ）構造体である。層構造体は、通常Ｍ
ＢＥ（分子ビームエピタキシ）又はＣＶＤ（化学蒸着）により成長させているが
、同様な効果を達成するため、Ｓｉ中にＧｅをインプラントすることも可能であ
るが、ドーピングプロファイルを制御しにくい。ここ数年間、ＳｉＧｅ ＨＢＴ
は、ｆT及びｆmax（最大振動周波数）に関して珪素系装置のための記録的高周波
性能を示してきた。高周波用途、例えば、無線通信に対し、ＳｉＧｅ ＨＢＴは
、現存する二重ポリシリコンＨＦ−ＩＣｓ及びＢｉＣＭＯＳ技術の性能を向上す
るために用いることができる。
【０００３】 しかし、高性能ＳｉＧｅ ＨＢＴトランジスタを製造する簡単で、然も有効な
方法は、装置層のブランケット・エピタキシャル堆積を用い、化合物半導体装置
の標準的製造に類似したメサトランジスタ形成により装置構造体を積み重ねるこ
とによる。メサ構造体は、その簡単性及び製造し易さのため、考えを迅速に証明
し、装置特性を開発するのに広く用いられてきた。典型的なＳｉＧｅメサ装置構
造体の型は、文献［１］に記載されている。
【０００４】 ＩＣ型の回路は、一般に一層複雑な構造を必要とし、基本的メサの概念はこれ
には適さない。更に、最大作動供給電圧は、トランジスタのＢＶCBO（コレクタ
・ベース降伏電圧）に比例するそのＢＶCEO（コレクタ・エミッタ降伏電圧）及
びトランジスタのβ（ＤＣ電流利得）により定まる。ＢＶCBOは、主にコレクタ
層のドーピング及び厚さにより定まる。低電圧装置の場合だけ、コレクタは、余
りにも多くトポグラフィーを用いることなく、メサ構造体を容易に可能にするの
に充分な薄さにすることができる。
【０００５】 高周波トランジスタは、最近５０年代でゲルマニウムを用いて最初に作られて
いたが、間もなく６０年代の始めに珪素バイポーラトランジスタにより置き換え
られ、それ以来特に高出力電力レベル及び高供給電圧（２５Ｖ）のためのＲＦ電
力領域を支配してきた（文献［２］参照）。パワートランジスタは特に高出力電
力及び高利得を与えるために設計されている。製造方法、装置パラメーター、レ
イアウト、及びパッケージは、その目的のために注意深く調節されている。装置
は、降伏電圧、ＤＣ利得、又はトランスコンダクタンス、キャパシタンス、ＲＦ
利得、凹凸性、雑音指数、入力／出力インピーダンス、歪み等のための数多くの
詳細な条件を満足する必要がある。作動周波数は、数百ＭＨｚからＧＨｚ領域ま
での範囲にある。急速に拡大しつつある電気通信市場のため、現存する技術を更
に改良するのみならず、新しい型の装置を開発することが強く要請されている。
【０００６】 携帯無線用の場合、バッテリー操作のため供給電圧の限界は３〜６ボルトであ
る。出力電力は、０．２５Ｗ〜４Ｗの範囲にあるのが典型的である。最高の性能
のためには、個々の装置を用い、通常一個のダイ(die)に一つのｎ型装置からな
る。大きな出力電力は、一個のダイに多くのトランジスタセルを並列に配置する
ことにより達成される。パッケージはモジュール（典型的には、小さなセラミッ
ク基体と、その表面上に取付けられた半導体チップ及び受動部品が一つのケース
中に入っている）でもよく、幾つかのＲＦ電力トランジスタダイを一つのモジュ
ールにして用いてもよい。
【０００７】 全ての型の高周波パワートランジスタについて、接地までの低インピーダンス
エミッタ／ソース経路は、電力を負荷へ送るための中心になっている。このこと
は、全ての型のトランジスタ、バイポーラの外、ＦＥＴ（電界効果トランジスタ
）にも当て嵌まる。
【０００８】 ＩＣ型の構造体では、異なった装置領域を絶縁するために、例えばウエル又は
トレンチ絶縁部のような複雑な方式を用いている。個々のバイポーラ装置は、一
般に基体としてコレクタを有し、一方エミッタ及びベースは、結合パッド及び結
合配線を用いて半導体ダイの上側に接触させてある。前側に二つの異なった型の
接点を有する場合だけ、製造及び装置への接続を容易にし、特に多くのトランジ
スタセル及び結合配線が用いられている大電力用トランジスタの場合にはそうな
っている。
【０００９】 チップ表面上の金属パターン（ベース又はエミッタ金属化）から絶縁層を通っ
て基体（コレクタ）までの間に寄生キャパシタンスが生ずる。コレクタ・ベース
キャパシタンス（ミラーキャパシタンス）は、利得に大きな影響を与え、減少さ
せなければならない。これは、厚い絶縁二酸化珪素を用い、小さなベース金属化
領域を用いることにより行うことができる。
【００１０】 （発明の開示） 特に個々の低電圧ＲＦパワートランジスタのために設計し、或る化合物半導体
装置構造体（例えば、ＧａＡｓ ＨＢＴ）により用いられている「コレクタ高位
(collector-up)」法と組合せた簡単なメサ構造を用いることにより、現存する個
々のＲＦパワートランジスタと比較して幾つかの利点が得られる。最小の数のマ
スクを用いてエピタキシャルメサ構造を適用することにより低電圧高周波珪素パ
ワートランジスタを製造するための方法を開示し、エピタキシャルメサ技術によ
る珪素電力用装置を与える低電圧高周波珪素トランジスタチップを提供する。そ
の珪素トランジスタは、基体を下向きのエミッタとして用い、結合パッドと共に
ベース及びコレクタ領域を上向きにしたコレクタ高位メサ構造体を与え、それに
より、ベースからコレクタへの寄生キャパシタンスは基体をエミッタとすること
により殆ど完全に除去されている。この新しい構造体の製造工程を概説する。
【００１１】 本発明による方法を、特許請求の範囲第１項及び従属請求項２〜１０により記
載する。更に、本発明によるトランジスタ装置を、従属請求項１１により記述す
る。
【００１２】 本発明は、その更に別の目的及び利点と共に、図面に関連した次の記述を参照
することにより、最もよく理解されるであろう。
【００１３】 （詳細な説明） 本発明の考えは、ＧａＡｓでのコレクタ高位法及びエピタキシャルを基にした
メサエッチングＳｉ／ＳｉＧｅ法（例えば、文献［４］参照）からの知識の組合
せに基づいている。ＧａＡｓ及びＳｉは、半導体部品構造体を形成するための本
質的に非常に異なった二つの材料である。従って殆どの場合、そのような部品の
ための設計及び製造方法は、ＧａＡｓ法とＳｉ法とを比較すると非常に異なって
見える。従って、ＧａＡｓ法で作られる部品を珪素中でどのように製造出来るか
と言うことは、当業者に容易に想到できるものではない。
【００１４】 コレクタ高位として言及する反転構造の利点は、個々のＲＦ電力部品について
は殆ど明らかである。ＧａＡｓ系ＨＢＴの主な利点は、ＣＢキャパシタンスの減
少であり、これは珪素系ＨＢＴにも当て嵌まるであろう。ＧａＡｓでは得ること
が難しい珪素法の一つの利点は、珪素部品のエミッタが（高度にドープした）珪
素基体を構成し、それがチップの背後で簡単に接触していることである。これは
、結合用配線（単数又は複数）によるエミッタインダクタンスのよく知られた問
題を少なくする。ＧａＡｓ構造体は、半絶縁性材料の上に形成され、チップ前面
から結合配線を通り、或はメッキしたペデスタルさえも通って接触されており、
そのことがその構造体を複雑にし、高価にもしている（文献［５］参照）。
【００１５】 図１及び２は、未活性化及び活性化の二つの型の二重ＨＢＴメサ構造体である
従来法の例を示している。
【００１６】 提案する構造体は、製造工程図の一例を例示することにより記述する。本願で
提案する装置の特性は次の通りである： （１） 主に低電圧を目的とする。 （２） ＲＦ電力出力のための反復コレクタ・ベース構造。 （３） 一つの端子が後側に位置し、二つの端子が前側に位置した個々のトラ
ンジスタ。 （４） 全てのエミッタを共通の接地へ接続しない限り、集積できない。
【００１７】 製造工程は、高度にドープした珪素ｎ++基体１を選択することから始まり、そ
の基体は構造体のエミッタ接点を形成する。基体の上に高品質のエピタキシャル
層を成長させることができるためには、結晶軸方向は＜１００＞であるべきであ
る。
【００１８】 第一工程として、或る装置絶縁方式を適用する。図３〜５で、構造体のための
必要条件により、三つの異なった（簡単な）方法が示されている。この装置のた
めの酸化物２は、非常に厚い必要はないので、図３及び４は、この目的のための
充分な絶縁を与えるであろう。図５に示したように、非常に厚い酸化物を有する
完全に平らな表面は不必要であろう。次の工程、図４では、製造工程を例示する
図の順序でＬＯＣＯＳ絶縁が用いられている。
【００１９】 次に図６によって示されているように、エミッタ、ベース、コレクタ、及びコ
レクタ接点のための層を堆積する。本発明の方法による構造体による一つの態様
として、図４のｎ+エミッタ基体１は、図６に例示した次の工程へ進む前に硼素
のインプランテーションによりｎ-の薄層を得ている。珪素層の組合せは、次の
ようなものに選択してもよい： ★ ｎ+（＞１０20ｃｍ-3）エミッタ１の上に４０〜７０ｎｍのｎ-（１０18〜
１０19ｃｍ-3）エミッタ層、 ★ 非ドープ緩衝層を有する、３０ｎｍのｐ+ベース層５、１０〜２０％のゲ
ルマニウム（Ｇｅ）、硼素（Ｂ）ドープ密度１０18〜１０19ｃｍ-3、 ★ ３００ｎｍのｎ-（１０16ｃｍ-3）コレクタ層６、 ★ １００ｎｍのｎ+（＞１０20ｃｍ-3）コレクタ接点層７。 典型的なｎ−ドーパントは砒素（Ａｓ）又はアンチモン（Ｓｂ）であるが、典
型的なｐ−ドーパントは硼素（Ｂ）である。
【００２０】 エピタキシャル珪素層は、慣用的方法、ＭＢＥ、又はＣＶＤを用いて一面に（
ウエーハの全てに）堆積する、次にＬＯＣＯＳフィールド酸化物の上の珪素を一
つのマスク及び乾式エッチングを用いて除去する。珪素は開口珪素領域上にだけ
選択的に堆積することもできるが、これは処理工程範囲(process window)で一層
面倒である。
【００２１】 次に、珪素の一部分を除去してベース接点領域を開ける。その場合、これはメ
サエッチングを構成する。マスク８は丁度ホトレジストからなっていてもよいが
、図７に示したようなエッチングにより、ホトレジストを酸化物、窒化珪素、窒
化チタン等の層９の上にも用いてもよく、それによりそれら付加的層も珪素エッ
チング及び次のスペーサー形成のためのマスクとしても働く。エッチングは湿式
、乾式、又はそれらの組合せで行うことができる。重要なことは、ベース層の所
か又はそれに近い所で停止することができることであり、それは、例えばＫＯＨ
（水酸化カリウム）湿式エッチング、又は極めて正確なＲＩＥ（反応性イオンエ
ッチング）で行うこともできる。もしエッチングが、図８（ａ）に示したように
ベース層５ａに到達していないならば、適当なベース接点を得るために、側壁ス
ペーサー１０を形成した後、図８（ｂ）に従って硼素インプラントを行うことが
できる。図８（ａ）及び８（ｂ）では、エミッタｎ+領域の上でｐ+ベース領域の
下に薄いｎ-緩衝層を見ることができる。
【００２２】 一つの改良された態様は、例えば図９に例示したように、一層よいベース接点
を形成するため、二フッ化硼素（ＢＦ２）による付加的硼素インプラントを行う
ため、マスクすることである。高度にドープしたｐ+接点領域が、露出したコレ
クタメサ構造体６、７に余りにも近くならないようにするため、二酸化珪素（Ｓ
ｉＯ２）又は窒化珪素（ＳｉＮ）側壁スペーサー１０を、層を堆積することによ
り形成し、その層は構造体の乾式エッチング後、ｎ+層７も保護する。次にＢＦ
２ドーピングのインプランテーションを行う。硼素ドーパントは、高温アニール
法を用いて活性化する必要があり、これはこの時点で行われるか、又は後で、例
えばＲＴＡ（高速加熱アニール）を用いて１０００℃で２０秒間行う。
【００２３】 この硼素インプランテーション後、マスク１０を、メサ構造体の側面の残留ス
ペーサー部分１１を除き除去する。次に絶縁用低温酸化物層１２（例えば、ＴＥ
ＯＳ）を構造体の上に堆積することにより金属化を開始し、図１０に示すように
、コレクタ及びベース接点領域まで接点孔１３をエッチングする。珪素への低い
接触抵抗を確実に与えるため自己配列珪化物層を用いてもよく、接点孔エッチン
グ後（例えば、ＰｔＳｉを）、又はもし構造体が未だスペーサーを有するならば
、酸化物堆積前に〔例えば、ＴｉＳｉ2珪化物（自己配列珪化物）を〕用いる。
【００２４】 構造体の上に金属層１６、１７を形成することにより、金属化を継続する。こ
れは、スパッターしたアルミニウムでもよく、それを標準珪素ＩＣ処理の場合の
ように乾式エッチングする。それは、スパッターし、電着したＴｉＷ／Ａｕにす
ることもでき、それは我々の高電圧ＲＦ電力用装置のために適用されてきており
、米国特許第５，８２１，６２０号明細書（文献［６］参照）（それらは参考の
ためここに入れてある）に記載されており、或はリフト・オフ(lift-off)法又は
他の一般的金属化法を用いて行うことができる。
【００２５】 湿分等による長時間の劣化を防ぐため、同様に機械的擦り傷のための保護とし
ても働く不活性化層１５を堆積することにより、装置構造体を仕上げる。この保
護層は、酸化物又は窒化物＋酸化物であるのが典型的である。その保護層は、マ
スク及び標準的乾式エッチング法を用いて結合パッド領域から除去する。最終的
構造を図１１に示す。
【００２６】 本発明の珪素電力用装置の工程図は、図１２の工程図にも示されている。六つ
のマスクだけを含む次の１４の製造工程により要約することができる。
【００２７】 １． 開始：出発材料の選択。 ２． 装置絶縁。ＬＯＣＯＳ絶縁方式の場合：パッド酸化物成長、窒化珪素堆
積、ＬＯＣＯＳマスク（マスク＃１）、ＬＯＣＯＳ窒化物乾式エッチング、ＬＯ
ＣＯＳフィールド酸化、窒化物エッチング、パッド酸化物エッチング。 ３． エミッタ／ベース／コレクタ積層体のエピタキシャル堆積（ＭＢＥ又は
ＣＶＤ）。 ４． フィールド酸化物領域上の堆積珪素のエッチング（マスク＃２）。（乾
式エッチング）。 ５． ベース・コレクタメサのエッチング（マスク＃３）。（乾式又は湿式エ
ッチング）。 ６． 酸化物又は窒化物スペーサー及び堆積層の形成。（乾式エッチング）。 ７． 一層良好なベース接点のための硼素のインプランテーション。 ８． 活性化（ＲＴＡ）。 ９． 金属化のためのＴＥＯＳ絶縁体の堆積。 １０． 接点のエッチング（マスク＃４）、（乾式又は湿式エッチング）。 １１． 接点領域に珪化物の形成。（幾つかの方法が利用可能）。 １２． 金属化の形成（マスク＃５）。（幾つかの方法が利用可能）。 １３． 最終的不活性化層、ＳｉＯ2及び（又は）ＳｉＮの堆積。 １４． 結合パッド開口部のエッチング（マスク＃６）。（乾式エッチング）
。
【００２８】 結局、この工程図は、希望の珪素パワートランジスタを製造するために僅か六
つのマスク工程しか必要としない： ＃１ ＬＯＣＯＳフィールド酸化物形成のためのマスク、 ＃２ ＬＯＣＯＳフィールド酸化物上の堆積珪素をエッチングするためのマス
ク、 ＃３ ベース・コレクタメサを形成するためのマスク、 ＃４ 接点孔のためのマスク、 ＃５ 金属化のためのマスク、 ＃６ 結合パッド開口部のためのマスク。
【００２９】 本発明の優れた利点は次の通りである： ★ エミッタインピーダンスは、結合配線を用いて接地に接続したエミッタと
比較して、実質的に減少し、抵抗だけからなる。 ★ ベースからコレクタへの寄生キャパシタンスは、基体をエミッタとして用
いることにより、殆ど完全に除かれている。 ★ 絶縁用酸化物（ＧａＡｓの場合には存在しない）が、コレクタパッドと基
体との間のみならずベースパッドと基体との間に良好な絶縁を与える。コレクタ
基体に対しベース・エミッタ金属化を絶縁するために必要な絶縁体は一層薄くて
もよい。平らな構造体を用いた場合、小さな形状のものの達成が一層簡単になる
。 ★ ＧａＡｓトランジスタ及び他の珪素メサトランジスタ型の場合のように、
二重メサの代わりに単一メサである。 ★ 全体的に製造が簡単。処理工程及びマスクの数が少ない。
【００３０】 しかし、この構造体の適用は、ＳｉＧｅ ＨＢＴ装置構造体に限定されるもの
ではないが、ＳｉＧｅ構造体に匹敵する合理的なトランジスタパラメーターを得
るように調節したベース層／ベースドーピング及び他の層の厚さを用いて、どの
ような堆積珪素系型の構造体に対しても用いることができる。
【００３１】 図６〜１０では、僅か三つのコレクタ接点及び四つのベース接点の構成しか見
ることができないが、実際にはその構造体は数百のコレクタ及びベース接点を含
んでいてもよい。通常コレクタ接点の数に匹敵する付加的ベース接点が存在する
であろう。例示した態様では、コレクタメサの典型的な幅は１〜２μｍの程度で
あり、コレクタを形成するメサ構造体の間の距離も、１〜２μｍの程度であろう
。基体の上側にあるコレクタ金属化フィンガーは、一つ又は幾つかの共通コレク
タ結合パッドに接続されており、ベース金属化フィンガーは、コレクタ結合パッ
ドに相対する場所の上側にある一つ又は幾つかの共通ベース結合パッドに接続さ
れている。基体の後側は、トランジスタのエミッタ接点を形成する。個々のエミ
ッタ安定抵抗を配列することはできない。しかし、この用途では、トランジスタ
の一般特性により、エミッタ安定抵抗は不必要である。図１３には、本発明の方
法により製造された珪素トランジスタチップ２０を例示する態様が示されている
。チップの上側には、コレクタメサ領域及びベース電極領域を形成する活性領域
２１が見られる。ベース電極領域は、金属化フィンガー２２を通り、ベース結合
パッド２３に接続されているが、コレクタメサは金属化フィンガー２４に接続さ
れ、そのフィンガーはコレクタ結合パッド２５に接続されており、これによりコ
レクタ高位装置が形成されている。エミッタ領域は、チップ２０の後側に接続さ
れている。
【００３２】 特許請求の範囲に規定した本発明の範囲から離れることなく、種々の修正及び
変更を本発明に行えることは、当業者には分かるであろう。
【００３３】 文献 ［１］ D. Behammer, J. N. Albers, U. Koenig, D. Temmler, D. Knoll, "Si/
SiGe HBTs for Applications in Lower Power ICs", Solid-State Electronics,
Vol. 39, No. 4, pp, 471-480, 1996. ［２］ H. F. Cooke, "Microwave Transistors: Theory and Design", Proc. I
EEE, vol. 59, p. 1163, Aug. 1971. ［３］ A. Schueppen, H. Dietrich, "High speed SiGe heterobipolar transi
stors", Journal of Crystal Growth, 157(1995), p. 207-214. ［４］ A. Gruhle, A. Schueppen, "Recent advances with SiGe heterojuncti
on bipolar transistors", Thin Solid Films, 1997, V 294, N1-2(Feb 15), pp
. 246-249. ［５］ 米国特許第５，５１２，４９６号（Hin F. Chau, Hua Q. Tserng)（１
９９６年４月３０日公告）。 ［６］ 米国特許第５，８２１，６２０号（S.-H. Hong)（１９９８年１０月１
３日公告）。
【図面の簡単な説明】
【図１】 従来法による未不活性化二重ＨＢＴメサ構造体を例示する図である。
【図２】 従来法による不活性化二重ＨＢＴメサ構造体を例示する図である。
【図３】 熱的酸化物及び湿式／乾式エッチングによる絶縁体を例示する図である。
【図４】 慣用的ＬＯＣＯＳ絶縁工程による絶縁体を例示する図である。
【図５】 凹型ＬＯＣＯＳ工程による絶縁体を例示する図である。
【図６】 ベース／コレクタ構造体の堆積を例示する図である。
【図７】 ベース・コレクタメサのエッチング工程後の状態を例示する図である。
【図８】 図８において、図８ａは、図７の一部分であるが、ホトレジスト層を除去した
一層詳細な図であり、図８ｂは、側壁スペーサーを形成し、ベース層中まで硼素
をインプラントした後の図８ａの部分の図である。
【図９】 酸化物スペーサーを形成した後のＢＦ２のインプランテーションを例示する図
である。
【図１０】 ＴＥＯＳ堆積及び接点孔のエッチング後の状態を例示する図である。
【図１１】 本発明による製造工程の最終的金属化及び不活性化の結果を例示する図である
。
【図１２】 本発明の方法の工程図である。
【図１３】 本発明に従って製造されたトランジスタチップの一つの態様を例示する図であ
る。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ， ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ， ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，Ｃ Ｈ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＤＺ ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ， ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，Ｋ Ｇ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ， ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，Ｓ Ｄ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＡ， ＺＷ Ｆターム(参考） 4M104 AA01 AA03 AA05 BB14 BB22 BB25 BB30 CC01 DD02 DD08 DD09 DD11 DD16 DD17 DD26 DD37 DD52 DD65 DD68 EE06 EE09 EE16 EE17 FF17 FF22 GG06 GG18 HH20 5F003 BA25 BA92 BA97 BB04 BF03 BF06 BG03 BH05 BH18 BM01 BP32

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 最小限りにした数のマスクを用いてエピタキシャルメサ構造
    を適用することにより低電圧高周波珪素パワートランジスタを製造する方法にお
    いて、 高度にドープしたｎ+珪素基体（１）を選択してトランジスタエミッタ領域を
    形成し、 装置絶縁方式を適用してトランジスタベース／コレクタ領域の全体的上部構造
    体を決定し、 ベース／コレクタ構造体のための層（５、６、７）を堆積し、 マスク（８、９）をし、ベース領域を形成する層（５）に少なくとも近接して
    エッチングで削ることによりコレクタメサを形成し、 絶縁用低温酸化物層（１２）を堆積し、コレクタ及びベース領域への接点孔（
    １３）を形成し、 マスクし、ベース及びコレクタ領域に夫々接続する金属化層（１６、１７）を
    前記接点孔中へ形成し、そして 不活性化層（１５）を堆積し、ベース及びコレクタの接点を更に形成するため
    の開口を形成し、ベース及びコレクタ金属化層夫々のためのパッドを結合する、
    諸工程を特徴とするトランジスタ製造方法。
  2. 【請求項２】 ベース／コレクタ構造体のための層（５、６、７）を堆積す
    る前に、装置絶縁方式のためのＬＯＣＯＳ絶縁（２）を用いる工程を更に有する
    、請求項１に記載の方法。
  3. 【請求項３】 ベース／コレクタ領域のための層（５、６、７）を堆積する
    前に、高度にドープした珪素ｎ+エミッタ基体（１）の上に薄いｎ-層を形成する
    工程を更に有する、請求項２に記載の方法。
  4. 【請求項４】 絶縁用低温酸化物層（１２）を堆積し、コレクタ及びベース
    領域への接点孔（１３）を形成する工程の前に、側壁スペーサー（１０）を、残
    余の酸化物層（９）と共に形成し、然る後、露出したベース領域へ硼素ドーパン
    トをインプラントする、請求項１に記載の方法。
  5. 【請求項５】 珪素基体（１）の高温アニールにより硼素ドーパントを活性
    化する工程を更に有する、請求項４に記載の方法。
  6. 【請求項６】 絶縁用低温酸化物層（１２）を堆積する工程と組合せて、コ
    レクタ及びベース領域への接点孔（１３）を形成した後に、自己配列珪化物を適
    用する工程を更に有する、請求項１に記載の方法。
  7. 【請求項７】 構造体がまだスペーサー（１１）を有する時に、絶縁用低温
    酸化物層（１２）を堆積する前に、自己配列珪化物を適用する工程を更に有する
    、請求項４に記載の方法。
  8. 【請求項８】 スパッタリング及び乾式エッチングにより、金属層（１６、
    １７）を適用する工程を更に有する、請求項１に記載の方法。
  9. 【請求項９】 ＴｉＷ／Ａｕをスパッタリング及び電着することにより、金
    属層（１６、１７）を形成する工程を更に有する、請求項１に記載の方法。
  10. 【請求項１０】 金属の蒸発及び上昇を用いることにより、金属層（１６、
    １７）を形成する工程を更に有する、請求項１に記載の方法。
  11. 【請求項１１】 エピタキシャルメサ技術による珪素電力用装置を与える低
    電圧高周波珪素トランジスタチップにおいて、前記装置が、基体を下向きのエミ
    ッタとして有し、結合パッドと共にベース及びコレクタ領域を上向きに有するコ
    レクタ高位メサ構造体を与え、ベースからコレクタへの寄生キャパシタンスが基
    体をエミッタとすることにより殆ど完全に除去されており、前記装置が、請求項
    １〜１０のいずれか１項に記載の方法に従う工程により製造されていることを特
    徴とする、トランジスタチップ。
JP2001500329A 1999-05-31 2000-05-19 コレクタ高位ｒｆパワートランジスタ Withdrawn JP2003501802A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9902005-9 1999-05-31
SE9902005A SE516338C2 (sv) 1999-05-31 1999-05-31 RF-effekttransistor med kollektor upp
PCT/SE2000/001002 WO2000074129A1 (en) 1999-05-31 2000-05-19 Collector-up rf power transistor

Publications (1)

Publication Number Publication Date
JP2003501802A true JP2003501802A (ja) 2003-01-14

Family

ID=20415834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001500329A Withdrawn JP2003501802A (ja) 1999-05-31 2000-05-19 コレクタ高位ｒｆパワートランジスタ

Country Status (11)

Country Link
US (1) US6329259B1 (ja)
EP (1) EP1192651A1 (ja)
JP (1) JP2003501802A (ja)
KR (1) KR100434659B1 (ja)
CN (1) CN1149648C (ja)
AU (1) AU5260400A (ja)
CA (1) CA2373580A1 (ja)
HK (1) HK1045910A1 (ja)
SE (1) SE516338C2 (ja)
TW (1) TW448580B (ja)
WO (1) WO2000074129A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329675B2 (en) * 1999-08-06 2001-12-11 Cree, Inc. Self-aligned bipolar junction silicon carbide transistors
WO2002049115A1 (en) * 2000-12-11 2002-06-20 Cree, Inc. Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices
US6699765B1 (en) 2002-08-29 2004-03-02 Micrel, Inc. Method of fabricating a bipolar transistor using selective epitaxially grown SiGe base layer
JP4258205B2 (ja) * 2002-11-11 2009-04-30 パナソニック株式会社 半導体装置
JP4949650B2 (ja) * 2005-07-13 2012-06-13 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN101162730B (zh) * 2007-11-13 2010-04-07 清华大学 多晶收集区倒置结构SiGe异质结晶体管
US7932541B2 (en) * 2008-01-14 2011-04-26 International Business Machines Corporation High performance collector-up bipolar transistor
JP2019075424A (ja) * 2017-10-13 2019-05-16 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8708926D0 (en) * 1987-04-14 1987-05-20 British Telecomm Bipolar transistor
US5198689A (en) * 1988-11-30 1993-03-30 Fujitsu Limited Heterojunction bipolar transistor
JP3011729B2 (ja) * 1990-01-16 2000-02-21 沖電気工業株式会社 バイポーラ型半導体集積回路装置の製造方法
JPH0785476B2 (ja) * 1991-06-14 1995-09-13 インターナショナル・ビジネス・マシーンズ・コーポレイション エミッタ埋め込み型バイポーラ・トランジスタ構造
EP0550962A3 (en) * 1992-01-08 1993-09-29 American Telephone And Telegraph Company Heterojunction bipolar transistor
JP3084541B2 (ja) * 1992-09-18 2000-09-04 シャープ株式会社 縦型構造トランジスタ
US5700701A (en) * 1992-10-30 1997-12-23 Texas Instruments Incorporated Method for reducing junction capacitance and increasing current gain in collector-up bipolar transistors
US5798539A (en) * 1992-12-10 1998-08-25 Daimler Benz Ag Bipolar transistor for very high frequencies
MY115336A (en) 1994-02-18 2003-05-31 Ericsson Telefon Ab L M Electromigration resistant metallization structures and process for microcircuit interconnections with rf-reactively sputtered titanium tungsten and gold
US5485025A (en) * 1994-12-02 1996-01-16 Texas Instruments Incorporated Depleted extrinsic emitter of collector-up heterojunction bipolar transistor

Also Published As

Publication number Publication date
SE9902005L (sv) 2000-12-01
TW448580B (en) 2001-08-01
WO2000074129A1 (en) 2000-12-07
SE516338C2 (sv) 2001-12-17
AU5260400A (en) 2000-12-18
KR100434659B1 (ko) 2004-06-07
SE9902005D0 (sv) 1999-05-31
US6329259B1 (en) 2001-12-11
KR20020032425A (ko) 2002-05-03
HK1045910A1 (zh) 2002-12-13
CN1149648C (zh) 2004-05-12
CN1353862A (zh) 2002-06-12
EP1192651A1 (en) 2002-04-03
CA2373580A1 (en) 2000-12-07

Similar Documents

Publication Publication Date Title
US7943995B2 (en) NMOS device, PMOS device, and SiGe HBT device formed on SOI substrate and method of fabricating the same
JP4384908B2 (ja) Ｃｍｏｓ回路と集積されるバイポーラ・トランジスタを形成する方法
US11322595B2 (en) Heterojunction bipolar transistor and preparation method thereof
US20050104127A1 (en) Bipolar transistor, BiCMOS device, and method for fabricating thereof
US7521327B2 (en) High fT and fmax bipolar transistor and method of making same
JP2003515927A (ja) シリコン・バイポーラ・トランジスタの製造方法
US7534680B2 (en) Bipolar transistor, BiCMOS device, and method for fabricating thereof
JP2003501802A (ja) コレクタ高位ｒｆパワートランジスタ
US20030107051A1 (en) Super self -aligned heterojunction biplar transistor and its manufacturing method
JP2002536847A (ja) 深い基板接触を有する半導体素子
JPH1070134A (ja) ダブルヘテロ構造バイポーラトランジスタデバイスの製造方法
JP2002508889A (ja) バイポーラ・パワー・トランジスタおよび製造方法
US7871881B2 (en) Method for fabrication of a capacitor, and a monolithically integrated circuit comprising such a capacitor
US20050139862A1 (en) Self-aligned heterojunction bipolar transistor and manufacturing method thereof
KR100347520B1 (ko) 이종접합 쌍극자 소자 및 그 제조방법
JP2001515278A (ja) バイポーラ電力用トランジスタとその製造法
KR100400078B1 (ko) 이종접합 쌍극자 트랜지스터의 제조방법
KR100396919B1 (ko) 반도체 집적소자 제조 방법
EP1238424B1 (en) Method of making a collector-up bipolar transistor
KR100877689B1 (ko) 실리콘 게르마늄 반도체 소자 및 그 제조방법
KR100261279B1 (ko) 이종접합 바이폴라 트랜지스터의 오믹전극 제작방법
JP2001085441A (ja) バイポーラトランジスタ
JP2003229430A (ja) 半導体装置の製造方法
JPH06168954A (ja) 水平コレクタヘテロ接合バイポーラトランジスタおよび形成方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041125

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070807