JP2003347559A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 従来での半導体装置では、エピタキシャル層
に不純物を導入し、拡散することでソース領域を形成し
ていた。そのため、チャネル領域からソース領域への自
由キャリア（正孔）の侵入が容易であり、直流信号電流
増幅率が低いという問題があった。 【解決手段】 本発明の半導体装置では、ソース領域４
はシリコンカーバイド（ＳｉＣ）等のワイドギャップ材
料に不純物を導入することで形成している。そのこと
で、ソース領域４とチャネル領域８との境界面には、自
由キャリア（正孔）に対して高いポテンシャル障壁が存
在することとなる。その結果、チャネル領域８からソー
ス領域４への自由キャリア（正孔）の侵入をほとんど抑
制でき、直流信号電流増幅率を大幅に向上させることが
できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明の半導体装置は、ゲー
ト電極から注入する正孔数を低減し、ドレイン領域での
伝導度変調をより確実に行うことで電流増幅率を向上さ
せる大電流素子に関する。

【０００２】

【従来の技術】従来の半導体装置では、ノーマリ・オフ
型、制御性に優れ、且つスイッチング時のオン抵抗の低
いトランジスタとして、例えば、特開平０６−２５２４
０８号公報に示す構造が知られている。

【０００３】図７および図８を参照して、以下にその構
造の一例を示す。図７（Ａ）は素子の斜視図であり、図
７（Ｂ）は上面図である。図８は図７（Ｂ）のＣ−Ｃ線
断面図である。

【０００４】先ず、図７（Ａ）に示す如く、従来の半導
体装置は、Ｎ＋型の半導体基板５１、Ｎ＋型の半導体基
板５１上にはＮ−型のエピタキシャル層５２が形成され
ている。Ｎ−型のエピタキシャル層５２には、Ｎ＋型の
ソース領域５４とトレンチ５７とが互いに直交するよう
に形成されている。そして、トレンチ５７には、その側
壁を被覆するように絶縁膜５６、高濃度のＰ＋型多結晶
シリコン（ポリシリコン）から成る固定電位絶縁電極５
５が形成されている。尚、固定電位絶縁電極５５とソー
ス領域５４とは、例えば、アルミニウム（Ａｌ）層６１
によりオーミックコンタクトし電位が固定されている。
また、エピタキシャル層５２は主にドレイン領域５３と
して用いられ、エピタキシャル層５２のうち、固定電位
絶縁電極５５に挾まれた領域をチャネル領域５８と呼ぶ
ことにする。

【０００５】そして、チャネル領域５８には、絶縁膜５
６を介して隣接する固定電位絶縁電極５５が高濃度のＰ
＋型ポリシリコンであるため、仕事関数差によって空乏
層が形成される。そのことで、チャネル領域５８には伝
導電子に対するポテンシャル障壁が形成されていて、ソ
ース領域５４とドレイン領域５３とは初めから電気的に
遮断された状態となっている。

【０００６】次に、図７（Ｂ）に示す如く、固定電位絶
縁電極５５はストライプ状をしており、その両端はＰ型
のゲート領域５９に接している。そして、ゲート領域５
９表面にはゲート電極Ｇが形成されており、ここからド
レイン領域５３へ少数キャリア（正孔）を供給する。ま
た、固定電位絶縁電極５５間に囲まれたチャネル領域５
８は、ひとつの単位セルを形成している。尚、チャネル
の状態によって電流を遮断、もしくは電流量を制御し得
るという条件を満たしていれば、単位セルを構成する固
定電位絶縁電極５５の形状、ソース領域５４の形状など
は任意である。

【０００７】図８に示す如く、Ｈをチャネル厚み、Ｌを
チャネル長と呼ぶ。つまり、チャネル厚みＨとは、チャ
ネル領域において対向する絶縁膜５６間の間隔であり、
チャネル長Ｌとは、溝の側壁に沿って、ソース領域５４
の底面から固定電位絶縁電極５５の底面までの距離をい
う。また、基板５１裏面にはＡｌ層６０が形成されてい
る。

【０００８】

【発明が解決しようとする課題】上述したように、従来
における半導体装置では、ドレイン電極Ｄに正の高電圧
を印加し、ソース電極Ｓを接地し、ゲート電極Ｇを接地
または負の電圧を印加した状態でＯＦＦの状態を成す。
そして、この半導体装置のＯＦＦの状態では、Ｎ型のチ
ャネル領域５８とＰ型の固定電位絶縁電極５５との仕事
関数差によりチャネル領域５８が擬似的なＰ型領域とな
る。そのことで、ドレイン領域５３に正の高電圧が印加
され、チャネル領域５８が接地状態となることで逆バイ
アス状態となり、ＯＦＦの状態を成す。そして、半導体
装置をＯＮの状態にするためには、ゲート電極Ｇに正の
電圧を印加しゲート領域５９から自由キャリア（正孔）
を注入し、チャネル領域５８をＮ型領域にすると同時に
チャネル領域５８およびドレイン領域５３で伝導度変調
を起こす。そして、半導体装置はゲート領域５９から注
入する自由キャリア（正孔）によりＯＮ、ＯＦＦを行っ
ているので、ゲート領域５９からの自由キャリア（正
孔）の注入量により直流信号電流増幅率が左右される。

【０００９】しかしながら、従来の半導体装置では、エ
ピタキシャル層５２にＮ型の不純物をイオン注入するこ
とでソース領域５４を形成していた。そのため、ゲート
領域５９から注入された自由キャリア（正孔）の一部
は、ソース領域５４で自由キャリア（電子）と再結合す
ることで消滅し、またはソース電極Ｓを介して外部へと
排出されていた。そして、本来の目的であるチャネル領
域５８でのスイッチング、伝導度変調等の役割を果たす
ことなく消滅していた。その結果、従来の半導体装置で
は、ＯＮの状態を成すために必要以上の自由キャリア
（正孔）を注入しなければならず、所望の直流信号電流
増幅率を得られないという問題があった。

【００１０】更に、従来の半導体装置では、単位ソース
領域５４面積当たりの電流密度を低減するためにソース
領域５４面積を増大することが考えられる。しかしなが
ら、上述の如く、ソース領域５４面積を増大すること
は、ゲート領域５９から注入した自由キャリア（正孔）
がソース領域５４内に取り込まれ易くなることとなる。
そのことで、直流信号電流増幅率の低下、電流容量の低
下を誘発し、ソース領域５４面積を一定面積以上に形成
することがきない。その結果、Ａｌによりソース領域５
４とオーミックコンタクトすることが困難と成る問題が
あった。

【００１１】

【課題を解決するための手段】上述した各事情に鑑みて
成されたものであり、本発明の半導体装置では、ドレイ
ン領域を構成する一導電型の半導体基体の一主面に設け
られ、且つ等間隔をなして互いに平行に配置された複数
の第1の溝と、前記第１の溝の内壁には絶縁膜を有し、
且つ前記絶縁膜を覆うように前記第１の溝内を充填する
逆導電型の多結晶シリコンから成る固定電位絶縁電極
と、前記一主表面上の前記第１の溝間に位置し、且つ前
記固定電位絶縁電極と同電位に保たれる一導電型のソー
ス領域と、前記半導体基体には前記ソース領域と離間さ
れ、且つ各前記絶縁膜と少なくともその一部を隣接する
ように設けられた逆導電型のゲート領域と、前記半導体
基体には前記固定電位絶縁電極間に位置し、且つ少なく
とも前記ソース領域の下部に位置するチャネル領域とを
具備し、前記ソース領域は前記チャネル領域内に存在す
る正孔に対してその侵入をほぼ抑制するポテンシャル障
壁を有する導電性材料から成り、前記導電性材料と前記
多結晶シリコンとは離間して形成されていることを特徴
とする。

【００１２】また、本発明の半導体装置では、ドレイン
領域を構成する一導電型の半導体基体の一主面に設けら
れ、且つ等間隔をなして互いに平行に配置された複数の
第1の溝と、前記第１の溝の内壁には絶縁膜を有し、且
つ前記絶縁膜を覆うように前記第１の溝内を充填する逆
導電型の多結晶シリコンから成る固定電位絶縁電極と、
少なくとも一領域を前記半導体基体内の前記第１の溝間
に位置し、且つ前記固定電位絶縁電極と同電位に保たれ
る一導電型のソース領域と、前記半導体基体には前記ソ
ース領域と離間され、且つ各前記絶縁膜と少なくともそ
の一部を当接するように設けられた逆導電型のゲート領
域と、前記半導体基体には前記固定電位絶縁電極間に位
置し、且つ少なくとも前記ソース領域の下部に位置する
チャネル領域とを具備し、前記ソース領域は前記チャネ
ル領域内に存在する正孔に対してその侵入をほぼ抑制す
るポテンシャル障壁を有する導電性材料から成り、前記
導電性材料は前記第１の溝間に形成された第２の溝内を
充填するように少なくともその一部を前記半導体基体内
に位置することを特徴とする。

【００１３】

【発明の実施の形態】以下に、本発明の半導体装置につ
いて、図１〜図６を参照にして詳細に説明する。

【００１４】本発明の実施の形態は、図１に示した第１
の実施の形態および図６に示した第２の実施の形態があ
る。

【００１５】先ず、図１から図５を参照として、第１の
実施の形態について説明する。

【００１６】図１（Ａ）は本発明の半導体素子の構造を
示す斜視図であり、図１（Ｂ）は本発明の半導体素子の
構造を示す上面図である。図１（Ａ）に示す如く、Ｎ＋
型の半導体基板１上にはＮ−型のエピタキシャル層２が
堆積されている。このエピタキシャル層２には、表面か
ら等間隔をなして互いに平行に複数のトレンチ７が形成
されている。そして、基板１はドレイン取り出し領域と
して用いられており、主に、エピタキシャル層２はドレ
イン領域３として用いられる。また、トレンチ７はエピ
タキシャル層２表面から側壁がほぼ垂直に掘られ、その
内壁には絶縁膜６が形成されている。更に、トレンチ７
には、Ｐ型不純物が注入された、例えば、多結晶シリコ
ン（ポリシリコン）が堆積されている。そして、詳細は
後述するが、トレンチ７内のポリシリコンは、エピタキ
シャル層２表面で、例えば、アルミニウム（Ａｌ）を介
してソース領域４と電気的に接続されている。そのこと
で、トレンチ７内のＰ型のポリシリコンは、ソース電極
Ｓと同電位からなる固定電位絶縁電極５として用いられ
る。一方、複数のトレンチ７間に位置するエピタキシャ
ル層２はチャネル領域８として用いられる。尚、特許請
求の範囲で記載した半導体基体とは本実施の形態では基
板１およびエピタキシャル層２とにより構成する。

【００１７】そして、本実施の形態では、Ｎ−型のエピ
タキシャル層２表面上で、かつ、複数のトレンチ７間に
位置する領域に、例えば、シリコンカーバイド（Ｓｉ
Ｃ）にＮ型不純物が導入されたソース領域４が形成され
ている。上述したように、ソース領域４とＰ型のポリシ
リコンとはそれぞれＡｌがオーミックコンタクトするこ
とで、ソース電極Ｓと固定電位絶縁電極５とは同電位に
保たれている。尚、ソース領域４は直接トレンチ７内の
Ｐ型のポリシリコンと当接することを避けるため、少な
くともトレンチ７の内壁に形成された絶縁膜６上までの
領域に形成されている。

【００１８】また、図１（Ａ）および図１（Ｂ）に示す
如く、ゲート領域９はソース領域４と離間され、且つ絶
縁膜６に接するエピタキシャル層２に一定の間隔を置い
て複数設けられている。そして、図１（Ｂ）に示す如
く、固定電位絶縁電極５は櫛歯形状をしており、Ｙ軸方
向の固定電位絶縁電極５（以下軸部分と称する）を中心
として左右のＸ軸方向に櫛歯が延在している。つまり、
本実施の形態では、ゲート領域９は固定電位絶縁電極５
の櫛歯の両端部の一部と形成領域を重畳し、かつその領
域で絶縁膜６と当接するように形成されている。言い換
えると、OLE_LINK2固定電位絶縁電極５OLE_LINK2の軸部
分は隣接する２つのゲート領域９から等距離にあり、軸
部分の両側に所望の距離で離間してソース領域４を設け
ることとなる。

【００１９】次に、図２を参照として本発明の半導体素
子の断面構造およびその動作について説明する。図２
（Ａ）は図１（Ｂ）のＡ−Ａ線方向での断面図であり、
図２（Ｂ）は図１（Ｂ）のＢ−Ｂ線方向での断面図であ
る。

【００２０】図２（Ａ）に示す如く、エピタキシャル層
２の表面領域のなかでトレンチ７に囲まれた領域がチャ
ネル領域８であり、矢印Ｈをチャネル厚み、矢印Ｌをチ
ャネル長とする。つまり、チャネル厚みＨとは、チャネ
ル領域８において対向するトレンチ７間の間隔であり、
チャネル長Ｌとは、トレンチ７の側壁に沿って、ソース
領域４底面から固定電位絶縁電極５の底面までの距離を
いう。また、ドレイン取り出し領域として用いるＮ＋型
の基板１の裏面には、例えば、Ａｌ層１０がオーミック
コンタクトしており、このＡｌ層１０を介してドレイン
電極Ｄが形成されている。一方、上述の如く、エピタキ
シャル層２表面には、例えば、ＣＶＤ法によりＮ型不純
物が導入されたＳｉＣを選択的に形成することでソース
領域４が形成されている。そして、Ａｌ層１１がソース
領域４と固定電位絶縁電極５にオーミックコンタクト
し、固定電位絶縁電極５の電位はソース電極Ｓの電位と
固定されている。尚、チャネル領域８の状態によって電
流を遮断、もしくは電流量を制御し得るため、その条件
を満たしていれば単位セルを構成する固定電位絶縁電極
５の形状、ソース領域４の形状などは任意である。

【００２１】図２（Ｂ）に示す如く、ゲート領域９上を
含めエピタキシャル層２表面にはシリコン酸化膜１２が
堆積されている。そして、ゲート領域９上には、シリコ
ン酸化膜１２に設けられたコンタクトホールを介して、
例えば、Ａｌから成るゲート電極Ｇが形成されている。
尚、図中の破線は固定電位絶縁電極５の存在を示してい
る。そして、図示の如く、断面図および表面図における
絶縁膜６の角部は角張って描いてあるが、これらは模式
図であり、実際には丸みを帯びていてもよい。すなわ
ち、電界集中を抑制するためにこれら角部に丸みを持た
せることは、広く一般に採用されていることである。

【００２２】次に、本発明の半導体素子の動作原理を説
明する。

【００２３】先ず、半導体素子のＯＦＦ状態について説
明する。上述したように、半導体素子の電流経路は、ド
レイン取り出し領域であるＮ＋型の基板１、Ｎ−型のエ
ピタキシャル層２から成るドレイン領域３、エピタキシ
ャル層２の表面領域で複数のトレンチ７間に位置するＮ
−型のチャネル領域８およびＮ＋型のＳｉＣから成るソ
ース領域４とから構成される。つまり、全ての領域がＮ
型領域から構成されており、一見、ドレイン電極Ｄに正
の電圧を印加し、ソース電極Ｓを接地した状態で動作す
るとＯＦＦ状態を成すことができないようにみられる。

【００２４】しかしながら、上述の如く、ソース領域４
及びチャネル領域８から成るＮ型領域と固定電位絶縁電
極５であるＰ型領域とはＡｌ層１１を介して接続され、
同電位となっている。そのため、固定電位絶縁電極５周
辺のチャネル領域８では、Ｐ＋型のポリシリコンとＮ−
型のエピタキシャル層２との仕事関数差により、固定電
位絶縁電極５を囲むように空乏層が広がる。つまり、固
定電位絶縁電極５を形成するトレンチ７間の幅、つま
り、チャネル幅Ｈを調整することで、両側の固定電位絶
縁電極５から延びる空乏層によりチャネル領域８は埋め
尽くされることとなる。詳細は後述するが、この空乏層
で埋め尽くされたチャネル領域８は、擬似的なＰ型領域
となっている。

【００２５】この構造により、Ｎ−型のドレイン領域３
とＮ＋型のソース領域４とを擬似的なＰ型領域であるチ
ャネル領域８をもってＰＮ接合分離構造を形成すること
となる。つまり、本発明の半導体素子は、チャネル領域
８に擬似的なＰ型領域を形成することで、初めから遮断
状態（ＯＦＦ状態）となっている。また、半導体素子が
ＯＦＦ時ではドレイン電極Ｄには正の電圧が印加され、
ソース電極Ｓおよびゲート電極Ｇが接地されている。こ
のとき、擬似的なＰ型領域であるチャネル領域８とＮ型
領域であるドレイン領域３との境界面からは、逆バイア
スが印加されることで紙面下方向に空乏層が形成され
る。そして、この空乏層の形成状態は半導体素子の耐圧
特性を左右する。

【００２６】ここで、図３を参照とし、上述した擬似的
なＰ型領域について以下に説明する。図３（Ａ）はＯＦ
Ｆ時のチャネル領域８でのエネルギーバンド図を示して
おり、図３（Ｂ）はＯＦＦ時のチャネル領域８に形成さ
れた空乏層を模式的に表した図である。固定電位絶縁電
極５であるＰ＋型のポリシリコン領域とチャネル領域８
であるＮ−型のエピタキシャル層２領域とは絶縁膜６を
介して対峙している。そして、両者はエピタキシャル層
２表面でＡｌ層１１を介して同電位に保たれている。そ
のことで、トレンチ７周辺部には、両者の仕事関数差に
より空乏層が形成され、さらに空乏層内にわずかに存在
する少数の自由キャリア（正孔）によりＰ型領域とな
る。

【００２７】具体的には、Ａｌ層１１を介してＰ＋型の
ポリシリコン領域とＮ−型のエピタキシャル層２領域と
を同電位にすると、図３（Ａ）に示す如くエネルギーバ
ンド図が形成される。先ず、Ｐ＋型のポリシリコン領域
において、絶縁膜６界面では価電子帯が負の傾斜により
形成されており、自由キャリア（正孔）に対しては絶縁
膜６の界面はポテンシャルエネルギーが高いことを示し
ている。つまり、Ｐ＋型のポリシリコン領域の自由キャ
リア（正孔）は絶縁膜６界面に存在することができず、
絶縁膜６から離れる方向に追いやられる。その結果、Ｐ
＋型のポリシリコン領域の絶縁膜６界面にはイオン化ア
クセプタから成る負電荷が取り残される状態となる。そ
して、Ｐ＋型のポリシリコン領域の絶縁膜６界面にイオ
ン化アクセプタから成る負電荷が存在する。そのこと
で、Ｎ−型のエピタキシャル層２領域では、このイオン
化アクセプタから成る負電荷と対となるイオン化ドナー
から成る正電荷が必要となる。そのため、チャネル領域
８は絶縁膜６界面から空乏層化していくこととなる。

【００２８】しかしながら、チャネル領域８の不純物濃
度は１Ｅ１４（／ｃｍ³）程度、厚みは１μｍ程度であ
るため、チャネル領域８を囲むように形成された固定電
位絶縁電極５から広がり出した空乏層で完全に占有され
ることとなる。実際には、チャネル領域８が空乏層化し
ただけではイオン化アクセプタと釣合うだけの正電荷を
確保できないため、チャネル領域８内には少数の自由キ
ャリア（正孔）も存在するようになる。そのことで、図
示の如く、Ｐ＋型のポリシリコン領域内のイオン化アク
セプタとＮ−型のエピタキシャル層２内の自由キャリア
（正孔）またはイオン化ドナーとが対となり電界を形成
する。その結果、絶縁膜６界面から形成された空乏層は
Ｐ型領域となり、この空乏層で満たされたチャネル領域
８はＰ型の領域となる。

【００２９】次に、半導体素子のＯＦＦ時からＯＮ時へ
と転じる状態について説明する。先ず、ゲート電極Ｇに
接地状態から正の電圧を印加する。このとき、ゲート領
域９からは自由キャリア（正孔）が導入されるが、上述
の如く、自由キャリア（正孔）はイオン化アクセプタに
ひかれて絶縁膜６界面に流れ込む。そして、チャネル領
域８の絶縁膜６界面に自由キャリア（正孔）が充填され
ることで、Ｐ＋型のポリシリコン領域内のイオン化アク
セプタと自由キャリア（正孔）のみで対となり電界を形
成する。そのことで、チャネル領域８での絶縁膜６と最
も遠い領域、つまり、チャネル領域８中央領域から、自
由キャリア（電子）が存在するようになり、中性領域が
出現する。その結果、チャネル領域８の空乏層が減退
し、中央領域からチャネルが開き、ソース領域４からド
レイン領域３へ自由キャリア（電子）が移動し、主電流
が流れる。

【００３０】つまり、自由キャリア（正孔）は、トレン
チ７壁面を通路として瞬時に行き渡り、固定電位絶縁電
極５からチャネル領域８へと広がる空乏層は後退し、チ
ャネルが開くのである。更に、ゲート電極Ｇが所定値以
上の電圧が印加されると、ゲート領域９とチャネル領域
８ならびにドレイン領域３の形成するＰＮ接合が順バイ
アスとなる。そして、自由キャリア（正孔）がチャネル
領域８ならびにドレイン領域３に直接注入される。その
結果、チャネル領域８ならびにドレイン領域３に自由キ
ャリア（正孔）が多く分布することで伝導度変調が起こ
り、主電流は低いオン抵抗で流れるようになる。

【００３１】最後に、半導体素子のＯＮ時からＯＦＦ時
へと転じる状態について説明する。半導体素子をターン
・オフするためには、ゲート電極Ｇの電位を接地状態
（０Ｖ）、もしくは負電位にする。すると伝導度変調に
よりドレイン領域３およびチャネル領域８に大量に存在
していた自由キャリア（正孔）は消滅するか、もしくは
ゲート領域９を通して素子外に排除される。そのこと
で、再びチャネル領域８は空乏層で満たされ、再び擬似
的なＰ型領域となり、耐圧を維持し、主電流は止まる。

【００３２】そして、本発明では、上述したように、ソ
ース領域４を形成する材料としてバンドギャップ値（以
下、ワイドギャップ材料という。）の大きい材料を使用
することに特徴がある。本実施の形態では、例えば、シ
リコンカーバイド（ＳｉＣ）にＮ型不純物を導入した材
料を用いてソース領域４を形成している。そして、Ｓｉ
Ｃのようにワイドギャップ材料を用い、かつ導入する不
純物量を調整することで以下に説明する効果を得ること
ができる。

【００３３】具体的には、図４および図５を用いて説明
する。図４（Ａ）は本発明でのワイドギャップ材料から
成るソース領域およびチャネル領域をOLE_LINK1拡大し
た断面図であり、図４（Ｂ）は図４（Ａ）に示したソー
ス領域とチャネル領域とのＯＮ時でのエネルギーバンド
図である。OLE_LINK1一方、図５（Ａ）は従来でのエピ
タキシャル層にＮ型拡散層を形成して成るソース領域お
よびチャネル領域を拡大した断面図であり、図５（Ｂ）
は図５（Ａ）に示したソース領域とチャネル領域とのＯ
Ｎ時でのエネルギーバンド図である。

【００３４】先ず、図４（Ａ）に示す如く、本発明の第
１の実施の形態では、エピタキシャル層２表面のチャネ
ル領域８上面にＮ型不純物が導入されたＳｉＣを選択的
に形成する。このとき、Ｎ型不純物の導入量は、ソース
領域４とチャネル領域８との自由キャリア（電子）の流
れがスムーズになるように、また、ソース領域４とＡｌ
層１１とのオーミック接触を良好な状態となるようにそ
の導入量は決められる。そして、上述したように、ソー
ス領域４と固定電位絶縁電極５とはＡｌ層１１を介して
同電位に保たれる。また、ソース領域４は直接、固定電
位絶縁電極５と接続しない領域に形成する。

【００３５】次に、図４（Ｂ）に示すエネルギーバンド
図は、図４（Ａ）のＸ−Ｘ線方向断面のエネルギーバン
ド図であり、紙面に対して点線から左側がＮ−型のチャ
ネル領域８、点線から右側がＮ＋型のソース領域４であ
る。半導体素子の動作原理で上述したように、半導体素
子のＯＮ時では、ゲート領域９から自由キャリア（正
孔）が注入されチャネル領域８およびドレイン領域３に
供給される。このとき、本発明では、エネルギーバンド
図に示すように、チャネル領域８とソース領域４との間
には、自由キャリア（正孔）に対して高いポテンシャル
障壁が存在することとなる。そのことで、ゲート領域９
から注入された自由キャリア（正孔）は、チャネル領域
８に到達した後、ソース領域４へと流れ込むことはほと
んどない。その結果、チャネル領域８に到達した自由キ
ャリア（正孔）の大多数はチャネル領域８で伝導度変調
に寄与することとなる。一方、エネルギーバンド図に示
すように、ソース領域４から供給される自由キャリア
（電子）に対してはポテンシャル障壁は無い。そのこと
で、ソース領域４から供給される自由キャリア（電子）
はチャネル領域８へと容易に流れ込むことができるの
で、注入効率は極めて向上する。

【００３６】例えば、図５（Ａ）に示す如く、従来での
ソース領域４１はエピタキシャル層２１にＮ型不純物を
導入し、拡散して形成していた。そのため、図５（Ｂ）
に示すエネルギーバンド図のように、自由キャリア（正
孔）に対して、ポテンシャル障壁がなかった。そのこと
で、ゲート領域から注入された自由キャリア（正孔）は
チャネル領域８１からソース領域４１へと容易に入り込
むことができた。その結果、ソース領域４１では、入り
込んだ自由キャリア（正孔）と自由キャリア（電子）と
が再結合し、チャネル領域８１での伝導度変調に寄与す
ることなく消滅していた。そして、ソース領域４１内で
無効に消滅した分の自由キャリア（正孔）は余分にゲー
ト領域から注入する必要があり、所望の直流信号電流増
幅率が得られなかった。

【００３７】つまり、本発明では、ＳｉＣ等のワイドギ
ャップ材料を用いてソース領域４を形成し、自由キャリ
ア（正孔）がチャネル領域８からソース領域４と入り込
むことを抑制する構造とすることに特徴がある。そし
て、図４（Ｂ）に示すワイドギャップ図を形成するため
に、ソース領域４に導入するＮ型不純物量の条件を決定
する。そのことで、ゲート領域９から注入された自由キ
ャリア（正孔）はチャネル領域８からソース領域４へと
入り込むことはほとんどなく、チャネル領域８での伝導
度変調に寄与することとなる。その結果、ゲート領域９
からは必要以上の自由キャリア（正孔）を注入する必要
はない。そして、自由キャリア（電子）に対してはソー
ス領域４側の方がチャネル領域８側より高いエネルギー
を有する。そのことで、ソース領域４からは多量の自由
キャリア（電子）を注入することができ、所望の直流信
号電流増幅率を容易に得ることができる。

【００３８】更に、本発明では、ＳｉＣ等のワイドギャ
ップ材料を用いてソース領域４を形成することで、チャ
ネル領域８とソース領域４との境界面に自由キャリア
（正孔）にとって高いポテンシャル障壁を形成すること
に特徴がある。そのため、チャネル領域８に存在する自
由キャリア（正孔）はソース領域４に入り込むことがで
きない。その結果、所望の大きさのソース領域４を形成
することができるので、単位ソース面積当たりの電流密
度も低減することができ、かつ自由キャリア（電子）供
給量も増大することができる。

【００３９】更に、本発明では、上述の如く、チャネル
領域８表面に選択的にソース領域４を形成することに特
徴がある。例えば、図８に示した従来の構造では、チャ
ネル領域でのドレイン電界（ドレイン−ソース間に正電
圧が印加された時に発生する電界のことをいう。）を考
慮し、チャネル長Ｌを決定していた。このとき、チャネ
ル長Ｌとチャネル厚みＨとの比Ｌ／Ｈをも考慮する必要
があった。しかし、本発明では、ソース領域４をチャネ
ル領域８の表面に形成することで、トレンチ７の深さが
チャネル長Ｌとなる。そのことで、従来でのソース領域
の拡散領域を考慮することなくチャネル領域８を形成す
ることができる。具体的には、従来ではトレンチ深さ
は、例えば、５μｍ程度であったが、本発明ではトレン
チ深さを、例えば、３μｍ程度で形成することができ
る。その結果、本発明では、トレンチ深さを浅くするこ
とができることで、プロセスの簡易化を実現することが
できる。

【００４０】また、従来の構造では、トレンチ５７（図
７（Ａ）参照）の深さを５μｍ程度であり、トレンチ５
７のコーナー部がドレイン電界さらされるのを防ぐ必要
があった。そのため、ゲート領域５９（図７（Ａ）参
照）を、例えば、１０μｍ程度の拡散深さを有するよう
に形成することで、トレンチ５７のコーナー部がドレイ
ン電界が集中するのを緩和していた。しかし、本発明で
は、上述の如く、ソース領域４の構造によりトレンチ７
の深さを浅く形成することが可能となり、ゲート領域９
も浅く形成することが可能となる。そのことで、ゲート
領域９の拡散深さを浅く形成することに併せてゲート領
域９のサイド拡散も抑制することができ、セルサイズの
微細化を実現することができる。

【００４１】尚、ソース領域の形成材料としてはＳｉＣ
に限定する必要はなく、同等な効果を得られる材料でも
問題はない。その他、本発明の要旨を逸脱しない範囲
で、種々の変更が可能である。

【００４２】次に、図６を参照として、本発明の第２の
実施の形態について説明する。ここでは、第１の実施の
形態の説明で用いた図および個々の構成要素において共
通のものは同一の図および符番を用いることとする。

【００４３】図６（Ａ）は本発明の半導体素子の構造を
示す斜視図であり、図６（Ｂ）は本発明の半導体素子の
構造を示す上面図である。図６（Ａ）に示す如く、Ｎ＋
型の半導体基板１上にはＮ−型のエピタキシャル層２が
堆積されている。このエピタキシャル層２には、表面か
ら等間隔をなして互いに平行に複数のトレンチ７が形成
されている。そして、基板１はドレイン取り出し領域と
して用いられており、主に、エピタキシャル層２はドレ
イン領域３およびチャネル領域８として用いられる。ま
た、トレンチ７はエピタキシャル層２表面から側壁がほ
ぼ垂直に掘られ、その内壁にはドレイン領域３との絶縁
を目的とした絶縁膜６が形成されている。更に、トレン
チ７には、Ｐ型不純物が注入された、例えば、多結晶シ
リコン（ポリシリコン）が堆積されている。そして、詳
細は後述するが、トレンチ７内のポリシリコンは、エピ
タキシャル層２表面で、例えば、アルミニウム（Ａｌ）
層１１を介してソース領域４と電気的に接続されてい
る。そのことで、トレンチ７内のＰ型のポリシリコン
は、ソース電極Ｓと同電位からなる固定電位絶縁電極５
として用いられる。一方、複数のトレンチ７間に位置す
るエピタキシャル層２はチャネル領域８として用いられ
る。

【００４４】そして、本実施の形態では、複数のトレン
チ７間に位置するエピタキシャル層２表面からソース領
域４用のトレンチ２１を形成している。そして、このト
レンチ２１は、Ｎ型不純物が導入された、例えば、シリ
コンカーバイド（ＳｉＣ）が堆積されている。言い換え
ると、ソース領域４を形成する領域にトレンチ２１を形
成した後、Ｎ型不純物が導入されたＳｉＣ等のワイドギ
ャップ材料を堆積することでソース領域４としている。
つまり、第１の実施の形態と第２の実施の形態の異なる
構造としては、ソース領域４をエピタキシャル層２表面
に形成する構造であるか、トレンチ２１を介してエピタ
キシャル層２内にソース領域４を形成する構造であるか
否かである。そして、両者の構造においても、ソース領
域４とチャネル領域８との境界面は、ＳｉＣとエピタキ
シャル層２との境界面であり、その境界面を含むエネル
ギーバンド図は図４（Ｂ）に示す図となる。そのこと
で、第２の実施の形態においても、第１の実施の形態で
説明した同等な効果を得ることができる。尚、第２の実
施の形態では、ソース領域４表面とエピタキシャル層２
表面とがほぼ同一平面となるように形成しているが、特
に限定する必要はない。トレンチ２１の深さを浅くし、
第１の実施の形態のようにソース領域４がエピタキシャ
ル層２表面に突き出す構造であっても同様な効果を得る
ことができる。

【００４５】また、図６（Ａ）および図６（Ｂ）に示す
如く、ゲート領域９はソース領域４と離間され、且つ絶
縁膜６に接するエピタキシャル層２に一定の間隔を置い
て複数設けられている。そして、図６（Ｂ）に示す如
く、固定電位絶縁電極５は櫛歯形状をしており、Ｙ軸方
向の固定電位絶縁電極５（以下軸部分と称する）を中心
として左右のＸ軸方向に櫛歯が延在している。つまり、
本実施の形態では、ゲート領域９は固定電位絶縁電極５
の櫛歯の両端部の一部と形成領域を重畳し、かつその領
域で絶縁膜６と当接するように形成されている。言い換
えると、固定電位絶縁電極５の軸部分は隣接する２つの
ゲート領域９から等距離にあり、軸部分の両側に所望の
距離で離間してソース領域４を設けることとなる。

【００４６】その他、第１の実施の形態で図２（Ａ）、
（Ｂ）を用いて説明したソース領域４以外の構造は第２
の実施の形態においても同様であるので第１の実施の形
態の説明を参照することとし、ここでは説明を割愛す
る。また、本発明の素子の動作原理においても、第１の
実施の形態の説明を参照することとし、ここでは説明を
割愛する。

【００４７】尚、第１の実施の形態と同様に、ソース領
域の形成材料としてはＳｉＣに限定する必要はなく、同
等な効果を得られる材料でも問題はない。その他、本発
明の要旨を逸脱しない範囲で、種々の変更が可能であ
る。

【００４８】

【発明の効果】上述したように、第１に、本発明の半導
体装置では、ソース領域をＳｉＣ等のワイドギャップ材
料を所望の領域に選択的に形成する。そして、このワイ
ドギャップ材料には、自由キャリア（正孔）に対して高
いポテンシャル障壁を有し、一方、自由キャリア（電
子）に対してソース領域とチャネル領域間でスムーズ流
れを成すように不純物が導入されることに特徴を有す
る。そのことで、ゲート領域から注入されチャネル領域
に到達した自由キャリア（正孔）は高いポテンシャル障
壁によりソース領域に入り込むことはない。その結果、
ゲート領域からは必要最低限の自由キャリア（正孔）を
注入することで、ソース領域からは多量の自由キャリア
（電子）が供給される。そして、本発明の半導体装置で
は、所望の直流信号電流増幅率を容易に得ることができ
る。

【００４９】第２に、本発明の半導体装置では、第１の
効果で説明したように、ソース領域をＳｉＣ等のワイド
ギャップ材料を用いて形成することに特徴を有する。そ
のことで、単位ソース面積当たりの電流密度を低減する
ためにソース領域面積を増大することができる。この
時、ソース領域にはワイドギャップ材料から成るため、
ゲート領域から注入された自由キャリア（正孔）が入り
込むことはほとんど無く、所望の面積を有するソース領
域を形成することができる。その結果、一定幅を有する
ソース領域を形成することができるので、容易にコンタ
クト孔との位置合わせをすることができる。そして、ソ
ース領域面積を大きくすることでの弊害は抑制すること
ができる。

【００５０】第３に、本発明の半導体装置では、ソース
領域をチャネル領域表面に選択的に形成することに特徴
を有する。そのことで、チャネル領域表面に不純物を導
入し、拡散することなくソース領域を形成できるので、
固定電位絶縁電極形成用のトレンチをその分浅く形成す
ることができる。その結果、本発明ではプロセスの簡易
化を実現することができる。

【００５１】第４に、本発明の半導体装置では、ソース
領域をチャネル領域表面に選択的に形成し、ゲート領域
の拡散深さを浅く形成することに特徴を有する。そのこ
とで、固定電位絶縁電極を形成するトレンチのコーナー
部にドレイン電界が集中することなく、ゲート領域のサ
イド拡散をも抑制することが可能となる。その結果、本
発明のセルサイズの微細化を実現することができる。

【図面の簡単な説明】

【図１】本発明の半導体装置を説明するための（Ａ）斜
視図、（Ｂ）平面図である。

【図２】本発明の半導体装置を説明するための（Ａ）断
面図、（Ｂ）断面図である。

【図３】本発明の半導体装置を説明するための（Ａ）エ
ネルギーバンド図、（Ｂ）ＯＦＦ時のチャネル領域を説
明する図である。

【図４】従来の半導体装置を説明するための（Ａ）断面
図、（Ｂ）エネルギーバンド図である。

【図５】本発明の半導体装置を説明するための（Ａ）断
面図、（Ｂ）エネルギーバンド図である。

【図６】本発明の半導体装置を説明するための（Ａ）斜
視図、（Ｂ）平面図である。

【図７】従来の半導体装置を説明するための（Ａ）斜視
図、（Ｂ）平面図である。

【図８】従来の半導体装置を説明するための断面図であ
る。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ドレイン領域を構成する一導電型の半導
   体基体の一主面に設けられ、且つ等間隔をなして互いに
   平行に配置された複数の第1の溝と、 前記第１の溝の内壁には絶縁膜を有し、且つ前記絶縁膜
   を覆うように前記第１の溝内を充填する逆導電型の多結
   晶シリコンから成る固定電位絶縁電極と、 前記一主表面上の前記第１の溝間に位置し、且つ前記固
   定電位絶縁電極と同電位に保たれる一導電型のソース領
   域と、 前記半導体基体には前記ソース領域と離間され、且つ各
   前記絶縁膜と少なくともその一部を隣接するように設け
   られた逆導電型のゲート領域と、 前記半導体基体には前記固定電位絶縁電極間に位置し、
   且つ少なくとも前記ソース領域の下部に位置するチャネ
   ル領域とを具備し、 前記ソース領域は前記チャネル領域内に存在する正孔に
   対してその侵入をほぼ抑制するポテンシャル障壁を有す
   る導電性材料から成り、前記導電性材料と前記多結晶シ
   リコンとは離間して形成されていることを特徴とする半
   導体装置。
2. 【請求項２】 前記導電性材料は前記半導体基体上に形
   成されており、前記導電材料と前記多結晶シリコンとは
   アルミニウムを介して電気的に接続していることを特徴
   とする請求項１記載の半導体装置。
3. 【請求項３】 前記導電性材料はシリコンカーバイドか
   ら成ることを特徴とする請求項１または請求項２記載の
   半導体装置。
4. 【請求項４】 ドレイン領域を構成する一導電型の半導
   体基体の一主面に設けられ、且つ等間隔をなして互いに
   平行に配置された複数の第1の溝と、 前記第１の溝の内壁には絶縁膜を有し、且つ前記絶縁膜
   を覆うように前記第１の溝内を充填する逆導電型の多結
   晶シリコンから成る固定電位絶縁電極と、 少なくとも一領域を前記半導体基体内の前記第１の溝間
   に位置し、且つ前記固定電位絶縁電極と同電位に保たれ
   る一導電型のソース領域と、 前記半導体基体には前記ソース領域と離間され、且つ各
   前記絶縁膜と少なくともその一部を当接するように設け
   られた逆導電型のゲート領域と、 前記半導体基体には前記固定電位絶縁電極間に位置し、
   且つ少なくとも前記ソース領域の下部に位置するチャネ
   ル領域とを具備し、 前記ソース領域は前記チャネル領域内に存在する正孔に
   対してその侵入をほぼ抑制するポテンシャル障壁を有す
   る導電性材料から成り、前記導電性材料は前記第１の溝
   間に形成された第２の溝内を充填するように少なくとも
   その一部を前記半導体基体内に位置することを特徴とす
   る半導体装置。
5. 【請求項５】 前記第２の溝は前記第１の溝より浅く形
   成され、且つ前記第１の溝内の前記多結晶シリコンと前
   記第２の溝内の前記導電性材料は前記絶縁膜を介して絶
   縁されることを特徴とする請求項４記載の半導体装置。
6. 【請求項６】 前記一主表面上の前記導電性材料と前記
   多結晶シリコンとは離間して形成され、且つ前記導電性
   材料と前記多結晶シリコンとはアルミニウムを介して電
   気的に接続していることを特徴とする請求項５記載の半
   導体装置。
7. 【請求項７】 前記導電性材料はシリコンカーバイドか
   ら成ることを特徴とする請求項４から請求項６のいずれ
   かに記載の半導体装置。