JP2003257814A - 半導体装置のアライメントマーク形成方法 - Google Patents
半導体装置のアライメントマーク形成方法Info
- Publication number
- JP2003257814A JP2003257814A JP2002053385A JP2002053385A JP2003257814A JP 2003257814 A JP2003257814 A JP 2003257814A JP 2002053385 A JP2002053385 A JP 2002053385A JP 2002053385 A JP2002053385 A JP 2002053385A JP 2003257814 A JP2003257814 A JP 2003257814A
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- step portion
- forming
- film
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 化学的機械研磨を利用した半導体装置のアラ
イメントマーク形成プロセスにおいて、エロージョンを
低減し、アライメントマークの重ね合わせ精度を向上さ
せる。 【解決手段】 アライメントマーク領域Ａの下地絶縁膜
１０上にアライメントマーク段差部１１を形成し、その
上にアライメント段差部１１を埋め込まない程度の薄い
金属膜１を形成する工程と、アライメントマーク段差部
１１を埋め込み被覆するような形状のレジスト膜２０Ａ
を形成する工程と、金属膜１の化学的機械研磨を行い、
アライメントマーク段差部１１内以外の金属膜を除去す
る工程と、アライメントマーク段差部１１内のレジスト
膜２０を除去する工程からなる。
イメントマーク形成プロセスにおいて、エロージョンを
低減し、アライメントマークの重ね合わせ精度を向上さ
せる。 【解決手段】 アライメントマーク領域Ａの下地絶縁膜
１０上にアライメントマーク段差部１１を形成し、その
上にアライメント段差部１１を埋め込まない程度の薄い
金属膜１を形成する工程と、アライメントマーク段差部
１１を埋め込み被覆するような形状のレジスト膜２０Ａ
を形成する工程と、金属膜１の化学的機械研磨を行い、
アライメントマーク段差部１１内以外の金属膜を除去す
る工程と、アライメントマーク段差部１１内のレジスト
膜２０を除去する工程からなる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に係り、特に、化学的機械研磨を利用したアライ
メントマーク形成方法の精度向上に関するものである。
造方法に係り、特に、化学的機械研磨を利用したアライ
メントマーク形成方法の精度向上に関するものである。
【０００２】
【従来の技術】半導体装置の製造工程において、半導体
ウエハ上に形成されたパターン上にさらにパターンを重
ね合わせて転写する場合に、既に形成されている半導体
ウエハ上のパターンとこれから転写するマスク上のパタ
ーンとの位置合せを精度良く行うことが必要とされる。
そして、前記マスクの位置合せは、一般に、基準となる
マーク（アライメントマーク）を半導体ウエハ上に形成
しておき、その位置をレチクルの位置に合せるようにウ
エハステージ又はレチクルステージを移動することによ
り行われる。
ウエハ上に形成されたパターン上にさらにパターンを重
ね合わせて転写する場合に、既に形成されている半導体
ウエハ上のパターンとこれから転写するマスク上のパタ
ーンとの位置合せを精度良く行うことが必要とされる。
そして、前記マスクの位置合せは、一般に、基準となる
マーク（アライメントマーク）を半導体ウエハ上に形成
しておき、その位置をレチクルの位置に合せるようにウ
エハステージ又はレチクルステージを移動することによ
り行われる。
【０００３】アライメントマークは、通常、選択エッチ
ング、選択酸化等により下地絶縁膜、半導体ウエハ基板
などに段差部を形成することにより作成される。そし
て、アライメントマークの検出は、例えばレーザ走査に
対する反射光強度を計測して境界の段差部を強度変化と
して測定したり、また、カメラ等の撮像画像を解析して
段差部のコントラスト差を測定することにより行う。
ング、選択酸化等により下地絶縁膜、半導体ウエハ基板
などに段差部を形成することにより作成される。そし
て、アライメントマークの検出は、例えばレーザ走査に
対する反射光強度を計測して境界の段差部を強度変化と
して測定したり、また、カメラ等の撮像画像を解析して
段差部のコントラスト差を測定することにより行う。
【０００４】図５は従来の半導体装置の製造工程により
作成されたアライメントマーク領域を示す断面図であ
る。
作成されたアライメントマーク領域を示す断面図であ
る。
【０００５】図５のアライメントマークの形成工程につ
いて説明する。まず、アライメントマーク領域Ａの下地
絶縁膜（ＳｉＯ2膜）１０上に、アライメントマークと
して１００〜３０００ｎｍ程度の深さの段差部１１を形
成する。そして、その上にチタン（Ｔｉ）、窒化チタン
（ＴｉＮ）、タングステン（Ｗ）を成膜することにより
多層の金属膜（Ｗ／ＴｉＮ／Ｔｉ）１を形成する。な
お、この金属膜１の膜厚は段差部１１を埋め込むには不
十分なほど薄く成膜される。その後、金属膜１のタング
ステン（Ｗ）を化学的機械研磨（ＣＭＰ）により加工す
ることにより、図５に示すようなアライメントマーク領
域Ａを形成する。
いて説明する。まず、アライメントマーク領域Ａの下地
絶縁膜（ＳｉＯ2膜）１０上に、アライメントマークと
して１００〜３０００ｎｍ程度の深さの段差部１１を形
成する。そして、その上にチタン（Ｔｉ）、窒化チタン
（ＴｉＮ）、タングステン（Ｗ）を成膜することにより
多層の金属膜（Ｗ／ＴｉＮ／Ｔｉ）１を形成する。な
お、この金属膜１の膜厚は段差部１１を埋め込むには不
十分なほど薄く成膜される。その後、金属膜１のタング
ステン（Ｗ）を化学的機械研磨（ＣＭＰ）により加工す
ることにより、図５に示すようなアライメントマーク領
域Ａを形成する。
【０００６】
【発明が解決しようとする課題】従来の半導体装置のア
ライメントマーク領域の形成は、例えば、図５に示すよ
うに、最終的に上層のタングステン等の金属膜を化学的
機械研磨（以下「金属ＣＭＰ」と呼ぶ）により除去する
ことにより行われていた。しかし、この金属ＣＭＰで
は、金属膜（タングステン（Ｗ））の占める割り合いに
より、シリコン酸化膜（ＳｉＯ2）等の絶縁膜１０との
選択比が十分取られていても、絶縁膜１０の加工は食い
止められず、金属膜１のみならず絶縁膜１０の加工も進
むという、いわゆるエロージョンが発生していた。
ライメントマーク領域の形成は、例えば、図５に示すよ
うに、最終的に上層のタングステン等の金属膜を化学的
機械研磨（以下「金属ＣＭＰ」と呼ぶ）により除去する
ことにより行われていた。しかし、この金属ＣＭＰで
は、金属膜（タングステン（Ｗ））の占める割り合いに
より、シリコン酸化膜（ＳｉＯ2）等の絶縁膜１０との
選択比が十分取られていても、絶縁膜１０の加工は食い
止められず、金属膜１のみならず絶縁膜１０の加工も進
むという、いわゆるエロージョンが発生していた。
【０００７】このエロージョンが大きくなると、図５に
示すように、アライメントマーク段差部１１の段差にバ
ラツキが発生し、以降のマスク合せ工程での重ね合わせ
精度が低下する。すなわち、金属ＣＭＰ後のアライメン
トマーク形状として、アライメントマーク段差部１１の
段差のバラツキ（図示ｅ）や、段差部１１内の左右の肩
部の金属膜１の高さのバラツキ（図示ｈ）が発生し、ア
ライメントマークの検出において、例えばレーザ走査に
対する反射光強度を計測するにしても、段差部の強度変
化が明確に出力されなかったり、また、撮像画像を解析
して段差部のコントラスト差を測定するにしても、段差
部のコントラストが明確に出なかったりする。その結
果、アライメントマークが精度良く検出されず、マスク
合せの重ね合せ精度が低下する。しかも、今後ますます
デバイスルールが小さくなって行くにつれ、アライメン
トマークの重ね合わせ精度が無視できないレベルに突入
していく問題がある。
示すように、アライメントマーク段差部１１の段差にバ
ラツキが発生し、以降のマスク合せ工程での重ね合わせ
精度が低下する。すなわち、金属ＣＭＰ後のアライメン
トマーク形状として、アライメントマーク段差部１１の
段差のバラツキ（図示ｅ）や、段差部１１内の左右の肩
部の金属膜１の高さのバラツキ（図示ｈ）が発生し、ア
ライメントマークの検出において、例えばレーザ走査に
対する反射光強度を計測するにしても、段差部の強度変
化が明確に出力されなかったり、また、撮像画像を解析
して段差部のコントラスト差を測定するにしても、段差
部のコントラストが明確に出なかったりする。その結
果、アライメントマークが精度良く検出されず、マスク
合せの重ね合せ精度が低下する。しかも、今後ますます
デバイスルールが小さくなって行くにつれ、アライメン
トマークの重ね合わせ精度が無視できないレベルに突入
していく問題がある。
【０００８】この発明は、上記のような問題点を解消す
るためになされたものであり、化学的機械研磨を利用し
たアライメントマーク形成プロセス時のエロージョンを
低減し、アライメントマークの重ね合わせ精度を向上さ
せることを目的とする。
るためになされたものであり、化学的機械研磨を利用し
たアライメントマーク形成プロセス時のエロージョンを
低減し、アライメントマークの重ね合わせ精度を向上さ
せることを目的とする。
【０００９】
【課題を解決するための手段】第１の発明による半導体
装置のアライメントマーク形成方法は、アライメントマ
ーク領域の下地絶縁膜上にアライメントマーク段差部を
形成し、その上に前記アライメント段差部を埋め込まな
い程度の薄い金属膜を形成する工程と、前記アライメン
トマーク段差部を埋め込み被覆するような形状の支柱材
料を形成する工程と、前記金属膜の化学的機械研磨を行
い、前記アライメントマーク段差部以外の金属膜を除去
する工程と、前記アライメントマーク段差部内の前記支
柱材料を除去する工程からなることを特徴とする。前記
支柱材料としては、その時々の半導体装置の製造プロセ
スにおいて使用される製造材料が選ばれる。
装置のアライメントマーク形成方法は、アライメントマ
ーク領域の下地絶縁膜上にアライメントマーク段差部を
形成し、その上に前記アライメント段差部を埋め込まな
い程度の薄い金属膜を形成する工程と、前記アライメン
トマーク段差部を埋め込み被覆するような形状の支柱材
料を形成する工程と、前記金属膜の化学的機械研磨を行
い、前記アライメントマーク段差部以外の金属膜を除去
する工程と、前記アライメントマーク段差部内の前記支
柱材料を除去する工程からなることを特徴とする。前記
支柱材料としては、その時々の半導体装置の製造プロセ
スにおいて使用される製造材料が選ばれる。
【００１０】第２の発明による半導体装置のアライメン
トマーク形成方法は、前記支柱材料としてレジスト膜を
使用したものであり、アライメントマーク領域の下地絶
縁膜上にアライメントマーク段差部を形成し、その上に
前記アライメント段差部を埋め込まない程度の薄い金属
膜を形成する工程と、前記アライメントマーク段差部を
埋め込み被覆するような形状のレジスト膜を形成する工
程と、前記金属膜の化学的機械研磨を行い、前記アライ
メントマーク段差部内以外の金属膜を除去する工程と、
前記アライメントマーク段差部内の前記レジスト膜を除
去する工程からなることを特徴とする。
トマーク形成方法は、前記支柱材料としてレジスト膜を
使用したものであり、アライメントマーク領域の下地絶
縁膜上にアライメントマーク段差部を形成し、その上に
前記アライメント段差部を埋め込まない程度の薄い金属
膜を形成する工程と、前記アライメントマーク段差部を
埋め込み被覆するような形状のレジスト膜を形成する工
程と、前記金属膜の化学的機械研磨を行い、前記アライ
メントマーク段差部内以外の金属膜を除去する工程と、
前記アライメントマーク段差部内の前記レジスト膜を除
去する工程からなることを特徴とする。
【００１１】第３の発明による半導体装置のアライメン
トマーク形成方法は、前記支柱材料としてシリコン酸化
膜を使用したものであり、アライメントマーク領域の下
地絶縁膜上にアライメントマーク段差部を形成し、その
上に前記アライメント段差部を埋め込まない程度の薄い
金属膜を形成する工程と、前記アライメントマーク段差
部を十分に埋め込む程度の膜厚のシリコン酸化膜を形成
し、前記シリコン酸化膜に対してパターニングマスクと
なる第１のレジスト膜を形成する工程と、第１のレジス
ト膜をマスクとして第１のドライエッチングを行い、前
記アライメントマーク段差部付近を被覆するような形状
のシリコン酸化膜を形成する工程と、前記金属膜の化学
的機械研磨を行い、前記アライメントマーク段差部以外
の金属膜を除去する工程と、パターニングマスクとなる
第２のレジスト膜を形成し、第２のレジスト膜をマスク
として第２のドライエッチングを行い、前記アライメン
トマーク段差部内のシリコン酸化膜を除去する工程から
なることを特徴とする。
トマーク形成方法は、前記支柱材料としてシリコン酸化
膜を使用したものであり、アライメントマーク領域の下
地絶縁膜上にアライメントマーク段差部を形成し、その
上に前記アライメント段差部を埋め込まない程度の薄い
金属膜を形成する工程と、前記アライメントマーク段差
部を十分に埋め込む程度の膜厚のシリコン酸化膜を形成
し、前記シリコン酸化膜に対してパターニングマスクと
なる第１のレジスト膜を形成する工程と、第１のレジス
ト膜をマスクとして第１のドライエッチングを行い、前
記アライメントマーク段差部付近を被覆するような形状
のシリコン酸化膜を形成する工程と、前記金属膜の化学
的機械研磨を行い、前記アライメントマーク段差部以外
の金属膜を除去する工程と、パターニングマスクとなる
第２のレジスト膜を形成し、第２のレジスト膜をマスク
として第２のドライエッチングを行い、前記アライメン
トマーク段差部内のシリコン酸化膜を除去する工程から
なることを特徴とする。
【００１２】
【発明の実施の形態】実施の形態１．この発明は、アラ
イメントマーク段差部のエロージョンを低減するプロセ
スフローとして、アライメント段差部にその時々に応じ
た製造プロセスの材料を埋め込み、金属膜の化学的機械
研磨を行う。そして、アライメント段差部付近の相対的
な金属膜の割り合いを減らすことにより、エロージョン
を低減するものである。実施の形態１は、アライメント
マーク段差部分に埋め込む材料としてレジスト膜を適用
するものであり、以下詳細に説明する。
イメントマーク段差部のエロージョンを低減するプロセ
スフローとして、アライメント段差部にその時々に応じ
た製造プロセスの材料を埋め込み、金属膜の化学的機械
研磨を行う。そして、アライメント段差部付近の相対的
な金属膜の割り合いを減らすことにより、エロージョン
を低減するものである。実施の形態１は、アライメント
マーク段差部分に埋め込む材料としてレジスト膜を適用
するものであり、以下詳細に説明する。
【００１３】図１及び図２はこの発明の実施の形態１に
よる半導体装置のアライメントマーク形成方法を示す断
面図である。
よる半導体装置のアライメントマーク形成方法を示す断
面図である。
【００１４】図１（ａ）において、アライメントマーク
領域Ａの下地絶縁膜（ＳｉＯ2膜）１０上に、アライメ
ントマークとして１００〜３０００ｎｍ程度の深さの段
差部１１を形成する。そして、その上にバリアメタル層
としてのチタン（Ｔｉ）及び窒化チタン（ＴｉＮ）を形
成し、更にタングステン（Ｗ）を成膜することにより多
層の金属膜（Ｗ／ＴｉＮ／Ｔｉ）１を形成する。なお、
この金属膜１の膜厚は段差部１１を埋め込むには不十分
なほど薄く成膜される。この金属膜１は、例えばコンタ
クトプラグ形成にあたっては、コンタクトホール（図示
せず）に埋め込む金属膜の成膜プロセスで流用されるも
のであり、アライメントマーク段差部の幅はコンタクト
ホールの幅より広いために、コンタクトホールではその
深さ以上の金属膜が形成されるが、アライメントマーク
段差部ではその深さ以下の金属膜の形成となる。
領域Ａの下地絶縁膜（ＳｉＯ2膜）１０上に、アライメ
ントマークとして１００〜３０００ｎｍ程度の深さの段
差部１１を形成する。そして、その上にバリアメタル層
としてのチタン（Ｔｉ）及び窒化チタン（ＴｉＮ）を形
成し、更にタングステン（Ｗ）を成膜することにより多
層の金属膜（Ｗ／ＴｉＮ／Ｔｉ）１を形成する。なお、
この金属膜１の膜厚は段差部１１を埋め込むには不十分
なほど薄く成膜される。この金属膜１は、例えばコンタ
クトプラグ形成にあたっては、コンタクトホール（図示
せず）に埋め込む金属膜の成膜プロセスで流用されるも
のであり、アライメントマーク段差部の幅はコンタクト
ホールの幅より広いために、コンタクトホールではその
深さ以上の金属膜が形成されるが、アライメントマーク
段差部ではその深さ以下の金属膜の形成となる。
【００１５】次に、図１（ｂ）において、アライメント
マーク領域Ａを含めた半導体ウエハ全面にレジスト膜２
０を形成する。この場合に形成するレジスト膜２０は、
アライメントマーク領域Ａの段差部１１を十分に埋め込
むことのできる程の膜厚とする。
マーク領域Ａを含めた半導体ウエハ全面にレジスト膜２
０を形成する。この場合に形成するレジスト膜２０は、
アライメントマーク領域Ａの段差部１１を十分に埋め込
むことのできる程の膜厚とする。
【００１６】次に、図１（ｂ）で形成されたレジスト膜
２０に対して写真製版処理を実施して、アライメントマ
ーク領域Ａの段差部１１上付近以外に堆積しているレジ
スト膜２０を取り除くことにより、図１（ｃ）に示すよ
うな、アライメントマーク段差部１１を被覆するような
形状のレジスト膜２０Ａを形成する。
２０に対して写真製版処理を実施して、アライメントマ
ーク領域Ａの段差部１１上付近以外に堆積しているレジ
スト膜２０を取り除くことにより、図１（ｃ）に示すよ
うな、アライメントマーク段差部１１を被覆するような
形状のレジスト膜２０Ａを形成する。
【００１７】次に、金属膜１の化学的機械研磨（Ｗ−Ｃ
ＭＰ）を行い、図２（ａ）に示すように、アライメント
マークの段差部１１以外の最表面の金属膜１を加工して
除去する。この場合、アライメントマーク段差部１１上
のレジスト膜２０Ａの存在により、アライメントマーク
段差部１１付近での金属膜１（タングステン）の占める
割り合いが相対的に低下するため、その付近での下地絶
縁膜であるシリコン酸化膜１０の加工も大幅に低減さ
れ、エロージョンは従来の５０％〜８０％以上に低減さ
れる。その結果、従来のアライメントマーク段差部１１
の段差（高さ）のバラツキや、段差部１１内の左右の肩
部の金属膜１の高さのバラツキが低減される。
ＭＰ）を行い、図２（ａ）に示すように、アライメント
マークの段差部１１以外の最表面の金属膜１を加工して
除去する。この場合、アライメントマーク段差部１１上
のレジスト膜２０Ａの存在により、アライメントマーク
段差部１１付近での金属膜１（タングステン）の占める
割り合いが相対的に低下するため、その付近での下地絶
縁膜であるシリコン酸化膜１０の加工も大幅に低減さ
れ、エロージョンは従来の５０％〜８０％以上に低減さ
れる。その結果、従来のアライメントマーク段差部１１
の段差（高さ）のバラツキや、段差部１１内の左右の肩
部の金属膜１の高さのバラツキが低減される。
【００１８】次に、アライメントマークの段差部１１に
埋め込まれているレジスト膜２０Ｂを除去することによ
り、図２（ｂ）に示すように、アライメントマーク段差
（高さ）が均一で、左右の肩部の金属膜１の高さも均一
なアライメントマーク段差部１１を有するアライメント
マーク領域Ａを形成することができる。
埋め込まれているレジスト膜２０Ｂを除去することによ
り、図２（ｂ）に示すように、アライメントマーク段差
（高さ）が均一で、左右の肩部の金属膜１の高さも均一
なアライメントマーク段差部１１を有するアライメント
マーク領域Ａを形成することができる。
【００１９】実施の形態２．実施の形態２は、アライメ
ントマーク段差部分に埋め込む材料としてシリコン酸化
膜を適用するものであり、以下詳細に説明する。
ントマーク段差部分に埋め込む材料としてシリコン酸化
膜を適用するものであり、以下詳細に説明する。
【００２０】図３及び図４はこの発明の実施の形態２に
よる半導体装置のアライメントマーク形成方法を示す断
面図である。
よる半導体装置のアライメントマーク形成方法を示す断
面図である。
【００２１】図３（ａ）において、アライメントマーク
領域Ａの下地絶縁膜（ＳｉＯ2膜）１０上に、アライメ
ントマークとして１００〜３０００ｎｍ程度の深さの段
差部１１を形成する。そして、その上にバリアメタル層
としてのチタン（Ｔｉ）及び窒化チタン（ＴｉＮ）を形
成し、更にタングステン（Ｗ）を成膜することにより多
層の金属膜（Ｗ／ＴｉＮ／Ｔｉ）１を形成する。なお、
この金属膜１の膜厚は段差部１１を埋め込むには不十分
なほど薄く成膜される。
領域Ａの下地絶縁膜（ＳｉＯ2膜）１０上に、アライメ
ントマークとして１００〜３０００ｎｍ程度の深さの段
差部１１を形成する。そして、その上にバリアメタル層
としてのチタン（Ｔｉ）及び窒化チタン（ＴｉＮ）を形
成し、更にタングステン（Ｗ）を成膜することにより多
層の金属膜（Ｗ／ＴｉＮ／Ｔｉ）１を形成する。なお、
この金属膜１の膜厚は段差部１１を埋め込むには不十分
なほど薄く成膜される。
【００２２】次に、図３（ｂ）において、アライメント
マーク領域Ａを含めた半導体ウエハ全面にシリコン酸化
膜（ＳｉＯ2）３０を形成する。この場合に形成するシ
リコン酸化膜（ＳｉＯ2）３０は、アライメントマーク
領域Ａの段差部１１を十分に埋め込むことのできる程の
膜厚とする。
マーク領域Ａを含めた半導体ウエハ全面にシリコン酸化
膜（ＳｉＯ2）３０を形成する。この場合に形成するシ
リコン酸化膜（ＳｉＯ2）３０は、アライメントマーク
領域Ａの段差部１１を十分に埋め込むことのできる程の
膜厚とする。
【００２３】次に、図３（ｃ）において、図３（ｂ）で
形成されたシリコン酸化膜３０に対してパターニングマ
スクとなるレジスト膜４０を形成する。このレジスト膜
４０は、アライメントマーク領域Ａの段差部１１上付近
以外に堆積しているシリコン酸化膜３０を取り除くため
のものである。
形成されたシリコン酸化膜３０に対してパターニングマ
スクとなるレジスト膜４０を形成する。このレジスト膜
４０は、アライメントマーク領域Ａの段差部１１上付近
以外に堆積しているシリコン酸化膜３０を取り除くため
のものである。
【００２４】次に、図３（ｃ）で形成されたレジスト膜
４０をマスクとしてシリコン酸化膜３０をドライエッチ
ングする。この場合のドライエッチングのプロセスガス
としては、シリコン酸化膜３０はエッチングされるが、
金属膜１（タングステン：Ｗ）はエッチングされない選
択性の良いもの（例えばＣＦ系のプロセスガス）を選択
する。
４０をマスクとしてシリコン酸化膜３０をドライエッチ
ングする。この場合のドライエッチングのプロセスガス
としては、シリコン酸化膜３０はエッチングされるが、
金属膜１（タングステン：Ｗ）はエッチングされない選
択性の良いもの（例えばＣＦ系のプロセスガス）を選択
する。
【００２５】前記ドライエッチングの後、レジスト膜４
０を除去すことにより、図４（ａ）に示すような、アラ
イメントマーク段差部１１を被覆するような形状のシリ
コン酸化膜３０Ａを形成する。
０を除去すことにより、図４（ａ）に示すような、アラ
イメントマーク段差部１１を被覆するような形状のシリ
コン酸化膜３０Ａを形成する。
【００２６】次に、金属膜１の化学的機械研磨（Ｗ−Ｃ
ＭＰ）を行い、図４（ｂ）に示すように、アライメント
マーク段差部１１以外の最表面の金属膜１を加工して除
去する。この場合、アライメントマーク段差部１１上の
シリコン酸化膜３０Ａの存在により、アライメントマー
ク段差部１１付近での金属膜１（タングステン）の占め
る割り合いが相対的に低下するため、その付近での下地
絶縁膜であるシリコン酸化膜１０の加工は大幅に低減さ
れ、エロージョンは金属膜１（タングステン；Ｗ）の割
り合いにもよるが、従来の５０％〜８０％以上に低減さ
れる。その結果、従来のアライメントマーク段差部１１
の段差（高さ）のバラツキや、段差部１１内の左右の肩
部の金属膜１の高さのバラツキが低減される。
ＭＰ）を行い、図４（ｂ）に示すように、アライメント
マーク段差部１１以外の最表面の金属膜１を加工して除
去する。この場合、アライメントマーク段差部１１上の
シリコン酸化膜３０Ａの存在により、アライメントマー
ク段差部１１付近での金属膜１（タングステン）の占め
る割り合いが相対的に低下するため、その付近での下地
絶縁膜であるシリコン酸化膜１０の加工は大幅に低減さ
れ、エロージョンは金属膜１（タングステン；Ｗ）の割
り合いにもよるが、従来の５０％〜８０％以上に低減さ
れる。その結果、従来のアライメントマーク段差部１１
の段差（高さ）のバラツキや、段差部１１内の左右の肩
部の金属膜１の高さのバラツキが低減される。
【００２７】次に、図４（ｃ）において、アライメント
マーク段差部１１に埋め込まれたシリコン酸化膜３０Ｂ
を除去するために、レジスト膜５０のパターニングを形
成する。
マーク段差部１１に埋め込まれたシリコン酸化膜３０Ｂ
を除去するために、レジスト膜５０のパターニングを形
成する。
【００２８】そして、図４（ｃ）で形成されたレジスト
膜５０のパターニングをマスクとして、ドライエッチン
グを行い、アライメントマーク段差部１１上のシリコン
酸化膜３０Ｂを除去する。このドライエッチングのプロ
セスガスとしては、シリコン酸化膜３０Ｂはエッチング
されるが、金属膜１（タングステン；Ｗ）はエッチング
されない選択性を良いものを選定する。
膜５０のパターニングをマスクとして、ドライエッチン
グを行い、アライメントマーク段差部１１上のシリコン
酸化膜３０Ｂを除去する。このドライエッチングのプロ
セスガスとしては、シリコン酸化膜３０Ｂはエッチング
されるが、金属膜１（タングステン；Ｗ）はエッチング
されない選択性を良いものを選定する。
【００２９】前記ドライエッチングにおいて、金属膜１
（タングステン；Ｗ）はエッチングされないため、最終
的にアライメントマーク段差部１１内の金属膜１（タン
グステン；Ｗ）の形状はおかされず、特に左右の形状に
差がないアライメントマーク領域Ａが得られる。
（タングステン；Ｗ）はエッチングされないため、最終
的にアライメントマーク段差部１１内の金属膜１（タン
グステン；Ｗ）の形状はおかされず、特に左右の形状に
差がないアライメントマーク領域Ａが得られる。
【００３０】前記実施の形態の説明では、金属膜１とし
てタングステン（Ｗ）を主体としたものを示したが、銅
（Ｃｕ）等その他の金属膜でも同様に適用できる。
てタングステン（Ｗ）を主体としたものを示したが、銅
（Ｃｕ）等その他の金属膜でも同様に適用できる。
【００３１】
【発明の効果】第１の発明の半導体装置のアライメント
マーク形成方法によれば、アライメントマーク段差部を
埋め込み被覆するような形状の支柱材料を形成して、金
属膜の化学的機械研磨を行い、アライメントマーク段差
部以外の金属膜を除去するようにしたので、アライメン
トマーク段差部付近での金属膜の占める割り合いが相対
的に低下するため、その付近での下地絶縁膜の加工は低
減され、エロージョンは大幅に低減される。その結果、
従来のアライメントマーク段差部の段差（高さ）のバラ
ツキや、段差部内の左右の肩部の金属膜の高さのバラツ
キが低減される。
マーク形成方法によれば、アライメントマーク段差部を
埋め込み被覆するような形状の支柱材料を形成して、金
属膜の化学的機械研磨を行い、アライメントマーク段差
部以外の金属膜を除去するようにしたので、アライメン
トマーク段差部付近での金属膜の占める割り合いが相対
的に低下するため、その付近での下地絶縁膜の加工は低
減され、エロージョンは大幅に低減される。その結果、
従来のアライメントマーク段差部の段差（高さ）のバラ
ツキや、段差部内の左右の肩部の金属膜の高さのバラツ
キが低減される。
【００３２】第２の発明の半導体装置のアライメントマ
ーク形成方法は、アライメントマーク段差部分に埋め込
む材料としてレジスト膜を適用するものであり、その結
果、アライメントマーク段差部付近での金属膜の占める
割り合いが相対的に低下するため、その付近での下地絶
縁膜の加工は低減され、エロージョンは大幅に低減され
る効果がある。
ーク形成方法は、アライメントマーク段差部分に埋め込
む材料としてレジスト膜を適用するものであり、その結
果、アライメントマーク段差部付近での金属膜の占める
割り合いが相対的に低下するため、その付近での下地絶
縁膜の加工は低減され、エロージョンは大幅に低減され
る効果がある。
【００３３】第３の発明の半導体装置のアライメントマ
ーク形成方法は、アライメントマーク段差部分に埋め込
む材料としてシリコン酸化膜を適用するものであり、そ
の結果、アライメントマーク段差部付近での金属膜の占
める割り合いが相対的に低下するため、その付近での下
地絶縁膜の加工は低減され、エロージョンは大幅に低減
される効果がある。
ーク形成方法は、アライメントマーク段差部分に埋め込
む材料としてシリコン酸化膜を適用するものであり、そ
の結果、アライメントマーク段差部付近での金属膜の占
める割り合いが相対的に低下するため、その付近での下
地絶縁膜の加工は低減され、エロージョンは大幅に低減
される効果がある。
【図１】 この発明の実施の形態１による半導体装置の
アライメントマーク形成方法を示す断面図である。
アライメントマーク形成方法を示す断面図である。
【図２】 この発明の実施の形態１による半導体装置の
アライメントマーク形成方法を示す断面図である。
アライメントマーク形成方法を示す断面図である。
【図３】 この発明の実施の形態２による半導体装置の
アライメントマーク形成方法を示す断面図である。
アライメントマーク形成方法を示す断面図である。
【図４】 この発明の実施の形態２による半導体装置の
アライメントマーク形成方法を示す断面図である。
アライメントマーク形成方法を示す断面図である。
【図５】 従来の半導体装置の製造工程により作成され
たアライメントマーク領域を示す断面図である。
たアライメントマーク領域を示す断面図である。
１ 金属膜、１０ 下地絶縁膜、１１ アライメントマ
ーク段差部、２０，２０Ａ，２０Ｂ レジスト膜、３
０，３０Ａ，３０Ｂ シリコン酸化膜、４０，５０ レ
ジスト膜。
ーク段差部、２０，２０Ａ，２０Ｂ レジスト膜、３
０，３０Ａ，３０Ｂ シリコン酸化膜、４０，５０ レ
ジスト膜。
Claims (3)
- 【請求項１】 アライメントマーク領域の下地絶縁膜上
にアライメントマーク段差部を形成し、その上に前記ア
ライメント段差部を埋め込まない程度の薄い金属膜を形
成する工程と、 前記アライメントマーク段差部を埋め込み被覆するよう
な形状の支柱材料を形成する工程と、 前記金属膜の化学的機械研磨を行い、前記アライメント
マーク段差部以外の金属膜を除去する工程と、 前記アライメントマーク段差部内の前記支柱材料を除去
する工程からなることを特徴とする半導体装置のアライ
メントマーク形成方法。 - 【請求項２】 アライメントマーク領域の下地絶縁膜上
にアライメントマーク段差部を形成し、その上に前記ア
ライメント段差部を埋め込まない程度の薄い金属膜を形
成する工程と、 前記アライメントマーク段差部を埋め込み被覆するよう
な形状のレジスト膜を形成する工程と、 前記金属膜の化学的機械研磨を行い、前記アライメント
マーク段差部内以外の金属膜を除去する工程と、 前記アライメントマーク段差部内の前記レジスト膜を除
去する工程からなることを特徴とする半導体装置のアラ
イメントマーク形成方法。 - 【請求項３】 アライメントマーク領域の下地絶縁膜上
にアライメントマーク段差部を形成し、その上に前記ア
ライメント段差部を埋め込まない程度の薄い金属膜を形
成する工程と、 前記アライメントマーク段差部を十分に埋め込む程度の
膜厚のシリコン酸化膜を形成し、前記シリコン酸化膜に
対してパターニングマスクとなる第１のレジスト膜を形
成する工程と、 第１のレジスト膜をマスクとして第１のドライエッチン
グを行い、前記アライメントマーク段差部付近を被覆す
るような形状のシリコン酸化膜を形成する工程と、 前記金属膜の化学的機械研磨を行い、前記アライメント
マーク段差部以外の金属膜を除去する工程と、 パターニングマスクとなる第２のレジスト膜を形成し、
第２のレジスト膜をマスクとして第２のドライエッチン
グを行い、アライメントマーク段差部内のシリコン酸化
膜を除去する工程からなることを特徴とする半導体装置
のアライメントマーク形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002053385A JP2003257814A (ja) | 2002-02-28 | 2002-02-28 | 半導体装置のアライメントマーク形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002053385A JP2003257814A (ja) | 2002-02-28 | 2002-02-28 | 半導体装置のアライメントマーク形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003257814A true JP2003257814A (ja) | 2003-09-12 |
Family
ID=28664829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002053385A Pending JP2003257814A (ja) | 2002-02-28 | 2002-02-28 | 半導体装置のアライメントマーク形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003257814A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006100578A (ja) * | 2004-09-29 | 2006-04-13 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2006253471A (ja) * | 2005-03-11 | 2006-09-21 | Nec Electronics Corp | 重ね合わせマーク |
-
2002
- 2002-02-28 JP JP2002053385A patent/JP2003257814A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006100578A (ja) * | 2004-09-29 | 2006-04-13 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2006253471A (ja) * | 2005-03-11 | 2006-09-21 | Nec Electronics Corp | 重ね合わせマーク |
| JP4627448B2 (ja) * | 2005-03-11 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4260396B2 (ja) | 半導体装置およびその製造方法 | |
| US5919714A (en) | Segmented box-in-box for improving back end overlay measurement | |
| JP3393862B2 (ja) | 位置合わせマークを形成するための方法 | |
| US6383910B2 (en) | Method of manufacturing a semiconductor device, and a semiconductor device manufactured thereby | |
| US20070258637A1 (en) | Overlay Mark Arrangement for Reducing Overlay Shift | |
| US7459798B2 (en) | Overlay mark | |
| JP2003234272A (ja) | 半導体装置およびその製造方法 | |
| TW444271B (en) | Method for manufacturing semiconductor device | |
| JP4373874B2 (ja) | 半導体装置、半導体基板 | |
| JP4627448B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20010064079A (ko) | 얼라인먼트 정확도를 개선한 얼라인먼트 마크 형성방법 | |
| JP2003257814A (ja) | 半導体装置のアライメントマーク形成方法 | |
| US20050059255A1 (en) | Wafer processing techniques with enhanced alignment | |
| JP2007081241A (ja) | アライメントマークの形成方法 | |
| JP2000294490A (ja) | 半導体装置及びその製造方法 | |
| JPH1174174A (ja) | 半導体装置の製造方法 | |
| KR100995142B1 (ko) | 반도체소자의 컨택홀 형성방법 | |
| JPH09270465A (ja) | 半導体装置の製造方法 | |
| TWI642087B (zh) | 形成半導體元件的方法 | |
| JP3196200B2 (ja) | 半導体装置及びその製造方法 | |
| JP4632504B2 (ja) | アライメントマークを有する半導体装置およびその製造方法 | |
| KR100559619B1 (ko) | 중첩도 측정용 정렬 마크 및 그 제조 방법 | |
| JP2003158179A (ja) | 半導体装置およびその製造方法 | |
| KR100598308B1 (ko) | 반도체 소자의 다마신 패턴 형성방법 | |
| JPH07135162A (ja) | 半導体装置の製造方法 |