JP2003243690A - 光電変換装置及び撮像装置 - Google Patents
光電変換装置及び撮像装置Info
- Publication number
- JP2003243690A JP2003243690A JP2002035643A JP2002035643A JP2003243690A JP 2003243690 A JP2003243690 A JP 2003243690A JP 2002035643 A JP2002035643 A JP 2002035643A JP 2002035643 A JP2002035643 A JP 2002035643A JP 2003243690 A JP2003243690 A JP 2003243690A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- conversion device
- junction
- semiconductor substrate
- logarithmic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/67—Focus control based on electronic image sensor signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/71—Circuitry for evaluating the brightness variation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/571—Control of the dynamic range involving a non-linear response
- H04N25/573—Control of the dynamic range involving a non-linear response the logarithmic type
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Bipolar Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 製造プロセスが簡単化を実現することを課題
とする。 【解決手段】 光電変換素子と、ＰＮ接合のダイオード
特性を用いて前記光電変換素子からの信号を対数に比例
した電圧に変換する対数変換部とを備えた光電変換装置
において、前記対数変換部のＰＮ接合をバイボーラトラ
ンジスタのエミッタ、ベース、コレクタの内のいずれか
２つの端子により形成し、残り一つの端子が半導体基板
に接続されている事を特徴とする光電変換装置を提供す
る。
とする。 【解決手段】 光電変換素子と、ＰＮ接合のダイオード
特性を用いて前記光電変換素子からの信号を対数に比例
した電圧に変換する対数変換部とを備えた光電変換装置
において、前記対数変換部のＰＮ接合をバイボーラトラ
ンジスタのエミッタ、ベース、コレクタの内のいずれか
２つの端子により形成し、残り一つの端子が半導体基板
に接続されている事を特徴とする光電変換装置を提供す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、被写体からの光信
号を受ける光電変換装置及びそれを用いた撮像装置に関
する。
号を受ける光電変換装置及びそれを用いた撮像装置に関
する。
【０００２】
【従来の技術】光電変換装置には、入力光に対して光信
号量が線形となるもののほかに、広いダイナミックレン
ジを得るために光信号を対数に比例した信号に変換して
出力するものがある。このような対数圧縮光電変換装置
としてＬＯＧアンプを利用したものがある。
号量が線形となるもののほかに、広いダイナミックレン
ジを得るために光信号を対数に比例した信号に変換して
出力するものがある。このような対数圧縮光電変換装置
としてＬＯＧアンプを利用したものがある。
【０００３】このＬＯＧアンプを用いた対数圧縮光電変
換装置の従来例を図１０に示す。同図において５０１は
フォトダイオード、５０２、５０３は演算増幅器（オペ
アンプ）、５０４、５０５はダイオード、５０６、５０
７は定電圧入力端子、５０８は定電流源、５０９は出力
端子である。
換装置の従来例を図１０に示す。同図において５０１は
フォトダイオード、５０２、５０３は演算増幅器（オペ
アンプ）、５０４、５０５はダイオード、５０６、５０
７は定電圧入力端子、５０８は定電流源、５０９は出力
端子である。
【０００４】フォトダイオードのカソード端子はオペア
ンプ５０２のイマジナリーショートにより基準入力端子
５０４の電圧となっており、（この電圧をここではＶｃ
とする。）アノード端子はこのＶｃと同電位、もしくは
Ｖｃ以下の電圧でフォトダイオード５０１が逆バイアス
された状態となっている。
ンプ５０２のイマジナリーショートにより基準入力端子
５０４の電圧となっており、（この電圧をここではＶｃ
とする。）アノード端子はこのＶｃと同電位、もしくは
Ｖｃ以下の電圧でフォトダイオード５０１が逆バイアス
された状態となっている。
【０００５】フォトダイオード５０１に光が入射される
と、それに応じた光電流Ｉｐが流れる。この光電流Ｉｐ
はオペアンプ５０２の出力端子から供給され、ダイオー
ド５０４を介しフォトダイオード５０１、定電圧入力端
子５０６へと流れる。
と、それに応じた光電流Ｉｐが流れる。この光電流Ｉｐ
はオペアンプ５０２の出力端子から供給され、ダイオー
ド５０４を介しフォトダイオード５０１、定電圧入力端
子５０６へと流れる。
【０００６】このとき定電圧入力端子５０７の電圧をＶ
ｃとし、オペアンプ５０２の出力端子の電圧をＶ１とす
ると、
ｃとし、オペアンプ５０２の出力端子の電圧をＶ１とす
ると、
【０００７】
【外１】
【０００８】となり、光量／光電流のＬＯＧに比例した
出力を有し、ダイナミックレンジの広い特性が得られ
る。
出力を有し、ダイナミックレンジの広い特性が得られ
る。
【０００９】Ｉｓ：ダイオ−ド逆方向飽和電流。
【００１０】また、ダイオード５０５、オペアンプ５０
３、定電流源５０８、出力端子５０９からなる回路はダ
イオードの逆方向飽和電流Ｉｓのばらつきを補償する回
路であり、出力端子５０９の電圧をＶｏｕｔ、定電流源
５０８へと流れる電流をＩｒｅｆとすると、
３、定電流源５０８、出力端子５０９からなる回路はダ
イオードの逆方向飽和電流Ｉｓのばらつきを補償する回
路であり、出力端子５０９の電圧をＶｏｕｔ、定電流源
５０８へと流れる電流をＩｒｅｆとすると、
【００１１】
【外２】
【００１２】これに式１）を代入し、二つのダイオード
５０３、５０４の特性Ｉｓが等しいとすると、
５０３、５０４の特性Ｉｓが等しいとすると、
【００１３】
【外３】
【００１４】となり、ダイオードの逆方向電流飽和電流
Ｉｓに依存しない出力が得られる。
Ｉｓに依存しない出力が得られる。
【００１５】この時ダイオードとしては例えば図１１に
示すようにバイポーラトランジスタのダイオード接続が
使われる事が一般的である。
示すようにバイポーラトランジスタのダイオード接続が
使われる事が一般的である。
【００１６】図９従来における光電変換装置のバイポー
ラトランジスタの断面構造図を示す。同図において６１
はＰ型半導体基板、６２はコレクタ領域として用いられ
るＮ型エピタキシャル層、６３はＰ型ベース拡散層、６
４はＮ型エミッタ拡散層、６６はコレクタ領域の取り出
しのためのＮ型拡散層、６５はＰ型分離拡散層、６８は
Ｎ型埋め込み拡散層である。これによりコレクタ領域が
６２、ベース領域が６３、エミッタ領域が６４であるＮ
ＰＮトランジスタを形成している。この構造にすること
により、バイポーラトランジスタを半導体基板から電気
的に分離することが可能となる。単なるＰＮ接合ダイオ
ードとして用いる場合、バイポーラトランジスタのコレ
クタとベースを共通にすることで等価的にＰＮ接合ダイ
オードとしての使用が可能となる。
ラトランジスタの断面構造図を示す。同図において６１
はＰ型半導体基板、６２はコレクタ領域として用いられ
るＮ型エピタキシャル層、６３はＰ型ベース拡散層、６
４はＮ型エミッタ拡散層、６６はコレクタ領域の取り出
しのためのＮ型拡散層、６５はＰ型分離拡散層、６８は
Ｎ型埋め込み拡散層である。これによりコレクタ領域が
６２、ベース領域が６３、エミッタ領域が６４であるＮ
ＰＮトランジスタを形成している。この構造にすること
により、バイポーラトランジスタを半導体基板から電気
的に分離することが可能となる。単なるＰＮ接合ダイオ
ードとして用いる場合、バイポーラトランジスタのコレ
クタとベースを共通にすることで等価的にＰＮ接合ダイ
オードとしての使用が可能となる。
【００１７】
【発明が解決しようとする課題】しかしながら上記従来
例ではバイポーラトランジスタのコレクタとベースを共
通にすることで等価的にＰＮ接合ダイオードとして使用
するため、このバイポーラトランジスタのエミッタ、コ
レクタ、ベースの各端子を、電源電圧でもＧＮＤでもな
い中間電圧として使用する。
例ではバイポーラトランジスタのコレクタとベースを共
通にすることで等価的にＰＮ接合ダイオードとして使用
するため、このバイポーラトランジスタのエミッタ、コ
レクタ、ベースの各端子を、電源電圧でもＧＮＤでもな
い中間電圧として使用する。
【００１８】このため各端子を基板から切り離したデバ
イス構造とする必要があり半導体製造プロセスが複雑と
なりコストが増大する。
イス構造とする必要があり半導体製造プロセスが複雑と
なりコストが増大する。
【００１９】
【課題を解決するための手段】上記課題を達成するため
に、光電変換素子と、ＰＮ接合のダイオード特性を用い
て前記光電変換素子からの信号を対数に比例した電圧に
変換する対数変換部とを備えた光電変換装置において、
前記対数変換部のＰＮ接合をバイボーラトランジスタの
エミッタ、ベース、コレクタの内のいずれか２つの端子
により形成し、残り一つの端子が半導体基板に接続され
ている事を特徴とする光電変換装置を提供する。
に、光電変換素子と、ＰＮ接合のダイオード特性を用い
て前記光電変換素子からの信号を対数に比例した電圧に
変換する対数変換部とを備えた光電変換装置において、
前記対数変換部のＰＮ接合をバイボーラトランジスタの
エミッタ、ベース、コレクタの内のいずれか２つの端子
により形成し、残り一つの端子が半導体基板に接続され
ている事を特徴とする光電変換装置を提供する。
【００２０】また、光電変換素子と、ＰＮ接合のダイオ
ード特性を用いて前記光電変換素子からの信号を対数に
比例した電圧に変換する対数変換部を有する光電変換装
置において、前記対数変換部の出力の極性を反転させる
反転手段と、前記光電変換部におけるＰＮ接合のダイオ
ード特性を補正する補正手段を有したことを特徴とする
光電変換装置を提供する。
ード特性を用いて前記光電変換素子からの信号を対数に
比例した電圧に変換する対数変換部を有する光電変換装
置において、前記対数変換部の出力の極性を反転させる
反転手段と、前記光電変換部におけるＰＮ接合のダイオ
ード特性を補正する補正手段を有したことを特徴とする
光電変換装置を提供する。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて詳細に説明する。
て図面を用いて詳細に説明する。
【００２２】（実施形態１）図１において、１は光電流
に比例した電流を出力するフォトダイオード２はＣＭＯ
Ｓ構成の演算増幅器（オペアンプ）、３はＮＰＮトラン
ジスタであり、このＮＰＮトランジスタのコレクタ端子
が電源に接続されており、ベース端子、エミッタ端子は
それぞれ演算増幅器の−入力端子と出力端子に接続され
ておりフィードバックループを形成している。また４、
５は基準入力端子であり６は出力端子である。
に比例した電流を出力するフォトダイオード２はＣＭＯ
Ｓ構成の演算増幅器（オペアンプ）、３はＮＰＮトラン
ジスタであり、このＮＰＮトランジスタのコレクタ端子
が電源に接続されており、ベース端子、エミッタ端子は
それぞれ演算増幅器の−入力端子と出力端子に接続され
ておりフィードバックループを形成している。また４、
５は基準入力端子であり６は出力端子である。
【００２３】バイポーラトランジスタのコレクタ端子は
半導体基板内で基板とつながっており、基板の電位は電
源電圧であるためこのＮＰＮトランジスタのコレクタ端
子は電源電圧に固定されており、ベース端子と、エミッ
タ端子においてＰＮ接合を形成している。
半導体基板内で基板とつながっており、基板の電位は電
源電圧であるためこのＮＰＮトランジスタのコレクタ端
子は電源電圧に固定されており、ベース端子と、エミッ
タ端子においてＰＮ接合を形成している。
【００２４】フォトダイオードのカソード端子はオペア
ンプ２の−入力端子に接続されており、この端子の電圧
はイマジナリーショートにより基準入力端子４の電圧と
なっており、（この電圧をここではＶｃとする。）アノ
ード端子はこのＶｃと同電位、もしくはＶｃ以下の電圧
とするフォトダイオード１は逆バイアスされた状態とな
っている。
ンプ２の−入力端子に接続されており、この端子の電圧
はイマジナリーショートにより基準入力端子４の電圧と
なっており、（この電圧をここではＶｃとする。）アノ
ード端子はこのＶｃと同電位、もしくはＶｃ以下の電圧
とするフォトダイオード１は逆バイアスされた状態とな
っている。
【００２５】フォトダイオード１に光が入射されると、
それに応じた光電流Ｉｐが流れる。この光電流Ｉｐはオ
ペアンプ２の出力端子から供給され。バイポーラトラン
ジスタ３のＰＮ接合を介しフォトダイオード１、定電圧
入力端子６へと流れる。
それに応じた光電流Ｉｐが流れる。この光電流Ｉｐはオ
ペアンプ２の出力端子から供給され。バイポーラトラン
ジスタ３のＰＮ接合を介しフォトダイオード１、定電圧
入力端子６へと流れる。
【００２６】このとき、定電圧入力端子７の電圧をＶｃ
とし、オペアンプ２の出力端子の電圧をＶ１とすると、
とし、オペアンプ２の出力端子の電圧をＶ１とすると、
【００２７】
【外４】
【００２８】となり、ＮＰＮトランジスタのコレクタ端
子が基板に接続され電圧が電源電圧に固定された場合に
おいても、光量／光電流のＬＯＧに比例した出力を有
し、ダイナミックレンジの広い特性が得られる。ここ
で、Ｉｓは、ダイオ−ド逆方向飽和電流である。
子が基板に接続され電圧が電源電圧に固定された場合に
おいても、光量／光電流のＬＯＧに比例した出力を有
し、ダイナミックレンジの広い特性が得られる。ここ
で、Ｉｓは、ダイオ−ド逆方向飽和電流である。
【００２９】図８は本実施形態におけるバイポーラトラ
ンジスタの断面構造図を示す。同図において、図９と同
一なものについては同一の番号を用いて説明は省略す
る。
ンジスタの断面構造図を示す。同図において、図９と同
一なものについては同一の番号を用いて説明は省略す
る。
【００３０】また６７はＮ型半導体基板であり、このコ
レクタ領域の取り出しのためのＮ型拡散層６５と電気的
につながっており、一般的にこのｎ型半導体基板６７は
電源電圧として使う。すなわちこの構成から形成され
る、コレクタ領域が６７、ベース領域が６６、エミッタ
領域が６４であるＮＰＮトランジスタのこれコレクタ端
子は電源電圧に接続されている。
レクタ領域の取り出しのためのＮ型拡散層６５と電気的
につながっており、一般的にこのｎ型半導体基板６７は
電源電圧として使う。すなわちこの構成から形成され
る、コレクタ領域が６７、ベース領域が６６、エミッタ
領域が６４であるＮＰＮトランジスタのこれコレクタ端
子は電源電圧に接続されている。
【００３１】本実施形態において、バイポーラトランジ
スタのコレクタを半導体基板と共通にしたことを特徴と
する。これにより、半導体製造プロセスのマスク削減と
工程簡略化が可能となる。
スタのコレクタを半導体基板と共通にしたことを特徴と
する。これにより、半導体製造プロセスのマスク削減と
工程簡略化が可能となる。
【００３２】本実施形態において、製造プロセスの簡略
化が可能である対数圧縮出力型光電変換装置が可能とな
った。また、ＣＭＯＳ製造プロセスとの整合性が良いた
め、各種の周辺回路オンチップ化も実現可能である。
化が可能である対数圧縮出力型光電変換装置が可能とな
った。また、ＣＭＯＳ製造プロセスとの整合性が良いた
め、各種の周辺回路オンチップ化も実現可能である。
【００３３】図５は本実施形態における回路を、ＣＭＯ
Ｓ製造プロセスを用いて実現した場合の最も基本的な等
価回路図である。同図において図９と同一なものについ
ては同一の番号を用いて説明は省略する。７１、７２、
７８はＮＭＯＳトランジスタ、７３、７４、７５、７
６、７７はＰＭＯＳトランジスタ、７９は容量、８０は
定電流源である。コレクタ端子が電源に接続された対数
圧縮変換用のＮＰＮトランジスタを用い、また作動増幅
器はＣＭＯＳ製造プロセスで製造可能なＮＭＯＳ、ＰＭ
ＯＳ、容量で構成されているため製造プロセスの簡略化
が可能であり、各種の周辺回路オンチップ化も実現可能
である。
Ｓ製造プロセスを用いて実現した場合の最も基本的な等
価回路図である。同図において図９と同一なものについ
ては同一の番号を用いて説明は省略する。７１、７２、
７８はＮＭＯＳトランジスタ、７３、７４、７５、７
６、７７はＰＭＯＳトランジスタ、７９は容量、８０は
定電流源である。コレクタ端子が電源に接続された対数
圧縮変換用のＮＰＮトランジスタを用い、また作動増幅
器はＣＭＯＳ製造プロセスで製造可能なＮＭＯＳ、ＰＭ
ＯＳ、容量で構成されているため製造プロセスの簡略化
が可能であり、各種の周辺回路オンチップ化も実現可能
である。
【００３４】（実施形態２）図２に本発明の実施形態２
を施した光電変換装置の概略的回路図を示す。同図にお
いて図１と同一なものについては同一の番号を用いて説
明は省略する。
を施した光電変換装置の概略的回路図を示す。同図にお
いて図１と同一なものについては同一の番号を用いて説
明は省略する。
【００３５】中間電位Ｖ１の電圧は実施形態１と同様に
【００３６】
【外５】
【００３７】抵抗２１と２２とオペアンプ２４からなる
回路は反転増幅回路であり２１と２２の抵抗値をＲ１、
Ｒ２とすると場合中間電位Ｖ２の出力は
回路は反転増幅回路であり２１と２２の抵抗値をＲ１、
Ｒ２とすると場合中間電位Ｖ２の出力は
【００３８】
【外６】
【００３９】ここでＲ１＝Ｒ２とし 式３）を代入する
と
と
【００４０】
【外７】
【００４１】また、ＮＰＮトランジスタ２６、オペアン
プ２５、定電流源２８、出力端子２７からなる回路はダ
イオードの逆方向飽和電流Ｉｓのばらつきを補償する回
路であり、出力端子２７の電圧をＶｏｕｔ、定電流源２
８へと流れる電流をＩｒｅｆとすると、
プ２５、定電流源２８、出力端子２７からなる回路はダ
イオードの逆方向飽和電流Ｉｓのばらつきを補償する回
路であり、出力端子２７の電圧をＶｏｕｔ、定電流源２
８へと流れる電流をＩｒｅｆとすると、
【００４２】
【外８】
【００４３】これに式４）を代入し、バイポーラトラン
ジスタ２０４、２０８の特性が等しいとすると、
ジスタ２０４、２０８の特性が等しいとすると、
【００４４】
【外９】
【００４５】となり、ダイオードの逆方向電流飽和電流
Ｉｓに依存しない出力が得られる。
Ｉｓに依存しない出力が得られる。
【００４６】本実施形態において、光電変換部の出力の
極性をゲイン−１倍の反転増幅器で反転させた後、バイ
ポーラトランジスタの逆方向飽和電流の補正を行うこと
で、コレクタ端子が電源電圧に接続されたＮＰＮトラン
ジスタにおいても従来と同様の逆方向飽和電流の補正が
可能である。すなわち簡略された製造プロセスにおいて
も従来と同様な補正を行うことが行うことが可能であ
る。
極性をゲイン−１倍の反転増幅器で反転させた後、バイ
ポーラトランジスタの逆方向飽和電流の補正を行うこと
で、コレクタ端子が電源電圧に接続されたＮＰＮトラン
ジスタにおいても従来と同様の逆方向飽和電流の補正が
可能である。すなわち簡略された製造プロセスにおいて
も従来と同様な補正を行うことが行うことが可能であ
る。
【００４７】（実施形態３）図３に本発明の実施形態３
を施した光電変換装置の概略的回路図を示す。同図にお
いて１４は光電流に比例した電流を出力するフォトダイ
オード、１３は演算増幅器（オペアンプ）、１１はＰＮ
ＰトランジスタでありこのＰＮＰトランジスタのエミッ
タ端子がＧＮＤに接続されており、コレクタ端子、ベー
ス端子はそれぞれ演算増幅器の−入力端子と出力端子に
接続されておりフィードバックループを形成している。
また１５、１６は基準入力端子であり１２は出力端子で
ある。
を施した光電変換装置の概略的回路図を示す。同図にお
いて１４は光電流に比例した電流を出力するフォトダイ
オード、１３は演算増幅器（オペアンプ）、１１はＰＮ
ＰトランジスタでありこのＰＮＰトランジスタのエミッ
タ端子がＧＮＤに接続されており、コレクタ端子、ベー
ス端子はそれぞれ演算増幅器の−入力端子と出力端子に
接続されておりフィードバックループを形成している。
また１５、１６は基準入力端子であり１２は出力端子で
ある。
【００４８】ＰＮＰトランジスタのコレクタ端子は半導
体基板内で基板とつながっており、基板の電位は電源電
圧であるためこのＰＮＰトランジスタのエミッタ端子は
ＧＮＤに固定されており、ベース端子と、コレクタ端子
においてＰＮ接合を形成している。
体基板内で基板とつながっており、基板の電位は電源電
圧であるためこのＰＮＰトランジスタのエミッタ端子は
ＧＮＤに固定されており、ベース端子と、コレクタ端子
においてＰＮ接合を形成している。
【００４９】フォトダイオードのアノード端子はオペア
ンプ１３の−入力端子に接続されており、この端子の電
圧はイマジナリーショートにより基準入力端子１６の電
圧となっており、（この電圧をここではＶｃとする。）
アノード端子はこのＶｃと同電位、もしくはＶｃより高
い電圧でフォトダイオード１４は逆バイアスされた状態
となっている。
ンプ１３の−入力端子に接続されており、この端子の電
圧はイマジナリーショートにより基準入力端子１６の電
圧となっており、（この電圧をここではＶｃとする。）
アノード端子はこのＶｃと同電位、もしくはＶｃより高
い電圧でフォトダイオード１４は逆バイアスされた状態
となっている。
【００５０】フォトダイオード１４に光が入射される
と、それに応じた光電流Ｉｐが流れる。この光電流Ｉｐ
はＰＮＰトランジスタ１１のＰＮ接合を介し、オペアン
プ１２の出力端子へと供給される。このとき定電圧入力
端子１６の電圧をＶｃとし、オペアンプ１３の出力端子
の電圧１２をＶ１とすると、
と、それに応じた光電流Ｉｐが流れる。この光電流Ｉｐ
はＰＮＰトランジスタ１１のＰＮ接合を介し、オペアン
プ１２の出力端子へと供給される。このとき定電圧入力
端子１６の電圧をＶｃとし、オペアンプ１３の出力端子
の電圧１２をＶ１とすると、
【００５１】
【外１０】
【００５２】となり、ＰＮＰトランジスタのエミッタ端
子が基板に接続され電圧がＧＮＤに固定された場合にお
いても、光量／光電流のＬＯＧに比例した出力を有し、
ダイナミックレンジの広い特性が得られる。ここで、Ｉ
ｓは、ダイオ−ド逆方向飽和電流である。
子が基板に接続され電圧がＧＮＤに固定された場合にお
いても、光量／光電流のＬＯＧに比例した出力を有し、
ダイナミックレンジの広い特性が得られる。ここで、Ｉ
ｓは、ダイオ−ド逆方向飽和電流である。
【００５３】本実施形態において、製造プロセスの簡略
化が可能である対数圧縮出力型光電変換装置が可能とな
った。また、ＣＭＯＳ製造プロセスとの整合性が良いた
め、各種の周辺回路オンチップ化も実現可能である。
化が可能である対数圧縮出力型光電変換装置が可能とな
った。また、ＣＭＯＳ製造プロセスとの整合性が良いた
め、各種の周辺回路オンチップ化も実現可能である。
【００５４】またこの実施形態においても例えば図４に
示すように反転増幅回路と逆方向飽和電流補正回路を追
加することで本発明の実施形態２と同様にダイオードの
逆方向電流飽和電流Ｉｓに依存しない出力が得られるこ
とは言うまでもない。
示すように反転増幅回路と逆方向飽和電流補正回路を追
加することで本発明の実施形態２と同様にダイオードの
逆方向電流飽和電流Ｉｓに依存しない出力が得られるこ
とは言うまでもない。
【００５５】（実施形態４）実施形態１〜３で説明した
測光回路ブロックを搭載した測距測光用固体撮像装置に
ついて説明する。
測光回路ブロックを搭載した測距測光用固体撮像装置に
ついて説明する。
【００５６】図６は上記実施形態１〜３で説明した測光
回路ブロックを搭載した測距測光用固体撮像装置の概念
的ブロック図である。
回路ブロックを搭載した測距測光用固体撮像装置の概念
的ブロック図である。
【００５７】１０１のＡＦ回路ブロックは、７点ＡＦ
（７つの位置でオートフォーカス）を行うために、ＡＦ
用リニアセンサの７ペアで構成されている。２つのリニ
アセンサを用いて三角測距方式によるオートフォーカス
を可能としている。
（７つの位置でオートフォーカス）を行うために、ＡＦ
用リニアセンサの７ペアで構成されている。２つのリニ
アセンサを用いて三角測距方式によるオートフォーカス
を可能としている。
【００５８】１０３のＡＥ回路は、前述した対数圧縮型
のＡＥセンサを１６個、反転増幅回路、ＩＳ補正回路、
信号増幅回路から成る。撮像エリアを１６分割すること
により、きめ細かい露出制御を可能としている。
のＡＥセンサを１６個、反転増幅回路、ＩＳ補正回路、
信号増幅回路から成る。撮像エリアを１６分割すること
により、きめ細かい露出制御を可能としている。
【００５９】１０５のアナログブロックは、ＡＦセンサ
の蓄積時間を制御するためのオートゲインコントロール
（ＡＧＣ）回路、基準電位を発生するためのバンドギャ
ップ回路、センサ回路に必要なＶＲＥＳやＶＧＲ等の中
間電位を発生するための電源回路、信号を増幅して外部
に出力するための信号増幅回路、基板の温度を監視する
ための温度計回路から成る。
の蓄積時間を制御するためのオートゲインコントロール
（ＡＧＣ）回路、基準電位を発生するためのバンドギャ
ップ回路、センサ回路に必要なＶＲＥＳやＶＧＲ等の中
間電位を発生するための電源回路、信号を増幅して外部
に出力するための信号増幅回路、基板の温度を監視する
ための温度計回路から成る。
【００６０】１０６のディジタルブロックは、センサを
駆動するためのタイミング発生回路（ＴＧ）、外部マイ
コンとの通信を行うためのＩ／Ｏ回路、各信号を選択し
て外部へ出力するためのマルチプレクサ（ＭＰＸ）から
成る。
駆動するためのタイミング発生回路（ＴＧ）、外部マイ
コンとの通信を行うためのＩ／Ｏ回路、各信号を選択し
て外部へ出力するためのマルチプレクサ（ＭＰＸ）から
成る。
【００６１】本実施例において、ＮＰＮトランジスタと
ＣＭＯＳ型演算増幅器から成る対数圧縮型ＡＥ出力が可
能となるため、低コストでかつ高性能の測光機能を搭載
した測距用固体撮像装置が実現できた。ＡＦセンサはＣ
ＭＯＳプロセスで製造されるＣＭＯＳセンサであること
が好ましいが、ＢＡＳＩＳ、ＳＩＴ、ＡＭＩ、ＣＭＤ、
あるいはＣＣＤであっても同様の効果を得ることができ
る。
ＣＭＯＳ型演算増幅器から成る対数圧縮型ＡＥ出力が可
能となるため、低コストでかつ高性能の測光機能を搭載
した測距用固体撮像装置が実現できた。ＡＦセンサはＣ
ＭＯＳプロセスで製造されるＣＭＯＳセンサであること
が好ましいが、ＢＡＳＩＳ、ＳＩＴ、ＡＭＩ、ＣＭＤ、
あるいはＣＣＤであっても同様の効果を得ることができ
る。
【００６２】（実施形態５）実施形態４で説明した測距
測光固体撮像装置を有した撮像装置について説明する。
図７は、レンズシャッタディジタルコンパクトカメラ
（撮像装置）に用いた場合の一実施形態を示すブロック
図である。図７において、２０１はレンズのプロテクト
とメインスイッチを兼ねるバリア、２０２は被写体の光
学像を固体撮像素子２０４に結像するレンズ、２０３は
レンズ２０２を通った光量を可変するための絞り、２０
４はレンズ２０２で結像された被写体を画像信号として
取り込むための固体撮像素子である。
測光固体撮像装置を有した撮像装置について説明する。
図７は、レンズシャッタディジタルコンパクトカメラ
（撮像装置）に用いた場合の一実施形態を示すブロック
図である。図７において、２０１はレンズのプロテクト
とメインスイッチを兼ねるバリア、２０２は被写体の光
学像を固体撮像素子２０４に結像するレンズ、２０３は
レンズ２０２を通った光量を可変するための絞り、２０
４はレンズ２０２で結像された被写体を画像信号として
取り込むための固体撮像素子である。
【００６３】また、２０５は上記の実施の形態４で説明
した測距測光固体撮像装置である。ここで、２０５ａ
は、ＡＦ回路ブロックに光を結像するＡＦ回路ブロッ
ク、２０５ｂは、測光回路ブロックに光を集光するＡＥ
集光レンズである。２０６は固体撮像素子２０４や固体
撮像素子２０５から出力される画像信号、測光信号、測
距信号をアナログ−ディジタル変換するＡ／Ｄ変換器、
２０８はＡ／Ｄ変換器２０７より出力された画像データ
に各種の補正やデータを圧縮する信号処理部、２０９は
固体撮像素子２０４、撮像信号処理回路２０６、Ａ／Ｄ
変換器２０７、信号処理部２０８等に各種タイミング信
号を出力するタイミング発生部、２１０は各種演算とカ
メラ全体を制御する全体制御・演算部、２１１は画像デ
ータを一時的に記憶するためのメモリー部である。
した測距測光固体撮像装置である。ここで、２０５ａ
は、ＡＦ回路ブロックに光を結像するＡＦ回路ブロッ
ク、２０５ｂは、測光回路ブロックに光を集光するＡＥ
集光レンズである。２０６は固体撮像素子２０４や固体
撮像素子２０５から出力される画像信号、測光信号、測
距信号をアナログ−ディジタル変換するＡ／Ｄ変換器、
２０８はＡ／Ｄ変換器２０７より出力された画像データ
に各種の補正やデータを圧縮する信号処理部、２０９は
固体撮像素子２０４、撮像信号処理回路２０６、Ａ／Ｄ
変換器２０７、信号処理部２０８等に各種タイミング信
号を出力するタイミング発生部、２１０は各種演算とカ
メラ全体を制御する全体制御・演算部、２１１は画像デ
ータを一時的に記憶するためのメモリー部である。
【００６４】更に、２１２は記録媒体に記録または読み
出しを行うためのインターフェース部、２１３は画像デ
ータの記録または読み出しを行うための半導体メモリー
等の着脱可能な記録媒体、２１４は外部コンピュータ等
と通信するためのインターフェース部である。
出しを行うためのインターフェース部、２１３は画像デ
ータの記録または読み出しを行うための半導体メモリー
等の着脱可能な記録媒体、２１４は外部コンピュータ等
と通信するためのインターフェース部である。
【００６５】次に、このようなレンズシャッタディジタ
ルコンパクトカメラの撮影時の動作について説明する。
バリア２０１がオープンされるとメイン電源がオンさ
れ、次にコントロール系の電源がオンし、更にＡ／Ｄ変
換器２０７等の撮像系回路の電源がオンされる。
ルコンパクトカメラの撮影時の動作について説明する。
バリア２０１がオープンされるとメイン電源がオンさ
れ、次にコントロール系の電源がオンし、更にＡ／Ｄ変
換器２０７等の撮像系回路の電源がオンされる。
【００６６】測距測光固体撮像装置２０５のＡＦ回路ブ
ロックから出力された信号をもとに三角測距法により被
写体までの距離の演算を全体制御・演算部２１０で行
う。その後、レンズ２０２の繰り出し量を算出し、レン
ズ２０２を所定の位置まで駆動させて合焦させる。
ロックから出力された信号をもとに三角測距法により被
写体までの距離の演算を全体制御・演算部２１０で行
う。その後、レンズ２０２の繰り出し量を算出し、レン
ズ２０２を所定の位置まで駆動させて合焦させる。
【００６７】次いで、露光量を制御するために、測距測
光撮像装置２０５のＡＥセンサから出力された信号をＡ
／Ｄ変換器２０７で変換した後、信号処理部２０８に入
力し、そのデータを基に露出の演算を全体制御・演算部
２１０で行う。
光撮像装置２０５のＡＥセンサから出力された信号をＡ
／Ｄ変換器２０７で変換した後、信号処理部２０８に入
力し、そのデータを基に露出の演算を全体制御・演算部
２１０で行う。
【００６８】この測光を行った結果により明るさを判断
し、その結果に応じて全体制御・演算部２１０は絞り２
０３とシャッタスピードを調節する。
し、その結果に応じて全体制御・演算部２１０は絞り２
０３とシャッタスピードを調節する。
【００６９】その後、露光条件が整った後に固体撮像素
子２０４での本露光が始まる。露光が終了すると、固体
撮像素子２０４から出力された画像信号はＡ／Ｄ変換器
２０７でＡ−Ｄ変換され、信号処理部２０８を通り全体
制御・演算２１０によりメモリー部２１１に書き込まれ
る。その後、メモリー部２１１に蓄積されたデータは全
体制御・演算部２１０の制御により記録媒体制御Ｉ／Ｆ
部２１２を通り着脱可能な記録媒体２１３に記録され
る。また、外部Ｉ／Ｆ部２１４を通り直接コンピュータ
等に入力してもよい。
子２０４での本露光が始まる。露光が終了すると、固体
撮像素子２０４から出力された画像信号はＡ／Ｄ変換器
２０７でＡ−Ｄ変換され、信号処理部２０８を通り全体
制御・演算２１０によりメモリー部２１１に書き込まれ
る。その後、メモリー部２１１に蓄積されたデータは全
体制御・演算部２１０の制御により記録媒体制御Ｉ／Ｆ
部２１２を通り着脱可能な記録媒体２１３に記録され
る。また、外部Ｉ／Ｆ部２１４を通り直接コンピュータ
等に入力してもよい。
【００７０】なお、本実施の形態の測距測光固体撮像装
置２０５はディジタルコンパクトカメラだけでなく、銀
塩カメラ等にも使用できる。
置２０５はディジタルコンパクトカメラだけでなく、銀
塩カメラ等にも使用できる。
【００７１】
【発明の効果】以上説明したように、第１の発明によれ
ば、製造プロセスが簡単化を実現することが可能とな
る。また、第２の発明によれば、トランジスタの逆方向
飽和電流の補正が可能となるため、高性能化、高信頼性
化が可能となる。
ば、製造プロセスが簡単化を実現することが可能とな
る。また、第２の発明によれば、トランジスタの逆方向
飽和電流の補正が可能となるため、高性能化、高信頼性
化が可能となる。
【図１】本発明における実施形態１の光電変換装置をあ
らわす図である。
らわす図である。
【図２】本発明における実施形態２の光電変換装置をあ
らわす図である。
らわす図である。
【図３】本発明における実施形態３の光電変換装置をあ
らわす図である。
らわす図である。
【図４】本発明における実施形態３の光電変換装置をあ
らわす図である。
らわす図である。
【図５】ＣＭＯＳ製造プロセスを用いて実現した回路の
等価回路図である。
等価回路図である。
【図６】上記実施形態４を示す測距測光用固体撮像装置
の概念的ブロック図である。
の概念的ブロック図である。
【図７】本発明における実施形態５の撮像装置をあらわ
す図である。
す図である。
【図８】本発明における対数変換用バイポーラトランジ
スタの断面構造図である。
スタの断面構造図である。
【図９】従来における対数変換用バイポーラトランジス
タの断面構造図である。
タの断面構造図である。
【図１０】従来におけるダイオードを用いた等価回路図
である。
である。
【図１１】従来におけるバイポーラトランジスタを用い
た等価回路図である。
た等価回路図である。
１、１４、５０１ フォトダイオード
２、１３、２４、２５、５０２、５０３ 演算増幅器
（オペアンプ） ３、２６、５１０、５１１ ＮＰＮトランジスタ ４、５、１５、１６、２３、３８、５０６、５０７ 基
準電圧入力端子 ６、２７、５０９ 出力端子 ２１、２２ 抵抗 ２８、３９、５０８ 定電流源 １１、３１ ＰＮＰトランジスタ ５０４、５０５ ダイオード ６１ Ｐ型半導体基板 ６２ Ｎ型エピタキシャル層 ６３、６４ Ｎ型拡散層 ６６ Ｐ型拡散層 ６５ Ｐ型分離拡散層 ６８ Ｎ型埋め込み拡散層 ７１、７２、７８ ＮＭＯＳトランジスタ ７３、７４、７５、７６、７７ ＰＭＯＳトランジスタ ７９ 容量 ８０ 定電流源
（オペアンプ） ３、２６、５１０、５１１ ＮＰＮトランジスタ ４、５、１５、１６、２３、３８、５０６、５０７ 基
準電圧入力端子 ６、２７、５０９ 出力端子 ２１、２２ 抵抗 ２８、３９、５０８ 定電流源 １１、３１ ＰＮＰトランジスタ ５０４、５０５ ダイオード ６１ Ｐ型半導体基板 ６２ Ｎ型エピタキシャル層 ６３、６４ Ｎ型拡散層 ６６ Ｐ型拡散層 ６５ Ｐ型分離拡散層 ６８ Ｎ型埋め込み拡散層 ７１、７２、７８ ＮＭＯＳトランジスタ ７３、７４、７５、７６、７７ ＰＭＯＳトランジスタ ７９ 容量 ８０ 定電流源
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 4M118 AB10 CA02 DD09
5C024 CX43 EX01 GY31 HX01 HX17
5F049 MA02 NB05 UA20
5F082 AA08 BA02 BA31 BA35 BC01
BC11 GA03 GA04
Claims (13)
- 【請求項１】 光電変換素子と、ＰＮ接合のダイオード
特性を用いて前記光電変換素子からの信号を対数に比例
した電圧に変換する対数変換部とを備えた光電変換装置
において、 前記対数変換部のＰＮ接合をバイボーラトランジスタの
エミッタ、ベース、コレクタの内のいずれか２つの端子
により形成し、残り一つの端子が半導体基板に接続され
ている事を特徴とする光電変換装置。 - 【請求項２】 請求項１において、第１導電型の半導体
基板をコレクタ、前記半導体基板内に形成された反対導
電型である第２導電型の第１不純物拡散層をベース、第
１不純物拡散層内に設けられた第１導電型である第２不
純物拡散層をエミッタとしたバイポーラトランジスタで
あることを特徴とする光電変換装置。 - 【請求項３】 請求項１又は２において、光電変換素子
がＰＮ接合フォトダイオードであることを特徴とする光
電変換装置。 - 【請求項４】 請求項１乃至３のいずれか１項におい
て、前記光電変換素子、前記対数変換部がＣＭＯＳプロ
セスによって同一半導体基板上に形成されていることを
特徴とする光電変換装置。 - 【請求項５】 光電変換素子と、ＰＮ接合のダイオード
特性を用いて前記光電変換素子からの信号を対数に比例
した電圧に変換する対数変換部を有する光電変換装置に
おいて、 前記対数変換部の出力の極性を反転させる反転手段と、
前記光電変換部におけるＰＮ接合のダイオード特性を補
正する補正手段を有したことを特徴とする光電変換装
置。 - 【請求項６】 請求項５において、前記対数変換部は、
ＰＮ接合をバイボーラトランジスタのエミッタ、ベー
ス、コレクタの内のいずれか２つの端子により形成し、
残り一つの端子が半導体基板に接続されていることを特
徴とする光電変換装置。 - 【請求項７】 請求項５又は６において、前記補正手段
は、対数圧縮を行うＰＮ接合トランジスタの逆方向飽和
電流の補正を行うことを特徴とする光電変換装置。 - 【請求項８】 請求項５乃至７のいずれか１項におい
て、前記反転手段は、ゲインが−１倍である反転増幅回
路を含むことを特徴とする光電変換装置。 - 【請求項９】 請求項５乃至８において、前記光電変換
素子、対数圧縮手段、反転手段、及び補正手段がＣＭＯ
Ｓプロセスで同一半導体基板上に形成されていることを
特徴とする光電変換装置。 - 【請求項１０】 請求項１乃至８のいずれか１項におい
て、測光用の光電変換素子と、測距用の光電変換素子
を、同一半導体基板上に設けたことを特徴とする測光測
距用固体撮像装置。 - 【請求項１１】 請求項１乃至９のいずれか１項に記載
の固体撮像装置と、前記光電変換装置からの信号を処理
する信号処理回路とを有することを特徴とする撮像装
置。 - 【請求項１２】 請求項１０に記載の固体撮像装置と、
前記固体撮像装置からの信号に基づいて、測光及び測距
のための演算を行う制御回路を有することを特徴とする
撮像装置。 - 【請求項１３】 請求項１０又は１２において、被写体
像を結像するレンズを有することを特徴とする撮像装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002035643A JP4086514B2 (ja) | 2002-02-13 | 2002-02-13 | 光電変換装置及び撮像装置 |
| US10/360,927 US7078668B2 (en) | 2002-02-13 | 2003-02-10 | Photoelectric conversion apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002035643A JP4086514B2 (ja) | 2002-02-13 | 2002-02-13 | 光電変換装置及び撮像装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003243690A true JP2003243690A (ja) | 2003-08-29 |
| JP2003243690A5 JP2003243690A5 (ja) | 2007-08-23 |
| JP4086514B2 JP4086514B2 (ja) | 2008-05-14 |
Family
ID=27654980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002035643A Expired - Fee Related JP4086514B2 (ja) | 2002-02-13 | 2002-02-13 | 光電変換装置及び撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7078668B2 (ja) |
| JP (1) | JP4086514B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010004026A (ja) * | 2008-05-22 | 2010-01-07 | Semiconductor Energy Lab Co Ltd | 光電変換装置、及び当該光電変換装置を具備する電子機器 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006294682A (ja) * | 2005-04-06 | 2006-10-26 | Sharp Corp | 光電変換装置および電子機器 |
| EP1935018B1 (en) * | 2005-09-21 | 2014-05-21 | RJS Technology, Inc. | System and method for a high dynamic range sensitive sensor element or array with gain control |
| JP4367963B2 (ja) * | 2007-10-24 | 2009-11-18 | キヤノン株式会社 | 撮像装置、撮像システム、及び撮像装置の駆動方法 |
| JP2009219794A (ja) * | 2008-03-18 | 2009-10-01 | Olympus Medical Systems Corp | 超音波診断装置 |
| EP2296281A1 (en) * | 2009-09-08 | 2011-03-16 | Dialog Semiconductor GmbH | Logarithmic DAC with diode |
| US8853611B2 (en) * | 2010-08-07 | 2014-10-07 | Rjs Technology, Inc. | System and method for a high dynamic range sensitive sensor element or array |
| JP5744463B2 (ja) * | 2010-10-14 | 2015-07-08 | キヤノン株式会社 | 光電変換装置 |
| CN111263089B (zh) * | 2020-05-06 | 2020-10-16 | 深圳市汇顶科技股份有限公司 | 像素、图像传感器及电子装置 |
| WO2021223105A1 (zh) * | 2020-05-06 | 2021-11-11 | 深圳市汇顶科技股份有限公司 | 像素、图像传感器及电子装置 |
| CN113508577B (zh) * | 2021-06-03 | 2024-03-05 | 汇顶科技私人有限公司 | 像素阵列及相关图像传感器、指纹检测芯片及电子装置 |
| WO2022252171A1 (zh) * | 2021-06-03 | 2022-12-08 | 迪克创新科技有限公司 | 像素单元及相关图像传感器、指纹检测芯片及电子装置 |
| WO2023050288A1 (zh) * | 2021-09-30 | 2023-04-06 | 深圳市汇顶科技股份有限公司 | 检波电路及相关电子装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4599715A (en) * | 1984-07-13 | 1986-07-08 | Beard Terry D | Method and apparatus for sound track reproduction |
| JP2525351B2 (ja) * | 1985-08-08 | 1996-08-21 | キヤノン株式会社 | カメラ |
| NL9002279A (nl) * | 1990-10-19 | 1992-05-18 | Philips Nv | Meetinrichting met normeringscircuit. |
| JP3031606B2 (ja) * | 1995-08-02 | 2000-04-10 | キヤノン株式会社 | 固体撮像装置と画像撮像装置 |
| EP0757475B1 (en) * | 1995-08-02 | 2004-01-21 | Canon Kabushiki Kaisha | Solid-state image sensing device with common output line |
| JP3432051B2 (ja) * | 1995-08-02 | 2003-07-28 | キヤノン株式会社 | 光電変換装置 |
| JP3495866B2 (ja) * | 1996-12-24 | 2004-02-09 | キヤノン株式会社 | 光電変換装置 |
| US6960817B2 (en) * | 2000-04-21 | 2005-11-01 | Canon Kabushiki Kaisha | Solid-state imaging device |
| US6952228B2 (en) * | 2000-10-13 | 2005-10-04 | Canon Kabushiki Kaisha | Image pickup apparatus |
| JP2002252338A (ja) * | 2000-12-18 | 2002-09-06 | Canon Inc | 撮像装置及び撮像システム |
-
2002
- 2002-02-13 JP JP2002035643A patent/JP4086514B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-10 US US10/360,927 patent/US7078668B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010004026A (ja) * | 2008-05-22 | 2010-01-07 | Semiconductor Energy Lab Co Ltd | 光電変換装置、及び当該光電変換装置を具備する電子機器 |
| JP2014017522A (ja) * | 2008-05-22 | 2014-01-30 | Semiconductor Energy Lab Co Ltd | 電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030150977A1 (en) | 2003-08-14 |
| US7078668B2 (en) | 2006-07-18 |
| JP4086514B2 (ja) | 2008-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6973265B2 (en) | Solid state image pick-up device and image pick-up apparatus using such device | |
| US20050195033A1 (en) | Differential amplifier circuit used in solid-state image pickup apparatus, and arrangement that avoids influence of variations of integrated circuits in manufacture and the like | |
| US7355647B2 (en) | Image pickup apparatus | |
| JP4086514B2 (ja) | 光電変換装置及び撮像装置 | |
| JP2003318381A (ja) | 固体撮像装置およびカメラ | |
| JP2003198948A (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| JP2000162041A (ja) | 光検出装置 | |
| US7495271B2 (en) | Image-sensing apparatus | |
| JPWO2007066762A1 (ja) | 固体撮像装置 | |
| JP2001168311A (ja) | 固体撮像装置 | |
| JP5247299B2 (ja) | 光センサ、測光装置及びカメラシステム | |
| JP4300654B2 (ja) | 固体撮像装置 | |
| JP4280446B2 (ja) | 固体撮像装置及びそれを用いた撮像装置 | |
| JP2003107340A (ja) | 測光測距用固体撮像装置及びそれを用いた撮像装置 | |
| JP2009141548A (ja) | 基板バイアス発生回路、固体撮像装置および撮像装置 | |
| JP4072450B2 (ja) | Ａｅａｆ用固体撮像装置 | |
| JP4500849B2 (ja) | Ａｅａｆ用固体撮像装置 | |
| JP4040312B2 (ja) | 固体撮像素子及び撮像装置 | |
| JP4006363B2 (ja) | Ａｅａｆ用センサ及びそれを用いたカメラ | |
| WO2018092269A1 (ja) | 固体撮像素子および撮像装置 | |
| JP2006134928A (ja) | 光電変換装置、測光自動焦点用光電変換装置、及び撮像装置 | |
| JP2006073887A (ja) | 固体撮像素子及びそれを用いたカメラ | |
| JP4352571B2 (ja) | 固体撮像装置 | |
| JP2006128739A (ja) | 光電流処理回路及びそれに用いられる電流増幅回路 | |
| JP2008160502A (ja) | 基板電圧発生回路、固体撮像装置および撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070705 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |