JP2014017522A - 電子機器 - Google Patents

Abstract

【課題】温度変化の大きい状況であっても、ダイオード素子の温度依存性の影響を低減し
た出力電圧を得ることのでき、且つ光電変換素子の検出下限以下の微弱光を検出する状況
にあっても、出力電圧を一定にして動作させることを課題とする。
【解決手段】光電変換素子より生じる光電流が第１のダイオード素子によって対数圧縮さ
れた出力電圧として出力される光電変換回路と、抵抗素子を流れる電流に応じて第２のダ
イオード素子で対数圧縮された基準電圧を出力する基準電圧生成回路と、光電変換回路か
ら出力される出力電圧と、基準電圧生成回路から出力される基準電圧との差分を増幅した
出力信号を出力する演算回路と、出力信号により光電変換回路より出力される対数圧縮さ
れた出力電圧に応じた電流を出力する出力回路と、を有する。
【選択図】図１

Description

本発明は、光電変換装置及び当該光電変換装置を具備する電子機器に関する。特に、出
力される信号が対数変換型の光電変換装置及び当該光電変換装置を具備する電子機器に関
する。

一般的に電磁波の検知用途に用いられる光電変換装置は数多く知られており、例えば紫
外線から赤外線にかけて感度を有するものは総括して光センサと呼ばれている。その中で
も波長４００ｎｍ〜７００ｎｍの可視光線領域に感度を持つものは特に可視光センサと呼
ばれ、人間の生活環境に応じて照度調整や、オンまたはオフの制御などが必要な機器類に
数多く用いられている。

表示装置では、表示装置の周囲の明るさを検出し、その表示輝度を調整することが行な
われているものもある。光センサにより、周囲の明るさを検出して適度な表示輝度を得る
ことによって、視認性を向上させること、または表示装置の無駄な電力を減らすことがで
きるからである。例えば、輝度調整用の光センサを具備する表示装置としては、携帯電話
、表示部を備えたコンピュータが挙げられる。また表示部周囲の明るさだけではなく、表
示装置、特に液晶表示装置のバックライトの輝度を光センサにより検出し、表示画面の輝
度を調節することも行われている。

光電変換装置である光センサは、光のセンシング部分にフォトダイオードなどの光電変
換素子を用い、光電変換素子より生じる光電流を抵抗素子に流し、得られる出力電圧に基
づいて光の強度を検出することができる（特許文献１を参照）。また光電変換素子より生
じる光電流は、微弱光の検出を行うために、増幅回路を用いて増幅することが行われてお
り、増幅回路としては、例えばカレントミラー回路が用いられているものもある（特許文
献２を参照）。

特許文献２に記載の光電変換装置では、微弱光から強光までを検出しようとすると、増幅
された光電流の範囲が広くなる。そのため外部の負荷抵抗などで増幅された光電流を電圧
に変換する場合、照度に対して線形に出力電圧も増加する。その結果、広い照度範囲に対
して出力電圧を得ようとすると、微弱光では数ｍＶ、強光では数Ｖとなり、回路の諸制約
（例えば電源電圧）により光センサとしての照度のダイナミックレンジを広くとることが
困難である。

一方、光電変換装置の照度のダイナミックレンジを取るために、光電変換素子より生じる
光電流をダイオード素子に流すことで、対数圧縮された電圧値による出力（以下、出力電
圧という）を得るものもある（特許文献３を参照）。なお対数圧縮とは、光電変換素子に
入射する光の照度、すなわち光電流の値を変数として、出力される電流値または電圧値を
対数の関数として得ることをいう。

特開２００５−１２９９０９号公報 特許３４４４０９３号公報 特開２００６−２９４６８２号公報

特許文献３に示した光電変換装置は、外部に設けられる負荷抵抗の抵抗値を多くすること
なく、ダイオード素子によって照度のダイナミックレンジを広げることができる。しかし
ながら、ダイオード素子を用いて照度の対数圧縮を行った場合、ダイオード素子の温度依
存性に起因して出力される電圧値が変動してしまい、正確な出力電圧を得ることができな
いといった課題がある。また特許文献３に示す光電変換装置では、光電変換素子で検出下
限未満の微弱光の検出を行う場合であっても、出力電圧の増幅をおこなってしまうため、
所望の出力電圧を得ることができないといった課題がある。

本発明の一態様は、温度変化の大きい状況であっても、ダイオード素子の温度依存性の影
響を低減して出力電圧を得ることのできる光電変換装置を提供することを課題とする。ま
た本発明の一態様は、光電変換素子の検出下限未満の微弱光を検出する状況にあっても、
出力される電圧値または電流値を検出下限時の電圧値または電流値未満として動作させる
ことができる光電変換装置を提供することを課題とする。

上述の課題を解決するため、本発明の一態様は、光電変換素子より生じる光電流を第１の
ダイオード素子によって対数圧縮された出力電圧として出力する光電変換回路と、抵抗素
子に流れる電流に応じて第２のダイオード素子で対数圧縮された基準電圧を出力する基準
電圧生成回路と、光電変換回路から出力される出力電圧と、基準電圧生成回路から出力さ
れる基準電圧との差分を増幅した出力信号を出力する演算回路と、出力信号により光電変
換回路より出力される対数圧縮された出力電圧に応じた電流を出力する出力回路と、を有
することを特徴とする。

本発明の一態様は、光電変換素子を有し、光電変換素子より生じる光電流に応じて第１の
ダイオード素子の一方の端子に生じる第１の電圧値を出力する光電変換回路と、抵抗素子
を有し、抵抗素子を流れる電流に応じて第２のダイオード素子の一方の端子に生じる第２
の電圧値を出力する基準電圧生成回路と、第１の電圧値に応じた信号と、第２の電圧値に
応じた信号との差分を増幅した出力信号を出力する演算回路と、出力信号により第１の電
圧値に応じた電流を出力する出力回路と、を有する光電変換装置である。

また本発明の一態様は、光電変換素子を有し、光電変換素子より生じる光電流に応じて第
１のダイオード素子の一方の端子に生じる第１の電圧値を出力する光電変換回路と、抵抗
素子を有し、抵抗素子を流れる電流に応じて第２のダイオード素子の一方の端子に生じる
第２の電圧値を出力する基準電圧生成回路と、第１の電圧値に応じた信号が反転入力端子
に入力され、第２の電圧値に応じた信号が非反転入力端子に入力されるオペアンプを有し
、オペアンプより出力信号を出力する演算回路と、出力信号により第１の電圧値に応じた
電流を出力する出力回路と、を有する光電変換装置である。

また本発明の一態様は、光電変換素子を有し、光電変換素子より生じる光電流に応じて第
１のダイオード素子の一方の端子に生じる第１の電圧値を出力する光電変換回路と、抵抗
素子を有し、抵抗素子を流れる電流に応じて第２のダイオード素子の一方の端子に生じる
第２の電圧値を出力する基準電圧生成回路と、第１の電圧値に応じた信号が反転入力端子
に入力され、第２の電圧値に応じた信号が非反転入力端子に入力されるオペアンプを有し
、オペアンプより出力信号を出力する演算回路と、カレントミラー回路、第１端子がカレ
ントミラー回路に電気的に接続され、第２端子がオペアンプの反転入力端子に電気的に接
続されたｎチャネル型トランジスタ、及び第１端子がオペアンプの反転入力端子に電気的
に接続され、第２端子が低電源電位を供給する配線に電気的に接続されたｐチャネル型ト
ランジスタを含み、出力信号がｎチャネル型トランジスタ及びｐチャネル型トランジスタ
のゲートに入力されることで導通状態または非導通状態を切り替える出力回路と、を有す
る光電変換装置である。

また本発明の一態様は、光電変換素子を有し、光電変換素子より生じる光電流に応じて第
１のダイオード素子の一方の端子に生じる第１の電圧値を出力する光電変換回路と、抵抗
素子を有し、抵抗素子を流れる電流に応じて第２のダイオード素子の一方の端子に生じる
第２の電圧値を出力する基準電圧生成回路と、第１の電圧値を増幅する第１の増幅回路と
、第２の電圧値を増幅する第２の増幅回路と、増幅された第１の電圧値が反転入力端子に
入力され、増幅された第２の電圧値が非反転入力端子に入力されるオペアンプを有し、オ
ペアンプより出力信号を出力する演算回路と、カレントミラー回路と、第１端子がカレン
トミラー回路に電気的に接続され、第２端子がオペアンプの反転入力端子に電気的に接続
されたｎチャネル型トランジスタと、第１端子がオペアンプの反転入力端子に電気的に接
続され、第２端子が低電源電位を供給する配線に電気的に接続されたｐチャネル型トラン
ジスタとを含み、出力信号がｎチャネル型トランジスタ及びｐチャネル型トランジスタの
ゲートに入力されることで導通状態または非導通状態を切り替える出力回路と、を有する
光電変換装置である。

また本発明の光電変換装置の一態様において、第１のダイオード素子の他方の端子及び第
２のダイオード素子の他方の端子は、高電源電位を供給する配線に電気的に接続されてい
てもよい。

また本発明の光電変換装置において、抵抗素子は、光電変換素子が検出できる照度以上の
光が照射される際の電流を流す抵抗値を有していてもよい。

また本発明の光電変換装置の一態様において、第１の増幅回路及び第２の増幅回路は、ソ
ースフォロワ回路で構成されていてもよい。

また本発明の光電変換装置の一態様において、光電変換素子は、フォトダイオードであっ
てもよい。

また本発明の光電変換装置の一態様において、第１のダイオード素子及び第２のダイオー
ド素子はＰＩＮ型のダイオード素子であってもよい。

また本発明の光電変換装置の一態様において、第１のダイオード素子及び第２のダイオー
ド素子は隣接して設けられていてもよい。

本発明の一態様により、対数圧縮するためのダイオード素子が温度依存性を有することに
よって生じる第１の電圧値の変動を低減することのできる光電変換装置を得ることができ
る。また本発明の一態様により、光電変換素子の検出限界未満の微弱光を検出する場合で
あっても一定の出力信号を得ることができる。

実施の形態１を説明するためのブロック図。 実施の形態１を説明するための回路図。 実施の形態１を説明するための回路図。 実施の形態１を説明するための回路図。 実施の形態１を説明するための回路図。 実施の形態１を説明するための回路図。 実施の形態１を説明するための回路図。 実施の形態１を説明するための回路図。 実施の形態１を説明するための回路図。 実施の形態１を説明するための回路図。 実施の形態２を説明するためのブロック図。 実施の形態２を説明するための回路図。 実施の形態２を説明するための図。 実施の形態３を説明するための図。 実施の形態４を説明するための回路図。 実施の形態４を説明するための図。 実施の形態５を説明するための上面図及び断面図。 実施の形態５を説明するための上面図及び断面図。 実施の形態５を説明するための上面図及び断面図。 実施の形態５を説明するための上面図及び断面図。 実施の形態５を説明するための上面図及び断面図。 実施の形態５を説明するための上面図及び断面図。 実施の形態６を説明するための図。

以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態
様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形
態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、実施の
形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための
全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返
しの説明は省略する。

（実施の形態１）
本実施の形態では、本発明の光電変換装置の構成及びその動作について説明する。なお
本実施の形態で説明する本発明の光電変換装置は、光電変換素子により得られる入射光量
に関する信号を対数圧縮した信号に変換して外部に出力するものである。

まず光電変換装置におけるブロック図について説明する。図１に示す光電変換装置１００
は、光電変換回路１０１、基準電圧生成回路１０２、演算回路１０３、出力回路１０４を
有する。光電変換回路１０１は、光電変換素子を流れる光電流に応じて第１のダイオード
素子の一方の端子で対数圧縮した形で第１の電圧値Ｖ_１を出力するための回路である。ま
た基準電圧生成回路１０２は、抵抗素子を流れる電流に応じて第２のダイオード素子の一
方の素子で対数圧縮した形で第２の電圧値Ｖ_２（基準電圧ともいう）を出力するための回
路である。また演算回路１０３は、第１の電圧値Ｖ_１と第２の電圧値Ｖ_２との差分を増幅
した出力信号Ｖ_０を出力する回路である。出力回路１０４は、出力信号Ｖ_０の大きさに応
じた電流Ｉ_ｏｕｔを出力するための回路である。

なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成
要素の混同を避けるために付したものであり、数的に限定するものではないことを付記す
る。

なお本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されて
いるものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気
的に接続されているとは、ＡとＢとの間に何らかの電気的作用を有する対象物が存在する
とき、対象物を介してＡとＢとが概略同一ノードとなる場合を表すものとする。

具体的には、トランジスタをはじめとするスイッチング素子を介してＡとＢとが接続され
、該スイッチング素子の導通によって、ＡとＢとが概略同電位となる場合や、抵抗素子を
介してＡとＢとが接続され、該抵抗素子の両端に発生する電位差が、ＡとＢとを含む回路
の動作に影響しない程度となっている場合など、回路動作を考えた場合、ＡとＢとが同一
ノードとして捉えて差し支えない状態である場合を表す。

光電変換装置１００には、図２に示すように高電源電位Ｖｄｄ及び低電源電位Ｖｓｓを供
給するための端子または配線が電気的に接続されている。本実施の形態において、光電変
換装置１００は光電流に応じた電流Ｉ_ｏｕｔを出力する回路である。そのため、電圧値で
出力を得るためには、外部抵抗を設けることにより、出力として電圧Ｖ_ｏｕｔを得ること
ができるものである。なお、図２に示すように光電変換装置２００に内部抵抗２０１を設
け、外部への出力として電圧Ｖ_ｏｕｔを得る構成とすることもできる。

次に図１で説明した光電変換回路１０１の具体的な回路構成について一例を示し説明する
。図３に示す光電変換回路１０１は、光電変換素子３０１、カレントミラー回路３０２、
第１のダイオード素子３０３を有する。カレントミラー回路３０２は、第１のｎチャネル
型トランジスタ３０４及び第２のｎチャネル型トランジスタ３０５で構成される。光電変
換素子３０１は、一方の端子（陰極側）に高電源電位（Ｖｄｄ）が供給され、他方の端子
（陽極側）がカレントミラー回路３０２の入力側に電気的に接続されている。カレントミ
ラー回路３０２における第１のｎチャネル型トランジスタ３０４及び第２のｎチャネル型
トランジスタ３０５のゲート端子は互いに電気的に接続されており、第１のｎチャネル型
トランジスタ３０４の第１端子は第１のｎチャネル型トランジスタ３０４及び第２のｎチ
ャネル型トランジスタ３０５のゲート端子に電気的に接続されている。第１のｎチャネル
型トランジスタ３０４及び第２のｎチャネル型トランジスタ３０５の第２端子は低電源電
位（Ｖｓｓ）が供給されている。第１のダイオード素子３０３は、一方の端子（陰極側）
は第２のｎチャネル型トランジスタ３０５の第１端子に電気的に接続され、他方の端子（
陽極側）には高電源電位Ｖｄｄが供給されている。

光電変換素子としては、ＰＮ型またはＰＩＮ型のフォトダイオード、フォトトランジスタ
等を用いて入射される光量に応じた光電流を得る構成とすればよい。なお本明細書では、
光電変換素子としてＰＩＮ型のフォトダイオードを用いた構成について説明を行う。ＰＩ
Ｎ型のフォトダイオードは、ＰＮ型のフォトダイオードに比べ、光の照射による空乏層の
応答特性がよいため、好適である。

図３に示す光電変換回路１０１の動作について簡単に説明する。光電変換素子３０１に光
が照射されることで、光電流Ｉ_Ｌが生じる。光電流Ｉ_Ｌは第１のｎチャネル型トランジス
タ３０４の第１端子（ドレイン）と第２端子（ソース）との間を流れる。同様に第２のｎ
チャネル型トランジスタ３０５の第１端子（ドレイン）と第２端子（ソース）との間を光
電流Ｉ_Ｌに応じた電流が流れる。このとき、第２のｎチャネル型トランジスタ３０５を流
れる電流は、第１のダイオード素子３０３に流れる。第１のダイオード素子３０３の電圧
−電流特性は式（１）で表される。

なお本実施の形態においては説明のため、第１のｎチャネル型トランジスタ３０４を流れ
る光電流Ｉ_Ｌと_、第２のｎチャネル型トランジスタ３０５を流れる電流とが同じものとし
て説明する。なお本実施の形態の構成は、第２のｎチャネル型トランジスタ３０５のチャ
ネル長またはチャネル幅の変更をすることによる光電流Ｉ_Ｌを増幅する場合についても適
用可能である。

（式１）において、Ｉｓは逆方向飽和電流、ｑは電荷素量［Ｃ］、ｋはボルツマン定数［
Ｊ・Ｋ^−１］、Ｔは温度［Ｋ］である。なお、逆方向飽和電流Ｉｓは温度の項を含む関数
であり、（式２）で表される。

（式２）において、Ａは定数、Ｅ_ｇはバンドギャップエネルギー［Ｊ］である。

（式１）において、ｑΔＶ_１／ｋＴが１より十分大きいとし、式（１）をΔＶ_１について
解くと、式（３）が得られる。

式（３）に示すように、第１のダイオード素子３０３の一方の端子に生じる高電源電位Ｖ
ｄｄとΔＶ_１との差にあたる第１の電圧値Ｖ_１について、電流Ｉ_Ｌを対数圧縮した形で得
ることができる。

なお光電変換回路１０１のカレントミラー回路３０２における第２のｎチャネル型トラ
ンジスタ３０５を、図４に示すように電気的に並列に複数配設する構成としてもよい。図
４に示すように第２のｎチャネル型トランジスタ３０５―１乃至３０５−Ｎ（Ｎは２以上
の自然数）と複数設けることにより、光電変換素子３０１に光が照射されることで第１の
ｎチャネル型トランジスタのソースとドレインの間を流れる電流を、Ｎ倍にして第２のｎ
チャネル型トランジスタ３０５―１乃至３０５−Ｎの側で流すことができる。そのため、
光電変換素子３０１に照射される光量が小さい場合であっても、第１のダイオード素子３
０３で第１の電圧値Ｖ_１を得るために十分な電流を流すことができる。

なお本実施の形態では、図３に示すように、光電変換回路１０１のカレントミラー回路３
０２におけるトランジスタについて、ｎチャネル型トランジスタを例として挙げて説明し
たが、ｐチャネル型トランジスタを用いた構成でもよい。図５にｐチャネル型トランジス
タを用いてカレントミラー回路を構成した光電変換回路の回路図について示し、説明する
。

図５にｐチャネル型トランジスタを用いた光電変換回路１０１の具体的な回路構成につい
て一例を示し説明する。図５に示す光電変換回路１０１は、光電変換素子５０１、カレン
トミラー回路５０２、第１のダイオード素子５０３を有する。カレントミラー回路５０２
は、第１のｐチャネル型トランジスタ５０４及び第２のｐチャネル型トランジスタ５０５
で構成される。光電変換素子５０１は、一方の端子（陰極側）がカレントミラー回路５０
２の出力側に電気的に接続され、他方の端子（陽極側）に低電源電位Ｖｓｓが供給されて
いる。カレントミラー回路５０２のおける第１のｐチャネル型トランジスタ５０４及び第
２のｐチャネル型トランジスタ５０５のゲート端子は互いに電気的に接続されており、第
１のｐチャネル型トランジスタ５０４の第１端子は第１のｐチャネル型トランジスタ５０
４及び第２のｐチャネル型トランジスタ５０５のゲート端子に電気的に接続されている。
第１のｐチャネル型トランジスタ５０４及び第２のｐチャネル型トランジスタ５０５の第
１端子には高電源電位Ｖｄｄが供給されている。光電変換素子５０１の一方の端子（陰極
側）には第１のｐチャネル型トランジスタ５０４の第２端子が電気的に接続され、他方の
端子（陽極側）には低電源電位Ｖｓｓが供給されている。第１のダイオード素子５０３の
一方の端子（陰極側）には低電源電位Ｖｓｓが供給されており、他方の端子（陽極側）に
は第２のｐチャネル型トランジスタ５０５の第２端子が電気的に接続されている。

図５に示す光電変換回路１０１の動作について簡単に説明する。光電変換素子５０１に光
が照射されることで、光電流Ｉ_Ｌが流れる。光電流Ｉ_Ｌは第１のｐチャネル型トランジス
タ５０４の第１端子（ドレイン）と第２端子（ソース）との間を流れる。同様に第２のｐ
チャネル型トランジスタ５０５の第１端子（ドレイン）と第２端子（ソース）にも光電流
Ｉ_Ｌが流れる。このとき、第２のｐチャネル型トランジスタ５０５を流れる光電流Ｉ_Ｌの
大きさに応じて、第１の電圧値Ｖ_１を得ることができる。

なお、ｎチャネル型トランジスタまたはｐチャネル型トランジスタのようなトランジス
タは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり
、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル
領域とソース領域とを介して電流を流すことができる。ここで、ソースとドレインとは、
トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインで
あるかを限定することが困難な場合もある。そこで、本実施の形態においては、ソース及
びドレインとして機能する領域のそれぞれを、第１端子、第２端子と表記するものとする
。またゲートとして機能する端子については、ゲートと表記するものとする。

なお、ｎチャネル型トランジスタまたはｐチャネル型トランジスタのようなトランジスタ
として、様々な形態のトランジスタを用いることができる。例えば、非晶質シリコン、多
結晶シリコン、微結晶（マイクロクリスタル、セミアモルファスとも言う）シリコンなど
に代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いることが
できる。ＴＦＴを用いる場合、比較的に低温のプロセスで作製することができるため製造
装置を大きくでき、大型基板上に製造できる。そのため、一度の製造工程で多くの取り数
を得ることができ、低コストで製造することができる。さらに、比較的に低温のプロセス
で作製するため、耐熱性の弱い基板を用いることができる。そのため、透光性を有する基
板（例えば、絶縁表面を有するガラス基板）上にトランジスタを製造でき、透光性を有す
る基板上のトランジスタを用いて光の透過を利用した装置に用いることができる。

次に図１で説明した基準電圧生成回路１０２の具体的な回路構成について一例を示し説明
する。図６に示す基準電圧生成回路１０２は、抵抗素子６０１、カレントミラー回路６０
２、第２のダイオード素子６０３を有する。カレントミラー回路６０２は、第１のｎチャ
ネル型トランジスタ６０４及び第２のｎチャネル型トランジスタ６０５で構成される。抵
抗素子６０１は、一方の端子に高電源電位（Ｖｄｄ）が供給され、他方の端子がカレント
ミラー回路６０２の入力側に電気的に接続されている。カレントミラー回路６０２におけ
る第１のｎチャネル型トランジスタ６０４及び第２のｎチャネル型トランジスタ６０５の
ゲート端子は互いに電気的に接続されており、第１のｎチャネル型トランジスタ６０４の
第１端子は第１のｎチャネル型トランジスタ６０４及び第２のｎチャネル型トランジスタ
６０５のゲート端子に電気的に接続されている。第１のｎチャネル型トランジスタ６０４
及び第２のｎチャネル型トランジスタ６０５の第２端子は低電源電位（Ｖｓｓ）が供給さ
れている。第２のダイオード素子６０３は、一方の端子（陰極側）は第２のｎチャネル型
トランジスタ６０５の第１端子に電気的に接続され、他方の端子（陽極側）には高電源電
位Ｖｄｄが供給されている。

図６に示す基準電圧生成回路１０２の動作について簡単に説明する。抵抗素子６０１の抵
抗値に応じて電流Ｉ_ｒｅｆが流れる。電流Ｉ_ｒｅｆは第１のｎチャネル型トランジスタ６
０４の第１端子（ドレイン）と第２端子（ソース）との間を流れる。同様に第２のｎチャ
ネル型トランジスタ６０５の第１端子（ドレイン）と第２端子（ソース）との間を電流Ｉ
_ｒｅｆに応じた電流が流れる。このとき、第２のｎチャネル型トランジスタ６０５を流れ
る電流は、第２のダイオード素子６０３に流れる。第２のダイオード素子６０３の電圧−
電流特性は式（４）で表される。

なお本実施の形態においては説明のため、第１のｎチャネル型トランジスタ６０４を流れ
る電流Ｉ_ｒｅｆと_、第２のｎチャネル型トランジスタ６０５を流れる電流とが同じものと
して説明する。なお本実施の形態の構成は、第２のｎチャネル型トランジスタ６０５のチ
ャネル長またはチャネル幅の変更をすることによる電流Ｉ_ｒｅｆを増幅する場合について
も適用可能である。

式（４）において、ｑΔＶ_１／ｋＴが１より十分大きいとし、式（４）をΔＶ_２について
解くと、式（５）が得られる。

式（５）に示すように、第２のダイオード素子６０３の一方の端子に生じる高電源電位Ｖ
ｄｄとΔＶ_２との差にあたる第２の電圧値Ｖ_２について、電流Ｉ_ｒｅｆを対数圧縮した形
で得ることができる。

なお基準電圧生成回路１０２において、カレントミラー回路６０２の第２のｎチャネル型
トランジスタを図４で説明したように電気的に並列に複数配設する構成としてもよい。ま
た、図５で説明したようにカレントミラー回路を構成するトランジスタとしてｐチャネル
型トランジスタを用いて基準電圧生成回路を構成してもよい。ｐチャネル型トランジスタ
を用いて基準電圧生成回路１０２を構成する場合には、図５に示した回路構成での光電変
換素子を抵抗素子とすることでｐチャネル型トランジスタを用いた基準電圧生成回路１０
２を構成することができる。

なお、基準電圧生成回路１０２内の抵抗素子６０１の抵抗値としては、カレントミラー回
路６０２を流れる電流Ｉ_ｒｅｆが、光電変換回路１０１の光電変換素子３０１に光が照射
されることで得られる光電流Ｉ_Ｌの下限値となるようにすることが適当である。すなわち
、光電変換回路１０１の光電変換素子３０１が検出できる照度以上の光が照射された際の
電流Ｉ_ｒｅｆを流すための抵抗値を、抵抗素子の抵抗値とするものである。なお本明細書
において、光電変換素子３０１に光が照射されることで流れる電流Ｉ_Ｌの下限値が流れる
際の光の照度を基準照度という。

次に図１で説明した演算回路１０３及び出力回路１０４の具体的な回路構成について図７
を用いて説明する。演算回路１０３は抵抗素子７０１及びオペアンプ７０２を有する。出
力回路１０４は、ｎチャネル型トランジスタ７０３、ｐチャネル型トランジスタ７０４、
及びカレントミラー回路７０５を有する。カレントミラー回路７０５は、第１のｐチャネ
ル型トランジスタ７０６及び第２のｐチャネル型トランジスタ７０７で構成される。なお
図７に示す回路構成においては、図２で説明したように内部抵抗２０１を設け、出力回路
１０４から出力される電流Ｉ_ｏｕｔに応じて、外部への出力として電圧Ｖ_ｏｕｔを得る構
成としている。

図７において、抵抗素子７０１の一方の端子は第１の電圧値Ｖ_１を供給する配線に電気的
に接続され、他方の端子はオペアンプ７０２の反転入力端子に電気的に接続されている。
オペアンプ７０２の非反転入力端子は第２の電圧値Ｖ_２を供給する配線に電気的に接続さ
れ、出力端子はｎチャネル型トランジスタ７０３及びｐチャネル型トランジスタ７０４の
ゲートに電気的に接続される。またオペアンプ７０２は高電源電位Ｖｄｄ及び低電源電位
Ｖｓｓが供給される配線に電気的に接続されている。またカレントミラー回路７０５の第
１のｐチャネル型トランジスタ７０６及び第２のｐチャネル型トランジスタ７０７の第１
端子には、高電源電位Ｖｄｄが供給される配線に電気的に接続されている。第１のｐチャ
ネル型トランジスタ７０６のゲート及び第２端子はｎチャネル型トランジスタ７０３の第
１端子に電気的に接続されている。第２のｐチャネル型トランジスタ７０７の第２端子は
、内部抵抗２０１を流れる電流Ｉ_ｏｕｔに応じて電圧Ｖ_ｏｕｔを出力する端子に電気的に
接続されるものである。またｎチャネル型トランジスタ７０３の第２端子はｐチャネル型
トランジスタ７０４の第１端子に電気的に接続されている。またｐチャネル型トランジス
タ７０４の第２端子は、低電源電位Ｖｓｓが供給される配線に電気的に接続されている。

なお抵抗素子７０１はオペアンプ７０２の反転入力端子の電圧値を電流値に変換するため
の素子であり、両端子間に電流が流れる程度の抵抗値を有する素子である。

なお本実施の形態で示す図７の構成において、ｎチャネル型トランジスタ７０３及びｐチ
ャネル型トランジスタ７０４をトランジスタで表したが、これに限定されない。例えばｎ
チャネル型トランジスタ７０３及びｐチャネル型トランジスタ７０４の代わりに、オペア
ンプ７０２の出力端子からの信号Ｖ_０に応じてオンまたはオフの動作を行うスイッチであ
ってもよい。

なおスイッチは、一方の端子と他方の端子との導通または非導通を制御できるものであ
ればよく、特定のものに限定されない。スイッチとしては、電気的スイッチや機械的なス
イッチなどがあり、一例として薄膜トランジスタを用いて構成すればよい。

次に図７で説明したオペアンプ７０２の具体的な回路構成について一例を示し説明する。
図８に示すオペアンプ７０２は、抵抗素子８０１、電流源回路８０２、カレントミラー回
路８０３、差動増幅回路８０４、容量素子８０５、ｐチャネル型トランジスタ８０６を有
する。電流源回路８０２は第１のｎチャネル型トランジスタ８０７、第２のｎチャネル型
トランジスタ８０８、第３のｎチャネル型トランジスタ８０９を有する。またカレントミ
ラー回路８０３は第１のｐチャネル型トランジスタ８１０及び第２のｐチャネル型トラン
ジスタ８１１を有する。差動増幅回路８０４は、第１のｎチャネル型トランジスタ８１２
及び第２のｎチャネル型トランジスタ８１３を有する。

図８に示すオペアンプ７０２の動作について簡単に説明する。図８に示すオペアンプ７０
２は、差動増幅回路８０４に入力される第１の電圧値Ｖ_１が、第２の電圧値Ｖ_２を下回る
場合、言い換えると光電変換素子３０１に対する光の照度が基準照度より大きくなった場
合に、第１の電圧値Ｖ_１と第２の電圧値Ｖ_２の大きさの差分を増幅して、ｐチャネル型ト
ランジスタ８０６により出力信号Ｖ_０を出力する回路である。

なお容量素子８０５は、第１の電圧値Ｖ_１、及び第２の電圧値Ｖ_２によって、ｐチャネル
型トランジスタ８０６により出力信号Ｖ_０を安定して出力するために設けたものであり、
必要に応じて設けられるものである。

図７に示す演算回路１０３及び出力回路１０４の動作について簡単に説明する。オペアン
プ７０２に第１の電圧値Ｖ_１、及び第２の電圧値Ｖ_２が入力されることで、オペアンプ７
０２が動作する。オペアンプ７０２では、第１の電圧値Ｖ_１が、第２の電圧値Ｖ_２を下回
った場合、すなわち光電変換素子３０１に対する基準照度以上の光の照射が行われる際に
、出力される出力信号Ｖ_０の電位が上昇する。そしてｎチャネル型トランジスタ７０３が
出力信号Ｖ_０によりオン（導通状態）になり、ｐチャネル型トランジスタ７０４がオフ（
非導通状態）となる。その結果、第１の電圧値Ｖ_１の電位に応じて、カレントミラー回路
７０５の第１のｐチャネル型トランジスタ７０６及び第２のｐチャネル型トランジスタ７
０７を流れる電流Ｉ_ｏｕｔが出力されることとなる。

一方、オペアンプ７０２で第１の電圧値Ｖ_１が、第２の電圧値Ｖ_２を上回った場合、すな
わち光電変換素子３０１に対する基準照度以下の光の照射が行われる場合に、オペアンプ
７０２より出力される出力信号Ｖ_０の電位が小さくなる。そのため、ｎチャネル型トラン
ジスタ７０３が出力信号Ｖ_０によりオフになり、ｐチャネル型トランジスタ７０４がオン
になる。その結果、オペアンプ７０２の反転入力端子に入力される第１の電圧値Ｖ_１が低
電源電位Ｖｓｓに流れるため、カレントミラー回路７０５の第１のｐチャネル型トランジ
スタ７０６及び第２のｐチャネル型トランジスタ７０７に電流Ｉ_ｏｕｔが出力されない。

なお本実施の形態におけるオペアンプ７０２には、第１の電圧値Ｖ_１、及び第２の電圧値
Ｖ_２が入力され、２つの信号の差分を増幅することによって出力信号Ｖ_０を得ている。第
１の電圧値Ｖ_１、及び第２の電圧値Ｖ_２は、上記式（３）、式（５）より温度に関する変
数を持ち、温度により変動するものである。オペアンプ７０２で第１の電圧値Ｖ_１、及び
第２の電圧値Ｖ_２の差分をとることで、式（３）、式（５）内のＩｓの項を相殺して出力
信号Ｖ_０を得ることができる。そのため、本実施の形態における電流Ｉ_ｏｕｔはダイオー
ド素子の温度依存性の影響を緩和して出力することができる。

次に図１で説明した演算回路１０３及び出力回路１０４の回路構成について図７で示した
回路構成とは別の例について説明する。図９に示す演算回路１０３及び出力回路１０４の
回路構成について、図７と異なる点はオペアンプ７０２から出力される第１の出力信号Ｖ
_０の他に第２の出力信号Ｖ_ｒｅｆが出力される点、及び第１の出力信号Ｖ_０がｎチャネル
型トランジスタ７０３のゲートに供給され、第２の出力信号Ｖ_ｒｅｆがｐチャネル型トラ
ンジスタ７０４のゲートに供給されている点にある。

図９で説明したオペアンプ７０２の具体的な回路構成について説明する。図１０に示すオ
ペアンプ７０２は、抵抗素子８０１、電流源回路８０２、カレントミラー回路８０３、差
動増幅回路８０４、容量素子８０５、ｐチャネル型トランジスタ８０６、ｎチャネル型ト
ランジスタ１００１を有する。図８で説明したオペアンプ７０２の構成と異なる点は、ダ
イオード接続されたｎチャネル型トランジスタ１００１がｐチャネル型トランジスタ８０
６のドレイン側に設けられる点、ｎチャネル型トランジスタ１００１のソース側より第２
の出力信号Ｖ_ｒｅｆを出力する点、にある。

図１０に示すオペアンプ７０２の動作について簡単に説明する。図１０に示すオペアンプ
７０２は、差動増幅回路８０４に入力される第１の電圧値Ｖ_１が、第２の電圧値Ｖ_２を下
回る場合、言い換えると光電変換素子３０１に対する光の照度が基準照度より大きくなっ
た場合に、第１の電圧値Ｖ_１と第２の電圧値Ｖ_２の大きさの差に応じて、ｐチャネル型ト
ランジスタ８０６により第１の出力信号Ｖ_０、及びｎチャネル型トランジスタ１００１の
しきい値電圧分だけ小さい電位の信号である第２の出力信号Ｖ_ｒｅｆ、を出力する回路で
ある。

第１の出力信号Ｖ_０をｎチャネル型トランジスタ７０３のゲート、第２の出力信号Ｖ_ｒｅ
ｆをｐチャネル型トランジスタ７０４のゲートに供給する構成とすることにより、ｎチャ
ネル型トランジスタ７０３及びｐチャネル型トランジスタ７０４のオンまたはオフをより
確実に制御することができる。

以上説明したように本実施の形態の光電変換装置の構成では、対数圧縮するためのダイオ
ード素子の温度依存性による出力の変動の影響を低減して出力を得ることのできる光電変
換装置を得ることができる。また本実施の形態の光電変換装置の構成では、光電変換素子
に照射される光が基準照度以下で出力を一定にすることにより、光電変換素子の検出限界
未満の微弱光を検出する場合であっても一定の出力を得ることができる。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に
対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態２）
本実施の形態では、上記実施の形態で説明した光電変換装置１００において、演算回路１
０３に入力する第１の電圧値Ｖ_１および第２の電圧値Ｖ_２の代わりに、第１の電圧値Ｖ_１
及び第２の電圧値Ｖ_２をソースフォロワ回路で増幅した信号とした際の具体的な構成につ
いて説明する。なお本実施の形態では、上記実施の形態１で説明した箇所については同一
の符号を付し、説明を省略する。

図１１に示す光電変換装置１１００は、光電変換回路１０１、基準電圧生成回路１０２、
演算回路１０３、出力回路１０４、第１の増幅回路１１０１、第２の増幅回路１１０２を
有する。実施の形態１で説明した光電変換装置１００との違いは、第１の増幅回路１１０
１、第２の増幅回路１１０２を有する点にある。第１の増幅回路１１０１は光電変換回路
１０１より出力される第１の電圧値Ｖ_１が入力され、第１の電圧値Ｖ_１が増幅された電圧
値Ｖ_１’として、演算回路１０３に入力するものである。また第２の増幅回路１１０２は
光電変換回路１０１より出力される第２の電圧値Ｖ_２が入力され、第２の電圧値Ｖ_２が増
幅された電圧値Ｖ_２’として、演算回路１０３に入力するものである。

次に図１２に図１１で示した光電変換装置１１００の回路構成について、実施の形態１で
説明した各ブロックの回路構成と併せて示す。図１２に示す回路において、光電変換回路
１０１は、上記実施の形態１の図３で説明した構成と同様である。また基準電圧生成回路
１０２は、上記実施の形態１の図６で説明した構成と同様である。また演算回路１０３及
び出力回路１０４は、上記実施の形態１の図７で説明した構成と同様である。第１の増幅
回路１１０１は、第１のｎチャネル型トランジスタ１２０１及び第２のｎチャネル型トラ
ンジスタ１２０２を有する。また第２の増幅回路１１０２は、第１のｎチャネル型トラン
ジスタ１２０３及び第２のｎチャネル型トランジスタ１２０４を有する。第２のｎチャネ
ル型トランジスタ１２０２及び第２のｎチャネル型トランジスタ１２０４は、ゲートが基
準電圧生成回路１０２でカレントミラー回路を構成する第１のｎチャネル型トランジスタ
６０４及び第２の第２のｎチャネル型トランジスタ６０５のゲートに電気的に接続されて
いる。そのため、第２のｎチャネル型トランジスタ１２０２及び第２のｎチャネル型トラ
ンジスタ１２０４は電流源として機能するものとなる。一方、第１のｎチャネル型トラン
ジスタ１２０１及び第１のｎチャネル型トランジスタ１２０３はドレインとなる端子が共
に高電源電位が供給される配線に電気的に接続されており、第１のｎチャネル型トランジ
スタ１２０１及び第１のｎチャネル型トランジスタ１２０３のゲートには、光電変換回路
１０１より出力される第１の電圧値Ｖ_１及び基準電圧生成回路１０２より出力される第２
の電圧値Ｖ_２がそれぞれ入力される。そのため第１の増幅回路１１０１及び第２の増幅回
路１１０２は、ソースフォロワ回路として、入力される電圧を増幅して出力することがで
きる。

なお本実施の形態において、第１の電圧値Ｖ_１及び第２の電圧値Ｖ_２を増幅する第１の増
幅回路１１０１及び第２の増幅回路１１０２として、ソースフォロワ回路を用いた構成に
ついて示したが、これに限らず、入力電圧を増幅して出力する回路であればよい。

本実施の形態で説明する第１の電圧値Ｖ_１に応じて増幅した信号、及び第２の電圧値Ｖ_２
に応じて増幅した信号を、オペアンプ７０２の反転入力端子及び非反転入力端子に入力す
る構成とすることによって、オペアンプ７０２を安定して動作させることができる。

図１３に図１２に示した回路を用いて、光電変換素子への入射光の照度に対し、光電変換
装置からの出力される電流及びまたは電圧についてシミュレーションを行った結果を示す
。なお、光電変換装置からの出力される電圧については、上記実施の形態１の図２で示し
たように光電変換装置内に内部抵抗を設け、外部への出力を電圧値とするものである。図
１３（Ａ）には、光電変換素子への入射光の照度に対する光電変換装置から出力される電
流、図１３（Ｂ）には、光電変換素子への入射光の照度に対する光電変換装置から出力さ
れる電圧について示したものである。図１３（Ａ）、図１３（Ｂ）からわかるように、本
実施の形態の光電変換装置により、入射光の照度に対する出力（電流、電圧）を対数圧縮
し、且つ一定の照度以下では一定の出力（電流、電圧）を得ることができる。

以上説明したように本実施の形態の光電変換装置の構成では、対数圧縮するためのダイオ
ード素子の温度依存性による出力の変動の影響を低減して出力を得ることのできる光電変
換装置を得ることができる。また本実施の形態の光電変換装置の構成では、光電変換素子
に照射される光が基準照度以下で出力を一定にすることにより、光電変換素子の検出限界
未満の微弱光を検出する場合であっても一定の出力を得ることができる。また特に本実施
の形態で説明した第１の増幅回路及び第２の増幅回路によりオペアンプに入力する電圧値
を増幅して出力することができるため、オペアンプの安定した動作を行うことができる。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に
対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態３）
本実施の形態では、光電変換装置のブロック図を参照して、各回路の配置について一例を
説明する。図１４は光電変換装置のブロック図であり、上記実施の形態２の図１２で示し
た回路での各回路の配置図について示したものである。図１４に示す光電変換装置１１０
０では、光電変換素子３０１、抵抗素子６０１と、第１のダイオード素子３０３、第２の
ダイオード素子６０３、第１の増幅回路１１０１及び第２の増幅回路１１０２、抵抗素子
７０１及びオペアンプ７０２、並びに出力回路１０４を示している。なお図１４では、高
電源電位Ｖｄｄが供給される端子、低電源電位Ｖｓｓが供給される端子、及び光電変換装
置で得られる電圧Ｖ_ｏｕｔを外部に出力するための端子についても併せて示している。

上記実施の形態で説明したように、本実施の形態の光電変換装置の構成では、対数圧縮す
るためのダイオード素子の温度依存性による出力の変動の影響を低減して出力を得ること
のできる光電変換装置を得ることができる。また本実施の形態の光電変換装置の構成では
、光電変換素子に照射される光が基準照度以下で出力を一定にすることにより、光電変換
素子の検出限界未満の微弱光を検出する場合であっても一定の出力を得ることができる。
また特に本実施の形態で説明した第１の増幅回路及び第２の増幅回路によりオペアンプに
入力する電圧値を増幅して出力することができるため、オペアンプの安定した動作を行う
ことができる。

また本実施の形態では、光電変換装置を構成する各回路のレイアウトに示すように、第１
のダイオード素子３０３、第２のダイオード素子６０３を隣接して設けることで、対数圧
縮するためのダイオード素子の温度依存性による出力の変動の影響をより低減できる光電
変換装置を得ることができる。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に
対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態４）
本実施の形態では、上記実施の形態２で示した光電変換装置のブロック図について、図１
２とは別の回路構成及び各回路の配置について一例を示し、光電変換装置の作製方法につ
いて詳細に説明する。なお本実施の形態では、上記実施の形態１乃至３で説明した箇所に
ついては同一の符号を付し、説明を省略する。

まず図１５に光電変換装置の回路構成について、実施の形態１で説明した各ブロックの回
路構成と併せて示す。図１５に示す回路において、光電変換回路１０１は、上記実施の形
態１の図３で説明した構成と同様である。また基準電圧生成回路１０２は、上記実施の形
態１の図６で説明した構成と同様である。また演算回路１０３及び出力回路１０４は、上
記実施の形態１の図７で説明した構成と同様である。第１の増幅回路１１０１は、上記実
施の形態２の図１２で説明した構成と同様である。また第２の増幅回路１１０２は、上記
実施の形態２の図１２で説明した構成と同様である。上記実施の形態２の図１２で示した
回路と異なる点は、抵抗素子１５０１及びダイオード接続されたｎチャネル型トランジス
タ１５０２を有する点にある。

図１５に示す回路構成において、第２のｎチャネル型トランジスタ１２０２及び第２のｎ
チャネル型トランジスタ１２０４は、ゲートがダイオード接続されたｎチャネル型トラン
ジスタ１５０２のゲートに電気的に接続されている。そのため、第２のｎチャネル型トラ
ンジスタ１２０２及び第２のｎチャネル型トランジスタ１２０４は電流源として機能する
ものとなる。図１２とは異なり、第１の増幅回路１１０１及び第２の増幅回路１１０２の
電流源となるトランジスタのゲートに印加する電圧を、別途設けた抵抗素子１５０１とダ
イオード接続されたｎチャネル型トランジスタ１５０２とで生成することにより、第１の
増幅回路１１０１及び第２の増幅回路１１０２での電圧値の増幅率を向上することができ
る。そのため、オペアンプ７０２は、より安定した動作を行うことができようになる。な
お抵抗素子１５０１は、ダイオード接続されたｎチャネル型トランジスタ１５０２のソー
スとドレインとの間に流すべき電流値に応じて、抵抗値を選択すればよい。

次に図１６に、上記図１５で示した回路での各回路の配置図について示す。図１６に示す
光電変換装置１６００では、光電変換素子３０１、抵抗素子６０１、第１のダイオード素
子３０３、第２のダイオード素子６０３、第１の増幅回路１１０１及び第２の増幅回路１
１０２、抵抗素子７０１、オペアンプ７０２、第１のｎチャネル型トランジスタ３０４及
び第２のｎチャネル型トランジスタ３０５、第１のｎチャネル型トランジスタ６０４及び
第２のｎチャネル型トランジスタ６０５、抵抗素子１５０１、並びに出力回路１０４を示
している。なお図１６では、高電源電位Ｖｄｄが供給される端子、低電源電位Ｖｓｓが供
給される端子、及び光電変換装置で得られる電圧Ｖ_ｏｕｔを外部に出力するための端子に
ついても併せて示している。

上記実施の形態で説明したように、本実施の形態の光電変換装置の構成では、対数圧縮す
るためのダイオード素子の温度依存性による出力の変動の影響を低減して出力を得ること
のできる光電変換装置を得ることができる。また本実施の形態の光電変換装置の構成では
、光電変換素子に照射される光が基準照度以下で出力を一定にすることにより、光電変換
素子の検出限界未満の微弱光を検出する場合であっても一定の出力を得ることができる。
また特に本実施の形態で説明した第１の増幅回路及び第２の増幅回路によりオペアンプに
入力する電圧値を増幅して出力することができるため、オペアンプの安定した動作を行う
ことができる。

また本実施の形態では、光電変換装置を構成する各回路のレイアウトに示すように、第１
のダイオード素子３０３、第２のダイオード素子６０３を隣接して設けることで、対数圧
縮するためのダイオード素子の温度依存性による出力の変動の影響をより低減できる光電
変換装置を得ることができる。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に
対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態５）
本実施の形態では、光電変換装置の作製方法について詳しく述べる。なお、本実施の形態
では、横型接合タイプのＰＩＮフォトダイオードと、薄膜トランジスタ（ＴＦＴ）と、縦
型接合タイプのＰＩＮフォトダイオードと、抵抗素子と、容量素子と、を半導体素子の一
例として示すが、本実施の形態の光電変換装置に用いられる素子はこれらに限定されない
。例えば、記憶素子、インダクタなどを用いることができる。図１７乃至図２２に示す図
において、（Ａ）は上面図、（Ｂ）は（Ａ）で示す上面図の断面図であり、（Ｂ）の断面
図は説明のため実際のサイズより縮尺をかえて示している。

まず透光性を有する基板１７００上に、絶縁膜１７０１、半導体膜１７０２を順に形成す
る。なお、半導体膜１７０２を成膜後、結晶化等の処理を行った後、エッチング処理する
ことにより所望の形状に加工（パターニング）し、図１７（Ｂ）に示すように、島状に分
離された半導体膜１７０２ａ乃至１７０２ｅを得ることができる（図１７（Ａ）、（Ｂ）
）。絶縁膜１７０１及び半導体膜１７０２は、大気に触れることなく連続して形成するこ
とが可能である。なお各半導体膜１７０２ａ乃至１７０２ｅの配置については、図１６で
示した配置図に対応するものであり、各半導体膜の機能についても上記実施の形態で説明
した機能を実現するためのものである。抵抗素子を形成する半導体膜１７０２ｄは、図１
７（Ａ）に示すように半導体膜を延設することにより抵抗素子としている。

基板１７００として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスな
どのガラス基板、石英基板等を用いることができる。プラスチック等の合成樹脂を含む、
可撓性を有する基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製
工程における処理温度に耐え得るのであれば用いることが可能である。本実施の形態では
、基板１７００として、厚さ０．５ｍｍの、無アルカリガラスであるアルミノ珪酸塩ガラ
ス基板（旭硝子社製 商品名ＡＮ１００）を用いる。

絶縁膜１７０１は基板１７００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属
が、半導体膜１７０２中に拡散し、トランジスタなどの半導体素子の特性に悪影響を及ぼ
すのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を
抑えることができるバリア性の高い絶縁材料を用いて、絶縁膜１７０１を形成するのが望
ましい。なお、ガラス基板またはプラスチック基板のように、アルカリ金属やアルカリ土
類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点か
ら基板１７００と半導体膜との間に絶縁膜１７０１を設けることは有効である。しかし、
石英基板など不純物の拡散がさして問題とならない基板１７００を用いる場合は、必ずし
も設ける必要はない。

絶縁膜１７０１は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素、窒化珪素、酸化
窒化珪素、窒化酸化珪素、窒化アルミニウム等の絶縁性を有する材料を用いて形成する。

なお、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多い膜であって
、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉ
ｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆ
ｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が
５０〜７０原子％、窒素が０．５〜１５原子％、珪素が２５〜３５原子％、水素が０．１
〜１０原子％の範囲で含まれる膜をいう。また、窒化酸化珪素膜とは、その組成として、
酸素よりも窒素の含有量が多い膜であって、ＲＢＳ及びＨＦＳを用いて測定した場合に、
濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、珪素が２５〜３５原子
％、水素が１０〜２５原子％の範囲で含まれる膜をいう。但し、酸化窒化珪素または窒化
酸化珪素を構成する原子の合計を１００原子％としたとき、窒素、酸素、珪素及び水素の
含有比率が上記の範囲内に含まれるものとする。

絶縁膜１７０１は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用い
たものであっても良い。本実施の形態では、膜厚５０ｎｍの窒化酸化珪素膜、膜厚１４０
ｎｍの酸化窒化珪素膜を順に積層して絶縁膜１７０１を形成するが、各膜の材質、膜厚、
積層数は、これに限定されるものではない。

酸化珪素膜は、シランと酸素、ＴＥＯＳ（テトラエトキシシラン）と酸素等の組み合わせ
の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の
方法によって形成することができる。また、窒化珪素膜は、代表的には、シランとアンモ
ニアの混合ガスを用い、プラズマＣＶＤによって形成することができる。また、酸化窒化
珪素膜、窒化酸化珪素膜は、代表的には、シランと一酸化二窒素の混合ガスを用い、プラ
ズマＣＶＤによって形成することができる。

半導体膜１７０２は、絶縁膜１７０１を形成した後、大気に曝さずに形成することが望ま
しい。半導体膜１７０２の膜厚は２０〜２００ｎｍ（望ましくは４０〜１７０ｎｍ、好ま
しくは５０〜１５０ｎｍ）とする。なお、半導体膜１７０２は、非晶質半導体、多結晶半
導体、微結晶（セミアモルファス若しくはマイクロクリスタル）半導体などを用いること
ができる。半導体膜１７０２は、スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等
により形成することができる。

または、半導体膜１７０２として単結晶半導体を用いた透光性のＳＯＩ構造を有する基板
などを用いてトランジスタを形成してもよい。これらにより、特性やサイズや形状などの
バラツキが少なく、電流供給能力が高く、サイズの小さいトランジスタを製造することが
できる。これらのトランジスタを用いると、回路の低消費電力化、又は回路の高集積化を
図ることができる。

また、半導体膜に用いられる半導体の材料として、シリコン（Ｓｉ）、ゲルマニウム（Ｇ
ｅ）などの単体のほかＧａＡｓ、ＩｎＰ、ＳｉＣ、ＺｎＳｅ、ＧａＮ、ＳｉＧｅなどのよ
うな化合物半導体も用いることができる。また酸化物半導体である酸化亜鉛（ＺｎＯ）、
酸化スズ（ＳｎＯ_２）なども用いることができ、ＺｎＯを半導体膜に用いる場合、ゲート
絶縁膜としてＹ_２Ｏ_３、Ａｌ_２Ｏ_３、ＴｉＯ_２、それらの積層などを用いると良く、ゲー
ト電極、半導体膜に接する導電膜として、ＩＴＯ、Ａｕ、Ｔｉなどを用いるとよい。

非晶質半導体膜は、例えば半導体として珪素を用いる場合、珪素を含む気体をグロー放電
分解することにより形成することができる。珪素を含む気体としては、ＳｉＨ_４、Ｓｉ_２
Ｈ_６が挙げられる。この珪素を含む気体を、水素、水素及びヘリウムで希釈して用いても
良い。

微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定
状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導
体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対し
て法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマン
スペクトルが単結晶シリコンを示す５２０ｃｍ^−１よりも低波数側に、シフトしている。
即ち、単結晶シリコンを示す５２０ｃｍ^−１とアモルファスシリコンを示す４８０ｃｍ^−
１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリ
ングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含
ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ま
せて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる
。

この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、ま
たは周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる
。代表的には、ＳｉＨ_４、Ｓｉ_２Ｈ_６、ＳｉＨ_２Ｃｌ_２、ＳｉＨＣｌ_３、ＳｉＣｌ_４、Ｓ
ｉＦ_４などの珪素を含む化合物を水素で希釈して用いることで、微結晶半導体膜を形成す
ることができる。また、珪素を含む化合物及び水素に加え、ヘリウム、アルゴン、クリプ
トン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形
成することができる。これらのときの珪化水素などの珪素を含む化合物に対して、水素の
流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１
００倍とする。

多結晶半導体を用いた半導体膜は、非晶質半導体膜または微結晶半導体膜を、レーザ結晶
化法、熱結晶化法、またはニッケルなどの結晶化を助長する触媒元素を用いた熱結晶化法
等を単独で、或いは複数組み合わせて実施することで、形成することができる。また、多
結晶半導体を、スパッタ法、プラズマＣＶＤ法、熱ＣＶＤ法などを用いて、直接形成して
も良い。また、プラズマ法を用いて、多結晶半導体を選択的に基板に形成してもよい。結
晶化を助長する触媒元素を導入せずにレーザ結晶化を行う場合は、レーザ光の照射により
非晶半導体膜が飛散する現象（アブレーション）が生じるのを防ぐために、非晶半導体膜
にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱し、非晶半導体膜が含有
する水素濃度を１×１０^２０ａｔｏｍｓ／ｃｍ^３以下とすると良い。

例えばレーザ結晶化を用いて多結晶半導体膜を形成する場合、レーザ結晶化の前に、レー
ザに対する半導体膜の耐性を高めるために、５５０℃、４時間の加熱処理を該半導体膜に
対して行なう。そして連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高
調波のレーザ光を照射することで、大粒径の結晶を得ることができる。例えば、代表的に
は、Ｎｄ：ＹＶＯ_４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高
調波（３５５ｎｍ）を用いるのが望ましい。具体的には、連続発振のＹＶＯ_４レーザから
射出されたレーザ光を非線形光学素子により高調波に変換し、出力１０Ｗのレーザ光を得
る。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形
して、半導体膜に照射する。このときのパワー密度は０．０１〜１００ＭＷ／ｃｍ^２程度
（好ましくは０．１〜１０ＭＷ／ｃｍ^２）が必要である。そして、走査速度を１０〜２０
００ｃｍ／ｓｅｃ程度とし、照射する。

連続発振の気体レーザとして、Ａｒレーザ、Ｋｒレーザなどを用いることが出来る。また
連続発振の固体レーザとして、ＹＡＧレーザ、ＹＶＯ_４レーザ、ＹＬＦレーザ、ＹＡｌＯ
_３レーザ、フォルステライト（Ｍｇ_２ＳｉＯ_４）レーザ、ＧｄＶＯ_４レーザ、Ｙ_２Ｏ_３レ
ーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレー
ザなどを用いることが出来る。

またパルス発振のレーザとして、例えばＡｒレーザ、Ｋｒレーザ、エキシマレーザ、ＣＯ
_２レーザ、ＹＡＧレーザ、Ｙ_２Ｏ_３レーザ、ＹＶＯ_４レーザ、ＹＬＦレーザ、ＹＡｌＯ_３
レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレ
ーザ、銅蒸気レーザまたは金蒸気レーザを用いることができる。

また、パルス発振のレーザ光の発振周波数を１０ＭＨｚ以上とし、通常用いられている数
十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なって
も良い。パルス発振でレーザ光を半導体膜に照射してから半導体膜が完全に固化するまで
の時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われている。よって上記周波数を用いることで
、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照
射できる。したがって、半導体膜中において固液界面を連続的に移動させることができる
ので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜が形成される。具体
的には、含まれる結晶粒の走査方向における幅が１０〜３０μｍ、走査方向に対して垂直
な方向における幅が１〜５μｍ程度の結晶粒の集合を形成することができる。該走査方向
に沿って連続的に成長した単結晶の結晶粒を形成することで、少なくともＴＦＴのチャネ
ル方向には結晶粒界のほとんど存在しない半導体膜の形成が可能となる。

なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを並
行して照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波
のレーザ光とを並行して照射するようにしても良い。

なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。
これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度の
ばらつきによって生じる閾値のばらつきを抑えることができる。

結晶化を助長する触媒元素を用いた熱結晶化法を用いる場合、非晶質半導体膜への触媒元
素の導入の仕方としては、当該触媒元素を非晶質半導体膜の表面又はその内部に存在させ
得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラ
ズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。
このうち溶液を用いる方法は簡便であり、触媒元素の濃度調整が容易である。また、この
とき非晶質半導体膜の表面の濡れ性を改善し、非晶質半導体膜の表面全体に水溶液を行き
渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオ
ゾン水又は過酸化水素による処理等により、非晶質半導体膜の表面に酸化膜を形成するこ
とが望ましい。

そして、非晶質半導体膜へ触媒元素を導入した後、加熱処理（５５０℃〜７５０℃で３分
〜２４時間）を行うことにより、多結晶半導体膜を形成することができる。結晶化を助長
（促進）する触媒元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ル
テニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリ
ジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種
類を用いることができる。

上記結晶化を行った後、多結晶半導体膜から結晶化を助長する触媒元素を除去し、当該触
媒元素の濃度を低減させるため、不純物元素を含む半導体膜を多結晶半導体膜に接するよ
うに形成する。上記不純物元素を含む半導体膜は、ゲッタリングシンクとして機能する。
不純物元素として、Ｎ型を付与する不純物元素、Ｐ型を付与する不純物元素や希ガス元素
などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（
Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴ
ン（Ａｒ）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）から選ばれた一種または複数種を用
いることができる。そして、希ガス元素を含む半導体膜を、結晶化を助長する触媒元素を
含む多結晶半導体膜に接するように形成し、加熱処理（５５０℃〜７５０℃で３分〜２４
時間）を行う。上記加熱処理により、多結晶半導体膜中に含まれる結晶化を助長する触媒
元素は、希ガス元素を含む半導体膜中に移動し、多結晶半導体膜中の結晶化を助長する触
媒元素の濃度は低減する。その後、ゲッタリングシンクとなった希ガス元素を含む半導体
膜を除去する。

本実施の形態では、触媒元素を用いた結晶化方法と、レーザ結晶化法とを組み合わせて、
多結晶珪素を用いた半導体膜を形成する。以下、本実施の形態における具体的な半導体膜
の作製方法について説明する。

本実施の形態では、まず、膜厚５０ｎｍの非晶質珪素膜を絶縁膜１７０１上に形成した後
、重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル溶液を、非晶質珪素膜にスピナー
で塗布する。なお、溶液を用いて触媒元素を添加する方法に代えて、スパッタ法でニッケ
ル元素を全面に散布する方法を用いてもよい。次に、加熱処理（５００℃、１時間）の後
、結晶化のための加熱処理（５５０℃、４時間）を行って、非晶質珪素膜を結晶化させる
ことで、多結晶珪素を有する半導体膜を形成する。

次に、多結晶珪素を有する半導体膜の表面に形成された酸化膜を、希フッ酸等で除去する
。その後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザ光（ＸｅＣ
ｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。

レーザ光には波長４００ｎｍ以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波又は
第３高調波を用いる。ここでは、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザ
光を用い、当該レーザ光を光学系にて１００〜５００ｍＪ／ｃｍ^２に集光し、９０〜９５
％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。本実施の形
態では、繰り返し周波数３０Ｈｚ、パワー密度４７０ｍＪ／ｃｍ^２でレーザ光の照射を大
気中で行なう。

なお、上記レーザ光の照射は、大気中、または酸素雰囲気中で行うため、レーザ光の照射
により表面に酸化膜が形成される。なお、本実施の形態ではパルスレーザを用いた例を示
したが、連続発振のレーザを用いてもよく、半導体膜の結晶化に際し、大粒径の結晶を得
るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適
用するのが好ましい。代表的には、Ｎｄ：ＹＶＯ_４レーザ（基本波１０６４ｎｍ）の第２
高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。

連続発振のレーザを用いる場合には、出力１０Ｗの連続発振のＹＶＯ_４レーザから射出さ
れたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ_４結
晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系
により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。こ
のときのパワー密度は０．０１〜１００ＭＷ／ｃｍ^２程度（好ましくは０．１〜１０ＭＷ
／ｃｍ^２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対し
て相対的に半導体膜を移動させて照射すればよい。

次に、上記レーザ光の照射により形成された酸化膜に加え、オゾン水で、レーザ結晶化後
の多結晶半導体膜の表面を１２０秒処理して、合計１〜５ｎｍの酸化膜からなるバリア層
を多結晶半導体膜の表面に形成する。このバリア層は、結晶化させるために添加した触媒
元素、例えばニッケル（Ｎｉ）を多結晶半導体膜中から除去するために形成する。ここで
はオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有
する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜
の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度
の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザ光
の照射により形成された酸化膜を除去してもよい。

次に、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質
珪素膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚１００ｎｍで成膜する。ここでは、アルゴ
ン元素を含む非晶質珪素膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形
成する。プラズマＣＶＤ法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合、成
膜条件は、モノシランとアルゴンの流量比（ＳｉＨ_４：Ａｒ）を１：９９とし、成膜圧力
を６．６６５Ｐａとし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ^２とし、成膜温度を３５０
℃とする。

その後、６５０℃に加熱された炉に入れて３分の加熱処理を行い、触媒元素を除去（ゲッ
タリング）する。これにより結晶構造を有する半導体膜中の触媒元素濃度が低減される。
炉に代えてランプアニール装置を用いてもよい。

次に、バリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴン元素を
含む非晶質珪素膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお
、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸
化膜からなるバリア層をゲッタリング後に除去することが望ましい。

なお、触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層の形成
、ゲッタリングサイトの形成、ゲッタリングのための加熱処理、ゲッタリングサイトの除
去、バリア層の除去などの工程は不要である。

半導体膜を形成した後、図１８（Ａ）、図１８（Ｂ）に示すように、ダイオード素子を形
成する半導体膜１７０２ａ及び容量素子を構成する半導体膜１７０２ｅに対して、ｐ型を
付与する不純物元素又はｎ型を付与する不純物元素を低濃度に添加し、低濃度不純物領域
１７０３ａ、低濃度不純物領域１７０３ｅを形成する。不純物元素の添加は半導体膜全体
に対して行っても良いし、半導体膜の一部に対して選択的に行っても良い。なお、ＴＦＴ
を構成する半導体膜１７０２ｂ、半導体膜１７０２ｃに対するチャネルドープを行うため
の不純物元素の添加を兼ねるものであってもよい。ｐ型を付与する不純物元素としては、
ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ｎ型
を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。こ
こでは、不純物元素として、ボロン（Ｂ）を用い、当該ボロンが１×１０^１６〜５×１０
^１７／ｃｍ^３の濃度で含まれるよう添加する。

なお、上述した不純物元素の添加は、島状に形成後の半導体膜１７０２ａ乃至１７０２ｅ
に対して行うのではなく、島状に形成する前の半導体膜１７０２に対して行うようにして
も良い。

次に、図１９（Ａ）、図１９（Ｂ）に示すように、半導体膜１７０２ａを用いてダイオー
ド素子１９０１を形成する。また半導体膜１７０２ｂ、半導体膜１７０２ｃを用いて、ｐ
チャネル型トランジスタ１９０２、ｎチャネル型トランジスタ１９０３を形成する。また
半導体膜１７０２ｅを用いて、絶縁層を導電層で挟持することにより形成した容量素子１
９０４を形成する。

具体的にダイオード素子１９０１としては、ｎ型を付与する不純物領域（以下、ｎ型不純
物領域１９０５という）、及びｐ型を付与する不純物領域（ｐ型不純物領域１９０６とい
う）に低濃度不純物領域１７０３ａを挟んで形成する。すなわちｐ型の導電性を有する領
域、ｉ型の導電性を有する領域、及びｎ型の導電性を有する領域が順次隣接して設けられ
た横型接合タイプのＰＩＮ型のダイオードを形成する。

また具体的にｐチャネル型トランジスタ１９０２及びｎチャネル型トランジスタ１９０３
としては、半導体膜１７０２ａ乃至１７０２ｅを覆うようにゲート絶縁膜１９０７を形成
する。そして、ゲート絶縁膜１９０７上に、所望の形状に加工（パターニング）された導
電膜１９０８及び導電膜１９０９を形成する。なお導電膜１９０８及び導電膜１９０９は
、端子部及び容量素子を形成する低濃度不純物領域１７０３ｅ上にも形成される。導電膜
１９０８と、導電膜１９０９とは、順にゲート絶縁膜１９０７上に積層されている。半導
体膜１７０２ｂと重なる導電膜１９０８及び導電膜１９０９が、ｐチャネル型トランジス
タ１９０２のゲート電極となる第１の配線層１９１０として機能する。また半導体膜１７
０２ｃと重なる導電膜１９０８及び導電膜１９０９が、ｐチャネル型トランジスタ１９０
２のゲート電極となる第１の配線層１９１０として機能する。また端子部の導電膜１９０
８及び導電膜１９０９は、光電変換装置の各素子間を電気的に接続するための第１の配線
層１９１０として機能する。また半導体膜１７０２ｅと重なる導電膜１９０８及び導電膜
１９０９が、容量素子１９０４の一方の電極ともなる第１の配線層１９１０として機能す
る。

そして、第１の配線層１９１０、レジストを成膜しパターニングしたものをマスクとして
用い、半導体膜１７０２ａ乃至１７０２ｅにｎ型またはｐ型を付与する不純物を添加する
ことで、トランジスタのソース領域、ドレイン領域、及びＬＤＤ領域として機能する不純
物領域等を形成する。なお図１９（Ｂ）では、トランジスタのソース領域、ドレイン領域
とともに容量素子の他方の電極にも導電性を付与する不純物元素を添加することによって
、容量素子の電極としての機能を付加するものである。なお半導体膜１７０２ａ乃至１７
０２ｅに添加するｎ型を付与する不純物としては、例えばリン（Ｐ）、砒素（Ａｓ）など
がある。また半導体膜１７０２ａ乃至１７０２ｅに添加するｐ型を付与する不純物として
は、例えばボロン（Ｂ）などがある。

なおゲート絶縁膜１９０７として、例えば酸化珪素膜、窒化珪素膜、酸化窒化珪素膜また
は窒化酸化珪素膜等を単層で、または積層させて用いることができる。積層する場合には
、例えば、基板１７００側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするの
が好ましい。またゲート絶縁膜１９０７は、プラズマＣＶＤ法、減圧ＣＶＤ法、スパッタ
法などを用いて形成することができる。例えば、酸化珪素を用いたゲート絶縁膜１９０７
をプラズマＣＶＤ法で形成する場合、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ Ｏｒｔｈｏｓｉ
ｌｉｃａｔｅ）とＯ_２を混合したガスを用い、反応圧力４０Ｐａ、基板温度３００〜４０
０℃、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ^２とし、形成する。

ゲート絶縁膜１９０７は、高密度プラズマ処理を行うことにより半導体膜１７０２ａ乃至
１７０２ｅの表面を酸化または窒化することで形成しても良い。高密度プラズマ処理は、
例えばＨｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素
などの混合ガスとを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行
うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度の
プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（
ＮＨラジカルを含む場合もある）によって、半導体膜１７０２ａ乃至１７０２ｅの表面を
酸化または窒化することにより、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導
体膜１７０２ａ乃至１７０２ｅに接するように形成される。この５〜１０ｎｍの絶縁膜を
ゲート絶縁膜１９０７として用いても良い。

上述した高密度プラズマ処理による半導体膜の酸化または窒化は固相反応で進むため、ゲ
ート絶縁膜と半導体膜の界面準位密度をきわめて低くすることができる。また高密度プラ
ズマ処理により半導体膜を直接酸化または窒化することで、形成される絶縁膜の厚さのば
らつきを抑えることが出来る。また半導体膜が結晶性を有する場合、高密度プラズマ処理
を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界においてのみ酸化
が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲート絶縁膜を形成す
ることができる。高密度プラズマ処理により形成された絶縁膜を、ゲート絶縁膜の一部ま
たは全部に含んで形成されるトランジスタは、特性のばらつきを抑えることができる。

また窒化アルミニウムをゲート絶縁膜１９０７として用いることができる。窒化アルミニ
ウムは熱伝導率が比較的高く、トランジスタで発生した熱を効率的に発散させることがで
きる。またアルミニウムの含まれない酸化珪素や酸化窒化珪素等を形成した後、窒化アル
ミニウムを積層したものをゲート絶縁膜として用いても良い。

本実施の形態では、亜酸化窒素（Ｎ_２Ｏ）とシラン（ＳｉＨ_４）を、１０〜３０Ｐａの圧
力にて用い、マイクロ波（２．４５ＧＨｚ）電力を３〜５ｋＷとして、気相成長法により
、酸化窒化珪素を有する膜厚３０ｎｍのゲート絶縁膜１９０７を形成する。固相反応と気
相成長法による反応を組み合わせることにより、界面準位密度が低く絶縁耐圧の優れたゲ
ート絶縁膜１９０７を形成することができる。

また、ゲート絶縁膜１９０７として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタ
ン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁膜１９０７に高誘電
率材料を用いることにより、ゲートリーク電流を低減することができる。

また、本実施の形態では積層された２つの導電膜１９０８、導電膜１９０９を用いて、第
１の配線層１９１０を形成しているが、この構成に限定されない。導電膜１９０８、導電
膜１９０９の代わりに、単層の導電膜を用いて第１の配線層１９１０を形成しても良いし
、積層した３つ以上の導電膜を用いて第１の配線層１９１０を形成しても良い。３つ以上
の導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の
積層構造を採用するとよい。

第１の配線層１９１０を形成するための導電膜は、タンタル（Ｔａ）、タングステン（Ｗ
）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム
（Ｃｒ）、ニオブ（Ｎｂ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ
）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オス
ミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）等を用い
ることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化
合物を用いても良い。または、半導体膜に導電性を付与するリン等の不純物元素をドーピ
ングした、多結晶珪素などの半導体を用いて形成しても良い。

また、第１の配線層１９１０を形成するための導電膜として、可視光に対して透光性を有
する導電材料を用いることもできる。透光性の導電材料としては、インジウム錫酸化物（
ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ
、酸化亜鉛等を用いることができる。また、第１の配線層１９１０を形成するための導電
膜として、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ Ｚ
ｉｎｃ Ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ガリウム（Ｇａ）をドープしたＺｎＯ、
酸化スズ（ＳｎＯ_２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを
含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むイン
ジウム錫酸化物などを用いてもよい。

本実施の形態では、１層目の導電膜１９０８として窒化タンタルまたはタンタル（Ｔａ）
を、２層目の導電膜１９０９としてタングステン（Ｗ）を用いる。２つの導電膜の組み合
わせとして、本実施の形態で示した例の他に、窒化タングステンとタングステン、窒化モ
リブデンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げられる
。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の工程
において、熱活性化を目的とした加熱処理を行うことができる。また、２層目の導電膜の
組み合わせとして、例えば、Ｎ型を付与する不純物がドーピングされた珪素とニッケルシ
リサイド、Ｎ型を付与する不純物がドーピングされたＳｉとＷＳｉｘ等も用いることが出
来る。

導電膜１９０８、導電膜１９０９の形成にはＣＶＤ法、スパッタリング法等を用いること
が出来る。上述した２層の導電膜で第１の配線層１９１０を形成する場合、１層目の導電
膜１９０８を２０〜１００ｎｍの厚さで形成し、２層目の導電膜１９０９を１００〜４０
０ｎｍの厚さで形成する。本実施の形態では、窒化タンタルまたはタンタル（Ｔａ）を有
する１層目の導電膜１９０８を３０ｎｍの膜厚とし、タングステン（Ｗ）を有する２層目
の導電膜１９０９を１７０ｎｍの膜厚とした。

なお、第１の配線層１９１０を形成する際に用いるマスクとして、レジストの代わりに酸
化珪素、酸化窒化珪素等をマスクとして用いてもよい。この場合、パターニングして酸化
珪素、酸化窒化珪素等のマスクを形成する工程が加わるが、エッチング時におけるマスク
の膜減りがレジストよりも少ないため、所望の形状を有する第１の配線層１９１０を形成
することができる。またマスクを用いずに、液滴吐出法を用いて選択的に第１の配線層１
９１０を形成しても良い。なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出
または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などが
その範疇に含まれる。

なお、第１の配線層１９１０を形成する際に、用いる導電膜の材料によって、最適なエッ
チングの方法、エッチャントの種類を適宜選択すれば良い。以下、１層目の導電膜１９０
８として窒化タンタルを、２層目の導電膜１９０９としてタングステンを用いる場合のエ
ッチングの方法の一例について、具体的に説明する。

まず、窒化タンタル膜を形成した後、窒化タンタル膜上にタングステン膜を形成する。そ
して、タングステン膜上にマスクを形成し、第１のエッチングを行う。第１のエッチング
では、まず第１のエッチング条件を用いた後に、第２のエッチング条件を用いる。第１の
エッチング条件では、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ
：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ_４とＣｌ_２とＯ_２
とを用い、それぞれのガス流量比を２５：２５：１０（ｓｃｃｍ）とし、１Ｐａの圧力で
コイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し
てエッチングを行う。そして、基板側（試料ステージ）にも１５０ＷのＲＦ（１３．５６
ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチン
グ条件を用いることにより、タングステン膜を、その端部がテーパー形状になるようにエ
ッチングすることができる。

次に、第２のエッチング条件を用いてエッチングを行う。第２のエッチング条件は、エッ
チング用ガスにＣＦ_４とＣｌ_２とを用い、それぞれのガス流量比を３０：３０（ｓｃｃｍ
）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投
入してプラズマを生成して約３０秒程度のエッチングを行う。基板側（試料ステージ）に
も２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印
加する。ＣＦ_４とＣｌ_２を混合した第２のエッチング条件ではタングステン膜及び窒化タ
ンタル膜とも同程度にエッチングされる。

上記第１のエッチングでは、マスクの形状を適したものとすることにより、基板側に印加
するバイアス電圧の効果により窒化タンタル膜及びタングステン膜の端部が、角度１５〜
４５°程度のテーパー形状となる。なお、ゲート絶縁膜１９０７のうち、第１のエッチン
グにより露出した部分は、エッチングの条件にもよるが、その他の窒化タンタル膜及びタ
ングステン膜で覆われている部分よりも、多少エッチングされて薄くなる。

次いで、マスクを除去せずに第２のエッチングを行う。第２のエッチングでは、エッチン
グガスにＣＦ_４とＣｌ_２とＯ_２とを用い、タングステン膜を選択的にエッチングする。こ
の時、第２のエッチングにより、タングステン膜が優先的にエッチングされるが、窒化タ
ンタル膜はほとんどエッチングされない。

上述した第１のエッチング及び第２のエッチングにより、窒化タンタルを用いた導電膜１
９０８と、導電膜１９０８よりも幅の狭い、タングステンを用いた導電膜１９０９とを、
形成することができる。

上記一連の工程によって、ダイオード素子１９０１と、ｐチャネル型トランジスタ１９０
２と、ｎチャネル型トランジスタ１９０３と、容量素子１９０４とを形成することができ
る。なお、各素子の作製方法は、上述した工程に限定されない。

そして図１９（Ｂ）に示すように、ダイオード素子１９０１、ｐチャネル型トランジスタ
１９０２、ｎチャネル型トランジスタ１９０３、容量素子１９０４、端子部、抵抗素子を
覆うように、絶縁膜１９１１を形成する。絶縁膜１９１１は必ずしも設ける必要はないが
、絶縁膜１９１１を形成することで、アルカリ金属やアルカリ土類金属などの不純物が、
ｐチャネル型トランジスタ１９０２、ｎチャネル型トランジスタ１９０３へ侵入するのを
防ぐことが出来る。具体的に絶縁膜１９１１として、窒化珪素、窒化酸化珪素、酸化窒化
珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。本実
施の形態では、ＣＶＤ法により膜厚３０ｎｍ程度の酸化窒化珪素膜形成し、絶縁膜１９１
１として用いる。

絶縁膜１９１１を形成した後、不純物領域の加熱処理による活性化を行っても良い。例え
ば、加熱処理は、４８０℃、１時間、窒素雰囲気中においてを行えばよい。加熱処理には
、ファーネスアニール炉を用いる熱アニール法、レーザーアニール法またはラピッドサー
マルアニール法（ＲＴＡ法）などを用いることが出来る。

次に、絶縁膜１９１１上に、絶縁膜１９１２と絶縁膜１９１３とを、順に積層するように
形成する。絶縁膜１９１２と絶縁膜１９１３は、アクリル、ポリイミド、ベンゾシクロブ
テン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また
上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、
窒化珪素、酸化窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロン
ガラス）、アルミナ等を用いることができる。シロキサン系樹脂は、シリコン（Ｓｉ）と
酸素（Ｏ）との結合で骨格構造が構成される材料である。置換基として、水素の他、フッ
素、フルオロ基、有機基（例えばアルキル基、芳香族炭化水素）のうち、少なくとも１種
を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、
絶縁膜１９１２と絶縁膜１９１３とを形成しても良い。

絶縁膜１９１２と絶縁膜１９１３の形成には、その材料に応じて、ＣＶＤ法、スパッタ法
、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、
スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコー
ター、ナイフコーター等を用いることができる。

本実施の形態では、絶縁膜１９１２として、ＣＶＤ法で形成した膜厚１００ｎｍの、水素
を含む窒化酸化珪素膜を用い、絶縁膜１９１３としてＣＶＤ法で形成した、膜厚９００ｎ
ｍの酸化窒化珪素膜を用いる。

なお、本実施の形態では、絶縁膜１９１１、絶縁膜１９１２及び絶縁膜１９１３が層間絶
縁膜として機能しているが、単層の絶縁膜を層間絶縁膜として用いても良いし、積層させ
た２層の絶縁膜、或いは積層させた４層以上の絶縁膜を、層間絶縁膜として用いても良い
。

また絶縁膜１９１２と絶縁膜１９１３とを形成後には、加熱処理を３００〜５５０℃、１
〜１２時間の条件で行うと良い。本実施の形態では、窒素雰囲気中において、４１０℃、
１時間の加熱処理を行う。上記加熱処理を行うことで、絶縁膜１９１２に含まれる水素に
より、半導体膜１７０２ａ乃至１７０２ｅのダングリングボンドを終端させることができ
る。上記加熱処理には、ファーネスアニール炉を用いる熱アニール法、レーザーアニール
法またはラピッドサーマルアニール法（ＲＴＡ法）などを用いることが出来る。加熱処理
により、水素化のみならず、半導体膜１７０２ａ乃至１７０２ｅに添加された不純物元素
の活性化も行うことが出来る。また、ダングリングボンドを終端させる水素化の他の手段
として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。

なお、絶縁膜１９１３としてシロキサンを用いた絶縁膜を用いる場合は、絶縁膜１９１２
を形成した後、半導体膜１７０２ａ乃至１７０２ｅを水素化するための加熱処理を行って
から、次に絶縁膜１９１３を形成しても良い。

なお、本実施の形態では、シングルゲート構造のトランジスタについて例示しているが、
ダブルゲート構造などのマルチゲート構造でもよい。また、インクジェットや印刷法を用
いて形成したトランジスタなどを用いることができる。これらにより、室温で製造、低真
空度で製造、又は大型基板上に製造することができる。また、マスク（レチクル）を用い
なくても製造することが可能となるため、トランジスタのレイアウトを容易に変更するこ
とができる。さらに、レジストを用いる必要がないので、材料費が安くなり、工程数を削
減できる。さらに、必要な部分にのみ膜を付けるため、全面に成膜した後でエッチングす
る、という製法よりも、材料が無駄にならず、低コストにできる。

または、有機半導体を有するトランジスタ等を用いることができる。これらにより、可撓
性を有する基板上にトランジスタを形成することができるため、衝撃に強い光電変換装置
を形成することができる。

次に、半導体膜１７０２ａ乃至１７０２ｅ、及び第１の配線層１９１０がそれぞれ一部露
出するように、ゲート絶縁膜１９０７、絶縁膜１９１１、絶縁膜１９１２、絶縁膜１９１
３にコンタクトホールを形成する。そして図２０（Ｂ）に示すように、該コンタクトホー
ルを介して半導体膜１７０２ａに接する導電膜２００１と、該コンタクトホールを介して
半導体膜１７０２ｂに接する導電膜２００２と、該コンタクトホールを介して半導体膜１
７０２ｃに接する導電膜２００３と、該コンタクトホールを介して端子部の第１の配線層
に接する導電膜２００４と、該コンタクトホールを介して半導体膜１７０２ｅに接する導
電膜２００５と、を形成する。なお、図２０（Ｂ）導電膜２００１乃至導電膜２００５は
、光電変換装置の各素子間の電気的接続を取るための図２０（Ａ）に示す第２の配線層２
００６として機能するものである。

第２の配線層２００６は、ＣＶＤ法やスパッタリング法等により形成することができる。
具体的に第２の配線層２００６として、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル
（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａ
ｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等
を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を
含む化合物を用いても良い。第２の配線層２００６は、上記金属を有する単数の膜を、ま
たは上記金属を有する積層された複数の膜を、用いることが出来る。

特にチタン、モリブデン、チタンまたはモリブデンを主成分とする合金、チタンまたはモ
リブデンを含む化合物は、耐熱性が高く、後に形成されるフォトダイオードの半導体膜と
接する部分が電蝕されにくく、半導体膜内への導電膜材料の拡散が抑えられるので、導電
膜２００１、導電膜２００２、導電膜２００３、導電膜２００５として用いるのに適して
いる。本実施の形態では、膜厚４００ｎｍのチタン膜を絶縁膜１９１３上に形成し、該チ
タン膜を所望の形状に加工することで、第２の配線層２００６を形成する。

次に、図２１（Ａ）、（Ｂ）に示すように、絶縁膜１９１３上に、Ｐ型の導電性を有する
半導体膜２１０１と、Ｉ型の導電性を有する半導体膜２１０２と、Ｎ型の導電性を有する
半導体膜２１０３とを、導電膜２００３に接するように順に積層して形成し、これらの積
層された半導体膜を所望の形状に加工することで、フォトダイオード２１０４を形成する
。

Ｐ型の半導体膜２１０１は、周期表第１３属の不純物元素、例えばホウ素（Ｂ）を含んだ
セミアモルファス（微結晶、マイクロクリスタルともいう）シリコン膜をプラズマＣＶＤ
法にて成膜して形成すればよい。

微結晶シリコン膜を形成する方法の一例は、シランガスと水素及び／又は希ガスを混合し
てグロー放電プラズマにより成膜する方法が挙げられる。シランは水素及び／又は希ガス
で１０倍から２０００倍に希釈される。そのため多量の水素及び／又は希ガスが必要とさ
れる。基板の加熱温度は１００℃〜３００℃、好ましくは１２０℃〜２２０℃で行う。微
結晶シリコンの成長を促進するためには、微結晶シリコン膜の成長表面を水素で不活性化
し、１２０℃〜２２０℃で成膜を行うことが好ましい。成膜処理中、活性種であるＳｉＨ
ラジカル、ＳｉＨ_２ラジカル、ＳｉＨ_３ラジカルは結晶核を基に結晶成長する。また、シ
ラン等のガス中にＧｅＨ_４、ＧｅＦ_４などの水素化ゲルマニウム、フッ化ゲルマニウムを
混合する、あるいはシリコンに炭素又はゲルマニウムを加え、エネルギーバンド幅を調節
しても良い。シリコンに炭素を加えた場合は、エネルギーバンド幅が広がり、またシリコ
ンにゲルマニウムを加えた場合は、エネルギーバンド幅が狭まる。

Ｉ型の半導体膜２１０２は、例えばプラズマＣＶＤ法で微結晶シリコン膜を形成すればよ
い。なお、Ｉ型の半導体とは、該半導体に含まれるＰ型若しくはＮ型を付与する不純物が
１×１０^２０ｃｍ^−３以下の濃度であり、酸素及び窒素が１×１０^２０ｃｍ^−３以下の濃
度であり、暗伝導度に対して光伝導度が１００倍以上である半導体を指す。このＩ型の半
導体には、周期表第１３族若しくは第１５族の不純物元素を有するものも、その範疇に含
む。すなわち、Ｉ型の半導体は、価電子制御を目的とした不純物元素を意図的に添加しな
いときに弱いＮ型の電気伝導性を示すので、Ｉ型の半導体膜は、Ｐ型を付与する不純物元
素を成膜と同時に、或いは成膜後に、意図的若しくは非意図的に添加されたものをその範
疇に含む。

またＮ型の半導体膜２１０３は、周期表第１５属の不純物元素、例えばリン（Ｐ）を含む
微結晶シリコン膜を形成してもよいし、微結晶シリコン膜を形成後、周期表第１５属の不
純物元素を導入してもよい。

また、Ｐ型の半導体膜２１０１、Ｉ型の半導体膜２１０２、Ｎ型の半導体膜２１０３とし
て、微結晶半導体だけではなく、アモルファス半導体を用いてもよい。また、Ｐ型の半導
体膜２１０１、Ｉ型の半導体膜２１０２、Ｎ型の半導体膜２１０３として、前記の触媒や
レーザ結晶化処理により形成される多結晶半導体を用いても良い。さらには、Ｐ型の半導
体膜２１０１、Ｉ型の半導体膜２１０２、Ｎ型の半導体膜２１０３として、スマートカッ
ト法により形成される単結晶半導体を用いていても良い。微結晶半導体、または単結晶半
導体を用いて形成されるフォトダイオードは、基板面内における特性のばらつきを低減す
ることができる。

本実施の形態では、Ｐ型の半導体膜２１０１の膜厚が６０ｎｍ、Ｉ型の半導体膜２１０２
の膜厚が４００ｎｍ、Ｎ型の半導体膜２１０３の膜厚が８０ｎｍとなるように、フォトダ
イオード２１０４を形成する。

次に、図２１（Ａ）、（Ｂ）に示すように、導電膜２００１乃至導電膜２００５及びフォ
トダイオード２１０４を覆うように、絶縁膜１９１３上に絶縁膜２１０５を形成する。絶
縁膜２１０５は、フォトダイオード２１０４、またはｐチャネル型トランジスタ１９０２
、ｎチャネル型トランジスタ１９０３への、水分または有機物等の不純物の混入を防ぐこ
とができる、バリア性の高い絶縁性の材料で形成するのが望ましい。例えば、絶縁膜２１
０５は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素、窒化珪素、酸化窒化珪素、
窒化酸化珪素、窒化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）等の材料を用
いれば良い。本実施の形態では、ＣＶＤ法により形成した膜厚１００ｎｍの窒化珪素膜を
、絶縁膜２１０５として用いる。

次に、絶縁膜２１０５上に絶縁膜２１０６を形成する。絶縁膜２１０６として、アクリル
、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材
料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、
シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、ＰＳＧ（リンガ
ラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることができる。

本実施の形態では、有機シランガスを用いて化学気相成長法により形成される、膜厚８０
０ｎｍの酸化珪素膜を、絶縁膜２１０６として用いる。有機シランガスとしては、珪酸エ
チル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、テトラメチルシラン（ＴＭＳ：化学式
Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチ
ルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリ
エトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ
（ＣＨ_３）_２）_３）等のシリコン含有化合物を用いることができる。

次に、図２２（Ａ）、図２２（Ｂ）に示すように、第２の配線層２００６と、フォトダイ
オード２１０４が有するＮ型の半導体膜２１０３とが、それぞれ一部露出するように、絶
縁膜２１０５及び絶縁膜２１０６にコンタクトホールを形成する。そして、該コンタクト
ホールを介して、フォトダイオード２１０４のＮ型の半導体膜２１０３及び第２の配線層
２００６に接する導電膜２２０１を、絶縁膜２１０６上に形成する。

導電膜２２０１は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的
に、導電膜２２０１として、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、
モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（
Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いるこ
とが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物
を用いても良い。導電膜２２０１は、上記金属を有する単数の膜を、または上記金属を有
する積層された複数の膜を、用いることが出来る。

特にチタン、モリブデン、チタンまたはモリブデンを主成分とする合金、チタンまたはモ
リブデンを含む化合物は、耐熱性が高く、Ｎ型の半導体膜２１０３と接する部分が電蝕さ
れにくく、Ｎ型の半導体膜２１０３、Ｉ型の半導体膜２１０２、Ｐ型の半導体膜２１０１
内への導電膜材料の拡散が抑えられるので、導電膜２２０１として用いるのに適している
。本実施の形態では、スパッタ法を用いて膜厚２００ｎｍのチタン膜を絶縁膜２１０６上
に形成し、該チタン膜を所望の形状に加工することで、導電膜２２０１を形成する。

次に、図２２（Ａ）、図２２（Ｂ）に示すように、導電膜２２０１を覆うように、絶縁膜
２１０６上に絶縁膜２２０２を形成する。絶縁膜２２０２は、フォトダイオード２１０４
、またはｐチャネル型トランジスタ１９０２、ｎチャネル型トランジスタ１９０３への、
水分または有機物等の不純物の混入を防ぐことができる、バリア性の高い絶縁性の材料で
形成するのが望ましい。例えば、絶縁膜２２０２は、ＣＶＤ法やスパッタリング法等を用
いて、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、ダイヤモ
ンドライクカーボン（ＤＬＣ）等の材料を用いれば良い。本実施の形態では、ＣＶＤ法に
より形成した膜厚１００ｎｍの窒化珪素膜を、絶縁膜２２０２として用いる。

次に、絶縁膜２２０２上に、膜厚が１μｍ乃至３０μｍ程度の封止膜２２０３を形成する
。封止膜２２０３を形成することで、外部ストレスからフォトダイオード２１０４、ｐチ
ャネル型トランジスタ１９０２、ｎチャネル型トランジスタ１９０３などの半導体素子を
保護することができる。本実施の形態では、感光性のエポキシ−フェノール系樹脂である
オームコート（ナミックス株式会社製）を用い、２５μｍの厚さで封止膜２２０３を形成
する。

次に、図２２（Ａ）、図２２（Ｂ）に示すように、封止膜２２０３を部分的に除去した後
、第２の配線層２００６が部分的に露出するように、絶縁膜２１０６にコンタクトホール
を形成する。そして、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分
散させた導電性のペーストを用い、コンタクトホールを介して第２の配線層に接続された
導電膜２２０４を封止膜２２０３上に形成する。導電膜２２０４は、スクリーン印刷法な
どの印刷法を用い、１μｍ〜数十μｍの膜厚、好ましくは１０〜２０μｍの膜厚となるよ
うに形成する。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（
Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）お
よびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子を用いるこ
とができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒
、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いること
ができる。代表的には、エポキシ樹脂、シリコン樹脂等の有機樹脂が挙げられる。また、
導電膜２２０４を形成する際、導電性のペーストを印刷した後に、該ペーストを焼成する
ことが好ましい。本実施の形態では、ニッケルを導電体粒子として用いたペーストで、膜
厚１５μｍ程度になるように、導電膜２２０４を形成する。

なお、上記封止膜２２０３に用いられる樹脂や、導電膜２２０４に用いられる導電性のペ
ーストは、無機の絶縁膜に比べて比較的多く水分を含んでいる。上述したように、バリア
性の高い絶縁膜２１０６及び絶縁膜２２０２によって、フォトダイオード２１０４、ｐチ
ャネル型トランジスタ１９０２、ｎチャネル型トランジスタ１９０３を囲むことで、上記
樹脂やペーストに含まれる水分または有機物等の不純物が、フォトダイオード２１０４、
またはｐチャネル型トランジスタ１９０２、ｎチャネル型トランジスタ１９０３に混入す
るのを防ぐことができるので、好ましい。

なお、導電膜２２０４は、樹脂を用いているので平坦性は高いが、ハンダとの密着性に乏
しい。よって、ハンダとの密着性が高い導電材料で形成された導電膜２２０４上に、同じ
くハンダとの密着性が高い導電材料で形成された電極２２０５を導電膜２２０４上に、そ
れぞれ形成する。本実施の形態では電極２２０５として、スパッタ法を用いて、膜厚１５
０ｎｍのチタン膜２２０６と、膜厚７５０ｎｍのニッケル膜２２０７と、膜厚５０ｎｍの
金膜２２０８とを順に積層して形成する。

上記一連の工程によって、光電変換装置を形成することができる。

なお、実際には、大面積を有する基板上に複数の光電変換装置が形成されるので、上記一
連の工程が終了した後に、各光電変換装置を分離するように、ダイシング法またはレーザ
カット法などを用いて、基板を分断する。

基板１７００を分断する前に、半導体素子が形成されている面とは反対の面（裏面）側か
ら、ガラス研磨機、ガラス研削機などで基板１７００を研磨または研削し、薄くしておい
ても良い。基板１７００を薄くしておくことで、基板１７００を分断するのに用いる切削
工具の消耗を低減することが可能となる。また、基板１７００を薄くすることで、光電変
換装置の薄型化を実現することができる。なお、化学的機械研磨を行うことで、基板１７
００を薄くするようにしても良い。基板１７００を薄くする工程は、例えば導電膜２２０
４を形成した後、電極２２０５を形成する前に行うことができる。

また、基板１７００の裏面に、カラーフィルタとして機能する着色層を形成しても良い。
着色層は、特定の波長領域の可視光を優先的に透過することができる層であればよく、例
えば顔料を分散させた樹脂などを用いることができる。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に
対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態６）
上記実施の形態の光電変換装置は、対数圧縮するためのダイオード素子の温度依存性によ
る出力の影響を低減して出力を得ることを可能とし、光電変換素子の検出限界未満の微弱
光を検出する場合に一定の出力を得ることができるといった特徴を有している。よって、
上記実施の形態の光電変換装置を具備する電子機器は、光電変換装置をその構成要素に追
加することに伴って、外部温度の変化にも関わらず、暗所での光の検出を行うことができ
る。光電変換装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画
像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記
録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができ
る。その他に、上記実施の形態の光電変換装置を用いることができる電子機器として、携
帯電話、携帯型ゲーム機または電子書籍、ビデオカメラ、デジタルスチルカメラなどのカ
メラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステ
ム、音響再生装置（カーオーディオ、オーディオコンポ等）、などが挙げられる。これら
電子機器の具体例を図２３に示す。

図２３（Ａ）は表示装置であり、筐体５００１、表示部５００２、センサ部５００３等を
有する。上記実施の形態の光電変換装置は、センサ部５００３に用いることができる。セ
ンサ部５００３は外光の強度を検知する。表示装置は、検知した外光の強度に合わせて、
表示部５００２の輝度のコントロールを行うことができる。外光の強度に合わせて表示部
５００２の輝度のコントロールすることで、表示装置の消費電力を抑えることができる。
なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全
ての情報表示用表示装置が含まれる。

図２３（Ｂ）は携帯電話であり、本体５１０１、表示部５１０２、音声入力部５１０３、
音声出力部５１０４、操作キー５１０５、センサ部５１０６等を有する。センサ部５１０
６は外光の強度を検知する。携帯電話は、検知した外光の強度に合わせて、表示部５１０
２または操作キー５１０５の輝度のコントロールを行うことができる。外光の強度に合わ
せて表示部５１０２または操作キー５１０５の輝度のコントロールすることで、携帯電話
の消費電力を抑えることができる。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に
対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

１００ 光電変換装置
１０１ 光電変換回路
１０２ 基準電圧生成回路
１０３ 演算回路
１０４ 出力回路
２００ 光電変換装置
２０１ 内部抵抗
３００ 基板温度
３０１ 光電変換素子
３０２ カレントミラー回路
３０３ ダイオード素子
３０４ ｎチャネル型トランジスタ
３０５ ｎチャネル型トランジスタ
５０１ 光電変換素子
５０２ カレントミラー回路
５０３ ダイオード素子
５０４ ｐチャネル型トランジスタ
５０５ ｐチャネル型トランジスタ
６０１ 抵抗素子
６０２ カレントミラー回路
６０３ ダイオード素子
６０４ ｎチャネル型トランジスタ
６０５ ｎチャネル型トランジスタ
７０１ 抵抗素子
７０２ オペアンプ
７０３ ｎチャネル型トランジスタ
７０４ ｐチャネル型トランジスタ
７０５ カレントミラー回路
７０６ ｐチャネル型トランジスタ
７０７ ｐチャネル型トランジスタ
８０１ 抵抗素子
８０２ 電流源回路
８０３ カレントミラー回路
８０４ 差動増幅回路
８０５ 容量素子
８０６ ｐチャネル型トランジスタ
８０７ ｎチャネル型トランジスタ
８０８ ｎチャネル型トランジスタ
８０９ ｎチャネル型トランジスタ
８１０ ｐチャネル型トランジスタ
８１１ ｐチャネル型トランジスタ
８１２ ｎチャネル型トランジスタ
８１３ ｎチャネル型トランジスタ
１００１ ｎチャネル型トランジスタ
１１００ 光電変換装置
１１０１ 増幅回路
１１０２ 増幅回路
１２０１ ｎチャネル型トランジスタ
１２０２ ｎチャネル型トランジスタ
１２０３ ｎチャネル型トランジスタ
１２０４ ｎチャネル型トランジスタ
１５０１ 抵抗素子
１５０２ ｎチャネル型トランジスタ
１６００ 光電変換装置
１７００ 基板
１７０１ 絶縁膜
１７０２ 半導体膜
１９０１ ダイオード素子
１９０２ ｐチャネル型トランジスタ
１９０３ ｎチャネル型トランジスタ
１９０４ 容量素子
１９０５ ｎ型不純物領域
１９０６ ｐ型不純物領域
１９０７ ゲート絶縁膜
１９０８ 導電膜
１９０９ 導電膜
１９１０ 配線層
１９１１ 絶縁膜
１９１２ 絶縁膜
１９１３ 絶縁膜
２００１ 導電膜
２００２ 導電膜
２００３ 導電膜
２００４ 導電膜
２００５ 導電膜
２００６ 配線層
２１０１ 半導体膜
２１０２ 半導体膜
２１０３ 半導体膜
２１０４ フォトダイオード
２１０５ 絶縁膜
２１０６ 絶縁膜
２２０１ 導電膜
２２０２ 絶縁膜
２２０３ 封止膜
２２０４ 導電膜
２２０５ 電極
２２０６ チタン膜
２２０７ ニッケル膜
２２０８ 金膜
５００１ 筐体
５００２ 表示部
５００３ センサ部
５１０１ 本体
５１０２ 表示部
５１０３ 音声入力部
５１０４ 音声出力部
５１０５ 操作キー
５１０６ センサ部
１７０２ａ 半導体膜
１７０２ｂ 半導体膜
１７０２ｃ 半導体膜
１７０２ｄ 半導体層
１７０２ｅ 半導体膜
１７０３ａ 低濃度不純物領域
１７０３ｅ 低濃度不純物領域

Claims (2)

1. オペアンプと、第１のトランジスタと、第２のトランジスタとを有し、
   前記オペアンプの出力端子は、前記第１のトランジスタのゲートに電気的に接続され、
   前記オペアンプの出力端子は、前記第２のトランジスタのゲートに電気的に接続され、
   前記第１のトランジスタの第１端子は、前記第２のトランジスタの第１端子に電気的に接続され、
   前記第１のトランジスタの第１端子及び前記第２のトランジスタの第１端子は、前記オペアンプの反転入力端子に電気的に接続され、
   前記オペアンプの反転入力端子に第１の信号が入力され、
   前記オペアンプの非反転入力端子に第２の信号が入力され、
   前記第１のトランジスタが導通状態のときは前記第２のトランジスタは非導通状態であり、
   前記第１のトランジスタが非導通状態のときは前記第２のトランジスタは導通状態であることを特徴とする電子機器。
2. オペアンプと、第１のトランジスタと、第２のトランジスタと、カレントミラー回路とを有し、
   前記オペアンプの出力端子は、前記第１のトランジスタのゲートに電気的に接続され、
   前記オペアンプの出力端子は、前記第２のトランジスタのゲートに電気的に接続され、
   前記第１のトランジスタの第１端子は、前記第２のトランジスタの第１端子に電気的に接続され、
   前記第１のトランジスタの第１端子及び前記第２のトランジスタの第１端子は、前記オペアンプの反転入力端子に電気的に接続され、
   前記第１のトランジスタの第２端子は、前記カレントミラー回路の入力端子に電気的に接続され、
   前記オペアンプの反転入力端子に第１の信号が入力され、
   前記オペアンプの非反転入力端子に第２の信号が入力され、
   前記第１のトランジスタが導通状態のときは前記第２のトランジスタは非導通状態であり、
   前記第１のトランジスタが非導通状態のときは前記第２のトランジスタは導通状態であることを特徴とする電子機器。

Images