JP2010010286A - 光電変換装置、並びに当該光電変換装置を具備するフォトｉｃ及び電子機器 - Google Patents

Abstract

【課題】入射光量が小さい場合であっても照度の検出ができ、低照度領域での照度の分解能を向上させた光電変換装置を提供することを課題とする。
【解決手段】光電変換素子と、光電変換素子の光電流を増幅する増幅回路と、第１のスイッチを介してリセット電位が供給され、第２のスイッチを介して増幅回路で増幅された電流に応じた充電または放電がなされる第１の容量素子と、第１の容量素子の一方の電極の電位と参照電位を比較するためのコンパレータと、コンパレータの出力に応じてパルスを出力するパルス出力回路と、定電流回路より定電流が供給される第２の容量素子と、第２の容量素子の一方の電極に電気的に接続され、パルスに応じて一方の端子と他方の端子との導通または非導通が制御される第３のスイッチと、第２の容量素子に蓄積された電荷を放電するための第４のスイッチと、を有する。
【選択図】図１

Description

本発明は、光電変換装置に関する。また、当該光電変換装置を具備するフォトＩＣ、及び電子機器に関する。

電磁波を検知するための用途に用いられる光電変換装置は数多く知られており、例えば紫外線から赤外線にかけて感度を有するものは総括して光センサと呼ばれている。その中でも波長４００ｎｍ〜７００ｎｍの可視光線領域に感度を持つものは特に可視光センサと呼ばれ、人間の生活環境に応じて照度調整や、オンまたはオフの制御などが必要な機器類に数多く用いられている。

表示装置では、表示装置の周囲の明るさを検出し、その表示輝度を調整することが行なわれているものもある。光センサにより、周囲の明るさを検出して適度な表示輝度を得ることによって、視認性を向上させ、表示装置の無駄な電力を減らすことができるからである。例えば、輝度調整用の光センサを具備する表示装置としては、携帯電話、表示部付きコンピュータが挙げられる。また表示部周囲の明るさだけではなく、表示装置、特に液晶表示装置のバックライトの輝度を光センサにより検出し、表示画面の輝度を調節することも行われている。

光電変換装置である光センサは、光のセンシング部分にフォトダイオードなどの光電変換素子を用い、光電変換素子に流れる電流量に基づいて照度を検出することができる。特許文献１には電荷蓄積型の光センサについて、入射光量に応じてフォトダイオードから流れる電流によりコンデンサ（容量素子）に蓄積された電荷を定電流回路（定電流源）により放電させることで変化する電位をコンパレータで検出し、コンパレータで検出した電位の変化に要する時間をカウンター回路及びラッチ回路によってデジタル信号として出力する構成について記載している。
特開平６−３１３８４０号公報

特許文献１の光電変換装置では、入射光量に応じてフォトダイオードより流れる電流が小さい場合、容量素子に入射光量の検出が可能な程度の電荷が蓄積できず、入射光量が小さい場合での照度の検出が難しくなるといった課題がある。

また、表示装置の技術の進歩に伴い、液晶表示装置ではバックライトの輝度、エレクトロルミネッセンス素子（ＥＬ素子）を具備する表示装置ではＥＬ素子の輝度が向上している。輝度の向上は、高画質化を図る上で重要であるものの、消費電力の増加が問題となる。消費電力増加の問題に対しては、室内等の暗い場所で表示装置の輝度を、視認性を低減させない程度に、小さくすることが有効である。そのため、表示装置周辺の明るさを検知する光電変換装置には、特に低照度領域での分解能を高めた検知が求められている。

なお分解能とは、単位照度区間における測定分解能のことをいう。

本発明の課題の一は、入射光量が小さい場合であっても、容量素子への電荷の蓄積を行い、照度の検出ができる光電変換装置を提供することである。また本発明の課題の一は、低照度領域での照度の分解能を向上させた光電変換装置を提供することである。

本発明の一は、光電変換素子と、光電変換素子の光電流を増幅する増幅回路と、第１のスイッチを介してリセット電位が供給され、第２のスイッチを介して増幅回路で増幅された電流に応じた充電または放電がなされる第１の容量素子と、第１の容量素子の一方の電極の電位と参照電位を比較するためのコンパレータと、コンパレータの出力に応じてパルスを出力するパルス出力回路と、第２の容量素子と、第２の容量素子の一方の電極に電気的に接続され、第２の容量素子に定電流を供給する定電流回路と、第２の容量素子の一方の電極に電気的に接続され、パルスに応じて一方の端子と他方の端子との導通または非導通が制御される第３のスイッチと、第２の容量素子に蓄積された電荷を放電するための第４のスイッチと、を有する光電変換装置である。

なお本発明の光電変換装置において、パルス出力回路は、単安定マルチバイブレータ回路であってもよい。

なお本発明の光電変換装置において、増幅回路は、カレントミラー回路で構成されていてもよい。

なお本発明の光電変換装置において、カレントミラー回路を構成するトランジスタは、薄膜トランジスタであってもよい。

なお本発明の光電変換装置において、光電変換装置は、透光性を有する基板上に設けられていてもよい。

本発明の光電変換装置により、入射光量が小さい場合であっても、容量素子への電荷の蓄積を行い、照度の検出ができる光電変換装置を提供することできる。また本発明の光電変換装置により、低照度領域での照度の分解能を向上させた光電変換装置を提供することができる。

以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、本発明の光電変換装置の構成及びその動作について説明する。

まず本発明の光電変換装置における回路図について説明する。図１に示す光電変換装置１００は、光電変換素子１０１、増幅回路１０２、第１のスイッチ１０３、第２のスイッチ１０４、第１の容量素子１０５、コンパレータ１０６（比較回路ともいう）、パルス出力回路１０７、第２の容量素子１０８、第３のスイッチ１０９、定電流回路１１０、及び第４のスイッチ１１１を有する。光電変換素子１０１は、一方の端子（陰極側）に高電源電位（Ｖｄｄ）が供給され、他方の端子（陽極側）が増幅回路１０２の入力側に電気的に接続されている。増幅回路１０２は、光電変換素子１０１の出力電流を増幅するための回路である。増幅回路１０２は低電源電位（Ｖｓｓ）が供給されている。また、第１のスイッチ１０３の一方の端子はリセット電位（第１の電位、充電電位、またはＶｓｅｔともいう）が供給され、第２の端子は第１の容量素子１０５の一方の電極、第２のスイッチ１０４の一方の端子、及びコンパレータ１０６の反転入力端子に電気的に接続されている。第１の容量素子１０５の他方の電極には、低電源電位が供給されている。第２のスイッチ１０４の第２の端子は増幅回路１０２に電気的に接続されている。コンパレータ１０６の非反転入力端子には参照電位（第２の電位、参照電位、またはＶｒｅｆともいう）が供給されている。コンパレータ１０６の出力端子は、パルス出力回路１０７の入力端子に電気的に接続されている。パルス出力回路１０７の出力端子は、第３のスイッチ１０９の制御端子に電気的に接続されている。第２の容量素子１０８の一方の電極は、高電源電位に電気的に接続された定電流回路の出力端子、及び第３のスイッチ１０９の一方の端子、第４のスイッチ１１１の一方の端子が電気的に接続されている。第２の容量素子１０８の他方の電極は、低電源電位、及び第４のスイッチ１１１の他方の端子が電気的に接続されている。第３のスイッチの他方の端子からは、第２の容量素子の一方の電極の電位が、外部出力信号（以下、出力信号、Ｖｏｕｔともいう）として出力される。

なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。

なお本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間に何らかの電気的作用を有する対象物が存在するとき、対象物を介してＡとＢとが概略同一ノードとなる場合を表すものとする。

具体的には、トランジスタをはじめとするスイッチング素子を介してＡとＢとが接続され、該スイッチング素子の導通によって、ＡとＢとが概略同電位となる場合や、抵抗素子を介してＡとＢとが接続され、該抵抗素子の両端に発生する電位差が、ＡとＢとを含む回路の動作に影響しない程度となっている場合など、回路動作を考えた場合、ＡとＢとが同一ノードとして捉えて差し支えない状態である場合を表す。

なお本明細書において、スイッチは、一方の端子と他方の端子との導通または非導通を制御できるものであればよく、特定のものに限定されない。スイッチとしては、電気的スイッチや機械的なスイッチなどがあり、一例として薄膜トランジスタを用いてアナログスイッチ等を構成すればよい。

なお、光電変換素子１０１は、ＰＩＮフォトダイオードを用いればよい。また光電変換素子１０１として、ＰＩＮフォトダイオードの代わりに、ＰＮフォトダイオードを用いても良い。

なお本実施の形態で説明する増幅回路は、光電変換素子からの出力電流をＮ倍（Ｎは正の数）に増幅した電流とする回路のことをいう。増幅回路により増幅された電流の流れる経路に応じて、容量素子では、電荷の充電または容量素子の電荷の放電が行われる。一例として、増幅回路１０２は、図２（Ａ）に示すようにカレントミラー回路で構成されており、第１のｎチャネル型トランジスタ２０１及び第２のｎチャネル型トランジスタ２０２を有する。第１のｎチャネル型トランジスタ２０１の第１端子は光電変換素子１０１の陽極に電気的に接続されている。第１のｎチャネル型トランジスタ２０１及び第２のｎチャネル型トランジスタ２０２のゲート端子は互いに電気的に接続されており、第１のｎチャネル型トランジスタ２０１の第１端子は第１のｎチャネル型トランジスタ２０１及び第２のｎチャネル型トランジスタ２０２のゲート端子に電気的に接続されている。第１のｎチャネル型トランジスタ２０１及び第２のｎチャネル型トランジスタ２０２の第２端子は低電源電位（Ｖｓｓ）が供給されている。

なお増幅回路１０２における第２のｎチャネル型トランジスタ２０２を、図２（Ｂ）に示すように電気的に並列に複数配設する構成としてもよい。図２（Ｂ）に示すように第２のｎチャネル型トランジスタ２０２−１乃至２０２−ｎ（ｎは２以上の自然数）と複数設けることにより、光電変換素子１０１に光が照射されることで第１のｎチャネル型トランジスタ２０１のソースとドレインの間を流れる電流を、ｎ倍にして第２のｎチャネル型トランジスタ２０２―１乃至２０２−ｎの側で流すことができる。そのため、光電変換素子１０１に照射される入射光量が小さい場合であっても、第２のｎチャネル型トランジスタ２０２―１乃至２０２−ｎの側に十分な電流を流すことができる。また第２のｎチャネル型トランジスタ２０１のチャネル幅を長くする、またはチャネル長を短くすることでも十分な電流を流すことができる。

なお、ｎチャネル型トランジスタまたはｐチャネル型トランジスタのようなトランジスタは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことができる。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難な場合もある。そこで、本実施の形態においては、ソース及びドレインとして機能する領域のそれぞれを、第１端子、第２端子と表記するものとする。またゲートとして機能する端子については、ゲート端子と表記するものとする。

なお、ｎチャネル型トランジスタまたはｐチャネル型トランジスタのようなトランジスタとして、様々な形態のトランジスタを用いることができる。例えば、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、セミアモルファスとも言う）シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いることができる。ＴＦＴを用いる場合、比較的に低温のプロセスで作製することができるため製造装置を大きくでき、大型基板上に製造できる。そのため、一度の製造工程で多くの取り数を得ることができ、低コストで製造することができる。さらに、比較的に低温のプロセスで作製するため、耐熱性の弱い基板を用いることができる。そのため、透光性を有する基板（例えば、絶縁表面を有するガラス基板）上にトランジスタを製造でき、透光性を有する基板上のトランジスタを用いて光の透過を利用した装置に用いることができる。

なお第１のスイッチ１０３、第２のスイッチ１０４、第３のスイッチ１０９、及び第４のスイッチ１１１の導通または非導通の制御については、一部の信号を共通して入力しても良いし、スイッチ毎に信号を入力して制御してもよい。

なお第１の容量素子１０５は、第１のスイッチ１０３がオンになることでリセット電位Ｖｓｅｔにより充電がなされ、その後第２のスイッチ１０４がオンになり、増幅回路１０２に流れる電流に応じて放電するものである。そのため、増幅回路１０２の第２のｎチャネル型トランジスタの電荷の放電される際の時間を考慮して、第１の容量素子１０５の静電容量は電荷を充電できる容量を備えておくことが望ましい。また、リセット電位Ｖｓｅｔとしては、高電源電位Ｖｄｄ以下で、低電源電位Ｖｓｓよりも大きい値に設定することが好ましい。なお、リセット電位Ｖｓｅｔを高電源電位Ｖｄｄとする場合には、高電源電位Ｖｄｄが固定電位であることが望ましい。

またコンパレータ１０６の非反転入力端子に供給される参照電位Ｖｒｅｆは、第１のスイッチ１０３がオンになることでリセット電位Ｖｓｅｔによる充電がなされ、その後増幅回路１０２による放電がなされた際の第１の容量素子１０５の一方の電極の電位と、比較されることで出力端子より出力信号Ｖｏｕｔを出力するための電位である。参照電位Ｖｒｅｆとしては、リセット電位Ｖｓｅｔよりも小さく、低電位電源Ｖｓｓより大きい値に設定することが好ましい。コンパレータ１０６から出力される信号は、Ｈレベルの信号またはＬレベルの信号となる。

なおパルス出力回路１０７は、コンパレータ１０６が出力される信号がＨ信号からＬ信号、またはＬ信号からＨ信号と変化するタイミングによって、一定の幅をもった矩形波のパルスを出力するための回路である。パルス出力回路１０７より出力されるパルスは、第３のスイッチ１０９の第１の端子と第２の端子との導通または非導通を制御するものである。パルス出力回路１０７は、単安定マルチバイブレータ回路（ワンショットマルチバイブレータ回路ともいう）を用いて構成すればよい。

なお第２の容量素子１０８は、第４のスイッチ１１１がオンになることで充電された電荷による電位の上昇をリセットし、その後定電流回路１１０により電荷の充電をするものである。そのため、定電流回路１１０により充電される際の時間を考慮して、第２の容量素子１０８の静電容量は電荷を充電できる容量を備えておくことが望ましい。

次に図２で説明した光電変換装置に加え、アナログ信号をデジタル信号に変換するための回路を加えたブロック図の構成について図３を用いて説明する。図３に示すデジタル出力型のフォトＩＣ３００は、図２で示した光電変換装置１００に加え、アナログ／デジタル変換回路３０１（以下ＡＤ変換回路という）、アドレスメモリ３０２、Ｉ２Ｃ（Ｉｎｔｅｒ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）インターフェース回路３０３を有する。また、Ｉ２Ｃインターフェース回路３０３は、他の装置とのデータ通信のためのシリアルデータライン（ＳＤＡ）と、他の装置との間のデータ通信を制御及び同期化するためのシリアルクロックライン（ＳＣＬ）と、からなるＩ２Ｃバスによって外部装置と電気的に接続されている。ＳＤＡとＳＣＬからなるＩ２Ｃバスは、各装置に設けられるアドレスメモリに割り振られた固有のアドレスによって、マイクロコンピュータ３１１からの制御を行うためのバス規格である。なお他の装置が液晶表示装置である場合には、一例として、アドレスメモリ３２１、Ｉ２Ｃインターフェース回路３２２、ロジック部３２３を有するディスプレイドライバー３１２、アドレスメモリ３３１、Ｉ２Ｃインターフェース回路３３２、ロジック部３３３を有するＬＥＤドライバー３１３がＩ２Ｃバスに電気的に接続される構成となる。他の装置がＥＬ素子を具備する表示装置の場合には、バックライトであるＬＥＤの制御を行うＬＥＤドライバーは必ずしも必要ない。

なお、Ａ／Ｄ変換回路３０１は、連続量である電位の値Ｖｏｕｔを量子化して、デジタル信号に変換するための回路である。Ａ／Ｄ変換回路３０１としては、一例として、並列比較方式Ａ／Ｄ変換回路、パイプライン方式Ａ／Ｄ変換回路、逐次比較方式Ａ／Ｄ変換回路、デルタシグマ方式Ａ／Ｄ変換回路、二重積分方式Ａ／Ｄ変換回路があり、任意で選択すればよい。Ａ／Ｄ変換回路３０１で変換されたデジタル信号は、Ｉ２Ｃインターフェース回路３０３を介して、ＬＥＤドライバー３１３等の他の外部装置に送られる。ＬＥＤドライバー３１３は、フォトＩＣ３００で得られた照度に関するデジタル信号に応じて、表示装置のバックライトであるＬＥＤを制御するための信号を生成し、出力するものである。

なお図示していないが、フォトＩＣ３００は、クロック生成回路、レギュレータ回路、分周回路等を具備する。クロック生成回路は、フォトＩＣの各回路を動作するクロック信号を生成するための回路である。レギュレータ回路はフォトＩＣの各回路を動作する電源電圧等の電位を作るための回路である。分周回路は、フォトＩＣの各回路に所定のタイミングの信号を供給するための信号を出力するために、クロック信号を分周するための回路である。

また図３に示したデジタル出力型のフォトＩＣ３００について、別の構成を図４に示す。図４で示すフォトＩＣ４００は、光電変換装置１００に加え、ＡＤ変換回路３０１、アドレスメモリ３０２、Ｉ２Ｃインターフェース回路３０３、ＬＥＤドライバー４０１を有する。また、Ｉ２Ｃインターフェース回路３０３は、ＳＤＡと、ＳＣＬと、からなるＩ２Ｃバスによってディスプレイドライバー３１２と電気的に接続されている。図４に示す構成が、図３と異なる点はフォトＩＣ４００の内部にロジック部３３３を有するＬＥＤドライバー４０１とする点にある。ＬＥＤドライバー４０１をフォトＩＣ４００の内部に設ける構成とすることにより、Ａ／Ｄ変換回路３０１で生成されたデジタル信号を直接ＬＥＤドライバー３１３で受け取り、Ｉ２Ｃインターフェース回路３０３より出力することができるため、回路の共通化を図ることができるため、小型化及び高付加価値化を図ることができる。

なお図３、図４において、各回路のインターフェースは、一例として、デジタルシリアルインターフェースの一つであるＩ２Ｃインターフェースを用いる構成について示した。なおＩ２Ｃバス以外に、ユニバーサルシリアルバス（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、シリアル周辺インターフェース（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）等のバス規格を用いることが可能である。

次に図１で示したデジタル出力型の光電変換装置１００の具体的な動作について、図５、図６、図７（Ａ）、及び図７（Ｂ）を用いて説明する。図５には、第１のスイッチ１０３（図５中ＳＷ１と記す）、第２のスイッチ１０４（図５中ＳＷ２と記す）、第３のスイッチ１０９（図５中ＳＷ３と記す）、及び第４のスイッチ１１１（図５中ＳＷ４と記す）のオンまたはオフを切り替えた際の第１の容量素子１０５の一方の電極の電位Ｖｃａｐ１、コンパレータ１０６の出力信号の電位ＣＰｏｕｔ、パルス出力回路１０７の出力信号の電位Ｐｏｕｔ、及び第２の容量素子１０８の電位Ｖｃａｐ２についてのタイミングチャートについて示したものである。なお、Ｖｃａｐ１、ＣＰｏｕｔ、Ｐｏｕｔ、第３のスイッチについては、光電変換素子１０１に光が照射された際の光電流Ｉ_Ｌの大きさを大（以下、Ｌａｒｇｅ：Ｌと略記する）、中（以下、Ｍｉｄｄｌｅ：Ｍと略記する）、小（以下、Ｓｍａｌｌ：Ｓと略記する）の３段階に分けて説明する。また図６は、第１のスイッチ１０３がオン、第２のスイッチ１０４がオフ、第４のスイッチ１１１がオンとなった際の第１の容量素子１０５及び第２の容量素子１０８に蓄積される電荷について説明する図である（図５中期間Ａと記す）。また図７（Ａ）は、第１のスイッチ１０３がオフ、第２のスイッチ１０４がオン、第４のスイッチ１１１がオフとなった際の第１の容量素子１０５及び第２の容量素子１０８に蓄積される電荷、及び流れる電流の経路について説明する図である（図５中期間Ｂと記す）。また図７（Ｂ）は、第１のスイッチ１０３がオフ、第２のスイッチ１０４がオン、第３のスイッチ１０９がオン、第４のスイッチ１１１がオフになる際の第１の容量素子１０５及び第２の容量素子１０８に蓄積される電荷、及び電流の経路について説明する図である（図５中期間Ｃと記す）。

なお、図５中では説明のため、各スイッチはＨレベルの信号でオンとなり、Ｌレベルの信号でオフとなるものであるとする。また、パルス出力回路１０７は、入力される信号がＬレベルからＨレベルに切り替わった際に一定の幅をもった矩形波のパルスを出力するものであるとする。

まず図６に示した、第１のスイッチ１０３がオン、第２のスイッチ１０４がオフ、第４のスイッチ１１１がオンの状態である期間Ａにおいて説明する。期間Ａにおいて、容量素子１０５の一方の電極の電位Ｖｃａｐ１（以下、Ｖｃａｐ１と略記）は、光電流Ｉ_Ｌの大きさに関わらずリセット電位Ｖｓｅｔとなるものである。また期間Ａにおいて、コンパレータ１０６の出力信号の電位ＣＰｏｕｔ（以下、ＣＰｏｕｔと略記）は光電流Ｉ_Ｌの大きさに関わらず、リセット電位Ｖｓｅｔが参照電位Ｖｒｅｆを上回るため、Ｌレベルの信号が出力されるものである。また期間Ａにおいて、パルス出力回路１０７の出力信号の電位Ｐｏｕｔ（以下、Ｐｏｕｔと略記）は、光電流Ｉ_Ｌの大きさに関わらず、ＣＰｏｕｔに変化がないため、Ｌレベルの信号が出力されるものである。また期間Ａにおいて、第３のスイッチ１０９（以下、ＳＷ３と略記）のオンまたはオフは、光電流Ｉ_Ｌの大きさに関わらず、ＰｏｕｔがＬレベルであるため、オフになっている。また期間Ａにおいて、第２の容量素子１０８の一方の電極の電位Ｖｃａｐ２（以下、Ｖｃａｐ２と略記）は、第４のスイッチ１１１がオンになっているため、低電源電位Ｖｓｓとなる。

次に、図７（Ａ）に示した、第１のスイッチ１０３がオフ、第２のスイッチ１０４がオン、第４のスイッチ１１１がオフの状態である期間Ｂにおいて説明する。期間Ｂにおいて、Ｖｃａｐ１は、光電流Ｉ_Ｌの大きさに応じて、リセット電位Ｖｓｅｔから減少していく。Ｖｃａｐ１の減少の程度は、光電流Ｉ_Ｌが大きい程大きく、光電流Ｉ_Ｌが小さければ減少も緩やかとなる。なお図７（Ａ）では、第１の容量素子１０５より流れる電流の大きさについて、図２（Ｂ）で説明したように、光電流Ｉ_Ｌがｎ倍された大きさであるものとして説明している。また期間Ｂにおいて、ＣＰｏｕｔは、光電流Ｉ_Ｌの大きさに応じてＶｃａｐ１が減少するものの参照電位Ｖｒｅｆを下回ることはないため、Ｌレベルの信号が出力されることとなる。また期間Ｂにおいて、Ｐｏｕｔは、光電流Ｉ_Ｌの大きさに応じてＣＰｏｕｔがＬレベルからＨレベルに切り替わらないため、Ｌレベルの信号が出力されるものとなる。また期間Ｂにおいて、ＳＷ３のオンまたはオフは、光電流Ｉ_Ｌの大きさに関わらず、ＰｏｕｔがＬレベルであるため、オフになっている。また期間Ｂにおいて、Ｖｃａｐ２は、第４のスイッチ１１１がオフになっているため、期間Ｂに引き続き、定電流回路からの電流ｉ_ｃｏｎｓに応じて、時間に比例し上昇していく。

次に、図７（Ｂ）に示した、第１のスイッチ１０３がオフ、第２のスイッチ１０４がオン、第４のスイッチ１１１がオフの状態である期間Ｃにおいて説明する。期間Ｃにおいて、Ｖｃａｐ１は、光電流Ｉ_Ｌの大きさに応じて、リセット電位Ｖｓｅｔから減少していき、参照電位Ｖｒｅｆとなる。Ｖｃａｐ１の減少の程度は、光電流Ｉ_Ｌが大きい程大きいため、Ｖｃａｐ１が参照電位Ｖｒｅｆ以下になるまでの減少のスピードも大きい。また。Ｖｃａｐ１の減少の程度は、光電流Ｉ_Ｌが小さければＶｃａｐ１の減少も緩やかとなる。また期間Ｃにおいて、ＣＰｏｕｔは、光電流Ｉ_Ｌの大きさに応じてＶｃａｐ１が参照電位Ｖｒｅｆを下回ることにより、Ｈレベルの信号に切り替わることとなる。また期間Ｃにおいて、Ｐｏｕｔは、光電流Ｉ_Ｌの大きさに応じて、ＣＰｏｕｔにＬレベルからＨレベルに切り替わるため、一定の幅をもった矩形波のパルスを出力することとなる。また期間Ｃにおいて、ＳＷ３のオンまたはオフは、光電流Ｉ_Ｌの大きさに応じて、一定の幅をもった矩形波のＨレベルのパルスがＰｏｕｔより出力されるため、オンとなる。また期間Ｃにおいて、Ｖｃａｐ２は、第４のスイッチ１１１がオフになっているため、定電流回路からの電流ｉ_ｃｏｎｓに応じて、時間に比例し上昇していき、ＳＷ３がオンになることでＶｏｕｔとして出力されることとなる。なお、光電流Ｉ_Ｌが「Ｌ」程度であるときＶｃａｐ２の電圧値が小さくなり（Ｖ_Ｓ）、光電流Ｉ_Ｌが「Ｍ」程度であるときＶｃａｐ２の電圧値が中程度であり（Ｖ_Ｍ）、光電流Ｉ_Ｌが「Ｓ」程度であるときＶｃａｐ２の電圧値が大きくなる（Ｖ_Ｓ）。

上述のように本実施の形態の構成では、光電流Ｉ_Ｌが小さい場合であっても増幅回路１０２によって光電流を増幅することができるため、低照度領域の照度の検出を行うことができる。

また、光電流Ｉ_Ｌに応じて変化するＶｃａｐ１の減少幅は、照度と光電流Ｉ_Ｌとの関係が比較的線形性を有するため、光電流Ｉ_Ｌが小さければ、緩やかとなる。そのため、Ｖｃａｐ１に応じて変化するＣＰｏｕｔ、Ｐｏｕｔ、Ｖｃａｐ２について、光電変換素子に照射される光の照度に対応する値の間隔を大きくすることができ、低照度領域の光の大きさを検出する上で分解能を向上させることができる。

なお、低照度領域とは、０．１ルクス以上６４００ルクス以下の領域のことをいう。

なお、期間Ｂで、光電変換素子１０１に光が照射されず光電流Ｉ_Ｌが検出できない場合、Ｖｃａｐ１は電流ｎ×Ｉ_Ｌが生じないため、ほとんど減少しない。そのため、時間に応じて上昇するＶｃａｐ２が飽和する。この場合、飽和するＶｃａｐ２を照度の検出下限とすることが好ましい。

次に、本発明の構成による有利な点について数式を交えて説明する。上述したように、Ｖｃａｐ１がコンパレータ１０６を反転させる電圧は、Ｖｒｅｆとなる。また第１の容量素子１０５の静電容量をＣ_１とする。また増幅回路１０２における光電流Ｉ_Ｌの増幅率とｎ倍し、第２のスイッチをオンしてＶｃａｐ１がリセット電位Ｖｓｅｔから参照電位Ｖｒｅｆになるまでの時間をｔとすると、数式 Ｃ_１×Ｖｒｅｆ＝Ｉ_Ｌ×ｎ×ｔ ・・・（１）との関係を有する。

またＶｃａｐ２は、第４のスイッチをオフにしてから定電流回路１１０からの定電流ｉ_ｃｏｎｓによって上昇していく。時間ｔが経過すると共に、第３のスイッチ１０９がオンになりＶｏｕｔとして出力され、数式 Ｃ_２×Ｖｃａｐ２＝ｉ_ｃｏｎｓ×ｔ ・・・（２）との関係を有する。

数式（１）、（２）について解くと、数式 Ｖｃａｐ２＝（Ｃ_１／Ｃ_２）×（ｉ_ｃｏｎｓ×Ｖｒｅｆ／ｎ）×（１／Ｉ_Ｌ） ・・・（３）との関係を有する。数式（３）より、ＶｏｕｔとなるＶｃａｐ２は、光電流Ｉ_Ｌに反比例する関係が得られる。すなわち、照度を横軸、Ｖｃａｐ２を縦軸とした際に、照度の増加に伴い、Ｖｃａｐ２の電圧値は減少する右下がりのグラフとなる。

また、図５において、照度の大きさを光電流Ｉ_Ｌの大きさを引き合いにして示したが、光電流Ｉ_Ｌの大きさは、Ｖｃａｐ２の電圧値Ｖ_Ｌ、Ｖ_Ｍ、Ｖ_Ｓに対応する。図８に横軸に照度、縦軸にＶｃａｐ２の電圧値とした際の関係をグラフにして示す。図８に示すように、照度の増加に伴い、Ｖｃａｐ２の電圧値は減少する右下がりのグラフとなる。

上記照度と出力電圧となるＶｃａｐ２の関係が右下がりのグラフに対して、照度の増加によって出力電圧も増加する右上がりのグラフだと、照度が大きすぎると出力電圧が飽和してしまう。また、右上がりのグラフで低照度領域の分解能を高くしようとすると、低照度領域で対応する出力電圧の間隔をあけてとる必要があるため、照度のダイナミックレンジは広く取れないといったことになる。これに対し、右下がりのグラフの関係を有する本実施の形態で示す構成では、低照度であると出力電圧が飽和するため、低照度領域の分解能を高めたとしてもダイナミックレンジを広く取ることができる。そのため、本実施の形態で示す構成においては、特に低照度領域で分解能も高く、確度の高い出力電圧を出力することができるとともに、広いダイナミックレンジを取る事ができる。

以上説明したように本実施の形態の光電変換装置の構成では、入射光量が小さい場合であっても、容量素子への電荷の蓄積を行い、照度の検出ができる。また本実施の形態の光電変換装置により、低照度領域での照度の分解能を向上させることができる。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態２）
本実施の形態では、本発明の光電変換装置の作製方法について図９、図１０を用いて詳しく述べる。なお、本実施の形態では、光電変換装置の各回路を構成する素子である薄膜トランジスタ（ＴＦＴ）と、光電変換素子である縦型接合タイプのＰＩＮフォトダイオード（以下、フォトダイオードともいう）とを具備する光電変換装置の一例を示す。なお本発明の光電変換装置は、ＴＦＴ及びＰＩＮフォトダイオードの他に、記憶素子、抵抗、ダイオード、容量、インダクタなども用いることがある。また、本発明の光電変換装置は、縦型接合タイプのＰＩＮフォトダイオードの代わりに、縦型接合タイプのＰＮフォトダイオードを用いていても良い。

まず、透光性を有する基板１４０１上にフォトダイオード及び薄膜トランジスタを形成する。ここでは基板１４０１として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板等を用いることができる。基板上に形成するトランジスタとして、薄膜トランジスタを用いることにより、基板上に、フォトダイオードと薄膜トランジスタを同一工程で作製することができるため、光電変換装置の量産化がし易いといった利点がある。

次いで、プラズマＣＶＤ法で下地絶縁膜１４０２となる酸化窒化珪素膜（膜厚１００ｎｍ）を形成し、さらに大気にふれることなく、半導体膜例えば水素を含む非晶質珪素膜（膜厚５４ｎｍ）を積層形成する。また、下地絶縁膜１４０２は酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜を用いた積層してもよい。例えば、下地絶縁膜１４０２として、窒化酸化珪素膜を５０ｎｍ、さらに酸化窒化珪素膜を１００ｎｍ積層した膜を形成してもよい。なお、窒化酸化珪素膜や窒化珪素膜は、ガラス基板からのアルカリ金属などの不純物拡散を防止するブロッキング層として機能する。なお、石英基板など不純物の拡散がさして問題とならない基板１４０１を用いる場合は、必ずしも設ける必要はない。

なお、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多い膜であって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、珪素が２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれる膜をいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多い膜であって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、珪素が２５〜３５原子％、水素が１０〜２５原子％の範囲で含まれる膜をいう。但し、酸化窒化珪素または窒化酸化珪素を構成する原子の合計を１００原子％としたとき、窒素、酸素、珪素及び水素の含有比率が上記の範囲内に含まれるものとする。

次いで、上記非晶質珪素膜を公知の技術（固相成長法、レーザ結晶化方法、触媒金属を用いた結晶化方法など）により結晶化させて、結晶構造を有する半導体膜（結晶性半導体膜）、例えば多結晶珪素膜を形成する。ここでは、触媒元素を用いた結晶化方法を用いて多結晶珪素膜を得る。重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル溶液をスピナーで添加する。なお、溶液を添加する方法に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜（ここでは多結晶珪素膜）を形成する。ここでは熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行って多結晶珪素膜を得る。

次いで、多結晶珪素膜表面の酸化膜を希フッ酸等で除去する。その後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザ光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。

レーザ光には波長４００ｎｍ以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波又は第３高調波を用いる。ここでは、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザ光を用い、当該レーザ光を光学系にて１００〜５００ｍＪ／ｃｍ^２に集光し、９０〜９５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。本実施例では、繰り返し周波数３０Ｈｚ、エネルギー密度４７０ｍＪ／ｃｍ^２でレーザ光の照射を大気中で行なう。

なお、大気中、または酸素雰囲気中で行うため、レーザ光の照射により表面に酸化膜が形成される。なお、本実施例ではパルスレーザを用いた例を示したが、連続発振のレーザを用いてもよく、半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ：ＹＶＯ_４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。

連続発振のレーザを用いる場合には、出力１０Ｗの連続発振のＹＶＯ_４レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ_４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ^２程度（好ましくは０．１〜１０ＭＷ／ｃｍ^２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。

次いで、上記レーザ光の照射により形成された酸化膜に加え、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。このバリア層は、結晶化させるために添加した触媒元素、例えばニッケル（Ｎｉ）を膜中から除去するために形成する。ここではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザ光の照射により形成された酸化膜を除去してもよい。

次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質珪素膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚１００ｎｍで成膜する。ここでは、アルゴン元素を含む非晶質珪素膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマＣＶＤ法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ_４：Ａｒ）を１：９９とし、成膜圧力を６．６６５Ｐａとし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ^２とし、成膜温度を３５０℃とする。

その後、６５０℃に加熱された炉に入れて３分の熱処理を行い触媒元素を除去（ゲッタリング）する。これにより結晶構造を有する半導体膜中の触媒元素濃度が低減される。炉に代えてランプアニール装置を用いてもよい。

次いで、バリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴン元素を含む非晶質珪素膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。

なお、触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層の形成、ゲッタリングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリア層の除去などの工程は不要である。

次いで、得られた結晶構造を有する半導体膜（例えば結晶性珪素膜）の表面にオゾン水で薄い酸化膜を形成した後、第１のフォトマスクを用いてレジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体膜（本明細書では「島状半導体領域１４０３」という）を形成する（図９（Ａ）参照）。島状半導体領域を形成した後、レジストからなるマスクを除去する。

次いで、必要があればＴＦＴのしきい値を制御するために微量な不純物元素（ホウ素またはリン）のドーピングを行う。ここでは、ジボラン（Ｂ_２Ｈ_６）を質量分離しないでプラズマ励起したイオンドープ法を用いる。

次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時に島状半導体領域１４０３の表面を洗浄した後、ゲート絶縁膜１４０４となる珪素を主成分とする絶縁膜を形成する。ここでは、プラズマＣＶＤ法により１１５ｎｍの厚さで窒素を含む酸化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。

次いで、ゲート絶縁膜１４０４上に金属膜を形成した後、第２のフォトマスクを用いて、ゲート電極１４０８、配線１４０５及び１４０６、端子電極１４０７を形成する（図９（Ｂ）参照）。この金属膜として、例えば窒化タンタル及びタングステン（Ｗ）をそれぞれ３０ｎｍ、３７０ｎｍ積層した膜を用いる。

また、ゲート電極１４０８、配線１４０５、配線１４０６、及び端子電極１４０７として、上記以外にもチタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。

次いで、島状半導体領域１４０３への一導電型を付与する不純物の導入を行って、ＴＦＴ１５００のソース領域またはドレイン領域１４０９の形成を行う（図９（Ｃ）参照）。本実施の形態では一例として、ｎチャネル型ＴＦＴを形成するので、ｎ型の不純物、例えばリン（Ｐ）、砒素（Ａｓ）を島状半導体領域１４０３に導入する。ｐチャネル型ＴＦＴを形成する際には、ｐ型の不純物を島状半導体領域１４０３に導入する。

次いで、ＣＶＤ法により酸化珪素膜を含む第１の層間絶縁膜（図示しない）を５０ｎｍ形成した後、それぞれの島状半導体領域に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）、或いはＹＡＧレーザまたはエキシマレーザを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。

次いで、水素及び酸素を含む窒化珪素膜を含む第２の層間絶縁膜１４１０を、例えば１０ｎｍの膜厚で形成する。

次いで、第２の層間絶縁膜１４１０上に絶縁物材料から成る第３の層間絶縁膜１４１１を形成する（図９（Ｄ）参照）。第３の層間絶縁膜１４１１はＣＶＤ法で得られる絶縁膜を用いることができる。本実施の形態においては密着性を向上させるため、第３の層間絶縁膜１４１１として、９００ｎｍの膜厚で形成した窒素を含む酸化珪素膜を形成する。

次に、熱処理（３００〜５５０℃で１〜１２時間の熱処理、例えば窒素雰囲気中４１０℃で１時間）を行い、島状半導体膜を水素化する。この工程は第２の層間絶縁膜１４１０に含まれる水素により島状半導体膜のダングリングボンドを終端させるために行うものである。ゲート絶縁膜１４０４の存在に関係なく島状半導体膜を水素化することができる。

また第３の層間絶縁膜１４１１として、シロキサンを用いた絶縁膜、及びそれらの積層構造を用いることも可能である。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造で構成される。置換基として、少なくとも水素を含む化合物（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フッ素を用いてもよい。または置換基として、少なくとも水素を含む化合物と、フッ素とを用いてもよい。

第３の層間絶縁膜１４１１としてシロキサンを用いた絶縁膜、及びそれらの積層構造を用いた場合は、第２の層間絶縁膜１４１０を形成後、島状半導体膜を水素化するための熱処理を行い、次に第３の層間絶縁膜１４１１を形成することもできる。

次いで、第３のフォトマスクを用いてレジストからなるマスクを形成し、第１の層間絶縁膜、第２の層間絶縁膜１４１０及び第３の層間絶縁膜１４１１またはゲート絶縁膜１４０４を選択的にエッチングしてコンタクトホールを形成する。そして、レジストからなるマスクを除去する。

なお、第３の層間絶縁膜１４１１は必要に応じて形成すればよく、第３の層間絶縁膜１４１１を形成しない場合は、第２の層間絶縁膜１４１０を形成後に第１の層間絶縁膜、第２の層間絶縁膜１４１０及びゲート絶縁膜１４０４を選択的にエッチングしてコンタクトホールを形成する。

次いで、スパッタ法で金属積層膜を成膜した後、第４のフォトマスクを用いてレジストからなるマスクを形成し、選択的に金属膜をエッチングして、配線１４１２、接続電極１４１３、端子電極１４１４、ＴＦＴ１５００のソース電極またはドレイン電極１４１５を形成する。そして、レジストからなるマスクを除去する。なお、本実施の形態の金属膜は、膜厚１００ｎｍのＴｉ膜と、膜厚３５０ｎｍのＳｉを微量に含むＡｌ膜と、膜厚１００ｎｍのＴｉ膜との３層を積層したものとする。

また配線１４１２、接続電極１４１３、端子電極１４１４、及びＴＦＴ１５００のソース電極又はドレイン電極１４１５を単層の導電膜により形成する場合は、耐熱性及び導電率等の点からチタン膜（Ｔｉ膜）が好ましい。またチタン膜に変えて、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。配線１４１２、接続電極１４１３、端子電極１４１４、及びＴＦＴ１５００のソース電極又はドレイン電極１４１５を単層膜にすることにより、作製工程において成膜回数を減少させることが可能となる。

以上の工程で、多結晶珪素膜を用いたトップゲート型ＴＦＴ１５００を作製することができる。

次いで、後に形成される光電変換素子（代表的にはアモルファスシリコン）と反応して合金になりにくい導電性の金属膜（チタン（Ｔｉ）またはモリブデン（Ｍｏ）など）を成膜した後、第５のフォトマスクを用いてレジストからなるマスクを形成し、選択的に導電性の金属膜をエッチングして配線１４１２を覆う保護電極１４１６、保護電極１４１７、保護電極１４１８、及び保護電極１４１９を形成する（図１０（Ａ））。ここではスパッタ法で得られる膜厚２００ｎｍのＴｉ膜を用いる。なお、同様に接続電極１４１３、端子電極１４１４、ＴＦＴ１５００のソース電極またはドレイン電極１４１５も導電性の金属膜で覆われる。従って、導電性の金属膜は、これらの電極における２層目のＡｌ膜が露呈されている側面も覆い、導電性の金属膜は光電変換素子へのアルミニウム原子の拡散も防止できる。

ただし、配線１４１２、接続電極１４１３、端子電極１４１４、及びＴＦＴ１５００のソース電極またはドレイン電極１４１５を、単層の導電膜で形成する場合、保護電極１４１６、保護電極１４１７、保護電極１４１８、及び保護電極１４１９は形成しなくてもよい。

次に第３の層間絶縁膜１４１１上に、ｐ型半導体層１４２０ｐ、ｉ型半導体層１４２０ｉ及びｎ型半導体層１４２０ｎを含む光電変換素子１４２０を形成する。

ｐ型半導体層１４２０ｐは、周期表第１３属の不純物元素、例えばホウ素（Ｂ）を含んだセミアモルファスシリコン膜をプラズマＣＶＤ法にて成膜して形成すればよい。

また配線１４１２及び保護電極１４１６は光電変換素子１４２０の最下層、本実施例ではｐ型半導体層１４２０ｐと接している。

ｐ型半導体層１４２０ｐを形成したら、さらにｉ型半導体層１４２０ｉ及びｎ型半導体層１４２０ｎを順に形成する。これによりｐ型半導体層１４２０ｐ、ｉ型半導体層１４２０ｉ及びｎ型半導体層１４２０ｎを有する光電変換素子１４２０が形成される。

ｉ型半導体層１４２０ｉとしては、例えばプラズマＣＶＤ法でセミアモルファスシリコン膜を形成すればよい。またｎ型半導体層１４２０ｎとしては、周期表第１５属の不純物元素、例えばリン（Ｐ）を含むセミアモルファスシリコン膜を形成してもよいし、セミアモルファスシリコン膜を形成後、周期表第１５属の不純物元素を導入してもよい。

またｐ型半導体層１４２０ｐ、ｉ型半導体層１４２０ｉ、ｎ型半導体層１４２０ｎとして、セミアモルファス半導体膜だけではなく、アモルファス半導体膜を用いてもよい。

次いで、全面に絶縁物材料（例えば珪素を含む無機絶縁膜）からなる封止層１４２１を厚さ１μｍ〜３０μｍで形成して図１０（Ｂ）の状態を得る。ここでは絶縁物材料膜としてＣＶＤ法により、膜厚１μｍの窒素を含む酸化珪素膜を形成する。ＣＶＤ法による絶縁膜を用いることによって密着性の向上を図っている。

次いで、封止層１４２１をエッチングして開口部を設けた後、スパッタ法により端子電極１４２２及び端子電極１４２３を形成する。端子電極１４２２及び１４２３は、チタン膜（Ｔｉ膜）（１００ｎｍ）と、ニッケル膜（Ｎｉ膜）（３００ｎｍ）と、金膜（Ａｕ膜）（５０ｎｍ）との積層膜とする。こうして得られる端子電極１４２２及び端子電極１４２３の固着強度は５Ｎを超え、端子電極として十分な固着強度を有している。

以上の工程で、半田接続が可能な端子電極１４２２及び端子電極１４２３が形成され、図１０（Ｃ）に示す構造が得られる。

なお上記工程で得られる光電変換装置は、基板より個々に切断して複数の光電変換装置を切り出すことで大量生産が可能である。１枚の大面積基板（例えば６００ｃｍ×７２０ｃｍ）からは大量の光電変換装置（例えば２ｍｍ×１．５ｍｍ）を製造することができる。

なお、本実施の形態で示す島状半導体領域１４０３の作製方法としては、上記作製方法に限らず他の作製方法を用いて形成することもできる。一例としては、ＳＯＩ（シリコン・オン・インシュレータ）基板を用いて島状半導体領域１４０３を形成してもよい。ＳＯＩ基板としては、公知のＳＯＩ基板を用いればよく、その作製方法や構造は特に限定されない。ＳＯＩ基板としては、代表的にはＳＩＭＯＸ基板や貼り合わせ基板が挙げられる。また、貼り合わせ基板の例として、ＥＬＴＲＡＮ（登録商標）、ＵＮＩＢＯＮＤ（登録商標）、スマートカット（登録商標）等が挙げられる。

ＳＩＭＯＸ基板は、単結晶シリコン基板に酸素イオンを注入し、１３００℃以上で熱処理して埋め込み酸化膜層（ＢＯＸ；Ｂｕｒｉｅｄ Ｏｘｉｄｅ）を形成することにより、表面に薄膜シリコン層を形成し、ＳＯＩ構造を得ることができる。薄膜シリコン層は、埋め込み酸化膜層により、単結晶シリコン基板と絶縁分離されている。また、埋め込み酸化膜層形成後に、さらに熱酸化するＩＴＯＸ（Ｉｎｔｅｒｎａｌ Ｔｈｅｒｍａｌ Ｏｘｉｄａｔｉｏｎ−ＳＩＭＯＸ）と呼ばれる技術を用いることもできる。

貼り合わせ基板は、酸化膜層を介して２枚の単結晶シリコン基板（第１単結晶シリコン基板、第２単結晶シリコン基板）を貼り合わせ、一方の単結晶シリコン基板を貼り合わせた面ではない方の面から薄膜化することにより、表面に薄膜シリコン層を形成したＳＯＩ基板のことをいう。酸化膜層は、一方の基板（ここでは第１単結晶シリコン基板）を熱酸化して形成することができる。また、２枚の単結晶シリコン基板は、接着剤なしで直接貼り合わせることができる。

なお、貼り合わせ基板としては、２枚の単結晶基板を貼り合わせることに限らず、ガラス基板等の絶縁表面を有する基板と、単結晶基板とを貼り合わせてＳＯＩ基板を作製してもよい。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

（実施の形態３）
本発明の光電変換装置は、入射光量が小さい場合であっても、容量素子への電荷の蓄積を行い、光の強度の検出を可能とし、構成する定電流源またはスイッチ等の素子数を増加させることなく動作させることができるといった特徴を有している。よって、本発明の光電変換装置を具備する電子機器は、光電変換装置をその構成要素に追加することに伴って、電子機器の生産コストの上昇を抑制し、暗所での光の検出を行うことができる。本発明の光電変換装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の光電変換装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機または電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、などが挙げられる。これら電子機器の具体例を図１１に示す。

図１１（Ａ）は表示装置であり、筐体５００１、表示部５００２、センサ部５００３等を有する。本発明の光電変換装置は、センサ部５００３に用いることができる。センサ部５００３は外光の強度を検知する。表示装置は、検知した外光の強度に合わせて、表示部５００２の輝度のコントロールを行うことができる。外光の強度に合わせて表示部５００２の輝度のコントロールすることで、表示装置の消費電力を抑えることができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。

図１１（Ｂ）は携帯電話であり、本体５１０１、表示部５１０２、音声入力部５１０３、音声出力部５１０４、操作キー５１０５、センサ部５１０６等を有する。センサ部５１０６は外光の強度を検知する。携帯電話は、検知した外光の強度に合わせて、表示部５１０２または操作キー５１０５の輝度のコントロールを行うことができる。外光の強度に合わせて表示部５１０２または操作キー５１０５の輝度のコントロールすることで、携帯電話の消費電力を抑えることができる。

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

実施の形態１を説明するための回路図。 実施の形態１を説明するための回路図。 実施の形態１を説明するためのブロック図。 実施の形態１を説明するためのブロック図。 実施の形態１を説明するためのタイミングチャート図。 実施の形態１を説明するための回路図。 実施の形態１を説明するための回路図。 実施の形態１を説明するための図。 実施の形態２を説明するための図。 実施の形態２を説明するための図。 実施の形態３を説明するための図。

符号の説明

１００ 光電変換装置
１０１ 光電変換素子
１０２ 増幅回路
１０３ 第１のスイッチ
１０４ 第２のスイッチ
１０５ 容量素子
１０６ コンパレータ
１０７ パルス出力回路
１０８ 第２の容量素子
１０９ 第３のスイッチ
１１０ 定電流回路
１１１ 第４のスイッチ
２０１ ｎチャネル型トランジスタ
２０２ ｎチャネル型トランジスタ
３００ フォトＩＣ
３０１ Ａ／Ｄ変換回路
３０２ アドレスメモリ
３０３ Ｉ２Ｃインターフェース回路
３１１ マイクロコンピュータ
３１２ ディスプレイドライバー
３１３ ＬＥＤドライバー
３２１ アドレスメモリ
３２２ Ｉ２Ｃインターフェース回路
３２３ ロジック部
３３１ アドレスメモリ
３３２ Ｉ２Ｃインターフェース回路
３３３ ロジック部
４００ フォトＩＣ
４０１ ＬＥＤドライバー
１４０１ 基板
１４０２ 下地絶縁膜
１４０３ 島状半導体領域
１４０４ ゲート絶縁膜
１４０５ 配線
１４０６ 配線
１４０７ 端子電極
１４０８ ゲート電極
１４０９ ドレイン領域
１４１０ 層間絶縁膜
１４１１ 層間絶縁膜
１４１２ 配線
１４１３ 接続電極
１４１４ 端子電極
１４１５ ドレイン電極
１４１６ 保護電極
１４１７ 保護電極
１４１８ 保護電極
１４１９ 保護電極
１４２０ 光電変換素子
１４２１ 封止層
１４２２ 端子電極
１４２３ 端子電極
１５００ ＴＦＴ
５００１ 筐体
５００２ 表示部
５００３ センサ部
５１０１ 本体
５１０２ 表示部
５１０３ 音声入力部
５１０４ 音声出力部
５１０５ 操作キー
５１０６ センサ部
１４２０ｉ ｉ型半導体層
１４２０ｎ ｎ型半導体層
１４２０ｐ ｐ型半導体層

Claims (7)

1. 光電変換素子と、
   前記光電変換素子の光電流を増幅する増幅回路と、
   第１のスイッチを介してリセット電位が供給され、第２のスイッチを介して前記増幅回路で増幅された電流に応じた充電または放電がなされる第１の容量素子と、
   前記第１の容量素子の一方の電極の電位と参照電位を比較するためのコンパレータと、
   前記コンパレータの出力に応じてパルスを出力するパルス出力回路と、
   第２の容量素子と、
   前記第２の容量素子の一方の電極に電気的に接続され、前記第２の容量素子に定電流を供給する定電流回路と、
   前記第２の容量素子の一方の電極に電気的に接続され、前記パルスに応じて一方の端子と他方の端子との導通または非導通が制御される第３のスイッチと、
   前記第２の容量素子に蓄積された電荷を放電するための第４のスイッチと、
   を有することを特徴とする光電変換装置。
2. 請求項１において、前記パルス出力回路は、単安定マルチバイブレータ回路であることを特徴とする光電変換装置。
3. 請求項１または請求項２において、前記増幅回路は、カレントミラー回路で構成されていることを特徴とする光電変換装置。
4. 請求項３において、前記カレントミラー回路を構成するトランジスタは、薄膜トランジスタであることを特徴とする光電変換装置。
5. 請求項１乃至請求項４のいずれか一において、
   前記光電変換装置は、透光性を有する基板上に設けられていることを特徴とする光電変換装置。
6. 請求項１乃至５のいずれか一に記載の光電変換装置から出力される出力信号をデジタル信号に変換するＡＤ変換回路と、
   前記デジタル信号を外部装置に出力するためのＩ２Ｃインタフェース回路と、
   を有するフォトＩＣ。
7. 請求項１乃至５のいずれか一に記載の光電変換装置を具備することを特徴とする電子機器。

Images