以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態では、本発明の光電変換装置の構成及びその動作について説明する。なお本実施の形態で説明する本発明の光電変換装置は、光電変換素子により得られる入射光量に関する信号を対数圧縮した信号に変換して外部に出力するものである。
まず光電変換装置におけるブロック図について説明する。図1に示す光電変換装置100は、光電変換回路101、基準電圧生成回路102、演算回路103、出力回路104を有する。光電変換回路101は、光電変換素子を流れる光電流に応じて第1のダイオード素子の一方の端子で対数圧縮した形で第1の電圧値V1を出力するための回路である。また基準電圧生成回路102は、抵抗素子を流れる電流に応じて第2のダイオード素子の一方の素子で対数圧縮した形で第2の電圧値V2(基準電圧ともいう)を出力するための回路である。また演算回路103は、第1の電圧値V1と第2の電圧値V2との差分を増幅した出力信号V0を出力する回路である。出力回路104は、出力信号V0の大きさに応じた電流Ioutを出力するための回路である。
なお本明細書にて用いる第1、第2、第3、乃至第N(Nは自然数)という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
なお本明細書において、AとBとが接続されている、とは、AとBとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、AとBとが電気的に接続されているとは、AとBとの間に何らかの電気的作用を有する対象物が存在するとき、対象物を介してAとBとが概略同一ノードとなる場合を表すものとする。
具体的には、トランジスタをはじめとするスイッチング素子を介してAとBとが接続され、該スイッチング素子の導通によって、AとBとが概略同電位となる場合や、抵抗素子を介してAとBとが接続され、該抵抗素子の両端に発生する電位差が、AとBとを含む回路の動作に影響しない程度となっている場合など、回路動作を考えた場合、AとBとが同一ノードとして捉えて差し支えない状態である場合を表す。
光電変換装置100には、図2に示すように高電源電位Vdd及び低電源電位Vssを供給するための端子または配線が電気的に接続されている。本実施の形態において、光電変換装置100は光電流に応じた電流Ioutを出力する回路である。そのため、電圧値で出力を得るためには、外部抵抗を設けることにより、出力として電圧Voutを得ることができるものである。なお、図2に示すように光電変換装置200に内部抵抗201を設け、外部への出力として電圧Voutを得る構成とすることもできる。
次に図1で説明した光電変換回路101の具体的な回路構成について一例を示し説明する。図3に示す光電変換回路101は、光電変換素子301、カレントミラー回路302、第1のダイオード素子303を有する。カレントミラー回路302は、第1のnチャネル型トランジスタ304及び第2のnチャネル型トランジスタ305で構成される。光電変換素子301は、一方の端子(陰極側)に高電源電位(Vdd)が供給され、他方の端子(陽極側)がカレントミラー回路302の入力側に電気的に接続されている。カレントミラー回路302における第1のnチャネル型トランジスタ304及び第2のnチャネル型トランジスタ305のゲート端子は互いに電気的に接続されており、第1のnチャネル型トランジスタ304の第1端子は第1のnチャネル型トランジスタ304及び第2のnチャネル型トランジスタ305のゲート端子に電気的に接続されている。第1のnチャネル型トランジスタ304及び第2のnチャネル型トランジスタ305の第2端子は低電源電位(Vss)が供給されている。第1のダイオード素子303は、一方の端子(陰極側)は第2のnチャネル型トランジスタ305の第1端子に電気的に接続され、他方の端子(陽極側)には高電源電位Vddが供給されている。
光電変換素子としては、PN型またはPIN型のフォトダイオード、フォトトランジスタ等を用いて入射される光量に応じた光電流を得る構成とすればよい。なお本明細書では、光電変換素子としてPIN型のフォトダイオードを用いた構成について説明を行う。PIN型のフォトダイオードは、PN型のフォトダイオードに比べ、光の照射による空乏層の応答特性がよいため、好適である。
図3に示す光電変換回路101の動作について簡単に説明する。光電変換素子301に光が照射されることで、光電流ILが生じる。光電流ILは第1のnチャネル型トランジスタ304の第1端子(ドレイン)と第2端子(ソース)との間を流れる。同様に第2のnチャネル型トランジスタ305の第1端子(ドレイン)と第2端子(ソース)との間を光電流ILに応じた電流が流れる。このとき、第2のnチャネル型トランジスタ305を流れる電流は、第1のダイオード素子303に流れる。第1のダイオード素子303の電圧−電流特性は式(1)で表される。
なお本実施の形態においては説明のため、第1のnチャネル型トランジスタ304を流れる光電流ILと、第2のnチャネル型トランジスタ305を流れる電流とが同じものとして説明する。なお本実施の形態の構成は、第2のnチャネル型トランジスタ305のチャネル長またはチャネル幅の変更をすることによる光電流ILを増幅する場合についても適用可能である。
(式1)において、Isは逆方向飽和電流、qは電荷素量[C]、kはボルツマン定数[J・K−1]、Tは温度[K]である。なお、逆方向飽和電流Isは温度の項を含む関数であり、(式2)で表される。
(式2)において、Aは定数、Egはバンドギャップエネルギー[J]である。
(式1)において、qΔV1/kTが1より十分大きいとし、式(1)をΔV1について解くと、式(3)が得られる。
式(3)に示すように、第1のダイオード素子303の一方の端子に生じる高電源電位VddとΔV1との差にあたる第1の電圧値V1について、電流ILを対数圧縮した形で得ることができる。
なお光電変換回路101のカレントミラー回路302における第2のnチャネル型トランジスタ305を、図4に示すように電気的に並列に複数配設する構成としてもよい。図4に示すように第2のnチャネル型トランジスタ305―1乃至305−N(Nは2以上の自然数)と複数設けることにより、光電変換素子301に光が照射されることで第1のnチャネル型トランジスタのソースとドレインの間を流れる電流を、N倍にして第2のnチャネル型トランジスタ305―1乃至305−Nの側で流すことができる。そのため、光電変換素子301に照射される光量が小さい場合であっても、第1のダイオード素子303で第1の電圧値V1を得るために十分な電流を流すことができる。
なお本実施の形態では、図3に示すように、光電変換回路101のカレントミラー回路302におけるトランジスタについて、nチャネル型トランジスタを例として挙げて説明したが、pチャネル型トランジスタを用いた構成でもよい。図5にpチャネル型トランジスタを用いてカレントミラー回路を構成した光電変換回路の回路図について示し、説明する。
図5にpチャネル型トランジスタを用いた光電変換回路101の具体的な回路構成について一例を示し説明する。図5に示す光電変換回路101は、光電変換素子501、カレントミラー回路502、第1のダイオード素子503を有する。カレントミラー回路502は、第1のpチャネル型トランジスタ504及び第2のpチャネル型トランジスタ505で構成される。光電変換素子501は、一方の端子(陰極側)がカレントミラー回路502の出力側に電気的に接続され、他方の端子(陽極側)に低電源電位Vssが供給されている。カレントミラー回路502のおける第1のpチャネル型トランジスタ504及び第2のpチャネル型トランジスタ505のゲート端子は互いに電気的に接続されており、第1のpチャネル型トランジスタ504の第1端子は第1のpチャネル型トランジスタ504及び第2のpチャネル型トランジスタ505のゲート端子に電気的に接続されている。第1のpチャネル型トランジスタ504及び第2のpチャネル型トランジスタ505の第1端子には高電源電位Vddが供給されている。光電変換素子501の一方の端子(陰極側)には第1のpチャネル型トランジスタ504の第2端子が電気的に接続され、他方の端子(陽極側)には低電源電位Vssが供給されている。第1のダイオード素子503の一方の端子(陰極側)には低電源電位Vssが供給されており、他方の端子(陽極側)には第2のpチャネル型トランジスタ505の第2端子が電気的に接続されている。
図5に示す光電変換回路101の動作について簡単に説明する。光電変換素子501に光が照射されることで、光電流ILが流れる。光電流ILは第1のpチャネル型トランジスタ504の第1端子(ドレイン)と第2端子(ソース)との間を流れる。同様に第2のpチャネル型トランジスタ505の第1端子(ドレイン)と第2端子(ソース)にも光電流ILが流れる。このとき、第2のpチャネル型トランジスタ505を流れる光電流ILの大きさに応じて、第1の電圧値V1を得ることができる。
なお、nチャネル型トランジスタまたはpチャネル型トランジスタのようなトランジスタは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことができる。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難な場合もある。そこで、本実施の形態においては、ソース及びドレインとして機能する領域のそれぞれを、第1端子、第2端子と表記するものとする。またゲートとして機能する端子については、ゲートと表記するものとする。
なお、nチャネル型トランジスタまたはpチャネル型トランジスタのようなトランジスタとして、様々な形態のトランジスタを用いることができる。例えば、非晶質シリコン、多結晶シリコン、微結晶(マイクロクリスタル、セミアモルファスとも言う)シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ(TFT)などを用いることができる。TFTを用いる場合、比較的に低温のプロセスで作製することができるため製造装置を大きくでき、大型基板上に製造できる。そのため、一度の製造工程で多くの取り数を得ることができ、低コストで製造することができる。さらに、比較的に低温のプロセスで作製するため、耐熱性の弱い基板を用いることができる。そのため、透光性を有する基板(例えば、絶縁表面を有するガラス基板)上にトランジスタを製造でき、透光性を有する基板上のトランジスタを用いて光の透過を利用した装置に用いることができる。
次に図1で説明した基準電圧生成回路102の具体的な回路構成について一例を示し説明する。図6に示す基準電圧生成回路102は、抵抗素子601、カレントミラー回路602、第2のダイオード素子603を有する。カレントミラー回路602は、第1のnチャネル型トランジスタ604及び第2のnチャネル型トランジスタ605で構成される。抵抗素子601は、一方の端子に高電源電位(Vdd)が供給され、他方の端子がカレントミラー回路602の入力側に電気的に接続されている。カレントミラー回路602における第1のnチャネル型トランジスタ604及び第2のnチャネル型トランジスタ605のゲート端子は互いに電気的に接続されており、第1のnチャネル型トランジスタ604の第1端子は第1のnチャネル型トランジスタ604及び第2のnチャネル型トランジスタ605のゲート端子に電気的に接続されている。第1のnチャネル型トランジスタ604及び第2のnチャネル型トランジスタ605の第2端子は低電源電位(Vss)が供給されている。第2のダイオード素子603は、一方の端子(陰極側)は第2のnチャネル型トランジスタ605の第1端子に電気的に接続され、他方の端子(陽極側)には高電源電位Vddが供給されている。
図6に示す基準電圧生成回路102の動作について簡単に説明する。抵抗素子601の抵抗値に応じて電流Irefが流れる。電流Irefは第1のnチャネル型トランジスタ604の第1端子(ドレイン)と第2端子(ソース)との間を流れる。同様に第2のnチャネル型トランジスタ605の第1端子(ドレイン)と第2端子(ソース)との間を電流Irefに応じた電流が流れる。このとき、第2のnチャネル型トランジスタ605を流れる電流は、第2のダイオード素子603に流れる。第2のダイオード素子603の電圧−電流特性は式(4)で表される。
なお本実施の形態においては説明のため、第1のnチャネル型トランジスタ604を流れる電流Irefと、第2のnチャネル型トランジスタ605を流れる電流とが同じものとして説明する。なお本実施の形態の構成は、第2のnチャネル型トランジスタ605のチャネル長またはチャネル幅の変更をすることによる電流Irefを増幅する場合についても適用可能である。
式(4)において、qΔV1/kTが1より十分大きいとし、式(4)をΔV2について解くと、式(5)が得られる。
式(5)に示すように、第2のダイオード素子603の一方の端子に生じる高電源電位VddとΔV2との差にあたる第2の電圧値V2について、電流Irefを対数圧縮した形で得ることができる。
なお基準電圧生成回路102において、カレントミラー回路602の第2のnチャネル型トランジスタを図4で説明したように電気的に並列に複数配設する構成としてもよい。また、図5で説明したようにカレントミラー回路を構成するトランジスタとしてpチャネル型トランジスタを用いて基準電圧生成回路を構成してもよい。pチャネル型トランジスタを用いて基準電圧生成回路102を構成する場合には、図5に示した回路構成での光電変換素子を抵抗素子とすることでpチャネル型トランジスタを用いた基準電圧生成回路102を構成することができる。
なお、基準電圧生成回路102内の抵抗素子601の抵抗値としては、カレントミラー回路602を流れる電流Irefが、光電変換回路101の光電変換素子301に光が照射されることで得られる光電流ILの下限値となるようにすることが適当である。すなわち、光電変換回路101の光電変換素子301が検出できる照度以上の光が照射された際の電流Irefを流すための抵抗値を、抵抗素子の抵抗値とするものである。なお本明細書において、光電変換素子301に光が照射されることで流れる電流ILの下限値が流れる際の光の照度を基準照度という。
次に図1で説明した演算回路103及び出力回路104の具体的な回路構成について図7を用いて説明する。演算回路103は抵抗素子701及びオペアンプ702を有する。出力回路104は、nチャネル型トランジスタ703、pチャネル型トランジスタ704、及びカレントミラー回路705を有する。カレントミラー回路705は、第1のpチャネル型トランジスタ706及び第2のpチャネル型トランジスタ707で構成される。なお図7に示す回路構成においては、図2で説明したように内部抵抗201を設け、出力回路104から出力される電流Ioutに応じて、外部への出力として電圧Voutを得る構成としている。
図7において、抵抗素子701の一方の端子は第1の電圧値V1を供給する配線に電気的に接続され、他方の端子はオペアンプ702の反転入力端子に電気的に接続されている。オペアンプ702の非反転入力端子は第2の電圧値V2を供給する配線に電気的に接続され、出力端子はnチャネル型トランジスタ703及びpチャネル型トランジスタ704のゲートに電気的に接続される。またオペアンプ702は高電源電位Vdd及び低電源電位Vssが供給される配線に電気的に接続されている。またカレントミラー回路705の第1のpチャネル型トランジスタ706及び第2のpチャネル型トランジスタ707の第1端子には、高電源電位Vddが供給される配線に電気的に接続されている。第1のpチャネル型トランジスタ706のゲート及び第2端子はnチャネル型トランジスタ703の第1端子に電気的に接続されている。第2のpチャネル型トランジスタ707の第2端子は、内部抵抗201を流れる電流Ioutに応じて電圧Voutを出力する端子に電気的に接続されるものである。またnチャネル型トランジスタ703の第2端子はpチャネル型トランジスタ704の第1端子に電気的に接続されている。またpチャネル型トランジスタ704の第2端子は、低電源電位Vssが供給される配線に電気的に接続されている。
なお抵抗素子701はオペアンプ702の反転入力端子の電圧値を電流値に変換するための素子であり、両端子間に電流が流れる程度の抵抗値を有する素子である。
なお本実施の形態で示す図7の構成において、nチャネル型トランジスタ703及びpチャネル型トランジスタ704をトランジスタで表したが、これに限定されない。例えばnチャネル型トランジスタ703及びpチャネル型トランジスタ704の代わりに、オペアンプ702の出力端子からの信号V0に応じてオンまたはオフの動作を行うスイッチであってもよい。
なおスイッチは、一方の端子と他方の端子との導通または非導通を制御できるものであればよく、特定のものに限定されない。スイッチとしては、電気的スイッチや機械的なスイッチなどがあり、一例として薄膜トランジスタを用いて構成すればよい。
次に図7で説明したオペアンプ702の具体的な回路構成について一例を示し説明する。図8に示すオペアンプ702は、抵抗素子801、電流源回路802、カレントミラー回路803、差動増幅回路804、容量素子805、pチャネル型トランジスタ806を有する。電流源回路802は第1のnチャネル型トランジスタ807、第2のnチャネル型トランジスタ808、第3のnチャネル型トランジスタ809を有する。またカレントミラー回路803は第1のpチャネル型トランジスタ810及び第2のpチャネル型トランジスタ811を有する。差動増幅回路804は、第1のnチャネル型トランジスタ812及び第2のnチャネル型トランジスタ813を有する。
図8に示すオペアンプ702の動作について簡単に説明する。図8に示すオペアンプ702は、差動増幅回路804に入力される第1の電圧値V1が、第2の電圧値V2を下回る場合、言い換えると光電変換素子301に対する光の照度が基準照度より大きくなった場合に、第1の電圧値V1と第2の電圧値V2の大きさの差分を増幅して、pチャネル型トランジスタ806により出力信号V0を出力する回路である。
なお容量素子805は、第1の電圧値V1、及び第2の電圧値V2によって、pチャネル型トランジスタ806により出力信号V0を安定して出力するために設けたものであり、必要に応じて設けられるものである。
図7に示す演算回路103及び出力回路104の動作について簡単に説明する。オペアンプ702に第1の電圧値V1、及び第2の電圧値V2が入力されることで、オペアンプ702が動作する。オペアンプ702では、第1の電圧値V1が、第2の電圧値V2を下回った場合、すなわち光電変換素子301に対する基準照度以上の光の照射が行われる際に、出力される出力信号V0の電位が上昇する。そしてnチャネル型トランジスタ703が出力信号V0によりオン(導通状態)になり、pチャネル型トランジスタ704がオフ(非導通状態)となる。その結果、第1の電圧値V1の電位に応じて、カレントミラー回路705の第1のpチャネル型トランジスタ706及び第2のpチャネル型トランジスタ707を流れる電流Ioutが出力されることとなる。
一方、オペアンプ702で第1の電圧値V1が、第2の電圧値V2を上回った場合、すなわち光電変換素子301に対する基準照度以下の光の照射が行われる場合に、オペアンプ702より出力される出力信号V0の電位が小さくなる。そのため、nチャネル型トランジスタ703が出力信号V0によりオフになり、pチャネル型トランジスタ704がオンになる。その結果、オペアンプ702の反転入力端子に入力される第1の電圧値V1が低電源電位Vssに流れるため、カレントミラー回路705の第1のpチャネル型トランジスタ706及び第2のpチャネル型トランジスタ707に電流Ioutが出力されない。
なお本実施の形態におけるオペアンプ702には、第1の電圧値V1、及び第2の電圧値V2が入力され、2つの信号の差分を増幅することによって出力信号V0を得ている。第1の電圧値V1、及び第2の電圧値V2は、上記式(3)、式(5)より温度に関する変数を持ち、温度により変動するものである。オペアンプ702で第1の電圧値V1、及び第2の電圧値V2の差分をとることで、式(3)、式(5)内のIsの項を相殺して出力信号V0を得ることができる。そのため、本実施の形態における電流Ioutはダイオード素子の温度依存性の影響を緩和して出力することができる。
次に図1で説明した演算回路103及び出力回路104の回路構成について図7で示した回路構成とは別の例について説明する。図9に示す演算回路103及び出力回路104の回路構成について、図7と異なる点はオペアンプ702から出力される第1の出力信号V0の他に第2の出力信号Vrefが出力される点、及び第1の出力信号V0がnチャネル型トランジスタ703のゲートに供給され、第2の出力信号Vrefがpチャネル型トランジスタ704のゲートに供給されている点にある。
図9で説明したオペアンプ702の具体的な回路構成について説明する。図10に示すオペアンプ702は、抵抗素子801、電流源回路802、カレントミラー回路803、差動増幅回路804、容量素子805、pチャネル型トランジスタ806、nチャネル型トランジスタ1001を有する。図8で説明したオペアンプ702の構成と異なる点は、ダイオード接続されたnチャネル型トランジスタ1001がpチャネル型トランジスタ806のドレイン側に設けられる点、nチャネル型トランジスタ1001のソース側より第2の出力信号Vrefを出力する点、にある。
図10に示すオペアンプ702の動作について簡単に説明する。図10に示すオペアンプ702は、差動増幅回路804に入力される第1の電圧値V1が、第2の電圧値V2を下回る場合、言い換えると光電変換素子301に対する光の照度が基準照度より大きくなった場合に、第1の電圧値V1と第2の電圧値V2の大きさの差に応じて、pチャネル型トランジスタ806により第1の出力信号V0、及びnチャネル型トランジスタ1001のしきい値電圧分だけ小さい電位の信号である第2の出力信号Vref、を出力する回路である。
第1の出力信号V0をnチャネル型トランジスタ703のゲート、第2の出力信号Vrefをpチャネル型トランジスタ704のゲートに供給する構成とすることにより、nチャネル型トランジスタ703及びpチャネル型トランジスタ704のオンまたはオフをより確実に制御することができる。
以上説明したように本実施の形態の光電変換装置の構成では、対数圧縮するためのダイオード素子の温度依存性による出力の変動の影響を低減して出力を得ることのできる光電変換装置を得ることができる。また本実施の形態の光電変換装置の構成では、光電変換素子に照射される光が基準照度以下で出力を一定にすることにより、光電変換素子の検出限界未満の微弱光を検出する場合であっても一定の出力を得ることができる。
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
(実施の形態2)
本実施の形態では、上記実施の形態で説明した光電変換装置100において、演算回路103に入力する第1の電圧値V1および第2の電圧値V2の代わりに、第1の電圧値V1及び第2の電圧値V2をソースフォロワ回路で増幅した信号とした際の具体的な構成について説明する。なお本実施の形態では、上記実施の形態1で説明した箇所については同一の符号を付し、説明を省略する。
図11に示す光電変換装置1100は、光電変換回路101、基準電圧生成回路102、演算回路103、出力回路104、第1の増幅回路1101、第2の増幅回路1102を有する。実施の形態1で説明した光電変換装置100との違いは、第1の増幅回路1101、第2の増幅回路1102を有する点にある。第1の増幅回路1101は光電変換回路101より出力される第1の電圧値V1が入力され、第1の電圧値V1が増幅された電圧値V1’として、演算回路103に入力するものである。また第2の増幅回路1102は光電変換回路101より出力される第2の電圧値V2が入力され、第2の電圧値V2が増幅された電圧値V2’として、演算回路103に入力するものである。
次に図12に図11で示した光電変換装置1100の回路構成について、実施の形態1で説明した各ブロックの回路構成と併せて示す。図12に示す回路において、光電変換回路101は、上記実施の形態1の図3で説明した構成と同様である。また基準電圧生成回路102は、上記実施の形態1の図6で説明した構成と同様である。また演算回路103及び出力回路104は、上記実施の形態1の図7で説明した構成と同様である。第1の増幅回路1101は、第1のnチャネル型トランジスタ1201及び第2のnチャネル型トランジスタ1202を有する。また第2の増幅回路1102は、第1のnチャネル型トランジスタ1203及び第2のnチャネル型トランジスタ1204を有する。第2のnチャネル型トランジスタ1202及び第2のnチャネル型トランジスタ1204は、ゲートが基準電圧生成回路102でカレントミラー回路を構成する第1のnチャネル型トランジスタ604及び第2の第2のnチャネル型トランジスタ605のゲートに電気的に接続されている。そのため、第2のnチャネル型トランジスタ1202及び第2のnチャネル型トランジスタ1204は電流源として機能するものとなる。一方、第1のnチャネル型トランジスタ1201及び第1のnチャネル型トランジスタ1203はドレインとなる端子が共に高電源電位が供給される配線に電気的に接続されており、第1のnチャネル型トランジスタ1201及び第1のnチャネル型トランジスタ1203のゲートには、光電変換回路101より出力される第1の電圧値V1及び基準電圧生成回路102より出力される第2の電圧値V2がそれぞれ入力される。そのため第1の増幅回路1101及び第2の増幅回路1102は、ソースフォロワ回路として、入力される電圧を増幅して出力することができる。
なお本実施の形態において、第1の電圧値V1及び第2の電圧値V2を増幅する第1の増幅回路1101及び第2の増幅回路1102として、ソースフォロワ回路を用いた構成について示したが、これに限らず、入力電圧を増幅して出力する回路であればよい。
本実施の形態で説明する第1の電圧値V1に応じて増幅した信号、及び第2の電圧値V2に応じて増幅した信号を、オペアンプ702の反転入力端子及び非反転入力端子に入力する構成とすることによって、オペアンプ702を安定して動作させることができる。
図13に図12に示した回路を用いて、光電変換素子への入射光の照度に対し、光電変換装置からの出力される電流及びまたは電圧についてシミュレーションを行った結果を示す。なお、光電変換装置からの出力される電圧については、上記実施の形態1の図2で示したように光電変換装置内に内部抵抗を設け、外部への出力を電圧値とするものである。図13(A)には、光電変換素子への入射光の照度に対する光電変換装置から出力される電流、図13(B)には、光電変換素子への入射光の照度に対する光電変換装置から出力される電圧について示したものである。図13(A)、図13(B)からわかるように、本実施の形態の光電変換装置により、入射光の照度に対する出力(電流、電圧)を対数圧縮し、且つ一定の照度以下では一定の出力(電流、電圧)を得ることができる。
以上説明したように本実施の形態の光電変換装置の構成では、対数圧縮するためのダイオード素子の温度依存性による出力の変動の影響を低減して出力を得ることのできる光電変換装置を得ることができる。また本実施の形態の光電変換装置の構成では、光電変換素子に照射される光が基準照度以下で出力を一定にすることにより、光電変換素子の検出限界未満の微弱光を検出する場合であっても一定の出力を得ることができる。また特に本実施の形態で説明した第1の増幅回路及び第2の増幅回路によりオペアンプに入力する電圧値を増幅して出力することができるため、オペアンプの安定した動作を行うことができる。
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
(実施の形態3)
本実施の形態では、光電変換装置のブロック図を参照して、各回路の配置について一例を説明する。図14は光電変換装置のブロック図であり、上記実施の形態2の図12で示した回路での各回路の配置図について示したものである。図14に示す光電変換装置1100では、光電変換素子301、抵抗素子601と、第1のダイオード素子303、第2のダイオード素子603、第1の増幅回路1101及び第2の増幅回路1102、抵抗素子701及びオペアンプ702、並びに出力回路104を示している。なお図14では、高電源電位Vddが供給される端子、低電源電位Vssが供給される端子、及び光電変換装置で得られる電圧Voutを外部に出力するための端子についても併せて示している。
上記実施の形態で説明したように、本実施の形態の光電変換装置の構成では、対数圧縮するためのダイオード素子の温度依存性による出力の変動の影響を低減して出力を得ることのできる光電変換装置を得ることができる。また本実施の形態の光電変換装置の構成では、光電変換素子に照射される光が基準照度以下で出力を一定にすることにより、光電変換素子の検出限界未満の微弱光を検出する場合であっても一定の出力を得ることができる。また特に本実施の形態で説明した第1の増幅回路及び第2の増幅回路によりオペアンプに入力する電圧値を増幅して出力することができるため、オペアンプの安定した動作を行うことができる。
また本実施の形態では、光電変換装置を構成する各回路のレイアウトに示すように、第1のダイオード素子303、第2のダイオード素子603を隣接して設けることで、対数圧縮するためのダイオード素子の温度依存性による出力の変動の影響をより低減できる光電変換装置を得ることができる。
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
(実施の形態4)
本実施の形態では、上記実施の形態2で示した光電変換装置のブロック図について、図12とは別の回路構成及び各回路の配置について一例を示し、光電変換装置の作製方法について詳細に説明する。なお本実施の形態では、上記実施の形態1乃至3で説明した箇所については同一の符号を付し、説明を省略する。
まず図15に光電変換装置の回路構成について、実施の形態1で説明した各ブロックの回路構成と併せて示す。図15に示す回路において、光電変換回路101は、上記実施の形態1の図3で説明した構成と同様である。また基準電圧生成回路102は、上記実施の形態1の図6で説明した構成と同様である。また演算回路103及び出力回路104は、上記実施の形態1の図7で説明した構成と同様である。第1の増幅回路1101は、上記実施の形態2の図12で説明した構成と同様である。また第2の増幅回路1102は、上記実施の形態2の図12で説明した構成と同様である。上記実施の形態2の図12で示した回路と異なる点は、抵抗素子1501及びダイオード接続されたnチャネル型トランジスタ1502を有する点にある。
図15に示す回路構成において、第2のnチャネル型トランジスタ1202及び第2のnチャネル型トランジスタ1204は、ゲートがダイオード接続されたnチャネル型トランジスタ1502のゲートに電気的に接続されている。そのため、第2のnチャネル型トランジスタ1202及び第2のnチャネル型トランジスタ1204は電流源として機能するものとなる。図12とは異なり、第1の増幅回路1101及び第2の増幅回路1102の電流源となるトランジスタのゲートに印加する電圧を、別途設けた抵抗素子1501とダイオード接続されたnチャネル型トランジスタ1502とで生成することにより、第1の増幅回路1101及び第2の増幅回路1102での電圧値の増幅率を向上することができる。そのため、オペアンプ702は、より安定した動作を行うことができようになる。なお抵抗素子1501は、ダイオード接続されたnチャネル型トランジスタ1502のソースとドレインとの間に流すべき電流値に応じて、抵抗値を選択すればよい。
次に図16に、上記図15で示した回路での各回路の配置図について示す。図16に示す光電変換装置1600では、光電変換素子301、抵抗素子601、第1のダイオード素子303、第2のダイオード素子603、第1の増幅回路1101及び第2の増幅回路1102、抵抗素子701、オペアンプ702、第1のnチャネル型トランジスタ304及び第2のnチャネル型トランジスタ305、第1のnチャネル型トランジスタ604及び第2のnチャネル型トランジスタ605、抵抗素子1501、並びに出力回路104を示している。なお図16では、高電源電位Vddが供給される端子、低電源電位Vssが供給される端子、及び光電変換装置で得られる電圧Voutを外部に出力するための端子についても併せて示している。
上記実施の形態で説明したように、本実施の形態の光電変換装置の構成では、対数圧縮するためのダイオード素子の温度依存性による出力の変動の影響を低減して出力を得ることのできる光電変換装置を得ることができる。また本実施の形態の光電変換装置の構成では、光電変換素子に照射される光が基準照度以下で出力を一定にすることにより、光電変換素子の検出限界未満の微弱光を検出する場合であっても一定の出力を得ることができる。また特に本実施の形態で説明した第1の増幅回路及び第2の増幅回路によりオペアンプに入力する電圧値を増幅して出力することができるため、オペアンプの安定した動作を行うことができる。
また本実施の形態では、光電変換装置を構成する各回路のレイアウトに示すように、第1のダイオード素子303、第2のダイオード素子603を隣接して設けることで、対数圧縮するためのダイオード素子の温度依存性による出力の変動の影響をより低減できる光電変換装置を得ることができる。
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
(実施の形態5)
本実施の形態では、光電変換装置の作製方法について詳しく述べる。なお、本実施の形態では、横型接合タイプのPINフォトダイオードと、薄膜トランジスタ(TFT)と、縦型接合タイプのPINフォトダイオードと、抵抗素子と、容量素子と、を半導体素子の一例として示すが、本実施の形態の光電変換装置に用いられる素子はこれらに限定されない。例えば、記憶素子、インダクタなどを用いることができる。図17乃至図22に示す図において、(A)は上面図、(B)は(A)で示す上面図の断面図であり、(B)の断面図は説明のため実際のサイズより縮尺をかえて示している。
まず透光性を有する基板1700上に、絶縁膜1701、半導体膜1702を順に形成する。なお、半導体膜1702を成膜後、結晶化等の処理を行った後、エッチング処理することにより所望の形状に加工(パターニング)し、図17(B)に示すように、島状に分離された半導体膜1702a乃至1702eを得ることができる(図17(A)、(B))。絶縁膜1701及び半導体膜1702は、大気に触れることなく連続して形成することが可能である。なお各半導体膜1702a乃至1702eの配置については、図16で示した配置図に対応するものであり、各半導体膜の機能についても上記実施の形態で説明した機能を実現するためのものである。抵抗素子を形成する半導体膜1702dは、図17(A)に示すように半導体膜を延設することにより抵抗素子としている。
基板1700として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板等を用いることができる。プラスチック等の合成樹脂を含む、可撓性を有する基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。本実施の形態では、基板1700として、厚さ0.5mmの、無アルカリガラスであるアルミノ珪酸塩ガラス基板(旭硝子社製 商品名AN100)を用いる。
絶縁膜1701は基板1700中に含まれるNaなどのアルカリ金属やアルカリ土類金属が、半導体膜1702中に拡散し、トランジスタなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができるバリア性の高い絶縁材料を用いて、絶縁膜1701を形成するのが望ましい。なお、ガラス基板またはプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から基板1700と半導体膜との間に絶縁膜1701を設けることは有効である。しかし、石英基板など不純物の拡散がさして問題とならない基板1700を用いる場合は、必ずしも設ける必要はない。
絶縁膜1701は、CVD法やスパッタリング法等を用いて、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム等の絶縁性を有する材料を用いて形成する。
なお、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多い膜であって、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)及び水素前方散乱法(HFS:Hydrogen Forward Scattering)を用いて測定した場合に、濃度範囲として酸素が50〜70原子%、窒素が0.5〜15原子%、珪素が25〜35原子%、水素が0.1〜10原子%の範囲で含まれる膜をいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多い膜であって、RBS及びHFSを用いて測定した場合に、濃度範囲として酸素が5〜30原子%、窒素が20〜55原子%、珪素が25〜35原子%、水素が10〜25原子%の範囲で含まれる膜をいう。但し、酸化窒化珪素または窒化酸化珪素を構成する原子の合計を100原子%としたとき、窒素、酸素、珪素及び水素の含有比率が上記の範囲内に含まれるものとする。
絶縁膜1701は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。本実施の形態では、膜厚50nmの窒化酸化珪素膜、膜厚140nmの酸化窒化珪素膜を順に積層して絶縁膜1701を形成するが、各膜の材質、膜厚、積層数は、これに限定されるものではない。
酸化珪素膜は、シランと酸素、TEOS(テトラエトキシシラン)と酸素等の組み合わせの混合ガスを用い、熱CVD、プラズマCVD、常圧CVD、バイアスECRCVD等の方法によって形成することができる。また、窒化珪素膜は、代表的には、シランとアンモニアの混合ガスを用い、プラズマCVDによって形成することができる。また、酸化窒化珪素膜、窒化酸化珪素膜は、代表的には、シランと一酸化二窒素の混合ガスを用い、プラズマCVDによって形成することができる。
半導体膜1702は、絶縁膜1701を形成した後、大気に曝さずに形成することが望ましい。半導体膜1702の膜厚は20〜200nm(望ましくは40〜170nm、好ましくは50〜150nm)とする。なお、半導体膜1702は、非晶質半導体、多結晶半導体、微結晶(セミアモルファス若しくはマイクロクリスタル)半導体などを用いることができる。半導体膜1702は、スパッタ法、LPCVD法、またはプラズマCVD法等により形成することができる。
または、半導体膜1702として単結晶半導体を用いた透光性のSOI構造を有する基板などを用いてトランジスタを形成してもよい。これらにより、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズの小さいトランジスタを製造することができる。これらのトランジスタを用いると、回路の低消費電力化、又は回路の高集積化を図ることができる。
また、半導体膜に用いられる半導体の材料として、シリコン(Si)、ゲルマニウム(Ge)などの単体のほかGaAs、InP、SiC、ZnSe、GaN、SiGeなどのような化合物半導体も用いることができる。また酸化物半導体である酸化亜鉛(ZnO)、酸化スズ(SnO2)なども用いることができ、ZnOを半導体膜に用いる場合、ゲート絶縁膜としてY2O3、Al2O3、TiO2、それらの積層などを用いると良く、ゲート電極、半導体膜に接する導電膜として、ITO、Au、Tiなどを用いるとよい。
非晶質半導体膜は、例えば半導体として珪素を用いる場合、珪素を含む気体をグロー放電分解することにより形成することができる。珪素を含む気体としては、SiH4、Si2H6が挙げられる。この珪素を含む気体を、水素、水素及びヘリウムで希釈して用いても良い。
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定状態に属するものである。すなわち、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す520cm−1よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す520cm−1とアモルファスシリコンを示す480cm−1の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手(ダングリングボンド)を終端するため水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
この微結晶半導体膜は、周波数が数十MHz〜数百MHzの高周波プラズマCVD法、または周波数が1GHz以上のマイクロ波プラズマCVD装置により形成することができる。代表的には、SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4などの珪素を含む化合物を水素で希釈して用いることで、微結晶半導体膜を形成することができる。また、珪素を含む化合物及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの珪化水素などの珪素を含む化合物に対して、水素の流量比を5倍以上200倍以下、好ましくは50倍以上150倍以下、更に好ましくは100倍とする。
多結晶半導体を用いた半導体膜は、非晶質半導体膜または微結晶半導体膜を、レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する触媒元素を用いた熱結晶化法等を単独で、或いは複数組み合わせて実施することで、形成することができる。また、多結晶半導体を、スパッタ法、プラズマCVD法、熱CVD法などを用いて、直接形成しても良い。また、プラズマ法を用いて、多結晶半導体を選択的に基板に形成してもよい。結晶化を助長する触媒元素を導入せずにレーザ結晶化を行う場合は、レーザ光の照射により非晶半導体膜が飛散する現象(アブレーション)が生じるのを防ぐために、非晶半導体膜にレーザ光を照射する前に、窒素雰囲気下500℃で1時間加熱し、非晶半導体膜が含有する水素濃度を1×1020atoms/cm3以下とすると良い。
例えばレーザ結晶化を用いて多結晶半導体膜を形成する場合、レーザ結晶化の前に、レーザに対する半導体膜の耐性を高めるために、550℃、4時間の加熱処理を該半導体膜に対して行なう。そして連続発振が可能な固体レーザを用い、基本波の第2高調波〜第4高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Nd:YVO4レーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いるのが望ましい。具体的には、連続発振のYVO4レーザから射出されたレーザ光を非線形光学素子により高調波に変換し、出力10Wのレーザ光を得る。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体膜に照射する。このときのパワー密度は0.01〜100MW/cm2程度(好ましくは0.1〜10MW/cm2)が必要である。そして、走査速度を10〜2000cm/sec程度とし、照射する。
連続発振の気体レーザとして、Arレーザ、Krレーザなどを用いることが出来る。また連続発振の固体レーザとして、YAGレーザ、YVO4レーザ、YLFレーザ、YAlO3レーザ、フォルステライト(Mg2SiO4)レーザ、GdVO4レーザ、Y2O3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザなどを用いることが出来る。
またパルス発振のレーザとして、例えばArレーザ、Krレーザ、エキシマレーザ、CO2レーザ、YAGレーザ、Y2O3レーザ、YVO4レーザ、YLFレーザ、YAlO3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザ、銅蒸気レーザまたは金蒸気レーザを用いることができる。
また、パルス発振のレーザ光の発振周波数を10MHz以上とし、通常用いられている数十Hz〜数百Hzの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なっても良い。パルス発振でレーザ光を半導体膜に照射してから半導体膜が完全に固化するまでの時間は数十nsec〜数百nsecと言われている。よって上記周波数を用いることで、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。したがって、半導体膜中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜が形成される。具体的には、含まれる結晶粒の走査方向における幅が10〜30μm、走査方向に対して垂直な方向における幅が1〜5μm程度の結晶粒の集合を形成することができる。該走査方向に沿って連続的に成長した単結晶の結晶粒を形成することで、少なくともTFTのチャネル方向には結晶粒界のほとんど存在しない半導体膜の形成が可能となる。
なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを並行して照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波のレーザ光とを並行して照射するようにしても良い。
なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値のばらつきを抑えることができる。
結晶化を助長する触媒元素を用いた熱結晶化法を用いる場合、非晶質半導体膜への触媒元素の導入の仕方としては、当該触媒元素を非晶質半導体膜の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、CVD法、プラズマ処理法(プラズマCVD法も含む)、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、触媒元素の濃度調整が容易である。また、このとき非晶質半導体膜の表面の濡れ性を改善し、非晶質半導体膜の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのUV光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、非晶質半導体膜の表面に酸化膜を形成することが望ましい。
そして、非晶質半導体膜へ触媒元素を導入した後、加熱処理(550℃〜750℃で3分〜24時間)を行うことにより、多結晶半導体膜を形成することができる。結晶化を助長(促進)する触媒元素としては、鉄(Fe)、ニッケル(Ni)、コバルト(Co)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、銅(Cu)及び金(Au)から選ばれた一種又は複数種類を用いることができる。
上記結晶化を行った後、多結晶半導体膜から結晶化を助長する触媒元素を除去し、当該触媒元素の濃度を低減させるため、不純物元素を含む半導体膜を多結晶半導体膜に接するように形成する。上記不純物元素を含む半導体膜は、ゲッタリングシンクとして機能する。不純物元素として、N型を付与する不純物元素、P型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン(P)、窒素(N)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)、ボロン(B)、ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、Kr(クリプトン)、Xe(キセノン)から選ばれた一種または複数種を用いることができる。そして、希ガス元素を含む半導体膜を、結晶化を助長する触媒元素を含む多結晶半導体膜に接するように形成し、加熱処理(550℃〜750℃で3分〜24時間)を行う。上記加熱処理により、多結晶半導体膜中に含まれる結晶化を助長する触媒元素は、希ガス元素を含む半導体膜中に移動し、多結晶半導体膜中の結晶化を助長する触媒元素の濃度は低減する。その後、ゲッタリングシンクとなった希ガス元素を含む半導体膜を除去する。
本実施の形態では、触媒元素を用いた結晶化方法と、レーザ結晶化法とを組み合わせて、多結晶珪素を用いた半導体膜を形成する。以下、本実施の形態における具体的な半導体膜の作製方法について説明する。
本実施の形態では、まず、膜厚50nmの非晶質珪素膜を絶縁膜1701上に形成した後、重量換算で10ppmのニッケルを含む酢酸ニッケル溶液を、非晶質珪素膜にスピナーで塗布する。なお、溶液を用いて触媒元素を添加する方法に代えて、スパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次に、加熱処理(500℃、1時間)の後、結晶化のための加熱処理(550℃、4時間)を行って、非晶質珪素膜を結晶化させることで、多結晶珪素を有する半導体膜を形成する。
次に、多結晶珪素を有する半導体膜の表面に形成された酸化膜を、希フッ酸等で除去する。その後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザ光(XeCl:波長308nm)の照射を大気中、または酸素雰囲気中で行う。
レーザ光には波長400nm以下のエキシマレーザ光や、YAGレーザの第2高調波又は第3高調波を用いる。ここでは、繰り返し周波数10〜1000Hz程度のパルスレーザ光を用い、当該レーザ光を光学系にて100〜500mJ/cm2に集光し、90〜95%のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。本実施の形態では、繰り返し周波数30Hz、パワー密度470mJ/cm2でレーザ光の照射を大気中で行なう。
なお、上記レーザ光の照射は、大気中、または酸素雰囲気中で行うため、レーザ光の照射により表面に酸化膜が形成される。なお、本実施の形態ではパルスレーザを用いた例を示したが、連続発振のレーザを用いてもよく、半導体膜の結晶化に際し、大粒径の結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第2高調波〜第4高調波を適用するのが好ましい。代表的には、Nd:YVO4レーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を適用すればよい。
連続発振のレーザを用いる場合には、出力10Wの連続発振のYVO4レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にYVO4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのパワー密度は0.01〜100MW/cm2程度(好ましくは0.1〜10MW/cm2)が必要である。そして、10〜2000cm/s程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
次に、上記レーザ光の照射により形成された酸化膜に加え、オゾン水で、レーザ結晶化後の多結晶半導体膜の表面を120秒処理して、合計1〜5nmの酸化膜からなるバリア層を多結晶半導体膜の表面に形成する。このバリア層は、結晶化させるために添加した触媒元素、例えばニッケル(Ni)を多結晶半導体膜中から除去するために形成する。ここではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマCVD法やスパッタ法や蒸着法などで1〜10nm程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザ光の照射により形成された酸化膜を除去してもよい。
次に、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質珪素膜を10nm〜400nm、ここでは膜厚100nmで成膜する。ここでは、アルゴン元素を含む非晶質珪素膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマCVD法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比(SiH4:Ar)を1:99とし、成膜圧力を6.665Paとし、RFパワー密度を0.087W/cm2とし、成膜温度を350℃とする。
その後、650℃に加熱された炉に入れて3分の加熱処理を行い、触媒元素を除去(ゲッタリング)する。これにより結晶構造を有する半導体膜中の触媒元素濃度が低減される。炉に代えてランプアニール装置を用いてもよい。
次に、バリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴン元素を含む非晶質珪素膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
なお、触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層の形成、ゲッタリングサイトの形成、ゲッタリングのための加熱処理、ゲッタリングサイトの除去、バリア層の除去などの工程は不要である。
半導体膜を形成した後、図18(A)、図18(B)に示すように、ダイオード素子を形成する半導体膜1702a及び容量素子を構成する半導体膜1702eに対して、p型を付与する不純物元素又はn型を付与する不純物元素を低濃度に添加し、低濃度不純物領域1703a、低濃度不純物領域1703eを形成する。不純物元素の添加は半導体膜全体に対して行っても良いし、半導体膜の一部に対して選択的に行っても良い。なお、TFTを構成する半導体膜1702b、半導体膜1702cに対するチャネルドープを行うための不純物元素の添加を兼ねるものであってもよい。p型を付与する不純物元素としては、ボロン(B)やアルミニウム(Al)やガリウム(Ga)等を用いることができる。n型を付与する不純物元素としては、リン(P)やヒ素(As)等を用いることができる。ここでは、不純物元素として、ボロン(B)を用い、当該ボロンが1×1016〜5×1017/cm3の濃度で含まれるよう添加する。
なお、上述した不純物元素の添加は、島状に形成後の半導体膜1702a乃至1702eに対して行うのではなく、島状に形成する前の半導体膜1702に対して行うようにしても良い。
次に、図19(A)、図19(B)に示すように、半導体膜1702aを用いてダイオード素子1901を形成する。また半導体膜1702b、半導体膜1702cを用いて、pチャネル型トランジスタ1902、nチャネル型トランジスタ1903を形成する。また半導体膜1702eを用いて、絶縁層を導電層で挟持することにより形成した容量素子1904を形成する。
具体的にダイオード素子1901としては、n型を付与する不純物領域(以下、n型不純物領域1905という)、及びp型を付与する不純物領域(p型不純物領域1906という)に低濃度不純物領域1703aを挟んで形成する。すなわちp型の導電性を有する領域、i型の導電性を有する領域、及びn型の導電性を有する領域が順次隣接して設けられた横型接合タイプのPIN型のダイオードを形成する。
また具体的にpチャネル型トランジスタ1902及びnチャネル型トランジスタ1903としては、半導体膜1702a乃至1702eを覆うようにゲート絶縁膜1907を形成する。そして、ゲート絶縁膜1907上に、所望の形状に加工(パターニング)された導電膜1908及び導電膜1909を形成する。なお導電膜1908及び導電膜1909は、端子部及び容量素子を形成する低濃度不純物領域1703e上にも形成される。導電膜1908と、導電膜1909とは、順にゲート絶縁膜1907上に積層されている。半導体膜1702bと重なる導電膜1908及び導電膜1909が、pチャネル型トランジスタ1902のゲート電極となる第1の配線層1910として機能する。また半導体膜1702cと重なる導電膜1908及び導電膜1909が、pチャネル型トランジスタ1902のゲート電極となる第1の配線層1910として機能する。また端子部の導電膜1908及び導電膜1909は、光電変換装置の各素子間を電気的に接続するための第1の配線層1910として機能する。また半導体膜1702eと重なる導電膜1908及び導電膜1909が、容量素子1904の一方の電極ともなる第1の配線層1910として機能する。
そして、第1の配線層1910、レジストを成膜しパターニングしたものをマスクとして用い、半導体膜1702a乃至1702eにn型またはp型を付与する不純物を添加することで、トランジスタのソース領域、ドレイン領域、及びLDD領域として機能する不純物領域等を形成する。なお図19(B)では、トランジスタのソース領域、ドレイン領域とともに容量素子の他方の電極にも導電性を付与する不純物元素を添加することによって、容量素子の電極としての機能を付加するものである。なお半導体膜1702a乃至1702eに添加するn型を付与する不純物としては、例えばリン(P)、砒素(As)などがある。また半導体膜1702a乃至1702eに添加するp型を付与する不純物としては、例えばボロン(B)などがある。
なおゲート絶縁膜1907として、例えば酸化珪素膜、窒化珪素膜、酸化窒化珪素膜または窒化酸化珪素膜等を単層で、または積層させて用いることができる。積層する場合には、例えば、基板1700側から酸化珪素膜、窒化珪素膜、酸化珪素膜の3層構造とするのが好ましい。またゲート絶縁膜1907は、プラズマCVD法、減圧CVD法、スパッタ法などを用いて形成することができる。例えば、酸化珪素を用いたゲート絶縁膜1907をプラズマCVD法で形成する場合、TEOS(Tetraethyl Orthosilicate)とO2を混合したガスを用い、反応圧力40Pa、基板温度300〜400℃、高周波(13.56MHz)電力密度0.5〜0.8W/cm2とし、形成する。
ゲート絶縁膜1907は、高密度プラズマ処理を行うことにより半導体膜1702a乃至1702eの表面を酸化または窒化することで形成しても良い。高密度プラズマ処理は、例えばHe、Ar、Kr、Xeなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスとを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル(OHラジカルを含む場合もある)や窒素ラジカル(NHラジカルを含む場合もある)によって、半導体膜1702a乃至1702eの表面を酸化または窒化することにより、1〜20nm、代表的には5〜10nmの絶縁膜が半導体膜1702a乃至1702eに接するように形成される。この5〜10nmの絶縁膜をゲート絶縁膜1907として用いても良い。
上述した高密度プラズマ処理による半導体膜の酸化または窒化は固相反応で進むため、ゲート絶縁膜と半導体膜の界面準位密度をきわめて低くすることができる。また高密度プラズマ処理により半導体膜を直接酸化または窒化することで、形成される絶縁膜の厚さのばらつきを抑えることが出来る。また半導体膜が結晶性を有する場合、高密度プラズマ処理を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界においてのみ酸化が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲート絶縁膜を形成することができる。高密度プラズマ処理により形成された絶縁膜を、ゲート絶縁膜の一部または全部に含んで形成されるトランジスタは、特性のばらつきを抑えることができる。
また窒化アルミニウムをゲート絶縁膜1907として用いることができる。窒化アルミニウムは熱伝導率が比較的高く、トランジスタで発生した熱を効率的に発散させることができる。またアルミニウムの含まれない酸化珪素や酸化窒化珪素等を形成した後、窒化アルミニウムを積層したものをゲート絶縁膜として用いても良い。
本実施の形態では、亜酸化窒素(N2O)とシラン(SiH4)を、10〜30Paの圧力にて用い、マイクロ波(2.45GHz)電力を3〜5kWとして、気相成長法により、酸化窒化珪素を有する膜厚30nmのゲート絶縁膜1907を形成する。固相反応と気相成長法による反応を組み合わせることにより、界面準位密度が低く絶縁耐圧の優れたゲート絶縁膜1907を形成することができる。
また、ゲート絶縁膜1907として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁膜1907に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
また、本実施の形態では積層された2つの導電膜1908、導電膜1909を用いて、第1の配線層1910を形成しているが、この構成に限定されない。導電膜1908、導電膜1909の代わりに、単層の導電膜を用いて第1の配線層1910を形成しても良いし、積層した3つ以上の導電膜を用いて第1の配線層1910を形成しても良い。3つ以上の導電膜を積層する3層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
第1の配線層1910を形成するための導電膜は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)、ネオジム(Nd)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、金(Au)、銀(Ag)等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。
また、第1の配線層1910を形成するための導電膜として、可視光に対して透光性を有する導電材料を用いることもできる。透光性の導電材料としては、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、第1の配線層1910を形成するための導電膜として、酸化亜鉛(ZnO)を含むインジウム亜鉛酸化物(IZO(Indium Zinc Oxide))、酸化亜鉛(ZnO)、ガリウム(Ga)をドープしたZnO、酸化スズ(SnO2)、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いてもよい。
本実施の形態では、1層目の導電膜1908として窒化タンタルまたはタンタル(Ta)を、2層目の導電膜1909としてタングステン(W)を用いる。2つの導電膜の組み合わせとして、本実施の形態で示した例の他に、窒化タングステンとタングステン、窒化モリブデンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、2層の導電膜を形成した後の工程において、熱活性化を目的とした加熱処理を行うことができる。また、2層目の導電膜の組み合わせとして、例えば、N型を付与する不純物がドーピングされた珪素とニッケルシリサイド、N型を付与する不純物がドーピングされたSiとWSix等も用いることが出来る。
導電膜1908、導電膜1909の形成にはCVD法、スパッタリング法等を用いることが出来る。上述した2層の導電膜で第1の配線層1910を形成する場合、1層目の導電膜1908を20〜100nmの厚さで形成し、2層目の導電膜1909を100〜400nmの厚さで形成する。本実施の形態では、窒化タンタルまたはタンタル(Ta)を有する1層目の導電膜1908を30nmの膜厚とし、タングステン(W)を有する2層目の導電膜1909を170nmの膜厚とした。
なお、第1の配線層1910を形成する際に用いるマスクとして、レジストの代わりに酸化珪素、酸化窒化珪素等をマスクとして用いてもよい。この場合、パターニングして酸化珪素、酸化窒化珪素等のマスクを形成する工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の形状を有する第1の配線層1910を形成することができる。またマスクを用いずに、液滴吐出法を用いて選択的に第1の配線層1910を形成しても良い。なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
なお、第1の配線層1910を形成する際に、用いる導電膜の材料によって、最適なエッチングの方法、エッチャントの種類を適宜選択すれば良い。以下、1層目の導電膜1908として窒化タンタルを、2層目の導電膜1909としてタングステンを用いる場合のエッチングの方法の一例について、具体的に説明する。
まず、窒化タンタル膜を形成した後、窒化タンタル膜上にタングステン膜を形成する。そして、タングステン膜上にマスクを形成し、第1のエッチングを行う。第1のエッチングでは、まず第1のエッチング条件を用いた後に、第2のエッチング条件を用いる。第1のエッチング条件では、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量比を25:25:10(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを行う。そして、基板側(試料ステージ)にも150WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。この第1のエッチング条件を用いることにより、タングステン膜を、その端部がテーパー形状になるようにエッチングすることができる。
次に、第2のエッチング条件を用いてエッチングを行う。第2のエッチング条件は、エッチング用ガスにCF4とCl2とを用い、それぞれのガス流量比を30:30(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約30秒程度のエッチングを行う。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2を混合した第2のエッチング条件ではタングステン膜及び窒化タンタル膜とも同程度にエッチングされる。
上記第1のエッチングでは、マスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により窒化タンタル膜及びタングステン膜の端部が、角度15〜45°程度のテーパー形状となる。なお、ゲート絶縁膜1907のうち、第1のエッチングにより露出した部分は、エッチングの条件にもよるが、その他の窒化タンタル膜及びタングステン膜で覆われている部分よりも、多少エッチングされて薄くなる。
次いで、マスクを除去せずに第2のエッチングを行う。第2のエッチングでは、エッチングガスにCF4とCl2とO2とを用い、タングステン膜を選択的にエッチングする。この時、第2のエッチングにより、タングステン膜が優先的にエッチングされるが、窒化タンタル膜はほとんどエッチングされない。
上述した第1のエッチング及び第2のエッチングにより、窒化タンタルを用いた導電膜1908と、導電膜1908よりも幅の狭い、タングステンを用いた導電膜1909とを、形成することができる。
上記一連の工程によって、ダイオード素子1901と、pチャネル型トランジスタ1902と、nチャネル型トランジスタ1903と、容量素子1904とを形成することができる。なお、各素子の作製方法は、上述した工程に限定されない。
そして図19(B)に示すように、ダイオード素子1901、pチャネル型トランジスタ1902、nチャネル型トランジスタ1903、容量素子1904、端子部、抵抗素子を覆うように、絶縁膜1911を形成する。絶縁膜1911は必ずしも設ける必要はないが、絶縁膜1911を形成することで、アルカリ金属やアルカリ土類金属などの不純物が、pチャネル型トランジスタ1902、nチャネル型トランジスタ1903へ侵入するのを防ぐことが出来る。具体的に絶縁膜1911として、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。本実施の形態では、CVD法により膜厚30nm程度の酸化窒化珪素膜形成し、絶縁膜1911として用いる。
絶縁膜1911を形成した後、不純物領域の加熱処理による活性化を行っても良い。例えば、加熱処理は、480℃、1時間、窒素雰囲気中においてを行えばよい。加熱処理には、ファーネスアニール炉を用いる熱アニール法、レーザーアニール法またはラピッドサーマルアニール法(RTA法)などを用いることが出来る。
次に、絶縁膜1911上に、絶縁膜1912と絶縁膜1913とを、順に積層するように形成する。絶縁膜1912と絶縁膜1913は、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、PSG(リンガラス)、BPSG(リンボロンガラス)、アルミナ等を用いることができる。シロキサン系樹脂は、シリコン(Si)と酸素(O)との結合で骨格構造が構成される材料である。置換基として、水素の他、フッ素、フルオロ基、有機基(例えばアルキル基、芳香族炭化水素)のうち、少なくとも1種を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜1912と絶縁膜1913とを形成しても良い。
絶縁膜1912と絶縁膜1913の形成には、その材料に応じて、CVD法、スパッタ法、SOG法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン印刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
本実施の形態では、絶縁膜1912として、CVD法で形成した膜厚100nmの、水素を含む窒化酸化珪素膜を用い、絶縁膜1913としてCVD法で形成した、膜厚900nmの酸化窒化珪素膜を用いる。
なお、本実施の形態では、絶縁膜1911、絶縁膜1912及び絶縁膜1913が層間絶縁膜として機能しているが、単層の絶縁膜を層間絶縁膜として用いても良いし、積層させた2層の絶縁膜、或いは積層させた4層以上の絶縁膜を、層間絶縁膜として用いても良い。
また絶縁膜1912と絶縁膜1913とを形成後には、加熱処理を300〜550℃、1〜12時間の条件で行うと良い。本実施の形態では、窒素雰囲気中において、410℃、1時間の加熱処理を行う。上記加熱処理を行うことで、絶縁膜1912に含まれる水素により、半導体膜1702a乃至1702eのダングリングボンドを終端させることができる。上記加熱処理には、ファーネスアニール炉を用いる熱アニール法、レーザーアニール法またはラピッドサーマルアニール法(RTA法)などを用いることが出来る。加熱処理により、水素化のみならず、半導体膜1702a乃至1702eに添加された不純物元素の活性化も行うことが出来る。また、ダングリングボンドを終端させる水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。
なお、絶縁膜1913としてシロキサンを用いた絶縁膜を用いる場合は、絶縁膜1912を形成した後、半導体膜1702a乃至1702eを水素化するための加熱処理を行ってから、次に絶縁膜1913を形成しても良い。
なお、本実施の形態では、シングルゲート構造のトランジスタについて例示しているが、ダブルゲート構造などのマルチゲート構造でもよい。また、インクジェットや印刷法を用いて形成したトランジスタなどを用いることができる。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することができる。また、マスク(レチクル)を用いなくても製造することが可能となるため、トランジスタのレイアウトを容易に変更することができる。さらに、レジストを用いる必要がないので、材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストにできる。
または、有機半導体を有するトランジスタ等を用いることができる。これらにより、可撓性を有する基板上にトランジスタを形成することができるため、衝撃に強い光電変換装置を形成することができる。
次に、半導体膜1702a乃至1702e、及び第1の配線層1910がそれぞれ一部露出するように、ゲート絶縁膜1907、絶縁膜1911、絶縁膜1912、絶縁膜1913にコンタクトホールを形成する。そして図20(B)に示すように、該コンタクトホールを介して半導体膜1702aに接する導電膜2001と、該コンタクトホールを介して半導体膜1702bに接する導電膜2002と、該コンタクトホールを介して半導体膜1702cに接する導電膜2003と、該コンタクトホールを介して端子部の第1の配線層に接する導電膜2004と、該コンタクトホールを介して半導体膜1702eに接する導電膜2005と、を形成する。なお、図20(B)導電膜2001乃至導電膜2005は、光電変換装置の各素子間の電気的接続を取るための図20(A)に示す第2の配線層2006として機能するものである。
第2の配線層2006は、CVD法やスパッタリング法等により形成することができる。具体的に第2の配線層2006として、タングステン(W)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、ニッケル(Ni)、白金(Pt)、銅(Cu)、金(Au)、銀(Ag)、マンガン(Mn)、ネオジム(Nd)、炭素(C)、珪素(Si)等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。第2の配線層2006は、上記金属を有する単数の膜を、または上記金属を有する積層された複数の膜を、用いることが出来る。
特にチタン、モリブデン、チタンまたはモリブデンを主成分とする合金、チタンまたはモリブデンを含む化合物は、耐熱性が高く、後に形成されるフォトダイオードの半導体膜と接する部分が電蝕されにくく、半導体膜内への導電膜材料の拡散が抑えられるので、導電膜2001、導電膜2002、導電膜2003、導電膜2005として用いるのに適している。本実施の形態では、膜厚400nmのチタン膜を絶縁膜1913上に形成し、該チタン膜を所望の形状に加工することで、第2の配線層2006を形成する。
次に、図21(A)、(B)に示すように、絶縁膜1913上に、P型の導電性を有する半導体膜2101と、I型の導電性を有する半導体膜2102と、N型の導電性を有する半導体膜2103とを、導電膜2003に接するように順に積層して形成し、これらの積層された半導体膜を所望の形状に加工することで、フォトダイオード2104を形成する。
P型の半導体膜2101は、周期表第13属の不純物元素、例えばホウ素(B)を含んだセミアモルファス(微結晶、マイクロクリスタルともいう)シリコン膜をプラズマCVD法にて成膜して形成すればよい。
微結晶シリコン膜を形成する方法の一例は、シランガスと水素及び/又は希ガスを混合してグロー放電プラズマにより成膜する方法が挙げられる。シランは水素及び/又は希ガスで10倍から2000倍に希釈される。そのため多量の水素及び/又は希ガスが必要とされる。基板の加熱温度は100℃〜300℃、好ましくは120℃〜220℃で行う。微結晶シリコンの成長を促進するためには、微結晶シリコン膜の成長表面を水素で不活性化し、120℃〜220℃で成膜を行うことが好ましい。成膜処理中、活性種であるSiHラジカル、SiH2ラジカル、SiH3ラジカルは結晶核を基に結晶成長する。また、シラン等のガス中にGeH4、GeF4などの水素化ゲルマニウム、フッ化ゲルマニウムを混合する、あるいはシリコンに炭素又はゲルマニウムを加え、エネルギーバンド幅を調節しても良い。シリコンに炭素を加えた場合は、エネルギーバンド幅が広がり、またシリコンにゲルマニウムを加えた場合は、エネルギーバンド幅が狭まる。
I型の半導体膜2102は、例えばプラズマCVD法で微結晶シリコン膜を形成すればよい。なお、I型の半導体とは、該半導体に含まれるP型若しくはN型を付与する不純物が1×1020cm−3以下の濃度であり、酸素及び窒素が1×1020cm−3以下の濃度であり、暗伝導度に対して光伝導度が100倍以上である半導体を指す。このI型の半導体には、周期表第13族若しくは第15族の不純物元素を有するものも、その範疇に含む。すなわち、I型の半導体は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いN型の電気伝導性を示すので、I型の半導体膜は、P型を付与する不純物元素を成膜と同時に、或いは成膜後に、意図的若しくは非意図的に添加されたものをその範疇に含む。
またN型の半導体膜2103は、周期表第15属の不純物元素、例えばリン(P)を含む微結晶シリコン膜を形成してもよいし、微結晶シリコン膜を形成後、周期表第15属の不純物元素を導入してもよい。
また、P型の半導体膜2101、I型の半導体膜2102、N型の半導体膜2103として、微結晶半導体だけではなく、アモルファス半導体を用いてもよい。また、P型の半導体膜2101、I型の半導体膜2102、N型の半導体膜2103として、前記の触媒やレーザ結晶化処理により形成される多結晶半導体を用いても良い。さらには、P型の半導体膜2101、I型の半導体膜2102、N型の半導体膜2103として、スマートカット法により形成される単結晶半導体を用いていても良い。微結晶半導体、または単結晶半導体を用いて形成されるフォトダイオードは、基板面内における特性のばらつきを低減することができる。
本実施の形態では、P型の半導体膜2101の膜厚が60nm、I型の半導体膜2102の膜厚が400nm、N型の半導体膜2103の膜厚が80nmとなるように、フォトダイオード2104を形成する。
次に、図21(A)、(B)に示すように、導電膜2001乃至導電膜2005及びフォトダイオード2104を覆うように、絶縁膜1913上に絶縁膜2105を形成する。絶縁膜2105は、フォトダイオード2104、またはpチャネル型トランジスタ1902、nチャネル型トランジスタ1903への、水分または有機物等の不純物の混入を防ぐことができる、バリア性の高い絶縁性の材料で形成するのが望ましい。例えば、絶縁膜2105は、CVD法やスパッタリング法等を用いて、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、ダイヤモンドライクカーボン(DLC)等の材料を用いれば良い。本実施の形態では、CVD法により形成した膜厚100nmの窒化珪素膜を、絶縁膜2105として用いる。
次に、絶縁膜2105上に絶縁膜2106を形成する。絶縁膜2106として、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、PSG(リンガラス)、BPSG(リンボロンガラス)、アルミナ等を用いることができる。
本実施の形態では、有機シランガスを用いて化学気相成長法により形成される、膜厚800nmの酸化珪素膜を、絶縁膜2106として用いる。有機シランガスとしては、珪酸エチル(TEOS:化学式Si(OC2H5)4)、テトラメチルシラン(TMS:化学式Si(CH3)4)、テトラメチルシクロテトラシロキサン(TMCTS)、オクタメチルシクロテトラシロキサン(OMCTS)、ヘキサメチルジシラザン(HMDS)、トリエトキシシラン(SiH(OC2H5)3)、トリスジメチルアミノシラン(SiH(N(CH3)2)3)等のシリコン含有化合物を用いることができる。
次に、図22(A)、図22(B)に示すように、第2の配線層2006と、フォトダイオード2104が有するN型の半導体膜2103とが、それぞれ一部露出するように、絶縁膜2105及び絶縁膜2106にコンタクトホールを形成する。そして、該コンタクトホールを介して、フォトダイオード2104のN型の半導体膜2103及び第2の配線層2006に接する導電膜2201を、絶縁膜2106上に形成する。
導電膜2201は、CVD法やスパッタリング法等により形成することができる。具体的に、導電膜2201として、タングステン(W)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、ニッケル(Ni)、白金(Pt)、銅(Cu)、金(Au)、銀(Ag)、マンガン(Mn)、ネオジム(Nd)、炭素(C)、珪素(Si)等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。導電膜2201は、上記金属を有する単数の膜を、または上記金属を有する積層された複数の膜を、用いることが出来る。
特にチタン、モリブデン、チタンまたはモリブデンを主成分とする合金、チタンまたはモリブデンを含む化合物は、耐熱性が高く、N型の半導体膜2103と接する部分が電蝕されにくく、N型の半導体膜2103、I型の半導体膜2102、P型の半導体膜2101内への導電膜材料の拡散が抑えられるので、導電膜2201として用いるのに適している。本実施の形態では、スパッタ法を用いて膜厚200nmのチタン膜を絶縁膜2106上に形成し、該チタン膜を所望の形状に加工することで、導電膜2201を形成する。
次に、図22(A)、図22(B)に示すように、導電膜2201を覆うように、絶縁膜2106上に絶縁膜2202を形成する。絶縁膜2202は、フォトダイオード2104、またはpチャネル型トランジスタ1902、nチャネル型トランジスタ1903への、水分または有機物等の不純物の混入を防ぐことができる、バリア性の高い絶縁性の材料で形成するのが望ましい。例えば、絶縁膜2202は、CVD法やスパッタリング法等を用いて、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、ダイヤモンドライクカーボン(DLC)等の材料を用いれば良い。本実施の形態では、CVD法により形成した膜厚100nmの窒化珪素膜を、絶縁膜2202として用いる。
次に、絶縁膜2202上に、膜厚が1μm乃至30μm程度の封止膜2203を形成する。封止膜2203を形成することで、外部ストレスからフォトダイオード2104、pチャネル型トランジスタ1902、nチャネル型トランジスタ1903などの半導体素子を保護することができる。本実施の形態では、感光性のエポキシ−フェノール系樹脂であるオームコート(ナミックス株式会社製)を用い、25μmの厚さで封止膜2203を形成する。
次に、図22(A)、図22(B)に示すように、封止膜2203を部分的に除去した後、第2の配線層2006が部分的に露出するように、絶縁膜2106にコンタクトホールを形成する。そして、粒径が数nmから数十μmの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを用い、コンタクトホールを介して第2の配線層に接続された導電膜2204を封止膜2203上に形成する。導電膜2204は、スクリーン印刷法などの印刷法を用い、1μm〜数十μmの膜厚、好ましくは10〜20μmの膜厚となるように形成する。導電体粒子としては、銀(Ag)、金(Au)、銅(Cu)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、タンタル(Ta)、モリブデン(Mo)およびチタン(Ti)等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコン樹脂等の有機樹脂が挙げられる。また、導電膜2204を形成する際、導電性のペーストを印刷した後に、該ペーストを焼成することが好ましい。本実施の形態では、ニッケルを導電体粒子として用いたペーストで、膜厚15μm程度になるように、導電膜2204を形成する。
なお、上記封止膜2203に用いられる樹脂や、導電膜2204に用いられる導電性のペーストは、無機の絶縁膜に比べて比較的多く水分を含んでいる。上述したように、バリア性の高い絶縁膜2106及び絶縁膜2202によって、フォトダイオード2104、pチャネル型トランジスタ1902、nチャネル型トランジスタ1903を囲むことで、上記樹脂やペーストに含まれる水分または有機物等の不純物が、フォトダイオード2104、またはpチャネル型トランジスタ1902、nチャネル型トランジスタ1903に混入するのを防ぐことができるので、好ましい。
なお、導電膜2204は、樹脂を用いているので平坦性は高いが、ハンダとの密着性に乏しい。よって、ハンダとの密着性が高い導電材料で形成された導電膜2204上に、同じくハンダとの密着性が高い導電材料で形成された電極2205を導電膜2204上に、それぞれ形成する。本実施の形態では電極2205として、スパッタ法を用いて、膜厚150nmのチタン膜2206と、膜厚750nmのニッケル膜2207と、膜厚50nmの金膜2208とを順に積層して形成する。
上記一連の工程によって、光電変換装置を形成することができる。
なお、実際には、大面積を有する基板上に複数の光電変換装置が形成されるので、上記一連の工程が終了した後に、各光電変換装置を分離するように、ダイシング法またはレーザカット法などを用いて、基板を分断する。
基板1700を分断する前に、半導体素子が形成されている面とは反対の面(裏面)側から、ガラス研磨機、ガラス研削機などで基板1700を研磨または研削し、薄くしておいても良い。基板1700を薄くしておくことで、基板1700を分断するのに用いる切削工具の消耗を低減することが可能となる。また、基板1700を薄くすることで、光電変換装置の薄型化を実現することができる。なお、化学的機械研磨を行うことで、基板1700を薄くするようにしても良い。基板1700を薄くする工程は、例えば導電膜2204を形成した後、電極2205を形成する前に行うことができる。
また、基板1700の裏面に、カラーフィルタとして機能する着色層を形成しても良い。着色層は、特定の波長領域の可視光を優先的に透過することができる層であればよく、例えば顔料を分散させた樹脂などを用いることができる。
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
(実施の形態6)
上記実施の形態の光電変換装置は、対数圧縮するためのダイオード素子の温度依存性による出力の影響を低減して出力を得ることを可能とし、光電変換素子の検出限界未満の微弱光を検出する場合に一定の出力を得ることができるといった特徴を有している。よって、上記実施の形態の光電変換装置を具備する電子機器は、光電変換装置をその構成要素に追加することに伴って、外部温度の変化にも関わらず、暗所での光の検出を行うことができる。光電変換装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置(代表的にはDVD:Digital Versatile Disc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)に用いることができる。その他に、上記実施の形態の光電変換装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機または電子書籍、ビデオカメラ、デジタルスチルカメラなどのカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、などが挙げられる。これら電子機器の具体例を図23に示す。
図23(A)は表示装置であり、筐体5001、表示部5002、センサ部5003等を有する。上記実施の形態の光電変換装置は、センサ部5003に用いることができる。センサ部5003は外光の強度を検知する。表示装置は、検知した外光の強度に合わせて、表示部5002の輝度のコントロールを行うことができる。外光の強度に合わせて表示部5002の輝度のコントロールすることで、表示装置の消費電力を抑えることができる。なお、表示装置には、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図23(B)は携帯電話であり、本体5101、表示部5102、音声入力部5103、音声出力部5104、操作キー5105、センサ部5106等を有する。センサ部5106は外光の強度を検知する。携帯電話は、検知した外光の強度に合わせて、表示部5102または操作キー5105の輝度のコントロールを行うことができる。外光の強度に合わせて表示部5102または操作キー5105の輝度のコントロールすることで、携帯電話の消費電力を抑えることができる。
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。