JP2003243576A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2003243576A5 JP2003243576A5 JP2002036466A JP2002036466A JP2003243576A5 JP 2003243576 A5 JP2003243576 A5 JP 2003243576A5 JP 2002036466 A JP2002036466 A JP 2002036466A JP 2002036466 A JP2002036466 A JP 2002036466A JP 2003243576 A5 JP2003243576 A5 JP 2003243576A5
- Authority
- JP
- Japan
- Prior art keywords
- signal
- electrode
- semiconductor
- semiconductor device
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (9)
- 信号処理を行う集積回路の形成された半導体片と、この半導体片に形成され前記集積回路の信号線に接続された信号用電極と、前記半導体片に形成され前記集積回路の基準電圧線に接続された基準用電極と、前記半導体片を囲むパッケージと、前記信号用電極とその隣の電極との距離よりも広い間隔で前記パッケージに列設された外部接続用端子と、前記パッケージ内に複数設けられそのうち何れかが前記外部接続用端子の何れかと前記信号用電極とを接続し何れか他のものが前記外部接続用端子の何れか他のものと前記基準用電極とを接続する金属細線とを備えた半導体装置において、前記基準用電極を複数にして前記半導体片上で前記信号用電極の両側に配置するとともに短絡させたことを特徴とする半導体装置。
- 前記信号用電極が前記基準用電極の並びからずれていることを特徴とする請求項１記載の半導体装置。
- 前記基準用電極またはそれらを短絡しているところから前記信号用電極の両脇に導電体が延びていることを特徴とする請求項２記載の半導体装置。
- 前記半導体片から離してテーパ状導電体が設けられ、その基端側が前記基準用電極に対して間接的に接続され、その先端側が前記金属細線のうち前記信号用電極に接続されているものの近くに置かれていることを特徴とする請求項１乃至請求項３の何れかに記載された半導体装置。
- 前記信号用電極とそれに前記金属細線にて接続された前記外部接続用端子との間を埋めるパッケージ材は、前記金属細線の向きに沿って連続的に又は段階的に誘電率の異なるものであることを特徴とする請求項１乃至請求項４の何れかに記載された半導体装置。
- 信号処理を行う集積回路の形成された半導体チップであって、この半導体片に形成され前記集積回路の信号線に接続された信号用電極と、前記集積回路の基準電圧線に接続された基準用電極と、前記基準用電極を複数にして前記信号用電極の両側に配置するとともに短絡させ、前記基準用電極を接続する導体層に対し立体交差するよう設けられた信号線を有すること特徴とする半導体チップ。
- 前記信号用電極が前記基準用電極の並びからずれていることを特徴とする請求項６記載の半導体チップ。
- 前記基準用電極またはそれらを短絡しているところから前記信号用電極の両脇に導電体が延びていることを特徴とする請求項７記載の半導体チップ。
- 前記信号線で伝達される信号は、高周波信号であることを特徴とする請求項６、請求項７乃至請求項８に記載の半導体チップ
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002036466A JP3741274B2 (ja) | 2002-02-14 | 2002-02-14 | 半導体装置 |
| US10/366,347 US6661101B2 (en) | 2002-02-14 | 2003-02-14 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002036466A JP3741274B2 (ja) | 2002-02-14 | 2002-02-14 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003243576A JP2003243576A (ja) | 2003-08-29 |
| JP2003243576A5 true JP2003243576A5 (ja) | 2005-07-07 |
| JP3741274B2 JP3741274B2 (ja) | 2006-02-01 |
Family
ID=27655039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002036466A Expired - Lifetime JP3741274B2 (ja) | 2002-02-14 | 2002-02-14 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6661101B2 (ja) |
| JP (1) | JP3741274B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6847123B2 (en) * | 2002-04-02 | 2005-01-25 | Lsi Logic Corporation | Vertically staggered bondpad array |
| US7303113B2 (en) * | 2003-11-28 | 2007-12-04 | International Business Machines Corporation | Method and structure for controlled impedance wire bonds using co-dispensing of dielectric spacers |
| US20060175712A1 (en) * | 2005-02-10 | 2006-08-10 | Microbonds, Inc. | High performance IC package and method |
| US20070145607A1 (en) * | 2005-12-28 | 2007-06-28 | Mathew Ranjan J | System to wirebond power signals to flip-chip core |
| US7638863B2 (en) * | 2006-08-31 | 2009-12-29 | Semiconductor Components Industries, Llc | Semiconductor package and method therefor |
| WO2008132814A1 (ja) * | 2007-04-18 | 2008-11-06 | Panasonic Corporation | 部品内蔵基板と、これを用いた電子モジュール及び電子機器 |
| US7825527B2 (en) * | 2008-06-13 | 2010-11-02 | Altera Corporation | Return loss techniques in wirebond packages for high-speed data communications |
| US9515032B1 (en) | 2015-08-13 | 2016-12-06 | Win Semiconductors Corp. | High-frequency package |
| US11152326B2 (en) * | 2018-10-30 | 2021-10-19 | Stmicroelectronics, Inc. | Semiconductor die with multiple contact pads electrically coupled to a lead of a lead frame |
| US10978419B1 (en) * | 2019-10-14 | 2021-04-13 | Nanya Technology Corporation | Semiconductor package and manufacturing method thereof |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3472455B2 (ja) * | 1997-09-12 | 2003-12-02 | 沖電気工業株式会社 | 半導体集積回路装置及びそのパッケージ構造 |
-
2002
- 2002-02-14 JP JP2002036466A patent/JP3741274B2/ja not_active Expired - Lifetime
-
2003
- 2003-02-14 US US10/366,347 patent/US6661101B2/en not_active Expired - Lifetime
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6062565B1 (ja) | 半導体装置およびその製造方法 | |
| US8102036B2 (en) | Semiconductor device in which a semiconductor chip is sealed | |
| EP1329956A3 (en) | Semiconductor device and its manufacturing method | |
| US9978719B2 (en) | Electronic component, arrangement and method | |
| JP2003243576A5 (ja) | ||
| TW200504972A (en) | Multi-row wire bonding structure for high frequency integrated circuit | |
| JP2015135971A (ja) | インピーダンス制御ワイヤーボンド及び基準ワイヤーボンドを有するマイクロ電子アセンブリ | |
| CN109560069B (zh) | 带有屏蔽结构的晶体管、封装器件及其制造方法 | |
| WO2006119485A3 (en) | Wirebonded device packages for semiconductor devices having elongated electrodes | |
| JP2009194059A5 (ja) | ||
| JPWO2020012957A1 (ja) | 半導体装置 | |
| JP2006100636A5 (ja) | ||
| US11532590B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| TWI417999B (zh) | 具分級線接合之電子總成 | |
| JP2005142189A (ja) | 半導体装置 | |
| KR930018702A (ko) | 반도체 장치 | |
| US20160056131A1 (en) | Semiconductor device | |
| JP3741274B2 (ja) | 半導体装置 | |
| JP2002091341A5 (ja) | ||
| WO2018003402A1 (ja) | 表面実装形薄膜抵抗ネットワーク | |
| EP1544913A3 (en) | Semiconductor device and method of manufacturing thereof | |
| US10490489B2 (en) | Conductive clip connection arrangements for semiconductor packages | |
| US20160260691A1 (en) | Semiconductor module | |
| US11417538B2 (en) | Semiconductor package including leads of different lengths | |
| JPS6362339A (ja) | 半導体装置 |