JP2003243356A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003243356A JP2003243356A JP2002264135A JP2002264135A JP2003243356A JP 2003243356 A JP2003243356 A JP 2003243356A JP 2002264135 A JP2002264135 A JP 2002264135A JP 2002264135 A JP2002264135 A JP 2002264135A JP 2003243356 A JP2003243356 A JP 2003243356A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- etching
- semiconductor
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 半導体基板の割れや曲がりを防止しつつ、半
導体基板のオン抵抗を大幅に低減することのできる半導
体装置の製造方法を提供すること。 【解決手段】 本発明の半導体装置の製造方法は、半導
体基板１をエッチングして薄くする場合、半導体基板の
外周部１０をシールパッキン９によってマスクしエッチ
ングせずに、凹部１１の底面部のみにエッチングを施し
薄肉化している。それにより、半導体基板の外周部１０
を凹部１１の底面部より厚く残し強度を持たせることが
でき、半導体基板１の割れや曲がりを防止することがで
きる。従って、縦型の半導体装置、例えば電力用半導体
装置などの基板部を薄くすることができ、半導体基板の
有する抵抗成分を大幅に低減して半導体基板のオン抵抗
を大幅に低減することができる。
導体基板のオン抵抗を大幅に低減することのできる半導
体装置の製造方法を提供すること。 【解決手段】 本発明の半導体装置の製造方法は、半導
体基板１をエッチングして薄くする場合、半導体基板の
外周部１０をシールパッキン９によってマスクしエッチ
ングせずに、凹部１１の底面部のみにエッチングを施し
薄肉化している。それにより、半導体基板の外周部１０
を凹部１１の底面部より厚く残し強度を持たせることが
でき、半導体基板１の割れや曲がりを防止することがで
きる。従って、縦型の半導体装置、例えば電力用半導体
装置などの基板部を薄くすることができ、半導体基板の
有する抵抗成分を大幅に低減して半導体基板のオン抵抗
を大幅に低減することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置のオン
抵抗を改善する半導体装置の製造方法に関するものであ
る。
抵抗を改善する半導体装置の製造方法に関するものであ
る。
【０００２】
【従来技術】従来、半導体基板の有する抵抗成分を低減
して半導体装置のオン抵抗を低減する種々の方法が提案
されている。
して半導体装置のオン抵抗を低減する種々の方法が提案
されている。
【０００３】例えば、特許公報第２５１３０５５号に
は、縦型の電力用半導体装置の製造方法として、半導体
基板の一方の表面に、半導体素子としてのデバイス層
（ＭＯＳ構造素子）と表面電極を形成した後に、半導体
基板とデバイス層との厚さが２００〜４５０μｍ程度に
なるように、半導体基板の他方の表面をサーフェイス研
削（ＳＧ加工）し、その後裏面電極を形成した方法が記
載されている。
は、縦型の電力用半導体装置の製造方法として、半導体
基板の一方の表面に、半導体素子としてのデバイス層
（ＭＯＳ構造素子）と表面電極を形成した後に、半導体
基板とデバイス層との厚さが２００〜４５０μｍ程度に
なるように、半導体基板の他方の表面をサーフェイス研
削（ＳＧ加工）し、その後裏面電極を形成した方法が記
載されている。
【０００４】このように、半導体基板にサーフェイス研
削を施すことにより、半導体基板の厚みを薄くすること
ができるため、半導体基板の有する抵抗成分を低減して
半導体装置のオン抵抗を低減することができる。
削を施すことにより、半導体基板の厚みを薄くすること
ができるため、半導体基板の有する抵抗成分を低減して
半導体装置のオン抵抗を低減することができる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記公
報に記載の半導体装置の製造方法では、半導体基板とデ
バイス層との厚さを２００μｍ未満にすると、半導体基
板の破壊強度の低下により、研削加工工程中や表面側に
配置した粘着フィルムを剥離する際に、半導体基板に割
れや曲がりが発生してしまい、歩留まりが低下するとい
う問題がある。
報に記載の半導体装置の製造方法では、半導体基板とデ
バイス層との厚さを２００μｍ未満にすると、半導体基
板の破壊強度の低下により、研削加工工程中や表面側に
配置した粘着フィルムを剥離する際に、半導体基板に割
れや曲がりが発生してしまい、歩留まりが低下するとい
う問題がある。
【０００６】すなわち、上記公報に記載の半導体装置の
製造方法では、半導体基板とデバイス層との厚さを２０
０μｍ未満にすることは現状では難しく、半導体装置の
オン抵抗を大幅に低減することができない。
製造方法では、半導体基板とデバイス層との厚さを２０
０μｍ未満にすることは現状では難しく、半導体装置の
オン抵抗を大幅に低減することができない。
【０００７】このような問題点を解決可能な半導体装置
の製造方法として、特開平５−１２１３８４号公報に記
載された方法が公知である。この公報に記載された方法
では、半導体基板（ウエハ）の直径よりも小さい直径の
研磨部を備える研磨装置によって、半導体基板の裏面側
において、半導体基板の外周部に厚い部分を残すよう
に、半導体基板の内周部のみ研磨する。これにより、半
導体基板に割れや曲がりが生じることなく、半導体基板
を薄く削ることを可能にしている。
の製造方法として、特開平５−１２１３８４号公報に記
載された方法が公知である。この公報に記載された方法
では、半導体基板（ウエハ）の直径よりも小さい直径の
研磨部を備える研磨装置によって、半導体基板の裏面側
において、半導体基板の外周部に厚い部分を残すよう
に、半導体基板の内周部のみ研磨する。これにより、半
導体基板に割れや曲がりが生じることなく、半導体基板
を薄く削ることを可能にしている。
【０００８】しかしながら、この従来方法では、半導体
基板の裏面を研磨することによって半導体基板を薄くし
ているため、半導体基板の裏面には、研磨によるダメー
ジ層が残る。このため、半導体基板の裏面に裏面電極を
形成する場合に、両者の接触抵抗が増大するとの問題が
生じる。
基板の裏面を研磨することによって半導体基板を薄くし
ているため、半導体基板の裏面には、研磨によるダメー
ジ層が残る。このため、半導体基板の裏面に裏面電極を
形成する場合に、両者の接触抵抗が増大するとの問題が
生じる。
【０００９】また、従来方法では、半導体基板の直径よ
りも小さい直径の研磨部を回転させて、半導体基板を研
磨しているため、半導体基板の外周部のみにしか暑い部
分を残すことができない。このため、例えば、生産性を
向上するために半導体基板を大口径化した場合などは、
外周部のみにしか厚さの厚い部分を残すことができない
ため、半導体基板の割れや曲がりを十分に防止できない
可能性がある。
りも小さい直径の研磨部を回転させて、半導体基板を研
磨しているため、半導体基板の外周部のみにしか暑い部
分を残すことができない。このため、例えば、生産性を
向上するために半導体基板を大口径化した場合などは、
外周部のみにしか厚さの厚い部分を残すことができない
ため、半導体基板の割れや曲がりを十分に防止できない
可能性がある。
【００１０】そこで、本発明の目的は、上記問題点に鑑
み、半導体基板の割れや曲がりを防止しつつ、オン抵抗
を大幅に低減することのできる半導体装置の製造方法を
提供することにある。
み、半導体基板の割れや曲がりを防止しつつ、オン抵抗
を大幅に低減することのできる半導体装置の製造方法を
提供することにある。
【００１１】
【課題を解決するための手段】請求項１に記載の半導体
装置の製造方法は、半導体基板の一方の表面に半導体素
子が形成された半導体装置の製造方法において、半導体
基板における半導体素子が形成された面とは反対側の面
から研削加工して、半導体基板を所定の厚さにする研削
加工工程と、この研削加工工程を実行した後に、半導体
基板の反対側の面に対し半導体基板の外周部を残して所
定深さまでエッチングして薄くするエッチング工程とを
備えたことを特徴としている。また、請求項５に記載の
半導体装置の製造方法は、このエッチング工程を実行し
た後に、半導体基板の反対側の面に電極を形成する電極
形成工程を備えたことを特徴としている。
装置の製造方法は、半導体基板の一方の表面に半導体素
子が形成された半導体装置の製造方法において、半導体
基板における半導体素子が形成された面とは反対側の面
から研削加工して、半導体基板を所定の厚さにする研削
加工工程と、この研削加工工程を実行した後に、半導体
基板の反対側の面に対し半導体基板の外周部を残して所
定深さまでエッチングして薄くするエッチング工程とを
備えたことを特徴としている。また、請求項５に記載の
半導体装置の製造方法は、このエッチング工程を実行し
た後に、半導体基板の反対側の面に電極を形成する電極
形成工程を備えたことを特徴としている。
【００１２】請求項１に記載の発明によれば、エッチン
グ工程では半導体基板の外周部を残してエッチングして
いるため、この残された半導体基板の外周部に強度を持
たせることができ、半導体基板の割れや曲がりを防止す
ることができる。
グ工程では半導体基板の外周部を残してエッチングして
いるため、この残された半導体基板の外周部に強度を持
たせることができ、半導体基板の割れや曲がりを防止す
ることができる。
【００１３】それによって、半導体基板を薄くエッチン
グすることができるため、半導体基板の有する抵抗成分
を大幅に低減して半導体装置のオン抵抗を大幅に低減す
ることができる。
グすることができるため、半導体基板の有する抵抗成分
を大幅に低減して半導体装置のオン抵抗を大幅に低減す
ることができる。
【００１４】特に、請求項１に記載の発明では、エッチ
ングによって半導体基板の内部を薄く形成しているの
で、研磨によって薄肉化した場合のようなダメージ層が
発生することが防止できる。従って、請求項５に記載す
るように、エッチング工程後に、半導体基板のエッチン
グ面に電極を形成する場合、基板と電極との接触抵抗を
低減することができる。
ングによって半導体基板の内部を薄く形成しているの
で、研磨によって薄肉化した場合のようなダメージ層が
発生することが防止できる。従って、請求項５に記載す
るように、エッチング工程後に、半導体基板のエッチン
グ面に電極を形成する場合、基板と電極との接触抵抗を
低減することができる。
【００１５】請求項２に記載の半導体装置の製造方法
は、低濃度の半導体基板の一方の表面に半導体素子が形
成された半導体装置の製造方法において、半導体基板の
一方の面とは反対側の面から研削加工して、半導体基板
を所定の厚さにする研削加工工程と、この研削加工工程
を実行した後に、半導体基板の反対側の面に対し半導体
基板の外周部を残して所定深さまでエッチングして薄く
するエッチング工程と、このエッチング工程を実行した
後に、低濃度の半導体基板の反対側の面に高濃度層を形
成する高濃度層形成工程とを備えたことを特徴としてい
る。
は、低濃度の半導体基板の一方の表面に半導体素子が形
成された半導体装置の製造方法において、半導体基板の
一方の面とは反対側の面から研削加工して、半導体基板
を所定の厚さにする研削加工工程と、この研削加工工程
を実行した後に、半導体基板の反対側の面に対し半導体
基板の外周部を残して所定深さまでエッチングして薄く
するエッチング工程と、このエッチング工程を実行した
後に、低濃度の半導体基板の反対側の面に高濃度層を形
成する高濃度層形成工程とを備えたことを特徴としてい
る。
【００１６】請求項２に記載の半導体装置の製造方法に
よれば、低濃度の半導体基板を用いているため、高濃度
の半導体基板を用いた場合よりもコストを低減すること
ができる。尚、低濃度の半導体基板を用いた場合、請求
項５に記載するように、半導体基板の裏面（反対側の
面）に直接電極を形成すると接触抵抗の増加が懸念され
るが、本発明では、低濃度の半導体基板の反対側の面に
高濃度層を形成しているため、前述の問題点を解決する
ことができる。
よれば、低濃度の半導体基板を用いているため、高濃度
の半導体基板を用いた場合よりもコストを低減すること
ができる。尚、低濃度の半導体基板を用いた場合、請求
項５に記載するように、半導体基板の裏面（反対側の
面）に直接電極を形成すると接触抵抗の増加が懸念され
るが、本発明では、低濃度の半導体基板の反対側の面に
高濃度層を形成しているため、前述の問題点を解決する
ことができる。
【００１７】さらに、本発明では、エッチングによって
半導体基板を薄くしているので、そのエッチング面であ
る半導体基板の反対側の面に良好な拡散層を形成するこ
とができる。つまり、従来技術のように研磨によって半
導体基板を薄肉化し、その研磨面に拡散層を形成した場
合には、ダメージ層の存在により拡散層内のキャリヤの
移動度の低下等が生じて、拡散層を形成しながらも接触
抵抗の低減効果を十分にえられない。それに対して、本
発明では、研磨によるダメージ層は、エッチング工程に
よって除去されるため、そのエッチング面に拡散層を形
成することにより、十分な接触抵抗の低減効果を発揮す
ることができる。
半導体基板を薄くしているので、そのエッチング面であ
る半導体基板の反対側の面に良好な拡散層を形成するこ
とができる。つまり、従来技術のように研磨によって半
導体基板を薄肉化し、その研磨面に拡散層を形成した場
合には、ダメージ層の存在により拡散層内のキャリヤの
移動度の低下等が生じて、拡散層を形成しながらも接触
抵抗の低減効果を十分にえられない。それに対して、本
発明では、研磨によるダメージ層は、エッチング工程に
よって除去されるため、そのエッチング面に拡散層を形
成することにより、十分な接触抵抗の低減効果を発揮す
ることができる。
【００１８】請求項３に記載の半導体装置の製造方法
は、エッチング工程では、半導体基板の外周部に加え
て、その外周部によって囲まれる内部領域の一部も、厚
さが厚いまま残すようにエッチングを施すことを特徴と
している。
は、エッチング工程では、半導体基板の外周部に加え
て、その外周部によって囲まれる内部領域の一部も、厚
さが厚いまま残すようにエッチングを施すことを特徴と
している。
【００１９】本発明では、エッチングによって半導体基
板を薄肉化しているので、そのエッチング領域は、マス
クパターンによって自由に設定することができる。その
ため、例えば、大口径化された半導体ウエハを半導体基
板としてエッチングする場合には、外周部に加えて内部
領域にも厚さの厚い部分を残すことにより、そりや曲が
り等の発生を確実に低減することができる。
板を薄肉化しているので、そのエッチング領域は、マス
クパターンによって自由に設定することができる。その
ため、例えば、大口径化された半導体ウエハを半導体基
板としてエッチングする場合には、外周部に加えて内部
領域にも厚さの厚い部分を残すことにより、そりや曲が
り等の発生を確実に低減することができる。
【００２０】請求項４に記載した半導体装置の製造方法
は、エッチング工程において、そのエッチング加工に用
いるエッチング液組成によって、エッチング加工面の表
面粗さを制御することを特徴としている。
は、エッチング工程において、そのエッチング加工に用
いるエッチング液組成によって、エッチング加工面の表
面粗さを制御することを特徴としている。
【００２１】例えば、高濃度に不純物がドープされた半
導体基板の裏面に電極を形成する場合、半導体基板の裏
面に凹凸があると、基板と電極との接触面積が増加す
る。このため、エッチング加工面の表面粗さが大きくな
るようにエッチング加工を行なう。これにより、半導体
基板と電極との接触抵抗の一層の低減及び密着力の向上
を図ることができる。一方、低濃度に不純物がドープさ
れた半導体基板の裏面に拡散層を形成した上で、電極を
形成する場合、半導体基板の裏面をミラー面相当の仕上
げ面として、不純物の打ち込み及び拡散を行なうことに
より、拡散層を均一に形成することができる。このた
め、この場合には、エッチング加工面がミラー面に近づ
くように表面粗さを小さくエッチング加工する。これに
より、基板と電極との接触面の各部における接触抵抗の
ばらつきが減少できる。
導体基板の裏面に電極を形成する場合、半導体基板の裏
面に凹凸があると、基板と電極との接触面積が増加す
る。このため、エッチング加工面の表面粗さが大きくな
るようにエッチング加工を行なう。これにより、半導体
基板と電極との接触抵抗の一層の低減及び密着力の向上
を図ることができる。一方、低濃度に不純物がドープさ
れた半導体基板の裏面に拡散層を形成した上で、電極を
形成する場合、半導体基板の裏面をミラー面相当の仕上
げ面として、不純物の打ち込み及び拡散を行なうことに
より、拡散層を均一に形成することができる。このた
め、この場合には、エッチング加工面がミラー面に近づ
くように表面粗さを小さくエッチング加工する。これに
より、基板と電極との接触面の各部における接触抵抗の
ばらつきが減少できる。
【００２２】請求項６に記載の半導体装置の製造方法
は、半導体基板における半導体素子が形成された素子形
成面に保護部材を設けた状態でエッチング工程を実行し
たことを特徴としている。
は、半導体基板における半導体素子が形成された素子形
成面に保護部材を設けた状態でエッチング工程を実行し
たことを特徴としている。
【００２３】請求項６に記載の発明によれば、半導体基
板の素子形成面に保護部材が設けた状態でエッチング工
程を実行しているので、エッチング工程中に半導体基板
が割れたとしても、半導体基板がバラバラになることを
防止できる。
板の素子形成面に保護部材が設けた状態でエッチング工
程を実行しているので、エッチング工程中に半導体基板
が割れたとしても、半導体基板がバラバラになることを
防止できる。
【００２４】請求項７に記載の半導体装置の製造方法
は、エッチング工程において、半導体基板におけるエッ
チングにより薄くなった領域の厚さを測定し所望の厚さ
となったときにエッチングを終了させるようにしたこと
を特徴としている。
は、エッチング工程において、半導体基板におけるエッ
チングにより薄くなった領域の厚さを測定し所望の厚さ
となったときにエッチングを終了させるようにしたこと
を特徴としている。
【００２５】請求項７に記載の発明によれば、時間管理
にてエッチング終了点を検出する場合に比べて、エッチ
ング工程中の厚さ計測にてエッチング終了点を検出する
ことができるため、半導体基板におけるエッチングによ
り薄くなった領域の厚さ精度を高めることができる。
にてエッチング終了点を検出する場合に比べて、エッチ
ング工程中の厚さ計測にてエッチング終了点を検出する
ことができるため、半導体基板におけるエッチングによ
り薄くなった領域の厚さ精度を高めることができる。
【００２６】請求項８に記載の半導体装置の製造方法
は、半導体基板におけるエッチングにより薄くなった領
域の半導体基板の厚さを２００μｍ未満としたことを特
徴としている。このように、半導体基板におけるエッチ
ングにより薄くなった領域の半導体基板の厚さを２００
μｍ未満とすると、実用上好ましいものとなる。
は、半導体基板におけるエッチングにより薄くなった領
域の半導体基板の厚さを２００μｍ未満としたことを特
徴としている。このように、半導体基板におけるエッチ
ングにより薄くなった領域の半導体基板の厚さを２００
μｍ未満とすると、実用上好ましいものとなる。
【００２７】
【発明の実施の形態】以下、本発明を縦型のｎチャネル
ＭＯＳＦＥＴに適用した実施形態を、図面に従って説明
する。
ＭＯＳＦＥＴに適用した実施形態を、図面に従って説明
する。
【００２８】（第１実施形態）図１〜図１０に、第１実
施形態の半導体装置の製造方法を示す。
施形態の半導体装置の製造方法を示す。
【００２９】まず、図１（ａ）に示されるように、半導
体基板１の一面には、半導体素子（あるいは半導体素子
を電気的に接続した半導体回路）が形成された素子形成
領域２が設けられている。この素子形成領域２について
は、後述する図１０を用いて具体的に説明する。ここ
で、半導体基板１における素子形成面１ａの反対の面を
裏面１ｂとする。尚、本実施形態の半導体基板１の厚さ
は６２５μｍである。
体基板１の一面には、半導体素子（あるいは半導体素子
を電気的に接続した半導体回路）が形成された素子形成
領域２が設けられている。この素子形成領域２について
は、後述する図１０を用いて具体的に説明する。ここ
で、半導体基板１における素子形成面１ａの反対の面を
裏面１ｂとする。尚、本実施形態の半導体基板１の厚さ
は６２５μｍである。
【００３０】そして、図２に示されるように、半導体基
板１の裏面１ｂから砥石３を用いて研削加工して、半導
体基板１の厚さを例えば２５０μｍにする。それによ
り、半導体基板１は図１（ｂ）に示されるような状態に
なる。つまり、荒削りにより半導体基板１の全域を薄く
する。
板１の裏面１ｂから砥石３を用いて研削加工して、半導
体基板１の厚さを例えば２５０μｍにする。それによ
り、半導体基板１は図１（ｂ）に示されるような状態に
なる。つまり、荒削りにより半導体基板１の全域を薄く
する。
【００３１】続いて、図３に示されるように、ハーフダ
イシング工程に移行して、半導体基板１の裏面１ｂ（研
削面）に粘着テープ１３を貼り付ける。そして、カッタ
ー５を用いて、半導体基板１の素子形成面１ａ側から所
定深さの切り込み６を複数形成する。
イシング工程に移行して、半導体基板１の裏面１ｂ（研
削面）に粘着テープ１３を貼り付ける。そして、カッタ
ー５を用いて、半導体基板１の素子形成面１ａ側から所
定深さの切り込み６を複数形成する。
【００３２】続いて、図４に示されるように、半導体基
板１の素子形成面１ａに粘着テープ４（本発明でいう、
保護部材）を貼り付け、この状態でエッチング液７が入
ったエッチングポット８に半導体基板１をセットして、
半導体基板１の被エッチング面（裏面１ｂ）を上向きに
保持しエッチング液７に晒すようにして、同時に、シー
ルパッキン９にて半導体基板の外周部１０をマスクす
る。
板１の素子形成面１ａに粘着テープ４（本発明でいう、
保護部材）を貼り付け、この状態でエッチング液７が入
ったエッチングポット８に半導体基板１をセットして、
半導体基板１の被エッチング面（裏面１ｂ）を上向きに
保持しエッチング液７に晒すようにして、同時に、シー
ルパッキン９にて半導体基板の外周部１０をマスクす
る。
【００３３】この状態で、例えば半導体基板の厚さが１
００μｍになるまで半導体基板１の裏面１ｂをエッチン
グすると、半導体基板の外周部１０がシールパッキン９
でマスクされているので、半導体基板１には凹部１１が
形成されて、この凹部１１の底面部のみが薄肉化され
る。それにより、半導体基板１は図１（ｃ）に示される
ような状態となる。尚、この際に、エッチング量は切り
込み６に達しない量とする。
００μｍになるまで半導体基板１の裏面１ｂをエッチン
グすると、半導体基板の外周部１０がシールパッキン９
でマスクされているので、半導体基板１には凹部１１が
形成されて、この凹部１１の底面部のみが薄肉化され
る。それにより、半導体基板１は図１（ｃ）に示される
ような状態となる。尚、この際に、エッチング量は切り
込み６に達しない量とする。
【００３４】続いて、図１（ｄ）に示されるように、半
導体基板１の裏面１ｂの全面に、蒸着、スパッタ、ＣＶ
Ｄ法などにより金属を全面に堆積して、電極（ドレイン
電極）１２を形成する。
導体基板１の裏面１ｂの全面に、蒸着、スパッタ、ＣＶ
Ｄ法などにより金属を全面に堆積して、電極（ドレイン
電極）１２を形成する。
【００３５】続いて、図５に示されるように、半導体基
板１の素子形成面１ａに粘着テープ４を貼り付けた状態
で、半導体基板１の素子形成面１ａを下向きにして置
き、ブレークローラ１４を用いて、半導体基板１に曲げ
応力をかけて、図３に示す工程で形成された切り込み６
に沿って各半導体チップに破壊分離する。
板１の素子形成面１ａに粘着テープ４を貼り付けた状態
で、半導体基板１の素子形成面１ａを下向きにして置
き、ブレークローラ１４を用いて、半導体基板１に曲げ
応力をかけて、図３に示す工程で形成された切り込み６
に沿って各半導体チップに破壊分離する。
【００３６】その後、図６及び図５におけるＡ矢視図で
ある図７（半導体基板１の素子形成面１ａのみ図示）に
示されるように、粘着テープ４から各半導体チップ１５
を取り出し、半導体チップ１５をそのまま所望のマウン
ト箇所に配置する。
ある図７（半導体基板１の素子形成面１ａのみ図示）に
示されるように、粘着テープ４から各半導体チップ１５
を取り出し、半導体チップ１５をそのまま所望のマウン
ト箇所に配置する。
【００３７】ここで、前述の図４に示すエッチング工程
について、図８〜図１０を用いて詳しく説明する。図８
にはエッチングポット８の具体的構成を示し、図９には
エッチング装置の全体構成を示し、図１０にはエッチン
グ装置の一部拡大断面図を示す。
について、図８〜図１０を用いて詳しく説明する。図８
にはエッチングポット８の具体的構成を示し、図９には
エッチング装置の全体構成を示し、図１０にはエッチン
グ装置の一部拡大断面図を示す。
【００３８】まず、図８に示されるように、エッチング
ポット８は、プレート状のポットベース２０と筒状のポ
ットリング２１とを具備し、このポットベース２０の上
面には半導体基板１が載置されるとともに、その上にポ
ットリング２１が一方の開口部を下にした状態で配置さ
れる。
ポット８は、プレート状のポットベース２０と筒状のポ
ットリング２１とを具備し、このポットベース２０の上
面には半導体基板１が載置されるとともに、その上にポ
ットリング２１が一方の開口部を下にした状態で配置さ
れる。
【００３９】つまり、半導体基板１が筒状のポットリン
グ２１の下面開口部を塞ぐように配置される。より詳し
くは、ポットベース２０はその中央部が半導体基板１を
乗せる台の役割をしている。
グ２１の下面開口部を塞ぐように配置される。より詳し
くは、ポットベース２０はその中央部が半導体基板１を
乗せる台の役割をしている。
【００４０】また、ポットベース２０における半導体基
板載置部の外周側には凹部２２が環状に形成され、この
凹部２２にポットリング２１の凸部２３が嵌合する。こ
のように凹部２２は位置合わせの機能を持つ。
板載置部の外周側には凹部２２が環状に形成され、この
凹部２２にポットリング２１の凸部２３が嵌合する。こ
のように凹部２２は位置合わせの機能を持つ。
【００４１】さらに、ポットベース２０における凹部２
２の外周側（半導体基板載置部の周囲）には、平坦なシ
ール面Ｓ１が環状に形成され、このシール面Ｓ１には、
凹部２４が環状に形成され真空用ポケットとして機能す
る。
２の外周側（半導体基板載置部の周囲）には、平坦なシ
ール面Ｓ１が環状に形成され、このシール面Ｓ１には、
凹部２４が環状に形成され真空用ポケットとして機能す
る。
【００４２】また、ポットリング２１の下面での内周部
には、半導体基板形シールパッキン９が固定され、この
パッキン９は半導体基板１の縁部上面をシールすべく半
導体基板形状に形抜きされている。
には、半導体基板形シールパッキン９が固定され、この
パッキン９は半導体基板１の縁部上面をシールすべく半
導体基板形状に形抜きされている。
【００４３】この半導体基板形シールパッキン９によ
り、ポットリング２１内に満たされるエッチング液に対
しシールすることができる。つまり、シールパッキン９
は、ポットベース２０に半導体基板１を載置した状態
で、ポットリング２１の下面と半導体基板１の外周部と
を液密状態でシールするためのものである。
り、ポットリング２１内に満たされるエッチング液に対
しシールすることができる。つまり、シールパッキン９
は、ポットベース２０に半導体基板１を載置した状態
で、ポットリング２１の下面と半導体基板１の外周部と
を液密状態でシールするためのものである。
【００４４】また、ポットリング２１における下面外周
部には、平坦なシール面Ｓ２が環状に形成され、このシ
ール面Ｓ２には、凹部２５が環状に形成され真空用ポケ
ットとして機能する。
部には、平坦なシール面Ｓ２が環状に形成され、このシ
ール面Ｓ２には、凹部２５が環状に形成され真空用ポケ
ットとして機能する。
【００４５】また、ポットベース２０のシール面Ｓ１と
ポットリング２１のシール面Ｓ２との間には、環状のＸ
形パッキン２６が配置されている。
ポットリング２１のシール面Ｓ２との間には、環状のＸ
形パッキン２６が配置されている。
【００４６】そして、真空ポンプなどで凹部（真空用ポ
ケット）２４、２５内の空気を排出することで、Ｘ形パ
ッキン２６が収縮してポットベース２０とポットリング
２１とが引き寄せられ、シールパッキン９にて半導体基
板１の外周部をシールした状態で固定される。このよう
に、Ｘ形パッキン２６が固定部材として機能する。
ケット）２４、２５内の空気を排出することで、Ｘ形パ
ッキン２６が収縮してポットベース２０とポットリング
２１とが引き寄せられ、シールパッキン９にて半導体基
板１の外周部をシールした状態で固定される。このよう
に、Ｘ形パッキン２６が固定部材として機能する。
【００４７】このように構成したエッチングポット８
は、図９に示されるように、エッチング装置にセットさ
れ、エッチングポット８内にエッチング液７が注入され
る。尚、この際に、半導体基板形シールパッキン９によ
りシールされることにより、エッチング液７に対し半導
体基板１の外周部がマスク（保護）される。
は、図９に示されるように、エッチング装置にセットさ
れ、エッチングポット８内にエッチング液７が注入され
る。尚、この際に、半導体基板形シールパッキン９によ
りシールされることにより、エッチング液７に対し半導
体基板１の外周部がマスク（保護）される。
【００４８】このように、エッチングポット８の内部に
エッチング液７が満たされるとともに、ポット８の底面
部に半導体基板１が支持され、上向きの半導体基板１の
被加工面（裏面）がエッチング液７にて覆われる。詳し
くは、エッチングポット８がポット載置台２７の上に搭
載されるとともに、エッチングポット８の上面開口部が
キャップ２８にて塞がれる。
エッチング液７が満たされるとともに、ポット８の底面
部に半導体基板１が支持され、上向きの半導体基板１の
被加工面（裏面）がエッチング液７にて覆われる。詳し
くは、エッチングポット８がポット載置台２７の上に搭
載されるとともに、エッチングポット８の上面開口部が
キャップ２８にて塞がれる。
【００４９】このキャップ２８には、攪拌翼２９がシー
ル材３０にてシールされた状態で垂下され、モータ３１
の駆動により攪拌翼２９が回転してエッチング液７を攪
拌する。また、キャップ２８には、ヒータ３２がシール
材３３にてシールされた状態で垂下され、ヒータ３２に
てエッチング液７が加熱される。さらに、キャップ２８
には、温度センサ３４がシール材３５にてシールされた
状態で垂下され、温度センサ３４にてエッチング液７の
温度が検出される。
ル材３０にてシールされた状態で垂下され、モータ３１
の駆動により攪拌翼２９が回転してエッチング液７を攪
拌する。また、キャップ２８には、ヒータ３２がシール
材３３にてシールされた状態で垂下され、ヒータ３２に
てエッチング液７が加熱される。さらに、キャップ２８
には、温度センサ３４がシール材３５にてシールされた
状態で垂下され、温度センサ３４にてエッチング液７の
温度が検出される。
【００５０】そして、エッチング中はエッチング液７が
攪拌翼２９により十分攪拌され、温調器３６により温度
センサ３４による液温が所定の温度となるようにヒータ
３２が通電制御される。
攪拌翼２９により十分攪拌され、温調器３６により温度
センサ３４による液温が所定の温度となるようにヒータ
３２が通電制御される。
【００５１】また、キャップ２８には洗浄用純水の通路
３７が形成され、ポットリング２１の内壁に沿って純水
をエッチングポット８内に注入することができる。ま
た、キャップ２８には排液口３８が形成され、ポット８
内でオーバーフローした液を排出することができる。
３７が形成され、ポットリング２１の内壁に沿って純水
をエッチングポット８内に注入することができる。ま
た、キャップ２８には排液口３８が形成され、ポット８
内でオーバーフローした液を排出することができる。
【００５２】また、図９において、ポットベース２０に
は厚さセンサ３９が設けられ、図１０に示されるよう
に、半導体基板１における凹部１１の底面部での厚さ
（エッチング量）を測定してエッチングの進行状況を検
出し、エッチング終了時期を検出する。
は厚さセンサ３９が設けられ、図１０に示されるよう
に、半導体基板１における凹部１１の底面部での厚さ
（エッチング量）を測定してエッチングの進行状況を検
出し、エッチング終了時期を検出する。
【００５３】ここで、この厚さセンサ３９は、図１０に
示されるように、半導体基板１のエッチング面とその反
対面の二重反射を利用して、片側から厚み測定を行う測
定器として構成されている。
示されるように、半導体基板１のエッチング面とその反
対面の二重反射を利用して、片側から厚み測定を行う測
定器として構成されている。
【００５４】そして、所定量のエッチングが行われ、半
導体基板１における凹部１１の底面部での厚さが所望の
値になると、エッチングを停止すべく図９の通路３７を
通して、エッチングポット８内に洗浄用純水が注入され
てエッチング液を希釈冷却するとともに、オーバーフロ
ーした液が排液口３８を通して排水される。
導体基板１における凹部１１の底面部での厚さが所望の
値になると、エッチングを停止すべく図９の通路３７を
通して、エッチングポット８内に洗浄用純水が注入され
てエッチング液を希釈冷却するとともに、オーバーフロ
ーした液が排液口３８を通して排水される。
【００５５】その後、真空ポンプ等による凹部（真空用
ポケット）２４、２５内の真空引きを止めて凹部２４、
２５内を大気圧にする。そして、キャップ２８及びポッ
トリング２１（シールパッキン９）を取り外して、エッ
チング加工後の半導体基板１を次工程に送る。
ポケット）２４、２５内の真空引きを止めて凹部２４、
２５内を大気圧にする。そして、キャップ２８及びポッ
トリング２１（シールパッキン９）を取り外して、エッ
チング加工後の半導体基板１を次工程に送る。
【００５６】このように、薄肉加工用エッチング装置と
して、図９に示すようなポットエッチング装置を用いた
ときにおいて、ベース材としてのポットベース２０に半
導体基板１を載置した状態で、枠体としてのポットリン
グ２１をポットベース２０の上に配置し、Ｘ形パッキン
２６によりポットベース２０とポットリング２１とを引
き寄せて固定することにより、シールパッキン９によっ
てポットリング２１の下面と半導体基板１の外周部とを
液密状態でシールさせ、ポットリング２１の内部に注入
されたエッチング液７にて、半導体基板１の裏面１ｂに
対し半導体基板１の外周部を残して所定深さまでエッチ
ングして薄くすることができる。
して、図９に示すようなポットエッチング装置を用いた
ときにおいて、ベース材としてのポットベース２０に半
導体基板１を載置した状態で、枠体としてのポットリン
グ２１をポットベース２０の上に配置し、Ｘ形パッキン
２６によりポットベース２０とポットリング２１とを引
き寄せて固定することにより、シールパッキン９によっ
てポットリング２１の下面と半導体基板１の外周部とを
液密状態でシールさせ、ポットリング２１の内部に注入
されたエッチング液７にて、半導体基板１の裏面１ｂに
対し半導体基板１の外周部を残して所定深さまでエッチ
ングして薄くすることができる。
【００５７】特に、本実施形態では、エッチングにより
半導体基板１を薄肉加工しているため、厚さを厚いまま
残す外周部１０は円環状、直線状等、どのような形状に
もすることができる。すなわち、図７に示すように、半
導体ウエハの外周に沿って、基本的には円環状に外周部
１０を形成しつつ、オリエンテーションフラット部分で
は直線状に外周部１０を形成できる。この結果、従来技
術において説明した研磨部を回転させてウエハ内部に薄
肉化領域を形成する場合は、その薄肉化領域は円形に限
られてしまうのに対し、本実施例では、半導体ウエハの
外周形状に沿って厚肉の外周部１０を形成できるので、
半導体ウエハにおいて薄肉化領域を広く取ることが可能
になる。
半導体基板１を薄肉加工しているため、厚さを厚いまま
残す外周部１０は円環状、直線状等、どのような形状に
もすることができる。すなわち、図７に示すように、半
導体ウエハの外周に沿って、基本的には円環状に外周部
１０を形成しつつ、オリエンテーションフラット部分で
は直線状に外周部１０を形成できる。この結果、従来技
術において説明した研磨部を回転させてウエハ内部に薄
肉化領域を形成する場合は、その薄肉化領域は円形に限
られてしまうのに対し、本実施例では、半導体ウエハの
外周形状に沿って厚肉の外周部１０を形成できるので、
半導体ウエハにおいて薄肉化領域を広く取ることが可能
になる。
【００５８】以上説明してきたように、本実施形態の半
導体装置の製造方法では、図４に示されるように、半導
体基板１をエッチングして薄くする場合、半導体基板の
外周部１０をシールパッキン９によってマスクしエッチ
ングせずに、凹部１１の底面部のみにエッチングを施し
薄肉化している。
導体装置の製造方法では、図４に示されるように、半導
体基板１をエッチングして薄くする場合、半導体基板の
外周部１０をシールパッキン９によってマスクしエッチ
ングせずに、凹部１１の底面部のみにエッチングを施し
薄肉化している。
【００５９】それにより、半導体基板の外周部１０を凹
部１１の底面部より厚く残し強度を持たせることができ
るため、本実施形態のように、半導体基板１を１００μ
ｍと薄くエッチングしたとしても、半導体基板１の割れ
や曲がりを防止することができる。
部１１の底面部より厚く残し強度を持たせることができ
るため、本実施形態のように、半導体基板１を１００μ
ｍと薄くエッチングしたとしても、半導体基板１の割れ
や曲がりを防止することができる。
【００６０】さらに、半導体基板１の割れや曲がりを防
止したことにより、半導体基板１の曲がりによる搬送系
ツールとの干渉の防止や半導体基板１の大口径化を実現
することができる。
止したことにより、半導体基板１の曲がりによる搬送系
ツールとの干渉の防止や半導体基板１の大口径化を実現
することができる。
【００６１】また、図２に示す研削加工による加工レー
トと図４に示すエッチングによるエッチレートとを比較
すると、一般的に図２に示す研削加工レートの方が早い
ため、本実施形態のように、研削加工とエッチング加工
とを組み合わせた半導体装置の製造方法を適用すると、
エッチングのみで半導体基板１を薄肉化した場合と比較
して、処理時間を短縮することができる。
トと図４に示すエッチングによるエッチレートとを比較
すると、一般的に図２に示す研削加工レートの方が早い
ため、本実施形態のように、研削加工とエッチング加工
とを組み合わせた半導体装置の製造方法を適用すると、
エッチングのみで半導体基板１を薄肉化した場合と比較
して、処理時間を短縮することができる。
【００６２】また、本実施形態では、図４に示されるよ
うに、半導体基板１の素子形成面１ａに粘着テープ４を
貼り付けた状態で、エッチングポット８に半導体基板１
をセットしたことを特徴としている。
うに、半導体基板１の素子形成面１ａに粘着テープ４を
貼り付けた状態で、エッチングポット８に半導体基板１
をセットしたことを特徴としている。
【００６３】それによって、エッチング工程中に切り込
み６に達するようなエッチングが行われ半導体基板１が
割れたとしても、半導体基板１には粘着テープ４が貼り
ついているため、この粘着テープ４によって各半導体チ
ップ１５を保持することができ、各半導体チップ１５が
バラバラになることを防止できる。
み６に達するようなエッチングが行われ半導体基板１が
割れたとしても、半導体基板１には粘着テープ４が貼り
ついているため、この粘着テープ４によって各半導体チ
ップ１５を保持することができ、各半導体チップ１５が
バラバラになることを防止できる。
【００６４】また、本実施形態のエッチング工程は、図
１０に示されるように、厚さセンサ３９にて所望の厚さ
となったときにエッチングを終了させるようにしたこと
を特徴としている。
１０に示されるように、厚さセンサ３９にて所望の厚さ
となったときにエッチングを終了させるようにしたこと
を特徴としている。
【００６５】それによって、時間管理にてエッチング終
了点を検出する場合に比べて、エッチング中の厚さ計測
にてエッチング終了点を検出することができるため、厚
さ精度を高めることができる。
了点を検出する場合に比べて、エッチング中の厚さ計測
にてエッチング終了点を検出することができるため、厚
さ精度を高めることができる。
【００６６】ここで、図１におけるＢの部分拡大図であ
る図１１を用いて、図１に示す素子形成領域２について
具体的に説明する。
る図１１を用いて、図１に示す素子形成領域２について
具体的に説明する。
【００６７】まず、この図１１に示されるように、Ｐ＋
型あるいはＮ＋型の半導体基板１の上には、エピタキシ
ャル成長法によりＮ―型のドリフト層４０が形成され、
このドリフト層４０の上にはＰ型のベース層４１が形成
されている。このベース層４１の内部には、Ｎ＋型のソ
ース層４２が形成されている。
型あるいはＮ＋型の半導体基板１の上には、エピタキシ
ャル成長法によりＮ―型のドリフト層４０が形成され、
このドリフト層４０の上にはＰ型のベース層４１が形成
されている。このベース層４１の内部には、Ｎ＋型のソ
ース層４２が形成されている。
【００６８】また、この半導体基板１の一面（半導体基
板１の素子形成面１ａ）には、ソース層４２及びベース
層４１を貫通し、ドリフト層４０に達するトレンチ４３
が形成されている。
板１の素子形成面１ａ）には、ソース層４２及びベース
層４１を貫通し、ドリフト層４０に達するトレンチ４３
が形成されている。
【００６９】このトレンチ４３の内壁にはゲート絶縁膜
４４が形成され、このゲート絶縁膜４４を介して、トレ
ンチ４３の内部にはドープト多結晶シリコンなどからな
るゲート電極４５が埋め込み形成されている。
４４が形成され、このゲート絶縁膜４４を介して、トレ
ンチ４３の内部にはドープト多結晶シリコンなどからな
るゲート電極４５が埋め込み形成されている。
【００７０】また、ソース層４２の一面（半導体基板１
５の素子形成面１ａ）にはＢＰＳＧ膜（絶縁膜）４６が
形成され、このＢＰＳＧ膜４６に形成されたコンタクト
ホール４６ａを介して、ソース層４２及びベース層４１
に接続されるソース電極４７が形成されている。
５の素子形成面１ａ）にはＢＰＳＧ膜（絶縁膜）４６が
形成され、このＢＰＳＧ膜４６に形成されたコンタクト
ホール４６ａを介して、ソース層４２及びベース層４１
に接続されるソース電極４７が形成されている。
【００７１】また、図示しないが、半導体基板１の素子
形成面１ａ側には、ゲート電極４５に接続されるゲート
金属膜やポリイミドなどからなる表面保護膜が形成され
ている。
形成面１ａ側には、ゲート電極４５に接続されるゲート
金属膜やポリイミドなどからなる表面保護膜が形成され
ている。
【００７２】以上の表面側構造体を形成した後に、上述
した研削、エッチングを施し（図１（ｂ）、１
（ｃ））、さらに、図１（ｄ）に示されるように、半導
体基板１の裏面１ｂの全面にはドレイン電極１２が形成
される。
した研削、エッチングを施し（図１（ｂ）、１
（ｃ））、さらに、図１（ｄ）に示されるように、半導
体基板１の裏面１ｂの全面にはドレイン電極１２が形成
される。
【００７３】このような半導体装置においては、ゲート
電極４５に電圧を印加すると、トレンチ４３の側面にお
けるベース層４１にチャネルが形成され、このチャネル
を通じてソース電極４７とドレイン電極１２との間に電
流が流れるように作動する。
電極４５に電圧を印加すると、トレンチ４３の側面にお
けるベース層４１にチャネルが形成され、このチャネル
を通じてソース電極４７とドレイン電極１２との間に電
流が流れるように作動する。
【００７４】以上、本実施形態のような半導体装置の製
造方法を用いたことにより、半導体基板の外周部１０を
凹部１１の底面部より厚く残し強度を持たせることがで
きるため、半導体基板１を薄くエッチングしたとして
も、半導体基板１の割れや曲がりを防止することができ
る。
造方法を用いたことにより、半導体基板の外周部１０を
凹部１１の底面部より厚く残し強度を持たせることがで
きるため、半導体基板１を薄くエッチングしたとして
も、半導体基板１の割れや曲がりを防止することができ
る。
【００７５】それによって、割れや曲がりの発生を防止
しつつ、厚みの薄い半導体基板１を提供することができ
るため、縦型の半導体装置、例えば電力用半導体装置な
ど半導体基板１の有する抵抗成分を大幅に低減して、半
導体装置のオン抵抗を大幅に低減することができる。
しつつ、厚みの薄い半導体基板１を提供することができ
るため、縦型の半導体装置、例えば電力用半導体装置な
ど半導体基板１の有する抵抗成分を大幅に低減して、半
導体装置のオン抵抗を大幅に低減することができる。
【００７６】特に、上述した電力用半導体装置のよう
に、半導体基板１の裏面にドレイン電極１２を形成する
場合には、エッチング加工によって半導体基板１を薄肉
化することにより、半導体基板１とドレイン電極１２と
の接触抵抗を低減できる。この結果、半導体装置のオン
抵抗の低減にも寄与できる。この点について、図１２に
基づいて詳しく説明する。
に、半導体基板１の裏面にドレイン電極１２を形成する
場合には、エッチング加工によって半導体基板１を薄肉
化することにより、半導体基板１とドレイン電極１２と
の接触抵抗を低減できる。この結果、半導体装置のオン
抵抗の低減にも寄与できる。この点について、図１２に
基づいて詳しく説明する。
【００７７】図１２は、半導体基板の裏面加工条件と、
半導体基板と裏面電極間の接触抵抗との関係を示すグラ
フである。なお、図１２に示すグラフは、半導体基板と
して、抵抗率が０．００１〜０．００６Ω・ｃｍのＮ型
基板を用い、チタン（Ｔｉ）によって裏面電極を形成し
たときの、半導体基板と裏面電極との接触抵抗を測定し
た結果を示すものである。
半導体基板と裏面電極間の接触抵抗との関係を示すグラ
フである。なお、図１２に示すグラフは、半導体基板と
して、抵抗率が０．００１〜０．００６Ω・ｃｍのＮ型
基板を用い、チタン（Ｔｉ）によって裏面電極を形成し
たときの、半導体基板と裏面電極との接触抵抗を測定し
た結果を示すものである。
【００７８】裏面加工条件は、３種類あり、研削加工
のみによって半導体基板を薄肉化した場合、研削加工
後に、フッ酸と硝酸との混酸でエッチング加工を行なっ
て半導体基板を薄肉化した場合、及び研削加工後に、
フッ酸、硝酸及び硫酸の混酸でエッチング加工を行なっ
て薄肉化した場合である。図１２のグラフから、研削加
工のみの場合に比較し、エッチング加工を行なった
、の場合とも、大きく接触抵抗を低減できているこ
とが理解できる。
のみによって半導体基板を薄肉化した場合、研削加工
後に、フッ酸と硝酸との混酸でエッチング加工を行なっ
て半導体基板を薄肉化した場合、及び研削加工後に、
フッ酸、硝酸及び硫酸の混酸でエッチング加工を行なっ
て薄肉化した場合である。図１２のグラフから、研削加
工のみの場合に比較し、エッチング加工を行なった
、の場合とも、大きく接触抵抗を低減できているこ
とが理解できる。
【００７９】研削加工のみによって半導体基板を薄肉化
した場合に、接触抵抗が増大する理由は、その研削加工
を施した加工面に、数百ｎｍのダメージ層（シリコンの
アモルファス層）が形成されるためである。すなわち、
このようなダメージ層では、シリコンが非晶質化してい
るため、電極との接触面における電流が流れにくくなっ
て、結果的に接触抵抗が増大する。一方、研削加工後に
エッチング加工を行なった場合には、研削加工によって
生じたダメージ層が、エッチング加工によって除去され
る。従って、単結晶シリコンからなる半導体基板の裏面
に電極を形成することができるため、両者の接触抵抗を
十分に低減することができる。
した場合に、接触抵抗が増大する理由は、その研削加工
を施した加工面に、数百ｎｍのダメージ層（シリコンの
アモルファス層）が形成されるためである。すなわち、
このようなダメージ層では、シリコンが非晶質化してい
るため、電極との接触面における電流が流れにくくなっ
て、結果的に接触抵抗が増大する。一方、研削加工後に
エッチング加工を行なった場合には、研削加工によって
生じたダメージ層が、エッチング加工によって除去され
る。従って、単結晶シリコンからなる半導体基板の裏面
に電極を形成することができるため、両者の接触抵抗を
十分に低減することができる。
【００８０】また、裏面加工条件のフッ酸、硝酸及び
硫酸の混酸を用いてエッチング加工を行なった場合は、
エッチング加工面の表面粗さＲａを１５０ｎｍ程度に制
御することができる。ちなみに、粗さが♯２０００の砥
石を用いて研磨加工した場合の研磨面の表面粗さＲａは
１０ｎｍ程度である。このように、特定の組成のエッチ
ング液を用いてエッチング加工を行なうことによって、
エッチング加工面の表面粗さＲａが大きくなるように制
御することができる。そして、表面粗さＲａが大きくな
ると、半導体基板と電極との接触面積を大きくすること
ができるので、接触抵抗の低減と同時に密着力の向上を
図ることができる。
硫酸の混酸を用いてエッチング加工を行なった場合は、
エッチング加工面の表面粗さＲａを１５０ｎｍ程度に制
御することができる。ちなみに、粗さが♯２０００の砥
石を用いて研磨加工した場合の研磨面の表面粗さＲａは
１０ｎｍ程度である。このように、特定の組成のエッチ
ング液を用いてエッチング加工を行なうことによって、
エッチング加工面の表面粗さＲａが大きくなるように制
御することができる。そして、表面粗さＲａが大きくな
ると、半導体基板と電極との接触面積を大きくすること
ができるので、接触抵抗の低減と同時に密着力の向上を
図ることができる。
【００８１】なお、上述した実施形態においては、エッ
チングポット８によって、半導体基板１の外周部を残し
た凹状の加工を行なう例について説明した。しかしなが
ら、エッチングポット８に限らず、例えばスピンエッチ
ング装置を用いて、半導体基板１をエッチング加工して
も良い。
チングポット８によって、半導体基板１の外周部を残し
た凹状の加工を行なう例について説明した。しかしなが
ら、エッチングポット８に限らず、例えばスピンエッチ
ング装置を用いて、半導体基板１をエッチング加工して
も良い。
【００８２】（第２実施形態）図１３に本発明の第２実
施形態に係る半導体装置装置の断面構造を示す。
施形態に係る半導体装置装置の断面構造を示す。
【００８３】本実施形態の半導体装置の構成は、上記第
１実施形態とほぼ同様であるため、第１実施形態と同等
な構成については同様の符号を付し、異なる部分につい
てのみ説明する。
１実施形態とほぼ同様であるため、第１実施形態と同等
な構成については同様の符号を付し、異なる部分につい
てのみ説明する。
【００８４】上記第１実施形態では、半導体基板とし
て、Ｐ＋型あるいはＮ＋型の半導体基板１、即ち高濃度
の半導体基板１を用いていたが、第２実施形態では、図
１３に示されるように、ＣＺ法によって形成されたＮ−
型の半導体基板１、即ち低濃度の半導体基板１を用いる
とともに、半導体基板１の裏面１ｂ側にＮ＋型のドリフ
ト層４８、即ち高濃度のドリフト層４８（本発明でい
う、高濃度層）を設けたことを特徴としている。
て、Ｐ＋型あるいはＮ＋型の半導体基板１、即ち高濃度
の半導体基板１を用いていたが、第２実施形態では、図
１３に示されるように、ＣＺ法によって形成されたＮ−
型の半導体基板１、即ち低濃度の半導体基板１を用いる
とともに、半導体基板１の裏面１ｂ側にＮ＋型のドリフ
ト層４８、即ち高濃度のドリフト層４８（本発明でい
う、高濃度層）を設けたことを特徴としている。
【００８５】本実施形態の半導体装置の製造方法は、上
記第１実施形態で用いた図１〜図１０とほぼ同様であ
る。
記第１実施形態で用いた図１〜図１０とほぼ同様であ
る。
【００８６】つまり、図１（ａ）に示されるように、そ
の一面（素子形成面１ａ）に素子形成領域２が形成され
た半導体基板１に対し、図２に示されるように、半導体
基板１の裏面１ｂを、砥石３を用いて研削加工により荒
削りし、図３に示されるように、半導体基板１の裏面１
ｂに粘着テープ１３を貼り付け、カッター５を用いて半
導体基板１の素子形成面１ａ側から所定深さの切り込み
６を複数形成する。
の一面（素子形成面１ａ）に素子形成領域２が形成され
た半導体基板１に対し、図２に示されるように、半導体
基板１の裏面１ｂを、砥石３を用いて研削加工により荒
削りし、図３に示されるように、半導体基板１の裏面１
ｂに粘着テープ１３を貼り付け、カッター５を用いて半
導体基板１の素子形成面１ａ側から所定深さの切り込み
６を複数形成する。
【００８７】続いて、図４に示されるように、半導体基
板１の素子形成面１ａに粘着テープ４を貼り付け、この
状態でエッチング液７が入ったエッチングポット８に半
導体基板１をセットし、シールパッキン９にて半導体基
板の外周部１０をマスクした状態で、半導体基板１の裏
面１ｂをエッチングして凹部１１を形成する。
板１の素子形成面１ａに粘着テープ４を貼り付け、この
状態でエッチング液７が入ったエッチングポット８に半
導体基板１をセットし、シールパッキン９にて半導体基
板の外周部１０をマスクした状態で、半導体基板１の裏
面１ｂをエッチングして凹部１１を形成する。
【００８８】ここで、本実施形態では、図１３に示され
るように、図４に示すエッチング工程を実行した後に、
半導体基板１の裏面１ｂにＮ＋型のドレイン層４８、即
ち高濃度のドリフト層４８を形成している。
るように、図４に示すエッチング工程を実行した後に、
半導体基板１の裏面１ｂにＮ＋型のドレイン層４８、即
ち高濃度のドリフト層４８を形成している。
【００８９】続いて、半導体基板１の裏面１ｂの全面
に、蒸着、スパッタ、ＣＶＤ法などにより金属を全面に
堆積して、ドレイン電極１２を形成する。
に、蒸着、スパッタ、ＣＶＤ法などにより金属を全面に
堆積して、ドレイン電極１２を形成する。
【００９０】続いて、図５に示されるように、半導体基
板１の素子形成面１ａに粘着テープ４を貼り付けた状態
で、半導体基板１の素子形成面１ａを下向きにして置
き、半導体基板１の裏面１ｂの上からブレークローラ１
４を直接接触させてブレーキングを行い各チップに分離
する。
板１の素子形成面１ａに粘着テープ４を貼り付けた状態
で、半導体基板１の素子形成面１ａを下向きにして置
き、半導体基板１の裏面１ｂの上からブレークローラ１
４を直接接触させてブレーキングを行い各チップに分離
する。
【００９１】その後、図６に示されるように、粘着テー
プ４から各チップ１５を取り出し、半導体チップ１５を
そのまま所望のマウント箇所に配置する。
プ４から各チップ１５を取り出し、半導体チップ１５を
そのまま所望のマウント箇所に配置する。
【００９２】また、本実施形態においても、エッチング
装置として図８に示すエッチングポット８を用いてい
る。
装置として図８に示すエッチングポット８を用いてい
る。
【００９３】このように、本実施形態では、低濃度の半
導体基板１を用いているため、高濃度の半導体基板を用
いた場合よりもコストを低減することができる。尚、低
濃度の半導体基板１を用いた場合、その表面に直接ドレ
イン電極１２を形成すると接触抵抗の増加が懸念される
が、本実施形態では、半導体基板１の裏面１ｂ側、即ち
半導体基板１とドレイン電極１２との間に、高濃度のド
レイン層４８を設けているため、接触抵抗の増加を防止
することができる。
導体基板１を用いているため、高濃度の半導体基板を用
いた場合よりもコストを低減することができる。尚、低
濃度の半導体基板１を用いた場合、その表面に直接ドレ
イン電極１２を形成すると接触抵抗の増加が懸念される
が、本実施形態では、半導体基板１の裏面１ｂ側、即ち
半導体基板１とドレイン電極１２との間に、高濃度のド
レイン層４８を設けているため、接触抵抗の増加を防止
することができる。
【００９４】さらに、本実施形態においても、前述の第
１実施形態と同様に、エッチング加工によって半導体基
板１を薄肉化しているため、その加工面にダメージ層が
生ずることがないため、エッチング加工面である半導体
基板の裏面１ｂに良好なドレイン層（拡散層）４８を形
成することができる。つまり、従来技術のように研磨に
よって半導体基板１を薄肉化し、その研磨面にドレイン
層４８を拡散によって形成した場合には、ダメージ層の
存在によりドレイン層４８内のキャリヤの移動度の低下
等が生じて、ドレイン層４８本来の目的である接触抵抗
の低減効果を十分にえられない。それに対して、本実施
形態では、研磨によるダメージ層は、エッチング工程に
よって除去されるため、そのエッチング加工面である半
導体基板１の裏面１ｂにドレイン層４８を拡散によって
形成した場合、十分な接触抵抗の低減効果を発揮するこ
とができる。
１実施形態と同様に、エッチング加工によって半導体基
板１を薄肉化しているため、その加工面にダメージ層が
生ずることがないため、エッチング加工面である半導体
基板の裏面１ｂに良好なドレイン層（拡散層）４８を形
成することができる。つまり、従来技術のように研磨に
よって半導体基板１を薄肉化し、その研磨面にドレイン
層４８を拡散によって形成した場合には、ダメージ層の
存在によりドレイン層４８内のキャリヤの移動度の低下
等が生じて、ドレイン層４８本来の目的である接触抵抗
の低減効果を十分にえられない。それに対して、本実施
形態では、研磨によるダメージ層は、エッチング工程に
よって除去されるため、そのエッチング加工面である半
導体基板１の裏面１ｂにドレイン層４８を拡散によって
形成した場合、十分な接触抵抗の低減効果を発揮するこ
とができる。
【００９５】また、本実施形態において、半導体基板１
の裏面１ｂをエッチング加工する場合、そのエッチング
加工面にドレイン層４８を形成することを考慮し、エッ
チング加工面をミラー面相当の仕上げ面とすることが好
ましい。これは、低濃度に不純物がドープされた半導体
基板１の裏面１ｂにドレイン層４８を形成した上で、ド
レイン電極１２を形成する場合、半導体基板１の裏面１
ｂをミラー面相当の仕上げ面として、不純物の打ち込み
及び拡散を行なうことにより、ドレイン層４８を均一に
形成することができるためである。
の裏面１ｂをエッチング加工する場合、そのエッチング
加工面にドレイン層４８を形成することを考慮し、エッ
チング加工面をミラー面相当の仕上げ面とすることが好
ましい。これは、低濃度に不純物がドープされた半導体
基板１の裏面１ｂにドレイン層４８を形成した上で、ド
レイン電極１２を形成する場合、半導体基板１の裏面１
ｂをミラー面相当の仕上げ面として、不純物の打ち込み
及び拡散を行なうことにより、ドレイン層４８を均一に
形成することができるためである。
【００９６】このため、本実施形態においては、エッチ
ング加工を行なうためのエッチング液として、硝酸、フ
ッ酸、硫酸及びりん酸の混酸を用いる。このような組成
のエッチング液を用いて、半導体基板１の裏面１ｂをエ
ッチング加工すると、そのエッチング加工面がミラー面
相当の仕上げとなり、その表面粗さを小さく制御するこ
とができる。これにより、半導体基板１とドレイン電極
１２との接触面の各部における接触抵抗のばらつきが減
少できる。
ング加工を行なうためのエッチング液として、硝酸、フ
ッ酸、硫酸及びりん酸の混酸を用いる。このような組成
のエッチング液を用いて、半導体基板１の裏面１ｂをエ
ッチング加工すると、そのエッチング加工面がミラー面
相当の仕上げとなり、その表面粗さを小さく制御するこ
とができる。これにより、半導体基板１とドレイン電極
１２との接触面の各部における接触抵抗のばらつきが減
少できる。
【００９７】（変形例）尚、本発明は、上記各実施形態
に限られるものではなく、様々な態様に適用可能であ
る。
に限られるものではなく、様々な態様に適用可能であ
る。
【００９８】例えば、上記各実施形態においては、半導
体基板１をエッチングポット８を用いてエッチングする
際に、シールパッキン９によって半導体基板１の外周部
１０をマスキングすることにより、外周部１０がエッチ
ングされずに厚い厚さのまま残されるようにしている。
これにより、外周部１０によって囲まれる内部領域のみ
が薄肉化された形状にエッチング加工された。しかしな
がら、半導体基板１をマスキングする領域は、シールパ
ッキンあるいは公知のマスク材によって任意に設定する
ことができるので、例えば図１４に示すように、外周部
１０に加えて、外周部１０によって囲まれた内部領域に
おいて十字状にマスキングすることにより、内部領域に
も厚肉部分５０を残すことができる。これにより、外周
部１０のみを厚肉とした場合に比較して、半導体基板１
の曲げや割れに対する強度を高めることができる。その
結果、半導体基板（ウエハ）１を大口径化することも容
易となり、半導体チップの生産性を向上することができ
る。
体基板１をエッチングポット８を用いてエッチングする
際に、シールパッキン９によって半導体基板１の外周部
１０をマスキングすることにより、外周部１０がエッチ
ングされずに厚い厚さのまま残されるようにしている。
これにより、外周部１０によって囲まれる内部領域のみ
が薄肉化された形状にエッチング加工された。しかしな
がら、半導体基板１をマスキングする領域は、シールパ
ッキンあるいは公知のマスク材によって任意に設定する
ことができるので、例えば図１４に示すように、外周部
１０に加えて、外周部１０によって囲まれた内部領域に
おいて十字状にマスキングすることにより、内部領域に
も厚肉部分５０を残すことができる。これにより、外周
部１０のみを厚肉とした場合に比較して、半導体基板１
の曲げや割れに対する強度を高めることができる。その
結果、半導体基板（ウエハ）１を大口径化することも容
易となり、半導体チップの生産性を向上することができ
る。
【００９９】なお、半導体基板１の内部領域に形成する
厚肉部分５０としては、図１５に示す十字形状に限ら
ず、例えば、図１５に示すように、隣接する全てのチッ
プ間を厚肉部分としても良い。
厚肉部分５０としては、図１５に示す十字形状に限ら
ず、例えば、図１５に示すように、隣接する全てのチッ
プ間を厚肉部分としても良い。
【０１００】また、上記各実施形態では、ポットエッチ
ング工程の装置は、厚さ精度を高めるために、エッチン
グ中の厚さ計測が可能な構成としたが、これに限られる
ものではなく、厚みの要求精度によってはエッチング量
を時間で管理するようにしてもよい。
ング工程の装置は、厚さ精度を高めるために、エッチン
グ中の厚さ計測が可能な構成としたが、これに限られる
ものではなく、厚みの要求精度によってはエッチング量
を時間で管理するようにしてもよい。
【０１０１】また、上記各実施形態では、図２に示す研
削加工によって半導体基板１の厚みを２５０μｍにした
が、これに限られるものではなく、研削加工工程中など
に半導体基板１に外力が加わった際に、半導体基板１に
割れや曲がりが発生しない程度の破壊強度を持った厚さ
であればよい。
削加工によって半導体基板１の厚みを２５０μｍにした
が、これに限られるものではなく、研削加工工程中など
に半導体基板１に外力が加わった際に、半導体基板１に
割れや曲がりが発生しない程度の破壊強度を持った厚さ
であればよい。
【０１０２】また、上記各実施形態では、図４に示すエ
ッチングによって半導体基板１の厚みを１００μｍにし
たが、これに限られるものではなく、エッチングポット
８から半導体基板１を取り出す場合などに、半導体基板
１に割れが発生しない程度の破壊強度を持った厚さであ
ればよく、好ましくは２００μｍ未満がよい。
ッチングによって半導体基板１の厚みを１００μｍにし
たが、これに限られるものではなく、エッチングポット
８から半導体基板１を取り出す場合などに、半導体基板
１に割れが発生しない程度の破壊強度を持った厚さであ
ればよく、好ましくは２００μｍ未満がよい。
【０１０３】また、図１〜図１０に示す半導体装置の製
造方法において、図２の研削工程と図３のダイシング工
程の工程順を入れ替えても同様の効果が得られる。つま
り、上記各実施形態では、半導体基板１の素子形成面１
ａから半導体基板１に所定深さの切り込み６を入れる前
に、半導体基板裏面１ｂから研削加工して所定厚さにし
たが、これに限られるものではなく、切り込み６を入れ
た後に半導体基板裏面１ｂから研削加工して所定厚さに
してもよい。いずれの場合にも、半導体基板１の裏面１
ｂから研削加工して所定厚さにすることにより、半導体
基板面内が均一な厚さに薄くできるのでエッチングにて
薄肉加工しやすくなる。
造方法において、図２の研削工程と図３のダイシング工
程の工程順を入れ替えても同様の効果が得られる。つま
り、上記各実施形態では、半導体基板１の素子形成面１
ａから半導体基板１に所定深さの切り込み６を入れる前
に、半導体基板裏面１ｂから研削加工して所定厚さにし
たが、これに限られるものではなく、切り込み６を入れ
た後に半導体基板裏面１ｂから研削加工して所定厚さに
してもよい。いずれの場合にも、半導体基板１の裏面１
ｂから研削加工して所定厚さにすることにより、半導体
基板面内が均一な厚さに薄くできるのでエッチングにて
薄肉加工しやすくなる。
【０１０４】また、上記各実施形態では、図３に示され
るように、カッター５を用いて半導体基板１の素子形成
面１ａ側から所定深さの切り込み６を形成した後に、図
５に示されるように、ブレークローラ１４を用いて半導
体基板１に曲げ応力をかけて切り込み６に沿って各半導
体チップに破壊分離しているが、これに限られるもので
はなく、図３に示す切り込み６を形成せずに、図５に示
すブレークローラ１４の替わりに図３に示すようなカッ
ターなどを用いて、半導体基板を各半導体チップに分離
してもよい。尚、この場合、半導体基板の表面（素子形
成面）側からカッターなどを用いて半導体基板を各半導
体チップに分離してもよい。
るように、カッター５を用いて半導体基板１の素子形成
面１ａ側から所定深さの切り込み６を形成した後に、図
５に示されるように、ブレークローラ１４を用いて半導
体基板１に曲げ応力をかけて切り込み６に沿って各半導
体チップに破壊分離しているが、これに限られるもので
はなく、図３に示す切り込み６を形成せずに、図５に示
すブレークローラ１４の替わりに図３に示すようなカッ
ターなどを用いて、半導体基板を各半導体チップに分離
してもよい。尚、この場合、半導体基板の表面（素子形
成面）側からカッターなどを用いて半導体基板を各半導
体チップに分離してもよい。
【０１０５】また、上記各実施形態では、半導体装置と
して、ｎチャネルＭＯＳＦＥＴについて説明したが、こ
れに限られるものではなく、半導体装置としては、縦型
のバイポーラトランジスタや縦型のＩＧＢＴなどにも適
用することができる。
して、ｎチャネルＭＯＳＦＥＴについて説明したが、こ
れに限られるものではなく、半導体装置としては、縦型
のバイポーラトランジスタや縦型のＩＧＢＴなどにも適
用することができる。
【０１０６】また、上記第２実施形態では、ＣＺ法によ
って形成されたＮ−型の半導体基板１の裏面１ｂ側にＮ
＋型のドレイン層４８を設けたが、これに限られるもの
ではなく、半導体基板１とドレイン電極１２との間に高
濃度の層が介在していればよく、図１６（ａ）に示され
るように、ＣＺ法によって形成されたＮ−型の半導体基
板１の裏面１ｂ側にＰ＋型のドレイン層４９を設けても
よい。
って形成されたＮ−型の半導体基板１の裏面１ｂ側にＮ
＋型のドレイン層４８を設けたが、これに限られるもの
ではなく、半導体基板１とドレイン電極１２との間に高
濃度の層が介在していればよく、図１６（ａ）に示され
るように、ＣＺ法によって形成されたＮ−型の半導体基
板１の裏面１ｂ側にＰ＋型のドレイン層４９を設けても
よい。
【０１０７】また、上記第２実施形態では、ＣＺ法によ
って形成されたＮ−型の半導体基板１の裏面１ｂ側にＮ
＋型のドレイン層４８を設けたが、これに限られるもの
ではなく、半導体基板１とドレイン電極１２との間に高
濃度の層が介在していればよく、図１６（ｂ）に示され
るように、ＣＺ法によって形成されたＮ−型の半導体基
板１の裏面１ｂ側にＮ＋型のドレイン層４８を設けて、
さらに、このドレイン層４８における半導体基板１と接
合した面とは反対側の面にＰ＋型のドレイン層４９を設
けてもよい。
って形成されたＮ−型の半導体基板１の裏面１ｂ側にＮ
＋型のドレイン層４８を設けたが、これに限られるもの
ではなく、半導体基板１とドレイン電極１２との間に高
濃度の層が介在していればよく、図１６（ｂ）に示され
るように、ＣＺ法によって形成されたＮ−型の半導体基
板１の裏面１ｂ側にＮ＋型のドレイン層４８を設けて、
さらに、このドレイン層４８における半導体基板１と接
合した面とは反対側の面にＰ＋型のドレイン層４９を設
けてもよい。
【０１０８】また、上記第２実施形態では、ＣＺ法によ
って形成されたＮ−型の半導体基板１の裏面１ｂ側にＮ
＋型のドレイン層４８を設けたが、これに限られるもの
ではなく、半導体基板１とドレイン電極１２との間に高
濃度の層が介在していればよく、図１６（ｃ）に示され
るように、ＣＺ法によって形成されたＮ−型の半導体基
板１の裏面１ｂ側に、Ｎ＋型のドレイン層４８とＰ＋型
のドレイン層４９の両方が半導体基板１と接合するよう
に設けてもよい。
って形成されたＮ−型の半導体基板１の裏面１ｂ側にＮ
＋型のドレイン層４８を設けたが、これに限られるもの
ではなく、半導体基板１とドレイン電極１２との間に高
濃度の層が介在していればよく、図１６（ｃ）に示され
るように、ＣＺ法によって形成されたＮ−型の半導体基
板１の裏面１ｂ側に、Ｎ＋型のドレイン層４８とＰ＋型
のドレイン層４９の両方が半導体基板１と接合するよう
に設けてもよい。
【０１０９】さらに、上記第２実施形態においてはＮ−
型の半導体基板１を形成するためにＣＺ法を用いていた
が、ＦＺ法によって半導体基板を形成しても良い。
型の半導体基板１を形成するためにＣＺ法を用いていた
が、ＦＺ法によって半導体基板を形成しても良い。
【０１１０】また、上記のドリフト層４０、ベース層４
１、ソース層４２、第２実施形態の半導体基板１、ドレ
イン層４８、４９の各導電型は、図１１及び図１２に示
すものに限られるものではなく、それと逆になっていて
もよい。
１、ソース層４２、第２実施形態の半導体基板１、ドレ
イン層４８、４９の各導電型は、図１１及び図１２に示
すものに限られるものではなく、それと逆になっていて
もよい。
【０１１１】さらに、図１１に示す半導体装置は、Ｐ+
型あるいはＮ+型の半導体基板１の上に、Ｎ−エピタキ
シャル層を形成しているが、Ｎ−型基板にＰ+型あるい
はＮ+型の不純物の拡散を行なった拡散ウエハを用いて
も良い。
型あるいはＮ+型の半導体基板１の上に、Ｎ−エピタキ
シャル層を形成しているが、Ｎ−型基板にＰ+型あるい
はＮ+型の不純物の拡散を行なった拡散ウエハを用いて
も良い。
【図１】 本発明の第１実施形態に係る半導体装置の製
造方法を説明するための断面図である。
造方法を説明するための断面図である。
【図２】 同じく半導体装置の製造方法を説明するため
の断面図である。
の断面図である。
【図３】 同じく半導体装置の製造方法を説明するため
の断面図である。
の断面図である。
【図４】 同じく半導体装置の製造方法を説明するため
の断面図である。
の断面図である。
【図５】 同じく半導体装置の製造方法を説明するため
の断面図である。
の断面図である。
【図６】 同じく半導体装置の製造方法を説明するため
の断面図である。
の断面図である。
【図７】 図５におけるＡ矢視図である。
【図８】 エッチングポットの断面図である。
【図９】 エッチング装置の断面図である。
【図１０】 エッチング装置の一部拡大断面図である。
【図１１】 図１におけるＢの部分の拡大図である。
【図１２】 半導体基板の裏面加工条件と、半導体基板
と裏面電極間の接触抵抗との関係を示すグラフである。
と裏面電極間の接触抵抗との関係を示すグラフである。
【図１３】 本発明の第２実施形態に係る半導体装置を
説明するための断面図である。
説明するための断面図である。
【図１４】外周部に加えて、半導体基板の内部領域にも
厚肉部分を形成した場合の構成を示す図である。
厚肉部分を形成した場合の構成を示す図である。
【図１５】半導体基板の内部領域に形成する厚肉領域の
形状を変更した場合の構成を示す図である。
形状を変更した場合の構成を示す図である。
【図１６】 （ａ）〜（ｃ）は、それぞれその他の実施
形態の半導体装置を説明するための断面図である。
形態の半導体装置を説明するための断面図である。
１…半導体基板、
１ａ…素子形成面、
１ｂ…裏面、
２…素子形成領域、
３…砥石、
４…粘着テープ（保護部材）、
５…カッター、
６…切り込み、
７…エッチング液、
８…エッチングポット、
９…シールパッキン、
１０…半導体基板の外周部、
１１…凹部、
１２…電極（ドレイン電極）、
１３…粘着テープ、
１４…ブレークローラ、
１５…半導体チップ、
２０…ポットベース、
２１…ポットリング、
２２、２４、２５…凹部、
２３…凸部、
２６…Ｘ形パッキン、
２７…ポット載置台、
２８…キャップ、
２９…攪拌翼、
３０…シール材、
３１…モータ、
３２…ヒータ、
３３…シール材、
３４…温度センサ、
３５…シール材、
３６…温調器、
３７…通路、
３８…排液口、
３９…厚さセンサ、
Ｓ１、Ｓ２…シール面、
４０…ドリフト層、
４１…ベース層、
４２…ソース層、
４３…トレンチ、
４４…ゲート絶縁膜、
４５…ゲート電極、
４６…ＢＰＳＧ膜（絶縁膜）、
４６ａ…コンタクトホール、
４７…ソース電極、
４８、４９…ドレイン層
５０…内部領域に設けた厚肉部分
Claims (8)
- 【請求項１】 半導体基板の一方の表面に半導体素子が
形成された半導体装置の製造方法において、 前記半導体基板の一方の面とは反対側の面から研削加工
して、前記半導体基板を所定の厚さにする研削加工工程
と、 前記研削加工工程を実行した後に、前記反対側の面に対
し前記半導体基板の外周部を残して所定深さまでエッチ
ングして薄くするエッチング工程とを備えたことを特徴
とする半導体装置の製造方法。 - 【請求項２】 低濃度の半導体基板の一方の表面に半導
体素子が形成された半導体装置の製造方法において、 前記半導体基板の一方の面とは反対側の面から研削加工
して、前記半導体基板を所定の厚さにする研削加工工程
と、 前記研削加工工程を実行した後に、前記反対側の面に対
し前記半導体基板の外周部を残して所定深さまでエッチ
ングして薄くするエッチング工程と、 前記エッチング工程を実行した後に、前記エッチングが
施された前記低濃度の半導体基板の反対側の面に高濃度
層を形成する高濃度層形成工程とを備えたことを特徴と
する半導体装置の製造方法。 - 【請求項３】 前記エッチング工程では、前記半導体基
板の外周部に加えて、その外周部によって囲まれる内部
領域の一部も、厚さが厚いまま残すようにエッチングを
施すことを特徴とする請求項１または請求項２に記載の
半導体装置の製造方法。 - 【請求項４】 前記エッチング工程では、そのエッチン
グ加工に用いるエッチング液組成によって、エッチング
面の表面粗さを制御することを特徴とする請求項１乃至
３のいずれかに記載の半導体装置の製造方法。 - 【請求項５】 請求項１または請求項３に記載のエッチ
ング工程、請求項２に記載の高濃度層形成工程、及び請
求項４に記載の表面粗さ制御工程のいずれかを実行した
後に、前記半導体基板の反対側の面に電極を形成する電
極形成工程を付加したことを特徴とする半導体装置の製
造方法。 - 【請求項６】 前記半導体基板における前記半導体素子
が形成された素子形成面に保護部材を設けた状態で前記
エッチング工程を実行したことを特徴とする請求項１乃
至５の何れか１つに記載の半導体装置の製造方法。 - 【請求項７】 前記エッチング工程は、前記半導体基板
におけるエッチングにより薄くなった領域の厚さを測定
し所望の厚さとなったときにエッチングを終了させるよ
うにしたことを特徴とする請求項１乃至６の何れか１つ
に記載の半導体装置の製造方法。 - 【請求項８】 前記半導体基板におけるエッチングによ
り薄くなった領域の厚さを２００μｍ未満としたことを
特徴とする請求項１乃至７の何れか１つに記載の半導体
装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002264135A JP3620528B2 (ja) | 2001-12-12 | 2002-09-10 | 半導体装置の製造方法 |
| DE10256985A DE10256985B4 (de) | 2001-12-12 | 2002-12-05 | Verfahren zur Herstellung eines Leistungshalbleiterbauelements |
| US10/310,021 US7148125B2 (en) | 2001-12-12 | 2002-12-05 | Method for manufacturing semiconductor power device |
| CNB021557314A CN1267970C (zh) | 2001-12-12 | 2002-12-09 | 用于制造半导体功率器件的方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-378725 | 2001-12-12 | ||
| JP2001378725 | 2001-12-12 | ||
| JP2002264135A JP3620528B2 (ja) | 2001-12-12 | 2002-09-10 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003243356A true JP2003243356A (ja) | 2003-08-29 |
| JP3620528B2 JP3620528B2 (ja) | 2005-02-16 |
| JP2003243356A5 JP2003243356A5 (ja) | 2005-03-17 |
Family
ID=27790739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002264135A Expired - Fee Related JP3620528B2 (ja) | 2001-12-12 | 2002-09-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3620528B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019461A (ja) * | 2005-04-27 | 2007-01-25 | Disco Abrasive Syst Ltd | ウェーハの加工方法及びウェーハ |
| JP2007208060A (ja) * | 2006-02-02 | 2007-08-16 | Sharp Corp | シリコンウエハの製造方法、シリコンウエハおよびシリコンブロック |
| JP2007208074A (ja) * | 2006-02-02 | 2007-08-16 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| JP2007243080A (ja) * | 2006-03-13 | 2007-09-20 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| JP2008511141A (ja) * | 2004-08-20 | 2008-04-10 | セミツール， インコーポレイテッド | 半導体被処理物を薄肉化するためのシステム |
| JP2008187148A (ja) * | 2007-01-31 | 2008-08-14 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法およびマーキング装置 |
| JP2010205761A (ja) * | 2009-02-27 | 2010-09-16 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| US8039276B2 (en) | 2009-04-20 | 2011-10-18 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
| JP2013141033A (ja) * | 2005-04-27 | 2013-07-18 | Disco Abrasive Syst Ltd | ウェーハの加工方法 |
| JP2015060852A (ja) * | 2013-09-17 | 2015-03-30 | 株式会社東芝 | 半導体装置の製造方法及び製造装置 |
| US9711434B2 (en) | 2015-09-17 | 2017-07-18 | Semiconductor Components Industries, Llc | Stacked semiconductor device structure and method |
| US11342189B2 (en) | 2015-09-17 | 2022-05-24 | Semiconductor Components Industries, Llc | Semiconductor packages with die including cavities and related methods |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009096698A (ja) * | 2007-10-19 | 2009-05-07 | Toshiba Corp | ウェーハ及びその製造方法 |
| JP5428216B2 (ja) * | 2008-06-20 | 2014-02-26 | 富士電機株式会社 | シリコンウェハ、半導体装置、シリコンウェハの製造方法および半導体装置の製造方法 |
| JP5668270B2 (ja) | 2008-12-11 | 2015-02-12 | 富士電機株式会社 | 半導体素子の製造方法 |
| JP5556431B2 (ja) | 2010-06-24 | 2014-07-23 | 富士電機株式会社 | 半導体装置の製造方法 |
-
2002
- 2002-09-10 JP JP2002264135A patent/JP3620528B2/ja not_active Expired - Fee Related
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008511141A (ja) * | 2004-08-20 | 2008-04-10 | セミツール， インコーポレイテッド | 半導体被処理物を薄肉化するためのシステム |
| JP2013141033A (ja) * | 2005-04-27 | 2013-07-18 | Disco Abrasive Syst Ltd | ウェーハの加工方法 |
| JP2007019461A (ja) * | 2005-04-27 | 2007-01-25 | Disco Abrasive Syst Ltd | ウェーハの加工方法及びウェーハ |
| JP2013165286A (ja) * | 2005-04-27 | 2013-08-22 | Disco Abrasive Syst Ltd | ウェーハの加工方法 |
| JP2007208060A (ja) * | 2006-02-02 | 2007-08-16 | Sharp Corp | シリコンウエハの製造方法、シリコンウエハおよびシリコンブロック |
| JP2007208074A (ja) * | 2006-02-02 | 2007-08-16 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| JP4667263B2 (ja) * | 2006-02-02 | 2011-04-06 | シャープ株式会社 | シリコンウエハの製造方法 |
| JP2007243080A (ja) * | 2006-03-13 | 2007-09-20 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| JP2008187148A (ja) * | 2007-01-31 | 2008-08-14 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法およびマーキング装置 |
| JP2010205761A (ja) * | 2009-02-27 | 2010-09-16 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| US8153452B2 (en) | 2009-04-20 | 2012-04-10 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
| US8039276B2 (en) | 2009-04-20 | 2011-10-18 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
| JP2015060852A (ja) * | 2013-09-17 | 2015-03-30 | 株式会社東芝 | 半導体装置の製造方法及び製造装置 |
| US9711434B2 (en) | 2015-09-17 | 2017-07-18 | Semiconductor Components Industries, Llc | Stacked semiconductor device structure and method |
| US9893058B2 (en) | 2015-09-17 | 2018-02-13 | Semiconductor Components Industries, Llc | Method of manufacturing a semiconductor device having reduced on-state resistance and structure |
| US10014245B2 (en) | 2015-09-17 | 2018-07-03 | Semiconductor Components Industries, Llc | Method for removing material from a substrate using in-situ thickness measurement |
| US10163772B2 (en) | 2015-09-17 | 2018-12-25 | Semiconductor Components Industries, Llc | Stacked semiconductor device structure and method |
| US10741484B2 (en) | 2015-09-17 | 2020-08-11 | Semiconductor Components Industries, Llc | Stacked semiconductor device structure and method |
| US11342189B2 (en) | 2015-09-17 | 2022-05-24 | Semiconductor Components Industries, Llc | Semiconductor packages with die including cavities and related methods |
| US11908699B2 (en) | 2015-09-17 | 2024-02-20 | Semiconductor Components Industries, Llc | Semiconductor packages with die including cavities |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3620528B2 (ja) | 2005-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7148125B2 (en) | Method for manufacturing semiconductor power device | |
| JP3620528B2 (ja) | 半導体装置の製造方法 | |
| US8338886B2 (en) | Semiconductor device with (110)-oriented silicon | |
| KR100532732B1 (ko) | 정전압 다이오드 및 그 제조방법 | |
| US8507362B2 (en) | Process of forming ultra thin wafers having an edge support ring | |
| EP2629322B1 (en) | Power device manufacture on the recessed side of a thinned wafer | |
| JP2003332271A (ja) | 半導体ウエハおよび半導体装置の製造方法 | |
| JP2001127289A (ja) | 半導体装置および半導体装置の製造方法 | |
| US8624358B2 (en) | Semiconductor substrate and semiconductor device | |
| JPH03129765A (ja) | 半導体装置およびその製造方法 | |
| KR100532731B1 (ko) | 정전압 다이오드 및 그 제조방법 | |
| US20200075735A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US20140035094A1 (en) | Semiconductor structure | |
| JP5301091B2 (ja) | 半導体装置の製造方法 | |
| JP3427751B2 (ja) | 半導体チップの薄肉加工方法および薄肉加工用エッチング装置 | |
| JP3580293B2 (ja) | 半導体装置の製造方法 | |
| JP2013115404A (ja) | 半導体装置の製造方法 | |
| TW201009927A (en) | Method for manufacturing a semiconductor device, and a semiconductor device | |
| JPH08213578A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2001144273A (ja) | 半導体装置の製造方法 | |
| JPH06260660A (ja) | 半導体歪みセンサ | |
| JP2003031818A (ja) | 半導体圧力センサ | |
| JP2002043570A (ja) | 半導体装置の製造方法 | |
| JPS584972A (ja) | 半導体装置の製造方法 | |
| JP2969669B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040422 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040422 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040422 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20040524 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041108 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |