JP2003223138A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2003223138A5 JP2003223138A5 JP2002310562A JP2002310562A JP2003223138A5 JP 2003223138 A5 JP2003223138 A5 JP 2003223138A5 JP 2002310562 A JP2002310562 A JP 2002310562A JP 2002310562 A JP2002310562 A JP 2002310562A JP 2003223138 A5 JP2003223138 A5 JP 2003223138A5
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- source
- drain
- gate
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (103)
- 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続されていることを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、前記第1のゲート信号線に接続されていることを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、第3のゲート信号線に接続されていることを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続されていることを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、前記第1のゲート信号線に接続されていることを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第5のトランジスタのゲートは、第3のゲート信号線に接続されていることを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、前記第1のゲート信号線に接続され、
前記第5のトランジスタのゲートは、第3のゲート信号線に接続されていることを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、第3のゲート信号線に接続され、
前記第5のトランジスタのゲートは、第4のゲート信号線に接続されていることを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、前記第1のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、第3のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、前記第1のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第5のトランジスタのゲートは、第3のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、前記第1のゲート信号線に接続され、
前記第5のトランジスタのゲートは、第3のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、第3のゲート信号線に接続され、
前記第5のトランジスタのゲートは、第4のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続されていることを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、前記第1のゲート信号線に接続されていることを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、第3のゲート信号線に接続されていることを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続されていることを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、前記第1のゲート信号線に接続されていることを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソ ース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第5のトランジスタのゲートは、第3のゲート信号線に接続されていることを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、前記第1のゲート信号線に接続され、
前記第5のトランジスタのゲートは、第3のゲート信号線に接続されていることを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、第3のゲート信号線に接続され、
前記第5のトランジスタのゲートは、第4のゲート信号線に接続されていることを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、前記第1のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、第3のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、前記第1のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第5のトランジスタのゲートは、第3のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、前記第1のゲート信号線に接続され、
前記第5のトランジスタのゲートは、第3のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ及び容量素子が設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、第3のゲート信号線に接続され、
前記第5のトランジスタのゲートは、第4のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする画素回路。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続されていることを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、前記第1のゲート信号線に接続されていることを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、第3のゲート信号線に接続されていることを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの 一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続されていることを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、前記第1のゲート信号線に接続されていることを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第5のトランジスタのゲートは、第3のゲート信号線に接続されていることを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの 一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、前記第1のゲート信号線に接続され、
前記第5のトランジスタのゲートは、第3のゲート信号線に接続されていることを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、第3のゲート信号線に接続され、
前記第5のトランジスタのゲートは、第4のゲート信号線に接続されていることを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ 、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、前記第1のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、第3のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、前記第1のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第5のトランジスタのゲートは、第3のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、前記第1のゲート信号線に接続され、
前記第5のトランジスタのゲートは、第3のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、第3のゲート信号線に接続され、
前記第5のトランジスタのゲートは、第4のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子と前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続されていることを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子と前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、前記第1のゲート信号線に接続されていることを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子と前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、第3のゲート信号線に接続されていることを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子と前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続されていることを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子と前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、前記第1のゲート信号線に接続されていることを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子と前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第5のトランジスタのゲートは、第3のゲート信号線に接続されていることを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子と前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、前記第1のゲート信号線に接続され、
前記第5のトランジスタのゲートは、第3のゲート信号線に接続されていることを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子と前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、第3のゲート信号線に接続され、
前記第5のトランジスタのゲートは、第4のゲート信号線に接続されていることを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子と前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子と前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、前記第1のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子と前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、第3のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子と前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子と前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、前記第1のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子と前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第5のトランジスタのゲートは、第3のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子と前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、前記第1のゲート信号線に接続され、
前記第5のトランジスタのゲートは、第3のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする発光装置。 - 第1のトランジスタ、第2のトランジスタ、第3のトランジスタ、第4のトランジスタ、第5のトランジスタ、容量素子及び発光素子が画素に設けられ、
前記第1のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの一方と前記容量素子の第1の電極に接続され、
前記第1のトランジスタのソース又はドレインの一方は、前記第3のトランジスタのソース又はドレインの一方と前記第4のトランジスタのソース又はドレインの一方に接続さ れ、
前記第1のトランジスタのソース又はドレインの他方は、前記発光素子と前記第2のトランジスタのソース又はドレインの他方に接続され、
前記第3のトランジスタのソース又はドレインの他方は、電流供給線に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記容量素子の第2の電極と前記第5のトランジスタのソース又はドレインの一方に接続され、
前記第5のトランジスタのソース又はドレインの他方は、ソース信号線に接続され、
前記第2のトランジスタのゲートは、第1のゲート信号線に接続され、
前記第3のトランジスタのゲートは、第2のゲート信号線に接続され、
前記第4のトランジスタのゲートは、第3のゲート信号線に接続され、
前記第5のトランジスタのゲートは、第4のゲート信号線に接続され、
前記第2のトランジスタは、前記第1のトランジスタのゲートに対する電圧の供給を制御することを特徴とする発光装置。 - 請求項1乃至請求項32のいずれか一項において、
前記第1のトランジスタの導電型はPチャネル型であることを特徴とする画素回路。 - 請求項1乃至請求項32のいずれか一項において、
前記第1のトランジスタと前記第3のトランジスタの導電型は同じであることを特徴とする画素回路。 - 請求項1乃至請求項32のいずれか一項において、
前記第2のトランジスタと前記第4のトランジスタの導電型は同じであることを特徴とする画素回路。 - 請求項1乃至請求項32のいずれか一項において、
前記第1のトランジスタと前記第3のトランジスタの導電型はPチャネル型であることを特徴とする画素回路。 - 請求項1乃至請求項32のいずれか一項において、
前記第2のトランジスタと前記第4のトランジスタの導電型はPチャネル型であることを特徴とする画素回路。 - 請求項1乃至請求項32のいずれか一項において、
前記第1のトランジスタと前記第3のトランジスタの導電型はNチャネル型であることを特徴とする画素回路。 - 請求項1乃至請求項32のいずれか一項において、
前記第2のトランジスタと前記第4のトランジスタの導電型はNチャネル型であることを特徴とする画素回路。 - 請求項1乃至請求項32のいずれか一項において、
前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ及び前記第4のトランジスタの導電型は同じであることを特徴とする画素回路。 - 請求項4乃至請求項8、請求項12乃至請求項16、請求項20乃至請求項24又は請求項28乃至請求項32のいずれか一項において、
前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ、前記第4のトランジスタ及び第5のトランジスタの導電型は同じであることを特徴とする画素回路。 - 請求項1乃至請求項32のいずれか一項において、
前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ及び前記第4のトランジスタの導電型はPチャネル型であることを特徴とする画素回路。 - 請求項4乃至請求項8、請求項12乃至請求項16、請求項20乃至請求項24又は請求項28乃至請求項32のいずれか一項において、
前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ、前記第4のトランジスタ及び第5のトランジスタの導電型はPチャネル型であることを特徴とする画素回路。 - 請求項1乃至請求項32のいずれか一項において、
前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ及び前記第4のトランジスタは薄膜トランジスタであることを特徴とする画素回路。 - 請求項4乃至請求項8、請求項12乃至請求項16、請求項20乃至請求項24又は請求項28乃至請求項32のいずれか一項において、
前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ、前記第4のトランジスタ及び第5のトランジスタは薄膜トランジスタであることを特徴とする画素回路。 - 請求項1乃至請求項32のいずれか一項において、
第2の容量素子を有し、
前記第2の容量素子のソース又はドレインの一方は、前記第4のトランジスタのソース又はドレインの他方と前記容量素子の第1の電極に接続されていることを特徴とする画素回路。 - 請求項1乃至請求項32のいずれか一項において、
第2の容量素子を有し、
前記第2の容量素子のソース又はドレインの一方は、前記第4のトランジスタのソース又はドレインの他方と前記容量素子の第1の電極に接続され、
前記第2の容量素子のソース又はドレインの他方は、一定の電位に保たれていることを特徴とする画素回路。 - 請求項1乃至請求項32のいずれか一項において、
第2の容量素子を有し、
前記第2の容量素子のソース又はドレインの一方は、前記第4のトランジスタのソース又はドレインの他方と前記容量素子の第1の電極に接続され、
前記第2の容量素子のソース又はドレインの他方は、前記電流供給線に接続されていることを特徴とする画素回路。 - 請求項33乃至請求項64のいずれか一項において、
前記第1のトランジスタの導電型はPチャネル型であることを特徴とする発光装置。 - 請求項33乃至請求項64のいずれか一項において、
前記第1のトランジスタと前記第3のトランジスタの導電型は同じであることを特徴とする発光装置。 - 請求項33乃至請求項64のいずれか一項において、
前記第2のトランジスタと前記第4のトランジスタの導電型は同じであることを特徴と する発光装置。 - 請求項33乃至請求項64のいずれか一項において、
前記第1のトランジスタと前記第3のトランジスタの導電型はPチャネル型であることを特徴とする発光装置。 - 請求項33乃至請求項64のいずれか一項において、
前記第2のトランジスタと前記第4のトランジスタの導電型はPチャネル型であることを特徴とする発光装置。 - 請求項33乃至請求項64のいずれか一項において、
前記第1のトランジスタと前記第3のトランジスタの導電型はNチャネル型であることを特徴とする発光装置。 - 請求項33乃至請求項64のいずれか一項において、
前記第2のトランジスタと前記第4のトランジスタの導電型はNチャネル型であることを特徴とする発光装置。 - 請求項33乃至請求項64のいずれか一項において、
前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ及び前記第4のトランジスタの導電型は同じであることを特徴とする発光装置。 - 請求項36乃至請求項40、請求項43乃至請求項48、請求項52乃至請求項56又は請求項59乃至請求項64のいずれか一項において、
前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ、前記第4のトランジスタ及び第5のトランジスタの導電型は同じであることを特徴とする発光装置。 - 請求項33乃至請求項64のいずれか一項において、
前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ及び前記第4のトランジスタの導電型はPチャネル型であることを特徴とする発光装置。 - 請求項36乃至請求項40、請求項43乃至請求項48、請求項52乃至請求項56又は請求項59乃至請求項64のいずれか一項において、
前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ、前記第4のトランジスタ及び第5のトランジスタの導電型はPチャネル型であることを特徴とする発光装置。 - 請求項33乃至請求項64のいずれか一項において、
前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ及び前記第4のトランジスタは薄膜トランジスタであることを特徴とする発光装置。 - 請求項36乃至請求項40、請求項43乃至請求項48、請求項52乃至請求項56又は請求項59乃至請求項64のいずれか一項において、
前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ、前記第4のトランジスタ及び第5のトランジスタは薄膜トランジスタであることを特徴とする発光装置。 - 請求項33乃至請求項64のいずれか一項において、
第2の容量素子を有し、
前記第2の容量素子のソース又はドレインの一方は、前記第4のトランジスタのソース又はドレインの他方と前記容量素子の第1の電極に接続されていることを特徴とする発光装置。 - 請求項33乃至請求項64のいずれか一項において、
第2の容量素子を有し、
前記第2の容量素子のソース又はドレインの一方は、前記第4のトランジスタのソース又はドレインの他方と前記容量素子の第1の電極に接続され、
前記第2の容量素子のソース又はドレインの他方は、一定の電位に保たれていることを特徴とする発光装置。 - 請求項33乃至請求項64のいずれか一項において、
第2の容量素子を有し、
前記第2の容量素子のソース又はドレインの一方は、前記第4のトランジスタのソース又はドレインの他方と前記容量素子の第1の電極に接続され、
前記第2の容量素子のソース又はドレインの他方は、前記電流供給線に接続されていることを特徴とする発光装置。 - 請求項33乃至請求項64のいずれか一項において、
駆動回路を有し、
前記画素と前記駆動回路は、同じ基板上に設けられていることを特徴とする発光装置。 - 請求項33乃至請求項64のいずれか一項において、
駆動回路を有し、
前記画素と前記駆動回路は、同じ基板上に設けられ、
前記駆動回路は、ゲート信号線駆動回路を有することを特徴とする発光装置。 - 請求項33乃至請求項64のいずれか一項において、
駆動回路を有し、
前記画素と前記駆動回路は、同じ基板上に設けられ、
前記駆動回路は、ソース信号線駆動回路を有することを特徴とする発光装置。 - 請求項36乃至請求項40、請求項44乃至請求項48、請求項52乃至請求項56又は請求項60乃至請求項64のいずれか一項において、
駆動回路を有し、
前記画素と前記駆動回路は、同じ基板上に設けられ、
前記駆動回路は、ソース信号線駆動回路を有し、
前記ソース信号線駆動回路は、映像信号を前記ソース信号線に供給するためのスイッチを有することを特徴とする発光装置。 - 請求項33乃至請求項64又は請求項85乃至請求項104のいずれか一項において、
前記発光素子は、 EL 素子であることを特徴とする発光装置。 - 請求項1乃至請求項32又は請求項65乃至請求項80のいずれか一項に記載の前記画素回路を用いた電子機器。
- 請求項33乃至請求項64又は請求項81乃至請求項101のいずれか一項に記載の前記発光装置を用いた電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002310562A JP3732477B2 (ja) | 2001-10-26 | 2002-10-25 | 画素回路、発光装置および電子機器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-330050 | 2001-10-26 | ||
JP2001330050 | 2001-10-26 | ||
JP2002310562A JP3732477B2 (ja) | 2001-10-26 | 2002-10-25 | 画素回路、発光装置および電子機器 |
Related Child Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005064611A Division JP4044568B2 (ja) | 2001-10-26 | 2005-03-08 | 画素回路、発光装置及び半導体装置 |
JP2005222590A Division JP2005352511A (ja) | 2001-10-26 | 2005-08-01 | 半導体回路及び電子機器 |
JP2005268492A Division JP2006072376A (ja) | 2001-10-26 | 2005-09-15 | 画素回路、発光装置、及び電子機器 |
JP2005276988A Division JP4044582B2 (ja) | 2001-10-26 | 2005-09-26 | 画素回路、発光装置、半導体装置及び電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003223138A JP2003223138A (ja) | 2003-08-08 |
JP2003223138A5 true JP2003223138A5 (ja) | 2005-09-02 |
JP3732477B2 JP3732477B2 (ja) | 2006-01-05 |
Family
ID=27759052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002310562A Expired - Fee Related JP3732477B2 (ja) | 2001-10-26 | 2002-10-25 | 画素回路、発光装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3732477B2 (ja) |
Families Citing this family (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003195809A (ja) * | 2001-12-28 | 2003-07-09 | Matsushita Electric Ind Co Ltd | El表示装置とその駆動方法および情報表示装置 |
KR100490622B1 (ko) * | 2003-01-21 | 2005-05-17 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치 및 그 구동방법과 픽셀회로 |
JP4062179B2 (ja) * | 2003-06-04 | 2008-03-19 | ソニー株式会社 | 画素回路、表示装置、および画素回路の駆動方法 |
KR100560780B1 (ko) | 2003-07-07 | 2006-03-13 | 삼성에스디아이 주식회사 | 유기전계 발광표시장치의 화소회로 및 그의 구동방법 |
JP4059177B2 (ja) * | 2003-09-17 | 2008-03-12 | セイコーエプソン株式会社 | 電子回路、その駆動方法、電気光学装置および電子機器 |
JP2005099247A (ja) * | 2003-09-24 | 2005-04-14 | Toppoly Optoelectronics Corp | 閾値電圧補償を有するアクティブマトリックス有機発光ダイオードの画素駆動回路およびその駆動方法。 |
JP5078223B2 (ja) * | 2003-09-30 | 2012-11-21 | 三洋電機株式会社 | 有機el画素回路 |
JP4297438B2 (ja) | 2003-11-24 | 2009-07-15 | 三星モバイルディスプレイ株式會社 | 発光表示装置,表示パネル,及び発光表示装置の駆動方法 |
KR100536235B1 (ko) | 2003-11-24 | 2005-12-12 | 삼성에스디아이 주식회사 | 화상 표시 장치 및 그 구동 방법 |
KR100599726B1 (ko) | 2003-11-27 | 2006-07-12 | 삼성에스디아이 주식회사 | 발광 표시 장치 및 그 표시 패널과 구동 방법 |
JP4547900B2 (ja) * | 2003-12-02 | 2010-09-22 | ソニー株式会社 | 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置 |
JP4826870B2 (ja) * | 2003-12-02 | 2011-11-30 | ソニー株式会社 | 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置 |
JP4552108B2 (ja) * | 2003-12-05 | 2010-09-29 | ソニー株式会社 | 画素回路及び表示装置とこれらの駆動方法 |
JP4501059B2 (ja) * | 2003-12-26 | 2010-07-14 | ソニー株式会社 | 画素回路及び表示装置 |
GB0400213D0 (en) * | 2004-01-07 | 2004-02-11 | Koninkl Philips Electronics Nv | Electroluminescent display devices |
JP4884674B2 (ja) * | 2004-01-16 | 2012-02-29 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
JP5370454B2 (ja) * | 2004-04-12 | 2013-12-18 | 三洋電機株式会社 | 有機el画素回路およびその駆動方法 |
JP4974471B2 (ja) * | 2004-04-12 | 2012-07-11 | 三洋電機株式会社 | 有機el画素回路およびその駆動方法 |
JP5121124B2 (ja) * | 2005-03-28 | 2013-01-16 | 三洋電機株式会社 | 有機el画素回路 |
JP4999281B2 (ja) * | 2005-03-28 | 2012-08-15 | 三洋電機株式会社 | 有機el画素回路 |
JP4033166B2 (ja) * | 2004-04-22 | 2008-01-16 | セイコーエプソン株式会社 | 電子回路、その駆動方法、電気光学装置および電子機器 |
JP4036209B2 (ja) | 2004-04-22 | 2008-01-23 | セイコーエプソン株式会社 | 電子回路、その駆動方法、電気光学装置および電子機器 |
US7564291B2 (en) | 2004-04-26 | 2009-07-21 | Polymer Vision Limited | Threshold voltage adjustment in thin film transistors |
KR100589324B1 (ko) * | 2004-05-11 | 2006-06-14 | 삼성에스디아이 주식회사 | 발광 표시 장치 및 그 구동 방법 |
JP4855652B2 (ja) * | 2004-05-17 | 2012-01-18 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 表示装置 |
JP4393980B2 (ja) * | 2004-06-14 | 2010-01-06 | シャープ株式会社 | 表示装置 |
KR101080351B1 (ko) * | 2004-06-22 | 2011-11-04 | 삼성전자주식회사 | 표시 장치 및 그 구동 방법 |
JP4645881B2 (ja) * | 2004-07-08 | 2011-03-09 | ソニー株式会社 | 画素回路及、アクティブマトリクス装置及び表示装置 |
KR100592641B1 (ko) * | 2004-07-28 | 2006-06-26 | 삼성에스디아이 주식회사 | 화소 회로 및 그것을 채용한 유기 발광 표시 장치 |
JP4942971B2 (ja) * | 2004-09-24 | 2012-05-30 | 株式会社半導体エネルギー研究所 | 発光装置の駆動方法 |
US20060076567A1 (en) | 2004-09-24 | 2006-04-13 | Keisuke Miyagawa | Driving method of light emitting device |
JP4364849B2 (ja) * | 2004-11-22 | 2009-11-18 | 三星モバイルディスプレイ株式會社 | 発光表示装置 |
KR100604061B1 (ko) * | 2004-12-09 | 2006-07-24 | 삼성에스디아이 주식회사 | 화소회로 및 발광 표시장치 |
KR100624317B1 (ko) | 2004-12-24 | 2006-09-19 | 삼성에스디아이 주식회사 | 주사 구동부 및 이를 이용한 발광 표시장치와 그의 구동방법 |
KR100637203B1 (ko) | 2005-01-07 | 2006-10-23 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치 및 그 동작방법 |
KR101152119B1 (ko) | 2005-02-07 | 2012-06-15 | 삼성전자주식회사 | 표시 장치 및 그 구동 방법 |
KR100645700B1 (ko) | 2005-04-28 | 2006-11-14 | 삼성에스디아이 주식회사 | 주사 구동부 및 이를 이용한 발광 표시장치와 그의 구동방법 |
CA2518276A1 (en) * | 2005-09-13 | 2007-03-13 | Ignis Innovation Inc. | Compensation technique for luminance degradation in electro-luminance devices |
JP5013697B2 (ja) | 2005-10-19 | 2012-08-29 | 三洋電機株式会社 | 表示装置 |
WO2007060898A1 (ja) * | 2005-11-28 | 2007-05-31 | Kyocera Corporation | 画像表示装置およびその駆動方法 |
WO2007108149A1 (ja) * | 2006-03-20 | 2007-09-27 | Sharp Kabushiki Kaisha | 表示装置及びその駆動方法 |
JP5014338B2 (ja) * | 2006-05-30 | 2012-08-29 | シャープ株式会社 | 電流駆動型表示装置 |
JP2009244665A (ja) | 2008-03-31 | 2009-10-22 | Sony Corp | パネルおよび駆動制御方法 |
JP2009258227A (ja) * | 2008-04-14 | 2009-11-05 | Toshiba Mobile Display Co Ltd | El表示装置 |
JP5449733B2 (ja) * | 2008-09-30 | 2014-03-19 | エルジー ディスプレイ カンパニー リミテッド | 画像表示装置及び画像表示装置の駆動方法 |
JP5933160B2 (ja) * | 2008-12-04 | 2016-06-08 | 株式会社半導体エネルギー研究所 | 表示装置、電子機器及び移動体 |
US9741309B2 (en) | 2009-01-22 | 2017-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving display device including first to fourth switches |
JP5320270B2 (ja) * | 2009-11-25 | 2013-10-23 | 株式会社沖データ | 表示パネルの製造方法 |
KR101199106B1 (ko) | 2010-03-17 | 2012-11-09 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 |
US8710505B2 (en) * | 2011-08-05 | 2014-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2013080845A1 (en) * | 2011-11-30 | 2013-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US10043794B2 (en) * | 2012-03-22 | 2018-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
US10692432B2 (en) * | 2017-02-22 | 2020-06-23 | Kunshan Go-Visionox Opto-Electronics Co., Ltd. | Pixel driving circuit and driving method thereof, and layout structure of transistor |
JP2019061286A (ja) * | 2019-01-11 | 2019-04-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
2002
- 2002-10-25 JP JP2002310562A patent/JP3732477B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003223138A5 (ja) | ||
JP2004054188A5 (ja) | ||
JP2006285116A5 (ja) | ||
JP2024040185A5 (ja) | 発光装置 | |
JP3723507B2 (ja) | 駆動回路 | |
ATE524804T1 (de) | Stromgesteuerte elektrooptische vorrichtung, z.b. elektrolumineszente anzeige, mit komplementären steuertransistoren, die gegen änderungen der schwellspannung wirksam sind | |
JP5740432B2 (ja) | 表示装置 | |
JP2007041571A5 (ja) | ||
TW200603048A (en) | Pixel circuit | |
JP2009031782A5 (ja) | ||
JP2008134625A5 (ja) | ||
WO2004107078A1 (ja) | 半導体装置 | |
EP1628283A4 (en) | PIXEL CIRCUIT, DISPLAY UNIT AND METHOD FOR ACTIVATION OF A PIXEL CIRCUIT | |
EP1607931A4 (en) | SUBSTRATE FOR LIGHT EMITTING DEVICE AND DEVICE | |
JP2004192000A (ja) | 発光ダイオード用駆動回路 | |
EP1863003A3 (en) | Unit circuit, electro-optical device, and electronic apparatus | |
JP2011112724A5 (ja) | ||
JP2003323133A5 (ja) | ||
JP2005031651A5 (ja) | ||
JP2007179041A5 (ja) | ||
JP2007179042A5 (ja) | ||
TW200511176A (en) | Driving circuit for driving organic electroluminescent element, display panel and display apparatus having the same | |
JP2007140490A5 (ja) | ||
JP2006047984A5 (ja) | ||
DE60306656D1 (de) | Elektrolumineszenzanzeigebauelement mit pixeln mit nmos-transistoren |