JP4033166B2 - 電子回路、その駆動方法、電気光学装置および電子機器 - Google Patents

電子回路、その駆動方法、電気光学装置および電子機器 Download PDF

Info

Publication number
JP4033166B2
JP4033166B2 JP2004126932A JP2004126932A JP4033166B2 JP 4033166 B2 JP4033166 B2 JP 4033166B2 JP 2004126932 A JP2004126932 A JP 2004126932A JP 2004126932 A JP2004126932 A JP 2004126932A JP 4033166 B2 JP4033166 B2 JP 4033166B2
Authority
JP
Japan
Prior art keywords
turned
period
driving transistor
switching element
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004126932A
Other languages
English (en)
Other versions
JP2005309151A (ja
Inventor
徳郎 小澤
栄二 神田
陵一 野澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004126932A priority Critical patent/JP4033166B2/ja
Priority to KR1020050021685A priority patent/KR100707777B1/ko
Priority to US11/091,544 priority patent/US7460093B2/en
Priority to CNB2005100629940A priority patent/CN100394470C/zh
Priority to TW094112786A priority patent/TW200601245A/zh
Publication of JP2005309151A publication Critical patent/JP2005309151A/ja
Application granted granted Critical
Publication of JP4033166B2 publication Critical patent/JP4033166B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F1/00—Refuse receptacles; Accessories therefor
    • B65F1/14—Other constructional features; Accessories
    • B65F1/16—Lids or covers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D51/00—Closures not otherwise provided for
    • B65D51/24—Closures not otherwise provided for combined or co-operating with auxiliary devices for non-closing purposes
    • B65D51/28—Closures not otherwise provided for combined or co-operating with auxiliary devices for non-closing purposes with auxiliary containers for additional articles or materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F1/00—Refuse receptacles; Accessories therefor
    • B65F1/14—Other constructional features; Accessories
    • B65F2001/1653—Constructional features of lids or covers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65F—GATHERING OR REMOVAL OF DOMESTIC OR LIKE REFUSE
    • B65F2210/00—Equipment of refuse receptacles
    • B65F2210/126—Cutting means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、有機発光ダイオード素子のような電流駆動型素子を駆動する電子回路、電子
回路の駆動方法、電気光学装置および電子機器に関する。
近年、液晶素子に代わる次世代の発光デバイスとして、有機エレクトロルミネッセンス
素子や発光ポリマー素子などと呼ばれる有機発光ダイオード（Organic Light Emitting D
iode、以下適宜「ＯＬＥＤ素子」と略称する）素子が注目されている。このＯＬＥＤ素子
は、自発光型であるために視野角依存性が少なく、また、バックライトや反射光が不要で
ある。このため、広視野角や、低消費電力、薄型化に向いているなど、表示パネルとして
優れた特性を有している。
ここで、ＯＬＥＤ素子は、液晶素子のように電圧保持性を有さず、電流が途絶えると、
発光状態が維持できなくなる電流型の被駆動素子である。このため、ＯＬＥＤ素子をアク
ティブ・マトリクス方式で駆動する場合、書込期間（選択期間）において、画素の階調に
応じた電圧を駆動トランジスタのゲートに書き込んで、当該電圧をゲート容量などにより
保持し、当該ゲート電圧に応じた電流を駆動トランジスタがＯＬＥＤ素子に流し続ける構
成が一般的となっている。
ところで、この構成では、駆動トランジスタのしきい値電圧特性がばらつくことによっ
て、画素毎にＯＬＥＤ素子の明るさが相違し、このため、表示品位が低下する、という問
題が指摘されている。この問題を解決するため、近年では、書込期間において、当該駆動
トランジスタをダイオード接続させるとともに、駆動トランジスタからデータ線に定電流
を流し、これによって、当該駆動トランジスタのゲートに、ＯＬＥＤ素子に流すべき電流
に応じた電圧を書き込むようにプログラミングして、駆動トランジスタのしきい値電圧特
性のばらつきを補償する技術が提案されている（例えば、特許文献１および２参照）。
米国特許第６２２９５０６号公報（ＦＩＧ．２参照） 特開２００３−１７７７０９号公報（図３参照）
しかしながら、この技術では、例えば駆動トランジスタがｐチャネル型である場合に、
ＯＬＥＤ素子に流すべき電流が小さくなるように設定するとき、書込期間では、当該駆動
トランジスタのゲート電圧が高く、当該駆動トランジスタのソース・ドレイン間の電流が
流れにくい状態となるので、書込期間内に、当該駆動トランジスタのゲートに目的とする
電圧を書き込むことができない、といった問題が新たに指摘された。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、駆動トラ
ンジスタのゲートに、被駆動素子に流すべき電流に応じた電圧を迅速に書き込むことが可
能な電子回路、その駆動方法、電気光学装置、および、電子機器を提供することにある。
上記目的を達成するために本発明に係る電子回路の駆動方法は、被駆動素子に流れる電
流を制御する駆動トランジスタと、前記駆動トランジスタのゲートとドレインとの間をオ
ンまたはオフする第１のスイッチング素子と、一端が前記駆動トランジスタのゲートに接
続された容量素子と、前記容量素子の他端と前記駆動トランジスタのドレインとの間をオ
ンまたはオフする第２のスイッチング素子と、信号線と前記容量素子の他端との間をオン
またはオフする第３のスイッチング素子と、オフしたときに前記駆動トランジスタの制御
にかかわらず前記被駆動素子に流れる電流を遮断する第４のスイッチング素子とを備える
電子回路の駆動方法であって、少なくとも前記第１および第２のスイッチング素子をオン
させ、この後、前記第１および第２のスイッチング素子をオフさせる第１のステップと、
前記第３のスイッチング素子をオンさせた状態にて、前記信号線に対し前記被駆動素子に
流すべき電流に応じた電圧を印加する第２のステップと、前記第３のスイッチング素子を
オフさせる一方、前記第４のスイッチング素子のオン状態が継続することによって前記駆
動トランジスタが、当該駆動トランジスタのゲート電圧にしたがった電流を前記被駆動素
子に流し続ける第３のステップとを備えることを特徴とする。この方法によれば、第１の
スイッチング素子がオンすることによって、駆動トランジスタがダイオード接続されると
ともに、第２のスイッチング素子もオンすることによって、容量素子の両端が短絡して容
量素子の電圧保持状態がクリアされて、容量素子の一端および駆動トランジスタのゲート
（ノードＡ）および、容量素子の他端（ノードＢ）は、当該駆動トランジスタのしきい値
電圧に応じた電圧となる。その後、第１、第２のトランジスタがオフされて、これにより
、ノードＡは、しきい値電圧に応じた電圧に保持される（第１のステップ）。次に、第２
のステップにおいて、ノードＢは、データ線に印加された電圧（被駆動素子に流すべき電
流に応じた電圧）に変化し、この電圧変化に応じた分だけ、ノードＡの電圧も変化して保
持される。第３のステップにおいては、変化後におけるノードＡの電圧に応じた電流が被
駆動素子に流れ続けるが、このとき流れる電流は、駆動トランジスタのしきい値特性がキ
ャンセルされている。さらに、第２のステップでは、被駆動素子に流すべき電流に応じた
電圧を容量素子の他端に印加するのであって、駆動トランジスタのゲートに直接印加しな
いので、当該電圧の書き込みに要する時間を短縮化することができる。
この方法では、前記第１のステップにおいて、前記第２のスイッチング素子をオフさせ
た後に、前記第１のスイッチング素子をオフさせても良い。このように、第２、第１のス
イッチング素子を順番にオフさせると、確実に、ノードＡを、駆動トランジスタのしきい
値電圧に応じた電圧とさせることが可能となる。
また、方法では、前記第１のステップにおいて、前記第１、第２のスイッチング素子を
略同時にオンさせるとともに、前記第３のスイッチング素子をオンさせて、前記駆動トラ
ンジスタのソースおよびドレイン間に電流を流し、この後、前記第１、第２のスイッチン
グ素子を略同時にオフさせても良い。この方法では、第１、第２のスイッチング素子のオ
ンオフが共通制御されるので、電子回路における制御線数を減らすことが可能となる。
上記目的を達成するために本発明に係る電子回路は、被駆動素子に流れる電流を制御する駆動トランジスタと、前記駆動トランジスタのゲートとドレインとの間にて、第１の期間においてオンし、第２および第３の期間においてオフする第１のスイッチング素子と、一端が前記駆動トランジスタのゲートに接続された容量素子と、前記容量素子の他端と前記駆動トランジスタのドレインとの間にて、前記第１の期間の開始時において少なくともオンし、前記第２および第３の期間においてオフする第２のスイッチング素子と、前記被駆動素子に流すべき電流に応じた電圧が前記第２の期間において印加される信号線と前記容量素子の他端との間にて、前記第２の期間においてオンし、前記第３の期間でオフする第３のスイッチング素子と、前記第１の期間にオフし、前記第２および第３の期間にオンするとともに、オフしたときに前記駆動トランジスタの制御にかかわらず前記被駆動素子に流れる電流を遮断する第４のスイッチング素子とを備えることを特徴とする。この電子回路によれば、駆動トランジスタのしきい値特性に依存させないで被駆動素子に電流を流すことができるとともに、当該電流に応じた電圧の書き込みに要する時間を短縮化することができる。回路は、前記所定電圧を複数のなかからいずれかを選択可能とする構成が好ましい。

この電子回路において、前記第１および第４のスイッチング素子は、互いに異なる導電型のトランジスタであって、それらのゲートは、共通の制御線に接続される構成としても良い。この構成によれば、電子回路への制御数を１本分削減することができる。
この構成において、前記第２のスイッチング素子は、前記第１のスイッチング素子と同一導電型のトランジスタであって、前記第２のスイッチング素子のゲートは前記制御線に
接続される構成が好ましい。これにより、電子回路への制御線をさらに１本分削減することができる。
もちろん、前記第１乃至第４のスイッチング素子は、それぞれトランジスタであって、それらのゲートは、互いに異なる制御線に接続される構成としても良い。
なお、上記電子回路において、前記被駆動素子は電気光学素子であることが好ましく、特に、有機発光ダイオード素子であることが望ましい。
上記目的を達成するために本発明に係る電子回路は、順次選択されると走査線と、電気光学素子に流すべき電流に応じた電圧が印加されるデータ線との交差に対応して画素回路を有する電気光学装置であって、前記画素回路は、前記電気光学素子に流れる電流を制御する駆動トランジスタと、前記駆動トランジスタのゲートとドレインとの間にて、第１の期間においてオンし、第２および第３の期間においてオフする第１のスイッチング素子と、一端が前記駆動トランジスタのゲートに接続された容量素子と、前記容量素子の他端と前記駆動トランジスタのドレインとの間にて、前記第１の期間の開始時において少なくともオンし、前記第２および第３の期間においてオフする第２のスイッチング素子と、前記データ線と前記容量素子の他端との間にて、前記第２の期間においてオンし、前記第３の期間でオフする第３のスイッチング素子と、前記第１の期間にオフし、前記第２および第３の期間にオンするとともに、オフしたときに前記駆動トランジスタの制御にかかわらず前記電気光学素子に流れる電流を遮断する第４のスイッチング素子とを備えることを特徴とする。この電気光学装置によれば、駆動トランジスタのしきい値特性に依存しない電流を電気光学素子に流すことができるとともに、当該電流に応じた電圧の書き込みに要する時間を短縮化することができる。
また、本発明に係る電子機器としては、この電気光学装置を有することが望ましい。
以下、本発明の実施形態について図面を参照して説明する。
＜第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１０では、複数本の走査線１０２が横方向（Ｘ
方向）に延接される一方、複数本のデータ線（信号線）１１２が図において縦方向（Ｙ方
向）に延設されている。そして、これらの走査線１０２とデータ線１１２との交差の各々
に対応するように画素回路（電子回路）２００がそれぞれ設けられている。
ここで説明の便宜上、本実施形態では、走査線１０２の本数（行数）を「３６０」とし
、データ線の本数（列数）を「４８０」として、画素回路２００が、縦３６０行×横４８
０列のマトリクス状に配列する構成を想定する。ただし、本発明をこの配列に限定する趣
旨ではない。
また、画素回路２００の配列において、走査線１０２に平行するように、制御線１０４
、１０８が、それぞれ行毎にＸ方向に延設されている。このため、走査線１０２、制御線
１０４および１０８が１組となって、１行分の画素回路２００に兼用されている。
なお、画素回路２００には、後述するＯＬＥＤ素子が含まれ、このＯＬＥＤ素子への電
流を画素回路２００毎に制御することによって、所定の画像が階調表示される。
Ｙドライバ１４は、１水平走査期間毎に１行ずつ走査線１０２を選択するとともに、選
択した走査線１０２に対して、Ｈレベルの走査信号を供給するとともに、この選択に同期
した各種制御信号を、制御線１０４および１０８に、それぞれ供給するものである。すな
わち、Ｙドライバ１４は、走査線１０２、制御線１０４および１０８に対し、行毎に、走
査信号や制御信号をそれぞれ供給するものである。
ここで、説明の便宜上、ｉ行目（ｉは、１≦ｉ≦３６０を満たす整数であり、行を一般
化して説明するためのもの）の走査線１０２に供給される走査信号をＧＷＲＴ−ｉと表記
する。同様に、ｉ行目の制御線１０４および１０８に供給される制御信号をＧＩＮＩ−ｉ
およびＧＥＬ−ｉと、それぞれ表記する。
一方、Ｘドライバ１６は、Ｙドライバ１４によって選択された走査線１０２に対応する
１行分の画素回路、すなわち、選択された行に位置する１〜４８０列の画素回路２００の
各々に、当該画素回路２００のＯＬＥＤ素子に流すべき電流（すなわち、画素の階調）に
応じた電圧のデータ信号を、１〜４８０列目のデータ線１１２を介して、それぞれ供給す
るものである。ここで、データ信号は、電圧が低いほど、画素が明るくなるように指定し
、反対に、電圧が高いほど、画素が暗くなるように指定する。
なお、説明の便宜上、ｊ列目（ｊは、１≦ｊ≦４８０を満たす整数であり、列を一般化
して説明するためのもの）のデータ線１１２に供給されるデータ信号をＸ−ｊと表記する
。
また、すべての画素回路２００には、ＯＬＥＤ素子の電源となる高位側電圧ＶＥＬが電
源線１１４を介してそれぞれ供給される。また、すべての画素回路２００は、電圧基準の
電位Ｇｎｄに共通接地されている。
なお、画素の最低階調である黒色を指定するデータ信号Ｘ−ｊの電圧はＶELよりも低く
、画素の最高階調である白色を指定するデータ信号Ｘ−ｊの電圧はＧｎｄよりも高く設定
される。換言すれば、データ信号Ｘ−ｊの電圧範囲は、電源電圧の内に収まるように設定
されている。
制御回路１２は、Ｙドライバ１４およびＸドライバ１６に、それぞれクロック信号（図
示省略）などを供給して両ドライバを制御するとともに、Ｘドライバ１６に、階調を画素
毎に規定する画像データを供給する。
本実施形態において、マトリクス状に配列する画素回路２００は、すべて共通の構成で
ある。そこで、画素回路２００の構成を、ｉ行ｊ列に位置するもので代表して説明する。
図２は、ｉ行ｊ列に位置する画素回路２００の構成を示す図である。
この図に示されるように、画素回路２００は、駆動トランジスタ２１０と、第１〜第４
のスイッチング素子として機能するトランジスタ２１１、２１２、２１３、２１４と、容
量素子として機能する容量２２０と、電気光学素子たるＯＬＥＤ素子２３０とを有する。
このうち、ｐチャネル型の駆動トランジスタ２１０のソースは、電源線１１４に接続さ
れている。また、駆動トランジスタ２１０のドレインは、ｐチャネル型のトランジスタ２
１１のドレイン、および、ｎチャネル型のトランジスタ２１２、２１４の各ドレインに、
それぞれ接続されている。
トランジスタ２１４のソースは、ＯＬＥＤ素子２３０の陽極に接続され、また、当該Ｏ
ＬＥＤ素子２３０の陰極は、電源の低位側電圧Ｇｎｄに接地されている。このため、ＯＬ
ＥＤ素子２３０は、電源の高位側電圧ＶＥＬおよび低位側電圧Ｇｎｄの間の経路に、駆動
トランジスタ２１０およびトランジスタ２１４とともに電気的に介挿された構成となって
いる。
一方、駆動トランジスタ２１０のゲートは、容量２２０の一端およびトランジスタ２１
１のソースに接続されている。なお、説明の便宜上、駆動トランジスタ２１０のゲート（
容量２２０の一端）をノードＡとする。
また、このノードＡには、容量２２２の一端が接続され、容量２２２の他端は、電源線
１１４に接続されている。なお、この容量２２２は、駆動トランジスタ２１０のゲート容
量で代用できるので、積極的に設ける必要はない。
トランジスタ２１１、２１４のゲートは、ｉ行目の制御線１０８に共通接続されている
。このため、チャネル型の異なるトランジスタ２１１、２１４は、当該制御線１０８に供
給される制御信号ＧEL-iの論理レベルに応じて、互いに排他的にオンオフすることになる
。
トランジスタ２１２のソースは、容量２２０の他端とｎチャネル型のトランジスタ２１
３のドレインとにそれぞれ接続される一方、トランジスタ２１２のゲートは、ｉ行目の制
御線１０４に接続されている。このため、トランジスタ２１２は、当該制御線１０４に供
給される制御信号ＧINI-iがＨレベルであればオンし、Ｌレベルであればオフすることに
なる。
また、トランジスタ２１３のソースは、ｊ列目のデータ線１１２に接続され、そのゲー
トは、ｉ行目の走査線１０２に接続されている。このため、トランジスタ２１３は、走査
信号ＧWRT-iがＨレベルとなったときにオンして、ｊ列目のデータ線１１２に供給される
データ信号Ｘ−ｊ（の電圧）を容量２２０の他端に印加することになる。ここで、説明の
便宜上、容量２２０の他端（トランジスタ２１２のソース、トランジスタ２１３のドレイ
ン）をノードＢとする。
なお、マトリクス型に配列する画素回路２００は、ガラス等の透明基板に、走査線１０
２やデータ線１１２、制御線１０４、１０８等とともに形成されている。このため、駆動
トランジスタ２１０や、トランジスタ２１１、２１２、２１３、２１４は、ポリシリコン
プロセスによるＴＦＴ（薄膜トランジスタ）によって構成される。また、ＯＬＥＤ素子２
３０は、基板上において、ＩＴＯ（酸化錫インジウム）などの透明電極膜を陽極（個別電
極）とし、アルミニウムやリチウムなどの単体金属膜またはこれらの積層膜を陰極（共通
電極）として、発光層を挟持した構成となっている。
次に、電気光学装置１０の動作について説明する。図３は、電気光学装置１０の動作を
説明するためのタイミングチャートである。
まず、Ｙドライバ１４は、図３に示されるように、１垂直走査期間（１Ｆ）の開始時か
ら、１行目、２行目、３行目、…、３６０行目の走査線１０２を、順番に１本ずつ１水平
走査期間（１Ｈ）毎に選択して、選択した走査線１０２の走査信号のみをＨレベルとし、
他の走査線への走査信号をＬレベルとする。
ここで、ｉ行目の走査線１０２が選択されて、走査信号ＧWRT-iがＨレベルとなる１水
平走査期間（１Ｈ）に着目して、当該水平走査期間およびその前後の動作について、図３
とともに、図４〜図７を参照して説明する。
図３に示されるように、走査信号ＧＷＲＴ−ｉがＨレベルに変化するタイミングよりも
期間Ｔｉだけ先行したタイミングｔ１から、ｉ行ｊ列における画素回路２００の書込動作
の事前準備が開始する。一方、走査信号ＧＷＲＴ−ｉがＨレベルから再びＬレベルに変化
しても、書き込んだ電圧に基づく発光を維持する動作が継続する。
このため、ｉ行ｊ列の画素回路２００の動作については、大別すると、タイミングｔ１
から走査信号ＧＷＲＴ−ｉがＨレベルに変化するまでの第１の期間（１）、走査信号ＧＷ
ＲＴ−ｉがＨレベルとなる第２の期間（２）、および、走査信号ＧＷＲＴ−ｉがＬレベル
に変化した後の第３の期間、の３つにわけることができる。
これらの第１〜第３の期間については、その動作内容に着目して、それぞれ初期化期間
（１）、書込期間（２）および発光維持期間（３）と称することにする。このうち、初期
化期間（１）については、本実施形態では、さらに２つの期間（１ａ）および（１ｂ）に
分けることができる。
以下、これらの期間の動作について順を追って説明することにする。
まず、タイミングｔ１の前において、走査信号ＧWRT-i、制御信号ＧEL-iおよびＧＩＮ
Ｉ−ｉは、いずれもＬレベルである。そして、タイミングｔ１に至ると、初期化期間（１
）のうち、最初の期間（１ａ）となり、Ｙドライバ１４は、制御信号ＧＩＮＩ−ｉのみを
Ｈレベルとする。このため、画素回路２００では、図４に示されるように、Ｌレベルの制
御信号ＧEL-iによってトランジスタ２１１がオンしているので、駆動トランジスタ２１０
がダイオードとして機能する。このため、ノードＡは、電源電圧ＶELから駆動トランジス
タ２１０のしきい値電圧Ｖthpを差し引いた電圧（ＶEL−Ｖthp）となる。また、トランジ
スタ２１２もオンするので、ノードＢはノードＡと同電位となり、容量２２０の電荷蓄積
状態もクリアにされる。
駆動トランジスタ２１０のドレインは、ｐチャネル型のトランジスタ２１１のドレイン
、および、ｎチャネル型のトランジスタ２１２、２１４の各ドレインに、それぞれ接続さ
れているため、確実に容量２２０の２つの電極を同電位にすることができ、容量２２０の
電荷蓄積状態もクリアにすることができる。
ここで、期間（１ａ）においては、トランジスタ２１１のオンによって駆動トランジス
タ２１０はダイオードとして機能するが、ｐチャネル型の駆動トランジスタ２１０のゲー
ト電圧が電源電圧ＶELに近いので、ソース・ドレイン間に電流が流れにくい状態にある。
このため、ノードＡが、電圧（ＶEL−Ｖthp）に至るまでには、実際には、比較的長い時
間が必要とされる。ただし、本実施形態では、期間（１ａ）において、トランジスタ２１
１、２１２がともにオンして、容量２２０の両端が短絡状態になるので、容量２２０の充
放電による時間ロスを考慮しないで済む。また、期間（１ａ）が次の書込期間（２）とは
無関係であるので、期間（１ａ）に必要な期間、すなわち、ノードＡが電圧（ＶEL−Ｖth
p）に至るまでの時間は、書込期間（２）よりも時間的に手前の期間にて十分に確保する
ことができる。
ところで、上述したようにＸドライバ１６は、電圧が高いほど、画素が暗くなるように
データ信号を出力するが、データ信号の電圧と期間（１ａ）の最終タイミングにおけるノ
ードＡの電圧（ＶEL−Ｖthp）とは、画素の最低階調（黒色）を指定するデータ信号の最
高電圧値が、電圧（ＶEL−Ｖthp）以下の関係にある。
したがって、画素を徐々に明るくすることを指定するにつれて、データ信号は、電圧（
ＶEL−Ｖthp）に対して、低下方向に離間することになる。
次に、初期化期間（１）の期間（１ｂ）開始タイミングに至ると、Ｙドライバ１４は、
制御信号ＧＩＮＩ−ｉをＬレベルに復帰させる。このため、画素回路２００では、図５に
示されるように、トランジスタ２１２がオフするが、トランジスタ２１１のオンが継続す
ることによって、駆動トランジスタ２１０は引き続きダイオードとして機能する。
続いて、書込期間（２）の開始タイミングにおいて、Ｙドライバ１４は、制御信号ＧＥ
Ｌ−ｉをＨレベルに復帰させるので、この開始タイミングでは、ノードＡは電圧（ＶＥＬ
−Ｖｔｈｐ）である。ただし、ノードＡは、容量２２２のみによって保持されるに過ぎな
いので、ノードＢが電圧変化すると、ノードＡも電圧変化することになる。
ここで、書込期間（２）においてＹドライバ１４は、走査信号ＧWRT-iをＨレベルとさ
せるので、図６に示されるように、トランジスタ２１３がオンする一方、Ｘドライバ１６
は、ｉ行ｊ列の画素の階調に応じた階調電圧のデータ信号Ｘ−ｊをｊ列目のデータ線１１
２に供給するので、ノードＢは、初期化期間（１）の電圧（ＶEL−Ｖthp）から階調電圧
へと変化することになる。
上述したように、データ信号の最高電圧値は、電圧（ＶEL−Ｖthp）以下であるので、
データ信号Ｘ−ｊの電圧は（ＶEL−Ｖthp−ΔＶ）として表すことができる。なお、ΔＶ
は、初期化期間（１）におけるノードＢの電圧（ＶEL−Ｖthp）からの電圧変化（低下）
分を示し、画素を明るくするにつれて大きくなる。
このように、ノードＢは、初期化期間（１）から書込期間（２）にかけて、電圧（ＶEL
−Ｖthp）からデータ信号Ｘ−ｊの電圧（ＶEL−Ｖthp−ΔＶ）に低下する。したがって、
ノードＡは、ノードＢにおける電圧変化分ΔＶを容量２２０と駆動トランジスタ２１０の
ゲート容量との容量比で配分した分だけ、初期化期間（１）の電圧（ＶEL−Ｖthp）から
低下することになる。
詳細には、容量２２０のサイズをＣａとし、駆動トランジスタ２１０のゲート容量をＣ
ｂとしたときに、ノードＡは、電圧（ＶEL−Ｖthp）から、｛ΔＶ・Ｃａ ／（Ｃａ＋Ｃｂ
）｝だけ低下するので、結果的に、ノードＡの電圧Ｖｇは、次式のように表すことができ
る。
Ｖｇ＝ＶEL−Ｖthp−ΔＶ・Ｃａ ／（Ｃａ＋Ｃｂ）……（ａ）
また、書込期間（２）において制御信号ＧＥＬ−ｉがＨレベルになると、トランジスタ
２１４がオンするので、図６に示されるように、ノードＡの電圧Ｖｇに応じた電流ＩELが
電源線１１４→駆動トランジスタ２１０→トランジスタ２１４→ＯＬＥＤ素子２３０→接
地Ｇｎｄという経路にて流れる。このため、ＯＬＥＤ素子２３０は、当該電流に応じた明
るさで発光開始となる。
そして、発光維持期間（３）に至ると、Ｙドライバ１４は、走査信号ＧＷＲＴ−ｉをＬ
レベルとする一方、制御信号ＧEL-iをＨレベルに維持する。このため、画素回路２００で
は、図７に示されるように、トランジスタ２１３がオフするが、容量２２０における電圧
保持状態が変化しないので、ノードＡは、電圧Ｖｇに維持される。これにより、発光維持
期間（３）では、ＯＬＥＤ素子２３０が当該電流ＩELに応じた明るさで発光し続けること
になる。
書込期間（２）および発光維持期間（３）において、ＯＬＥＤ素子２３０に流れる電流
ＩELは、駆動トランジスタ２１０のソース・ドレイン間の導通状態によって定まり、当該
導通状態は、ノードＡの電圧で設定される。ここで、駆動トランジスタ２１０のソースか
らみたゲートの電圧は、ノードＡの電圧Ｖｇそのものであるので、電流ＩELは、次のよう
に示される。
ＩEL＝（β／２）（ＶEL−Ｖｇ−Ｖthp）2 ……（ｂ）
なお、この式においてβは、駆動トランジスタ２１０の利得係数である。
ここで、式（ｂ）に式（ａ）を代入して整理すると、
ＩEL＝（β／２）｛ΔＶ・Ｃａ ／（Ｃａ＋Ｃｂ）｝2 ……（ｃ）
となる。この式（ｃ）に示されるように、ＯＬＥＤ素子２３０に流れる電流ＩELは、駆
動トランジスタ２１０のしきい値Ｖthpに依存することなく、電圧変化分ΔＶのみによっ
て定まることになる（容量Ｃａ、Ｃｂおよび利得係数βは、固定値である）。
発光維持期間（３）が予め指定された期間だけ継続すると、Ｙドライバ１４は、制御信
号ＧＥＬ−ｉをＬレベルにする。これにより、トランジスタ２１４がオフするので、電流
経路が遮断される結果、ＯＬＥＤ素子２３０は消灯することになる。
ここで、Ｙドライバ１４は、１行目から３６０行目までに対応する制御信号ＧEL-1〜Ｇ
EL-360のＨレベル期間が同一となるように制御する。換言すれば、すべてのＯＬＥＤ素子
２３０に対して、１垂直走査期間において発光維持期間（３）の占める割合が一定になる
ように制御する。このため、発光維持期間（３）が長くすると、画面全体が明るくなる一
方、短くすると、画面全体が暗くすることができる。
なお、発光維持期間（３）の最長は、１垂直走査期間（１Ｆ）のうち、初期化期間（１
）および書込期間（２）を除いた期間の全域である。このため、ｉ行目でいえば、制御信
号ＧＥＬ−ｉは、走査信号ＧＷＲＴ−ｉがＨレベルからＬレベルに変化するタイミングか
ら、１垂直走査期間（１Ｆ）経過して、再びｉ行目の走査線１０２が選択されるタイミン
グより期間Ｔｉだけ先行したタイミングｔ１までの期間でＨレベルをとることができる。
ここでは、ｉ行ｊ列の画素回路２００の動作について説明したが、ｉ行の他の画素につ
いてもすべて初期化期間（１）、書込期間（２）および発光維持期間（３）の動作が同時
並列的に実行される。
また、ここではｉ行目について着目して説明したが、１行目から３６０行目までについ
ても、１水平走査期間（１Ｈ）毎に順番に走査線１０２が選択されて、当該選択期間にお
いて書込期間（２）の動作が実行される。そして、書込期間（２）の前には初期化期間（
１）が、書込期間（２）の後には発光維持期間（３）が、それぞれ実行される。例えば、
ｉ行目に続く（ｉ＋１）行目については、図３に示されるように、走査信号ＧWRT-(i+1)
がＨレベルになるタイミングより期間Ｔｉだけ先行したタイミングｔ２から、初期化期間
（１）となり、この後、走査信号ＧWRT-(i+1)がＨレベルになる期間で書込期間（２）と
なる。（ｉ＋１）行目の書込期間において、ｊ列目のデータ線１１２には、（ｉ＋１）行
ｊ列の画素の階調に応じた電圧のデータ信号Ｘ−ｊが供給されて、その電圧変化分がノー
ドＡに書き込まれ、この後、発光維持期間（３）となる。
したがって、初期化期間（１）が隣接する２行以上にわたって並行して実行される場合
もあり得る。同様に、発光維持期間（３）も隣接する２行以上にわたって並行して実行さ
れる。
この第１実施形態によれば、初期化期間（１）において、トランジスタ２１１のオンに
よって駆動トランジスタ２１０をダイオード接続するとともに、トランジスタ２１２のオ
ンによって 容量２２０の電圧保持状態をクリアし、この後、トランジスタ２１２のオフ
、および、トランジスタ２１１のオフを経て、ノードＡを、駆動トランジスタ２１０のし
きい値電圧Ｖthpに応じた電圧（ＶEL−Ｖthp）とさせる。ここで、ノードＡが電圧（ＶEL
−Ｖthpに達するまでに比較的長時間を要するが、本実施形態によれば、行が選択される
書込期間（２）とは時間的に手前の期間にて十分に長い期間を確保して初期化期間（１）
として割り当てているので、初期化期間（１）の長期化は問題とならない。
また、第１実施形態において、書込期間（２）では、データ信号Ｘ−ｊをノードＢに印
加して容量２２０の他端を電圧変化させ、この電圧変化による電荷の再分配によって、駆
動トランジスタ２１０のゲートに、ＯＬＥＤ素子２３０に流すべき電流に応じた電圧を書
き込んでいる。このため、初期化期間（１）の確保とあいまって、駆動トランジスタ２１
０のゲートに、ＯＬＥＤ素子２３０に流すべき電流に応じた電圧を直接書き込む方式と比
較して、電圧の書き込みに要する時間を短縮化することが可能となる。
さらに、発光維持期間（３）において、ＯＬＥＤ素子２３０に流れる電流は、駆動トラ
ンジスタ２１０のしきい値電圧Ｖthpに依存しない。このため、画素回路２００毎に、駆
動トランジスタ２１０のしきい値電圧Ｖthpがバラついても、ＯＬＥＤ素子２３０に流す
電流を均一に揃えることができる。
したがって、第１実施形態に係る電気光学装置によれば、高解像度化に伴って画素数が
増加しても、データ信号の書き込み時間が短くて済むとともに、ＯＬＥＤ素子２３０に流
れる電流の均一性を確保することが可能となる。
＜第２実施形態＞
次に、本発明の第２実施形態に係る電気光学装置について説明する。この第２実施形態
に係る電気光学装置は、第１実施形態における画素回路を図８に示される画素回路２００
に置換したものである。
図２に示される画素回路（第１実施形態）では、トランジスタ２１１、２１４のオンオ
フを、制御線１０８によって供給される制御信号ＧEL-iによって共通制御する一方、トラ
ンジスタ２１２のオンオフについては、別の制御線１０４によって供給される制御信号Ｇ
INI-iによって制御する構成であったが、図８に示される画素回路２００では、トランジ
スタ２１２をｐチャネル型に変更するとともに、トランジスタ２１２のゲートを制御線１
０８に接続して、トランジスタ２１１、２１４のみならず２１２についても、共通に制御
する構成としたものである。このため、図１および図２における制御線１０４が第２実施
形態では不要となる。
なお、図８において、トランジスタ２１１、２１２はともにｐチャネル型であり、トラ
ンジスタ２１４はｎチャネル型であるので、制御信号ＧEL-iがＨレベルであれば、トラン
ジスタ２１１、２１２はともにオフし、トランジスタ２１４はオンする一方、制御信号Ｇ
EL-iがＬレベルであれば、トランジスタ２１１、２１２はともにオンし、トランジスタ２
１４はオフすることになる。すなわち、トランジスタ２１１、２１２と、トランジスタ２
１４とは、互いに導電型が異なるので、排他的にオンオフすることになる。
ここで、トランジスタ２１１、２１２をともに同一のチャネル型にすると、トランジス
タ２１１、２１２のしきい値電圧が同等となるため、異なるチャネル型で構成した場合と
比して同一の制御信号ＧＩＮＩ−ｉにより動作を確実に制御することができる。例えば、
同一の制御信号ＧＩＮＩ−ｉに対して、一方のトランジスタがオンして、他方のトランジ
スタがオフするなどの誤動作を防止することができる。また、同一のチャネル型とするこ
とにより、トランジスタに不純物を注入する際のマージンを設ける必要がなく、トランジ
スタ２１１とトランジスタ２１２とをより近接して配置することが可能である。したがっ
て、画素領域におけるトランジスタ占有領域を最小限とできると共に、トランジスタ２１
１とトランジスタ２１２とのトランジスタ特性をばらつきなく製造することが可能である
。さらに、駆動トランジスタ２１０がトランジスタ２１１とトランジスタ２１２と同一の
チャネル型であれば、同様の効果が得られる。また、同一のチャネル型のみにて構成する
ことにより、画素回路に供給する信号に対する電源の電圧範囲を最低限とすることができ
るため、信頼性の高い電子回路を実現することができる。
次に、第２実施形態の動作について説明する。図９は、第２実施形態に係る電気光学装
置の動作を説明するためのタイミングチャートである。
まず、Ｙドライバ１４は、図９に示されるように、第１実施形態と同様に１垂直走査期
間（１Ｆ）の開始時から、１行目、２行目、３行目、…、３６０行目の走査線１０２を、
順番に１本ずつ１水平走査期間（１Ｈ）毎に選択して、選択した走査線１０２の走査信号
のみをＨレベルとし、他の走査線への走査信号をＬレベルとする。
ここで、ｉ行目の走査線１０２が選択されて、走査信号ＧWRT-iがＨレベルとなる１水
平走査期間（１Ｈ）に着目して、当該水平走査期間およびその前後の動作について、図９
とともに、図１０〜図１２を参照して説明する。
図９に示されるように、走査信号ＧＷＲＴ−ｉがＨレベルとなる１水平走査期間（１Ｈ
）については、制御信号ＧEL-iがＬレベルである初期化期間（１）と、制御信号ＧEL-iが
Ｈレベルである書込期間（２）とに大別することができる。
第２実施形態において、ｉ行目の初期化期間（１）の前では、走査信号ＧWRT-iおよび
制御信号ＧEL-iは、いずれもＬレベルである。そして、初期化期間（１）に至ると、Ｙド
ライバ１４は、制御信号ＧＥＬ−ｉをＬレベルとした状態で、走査信号ＧWRT-iをＨレベ
ルとする。また、Ｘドライバ１６は、すべてのデータ線１１２に供給するデータ信号を、
初期電圧Ｖiniとする。
初期化期間（１）以前では、制御信号ＧEL-iがＬレベルであるので、トランジスタ２１
４がオフするが、トランジスタ２１１、２１２がともにオンし、また、走査信号ＧWRT-i
がＨレベルであるので、トランジスタ２１３もオンする。したがって、画素回路２００で
は、次の条件を満たす場合に電流が、図１０に示されるように、電源線１１４→駆動トラ
ンジスタ２１０→トランジスタ２１２→トランジスタ２１３→データ線１１２という経路
で流れる。ここで、上記経路に電流が流れる条件は、データ線１１２の初期電圧Ｖiniが
、電源線１１４の電圧ＶELから、駆動トランジスタ２１０のしきい値電圧Ｖthpを差し引
いた電圧（ＶEL−Ｖthp）よりも低いことである。このため、初期電圧Ｖiniは、（ＶＥＬ
−Ｖｔｈｐ−α）と表すことができる。ここで、αは、正の値であれば良いが、本実施形
態では、ほぼゼロに近い数とする。また、初期電圧Ｖiniとデータ信号とは、画素の最低
階調（黒色）を指定するデータ信号の最高電圧値が、初期電圧（ＶＥＬ−Ｖｔｈｐ−α）
以下の関係にある。このため、第２実施形態においても、画素を徐々に明るくすることを
指定するにつれて、データ信号が、電圧（ＶEL−Ｖthp）に対して低下方向に離間するこ
とになる。
このように初期化期間（１）では、電圧差は小さいものの、電源線１１４からデータ線
１１２まで電流が流れる。また、初期化期間（１）では、トランジスタ２１１、２１２が
ともにオンして、容量２２０の両端が短絡状態になる。このため、容量２２０の充放電に
よる時間ロスが発生しないので、ノードＡは、比較的短時間のうちに、データ線１１２と
略同一の初期電圧（ＶＥＬ−Ｖｔｈｐ−α）になる。
続いて、書込期間（２）の開始タイミングにおいて、Ｙドライバ１４は、走査信号ＧWR
T-iをＨレベルに維持した上で、制御信号ＧＥＬ−ｉをＨレベルとさせる。このため、こ
の開始タイミングでは、ノードＡは、電圧（ＶＥＬ−Ｖｔｈｐ−α）である。ただし、ノ
ードＡは、容量２２２のみによって保持されるに過ぎないので、第１実施形態と同様に、
ノードＢが電圧変化すると、ノードＡも電圧変化することになる。
一方、書込期間（２）において、Ｘドライバ１６は、ｉ行ｊ列の画素の階調に応じた階
調電圧のデータ信号Ｘ−ｊをｊ列目のデータ線１１２に供給する。このため、ノードＢは
、初期化期間（１）の電圧（ＶEL−Ｖthp−α）から階調電圧に低下するので、データ信
号Ｘ−ｊの電圧は（ＶEL−Ｖthp−α−ΔＶ）として表すことができる。
したがって、ノードＡは、図１１に示されるように、ノードＢにおける電圧変化分ΔＶ
を容量２２０と駆動トランジスタ２１０のゲート容量との容量比で配分した分だけ、初期
化期間（１）の電圧（ＶEL−Ｖthp−α）から低下することになる。
また、書込期間（２）において制御信号ＧＥＬ−ｉがＨレベルになると、トランジスタ
２１４がオンするので、図１１に示されるように、ノードＡの電圧Ｖｇに応じた電流ＩEL
が第１実施形態と同様に、電源線１１４→駆動トランジスタ２１０→トランジスタ２１４
→ＯＬＥＤ素子２３０→接地Ｇｎｄという経路にて流れる。このため、ＯＬＥＤ素子２３
０は、当該電流に応じた明るさで発光開始となる。
そして、発光維持期間（３）に至ると、Ｙドライバ１４は、走査信号ＧＷＲＴ−ｉをＬ
レベルとする一方、制御信号ＧEL-iをＨレベルに維持する。このため、画素回路２００で
は、図１２に示されるように、トランジスタ２１３がオフするが、容量２２０における電
圧保持状態が変化しないので、ノードＡは、電圧Ｖｇに維持される。これにより、発光維
持期間（３）では、ＯＬＥＤ素子２３０が当該電流ＩELに応じた明るさで発光し続けるこ
とになる。
なお、第２実施形態では、第１実施形態とは異なり、初期化期間（１）の終了時におけ
るノードＡの電圧はαだけ低く、また、書込期間（２）および発光維持期間（３）におい
てＯＬＥＤ素子２３０に流れる電流ＩELを示す式（ｃ）には、αの成分が残ってしまうが
、駆動トランジスタ２１０のしきい値Ｖthpに依存しない点には変わりはない。そもそも
、上述したように、第２実施形態では、αをゼロに近い正の値に設定しているので、その
影響については、ほとんど無視することができる。
この第２実施形態によれば、第１実施形態とは異なり、ｉ行目の初期化期間（１）は、
走査信号ＧWRT-iがＨレベルとなる期間の前半で行われるが、容量２２０の両端を短絡し
た状態で電流を流すことによって、ノードＡを電圧（ＶEL−Ｖthp−α）に保持させるの
で、短期間でも構わない。また、書込期間（２）についても、走査信号ＧWRT-iがＨレベ
ルとなる期間の後半で行われるが、初期化期間（１）において、すでにデータ線１１２は
、電源電圧ＶELに近い初期電圧Ｖiniにプリチャージされた状態にあり、書込期間（２）
において、データ線１１２は初期電圧から階調電圧に変化するだけであるので、データ線
１１２に寄生容量があっても、その変化に要する時間は短くて済む。このため、第２実施
形態では、初期化期間（１）および書込期間（２）が短くても良いのである。
さらに、第２実施形態では、発光維持期間（３）において、ＯＬＥＤ素子２３０に流れ
る電流は、駆動トランジスタ２１０のしきい値電圧Ｖthpに依存しない点は、第１実施形
態と同様である。
したがって、第２実施形態に係る電気光学装置によれば、高解像度化に伴って画素数が
増加しても、データ信号の書き込み時間が短くて済むとともに、ＯＬＥＤ素子２３０に流
れる電流の均一性を確保することが可能となる。
さらに、第２実施形態によれば、第１実施形態と比較して、制御線１０４が不要となる
ので、１行当たりの配線数が削減される結果、歩留まり向上や、ボトムエミッション型の
場合に開口率を高めた明るい表示が可能となる。
＜第３実施形態＞
次に、本発明の第３実施形態に係る電気光学装置について説明する。この第３実施形態
に係る電気光学装置は、第１実施形態における画素回路を図１３に示される画素回路２０
０に置換したものである。
図２（第１実施形態）では、トランジスタ２１１、２１２のゲートが、図８（第２実施
形態）では、トランジスタ２１１、２１２、２１４のゲートが、それぞれ共通の制御線に
接続される構成としたが、図１３に示される画素回路２００では、逆に、トランジスタ２
１１、２１２、２１４のゲートを、互いに異なる制御線１０４、１０６、１０８にそれぞ
れ接続して、オンオフを独立に制御する構成としたものである。
このため、第３実施形態では、制御線１０４、１０６、１０８にそれぞれ供給される制
御信号ＧSET-i、ＧINI-i、ＧEL-iのうち、例えば、制御信号ＧSET-iを、図３の制御信号
ＧINI-iと同一信号にすることにより、第１実施形態のように動作させることもできるし
、制御信号ＧSET-i、ＧINI-iを図９の制御信号ＧEL-iと同一信号にすることにより、第２
実施形態のように動作させることもできる。このため、第３実施形態によれば、回路動作
の自由度を向上させることができる。
本発明は、上述した第１〜第３実施形態に限られず、種々の変形が可能である。
例えば、各実施形態では、単色の画素について階調表示をする構成になっていたが、例
えば図１４に示されるように、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応させて画素回路２０
０Ｒ、２００Ｇ、２００Ｂを配列させるとともに、これらの３画素により１ドットを構成
して、カラー表示を行うとしても良い。そして、カラー表示させる場合、ＯＬＥＤ素子２
３０Ｒ、２３０Ｇ、２３０Ｂは、それぞれ赤、緑、青にて発光するように発光層が選択さ
れる。
このようにカラー表示させる構成において、ＯＬＥＤ素子２３０Ｒ、２３０Ｇ、２３０
Ｂの発光効率が互いに異なる場合には、電源電圧ＶELを色毎に異ならせる必要もある。
ただし、図１４に示されるように、走査線１０２、制御線１０４および１０８について
は共用することができる。
なお、図１４は、第１実施形態（図２参照）をカラー表示とする場合の構成例を示す図
である。第２実施形態（図８参照）、第３実施形態（図１３参照）を用いてカラー表示す
る構成として良いのはもちろんである。
各実施形態では、駆動トランジスタ２１０をｐチャネル型としたが、ｎチャネル型とし
ても良い。また、トランジスタ２１１、２１２、２１３、２１４のチャネル型についても
同様である。ただし、図２に示される構成とする場合には、トランジスタ２１１、２１４
のチャネル型については、上述したように一方をｐチャネル型、他方をｎチャネル型とす
る必要がある。また、図８に示される構成とする場合には、トランジスタ２１１、２１２
ついては、ｎまたはｐの一方のチャネル型に統一するとともに、トランジスタ２１４つい
ては、他方のチャネル型とする必要がある。
また、これら各トランジスタを、ｐチャネル型およびｎチャネル型を相補型に組み合わ
せたトランスミッションゲートで構成して、電圧降下をほぼ無視できる程度に抑えても良
い。
くわえて、トランジスタ２１４のソース側にＯＬＥＤ素子２３０を接続するのではなく
、トランジスタ２１４のドレイン側にＯＬＥＤ素子２３０を接続しても良い。
また、ＯＬＥＤ素子２３０は、電流駆動型素子の一例であり、これに代えて、無機ＥＬ
素子や、フィールド・エミッション（ＦＥ）素子、ＬＥＤなどの他の発光素子、さらには
、電気泳動素子、エレクトロ・クロミック素子などを用いても良い。
次に、上述した実施形態に係る電気光学装置を電子機器に用いた例について説明する。
まず、上述した電気光学装置１０を、表示部に適用した携帯電話について説明する。図
１５は、この携帯電話の構成を示す斜視図である。
この図において、携帯電話１１００は、複数の操作ボタン１１０２のほか、受話口１１
０４、送話口１１０６とともに、表示部として、上述した電気光学装置１０を備えるもの
である。
次に、上述した電気光学装置１０を、ファインダに用いたデジタルスチルカメラについ
て説明する。
図１６は、このデジタルスチルカメラの背面を示す斜視図である。銀塩カメラは、被写
体の光像によってフィルムを感光させるのに対し、デジタルスチルカメラ１２００は、被
写体の光像をＣＣＤ（Charge Coupled Device）などの撮像素子により光電変換して撮像
信号を生成・記憶するものである。ここで、デジタルスチルカメラ１２００におけるケー
ス１２０２の背面には、上述した電気光学装置１０の表示面が設けられる。この電気光学
装置１０は、撮像信号に基づいて表示を行うので、被写体を表示するファインダとして機
能することになる。また、ケース１２０２の前面側（図１６においては裏面側）には、光
学レンズやＣＣＤなどを含んだ受光ユニット１２０４が設けられている。
撮影者が電気光学装置１０によって表示された被写体像を確認して、シャッタボタン１
２０６を押下すると、その時点におけるＣＣＤの撮像信号が、回路基板１２０８のメモリ
に転送・記憶される。また、このデジタルスチルカメラ１２００にあって、ケース１２０
２の側面には、外部表示を行うためのビデオ信号出力端子１２１２と、データ通信用の入
出力端子１２１４とが設けられている。
なお、電子機器としては、図１５の携帯電話や、図１６のデジタルスチルカメラの他に
も、テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲ
ーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テ
レビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これら
の各種電子機器の表示部として、上述した電気光学装置が適用可能なのは言うまでもない
。また、直接画像や文字などを表示する電子機器の表示部に限られず、被感光体に光を照
射することにより間接的に画像もしくは文字を形成するために用いられる印刷機器の光源
として適用してもよい。
本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。 同電気光学装置の画素回路の構成を示す図である。 同電気光学装置の動作を示すタイミングチャートである。 同画素回路の動作説明図である。 同画素回路の動作説明図である。 同画素回路の動作説明図である。 同画素回路の動作説明図である。 第２実施形態に係る電気光学装置の画素回路の構成を示す図である。 同電気光学装置の動作を示すタイミングチャートである。 同画素回路の動作説明図である。 同画素回路の動作説明図である。 同画素回路の動作説明図である。 第３実施形態に係る電気光学装置の画素回路の構成を示す図である。 実施形態に係る電気光学装置をカラー化した構成を示す図である。 同電気光学装置を用いた携帯電話を示す図である。 同電気光学装置を用いたデジタルスチルカメラを示す図である。
符号の説明
１０…電気光学装置、１２…制御回路、１４…Ｙドライバ、１６…Ｘドライバ、１０２
…走査線、１０４、１０６、１０８…制御線、１１２…データ線、１１４…電源線、２０
０…画素回路、２１０…駆動トランジスタ、２１１、２１２、２１３、２１４…トランジ
スタ（それぞれ第１、第２、第３、第４のスイッチング素子）、２２０…容量（容量素子
）、２３０…ＯＬＥＤ素子（被駆動素子）、１１００…携帯電話機、１２００…デジタル
スチルカメラ

Claims (11)

  1. 被駆動素子に流れる電流を制御する駆動トランジスタと、
    前記駆動トランジスタのゲートとドレインとの間をオンまたはオフする第１のスイッチング素子と、
    一端が前記駆動トランジスタのゲートに接続された容量素子と、
    前記容量素子の他端と前記駆動トランジスタのドレインとの間をオンまたはオフする第２のスイッチング素子と、
    信号線と前記容量素子の他端との間をオンまたはオフする第３のスイッチング素子と、
    オフしたときに前記駆動トランジスタの制御にかかわらず前記被駆動素子に流れる電流を遮断する第４のスイッチング素子と
    を備える電子回路の駆動方法であって、
    少なくとも前記第１および第２のスイッチング素子をオンさせ、この後、前記第１および第２のスイッチング素子をオフさせる第１のステップと、
    前記第３のスイッチング素子をオンさせた状態にて、前記信号線に対し前記被駆動素子に流すべき電流に応じた電圧を印加する第２のステップと、
    前記第３のスイッチング素子をオフさせる一方、前記第４のスイッチング素子のオン状態が継続することによって前記駆動トランジスタが、当該駆動トランジスタのゲート電圧にしたがった電流を前記被駆動素子に流し続ける第３のステップと
    を備えることを特徴とする電子回路の駆動方法。
  2. 前記第１のステップにおいて、
    前記第２のスイッチング素子をオフさせた後に、前記第１のスイッチング素子をオフさせる
    請求項１に記載の電子回路の駆動方法。
  3. 前記第１のステップにおいて、
    前記第１、第２のスイッチング素子を略同時にオンさせるとともに、前記第３のスイッチング素子をオンさせて、前記駆動トランジスタのソースおよびドレイン間に電流を流し、この後、前記第１、第２のスイッチング素子を略同時にオフさせる
    請求項１に記載の電子回路の駆動方法。
  4. 被駆動素子に流れる電流を制御する駆動トランジスタと、
    前記駆動トランジスタのゲートとドレインとの間にて、第１の期間においてオンし、第２および第３の期間においてオフする第１のスイッチング素子と、
    一端が前記駆動トランジスタのゲートに接続された容量素子と、
    前記容量素子の他端と前記駆動トランジスタのドレインとの間にて、前記第１の期間の開始時において少なくともオンし、前記第２および第３の期間においてオフする第２のスイッチング素子と、
    前記被駆動素子に流すべき電流に応じた電圧が前記第２の期間において印加される信号線と前記容量素子の他端との間にて、前記第２の期間においてオンし、前記第３の期間でオフする第３のスイッチング素子と、
    前記第１の期間にオフし、前記第２および第３の期間にオンするとともに、オフしたときに前記駆動トランジスタの制御にかかわらず前記被駆動素子に流れる電流を遮断する第４のスイッチング素子と
    を備えることを特徴とする電子回路。
  5. 前記第１および第４のスイッチング素子は、互いに異なる導電型のトランジスタであって、それらのゲートは、共通の制御線に接続される
    請求項４に記載の電子回路。
  6. 前記第２のスイッチング素子は、前記第１のスイッチング素子と同一導電型のトランジスタであって、前記第２のスイッチング素子のゲートは前記制御線に接続される
    請求項５に記載の電子回路。
  7. 前記第１乃至第４のスイッチング素子は、それぞれトランジスタであって、それらのゲートは、互いに異なる制御線に接続される
    請求項４に記載の電子回路。
  8. 前記被駆動素子は電気光学素子である
    請求項４乃至７のいずれかに記載の電子回路。
  9. 前記電気光学素子は有機発光ダイオード素子である
    請求項８に記載の電子回路。
  10. 順次選択されると走査線と、電気光学素子に流すべき電流に応じた電圧が印加されるデータ線との交差に対応して画素回路を有する電気光学装置であって、
    前記画素回路は、
    前記電気光学素子に流れる電流を制御する駆動トランジスタと、
    前記駆動トランジスタのゲートとドレインとの間にて、第１の期間においてオンし、第２および第３の期間においてオフする第１のスイッチング素子と、
    一端が前記駆動トランジスタのゲートに接続された容量素子と、
    前記容量素子の他端と前記駆動トランジスタのドレインとの間にて、前記第１の期間の開始時において少なくともオンし、前記第２および第３の期間においてオフする第２のスイッチング素子と、
    前記データ線と前記容量素子の他端との間にて、前記第２の期間においてオンし、前記第３の期間でオフする第３のスイッチング素子と、
    前記第１の期間にオフし、前記第２および第３の期間にオンするとともに、オフしたときに前記駆動トランジスタの制御にかかわらず前記電気光学素子に流れる電流を遮断する第４のスイッチング素子と
    を備えることを特徴とする電気光学装置。
  11. 請求項１０に記載の電気光学装置を有する電子機器。
JP2004126932A 2004-04-22 2004-04-22 電子回路、その駆動方法、電気光学装置および電子機器 Expired - Fee Related JP4033166B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004126932A JP4033166B2 (ja) 2004-04-22 2004-04-22 電子回路、その駆動方法、電気光学装置および電子機器
KR1020050021685A KR100707777B1 (ko) 2004-04-22 2005-03-16 전자 회로, 그 구동 방법, 전기 광학 장치 및 전자 기기
US11/091,544 US7460093B2 (en) 2004-04-22 2005-03-29 Electronic circuit, driving method thereof, electro-optical device, and electronic apparatus
CNB2005100629940A CN100394470C (zh) 2004-04-22 2005-04-04 电路、其驱动方法、电光学装置以及电子机器
TW094112786A TW200601245A (en) 2004-04-22 2005-04-21 Electronic circuit, driving method thereof, electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004126932A JP4033166B2 (ja) 2004-04-22 2004-04-22 電子回路、その駆動方法、電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
JP2005309151A JP2005309151A (ja) 2005-11-04
JP4033166B2 true JP4033166B2 (ja) 2008-01-16

Family

ID=35135913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004126932A Expired - Fee Related JP4033166B2 (ja) 2004-04-22 2004-04-22 電子回路、その駆動方法、電気光学装置および電子機器

Country Status (5)

Country Link
US (1) US7460093B2 (ja)
JP (1) JP4033166B2 (ja)
KR (1) KR100707777B1 (ja)
CN (1) CN100394470C (ja)
TW (1) TW200601245A (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006284916A (ja) * 2005-03-31 2006-10-19 Toshiba Matsushita Display Technology Co Ltd 表示装置、アレイ基板、及び表示装置の駆動方法
TW200707385A (en) 2005-07-15 2007-02-16 Seiko Epson Corp Electronic device, method of driving the same, electro-optical device, and electronic apparatus
KR100627417B1 (ko) * 2005-08-26 2006-09-22 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 구동 방법
KR101157265B1 (ko) * 2005-12-30 2012-06-15 엘지디스플레이 주식회사 유기전계 발광표시장치
JP4957190B2 (ja) * 2006-02-21 2012-06-20 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4736954B2 (ja) * 2006-05-29 2011-07-27 セイコーエプソン株式会社 単位回路、電気光学装置、及び電子機器
JP4882536B2 (ja) 2006-06-19 2012-02-22 セイコーエプソン株式会社 電子回路及び電子機器
KR101279115B1 (ko) * 2006-06-27 2013-06-26 엘지디스플레이 주식회사 유기전계발광표시장치의 화소 회로
JP5082324B2 (ja) * 2006-08-02 2012-11-28 セイコーエプソン株式会社 アクティブマトリクス型発光装置および電子機器
JP4259592B2 (ja) * 2006-09-13 2009-04-30 セイコーエプソン株式会社 電気光学装置および電子機器
KR101373736B1 (ko) * 2006-12-27 2014-03-14 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR100873075B1 (ko) * 2007-03-02 2008-12-09 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR100873076B1 (ko) 2007-03-14 2008-12-09 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치 및 그의구동방법
JP2009271200A (ja) * 2008-05-01 2009-11-19 Sony Corp 表示装置及びその駆動方法
KR100936882B1 (ko) 2008-06-11 2010-01-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
BRPI0918524A2 (pt) * 2008-09-10 2015-12-01 Sharp Kk dispositivo de video e método para o acionamento do mesmo
TW201218163A (en) * 2010-10-22 2012-05-01 Au Optronics Corp Driving circuit for pixels of an active matrix organic light-emitting diode display and method for driving pixels of an active matrix organic light-emitting diode display
TWI462080B (zh) * 2012-08-14 2014-11-21 Au Optronics Corp 主動式有機發光二極體電路及其操作方法
US9697767B2 (en) * 2013-07-08 2017-07-04 Boe Technology Group Co., Ltd. LED pixel unit circuit, driving method thereof, and display panel
CN103544917B (zh) * 2013-07-08 2016-01-06 京东方科技集团股份有限公司 发光二极管像素单元电路、其驱动方法及显示面板
US9713224B2 (en) * 2014-01-28 2017-07-18 Koninklijke Philips N.V. Electroluminescent device with short detection circuit
KR102218779B1 (ko) * 2014-07-04 2021-02-19 엘지디스플레이 주식회사 Oled 표시 장치
JP5979272B2 (ja) * 2015-04-07 2016-08-24 セイコーエプソン株式会社 発光装置および電子機器
CN114097022B (zh) * 2019-06-25 2024-03-26 夏普株式会社 显示装置及其驱动方法
CN114822374B (zh) * 2022-03-03 2024-01-12 上海天马微电子有限公司 驱动电路、发光面板及其制备方法、显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP3732477B2 (ja) * 2001-10-26 2006-01-05 株式会社半導体エネルギー研究所 画素回路、発光装置および電子機器
JP2003177709A (ja) 2001-12-13 2003-06-27 Seiko Epson Corp 発光素子用の画素回路
GB2384100B (en) * 2002-01-09 2005-10-26 Seiko Epson Corp An electronic circuit for controlling the current supply to an element
KR100445435B1 (ko) * 2002-07-23 2004-08-21 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그의 구동방법
JP3832415B2 (ja) * 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
KR100514183B1 (ko) * 2003-09-08 2005-09-13 삼성에스디아이 주식회사 유기 전계발광 표시장치의 픽셀구동회로 및 그 구동방법
JP4059177B2 (ja) * 2003-09-17 2008-03-12 セイコーエプソン株式会社 電子回路、その駆動方法、電気光学装置および電子機器
KR100599726B1 (ko) * 2003-11-27 2006-07-12 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
JP4536392B2 (ja) * 2004-02-17 2010-09-01 シャープ株式会社 表示装置および表示装置の駆動方法

Also Published As

Publication number Publication date
US7460093B2 (en) 2008-12-02
TW200601245A (en) 2006-01-01
KR100707777B1 (ko) 2007-04-17
JP2005309151A (ja) 2005-11-04
CN1691116A (zh) 2005-11-02
CN100394470C (zh) 2008-06-11
KR20060043679A (ko) 2006-05-15
US20050237283A1 (en) 2005-10-27
TWI321772B (ja) 2010-03-11

Similar Documents

Publication Publication Date Title
JP4036209B2 (ja) 電子回路、その駆動方法、電気光学装置および電子機器
JP4033166B2 (ja) 電子回路、その駆動方法、電気光学装置および電子機器
US11551617B2 (en) Display device, electronic device, and driving method of display device
US8232936B2 (en) Electronic circuit, method of driving the same, electro-optical device, and electronic apparatus
JP3772889B2 (ja) 電気光学装置およびその駆動装置
KR100749110B1 (ko) 화소 회로, 그 구동 방법, 전기 광학 장치 및 전자 기기
JP4442666B2 (ja) 電子回路、その駆動方法、電気光学装置および電子機器
US8982016B2 (en) Display device, driving method thereof, and electronic device
JP2006330223A (ja) 発光装置、その駆動方法及び駆動回路、並びに電子機器
JP2018151506A (ja) 画素回路、電気光学装置および電子機器
US10636354B2 (en) Display element, method for driving display element, display device, and electronic device to display image with reduced luminance unevenness
JP4797336B2 (ja) 電気光学装置および電子機器
US10482816B2 (en) Method for driving display element, display device, and electronic device
US10270462B2 (en) Digital analog conversion circuit, data driver, display device, electronic apparatus and driving method of digital analog conversion circuit, driving method of data driver, and driving method of display device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071015

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4033166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees