JP2007179041A5 - - Google Patents

Claims (15)

1. トランジスタと、第１のスイッチと、第２のスイッチとを含む画素を有し、
   前記トランジスタのソース電極及びドレイン電極の一方は前記第１のスイッチを介して前記トランジスタのゲート電極に電気的に接続され、
   前記トランジスタのソース電極及びドレイン電極の他方は画素電極に電気的に接続され、
   前記トランジスタのソース電極及びドレイン電極の他方は前記第２のスイッチに電気的に接続され、
   前記トランジスタのゲート電極には、前記画素の階調に従った信号を入力することを特徴とする半導体装置。
2. 保持容量と、トランジスタと、第１のスイッチと、第２のスイッチと、第３のスイッチとを有し、
   前記トランジスタのソース電極及びドレイン電極の一方は第１の配線に電気的に接続され、
   前記トランジスタのソース電極及びドレイン電極の他方は画素電極と電気的に接続され、
   前記トランジスタのソース電極及びドレイン電極の他方は前記第２のスイッチを介して第２の配線と電気的に接続され、
   前記トランジスタのゲート電極は前記第３のスイッチを介して第３の配線と電気的に接続され、
   前記トランジスタのゲート電極は前記第１のスイッチを介して前記第１の配線と電気的に接続され、
   前記トランジスタのソース電極及びドレイン電極の他方は前記保持容量を介して前記トランジスタのゲート電極と電気的に接続されていることを特徴とする半導体装置。
3. 容量素子と、トランジスタと、第１のスイッチと、第２のスイッチと、第３のスイッチとを有し、
   前記トランジスタのソース電極及びドレイン電極の一方は第１の配線に電気的に接続され、
   前記トランジスタのソース電極及びドレイン電極の他方は画素電極と電気的に接続され、
   前記トランジスタのソース電極及びドレイン電極の他方は前記第２のスイッチを介して第２の配線と電気的に接続され、
   前記トランジスタのゲート電極は前記第３のスイッチを介して第３の配線と電気的に接続され、
   前記トランジスタのゲート電極は前記第１のスイッチを介して前記第１の配線と電気的に接続され、
   前記トランジスタのソース電極及びドレイン電極の他方は前記容量素子を介して前記トランジスタのゲート電極と電気的に接続されていることを特徴とする半導体装置。
4. 請求項２または請求項３において、前記第２の配線は、前記第２のスイッチを制御する配線と同一であることを特徴とする半導体装置。
5. 請求項２乃至請求項４のいずれか一項において、前記第２の配線は前行もしくは次行の第１乃至第３のスイッチを制御する走査線のいずれかであることを特徴とする半導体装置。
6. 請求項２乃至請求項５のいずれか一項において、前記第１の配線に入力される電位はＶ１もしくはＶ２の二値であり、前記第１のスイッチ乃至前記第３のスイッチが非導通状態のときのみ前記Ｖ２の値をとり、前記Ｖ１は前記第２の配線に入力される電位よりも高い電位であり、前記Ｖ１と前記Ｖ２の差分は前記トランジスタのしきい値電圧分より大きく、前記Ｖ２は前記Ｖ１より高い値であることを特徴とする半導体装置。
7. 請求項２乃至請求項６のいずれか一項において、前記第１の配線に入力される電位はＶ１もしくはＶ２の二値をとり、前記第１のスイッチ乃至前記第３のスイッチが非導通状態のときのみ前記Ｖ２の値であり、前記Ｖ１は前記第２の配線に入力される電位よりも低い電位であり、前記Ｖ１と前記Ｖ２の差分は前記トランジスタのしきい値電圧の絶対値分より大きく、前記Ｖ２は前記Ｖ１より低い値であることを特徴とする半導体装置。
8. 請求項２乃至請求項７のいずれか一項において、前記第１のスイッチ乃至第３のスイッチはトランジスタであることを特徴とする半導体装置。
9. ソース電極及びドレイン電極の一方が第１の配線に電気的に接続され、前記ソース電極及びドレイン電極の他方が第２の配線に電気的に接続されるトランジスタと、
   前記トランジスタのゲートソース間電圧を保持する保持容量と、
   前記第１の配線に入力される第１の電位を前記トランジスタのゲート電極に印加し、前記第２の配線に入力される第２の電位を前記トランジスタのソース電極に印加することにより、前記保持容量に第１の電圧を保持させる手段と、
   前記保持容量の電圧を第２の電圧まで放電させる手段と、
   前記第１の電位に第３の電圧を加算した電位を前記トランジスタのゲート電極に印加し、前記第２の電圧と第４の電圧とを加算した第５の電圧を前記保持容量に保持させる手段と、
   前記第１の配線に前記第１の電位とは異なる第３の電位を入力することにより前記トランジスタに設定された電流を負荷に供給する手段と
   を有することを特徴とする半導体装置。
10. ソース電極及びドレイン電極の一方が第１の配線に電気的に接続され、前記ソース電極及びドレイン電極の他方が第２の配線に電気的に接続されるトランジスタと、
    前記トランジスタのゲートソース間電圧を保持する保持容量と、
    前記第１の配線に入力される第１の電位を前記トランジスタのゲート電極に印加し、前記第２の配線に入力される第２の電位を前記トランジスタのソース電極に印加することにより、前記保持容量に第１の電圧を保持させる手段と、
    前記保持容量の電圧を前記トランジスタのしきい値電圧まで放電させる手段と、
    前記第１の電位に第２の電圧を加算した電位を前記トランジスタのゲート電極に印加し、前記トランジスタのしきい値電圧と第３の電圧とを加算した第４の電圧を前記保持容量に保持させる手段と、
    前記第１の配線に前記第１の電位とは異なる第３の電位を入力することにより前記トランジスタに設定された電流を負荷に供給する手段とを有することを特徴とする半導体装置。
11. 請求項９又は請求項１０のいずれか一項において、前記第１の電位は前記第２の電位よりも高い電位であり、前記第１の電位と前記第２の電位の差分は前記トランジスタのしきい値電圧分より大きく、前記第１の電位は前記第３の電位より低い値であることを特徴とする半導体装置。
12. 請求項９乃至請求項１１のいずれか一項において、前記第１の電位は前記第２の電位よりも低い電位であり、前記第１の電位と前記第２の電位の差分は前記トランジスタのしきい値電圧の絶対値分より大きく、前記第１の電位は前記第３の電位より高い値であることを特徴とする半導体装置。
13. 請求項９乃至請求項１２のいずれか一項において、前記負荷は発光素子であることを特徴とする半導体装置。
14. 請求項１乃至請求項１３のいずれか一項に記載の半導体装置を有する表示装置。
15. 請求項１４に記載の表示装置を表示部に有することを特徴とする電子機器。