JP2003218136A - 電子部品実装装置及び実装方法 - Google Patents
電子部品実装装置及び実装方法Info
- Publication number
- JP2003218136A JP2003218136A JP2002012531A JP2002012531A JP2003218136A JP 2003218136 A JP2003218136 A JP 2003218136A JP 2002012531 A JP2002012531 A JP 2002012531A JP 2002012531 A JP2002012531 A JP 2002012531A JP 2003218136 A JP2003218136 A JP 2003218136A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bond
- substrate
- mounting
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
- Coating Apparatus (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 カメラの台数を削減でき、また全体のタクト
タイムを短縮して生産能率をあげることができる電子部
品実装装置及び実装方法を提供すること。 【解決手段】 ボンド塗布ステージＡにおいて基板１１
上面の複数チップの搭載位置にボンド２４をスポット的
に塗布するボンド塗布手段２０と、ボンド塗布ステージ
Ａよりも下流に設けられたチップ搭載ステージ兼観察ス
テージＢにおいて塗布されたボンド２４上にチップＰを
搭載するチップ搭載手段３０と、チップ搭載ステージ兼
観察ステージＢに設けられた基板１１の観察手段である
カメラ５０とを備え、このカメラ５０でボンド２４上に
搭載されたチップＰとチップ未搭載のボンド２４と基板
位置認識マークの３つの対象を観察し、かつこの３つの
観察データに基づいてチップＰの搭載状態及びボンド塗
布状態の良否判定と基板位置の認識を制御部７０で行
う。
タイムを短縮して生産能率をあげることができる電子部
品実装装置及び実装方法を提供すること。 【解決手段】 ボンド塗布ステージＡにおいて基板１１
上面の複数チップの搭載位置にボンド２４をスポット的
に塗布するボンド塗布手段２０と、ボンド塗布ステージ
Ａよりも下流に設けられたチップ搭載ステージ兼観察ス
テージＢにおいて塗布されたボンド２４上にチップＰを
搭載するチップ搭載手段３０と、チップ搭載ステージ兼
観察ステージＢに設けられた基板１１の観察手段である
カメラ５０とを備え、このカメラ５０でボンド２４上に
搭載されたチップＰとチップ未搭載のボンド２４と基板
位置認識マークの３つの対象を観察し、かつこの３つの
観察データに基づいてチップＰの搭載状態及びボンド塗
布状態の良否判定と基板位置の認識を制御部７０で行
う。
Description
【０００１】
【発明の属する技術分野】本発明は、基板に塗布された
ボンド上にチップを搭載する電子部品実装装置及び実装
方法に関するものである。
ボンド上にチップを搭載する電子部品実装装置及び実装
方法に関するものである。
【０００２】
【従来の技術】図８は従来の電子部品実装装置の側面図
である。図中、１は搬送路であり、基板２は搬送爪や搬
送ローラ（何れも図示せず）により搬送路１を矢印方向
へピッチ搬送される。
である。図中、１は搬送路であり、基板２は搬送爪や搬
送ローラ（何れも図示せず）により搬送路１を矢印方向
へピッチ搬送される。
【０００３】搬送路１上には、ボンド塗布ステージａ、
チップ搭載ステージｂ、検査ステージｃが順に設けられ
ている。ボンド塗布ステージａにはディスペンサ３とカ
メラ４が設けられている。ディスペンサ３は搬送路１上
の基板２に対して相対的に水平移動し、基板２上面の複
数箇所にボンド５をスポット的に多数点塗布する。カメ
ラ４はディスペンサ３よりも下流にあって、塗布された
ボンド５を観察する。
チップ搭載ステージｂ、検査ステージｃが順に設けられ
ている。ボンド塗布ステージａにはディスペンサ３とカ
メラ４が設けられている。ディスペンサ３は搬送路１上
の基板２に対して相対的に水平移動し、基板２上面の複
数箇所にボンド５をスポット的に多数点塗布する。カメ
ラ４はディスペンサ３よりも下流にあって、塗布された
ボンド５を観察する。
【０００４】チップ搭載ステージｂには、移載ヘッド６
及びこれと一体のカメラ７が設けられている。移載ヘッ
ド６は基板２に対して相対的に水平移動し、基板２上に
塗布されたボンド５上に電子部品（以下、チップとい
う）を搭載する。カメラ７は基板２に設けられた基板位
置認識マークを観察する。基板位置認識マークとして
は、基板上面に形成されたマークや、基板上面の回路パ
ターンの特徴部などが用いられる。
及びこれと一体のカメラ７が設けられている。移載ヘッ
ド６は基板２に対して相対的に水平移動し、基板２上に
塗布されたボンド５上に電子部品（以下、チップとい
う）を搭載する。カメラ７は基板２に設けられた基板位
置認識マークを観察する。基板位置認識マークとして
は、基板上面に形成されたマークや、基板上面の回路パ
ターンの特徴部などが用いられる。
【０００５】検査ステージｃにはカメラ９が設けられて
おり、ボンド５上に搭載されたチップ８を観察する。上
記３台のカメラ４，７，９は制御部１０に接続されてい
る。制御部１０は、各カメラ４，７，９の観察データに
基づいて、ボンド塗布状態及びチップ搭載状態の良否判
定や、基板の位置認識などを行う。
おり、ボンド５上に搭載されたチップ８を観察する。上
記３台のカメラ４，７，９は制御部１０に接続されてい
る。制御部１０は、各カメラ４，７，９の観察データに
基づいて、ボンド塗布状態及びチップ搭載状態の良否判
定や、基板の位置認識などを行う。
【０００６】
【発明が解決しようとする課題】しかしながら上記従来
の電子部品実装装置は３台のカメラ４，７，９を必要と
するためコスト高となる問題点があった。また上流側の
基板２は、下流側の作業が終了するまで、上流から下流
へ搬送できない（例えばチップ搭載ステージｂにおける
チップ搭載作業が済まないと、ボンド塗布ステージａの
基板２をチップ搭載ステージｂへ搬送できない）。
の電子部品実装装置は３台のカメラ４，７，９を必要と
するためコスト高となる問題点があった。また上流側の
基板２は、下流側の作業が終了するまで、上流から下流
へ搬送できない（例えばチップ搭載ステージｂにおける
チップ搭載作業が済まないと、ボンド塗布ステージａの
基板２をチップ搭載ステージｂへ搬送できない）。
【０００７】一方、各ステージａ，ｂ，ｃのタクトタイ
ムはかなり相違している（一般に、チップ搭載ステージ
ｂでチップを搭載するのに要するタクトタイムは、ボン
ド塗布ステージａや検査ステージｃで所定の作業を行う
のに要するタクトタイムよりもかなり長い）。このた
め、上流側のステージでは、下流側のステージでの作業
が済むまで、基板下流側を搬送せずに上流側で待機させ
ておかねばならない。すなわち、全体のタクトタイム
は、最も長いタクトタイムを要するステージ（上述のよ
うに、一般にはチップ搭載ステージ）のタクトタイムに
左右されることとなり、このため全体のタクトタイムが
長くなって生産能率があがらないという問題点があっ
た。
ムはかなり相違している（一般に、チップ搭載ステージ
ｂでチップを搭載するのに要するタクトタイムは、ボン
ド塗布ステージａや検査ステージｃで所定の作業を行う
のに要するタクトタイムよりもかなり長い）。このた
め、上流側のステージでは、下流側のステージでの作業
が済むまで、基板下流側を搬送せずに上流側で待機させ
ておかねばならない。すなわち、全体のタクトタイム
は、最も長いタクトタイムを要するステージ（上述のよ
うに、一般にはチップ搭載ステージ）のタクトタイムに
左右されることとなり、このため全体のタクトタイムが
長くなって生産能率があがらないという問題点があっ
た。
【０００８】そこで本発明は上記従来の課題を解消し、
カメラの台数を削減でき、また全体のタクトタイムを短
縮して生産能率をあげることができる電子部品実装装置
及び実装方法を提供することを目的とする。
カメラの台数を削減でき、また全体のタクトタイムを短
縮して生産能率をあげることができる電子部品実装装置
及び実装方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の電子部品実装装
置は、ボンド塗布手段により基板上面の複数のチップ搭
載位置に塗布されたボンド上に、チップ搭載ステージに
おいてチップを搭載するチップ搭載手段と、チップ搭載
ステージに設けられた基板の観察手段とを備え、この観
察手段がボンド上に搭載されたチップとチップ未搭載の
ボンドと基板位置認識マークの３つの対象を観察するよ
うにし、かつこの３つの観察データに基づいてチップの
搭載状態及びボンド塗布状態の良否判定と基板の位置認
識を行う制御部を備えた。
置は、ボンド塗布手段により基板上面の複数のチップ搭
載位置に塗布されたボンド上に、チップ搭載ステージに
おいてチップを搭載するチップ搭載手段と、チップ搭載
ステージに設けられた基板の観察手段とを備え、この観
察手段がボンド上に搭載されたチップとチップ未搭載の
ボンドと基板位置認識マークの３つの対象を観察するよ
うにし、かつこの３つの観察データに基づいてチップの
搭載状態及びボンド塗布状態の良否判定と基板の位置認
識を行う制御部を備えた。
【００１０】本発明の電子部品実装方法は、基板を搬送
路を搬送して、ボンド塗布手段により基板上面の複数の
チップ搭載位置にボンドを塗布する工程と、ボンドが塗
布された基板をチップ搭載ステージへ搬送して、チップ
搭載手段により塗布されたボンド上にチップを搭載する
工程と、チップ搭載ステージに設けられた観察手段によ
りボンド上に搭載されたチップとチップ未搭載のボンド
と基板位置認識マークの３つの対象を観察し、この３つ
の観察データに基づいてチップの搭載状態及びボンド塗
布状態の良否判定と基板の位置認識を制御部で行う工程
とを含む。
路を搬送して、ボンド塗布手段により基板上面の複数の
チップ搭載位置にボンドを塗布する工程と、ボンドが塗
布された基板をチップ搭載ステージへ搬送して、チップ
搭載手段により塗布されたボンド上にチップを搭載する
工程と、チップ搭載ステージに設けられた観察手段によ
りボンド上に搭載されたチップとチップ未搭載のボンド
と基板位置認識マークの３つの対象を観察し、この３つ
の観察データに基づいてチップの搭載状態及びボンド塗
布状態の良否判定と基板の位置認識を制御部で行う工程
とを含む。
【００１１】上記構成の本発明によれば、チップ搭載ス
テージに設けられた観察手段によりボンド上に搭載され
たチップとチップ未搭載のボンドと基板位置認識マーク
の３つの対象を観察し、この観察データに基づいてチッ
プの搭載状態及びボンド塗布状態の良否判定と基板の位
置認識を併せて行うので、観察手段は１台でよく、且つ
１台の観察手段で上記３つの観察を行うので全体のタク
トタイムを大巾に短縮できる。
テージに設けられた観察手段によりボンド上に搭載され
たチップとチップ未搭載のボンドと基板位置認識マーク
の３つの対象を観察し、この観察データに基づいてチッ
プの搭載状態及びボンド塗布状態の良否判定と基板の位
置認識を併せて行うので、観察手段は１台でよく、且つ
１台の観察手段で上記３つの観察を行うので全体のタク
トタイムを大巾に短縮できる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明の一実施の形態にお
ける電子部品実装装置の斜視図、図２は本発明の一実施
の形態における基板の平面図、図３は本発明の一実施の
形態における動作のフローチャート、図４〜図７は本発
明の一実施の形態における基板の観察エリアの拡大図で
ある。
を参照して説明する。図１は本発明の一実施の形態にお
ける電子部品実装装置の斜視図、図２は本発明の一実施
の形態における基板の平面図、図３は本発明の一実施の
形態における動作のフローチャート、図４〜図７は本発
明の一実施の形態における基板の観察エリアの拡大図で
ある。
【００１３】まず図１を参照して、電子部品実装装置の
全体構造を説明する。１１はチップが実装される基板で
ある。図２において、１２は基板１１上面のチップの搭
載位置である。チップの搭載位置１２は、マトリクス状
に多数個存在している。各チップの搭載位置１２には、
基板１１の位置を検出するための基板位置認識マーク
（以下、マークという）１３が複数個（望ましくは、本
例のように対角線上にそれぞれ２個づつ）スポット的に
設けられている。基板位置認識マークとしては、本実施
の形態に限らず、基板認識マークとは別に基板上面の回
路パターンの特徴部などの基板の位置を特定できるもの
が適用できる。
全体構造を説明する。１１はチップが実装される基板で
ある。図２において、１２は基板１１上面のチップの搭
載位置である。チップの搭載位置１２は、マトリクス状
に多数個存在している。各チップの搭載位置１２には、
基板１１の位置を検出するための基板位置認識マーク
（以下、マークという）１３が複数個（望ましくは、本
例のように対角線上にそれぞれ２個づつ）スポット的に
設けられている。基板位置認識マークとしては、本実施
の形態に限らず、基板認識マークとは別に基板上面の回
路パターンの特徴部などの基板の位置を特定できるもの
が適用できる。
【００１４】図１において、１００は基板１１の搬送路
である。搬送路１００にはボンド塗布手段２０が設けら
れている。ボンド塗布手段２０は、可動テーブル２１、
可動テーブル２１の駆動によりＸ方向、Ｙ方向、Ｚ方向
へ移動するディスペンサ２２から成っており、ディスペ
ンサ２２のノズル２３からボンド２４を吐出し、基板１
１のチップの各チップの搭載位置１２上に塗布する。本
実施の形態では、ボンド２４はＸ字形に塗布される。な
お本発明では、搬送路１００による基板１１の搬送方向
をＸ方向、これと直交する方向をＹ方向とする。２５は
基板搬送手段であって、基板１１を搬送路１００上をＸ
方向へピッチ送りする。ボンド塗布手段２０が設けられ
たエリアはボンド塗布ステージＡとなっている。ボンド
としては、接着剤や銀ペーストなどが用いられる。
である。搬送路１００にはボンド塗布手段２０が設けら
れている。ボンド塗布手段２０は、可動テーブル２１、
可動テーブル２１の駆動によりＸ方向、Ｙ方向、Ｚ方向
へ移動するディスペンサ２２から成っており、ディスペ
ンサ２２のノズル２３からボンド２４を吐出し、基板１
１のチップの各チップの搭載位置１２上に塗布する。本
実施の形態では、ボンド２４はＸ字形に塗布される。な
お本発明では、搬送路１００による基板１１の搬送方向
をＸ方向、これと直交する方向をＹ方向とする。２５は
基板搬送手段であって、基板１１を搬送路１００上をＸ
方向へピッチ送りする。ボンド塗布手段２０が設けられ
たエリアはボンド塗布ステージＡとなっている。ボンド
としては、接着剤や銀ペーストなどが用いられる。
【００１５】搬送路１００のボンド塗布手段２０よりも
下流にはチップ搭載手段３０が設けられている。チップ
搭載手段３０は、ヘッド移動機構３１やヘッド移動機構
３１の前面に設けられた移載ヘッド３２等から成ってい
る。移載ヘッド３２はチップＰを真空吸着するノズル３
３を有している。移載ヘッド３２は、ノズル３３を上下
動させる機能を有している。また移載ヘッド３２は、ヘ
ッド移動機構３１によりＹ方向へ移動する。また基板１
１は、基板搬送手段３４により搬送路１００上をＸ方向
へピッチ送りされる。図１において実線で示す移載ヘッ
ド３２が位置するエリアはチップ搭載ステージ兼観察ス
テージＢとなっている。
下流にはチップ搭載手段３０が設けられている。チップ
搭載手段３０は、ヘッド移動機構３１やヘッド移動機構
３１の前面に設けられた移載ヘッド３２等から成ってい
る。移載ヘッド３２はチップＰを真空吸着するノズル３
３を有している。移載ヘッド３２は、ノズル３３を上下
動させる機能を有している。また移載ヘッド３２は、ヘ
ッド移動機構３１によりＹ方向へ移動する。また基板１
１は、基板搬送手段３４により搬送路１００上をＸ方向
へピッチ送りされる。図１において実線で示す移載ヘッ
ド３２が位置するエリアはチップ搭載ステージ兼観察ス
テージＢとなっている。
【００１６】チップ搭載ステージＢの側方にはチップ供
給部４０が設けられている。本実施の形態では、チップ
供給部４０はテーブル４１上に複数のチップを貼着した
粘着シート４２を保持している。テーブル４１は、その
下方に設けられた可動テーブル（図示せず）により、Ｘ
方向、Ｙ方向へ水平移動する。移載ヘッド３２はヘッド
移動機構３１の駆動によりチップ搭載ステージＢとチッ
プ供給部４０の間をＹ方向に移動し（点線で示す移載ヘ
ッド３２を参照）、粘着シート４２上のチップＰをノズ
ル３３で真空吸着してピックアップし、基板１１の上方
へ移動する。そこでノズル３３は上下動作を行い、チッ
プＰを基板１１のチップ搭載位置１２に塗布されたボン
ド２４上に搭載する。なお、チップ供給部４０として
は、粘着シート４２以外にもトレイやフィーダ等チップ
を１個づつノズル３３に供給できるものであればよい。
給部４０が設けられている。本実施の形態では、チップ
供給部４０はテーブル４１上に複数のチップを貼着した
粘着シート４２を保持している。テーブル４１は、その
下方に設けられた可動テーブル（図示せず）により、Ｘ
方向、Ｙ方向へ水平移動する。移載ヘッド３２はヘッド
移動機構３１の駆動によりチップ搭載ステージＢとチッ
プ供給部４０の間をＹ方向に移動し（点線で示す移載ヘ
ッド３２を参照）、粘着シート４２上のチップＰをノズ
ル３３で真空吸着してピックアップし、基板１１の上方
へ移動する。そこでノズル３３は上下動作を行い、チッ
プＰを基板１１のチップ搭載位置１２に塗布されたボン
ド２４上に搭載する。なお、チップ供給部４０として
は、粘着シート４２以外にもトレイやフィーダ等チップ
を１個づつノズル３３に供給できるものであればよい。
【００１７】チップ搭載ステージＢにおける移載ヘッド
３２の上方には観察手段としてのカメラ５０が１台設け
られている。カメラ５０は移動テーブル５１によりＹ方
向へ移動する。勿論カメラ５０はＸ方向やＺ方向へも移
動できるようにしてもよい。
３２の上方には観察手段としてのカメラ５０が１台設け
られている。カメラ５０は移動テーブル５１によりＹ方
向へ移動する。勿論カメラ５０はＸ方向やＺ方向へも移
動できるようにしてもよい。
【００１８】カメラ５０は、検査部６０に接続されてい
る。検査部６０は、画像入力部６１、画像メモリ６２、
画像処理部６３を備えている。画像処理部６３は画像メ
モリ６２に格納された画像に対して基板の位置認識、ボ
ンド塗布状態の良否判定、チップの搭載状態の良否判定
を行なう。７０はＣＰＵなどを備えた制御部であって、
検査部６０に接続されており、また基板搬送機構７１、
可動テーブル２１、ヘッド移動機構３１、移動テーブル
５１などの本電子部品実装装置の各部を制御する。制御
部７０は、これらの各部の制御に必要な演算、判定など
を行う。基板搬送機構７１は、基板搬送手段２５，３４
を駆動する。
る。検査部６０は、画像入力部６１、画像メモリ６２、
画像処理部６３を備えている。画像処理部６３は画像メ
モリ６２に格納された画像に対して基板の位置認識、ボ
ンド塗布状態の良否判定、チップの搭載状態の良否判定
を行なう。７０はＣＰＵなどを備えた制御部であって、
検査部６０に接続されており、また基板搬送機構７１、
可動テーブル２１、ヘッド移動機構３１、移動テーブル
５１などの本電子部品実装装置の各部を制御する。制御
部７０は、これらの各部の制御に必要な演算、判定など
を行う。基板搬送機構７１は、基板搬送手段２５，３４
を駆動する。
【００１９】本電子部品実装装置は上記のような構成よ
り成り、以下動作を説明する。図１において、基板搬送
手段２５により基板１１をＸ方向へピッチ送りしなが
ら、ボンド塗布ステージＡにおいて各チップの搭載位置
１２上にノズル２３から吐出されたボンド２４が塗布さ
れる。なお基板搬送手段２５により基板１１をＸ方向へ
ピッチ送りし、且つディスペンサ２２をＹ方向へピッチ
移動させることにより（すなわち、ディスペンサ２２を
基板１１に対して相対的にＸ方向やＹ方向へ水平移動さ
せることにより）、基板１１上面にマトリクス状に多数
設けられた各チップの搭載位置１２にボンド２４を塗布
することができる。
り成り、以下動作を説明する。図１において、基板搬送
手段２５により基板１１をＸ方向へピッチ送りしなが
ら、ボンド塗布ステージＡにおいて各チップの搭載位置
１２上にノズル２３から吐出されたボンド２４が塗布さ
れる。なお基板搬送手段２５により基板１１をＸ方向へ
ピッチ送りし、且つディスペンサ２２をＹ方向へピッチ
移動させることにより（すなわち、ディスペンサ２２を
基板１１に対して相対的にＸ方向やＹ方向へ水平移動さ
せることにより）、基板１１上面にマトリクス状に多数
設けられた各チップの搭載位置１２にボンド２４を塗布
することができる。
【００２０】ボンド２４が塗布された基板１１は、移載
ヘッド３２の下方へ送られ、移載ヘッド３２により粘着
シート４２上のチップＰが基板１１に塗布されたボンド
２４上に搭載される。この場合も、基板搬送手段３４に
より基板１１をＸ方向へピッチ送りするとともに、移載
ヘッド３２を基板１１とチップ供給部４０の間をＹ方向
へ移動させながら（すなわち、移載ヘッド３２を基板１
１に対して相対的にＸ方向やＹ方向へ水平移動させなが
ら）、各ボンド２４上にチップＰが搭載される。
ヘッド３２の下方へ送られ、移載ヘッド３２により粘着
シート４２上のチップＰが基板１１に塗布されたボンド
２４上に搭載される。この場合も、基板搬送手段３４に
より基板１１をＸ方向へピッチ送りするとともに、移載
ヘッド３２を基板１１とチップ供給部４０の間をＹ方向
へ移動させながら（すなわち、移載ヘッド３２を基板１
１に対して相対的にＸ方向やＹ方向へ水平移動させなが
ら）、各ボンド２４上にチップＰが搭載される。
【００２１】次に図３のフローチャート及び図４〜図７
の基板拡大図を参照して、動作の詳細を説明する。なお
図４〜図７は動作順に示している。またチップの搭載位
置を示す符号については、チップが搭載される順に１２
−１，１２−２，１２−３のように枝番号を付す。
の基板拡大図を参照して、動作の詳細を説明する。なお
図４〜図７は動作順に示している。またチップの搭載位
置を示す符号については、チップが搭載される順に１２
−１，１２−２，１２−３のように枝番号を付す。
【００２２】図４は、ボンド塗布ステージＡにおいてボ
ンド２４が塗布された基板１１の先頭部がチップ搭載ス
テージＢのカメラ５０の視野（観察エリア）Ｋに送られ
てきた状態を示している。このとき、ボンド塗布ステー
ジＡで塗布済のボンド２４上には未だチップＰは搭載さ
れていない。まず視野Ｋ内に、チップの搭載位置１２−
１およびこのチップの搭載位置１２の対角線上にある２
つの基板位置認識マーク１３を包含する第１エリアＡ１
を設定し、カメラ５０で撮像する（ステップ１）。カメ
ラ５０で得た画像を画像入力部６１を通して画像メモリ
６２に記憶する（ステップ２）。そしてこの第１エリア
Ａ１について、ボンド塗布状態の良否判定とマーク１３
の位置認識（すなわち基板１１の位置認識）を画像処理
部６３で行う（ステップ３）。塗布状態の判定結果と位
置認識結果は制御部７０へ送信される。このような画像
処理は、周知画像処理技術を用いて行うことができる。
ンド２４が塗布された基板１１の先頭部がチップ搭載ス
テージＢのカメラ５０の視野（観察エリア）Ｋに送られ
てきた状態を示している。このとき、ボンド塗布ステー
ジＡで塗布済のボンド２４上には未だチップＰは搭載さ
れていない。まず視野Ｋ内に、チップの搭載位置１２−
１およびこのチップの搭載位置１２の対角線上にある２
つの基板位置認識マーク１３を包含する第１エリアＡ１
を設定し、カメラ５０で撮像する（ステップ１）。カメ
ラ５０で得た画像を画像入力部６１を通して画像メモリ
６２に記憶する（ステップ２）。そしてこの第１エリア
Ａ１について、ボンド塗布状態の良否判定とマーク１３
の位置認識（すなわち基板１１の位置認識）を画像処理
部６３で行う（ステップ３）。塗布状態の判定結果と位
置認識結果は制御部７０へ送信される。このような画像
処理は、周知画像処理技術を用いて行うことができる。
【００２３】ステップ３で、ボンド塗布状態がＯＫなら
ば、移載ヘッド３２は粘着シート４２のチップＰを搭載
位置１２−１のボンド２４上に搭載する（ステップ
４）。このとき、制御部７０はマーク１３の位置認識結
果のデータに基づいて相対的な位置ずれを演算し、この
演算結果に基づいてヘッド移動機構３１及び基板搬送機
構７１を制御して移載ヘッド３２のチップ搭載位置１２
−１に対するＸ方向、Ｙ方向の相対的な位置補正をし、
チップＰをボンド２４上に搭載する。図５において、Ｐ
はこのようにして搭載されたチップを示している。なお
ステップ４において、ボンド塗布状態がＮＧであれば、
チップＰの搭載は中止する。
ば、移載ヘッド３２は粘着シート４２のチップＰを搭載
位置１２−１のボンド２４上に搭載する（ステップ
４）。このとき、制御部７０はマーク１３の位置認識結
果のデータに基づいて相対的な位置ずれを演算し、この
演算結果に基づいてヘッド移動機構３１及び基板搬送機
構７１を制御して移載ヘッド３２のチップ搭載位置１２
−１に対するＸ方向、Ｙ方向の相対的な位置補正をし、
チップＰをボンド２４上に搭載する。図５において、Ｐ
はこのようにして搭載されたチップを示している。なお
ステップ４において、ボンド塗布状態がＮＧであれば、
チップＰの搭載は中止する。
【００２４】さて、ステップ４において移載ヘッド３２
がチップＰをボンド２４上に搭載しているときは、移載
ヘッド３２はカメラ５０の視野Ｋ内にあってカメラ５０
によるマーク１３の観察の障害になるので、カメラ５０
はマーク１３を観察できない。そして移載ヘッド３２が
ボンド２４上へのチップＰの搭載を終了し、次のチップ
Ｐをピックアップするために視野Ｋから離れて粘着シー
ト４２に向ったならば、図５において第１エリアＡ１と
次にチップが搭載されるチップの搭載位置１２−２を包
含する第２エリアＡ２を撮像し（ステップ５）、その観
察データを画像メモリ６２に記憶する（ステップ６）。
そして第１エリアＡ１に対してはチップの搭載状態の良
否を画像処理部６３により判定し、第２エリアＡ２に対
しては、ステップ３と同様にボンド塗布状態の良否判定
とマーク１３の位置認識（すなわち基板１１の位置認
識）を行う（ステップ７）。このステップ７における第
２エリアＡ２についての動作はステップ４における第１
エリアＡ１についての動作と同じである。
がチップＰをボンド２４上に搭載しているときは、移載
ヘッド３２はカメラ５０の視野Ｋ内にあってカメラ５０
によるマーク１３の観察の障害になるので、カメラ５０
はマーク１３を観察できない。そして移載ヘッド３２が
ボンド２４上へのチップＰの搭載を終了し、次のチップ
Ｐをピックアップするために視野Ｋから離れて粘着シー
ト４２に向ったならば、図５において第１エリアＡ１と
次にチップが搭載されるチップの搭載位置１２−２を包
含する第２エリアＡ２を撮像し（ステップ５）、その観
察データを画像メモリ６２に記憶する（ステップ６）。
そして第１エリアＡ１に対してはチップの搭載状態の良
否を画像処理部６３により判定し、第２エリアＡ２に対
しては、ステップ３と同様にボンド塗布状態の良否判定
とマーク１３の位置認識（すなわち基板１１の位置認
識）を行う（ステップ７）。このステップ７における第
２エリアＡ２についての動作はステップ４における第１
エリアＡ１についての動作と同じである。
【００２５】次に図６に示すように基板１１を１ピッチ
移動させて（矢印参照）移載ヘッド３２によるチップＰ
の搭載を待つ。そしてステップ４と同様にチップＰが搭
載位置１２−２に搭載されたならば、図５と同様に次の
２つの搭載位置１２−２，１２−３を視野Ｋ内に取り込
み、図７に示すように第１エリアＡ１、第２エリアＡ２
を設定して上記と同様のステップ（動作）を繰り返す。
このように基板１１をチップ搭載ステージＢにおいてカ
メラ５０に対して相対的にピッチ移動させて視野Ｋを移
動させながら、基板１１の各部分（望ましくは全面）の
チップの搭載位置１２について上記と同様の動作を繰り
返す。
移動させて（矢印参照）移載ヘッド３２によるチップＰ
の搭載を待つ。そしてステップ４と同様にチップＰが搭
載位置１２−２に搭載されたならば、図５と同様に次の
２つの搭載位置１２−２，１２−３を視野Ｋ内に取り込
み、図７に示すように第１エリアＡ１、第２エリアＡ２
を設定して上記と同様のステップ（動作）を繰り返す。
このように基板１１をチップ搭載ステージＢにおいてカ
メラ５０に対して相対的にピッチ移動させて視野Ｋを移
動させながら、基板１１の各部分（望ましくは全面）の
チップの搭載位置１２について上記と同様の動作を繰り
返す。
【００２６】本発明は、隣接する２つのチップの搭載位
置、すなわちチップ搭載済のチップの搭載位置と次にチ
ップが搭載される未搭載のチップ搭載位置を１台のカメ
ラで同時もしくはほぼ同時に撮像し、前者のチップの搭
載位置に対しては搭載状態の良否判定を、後者に対して
は基板の位置認識及びボンド塗布状態の良否判定を行な
うので、搭載と検査を効率よく行なうことができる。
置、すなわちチップ搭載済のチップの搭載位置と次にチ
ップが搭載される未搭載のチップ搭載位置を１台のカメ
ラで同時もしくはほぼ同時に撮像し、前者のチップの搭
載位置に対しては搭載状態の良否判定を、後者に対して
は基板の位置認識及びボンド塗布状態の良否判定を行な
うので、搭載と検査を効率よく行なうことができる。
【００２７】
【発明の効果】以上説明したように本発明によれば、カ
メラの台数を削減でき、また全体のタクトタイムを短縮
して生産能率をあげることができる電子部品実装装置及
び実装方法を実現できる。
メラの台数を削減でき、また全体のタクトタイムを短縮
して生産能率をあげることができる電子部品実装装置及
び実装方法を実現できる。
【図１】本発明の一実施の形態における電子部品実装装
置の斜視図
置の斜視図
【図２】本発明の一実施の形態における基板の平面図
【図３】本発明の一実施の形態における動作のフローチ
ャート
ャート
【図４】本発明の一実施の形態における基板の観察エリ
アの拡大図
アの拡大図
【図５】本発明の一実施の形態における基板の観察エリ
アの拡大図
アの拡大図
【図６】本発明の一実施の形態における基板の観察エリ
アの拡大図
アの拡大図
【図７】本発明の一実施の形態における基板の観察エリ
アの拡大図
アの拡大図
【図８】従来の電子部品実装装置の側面図
１１ 基板
１２ チップの搭載位置
１３ 基板位置認識マーク
２０ ボンド塗布手段
２４ ボンド
３０ チップ搭載手段
５０ カメラ（観察手段）
７０ 制御部
Ａ ボンド塗布ステージ
Ｂ チップ搭載ステージ兼観察ステージ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｋ 13/08 Ｈ０５Ｋ 13/08 Ｑ
Ｆターム(参考） 4D075 AC06 AC73 AC92 AC93 CA12
CA47 DA06 DC21 EA35
4F042 AA02 AA06 AB01 BA08 BA27
DF15 DH09
5E313 AA03 AA11 CC04 EE03 EE24
FF24 FF28 FF32 FF33 FG05
5F047 AA17 FA71 FA77
Claims (2)
- 【請求項１】ボンド塗布手段により基板上面の複数のチ
ップ搭載位置に塗布されたボンド上に、チップ搭載ステ
ージにおいてチップを搭載するチップ搭載手段と、チッ
プ搭載ステージに設けられた基板の観察手段とを備え、
この観察手段がボンド上に搭載されたチップとチップ未
搭載のボンドと基板位置認識マークの３つの対象を観察
するようにし、かつこの３つの観察データに基づいてチ
ップの搭載状態及びボンド塗布状態の良否判定と基板の
位置認識を行う検査部を備えたことを特徴とする電子部
品実装装置。 - 【請求項２】ボンド塗布手段により基板上面の複数のチ
ップ搭載位置にボンドを塗布する工程と、ボンドが塗布
された基板をチップ搭載ステージへ搬送して、チップ搭
載手段によりボンド上にチップを搭載する工程と、チッ
プ搭載ステージに設けられた観察手段によりボンド上に
搭載されたチップとチップ未搭載のボンドと基板位置認
識マークの３つの対象を観察し、この３つの観察データ
に基づいてチップの搭載状態及びボンド塗布状態の良否
判定と基板の位置認識を検査部で行う工程とを含むこと
を特徴とする電子部品実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002012531A JP3674587B2 (ja) | 2002-01-22 | 2002-01-22 | 電子部品実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002012531A JP3674587B2 (ja) | 2002-01-22 | 2002-01-22 | 電子部品実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003218136A true JP2003218136A (ja) | 2003-07-31 |
| JP3674587B2 JP3674587B2 (ja) | 2005-07-20 |
Family
ID=27649722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002012531A Expired - Fee Related JP3674587B2 (ja) | 2002-01-22 | 2002-01-22 | 電子部品実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3674587B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005013351A1 (ja) * | 2003-07-31 | 2005-02-10 | Nec Machinery Corporation | ダイボンダにおけるワーク認識方法およびダイボンダ |
| JP2008085322A (ja) * | 2006-08-31 | 2008-04-10 | Bondtech Inc | 実装装置および実装方法 |
| WO2008138237A1 (fr) * | 2007-05-11 | 2008-11-20 | Beijing Golden Spring Technology Development Co., Ltd. | Tête d'emballage intelligente remplissant des fonctions de visualisation, distribution et emballage |
| JP2011119323A (ja) * | 2009-12-01 | 2011-06-16 | Canon Machinery Inc | 被供給物の供給方法。 |
| JP2012199458A (ja) * | 2011-03-23 | 2012-10-18 | Hitachi High-Tech Instruments Co Ltd | 異物除去装置及びそれを備えたダイボンダ |
| CH705475A1 (de) * | 2011-09-09 | 2013-03-15 | Esec Ag | Verfahren zum Auftragen von Klebstoff auf ein Substrat. |
| JP2016025266A (ja) * | 2014-07-23 | 2016-02-08 | 富士機械製造株式会社 | 実装装置及び実装方法 |
| JP2016040850A (ja) * | 2015-12-21 | 2016-03-24 | ファスフォードテクノロジ株式会社 | 異物除去装置及びそれを備えたダイボンダ |
| KR20190107571A (ko) * | 2018-03-12 | 2019-09-20 | 파스포드 테크놀로지 주식회사 | 다이 본딩 장치 및 반도체 장치의 제조 방법 |
-
2002
- 2002-01-22 JP JP2002012531A patent/JP3674587B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005013351A1 (ja) * | 2003-07-31 | 2005-02-10 | Nec Machinery Corporation | ダイボンダにおけるワーク認識方法およびダイボンダ |
| JP2008085322A (ja) * | 2006-08-31 | 2008-04-10 | Bondtech Inc | 実装装置および実装方法 |
| WO2008138237A1 (fr) * | 2007-05-11 | 2008-11-20 | Beijing Golden Spring Technology Development Co., Ltd. | Tête d'emballage intelligente remplissant des fonctions de visualisation, distribution et emballage |
| JP2011119323A (ja) * | 2009-12-01 | 2011-06-16 | Canon Machinery Inc | 被供給物の供給方法。 |
| JP2012199458A (ja) * | 2011-03-23 | 2012-10-18 | Hitachi High-Tech Instruments Co Ltd | 異物除去装置及びそれを備えたダイボンダ |
| CH705475A1 (de) * | 2011-09-09 | 2013-03-15 | Esec Ag | Verfahren zum Auftragen von Klebstoff auf ein Substrat. |
| JP2016025266A (ja) * | 2014-07-23 | 2016-02-08 | 富士機械製造株式会社 | 実装装置及び実装方法 |
| JP2016040850A (ja) * | 2015-12-21 | 2016-03-24 | ファスフォードテクノロジ株式会社 | 異物除去装置及びそれを備えたダイボンダ |
| KR20190107571A (ko) * | 2018-03-12 | 2019-09-20 | 파스포드 테크놀로지 주식회사 | 다이 본딩 장치 및 반도체 장치의 제조 방법 |
| KR102185839B1 (ko) | 2018-03-12 | 2020-12-02 | 파스포드 테크놀로지 주식회사 | 다이 본딩 장치 및 반도체 장치의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3674587B2 (ja) | 2005-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7137195B2 (en) | Method for mounting electronic parts onto a board | |
| KR101624004B1 (ko) | 실장 장치 및 실장 방법 | |
| JP5212347B2 (ja) | 部品実装方法及び部品実装機 | |
| JP3719182B2 (ja) | 電子部品実装装置および電子部品実装方法 | |
| JP2000031695A (ja) | 電子部品の実装方法 | |
| JP4278903B2 (ja) | 電子部品実装装置および電子部品実装方法 | |
| JP3674587B2 (ja) | 電子部品実装方法 | |
| KR102708943B1 (ko) | 본딩 장치 | |
| JP2008251771A (ja) | 部品実装装置 | |
| JPH10209688A (ja) | 部品搭載装置 | |
| JP3899867B2 (ja) | 電子部品実装装置および電子部品実装方法 | |
| JP3661658B2 (ja) | 電子部品搭載装置および電子部品搭載方法 | |
| JP4409136B2 (ja) | 電子部品搭載装置および電子部品搭載方法 | |
| JP2008198778A (ja) | 部品実装方法および表面実装機 | |
| JP5005436B2 (ja) | 部品実装装置 | |
| JP2008010554A (ja) | 基板の処理装置および部品実装システム | |
| JP2007335816A (ja) | 部品の実装方法と装置 | |
| JP2002026592A (ja) | 電子部品の実装装置および実装方法 | |
| JP4800076B2 (ja) | 部品搭載方法及び装置 | |
| JP3163881B2 (ja) | ダイボンディング装置およびダイボンディング方法 | |
| JP3617483B2 (ja) | 電子部品実装方法 | |
| JP4684867B2 (ja) | 部品実装方法 | |
| KR20050039767A (ko) | 볼 마운팅 시스템 | |
| JP2003188595A (ja) | 電子部品搭載装置および電子部品搭載方法 | |
| WO2023233647A1 (ja) | 作業機、および基板に部品を装着する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050215 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050418 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |