JP3674587B2 - 電子部品実装方法 - Google Patents
電子部品実装方法 Download PDFInfo
- Publication number
- JP3674587B2 JP3674587B2 JP2002012531A JP2002012531A JP3674587B2 JP 3674587 B2 JP3674587 B2 JP 3674587B2 JP 2002012531 A JP2002012531 A JP 2002012531A JP 2002012531 A JP2002012531 A JP 2002012531A JP 3674587 B2 JP3674587 B2 JP 3674587B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bond
- substrate
- mounting
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
Description
【０００１】
【発明の属する技術分野】
本発明は、基板に塗布されたボンド上にチップを搭載する電子部品実装方法に関するものである。
【０００２】
【従来の技術】
図８は従来の電子部品実装装置の側面図である。図中、１は搬送路であり、基板２は搬送爪や搬送ローラ（何れも図示せず）により搬送路１を矢印方向へピッチ搬送される。
【０００３】
搬送路１上には、ボンド塗布ステージａ、チップ搭載ステージｂ、検査ステージｃが順に設けられている。ボンド塗布ステージａにはディスペンサ３とカメラ４が設けられている。ディスペンサ３は搬送路１上の基板２に対して相対的に水平移動し、基板２上面の複数箇所にボンド５をスポット的に多数点塗布する。カメラ４はディスペンサ３よりも下流にあって、塗布されたボンド５を観察する。
【０００４】
チップ搭載ステージｂには、移載ヘッド６及びこれと一体のカメラ７が設けられている。移載ヘッド６は基板２に対して相対的に水平移動し、基板２上に塗布されたボンド５上に電子部品（以下、チップという）を搭載する。カメラ７は基板２に設けられた基板位置認識マークを観察する。基板位置認識マークとしては、基板上面に形成されたマークや、基板上面の回路パターンの特徴部などが用いられる。
【０００５】
検査ステージｃにはカメラ９が設けられており、ボンド５上に搭載されたチップ８を観察する。上記３台のカメラ４，７，９は制御部１０に接続されている。制御部１０は、各カメラ４，７，９の観察データに基づいて、ボンド塗布状態及びチップ搭載状態の良否判定や、基板の位置認識などを行う。
【０００６】
【発明が解決しようとする課題】
しかしながら上記従来の電子部品実装装置は３台のカメラ４，７，９を必要とするためコスト高となる問題点があった。また上流側の基板２は、下流側の作業が終了するまで、上流から下流へ搬送できない（例えばチップ搭載ステージｂにおけるチップ搭載作業が済まないと、ボンド塗布ステージａの基板２をチップ搭載ステージｂへ搬送できない）。
【０００７】
一方、各ステージａ，ｂ，ｃのタクトタイムはかなり相違している（一般に、チップ搭載ステージｂでチップを搭載するのに要するタクトタイムは、ボンド塗布ステージａや検査ステージｃで所定の作業を行うのに要するタクトタイムよりもかなり長い）。このため、上流側のステージでは、下流側のステージでの作業が済むまで、基板下流側を搬送せずに上流側で待機させておかねばならない。すなわち、全体のタクトタイムは、最も長いタクトタイムを要するステージ（上述のように、一般にはチップ搭載ステージ）のタクトタイムに左右されることとなり、このため全体のタクトタイムが長くなって生産能率があがらないという問題点があった。
【０００８】
そこで本発明は上記従来の課題を解消し、カメラの台数を削減でき、また全体のタクトタイムを短縮して生産能率をあげることができる電子部品実装方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の電子部品実装方法は、ボンド塗布手段により基板上面の複数のチップ搭載位置に塗布されたボンド上に、チップ搭載ステージにおいてチップを搭載するチップ搭載手段と、チップ搭載ステージ兼観察ステージの上方に設けられた基板の観察手段とを備え、この観察手段がボンド上に搭載されたチップとチップ未搭載のボンドと基板位置認識マークの３つの対象を観察するようにし、かつこの３つの観察データに基づいてチップの搭載状
態及びボンド塗布状態の良否判定と基板の位置認識を行う検査部を備えた電子部品実装装置による電子部品実装方法であって、ボンド塗布手段により基板上面の複数のチップ搭載位置にボンドを塗布する工程と、ボンドが塗布された基板をチップ搭載ステージ兼観察ステージへ搬送して、チップ搭載手段の移載ヘッドによりボンド上にチップを搭載する工程と、前記移載ヘッドが前記観察手段の視野から離れた後、チップ搭載ステージ兼観察ステージに設けられた観察手段によりボンド上に搭載されたチップとチップ未搭載のボンドと基板位置認識マークの３つの対象を観察し、この３つの観察データに基づいてチップの搭載状態及びボンド塗布状態の良否判定と基板の位置認識を検査部で行う工程とを含み、隣接する２つのチップの搭載位置すなわちチップ搭載済のチップの搭載位置と次にチップが搭載される未搭載のチップ搭載位置を前記１台の観察手段で撮像し、前者においては搭載状態の良否判定を、後者においては基板の位置認識及びボンド塗布状態の良否判定を行なう。
【００１１】
上記構成の本発明によれば、チップ搭載ステージ兼観察ステージに設けられた観察手段によりボンド上に搭載されたチップとチップ未搭載のボンドと基板位置認識マークの３つの対象を観察し、この観察データに基づいてチップの搭載状態及びボンド塗布状態の良否判定と基板の位置認識を併せて行うので、観察手段は１台でよく、且つ１台の観察手段で上記３つの観察を行うので全体のタクトタイムを大巾に短縮できる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施の形態における電子部品実装装置の斜視図、図２は本発明の一実施の形態における基板の平面図、図３は本発明の一実施の形態における動作のフローチャート、図４〜図７は本発明の一実施の形態における基板の観察エリアの拡大図である。
【００１３】
まず図１を参照して、電子部品実装装置の全体構造を説明する。１１はチップが実装される基板である。図２において、１２は基板１１上面のチップの搭載位置である。チップの搭載位置１２は、マトリクス状に多数個存在している。各チップの搭載位置１２には、基板１１の位置を検出するための基板位置認識マーク（以下、マークという）１３が複数個（望ましくは、本例のように対角線上にそれぞれ２個づつ）スポット的に設けられている。基板位置認識マークとしては、本実施の形態に限らず、基板認識マークとは別に基板上面の回路パターンの特徴部などの基板の位置を特定できるものが適用できる。
【００１４】
図１において、１００は基板１１の搬送路である。搬送路１００にはボンド塗布手段２０が設けられている。ボンド塗布手段２０は、可動テーブル２１、可動テーブル２１の駆動によりＸ方向、Ｙ方向、Ｚ方向へ移動するディスペンサ２２から成っており、ディスペンサ２２のノズル２３からボンド２４を吐出し、基板１１のチップの各チップの搭載位置１２上に塗布する。本実施の形態では、ボンド２４はＸ字形に塗布される。なお本発明では、搬送路１００による基板１１の搬送方向をＸ方向、これと直交する方向をＹ方向とする。２５は基板搬送手段であって、基板１１を搬送路１００上をＸ方向へピッチ送りする。ボンド塗布手段２０が設けられたエリアはボンド塗布ステージＡとなっている。ボンドとしては、接着剤や銀ペーストなどが用いられる。
【００１５】
搬送路１００のボンド塗布手段２０よりも下流にはチップ搭載手段３０が設けられている。チップ搭載手段３０は、ヘッド移動機構３１やヘッド移動機構３１の前面に設けられた移載ヘッド３２等から成っている。移載ヘッド３２はチップＰを真空吸着するノズル３３を有している。移載ヘッド３２は、ノズル３３を上下動させる機能を有している。また移載ヘッド３２は、ヘッド移動機構３１によりＹ方向へ移動する。また基板１１は、基板搬送手段３４により搬送路１００上をＸ方向へピッチ送りされる。図１において実線で示す移載ヘッド３２が位置するエリアはチップ搭載ステージ兼観察ステージＢとなっている。
【００１６】
チップ搭載ステージＢの側方にはチップ供給部４０が設けられている。本実施の形態では、チップ供給部４０はテーブル４１上に複数のチップを貼着した粘着シート４２を保持している。テーブル４１は、その下方に設けられた可動テーブル（図示せず）により、Ｘ方向、Ｙ方向へ水平移動する。移載ヘッド３２はヘッド移動機構３１の駆動によりチップ搭載ステージＢとチップ供給部４０の間をＹ方向に移動し（点線で示す移載ヘッド３２を参照）、粘着シート４２上のチップＰをノズル３３で真空吸着してピックアップし、基板１１の上方へ移動する。そこでノズル３３は上下動作を行い、チップＰを基板１１のチップ搭載位置１２に塗布されたボンド２４上に搭載する。なお、チップ供給部４０としては、粘着シート４２以外にもトレイやフィーダ等チップを１個づつノズル３３に供給できるものであればよい。
【００１７】
チップ搭載ステージＢにおける移載ヘッド３２の上方には観察手段としてのカメラ５０が１台設けられている。カメラ５０は移動テーブル５１によりＹ方向へ移動する。勿論カメラ５０はＸ方向やＺ方向へも移動できるようにしてもよい。
【００１８】
カメラ５０は、検査部６０に接続されている。検査部６０は、画像入力部６１、画像メモリ６２、画像処理部６３を備えている。画像処理部６３は画像メモリ６２に格納された画像に対して基板の位置認識、ボンド塗布状態の良否判定、チップの搭載状態の良否判定を行なう。７０はＣＰＵなどを備えた制御部であって、検査部６０に接続されており、また基板搬送機構７１、可動テーブル２１、ヘッド移動機構３１、移動テーブル５１などの本電子部品実装装置の各部を制御する。制御部７０は、これらの各部の制御に必要な演算、判定などを行う。基板搬送機構７１は、基板搬送手段２５，３４を駆動する。
【００１９】
本電子部品実装装置は上記のような構成より成り、以下動作を説明する。図１において、基板搬送手段２５により基板１１をＸ方向へピッチ送りしながら、ボンド塗布ステージＡにおいて各チップの搭載位置１２上にノズル２３から吐出されたボンド２４が塗布される。なお基板搬送手段２５により基板１１をＸ方向へピッチ送りし、且つディスペンサ２２をＹ方向へピッチ移動させることにより（すなわち、ディスペンサ２２を基板１１に対して相対的にＸ方向やＹ方向へ水平移動させることにより）、基板１１上面にマトリクス状に多数設けられた各チップの搭載位置１２にボンド２４を塗布することができる。
【００２０】
ボンド２４が塗布された基板１１は、移載ヘッド３２の下方へ送られ、移載ヘッド３２により粘着シート４２上のチップＰが基板１１に塗布されたボンド２４上に搭載される。この場合も、基板搬送手段３４により基板１１をＸ方向へピッチ送りするとともに、移載ヘッド３２を基板１１とチップ供給部４０の間をＹ方向へ移動させながら（すなわち、移載ヘッド３２を基板１１に対して相対的にＸ方向やＹ方向へ水平移動させながら）、各ボンド２４上にチップＰが搭載される。
【００２１】
次に図３のフローチャート及び図４〜図７の基板拡大図を参照して、動作の詳細を説明する。なお図４〜図７は動作順に示している。またチップの搭載位置を示す符号については、チップが搭載される順に１２−１，１２−２，１２−３のように枝番号を付す。
【００２２】
図４は、ボンド塗布ステージＡにおいてボンド２４が塗布された基板１１の先頭部がチップ搭載ステージＢのカメラ５０の視野（観察エリア）Ｋに送られてきた状態を示している。このとき、ボンド塗布ステージＡで塗布済のボンド２４上には未だチップＰは搭載されていない。まず視野Ｋ内に、チップの搭載位置１２−１およびこのチップの搭載位置１２の対角線上にある２つの基板位置認識マーク１３を包含する第１エリアＡ１を設定し、カメラ５０で撮像する（ステップ１）。カメラ５０で得た画像を画像入力部６１を通して画像メモリ６２に記憶する（ステップ２）。そしてこの第１エリアＡ１について、ボンド塗布状態の良否判定とマーク１３の位置認識（すなわち基板１１の位置認識）を画像処理部６３で行う（ステップ３）。塗布状態の判定結果と位置認識結果は制御部７０へ送信される。このような画像処理は、周知画像処理技術を用いて行うことができる。
【００２３】
ステップ３で、ボンド塗布状態がＯＫならば、移載ヘッド３２は粘着シート４２のチップＰを搭載位置１２−１のボンド２４上に搭載する（ステップ４）。このとき、制御部７０はマーク１３の位置認識結果のデータに基づいて相対的な位置ずれを演算し、この演算結果に基づいてヘッド移動機構３１及び基板搬送機構７１を制御して移載ヘッド３２のチップ搭載位置１２−１に対するＸ方向、Ｙ方向の相対的な位置補正をし、チップＰをボンド２４上に搭載する。図５において、Ｐはこのようにして搭載されたチップを示している。なおステップ４において、ボンド塗布状態がＮＧであれば、チップＰの搭載は中止する。
【００２４】
さて、ステップ４において移載ヘッド３２がチップＰをボンド２４上に搭載しているときは、移載ヘッド３２はカメラ５０の視野Ｋ内にあってカメラ５０によるマーク１３の観察の障害になるので、カメラ５０はマーク１３を観察できない。そして移載ヘッド３２がボンド２４上へのチップＰの搭載を終了し、次のチップＰをピックアップするために視野Ｋから離れて粘着シート４２に向ったならば、図５において第１エリアＡ１と次にチップが搭載されるチップの搭載位置１２−２を包含する第２エリアＡ２を撮像し（ステップ５）、その観察データを画像メモリ６２に記憶する（ステップ６）。そして第１エリアＡ１に対してはチップの搭載状態の良否を画像処理部６３により判定し、第２エリアＡ２に対しては、ステップ３と同様にボンド塗布状態の良否判定とマーク１３の位置認識（すなわち基板１１の位置認識）を行う（ステップ７）。このステップ７における第２エリアＡ２についての動作はステップ４における第１エリアＡ１についての動作と同じである。
【００２５】
次に図６に示すように基板１１を１ピッチ移動させて（矢印参照）移載ヘッド３２によるチップＰの搭載を待つ。そしてステップ４と同様にチップＰが搭載位置１２−２に搭載されたならば、図５と同様に次の２つの搭載位置１２−２，１２−３を視野Ｋ内に取り込み、図７に示すように第１エリアＡ１、第２エリアＡ２を設定して上記と同様のステップ（動作）を繰り返す。このように基板１１をチップ搭載ステージＢにおいてカメラ５０に対して相対的にピッチ移動させて視野Ｋを移動させながら、基板１１の各部分（望ましくは全面）のチップの搭載位置１２について上記と同様の動作を繰り返す。
【００２６】
本発明は、隣接する２つのチップの搭載位置、すなわちチップ搭載済のチップの搭載位置と次にチップが搭載される未搭載のチップ搭載位置を１台のカメラで同時もしくはほぼ同時に撮像し、前者のチップの搭載位置に対しては搭載状態の良否判定を、後者に対しては基板の位置認識及びボンド塗布状態の良否判定を行なうので、搭載と検査を効率よく行なうことができる。
【００２７】
【発明の効果】
以上説明したように本発明によれば、観察手段の台数を削減でき、また全体のタクトタイムを短縮して生産能率をあげることができる電子部品実装装置及び実装方法を実現できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態における電子部品実装装置の斜視図
【図２】本発明の一実施の形態における基板の平面図
【図３】本発明の一実施の形態における動作のフローチャート
【図４】本発明の一実施の形態における基板の観察エリアの拡大図
【図５】本発明の一実施の形態における基板の観察エリアの拡大図
【図６】本発明の一実施の形態における基板の観察エリアの拡大図
【図７】本発明の一実施の形態における基板の観察エリアの拡大図
【図８】従来の電子部品実装装置の側面図
【符号の説明】
１１ 基板
１２ チップの搭載位置
１３ 基板位置認識マーク
２０ ボンド塗布手段
２４ ボンド
３０ チップ搭載手段
５０ カメラ（観察手段）
７０ 制御部
Ａ ボンド塗布ステージ
Ｂ チップ搭載ステージ兼観察ステージ
【発明の属する技術分野】
本発明は、基板に塗布されたボンド上にチップを搭載する電子部品実装方法に関するものである。
【０００２】
【従来の技術】
図８は従来の電子部品実装装置の側面図である。図中、１は搬送路であり、基板２は搬送爪や搬送ローラ（何れも図示せず）により搬送路１を矢印方向へピッチ搬送される。
【０００３】
搬送路１上には、ボンド塗布ステージａ、チップ搭載ステージｂ、検査ステージｃが順に設けられている。ボンド塗布ステージａにはディスペンサ３とカメラ４が設けられている。ディスペンサ３は搬送路１上の基板２に対して相対的に水平移動し、基板２上面の複数箇所にボンド５をスポット的に多数点塗布する。カメラ４はディスペンサ３よりも下流にあって、塗布されたボンド５を観察する。
【０００４】
チップ搭載ステージｂには、移載ヘッド６及びこれと一体のカメラ７が設けられている。移載ヘッド６は基板２に対して相対的に水平移動し、基板２上に塗布されたボンド５上に電子部品（以下、チップという）を搭載する。カメラ７は基板２に設けられた基板位置認識マークを観察する。基板位置認識マークとしては、基板上面に形成されたマークや、基板上面の回路パターンの特徴部などが用いられる。
【０００５】
検査ステージｃにはカメラ９が設けられており、ボンド５上に搭載されたチップ８を観察する。上記３台のカメラ４，７，９は制御部１０に接続されている。制御部１０は、各カメラ４，７，９の観察データに基づいて、ボンド塗布状態及びチップ搭載状態の良否判定や、基板の位置認識などを行う。
【０００６】
【発明が解決しようとする課題】
しかしながら上記従来の電子部品実装装置は３台のカメラ４，７，９を必要とするためコスト高となる問題点があった。また上流側の基板２は、下流側の作業が終了するまで、上流から下流へ搬送できない（例えばチップ搭載ステージｂにおけるチップ搭載作業が済まないと、ボンド塗布ステージａの基板２をチップ搭載ステージｂへ搬送できない）。
【０００７】
一方、各ステージａ，ｂ，ｃのタクトタイムはかなり相違している（一般に、チップ搭載ステージｂでチップを搭載するのに要するタクトタイムは、ボンド塗布ステージａや検査ステージｃで所定の作業を行うのに要するタクトタイムよりもかなり長い）。このため、上流側のステージでは、下流側のステージでの作業が済むまで、基板下流側を搬送せずに上流側で待機させておかねばならない。すなわち、全体のタクトタイムは、最も長いタクトタイムを要するステージ（上述のように、一般にはチップ搭載ステージ）のタクトタイムに左右されることとなり、このため全体のタクトタイムが長くなって生産能率があがらないという問題点があった。
【０００８】
そこで本発明は上記従来の課題を解消し、カメラの台数を削減でき、また全体のタクトタイムを短縮して生産能率をあげることができる電子部品実装方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の電子部品実装方法は、ボンド塗布手段により基板上面の複数のチップ搭載位置に塗布されたボンド上に、チップ搭載ステージにおいてチップを搭載するチップ搭載手段と、チップ搭載ステージ兼観察ステージの上方に設けられた基板の観察手段とを備え、この観察手段がボンド上に搭載されたチップとチップ未搭載のボンドと基板位置認識マークの３つの対象を観察するようにし、かつこの３つの観察データに基づいてチップの搭載状
態及びボンド塗布状態の良否判定と基板の位置認識を行う検査部を備えた電子部品実装装置による電子部品実装方法であって、ボンド塗布手段により基板上面の複数のチップ搭載位置にボンドを塗布する工程と、ボンドが塗布された基板をチップ搭載ステージ兼観察ステージへ搬送して、チップ搭載手段の移載ヘッドによりボンド上にチップを搭載する工程と、前記移載ヘッドが前記観察手段の視野から離れた後、チップ搭載ステージ兼観察ステージに設けられた観察手段によりボンド上に搭載されたチップとチップ未搭載のボンドと基板位置認識マークの３つの対象を観察し、この３つの観察データに基づいてチップの搭載状態及びボンド塗布状態の良否判定と基板の位置認識を検査部で行う工程とを含み、隣接する２つのチップの搭載位置すなわちチップ搭載済のチップの搭載位置と次にチップが搭載される未搭載のチップ搭載位置を前記１台の観察手段で撮像し、前者においては搭載状態の良否判定を、後者においては基板の位置認識及びボンド塗布状態の良否判定を行なう。
【００１１】
上記構成の本発明によれば、チップ搭載ステージ兼観察ステージに設けられた観察手段によりボンド上に搭載されたチップとチップ未搭載のボンドと基板位置認識マークの３つの対象を観察し、この観察データに基づいてチップの搭載状態及びボンド塗布状態の良否判定と基板の位置認識を併せて行うので、観察手段は１台でよく、且つ１台の観察手段で上記３つの観察を行うので全体のタクトタイムを大巾に短縮できる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施の形態における電子部品実装装置の斜視図、図２は本発明の一実施の形態における基板の平面図、図３は本発明の一実施の形態における動作のフローチャート、図４〜図７は本発明の一実施の形態における基板の観察エリアの拡大図である。
【００１３】
まず図１を参照して、電子部品実装装置の全体構造を説明する。１１はチップが実装される基板である。図２において、１２は基板１１上面のチップの搭載位置である。チップの搭載位置１２は、マトリクス状に多数個存在している。各チップの搭載位置１２には、基板１１の位置を検出するための基板位置認識マーク（以下、マークという）１３が複数個（望ましくは、本例のように対角線上にそれぞれ２個づつ）スポット的に設けられている。基板位置認識マークとしては、本実施の形態に限らず、基板認識マークとは別に基板上面の回路パターンの特徴部などの基板の位置を特定できるものが適用できる。
【００１４】
図１において、１００は基板１１の搬送路である。搬送路１００にはボンド塗布手段２０が設けられている。ボンド塗布手段２０は、可動テーブル２１、可動テーブル２１の駆動によりＸ方向、Ｙ方向、Ｚ方向へ移動するディスペンサ２２から成っており、ディスペンサ２２のノズル２３からボンド２４を吐出し、基板１１のチップの各チップの搭載位置１２上に塗布する。本実施の形態では、ボンド２４はＸ字形に塗布される。なお本発明では、搬送路１００による基板１１の搬送方向をＸ方向、これと直交する方向をＹ方向とする。２５は基板搬送手段であって、基板１１を搬送路１００上をＸ方向へピッチ送りする。ボンド塗布手段２０が設けられたエリアはボンド塗布ステージＡとなっている。ボンドとしては、接着剤や銀ペーストなどが用いられる。
【００１５】
搬送路１００のボンド塗布手段２０よりも下流にはチップ搭載手段３０が設けられている。チップ搭載手段３０は、ヘッド移動機構３１やヘッド移動機構３１の前面に設けられた移載ヘッド３２等から成っている。移載ヘッド３２はチップＰを真空吸着するノズル３３を有している。移載ヘッド３２は、ノズル３３を上下動させる機能を有している。また移載ヘッド３２は、ヘッド移動機構３１によりＹ方向へ移動する。また基板１１は、基板搬送手段３４により搬送路１００上をＸ方向へピッチ送りされる。図１において実線で示す移載ヘッド３２が位置するエリアはチップ搭載ステージ兼観察ステージＢとなっている。
【００１６】
チップ搭載ステージＢの側方にはチップ供給部４０が設けられている。本実施の形態では、チップ供給部４０はテーブル４１上に複数のチップを貼着した粘着シート４２を保持している。テーブル４１は、その下方に設けられた可動テーブル（図示せず）により、Ｘ方向、Ｙ方向へ水平移動する。移載ヘッド３２はヘッド移動機構３１の駆動によりチップ搭載ステージＢとチップ供給部４０の間をＹ方向に移動し（点線で示す移載ヘッド３２を参照）、粘着シート４２上のチップＰをノズル３３で真空吸着してピックアップし、基板１１の上方へ移動する。そこでノズル３３は上下動作を行い、チップＰを基板１１のチップ搭載位置１２に塗布されたボンド２４上に搭載する。なお、チップ供給部４０としては、粘着シート４２以外にもトレイやフィーダ等チップを１個づつノズル３３に供給できるものであればよい。
【００１７】
チップ搭載ステージＢにおける移載ヘッド３２の上方には観察手段としてのカメラ５０が１台設けられている。カメラ５０は移動テーブル５１によりＹ方向へ移動する。勿論カメラ５０はＸ方向やＺ方向へも移動できるようにしてもよい。
【００１８】
カメラ５０は、検査部６０に接続されている。検査部６０は、画像入力部６１、画像メモリ６２、画像処理部６３を備えている。画像処理部６３は画像メモリ６２に格納された画像に対して基板の位置認識、ボンド塗布状態の良否判定、チップの搭載状態の良否判定を行なう。７０はＣＰＵなどを備えた制御部であって、検査部６０に接続されており、また基板搬送機構７１、可動テーブル２１、ヘッド移動機構３１、移動テーブル５１などの本電子部品実装装置の各部を制御する。制御部７０は、これらの各部の制御に必要な演算、判定などを行う。基板搬送機構７１は、基板搬送手段２５，３４を駆動する。
【００１９】
本電子部品実装装置は上記のような構成より成り、以下動作を説明する。図１において、基板搬送手段２５により基板１１をＸ方向へピッチ送りしながら、ボンド塗布ステージＡにおいて各チップの搭載位置１２上にノズル２３から吐出されたボンド２４が塗布される。なお基板搬送手段２５により基板１１をＸ方向へピッチ送りし、且つディスペンサ２２をＹ方向へピッチ移動させることにより（すなわち、ディスペンサ２２を基板１１に対して相対的にＸ方向やＹ方向へ水平移動させることにより）、基板１１上面にマトリクス状に多数設けられた各チップの搭載位置１２にボンド２４を塗布することができる。
【００２０】
ボンド２４が塗布された基板１１は、移載ヘッド３２の下方へ送られ、移載ヘッド３２により粘着シート４２上のチップＰが基板１１に塗布されたボンド２４上に搭載される。この場合も、基板搬送手段３４により基板１１をＸ方向へピッチ送りするとともに、移載ヘッド３２を基板１１とチップ供給部４０の間をＹ方向へ移動させながら（すなわち、移載ヘッド３２を基板１１に対して相対的にＸ方向やＹ方向へ水平移動させながら）、各ボンド２４上にチップＰが搭載される。
【００２１】
次に図３のフローチャート及び図４〜図７の基板拡大図を参照して、動作の詳細を説明する。なお図４〜図７は動作順に示している。またチップの搭載位置を示す符号については、チップが搭載される順に１２−１，１２−２，１２−３のように枝番号を付す。
【００２２】
図４は、ボンド塗布ステージＡにおいてボンド２４が塗布された基板１１の先頭部がチップ搭載ステージＢのカメラ５０の視野（観察エリア）Ｋに送られてきた状態を示している。このとき、ボンド塗布ステージＡで塗布済のボンド２４上には未だチップＰは搭載されていない。まず視野Ｋ内に、チップの搭載位置１２−１およびこのチップの搭載位置１２の対角線上にある２つの基板位置認識マーク１３を包含する第１エリアＡ１を設定し、カメラ５０で撮像する（ステップ１）。カメラ５０で得た画像を画像入力部６１を通して画像メモリ６２に記憶する（ステップ２）。そしてこの第１エリアＡ１について、ボンド塗布状態の良否判定とマーク１３の位置認識（すなわち基板１１の位置認識）を画像処理部６３で行う（ステップ３）。塗布状態の判定結果と位置認識結果は制御部７０へ送信される。このような画像処理は、周知画像処理技術を用いて行うことができる。
【００２３】
ステップ３で、ボンド塗布状態がＯＫならば、移載ヘッド３２は粘着シート４２のチップＰを搭載位置１２−１のボンド２４上に搭載する（ステップ４）。このとき、制御部７０はマーク１３の位置認識結果のデータに基づいて相対的な位置ずれを演算し、この演算結果に基づいてヘッド移動機構３１及び基板搬送機構７１を制御して移載ヘッド３２のチップ搭載位置１２−１に対するＸ方向、Ｙ方向の相対的な位置補正をし、チップＰをボンド２４上に搭載する。図５において、Ｐはこのようにして搭載されたチップを示している。なおステップ４において、ボンド塗布状態がＮＧであれば、チップＰの搭載は中止する。
【００２４】
さて、ステップ４において移載ヘッド３２がチップＰをボンド２４上に搭載しているときは、移載ヘッド３２はカメラ５０の視野Ｋ内にあってカメラ５０によるマーク１３の観察の障害になるので、カメラ５０はマーク１３を観察できない。そして移載ヘッド３２がボンド２４上へのチップＰの搭載を終了し、次のチップＰをピックアップするために視野Ｋから離れて粘着シート４２に向ったならば、図５において第１エリアＡ１と次にチップが搭載されるチップの搭載位置１２−２を包含する第２エリアＡ２を撮像し（ステップ５）、その観察データを画像メモリ６２に記憶する（ステップ６）。そして第１エリアＡ１に対してはチップの搭載状態の良否を画像処理部６３により判定し、第２エリアＡ２に対しては、ステップ３と同様にボンド塗布状態の良否判定とマーク１３の位置認識（すなわち基板１１の位置認識）を行う（ステップ７）。このステップ７における第２エリアＡ２についての動作はステップ４における第１エリアＡ１についての動作と同じである。
【００２５】
次に図６に示すように基板１１を１ピッチ移動させて（矢印参照）移載ヘッド３２によるチップＰの搭載を待つ。そしてステップ４と同様にチップＰが搭載位置１２−２に搭載されたならば、図５と同様に次の２つの搭載位置１２−２，１２−３を視野Ｋ内に取り込み、図７に示すように第１エリアＡ１、第２エリアＡ２を設定して上記と同様のステップ（動作）を繰り返す。このように基板１１をチップ搭載ステージＢにおいてカメラ５０に対して相対的にピッチ移動させて視野Ｋを移動させながら、基板１１の各部分（望ましくは全面）のチップの搭載位置１２について上記と同様の動作を繰り返す。
【００２６】
本発明は、隣接する２つのチップの搭載位置、すなわちチップ搭載済のチップの搭載位置と次にチップが搭載される未搭載のチップ搭載位置を１台のカメラで同時もしくはほぼ同時に撮像し、前者のチップの搭載位置に対しては搭載状態の良否判定を、後者に対しては基板の位置認識及びボンド塗布状態の良否判定を行なうので、搭載と検査を効率よく行なうことができる。
【００２７】
【発明の効果】
以上説明したように本発明によれば、観察手段の台数を削減でき、また全体のタクトタイムを短縮して生産能率をあげることができる電子部品実装装置及び実装方法を実現できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態における電子部品実装装置の斜視図
【図２】本発明の一実施の形態における基板の平面図
【図３】本発明の一実施の形態における動作のフローチャート
【図４】本発明の一実施の形態における基板の観察エリアの拡大図
【図５】本発明の一実施の形態における基板の観察エリアの拡大図
【図６】本発明の一実施の形態における基板の観察エリアの拡大図
【図７】本発明の一実施の形態における基板の観察エリアの拡大図
【図８】従来の電子部品実装装置の側面図
【符号の説明】
１１ 基板
１２ チップの搭載位置
１３ 基板位置認識マーク
２０ ボンド塗布手段
２４ ボンド
３０ チップ搭載手段
５０ カメラ（観察手段）
７０ 制御部
Ａ ボンド塗布ステージ
Ｂ チップ搭載ステージ兼観察ステージ
Claims (1)
- ボンド塗布手段により基板上面の複数のチップ搭載位置に塗布されたボンド上に、チップ搭載ステージにおいてチップを搭載するチップ搭載手段と、チップ搭載ステージ兼観察ステージの上方に設けられた基板の観察手段とを備え、この観察手段がボンド上に搭載されたチップとチップ未搭載のボンドと基板位置認識マークの３つの対象を観察するようにし、かつこの３つの観察データに基づいてチップの搭載状態及びボンド塗布状態の良否判定と基板の位置認識を行う検査部を備えた電子部品実装装置による電子部品実装方法であって、
ボンド塗布手段により基板上面の複数のチップ搭載位置にボンドを塗布する工程と、ボンドが塗布された基板をチップ搭載ステージ兼観察ステージへ搬送して、チップ搭載手段の移載ヘッドによりボンド上にチップを搭載する工程と、前記移載ヘッドが前記観察手段の視野から離れた後、チップ搭載ステージ兼観察ステージに設けられた観察手段によりボンド上に搭載されたチップとチップ未搭載のボンドと基板位置認識マークの３つの対象を観察し、この３つの観察データに基づいてチップの搭載状態及びボンド塗布状態の良否判定と基板の位置認識を検査部で行う工程とを含み、隣接する２つのチップの搭載位置すなわちチップ搭載済のチップの搭載位置と次にチップが搭載される未搭載のチップ搭載位置を前記１台の観察手段で撮像し、前者においては搭載状態の良否判定を、後者においては基板の位置認識及びボンド塗布状態の良否判定を行なうことを特徴とする電子部品実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002012531A JP3674587B2 (ja) | 2002-01-22 | 2002-01-22 | 電子部品実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002012531A JP3674587B2 (ja) | 2002-01-22 | 2002-01-22 | 電子部品実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003218136A JP2003218136A (ja) | 2003-07-31 |
| JP3674587B2 true JP3674587B2 (ja) | 2005-07-20 |
Family
ID=27649722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002012531A Expired - Fee Related JP3674587B2 (ja) | 2002-01-22 | 2002-01-22 | 電子部品実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3674587B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4134169B2 (ja) * | 2003-07-31 | 2008-08-13 | キヤノンマシナリー株式会社 | ダイボンダにおけるワーク認識方法およびダイボンダ |
| JP5077936B2 (ja) * | 2006-08-31 | 2012-11-21 | ボンドテック株式会社 | 実装装置および実装方法 |
| CN101051357B (zh) * | 2007-05-11 | 2011-05-11 | 北京德鑫泉物联网科技股份有限公司 | 具有视觉、点胶及填装功能的智能填装头 |
| JP5399221B2 (ja) * | 2009-12-01 | 2014-01-29 | キヤノンマシナリー株式会社 | 被供給物の供給方法。 |
| JP5889537B2 (ja) * | 2011-03-23 | 2016-03-22 | ファスフォードテクノロジ株式会社 | ダイボンダ |
| CH705475B1 (de) * | 2011-09-09 | 2015-04-30 | Esec Ag | Verfahren zum Auftragen von Klebstoff auf ein Substrat. |
| JP6423193B2 (ja) * | 2014-07-23 | 2018-11-14 | 株式会社Ｆｕｊｉ | 実装装置及び実装方法 |
| JP6067091B2 (ja) * | 2015-12-21 | 2017-01-25 | ファスフォードテクノロジ株式会社 | 異物除去装置及びそれを備えたダイボンダ |
| JP7065650B2 (ja) * | 2018-03-12 | 2022-05-12 | ファスフォードテクノロジ株式会社 | ダイボンディング装置および半導体装置の製造方法 |
-
2002
- 2002-01-22 JP JP2002012531A patent/JP3674587B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003218136A (ja) | 2003-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003059955A (ja) | 電子部品実装装置および電子部品実装方法 | |
| JP4811073B2 (ja) | 電子部品実装装置および電子部品実装方法 | |
| US20070262118A1 (en) | Component mounting apparatus and component mounting method | |
| JP3719182B2 (ja) | 電子部品実装装置および電子部品実装方法 | |
| KR100881894B1 (ko) | 전자 부품 탑재 장치 및 전자 부품 탑재 방법 | |
| JP6138019B2 (ja) | 電極形成装置、電極形成システム、及び電極形成方法 | |
| KR20110137374A (ko) | 실장 장치 및 실장 방법 | |
| JP4372605B2 (ja) | 電子部品搭載装置および電子部品搭載方法 | |
| JP3674587B2 (ja) | 電子部品実装方法 | |
| JP4004702B2 (ja) | 電子部品実装方法 | |
| JP4278903B2 (ja) | 電子部品実装装置および電子部品実装方法 | |
| JP4622980B2 (ja) | 電子部品実装装置および電子部品実装方法 | |
| JP3899867B2 (ja) | 電子部品実装装置および電子部品実装方法 | |
| JP3661658B2 (ja) | 電子部品搭載装置および電子部品搭載方法 | |
| JP2008251771A (ja) | 部品実装装置 | |
| JP3771424B2 (ja) | ２つの部材の配置装置並びに方法 | |
| JP4409136B2 (ja) | 電子部品搭載装置および電子部品搭載方法 | |
| JP3818146B2 (ja) | 電子部品搭載装置および電子部品搭載方法 | |
| JP2008311487A (ja) | 部品実装装置 | |
| JP2005197758A (ja) | 電子部品搭載装置および電子部品搭載方法 | |
| JP2007335816A (ja) | 部品の実装方法と装置 | |
| JP4712766B2 (ja) | 部品移載装置 | |
| JP3755458B2 (ja) | 電子部品搭載装置および電子部品搭載方法 | |
| JP4969977B2 (ja) | 部品実装装置 | |
| JP3750433B2 (ja) | 電子部品の実装装置および実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050215 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050418 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |