JP2003205082A - 遊技機 - Google Patents
遊技機Info
- Publication number
- JP2003205082A JP2003205082A JP2002003773A JP2002003773A JP2003205082A JP 2003205082 A JP2003205082 A JP 2003205082A JP 2002003773 A JP2002003773 A JP 2002003773A JP 2002003773 A JP2002003773 A JP 2002003773A JP 2003205082 A JP2003205082 A JP 2003205082A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power
- control board
- power supply
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pinball Game Machines (AREA)
Abstract
ンプ制御基板11と、上記ランプ制御基板11から出力
された指令に対応した作動を行う電飾53とを備えた遊
技機5において、ランプ制御基板11から出力された指
令を入力する入力コネクタ12Aと、この入力コネクタ
12Aによって入力した指令に対応した駆動電力を出力
する駆動IC551、553、555、557、559
と、トランジスタアレイ561、563、565と、電
飾53のコネクタを取り付ける出力コネクタ567、5
69とを備えた中継駆動基板12を備える遊技機5。
Description
などの遊技機を構成する基板の保守技術に関する。
検保守作業と、故障時の修理作業とを受けることによっ
て、所期の機能を発揮し、日々の営業に供されている。
このように日常的に行われる点検保守作業では、全ての
部品が正常に機能しているかを確認して、もし不具合が
有れば、その不具合を正す作業が行われている。
や断線、或いは回路の故障等を発見して、修理を行った
り、ランプやアクチュエータ、或いはモータ等の故障や
動作不良を発見して、部品交換を行ったりすることが日
常的に行われている。
検保守作業や故障の修理作業では、以下に示すように故
障を見つけ出すのに多くの工数を要したり、交換部品の
単価が高くなる問題があった。
クアップ機能付の遊技機に使用される停電信号やリセッ
ト信号に係わる不具合、例えばこの信号を送る配線の接
触不良や断線、或いはこの信号を発生する回路の故障
は、通常の外観の点検や動作状態の観察などの通常行わ
れている目視点検からは発見することが出来なかった。
のバックアップと、賞球やメダル等の賞品の払い出しを
制御する賞球制御基板の動作状態のバックアップ機能を
有する遊技機は、電源電圧が低下したときに、停電信号
を主基板と賞球制御基板とに供給することで、電源の遮
断時のバックアップ処理を起動させて、バックアップ状
態に移行し、その後電源電圧が戻ったら、リセット信号
を供給することで、再スタートを行うよう構成されてい
る。しかしながら、停電信号やリセット信号を喪失する
といった不具合が発生すると、バックアップ処理や再ス
タート処理が上手く行かないことが有り、以下に示すよ
うな特定の状態の場合に、遊技者に不利益を与える虞が
あった。以下に、その状態を説明する。
る。 1ー1.停電信号とリセット信号とが正常の場合: 電源基板の起動 例えば、停電信号とリセット信号は、電源基板が各基板
に電源の供給を開始するに当り、+5V、+12V、+
24V、+32V、及びICバックアップ用回路の電源
が正常で、且つAC24Vが20ms以上の停電状態に
ない場合に、先ず停電信号がHi出力(高レベル状態)
になり、次いで10ms経過後にリセット信号がHi出
力になる。
i出力と、リセット信号のHi出力を入力すると、これ
らの入力後、300ms以上経過してから、起動処理を
開始する。
設定処理を行い、一方停電復帰の電源投入状態でバック
アップされているデータを復帰する復帰処理などの停電
復帰処理を行って、通常状態に移行する。 図柄制御基板と、音声制御基板と、電飾制御基板と、
発射制御基板の起動これらの基板は、電源基板から供給
されたリセット信号のHi出力を入力後、300ms以
内に、起動処理を開始する。
態では、電源基板へのAC24V電源の供給が開始され
ると、停電信号が有効(Low)から無効(Hi出力)
に変化し、リセット信号が有効(Low)から無効(H
i出力)に変化することで、起動動作が進行し、通常処
理が開始される。
続不良や故障などで何れかの基板に供給されなくなる
と、基板に供給される停電信号、又はリセット信号が有
効(Low)状態のままになって、無効(Hi出力)状
態に復帰することが出来ないことになり、主基板と賞球
制御基板がともに正常に起動できなくなる動作不良を招
くことになる。
となる事例:電源起動後、先ず、停電信号が正常に変
化、つまり有効(Low)の状態から無効(Hi出力)
の状態に変化したが、リセット信号が有効(Low)の
状態を続けてしまう障害が発生した場合には、主基板や
賞球制御基板にリセットがかかり動作不能になる。
信号とが共に、有効(Low)状態を維持した場合に
は、同様にリセットがかかり動作不能となる。次に、停
電処理の例を説明する。 2ー1.停電信号とリセット信号とが正常の場合: 電源基板の停電処理 電源基板の停電検出回路によってAC24Vが20ms
以上の停電状態であると検出された場合には、停電信号
と、リセット信号とが有効(Low)になるが、先ず停
電信号が有効(Low)にされ、その後300msの間
は、リセット信号の無効(Hi出力)が保持される。こ
のリセット信号の無効(Hi出力)の保持の間は、停電
復帰の保証を行うために、+5V、+12V、+24
V、+32V、及び主基板と賞球制御基板用のバックア
ップ電源が必要に応じて供給保証されている。停電復帰
の保証が完了する保持期間の経過後、リセット信号は、
有効(Low)にされる。
は、各基板への給電を停止するが、約20時間の間、主
基板と賞球制御基板のメモリのバックアップを行う。
又、電源基板の停電検出回路によってAC24Vが20
ms以上で、且つ300ms未満の停電状態であると検
出された場合には、300msの間に行われる電源基板
における一連の停止動作の終了後、電源基板の起動動作
へと移行する。
ow)を受信すると、300ms以内に停電処理を行
う。その後リセット信号の有効(Low)を受信する
と、システムリセットが発生し、停電復帰保証期間に入
る。
制御基板と、発射制御基板の停電処理 これらの基板は、電源基板から供給されたリセット信号
の有効(Low)を受信すると、システムリセットが発
生し、停止状態になる。
来ない例:停電信号が接触不良や故障によって、喪失す
る状態であると、常に有効(Low)状態になる。この
停電信号の有効状態のままでも電源の起動は行われ、遊
技処理も実行される。このような停電信号が有効状態を
維持したままでの、電源断の発生では、停電信号が無効
状態から有効状態へ変化するということはないので、こ
の停電信号の無効から有効への変化によって起動される
停電保証処理は実行されることはなくなる。つまり、停
電時や営業終了時に電源を落とした場合に、主基板や賞
球制御基板のバックアップデータは消失して、停電から
復帰したときに停電前の状態に戻すことが出来なくなる
という問題が発生する。
電時の不具合の場合には、起動も通常遊技も可能である
ことから、日常の保守点検では不具合の発見が難しいと
いう問題がある。 2ー3 動作不能(リセット継続)状態へ移行してしま
う事例:リセット信号が接触不良や故障によって、喪失
する状態であると、常に有効(Low)状態になる。こ
のリセット信号の有効状態のままでは、時期を問わず
(停電処理時含む)リセットがかかり動作不能となる。
具合に基づく、初期状態や動作不能状態の原因は、現状
何処の基板が故障しているのか明確に判断することは難
しく、発見や修理に時間を要する。又、従来の技術で
は、ランプやアクチュエータ等の故障時に、次のような
修理コストの増大を招く不具合があった。
プ部品等が短絡故障をして、このランプの駆動電力を供
給するドライバーまで損傷させると、ドライバーが載置
されている制御基板を交換することになる。しかしなが
ら、この制御基板には、破損したドライバーの他に破損
の可能性が少ないマイクロコントローラ等も載置されて
おり、制御基板の交換では、交換する必要のない高価な
部品を含んだアッシー交換を強いることになる虞があっ
た。
トを高くしてしまう問題があった。本発明は、上述した
問題点を解決して、遊技機の点検整備費や維持コストの
低減を図ることを目的とする。
の遊技機は、指令作成手段が遊技を提供するための指令
を作成し、その指令を指令入力手段が入力し、駆動手段
がその入力した指令に対応した駆動電力を出力し、駆動
電力出力手段がその出力された駆動電力を作動手段に供
給する。これにより、指令作成手段が作成した指令に対
応した駆動電力が作動手段に加えられることで、指令作
成手段が意図する遊技の提供が行われる。
手段と、上記駆動電力出力手段とを載置する。従って、
作動手段の駆動は、駆動手段が供給する駆動電力で行わ
れることから、作動手段の不具合による影響は駆動手段
まで、或いは駆動電力出力手段までになり、仮にこれら
が破損や故障したとしても駆動基板を交換するだけで、
故障修理を行うことが可能になる。
段を修理することになっても、指令作成手段をそのまま
残して指令入力手段と、上記駆動手段と、上記駆動電力
出力手段とを載置した駆動基板だけ交換するだけで修理
が完了する。したがって、コンピュータなどの高価な装
置を備えることで、遊技を提供するための指令を出力す
ることが可能になる指令作成手段、例えば主基板やラン
プ制御基板のCPUやI/O等の周辺装置を備える部分
等は、故障が波及する虞が少なくなり、交換する必要が
なくなる。
される駆動基板、例えばコネクタやトランジスタ、トラ
ンジスタアレー、フォトカプラ等を載置した基板だけが
交換対象になる。これにより、小型の基板で、且つ安価
な部品の組み合わせで構成された基板を交換するだけで
修理が完了することから、修理の工数の低減と、部品費
の低減とを共に達成できて、遊技機の保守管理や維持費
の低減を図ることが出来るという極めて優れた効果を奏
する。
プ、LED、アクチュエータ、ソレノイド、又はモータ
であることを特徴とする請求項1に記載の遊技機を要旨
とする。これにより、ランプ、LED、アクチュエー
タ、ソレノイド、又はモータの故障が駆動手段に波及し
て、駆動手段を交換することになった場合に、故障した
ランプ、LED、アクチュエータ、ソレノイド、又はモ
ータと、コネクタやトランジスタ、トランジスタアレ
ー、フォトカプラ等を載置した駆動基板を交換するだけ
で修理が完了する。
ンプ制御基板等のCPUを載置した制御基板を交換する
必要がなくなる。又、アクチュエータ、ソレノイド、又
はモータを駆動制御する主基板や賞球制御基板などのC
PUを載置した制御基板を交換する必要がなくなる。
入力電流で大電流駆動を行う半導体集積回路であること
を特徴とする請求項1、又は請求項2に記載の遊技機を
要旨とする。これにより、作動手段の故障が駆動手段に
波及して、駆動手段を交換することになった場合に、微
小入力電流で大電流駆動を行う半導体集積回路、例えば
トランジスタアレイやフォトカプラ等を載置した基板を
交換するだけで修理が完了し、CPUを載置した制御基
板を交換する必要がなくなる。
マイクロコンピュータを備えることを特徴とする請求項
1ないし請求項3の何れかに記載の遊技機を要旨とす
る。これにより、作動手段の故障が駆動手段に波及し
て、駆動手段を交換することになった場合に、比較的安
価なトランジスタアレイやフォトカプラ等を載置した基
板を交換するだけで修理が完了し、CPUを備えるマイ
クロコンピュータ等の部品を備える制御基板を交換する
必要がなくなる。
の処理を行う処理手段と、該処理手段に電力と、信号と
を供給する電源供給手段とを備えた遊技機において、上
記処理手段に供給されている信号の状態を表す報知を行
う信号供給報知手段を備えることを要旨とする。
力と信号とを供給すると、処理手段が遊技を提供するた
めの処理を行う。一方、信号供給報知手段は、処理手段
に供給されている信号の状態を表す報知を行う。
状態が報知されることから、この信号が故障などの不具
合で供給されなくなった場合を、報知の状態から知るこ
とが可能になる。この結果、信号が喪失しても通常状態
では、遊技に殆ど影響を与えないタイプの停電信号やリ
セット信号が喪失したことを報知から簡単に知ることが
可能になる。つまり、信号系統の故障が発見し易くなっ
て、保守がし易くなるという効果を奏する。
されている電力の状態を表す報知を行う電力供給報知手
段を加えたことを特徴とする請求項5に記載の遊技機を
要旨とする。これにより、信号供給報知手段は、処理手
段に供給されている信号の状態を表す報知を行い、電力
供給報知手段は、処理手段に供給されている電力の状態
を表す報知を行う。
は、遊技に殆ど影響を与えないタイプの停電信号やリセ
ット信号が喪失したことを報知から簡単に知ることが可
能になると共に、電源が喪失しても通常状態では、遊技
に殆ど影響を与えないタイプのアクチュエータやブザー
の電源、又はバックアップ電源が喪失したことを報知か
ら簡単に知ることが可能になる。つまり、信号系統と、
電源系統の故障が発見し易くなって、保守がし易くなる
という効果を奏する。
ら上記処理手段に供給される信号は、該電源供給手段が
受電している電力の状態を表す停電信号であることを特
徴とする請求項5、又は請求項6に記載の遊技機を要旨
とする。これにより、処理手段に供給されている停電信
号の状態が報知されることから、この停電信号が故障な
どの不具合で供給されなくなったことを知ることが可能
になる。
に殆ど影響を与えず、信号の喪失の発見が難しい停電信
号の喪失を報知から簡単に知ることが可能になる。つま
り、停電信号の故障が発見し易くなって、保守がし易く
なるという効果を奏する。請求項8の遊技機は、上記電
源供給手段から上記処理手段に供給される信号が上記停
電信号に基づいて作成されるリセット信号であることを
特徴とする請求項5ないし請求項7の何れかに記載の遊
技機を要旨とする。
セット信号の状態が報知されることから、このリセット
信号が故障などの不具合で供給されなくなったことを知
ることが可能になる。この結果、喪失しても通常状態で
は、遊技に殆ど影響を与えず、信号の喪失の発見が難し
いリセット信号の喪失を報知から簡単に知ることが可能
になる。つまり、リセット信号の故障が発見し易くなっ
て、保守がし易くなるという効果を奏する。
段が発光表示を行うことを特徴とする請求項5ないし請
求項8の何れかに記載の遊技機を要旨とする。これによ
り、信号の有無を光で確認することが出来ることから、
周囲が騒音でうるさく音による報知が出来ない遊技場で
も確認が可能になる。
手段は、上記電源供給手段から上記処理手段に信号が供
給されている場合に報知を行うことを特徴とする請求項
5ないし請求項9の何れかに記載の遊技機を要旨とす
る。これにより、電源供給手段が信号を供給しなくなっ
たことを、報知から知ることが可能になり、電源供給手
段の故障が発見し易くなって、保守がし易くなると言う
効果を奏する。
る。図1は、パチンコ遊技を提供する遊技機5の主基板
1と、主基板1からの指令に基づいて賞品球の払出制御
を行う賞球制御基板3と、主基板1からの指令に基づい
て図柄の表示制御を行う図柄制御基板7と、主基板1か
らの指令に基づいて音響の出力制御を行う音声制御基板
9と、主基板1からの指令に基づいて発光制御を行うラ
ンプ制御基板11と、遊技球の発射制御を行う発射制御
基板13と、各基板に電源と、信号とを供給する電源基
板15との間のインタフェースに関するブロック図、図
2は、遊技機5の電気制御系のブロック図を示す。
は、外観の図示を省略するが遊技球が入賞口に入賞した
ら遊技球の賞品(賞品球)を払い出すと共に、興趣のあ
る画像や音響を出力するパチンコ遊技を提供するもので
あって、遊技機用のCPUを搭載した主基板1を中心に
して、以下に示すような基板等を備えている。
に示すように、主基板1、賞球制御基板3、図柄制御基
板7、音声制御基板9、ランプ制御基板11、発射制御
基板13、及び電源基板15を備えている。主基板1に
は、下記に内容を示すような入力スイッチ(入力SW)
16と、大入賞口SOL、普通電動役物SOLなどの出
力ソレノイド(出力SOL)18と、図柄確定回数、大
当り、大入賞口などの盤用外部端子板21と、補給球不
足スイッチ(補給球不足SW)23と、下受け皿満杯ス
イッチ(下受け皿満杯SW)25とが接続されている。
領域SW、大入賞口SW、普通図柄作動ゲートSW、普
通電動役物SW、普通入賞口SWなどが9ビットの信号
線によって、スイッチ信号(SW信号)を主基板1に供
給する。又、主基板1は、8ビットのデータ信号と、1
ビットのストローブ信号とを賞球制御基板3と、図柄制
御基板7と、音声制御基板9と、ランプ制御基板11と
に供給することにより、概ね以下に示すような処理を行
う。
データ信号と、ストローブ信号とに基づき、賞球SW1
(31)、賞球SW2(32)、貸球SW1(33)、
貸球SW2(34)、賞球モータ制御SW35、賞球モ
ータ37を利用して、遊技球を図示しない上皿に払い出
すと共に、1ビットの発射制御信号を発射制御基板13
に出力する。又、賞球制御基板3には、状態表示器46
が取り付けられ、枠用外部端子板41が接続される。枠
用外部端子板41には、賞球端子、球貸し端子、金枠開
放端子、内枠開放端子が設けられ、金枠開放SW43
と、内枠開放SW45とが接続されている。
てきたデータ信号と、ストローブ信号とに基づき、特別
図柄表示装置(特別図柄LCD)47と、普通図柄表示
装置(普通図柄7セグメントLCD)49とを利用し
て、遊技の特別図柄と、普通図柄とを表示する。
てきたデータ信号と、ストローブ信号とに基づき、スピ
ーカ51を利用して、遊技に係わる音響を出力する。ラ
ンプ制御基板11は、主基板1から送信されてきたデー
タ信号と、ストローブ信号とに基づいて、中継駆動基板
12に駆動信号を出力する。中継駆動基板12は、後述
する回路構成によって、入力した駆動信号に対応する駆
動電力を、LED・ランプなどの電飾53に供給する。
電飾53は、駆動電力によって、LED・ランプなどが
発光して、遊技に係わる電飾パターンを発生する。
信号を賞球制御基板3から入力し、タッチプレート61
と、発射停止SW63と、発射モータ65とに接続さ
れ、遊技球の発射を制御する。以上に概略を説明した主
基板1と、賞球制御基板3と、図柄制御基板7と、音声
制御基板9と、ランプ制御基板11と、発射制御基板1
3とには、電源基板15からのリセット信号線RSW
と、+5V電源供給線DGW5と、+12V電源供給線
DGW12とが接続されている。又、主基板1と、発射
制御基板13とには、+32V電源供給線DGW32が
接続され、ランプ制御基板11には、+24V電源供給
線DGW24が接続されている。
球制御基板3と、図柄制御基板7と、音声制御基板9
と、ランプ制御基板11と、発射制御基板13とを電源
基板15から一括して、リセットするためのものであっ
て、主として、電源供給開始時の初期化に用いられる。
Wと、バックアップ電源線BKWと、クリア信号線CS
Wとが主基板1と、賞球制御基板3とに接続されてい
る。停電信号線TSWと、バックアップ電源線BKW
と、クリア信号線CSWとが供給される主基板1と、賞
球制御基板3には、共に周知の遊技機用のセキュリティ
を考慮したマイクロコンピュータが備えられている。こ
のマイクロコンピュータには、CPU、ROM、RAM
が備えられている。RAMは、バックアップ電源線BK
Wが供給するバックアップ電源によって、+5V電源供
給線DGW5が供給する+5V電源の電力が低下した後
もデータが保持される。ここでは、バックアップ電源線
BKWに電力を供給する電源基板15は、遊技機5に供
給されていた電源が遮断されて後、20時間以上バック
アップ電源を供給する能力を有する。
主基板1と、賞球制御基板3と、図柄制御基板7と、音
声制御基板9と、ランプ制御基板11と、発射制御基板
13との間で、電源供給と信号供給とを行う構成を説明
する。なお、詳細な構成の説明は省略する。
板3と、図柄制御基板7と、音声制御基板9と、ランプ
制御基板11と、発射制御基板13とに、電源供給と信
号供給とを行うために、クリアSW121と、停電信号
作成回路123と、リセット信号作成回路125と、主
基板及び賞球制御基板用バックアップ電源作成回路12
7と、+5V、+12V電源作成回路131と、+24
V、+32V電源作成回路133とを備えている。
操作可能な位置に取り付けられている押しボタンスイッ
チ構造であって、電源基板15上に取り付けられてい
る。なお、押しボタン構造に替えて、所定の鍵によって
操作するキースイッチ構造としても良い。クリアSW1
21には、クリア信号線CSWが接続されている。クリ
ア信号線CSWは、主基板1と、賞球制御基板3とに接
続されている。接続先の詳細に関しては、後述する。
SWに接続され、後述する停電信号を主基板1と、賞球
制御基板3とに出力する。リセット信号作成回路125
は、リセット信号線RSWに接続され、後述するリセッ
ト信号を主基板1と、賞球制御基板3と、図柄制御基板
7と、音声制御基板9と、ランプ制御基板11と、発射
制御基板13とに出力する。
源作成回路127は、バックアップ電源線BKWに接続
され、後述するバックアップ電源を主基板1と、賞球制
御基板3とに出力する。+5V、+12V電源作成回路
131は、+5V電源供給線DGW5と、+12V電源
供給線DGW12とに接続され、後述する+5V電源
と、+12V電源とを主基板1と、賞球制御基板3と、
図柄制御基板7と、音声制御基板9と、ランプ制御基板
11と、発射制御基板13とに出力する。
は、+24V電源供給線DGW24と、+32V電源供
給線DGW32とに接続され、後述する+24V電源を
ランプ制御基板11に供給し、+32V電源を主基板1
と、発射制御基板13とに出力する。
V、+32V)やリセット信号等の供給を受ける主基板
1は、CPU,ROM,RAM等を備えたマイクロ制御
ユニット(MPU)71と、このMPU71に接続され
たシステムリセット回路141と、停電信号受信回路1
43と、クリア信号受信回路145と、ポート回路14
7と、ストローブ信号送信回路149と、データ信号送
信回路150とを備えている。
NMI端子153と、PORT端子157と、DATA
端子159とを備えている。なお、NMI端子153の
様に、「NMI」の文字の上のラインである、ローイネ
ーブルを示すラインは、図面にのみ記載し、明細書中で
は、記載を省略する。MPU71、83の端子の説明に
用いる各記号に関しては、特に説明のない限り米国ザイ
ログ社の商標「Z80」で表示されるマイクロプロセッ
サーの規格に準拠する。
RSWに接続されたシステムリセット回路141が接続
されており、システムリセット回路141を介して、リ
セット信号を入力する。なお、MPU71の動作の説明
に関しては、後述する。NMI端子153は、停電信号
線TSWに接続された停電信号受信回路143が接続さ
れており、停電信号受信回路143を介して、停電信号
を入力する。
Wに接続されたクリア信号受信回路145が接続されて
おり、クリア信号受信回路145を介して、クリア信号
を入力する。DATA端子159は、ポート回路147
を介して、ストローブ信号送信回路149と、データ信
号送信回路150とにデータを出力することによって、
賞球制御基板3と、図柄制御基板7と、音声制御基板9
と、ランプ制御基板11とを制御するためのストローブ
信号と、データ信号とを出力する。ストローブ信号は、
ストローブ信号線STBWに出力され、データ信号は、
データ信号線DATAWに出力される。
V)やリセット信号等の供給を受ける賞球制御基板3
は、CPU,ROM,RAM等を備えたマイクロ制御ユ
ニット(MPU)83と、このMPU83に接続された
システムリセット回路161と、停電信号受信回路16
3と、ストローブ信号受信回路165と、データ信号受
信回路167と、ポート回路169と、発射制御信号出
力回路171と、クリア信号受信回路177とを備えて
いる。
NMI端子175と、PORT端子181と、CLK/
TRG2端子179と、DATA端子183とを備えて
いる。RESET端子173は、リセット信号線RSW
に接続されたシステムリセット回路161が接続されて
おり、システムリセット回路161を介して、リセット
信号を入力する。なお、MPU83の動作の説明に関し
ては、後述する。
接続された停電信号受信回路163が接続されており、
停電信号受信回路163を介して、停電信号を入力す
る。CLK/TRG2端子179は、ストローブ信号線
STBWに接続されたストローブ信号受信回路165が
接続されており、ストローブ信号受信回路165を介し
て、ストローブ信号を入力する。
TAWに接続されたデータ信号受信回路167と、ポー
ト回路169とを介して、データ信号を入力する。又、
ポート回路169によって分岐されたデータ信号は、発
射制御信号出力回路171に接続されている。
V)やリセット信号等の供給を受ける図柄制御基板7
は、CPU,ROM,RAM等を備えたマイクロ制御ユ
ニット(MPU)182と、このMPU182に接続さ
れたシステムリセット回路184と、ストローブ信号受
信回路185と、データ信号受信回路187とを備えて
いる。
と、INT0端子191と、PORT端子193とを備
えている。RESET端子189は、リセット信号線R
SWに接続されたシステムリセット回路184が接続さ
れており、システムリセット回路184を介して、リセ
ット信号を入力する。なお、MPU182の動作の説明
に関しては、後述する。
STBWに接続されたストローブ信号受信回路185が
接続されており、ストローブ信号受信回路185を介し
て、ローイネーブルのストローブ信号を入力する。PO
RT端子193は、データ信号線DATAWに接続され
たデータ信号受信回路187を介して、データ信号を入
力する。
V)やリセット信号等の供給を受ける音声制御基板9
は、CPU,ROM,RAM等を備えたマイクロ制御ユ
ニット(MPU)231と、このMPU231に接続さ
れたシステムリセット回路233と、ストローブ信号受
信回路235と、データ信号受信回路237とを備えて
いる。
と、INT1端子241と、PORT端子243とを備
えている。RESET端子239は、リセット信号線R
SWに接続されたシステムリセット回路233が接続さ
れており、システムリセット回路233を介して、リセ
ット信号を入力する。なお、MPU231の動作の説明
に関しては、後述する。
STBWに接続されたストローブ信号受信回路235が
接続されており、ストローブ信号受信回路235を介し
て、ストローブ信号を入力する。PORT端子243
は、データ信号線DATAWに接続されたデータ信号受
信回路237を介して、データ信号を入力する。
V、+24V)やリセット信号等の供給を受けるランプ
制御基板11は、CPU,ROM,RAM等を備えたマ
イクロ制御ユニット(MPU)201と、このMPU2
01に接続されたシステムリセット回路203と、スト
ローブ信号受信回路205と、データ信号受信回路20
7とを備えている。
と、INT1端子211と、PORT端子213とを備
えている。RESET端子209は、リセット信号線R
SWに接続されたシステムリセット回路203が接続さ
れており、システムリセット回路203を介して、リセ
ット信号を入力する。なお、MPU201の動作の説明
に関しては、後述する。
STBWに接続されたストローブ信号受信回路205が
接続されており、ストローブ信号受信回路205を介し
て、ストローブ信号を入力する。PORT端子213
は、データ信号線DATAWに接続されたデータ信号受
信回路207を介して、データ信号を入力する。
V、+32V)やリセット信号等の供給を受ける発射制
御基板13は、電子制御回路を備えた発射制御回路25
1と、この発射制御回路251に接続されたリセット回
路253と、発射制御信号入力回路255とを備えてい
る。
SWに接続されたリセット回路253を介して、リセッ
ト信号を入力し、発射制御信号線HSSWに接続された
発射制御信号入力回路255を介して、発射制御信号を
入力する。次に、電源基板15の出力回路の具体的回路
構成の一例を図3に基づいて説明する。
て、作成した直流電源を出力端子部309に直接供給す
ると共に、生成した停電信号とリセット信号とを出力バ
ッファ部307を介して、出力端子部309に供給す
る。尚、出力端子部309と、出力バッファ部307に
直流電源と、停電信号と、リセット信号とを供給する回
路の図示は省略する。
クタ361と、図柄用コネクタ363と、発射用コネク
タ365と、賞球用コネクタ367と、主基板用コネク
タ369とを備えており、出力バッファ部307を構成
する3ステートバッファIC(351)の出力端子35
2から出力された停電信号が賞球用コネクタ367の賞
ー停電信号端子371と、主基板用コネクタ369の主
ー停電信号端子373とに供給され、リセット信号がラ
ンプ・音声用コネクタ361のラーリセット信号端子3
81と、音ーリセット信号端子382と、図柄用コネク
タ363の図ーリセット端子383と、発射用コネクタ
365の発ーリセット端子385と、賞球用コネクタ3
67の賞ーリセット端子387と、主基板用コネクタ3
69の主ーリセット端子389とに供給されている。
号は、3ステートバッファIC(351)の出力端子3
52から出力されて、賞球用コネクタ367の賞ークリ
ア信号端子391と、主基板用コネクタ369の主ーク
リア信号端子393とに接続されている。
出力端子(1Y1〜2Y4)352と出力端子部309
との間には、抵抗値が220オームの保護抵抗器R1
9、R20、R21、R22、R23、R24、R2
5、R26、R27、R28が介挿されている。この保
護抵抗器R19〜R28は、電源基板15の出力信号ラ
インである出力端子部309から静電気が侵入した場合
に、3ステートバッファIC(351)が破壊されるこ
とを防止するために用いられる。
扱中に、電源基板15の出力信号ラインから、静電気が
侵入して、電源基板15のICが破壊されると言うこと
が防止される。尚、出力ラインの保護抵抗器は、主基板
1と、賞球制御基板3と、図柄制御基板7と、音声制御
基板9と、ランプ制御基板11と、発射制御基板13と
にも同様に取り付けられている。
ネクタ361には、詳細な説明を省略するが+5V−a
電源と、+12V電源と、+24V電源とが接続されて
いる。図柄用コネクタ363には、詳細な説明を省略す
るが+5V−a電源と、+12V電源とが接続されてい
る。発射用コネクタ365には、詳細な説明を省略する
が+5V−a電源と、+12V電源と、+32V電源と
が接続されている。賞球用コネクタ367には、詳細な
説明を省略するが+5V−a電源と、+5V−b電源
と、+12V電源とが接続されている。主基板用コネク
タ369には、詳細な説明を省略するが+5V−a電源
と、+5V−b電源と、+12V電源と、+32V電源
とが接続されている。
ネクタ361と、図柄用コネクタ363と、発射用コネ
クタ365と、賞球用コネクタ367と、主基板用コネ
クタ369とは、図1や図2に示すように、主基板1
と、賞球制御基板3と、図柄制御基板7と、音声制御基
板9と、ランプ制御基板11と、発射制御基板13とに
接続され、電源や停電信号、及びリセット信号等を供給
する。
信号、及びリセット信号等の供給を受ける主基板1は、
図4に示すように、コネクタ401が図示しない電源・
信号ハーネスによって、主基板用コネクタ369に接続
され、入力した停電信号やリセット信号に所定の処理を
施した後、MPU71に供給する。図4は、主基板1の
MPU71にデータを入力する構成を主に示す。
号端子403は、ノイズフィルタ・波形整形部405
と、CLRSW線407と、図示しない入力バッファ等
を経由して、MPU71のDATA端子159のD6端
子に接続されている。尚、DATA端子159への接続
の図示は省略する。これにより、クリアSW121がO
N操作されると、D6端子に低レベルのクリア信号の供
給が行われることになる。
後述する処理でモニタされRAMの初期化の切っ掛けに
される。コネクタ401の主ー停電信号端子411は、
信号供給表示器501と、ノイズフィルタ・波形整形部
413とを経由して、MPU71のNMI端子153に
接続されている。
子411に接続されたLED503と、接地回路に接続
された抵抗器505とから構成され、主ー停電信号端子
411がHiレベルになると、発光し、Lowレベルに
なると消灯する。従って、信号供給表示器501の発光
状態によって、停電信号がHiレベルになっているか、
Lowレベルになっているかを目視によって確認するこ
とが可能である。この結果、信号供給表示器501が発
光していれば、電源基板15から主基板1に停電信号を
供給する経路が正常に機能していることが確認される。
の供給を受けたプルアップ抵抗器415によって、+5
Vにプルアップされている。ノイズフィルタ・波形整形
部413は、EMIフィルタエレメント417と、R−
C型のローパスフィルタ419と、2個のシュミットイ
ンバータ421、423とから構成され、コネクタ40
1から入力した停電信号の波形整形処理を行う。
電信号が殆ど遅れることなく、ノイズ分を含まず、且つ
0レベルと+5Vレベルとに、2値化されてMPU71
のNMI端子153に供給される。コネクタ401の主
ーリセット信号端子431は、信号供給表示器511
と、ノイズフィルタ433と、遅延・波形整形部435
とを経由して、リセット信号生成部437に接続されて
いる。
号端子431に接続されたLED513と、接地回路に
接続された抵抗器515とから構成され、主ーリセット
信号端子431がHiレベルになると、発光し、Low
レベルになると消灯する。従って、信号供給表示器51
1の発光状態によって、リセット信号がHiレベルにな
っているか、Lowレベルになっているかを目視によっ
て確認することが可能である。この結果、信号供給表示
器511が発光していれば、電源基板15から主基板1
にリセット信号を供給する経路が正常に機能しているこ
とが確認される。ノイズフィルタ433は、EMIフィ
ルタエレメント439と、R−C型のローパスフィルタ
441とから構成されている。
ットインバータ443、445で構成される波形整形部
447と、2個のシュミットインバータ451、453
と、このシュミットインバータ451、453の間に介
挿された方向性充放電回路455とで構成された遅延回
路部457と、これらの出力のANDを出力するAND
回路459とから構成されている。
電源基板15に供給されていたAC24Vがダウンした
場合に、低レベルになり、AC24Vの供給が再開され
ると高レベルになるリセット信号を入力して、以下に示
すような動作を行う。 波形整形部447は、リセット信号を僅かの遅れだけ
でAND回路459にそのまま伝達する。
定時間の遅れを加えてAND回路459に供給する。 AND回路459は、波形整形部447から出力され
た信号と、遅延回路部457から出力された信号とのA
NDの信号をリセット信号生成部437と、バッファI
C(461)とに供給する。
は、リセット信号が低レベルになるとほぼ同時に低レベ
ルになり、リセット信号が高レベルになると、所定の遅
れ時間の後高レベルになる信号が出力され、リセット信
号生成部437と、バッファIC(461)とに供給さ
れる。
延回路部457は、リセット信号に所定の遅れ(約30
0msの遅れ)を付加するが、この遅れは、設計事項で
あり、遊技機の諸元や設計思想に基づいて、適宜設定さ
れる。この様に立ち上がりが約300ms遅れるリセッ
ト信号は、リセット信号生成部437のシフトレジスタ
473のS/L端子(シフト・ロード端子)465に供
給され、以下に示すように、このシフトレジスタ473
で、MPU71用のリセット信号にされてQH端子46
9から出力され、MPU71のRESET端子151に
供給される。
ジスタ473は、12MHzの発信回路部475から入
力した信号を分周する分周回路部471から所定の周波
数の信号をCK端子(クロック入力端子)481に入力
し、パラレル入力端子483から予め設定されているデ
ータを入力し、QH端子469からシリアル信号をMP
U71に出力する。
は、リセット信号が立ち上がると、所定のシリアルコー
ドのリセット信号をRESET端子151に供給する。
これにより、MPU71はリセットされる。つまり、電
源基板15から出力されたリセット信号の立ち上がりか
ら、遅延回路部457で付加された遅れ時間(約300
ms)後に、主基板1のMPU71は、リセットされ、
再起動される。
制御基板3のMPU83と、図柄制御基板7のMPU1
82と、音声制御基板9のMPU231と、ランプ制御
基板11のMPU201と、発射制御基板13の発射制
御回路251とにも電源基板15からリセット信号が加
えられるが、これらには遅延回路部457に相当するも
のは設けられておらず、リセット信号に殆ど遅れが付加
されることなくMPU83、182、231、201、
や発射制御回路251に加えられる。
図柄制御基板7のMPU182と、音声制御基板9のM
PU231と、ランプ制御基板11のMPU201と、
発射制御基板13の発射制御回路251は、主基板1の
MPU71より約300msだけ早くリセットすること
が可能になる。
号やストローブ信号を出力するまでに、賞球制御基板3
と、図柄制御基板7と、音声制御基板9と、ランプ制御
基板11と、発射制御基板13とは、稼働状態になって
おり、主基板1から出力されたデータ信号やストローブ
信号を漏らすことなく入力する状態になる。
ら出力されるデータ信号やストローブ信号は、図示しな
いポート回路IC等で出力先別(例えば賞球制御基板3
用や図柄制御基板7用など)に分けられ、その後、図示
しないバッファIC、ラッチIC、保護抵抗や保護回路
などを経由して、図示しないコネクタに供給され、賞球
制御基板3と、図柄制御基板7と、音声制御基板9と、
ランプ制御基板11と、発射制御基板13とに出力され
る。
セット信号は、図示しないポート回路ICに供給され、
これをリセットする。コネクタ401の+5V端子52
1には、信号供給表示器523が接続されている。この
信号供給表示器523は、+5V端子521に接続され
たLED525と、接地回路に接続された抵抗器527
とから構成され、+5V端子521に+5V電源が供給
されていると、発光し、+5V電源が低下すると消灯す
る。従って、信号供給表示器523の発光状態によっ
て、+5V電源が、適切に供給されているかを目視によ
って確認することが可能である。
は、信号供給表示器533が接続されている。この信号
供給表示器533は、+12V端子531に接続された
LED535と、接地回路に接続された抵抗器537と
から構成され、+12V端子531に+12V電源が供
給されていると、発光し、+12V電源が低下すると消
灯する。従って、信号供給表示器533の発光状態によ
って、+12V電源が、適切に供給されているかを目視
によって確認することが可能である。
は、信号供給表示器543が接続されている。この信号
供給表示器543は、+32V端子541に接続された
LED545と、接地回路に接続された抵抗器547と
から構成され、+32V端子541に+32V電源が供
給されていると、発光し、+32V電源が低下すると消
灯する。従って、信号供給表示器543の発光状態によ
って、+32V電源が、適切に供給されているかを目視
によって確認することが可能である。
データを入力するコネクタ401と電源やデータの入力
回路との間に、EMIフィルタエレメントNF1、NF
2、NF3、NF6、417、439が介挿され、主基
板1にノイズが侵入することを防止している。
は、+5V電源のノイズ対策用に介装され、+5Vーa
電源と、+5Vーc電源とにノイズが混入することを防
止する。EMIフィルタエレメントNF3は、+12V
電源のノイズ対策用に介装され、+12V電源にノイズ
が混入することを防止する。EMIフィルタエレメント
NF6は、クリア信号にノイズが混入することを防止す
る。EMIフィルタエレメント417は、停電信号にノ
イズが侵入することを防止し、EMIフィルタエレメン
ト439は、リセット信号にノイズが侵入することを防
止する。
御基板3と、図柄制御基板7と、音声制御基板9と、ラ
ンプ制御基板11と、発射制御基板13などの電源やデ
ータの入力部分に同様に取り付けられ、電源やデータ信
号に混入して侵入するノイズを除去する。
を入力する入力回路に、ESR(等価直列抵抗)が低
く、且つ温度特性の優れた電解コンデンサC4OSC、
C3OSC、C2OSC、C1OSC(SANYO製O
S−CON、有機半導体結晶を電解液の替わりに含浸し
たコンデンサ、電導度が300〜3000ms/cm)
が取り付けられて、電源から主基板1にノイズが侵入す
ることを防止している。
OSC、C2OSC、C1OSCは、インピーダンスの
周波数特性が理想のカーブを描き、しかも電導度が高
く、かつ温度が上昇しても電導度が変化しないことか
ら、電源に混入してきたノイズを良く吸収すると共に、
このノイズの吸収特性が温度が上昇しても殆ど低下する
ことはない。
源のノイズ対策用に取り付けられ、+32V電源にノイ
ズが混入することを防止する。電解コンデンサC3OS
Cは、+12V電源のノイズ対策用に取り付けられ、+
12V電源にノイズが混入することを防止する。電解コ
ンデンサC2OSC、C1OSCは、+5V電源のノイ
ズ対策用に取り付けられ、+5V−a電源、+5V−c
電源にノイズが混入することを防止する。
制御基板3と、図柄制御基板7と、音声制御基板9と、
ランプ制御基板11と、発射制御基板13などの電源の
入力部分に同様に取り付けられ、電源に混入して侵入す
るノイズを除去する。尚、MPU71の出力側の詳細な
図示と説明は省略する。
継駆動基板12の構成を図10に基づいて説明する。ラ
ンプ制御基板11は、主基板1から送信されてきたデー
タ信号と、ストローブ信号とに基づいて、LED・ラン
プなどの電飾53に所定の電飾パターンを発光をさせる
駆動信号を図1に示すMPU201によって生成して出
力する。このためMPU201の図示を省略する出力ポ
ートには、図示しないバッファICを経由して、図2に
示す出力コネクタ11Aが取り付けられている。
12Aが取り付けられている。この入力コネクタ12A
と、出力コネクタ11Aとの間には、信号ケーブル12
Bが介装され、駆動信号がランプ制御基板11から中継
駆動基板12に伝送される。中継駆動基板12は、駆動
信号を入力して+24V電球負荷のオンオフを行う駆動
IC(551)、553、555、557、559と、
駆動信号を入力して+12VのLED負荷のオンオフを
行うトランジスタアレイ561、563、565と、+
24Vランプ用の出力コネクタ567と、+12VLE
D用の出力コネクタ569とを備えている。入力コネク
タ12Aは、駆動IC(551)、553、555、5
57、559の入力と、トランジスタアレイ561、5
63、565の入力とに接続されている。これにより、
入力コネクタ12Aに入力した駆動信号は、駆動IC
(551)、553、555、557、559と、トラ
ンジスタアレイ561、563、565とに供給され
る。各端子間の接続に関しては、詳細の説明を省略す
る。
は、+24V端子571と、大当り用ランプ1端子57
2と、大当り用ランプ2端子573と、賞球用ランプ端
子574と、異常用ランプ端子575と、リーチ用ラン
プ端子576とを備えている。+24V端子571は、
+24V電源回路に接続され、大当り用ランプ1端子5
72は、駆動IC(551)の出力に接続され、大当り
用ランプ2端子573は、駆動IC(553)の出力に
接続され、賞球用ランプ端子574は、駆動IC(55
5)の出力に接続され、異常用ランプ端子575は、駆
動IC(557)の出力に接続され、リーチ用ランプ端
子576は、駆動IC(559)の出力に接続されてい
る。これにより、+24Vランプ用の出力コネクタ56
7に接続されたランプなどは、駆動IC(551)、5
53、555、557、559によって駆動され、ラン
プ制御基板11から送られてきた駆動信号に基づいて、
点灯消灯が制御される。
は、+12V端子581と、LED1端子582と、L
ED2端子583と、LED3端子584と、LED4
端子585と、LED5端子586と、LED6端子5
87と、LED7端子588と、LED8端子589
と、LED9端子590と、特図用保留LED1端子5
91と、特図用保留LED2端子592と、特図用保留
LED3端子593と、特図用保留LED4端子594
と、普図用保留LED1端子595と、普図用保留LE
D2端子596と、普図用保留LED3端子597と、
普図用保留LED4端子598とを備えている。+12
V端子581は、+12V電源回路に接続され、LED
1端子582は、トランジスタアレイ561の出力に接
続され、LED2端子583は、トランジスタアレイ5
61の出力に接続され、LED3端子584は、トラン
ジスタアレイ561の出力に接続され、LED4端子5
85は、トランジスタアレイ561の出力に接続され、
LED5端子586は、トランジスタアレイ561の出
力に接続され、LED6端子587は、トランジスタア
レイ563の出力に接続され、LED7端子588は、
トランジスタアレイ563の出力に接続され、LED8
端子589は、トランジスタアレイ563の出力に接続
され、LED9端子590は、トランジスタアレイ56
3の出力に接続され、特図用保留LED1端子591
は、トランジスタアレイ565の出力に接続され、特図
用保留LED2端子592は、トランジスタアレイ56
5の出力に接続され、特図用保留LED3端子593
は、トランジスタアレイ565の出力に接続され、特図
用保留LED4端子594は、トランジスタアレイ56
5の出力に接続され、普図用保留LED1端子595
は、トランジスタアレイ565の出力に接続され、普図
用保留LED2端子596は、トランジスタアレイ56
5の出力に接続され、普図用保留LED3端子597
は、トランジスタアレイ565の出力に接続され、普図
用保留LED4端子598は、トランジスタアレイ56
5の出力に接続されている。
クタ569に接続されたLEDなどは、トランジスタア
レイ561、563、565によって駆動され、ランプ
制御基板11から送られてきた駆動信号に基づいて、点
灯消灯が制御される。以上のランプ制御基板11に接続
された中継駆動基板12は、主基板1、又はランプ制御
基板11が作成した駆動信号がランプやLED等の電飾
53に加えられることで、主基板1、又はランプ制御基
板11が意図する電飾パターンの提供が行われる。
Aと、+24Vランプ用の出力コネクタ567と、+1
2VLED用の出力コネクタ569と、駆動IC(55
1)、553、555、557、559と、トランジス
タアレイ561、563、565とを載置する。
12が供給する駆動電力で行われることから、電飾53
の不具合による影響は中継駆動基板12まで、或いは駆
動IC(551)、553、555、557、559
と、トランジスタアレイ561、563、565までに
なり、仮にこれらが破損や故障したとしても中継駆動基
板12を交換するだけで、故障修理を行うことが可能に
なる。
12を修理することになっても、主基板1、又はランプ
制御基板11をそのまま残して中継駆動基板12だけ交
換するだけで修理が完了する。したがって、コンピュー
タなどの高価な装置を備えることで、遊技を提供するた
めの指令を出力することが可能になる主基板1、又はラ
ンプ制御基板11のCPUやI/O等の周辺装置を備え
る部分は、故障の波及を受けることはなく、この高価な
部分を交換することなく故障が波及した部分だけを交換
することが可能になる。つまり、比較的安価な部品で構
成される中継駆動基板12、例えばコネクタやトランジ
スタ、トランジスタアレー、フォトカプラ等を載置した
基板だけの交換で修理を完了することが出来る。
み合わせで構成された基板を交換するだけで修理が完了
することから、修理の工数の低減と、部品費の低減とを
共に達成できて、遊技機の維持費の低減を図ることが出
来るという極めて優れた効果を奏する。
23、533、543によって状態が表示される(電源
基板15の)電源や信号の動作状態を説明する。図5
は、電源基板15の起動と停止タイミング図である。電
源基板15の入力電源と、出力電源と、出力信号である
AC24V、+24V、+32V、+12V、+5V、
バックアップ電源、リセット信号、停電信号は、図5の
状態説明〜で表1に示す様な状態を示すように、電
源基板15は、諸元や仕様が設定されている。
されてから、で示すように150ms経過すると停電
信号が低レベル(有効)から高レベル(無効)に変化
し、で示すようにこの状態が更に10ms継続する
と、リセット信号が低レベル(有効)から高レベル(無
効)に変化する。
以下の瞬断の場合には、停電がなかったことにされる。
で示すように、AC24V電源の供給が10ms以上
ない場合には、停電信号が高レベルから低レベルに変化
する。で示すように停電信号が高レベルから低レベル
に変化後70ms以上AC24Vの供給がない場合に
は、リセット信号が高レベルから低レベルに変化する。
0msの間は、+12Vと+5Vの電源供給が維持され
る。で示すようにリセット信号が低レベルに変化され
てから20時間は、バックアップ電源の供給が維持され
る。
ング図であって、AC24Vの停電が10ms以上で、
停電処理の70ms以内にAC24Vが復帰した場合
(図5では、「10ms以上70ms未満の停電時」と
記載)の状態を示す。電源基板15の入力電源と、出力
電源と、出力信号であるAC24V、+24V、+32
V、+12V、+5V、バックアップ電源、リセット信
号、停電信号は、図6の状態説明〜丸数字の11で表
2に示す様な状態を示すように、電源基板15は、諸元
や仕様が設定されている。
がなくなってから10ms経過すると停電信号が高レベ
ルから低レベルに変化する。AC24V電源の供給が1
0ms以上ない場合には、に示すように、停電処理用
の70msが強制的に実行され、70msの経過時点
で、リセット信号が高レベルから低レベルにされる。し
かしながら、リセット信号が低レベルになる前に、AC
24V電源の供給が復帰した場合には、に示すよう
に、リセット信号が低レベルになってから150msの
経過後、先ず停電信号が低レベルから高レベルにされ、
その10ms後にリセット信号が低レベルから高レベル
にされる。尚、〜に示す「150ms」は、電源が
安定したかどうかを監視するためのの時間で、必ずし
も、「150ms]でなければならないと言うわけでは
ない。
ング図であって、一連動作での各制御基板の状態を示
す。電源基板15の入力電源と、出力電源と、出力信号
であるAC24V、+24V、+32V、+12V、+
5V、バックアップ電源、リセット信号、停電信号は、
図7の状態説明〜丸数字の12で表3に示す様な状態
を示すように、各制御基板である主基板1、賞球制御基
板3、図柄制御基板7、音声制御基板9、ランプ制御基
板11、発射制御基板13は、諸元や仕様が設定されて
いる。
ようにリセット信号が無効(高レベル)になってから、
300ms以上経過してから起動され、他の賞球制御基
板3、図柄制御基板7、音声制御基板9、ランプ制御基
板11、発射制御基板13は、リセット信号が無効にな
ってから300msが経過するまでに起動される。
が開始された場合には、主基板1に備えられた、リセッ
ト信号に300msの遅延を付加する遅延回路部457
により、先ず、主基板1以外の他の基板、つまり賞球制
御基板3、図柄制御基板7、音声制御基板9、ランプ制
御基板11、発射制御基板13が起動されて、主基板1
から送られてくる指令コマンド等のデータを受信する準
備が完了し、次いで、主基板1の起動が完了して、主基
板1から、各基板への指令コマンドの送信が行われる。
なってから10ms経過すると停電信号が高レベルから
低レベルに変化する。AC24V電源の供給が10ms
以上ない場合には、に示すように、停電処理用の70
msが強制的に実行され、70msの経過時点で、リセ
ット信号が高レベルから低レベルにされる。以後、に
示すように、バックアップ電源が供給されているバック
アップ期間になる。
した場合には、に示すように、150msの経過後、
丸数字の10に示すように、先ず停電信号が有効(低レ
ベル)から無効(高レベル)にされ、その10ms後に
リセット信号が有効(低レベル)から無効(高レベル)
にされる。
と、賞球制御基板3とは、リセット信号が入力される
と、先ずセキュリティチェックが行われるセキュリティ
チェック時間があり、その後初期化設定又は停電復帰処
理を行って、コマンド送信開始(主基板1)、又はコマ
ンド受信(賞球制御基板3)を行う。主基板1がコマン
ド送信を開始する前に、賞球制御基板3は、確実にコマ
ンド受信可能になるように遅延回路部457の諸元(こ
こでは遅延時間が約300msになる特性)が設定され
ている。
3の保安機能の向上と、信頼性の向上とを図り、かつ主
基板1から賞球制御基板3へ信号が確実に伝達されるこ
とを保証することで情報伝達の信頼性の向上とを図って
いる。又、図柄制御基板7と、音声制御基板9と、ラン
プ制御基板11は、リセット信号が入力されると、先ず
初期設定を行って、コマンド受信可能になる。即ち、こ
れら図柄制御基板7と、音声制御基板9と、ランプ制御
基板11は、主基板1がコマンド送信を開始する前に、
確実にコマンド受信可能になる。
たように電源や信号が推移し、これらが高レベルの状態
のときに、信号供給表示器501、511、523、5
33、543が点灯する。従って、この図5〜図7及び
表1〜表3を参照して、信号供給表示器501、51
1、523、533、543の点灯状態を観察すること
で、主基板1に入力する電源や信号の異常を知ることが
可能になる。
3、533、543とほぼ同様の信号供給表示器を賞球
制御基板3、図柄制御基板7、音声制御基板9、ランプ
制御基板11、中継駆動基板12、発射制御基板13の
電源や信号の入力部分に取り付けても良い。この様に構
成することで、これらの基板に入力する電源や信号の有
無を報知することが可能になり、異常を発見することが
可能になる。
る制御を説明する。図8は、電源投入時に主基板1によ
って実行される電源投入処理ルーチンのフローチャート
である。この電源投入処理ルーチンは、リセット信号の
立ち上がり時(低レベル状態から高レベル状態になった
とき)にMPU71(例えばエルイーテック製LE20
80A−PA)で起動されるものであって、概ねクリア
信号の有効、無効の判断及び処理と、電源の投入時の判
断及びRAMの初期化と、電源断時の状態への復旧処理
とを行う。
上がりによるシステムリセットの発生後、セキュリティ
チェックを行った後、0000Hから処理がスタートす
ることにより、起動される。この電源投入処理では、先
ず、スタック・ポインタに8000Hを設定し(S10
0)、次いでマスカブル割込みの設定を行う割込みモー
ドを設定してから(S110)、CPU内蔵RAM(M
PU71が備えるRAM)のアクセスを許可し(S12
0)、次にMPU71(例えばエルイーテック製LE2
080A−PA内蔵のウオッチドッグタイマ)のウオッ
チドッグタイマの初期設定を行う(S130)。尚、S
110のマスカブル割込みの設定では、CTC割込みの
設定を行い、2ms毎にマスカブル割込みが発生するよ
うになる。これにより、所定番地のタイマーINT処理
が2ms毎に起動されるようになる。又、ノンマスカブ
ル割込みは、NMI端子153に停電信号が入力するこ
とにより発生し、所定番地の停電検出時処理が起動され
るようになる。
モードレジスタに所定の値(例えば87H)を設定する
ことで、設定したタイムアウト時間内にリスタート出来
ない場合に、ユーザーリセットが発生するようにする。
このユーザーリセットが発生すると、処理が0000H
に移行する。つまり、図8の電源投入処理が起動され
る。
0)、次に主ークリア信号をチェックして(S14
0)、OFF、即ちクリア信号が有効であるならば、R
AMのクリアを望んでいると判断して、RAMを全てク
リアする処理(S180)に移行する。
0)で、OFFでないと判断した場合、即ちクリア信号
が無効である場合には、次に電源断の発生情報をチェッ
クして(S150)、正常でなければ、即ちRAMに電
源断の発生情報が設定されていない場合には、電源投入
時と判断して、RAMを全てクリアする処理(S18
0)に移行する。
50)、正常であると判断された場合には、次にRAM
のチェックサムを算出して(S160)、正常であるか
チェックし(S170)、正常でなければ、電源断復旧
時であるが、RAMの内容が完全には保護されていなく
て、一部が破壊され、電源断時の状態には戻すことが出
来ないと判断して、RAMを全てクリアする処理(S1
80)に移行する。
源断時の状態に戻すことが可能であると判断して、後述
する電源断時の処理(S220〜S300)を実行す
る。上記S140〜S170で、RAMを全てクリアす
る処理(S180)を行う必要があると判断された場合
には、そのクリア処理の実行後、RAMに初期値を設定
し(S190)、次いでCPCを2ms周期のインター
バルタイマとして設定、及び割込みモード2使用のため
の割込みベクトルアドレスの設定などのCPU周辺デバ
イスの初期設定を行って(S200)、マスカブル割込
みを使用するために割込み許可を設定後(S210)、
図8の電源投入処理から、図示を省略する遊技開始処理
に処理を移行する。
ない場合、或いは戻す必要がない場合には、そのままR
AMの初期化などの処理だけを行って、完全に初期化さ
れた状態から遊技を開始する。一方、電源断時点の状態
に戻す処理を行うことが可能、或いは必要と判断した場
合には、先ず電源断時のスタック・ポインタの復帰を行
い(S220)、次いで賞球制御基板3への指令状態を
電源断時の状態に戻す処理である出力データ及び制御信
号のポートを電源断時の状態に戻す処理を行って(S2
30)、その後、図柄制御基板7と、音声制御基板9
と、ランプ制御基板11とを復旧する電源断復旧時のコ
マンドを作成して、送信する処理を行う(S240)。
る伝送データは、例えば停電の直前の時点が「05H」
であった場合には、停電中でバックアップされている時
点では、「00H」になる。又、この停電中でバックア
ップされている時点では、内蔵RAMにポートに「05
H」が出力されていたと記憶されている。
板1はポートを「05H」にする。このポートの状態
は、賞球制御基板3で参照され、賞球制御基板3による
主基板1の停電からの復帰が完了したことの確認に用い
られる。図8に戻って、次いで、普通電動役物及び第1
種特別電動役物を電源断時の状態に戻し(S250)、
電源が断されたことを記憶する電源断の発生情報をクリ
アする(S260)。この電源断の発生情報のクリア
で、電源が断されたことに関する情報の記録が削除され
る。
述したS200の処理とほぼ同様のCPU周辺デバイス
の初期設定を行い(S270)、次いで復帰したスタッ
ク・ポインタによりCPUのレジスタを復帰後(S28
0)、電源断時の割込み許可/禁止状態をチェックして
(S290)、電源断時に割込み許可状態であった場合
には、割込み許可をし(S300)、電源断時に割込み
禁止状態であった場合には、そのまま、処理を電源断時
の番地へ移行する。
状態に戻され、電源断時の続きの処理を実行する。以上
に説明した図8の電源投入処理により、電源断時の状態
に戻すことが可能な場合、又は戻す必要がある場合に
は、遊技機5の状態が電源が断されたその時の状態にま
で戻され、続きを実行し、一方電源断時の状態に戻すこ
とが出来ない場合、又は戻すことが要求されていない場
合には、初期化された状態から遊技の実行が開始され
る。
って実行される電源投入時処理ルーチンのフローチャー
トである。この電源投入時処理ルーチンは、リセット信
号の立ち上がり時(低レベル状態から高レベル状態にな
ったとき)にMPU83(例えばエルイーテック製LE
2080A−PA)で起動されるものであって、概ねク
リア信号の有効、無効の判断及び処理と、電源の投入時
の判断及びRAMの初期化と、電源断時の状態への復旧
処理とを行う。
上がりによるシステムリセットの発生後、セキュリティ
チェックを行った後、0000Hから処理がスタートす
ることにより、起動される。この電源投入処理では、先
ず、スタック・ポインタに8000Hを設定し(S20
00)、次いでマスカブル割込みの設定を行う割込みモ
ードを設定してから(S2010)、CPU内蔵RAM
(MPU83が備えるRAM)のアクセスを許可し(S
2020)、次いでCTCを1ms周期のインターバル
タイマとして設定、及び割込みモード2使用のための割
込みベクトルアドレスの設定、及びPIOを入力ポート
として設定するなどのCPU周辺デバイスの初期設定を
行う(S2030)。
ブル割込みの設定で、CTC割込みの設定を行い、1m
s毎にマスカブル割込みが発生するようになる。これに
より、所定番地のタイマーINT処理が1ms毎に起動
されるようになる。尚、ノンマスカブル割込みは、NM
I端子175に停電信号が入力することにより発生し、
所定番地の停電検出時処理が起動されるようになる。
040)、OFF、即ちクリア信号が有効であるなら
ば、RAMのクリアを望んでいると判断して、RAMを
全てクリアする処理(S2080)に移行する。又、賞
ークリア信号のチェック(S2040)で、OFFでな
いと判断した場合、即ちクリア信号が無効である場合に
は、次に電源断の発生情報をチェックして(S205
0)、正常でなければ、即ちRAMに電源断の発生情報
が設定されていない場合には、電源投入時と判断して、
RAMを全てクリアする処理(S2080)に移行す
る。
050)、正常であると判断された場合には、次にRA
Mのチェックサムを算出して(S2060)、正常であ
るかチェックし(S2070)、正常でなければ、電源
断復旧時であるが、RAMの内容が完全には保護されて
いなくて、一部が破壊され、電源断時の状態には戻すこ
とが出来ないと判断して、RAMを全てクリアする処理
(S2080)に移行する。
源断時の状態に戻すことが可能であると判断して、後述
する電源断時の処理(S2100〜S2160)を実行
する。上記S2040〜S2070で、RAMを全てク
リアする処理(S2080)を行う必要があると判断さ
れた場合には、そのクリア処理の実行後、マスカブル割
込みを使用するために割込み許可を設定後(S209
0)、図示を省略する払出制御開始に処理を移行する。
ない場合、或いは戻す必要がない場合には、そのままR
AMの初期化などの処理だけを行って、完全に初期化さ
れた状態から払い出し制御を開始する。一方、電源断時
点の状態に戻す処理を行うことが可能、或いは必要と判
断した場合には、先ず電源断時のスタック・ポインタの
復帰を行い(S2100)、次いで払い出し停止状態に
設定し(S2110)、電源断の発生情報をクリアして
(S2120)、ポート(84H)の状態が電源断時に
格納した状態と同じか判断し(S2130)、ポート
(84H)の状態が電源断時と同じになるまで待機す
る。
の状態に復帰して、伝送データを例えば「05H」にす
る。これを、賞球制御基板3のポートは、入力して、図
示を省略する電源断時処理で格納し、保存しておいたポ
ート(84H)の状態と対比して、同一であれば、ポー
ト(84H)の状態が電源断時に格納した状態と同じで
あると判断する。そして、次の処理に移行する。
態と対比して、同一にならない場合には、S2130の
待機状態が継続される。この場合には、内蔵するウオッ
チドッグタイマが例えば、イネーブルタイムアウト時間
が「1425ms」に設定されていれば、このイネーブ
ルタイムアウト時間が経過した時点で、ユーザーリセッ
トが発生する。
H番地のWDTクリアレジスタに例えば、「55H」
「AAH」「33H」の順にコントロールワードが書き
込まれて、ウオッチドッグタイマがクリアされ、リスタ
ートされる。即ち、停電からの復帰時に主基板1か賞球
制御基板3の何れかに不具合があって、主基板1と賞球
制御基板3との間に、不一致が発生した場合には、ウオ
ッチドッグタイマの働きによって、賞球制御基板3がリ
セットされ、主基板1からの指令に従うように処理され
る。
致がなく、停電の発生から停電の復帰に際して、主基板
1と賞球制御基板3とが揃って正常に機能していること
で、ポートが電源断時の状態に戻ったら、次いで復帰し
たスタック・ポインタによりCPUのレジスタを復帰後
(S2140)、電源断時の割込み許可/禁止状態をチ
ェックして(S2150)、電源断時に割込み許可状態
であった場合には、割込み許可をし(S2160)、電
源断時に割込み禁止状態であった場合には、そのまま、
処理を電源断時の番地へ移行する。
断時の状態に戻され、電源断時の続きの処理を実行す
る。以上に説明した図9の電源投入時処理により、電源
断時の状態に戻すことが可能な場合、又は戻す必要があ
る場合には、賞球制御基板3の状態が電源が断されたそ
の時の状態にまで戻され、賞球の払い出しなどの続きを
実行し、一方電源断時の状態に戻すことが出来ない場
合、又は戻すことが要求されていない場合には、初期化
された状態から遊技の実行が開始される。
球制御基板3と、電源基板15とは、遊技機5への電源
の供給が停止されると、電源基板15から停電信号が出
力された主基板1のRAMと、賞球制御基板3のRAM
の記憶内容が変更されないようにしてストップ状態にな
るまで、電源供給線DGW5、DGW12による+5V
と、+12Vとの電源供給を維持し、その後バックアッ
プ電源によって、記憶内容が保持される。
主基板1と、賞球制御基板3との現況が停電中も保存さ
れる。この結果、停電の復旧後、電源電圧が適切な値に
戻り、電源基板15がリセット信号を主基板1と、賞球
制御基板3とに供給すると、賞球制御基板3が先に稼働
状態になり、次いで約300ms遅れて主基板1が稼働
状態になって、RAMの記憶内容に基づいて、遊技機5
の主基板1と、賞球制御基板3とが停電の発生前の状態
に戻される。
図柄制御基板7は、主基板1から受信したコマンドに基
づいて、特別図柄表示装置47と、普通図柄表示装置4
9とに所定の図柄を表示する。ここでは、受信したコマ
ンドに応じて、特別図柄表示装置47に電源投入時の表
示、客待ちデモンストレーションの表示、遊技図柄の表
示、大当り図柄の表示、V表示、大入賞口の開放回数の
表示、大当り終了の表示、賞球数異常の表示、下受け皿
満杯異常の表示、補給数不足異常の表示、賞球SW31
の断線・短絡異常の表示、賞球数異常の非表示、下受け
皿満杯異常の非表示、補給数不足異常の非表示、賞球S
W31の断線・短絡異常の非表示、停電復帰の表示を行
い、普通図柄表示装置49に電源投入時の表示、変動パ
ターンの表示を行う。
DGW12によって、+5Vと、+12Vとの電源供給
を受けており、遊技機5へのAC24Vの電源供給が停
止した場合には、+5V、+12Vが自然放電によって
Low出力になるのに伴って、作動を停止する。
が再開すると、再び+5V、+12V電源の供給を受
け、再び画像の表示を行う。電源基板15からリセット
信号を受信する音声制御基板9は、主基板1から受信し
たコマンドに基づいて、無音、特別図柄の変動パターン
に対応した音声、特別図柄の停止の音声、大当り開始の
音声、大入賞口開放中の音声、大入賞口開放間インター
バルの音声、大当り終了の音声出力を行う。
音声制御基板9は、電源供給線DGW5、DGW12に
よって、+5Vと、+12Vとの電源供給を受けてお
り、遊技機5へのAC24Vの電源供給が停止した場合
には、+5V、+12V電源が自然放電によってLow
出力になるのに伴って、作動を停止する。
が再開すると、再び+5V、+12V電源の供給を受
け、再び音声の出力を行う。電源基板15からリセット
信号を受信するランプ制御基板11は、主基板1から受
信したコマンドに基づいて、LEDなどの電飾53に、
待機中の電飾パターン、遊技図柄に対応した電飾パター
ン、特別図柄の停止に対応した電飾パターン、大当り開
始の電飾パターン、大入賞口開放中の電飾パターン、大
入賞口開放間インターバルの電飾パターン、大当り終了
の電飾パターン、賞球数異常の電飾パターン、賞球数復
帰の電飾パターン、特別図柄保留LEDの電飾パター
ン、普通図柄保留LEDの電飾パターン、確率変動ラン
プの電飾パターンを実行する。
5、DGW12によって、+5Vと、+12Vとの電源
供給を受けており、遊技機5へのAC24Vの電源供給
が停止した場合には、+5V、+12V電源が自然放電
によってLow出力になるのに伴って、作動を停止す
る。
が再開すると、再び+5V、+12V電源の供給を受
け、再び電飾パターンの表示を行う。電源基板15から
リセット信号を受信する発射制御基板13は、電源供給
線DGW5、DGW12、DGW32によって、+5V
と、+12Vと、+32Vの電源供給を受けており、遊
技機5へのAC24Vの電源供給が停止した場合には、
+5V、+12V、+32V電源の自然放電によってL
ow出力になるのに伴って、作動を停止する。
が再開すると、+5V、+12V、+32V電源の供給
を受け、再び発射制御を開始する。以上に説明したよう
にリセット信号や停電信号が断線や故障によって主基板
1や賞球制御基板3に到達しなくなると図8、図9に基
づいて説明した制御が適切に実行されなくなる。従っ
て、リセット信号や停電信号の異常を発見して修理を行
うことで、遊技機5が適切に運用されることになる。
が入力されると同時に払い出された賞球や貸球が賞球S
W31、32や貸球SW33、34を通過するまでに、
最大約70ms程度要するとしたが、これに限定される
ものではなく、図示しない賞球払出装置の払出機構やス
イッチの取付位置などによって、他の処理に支障のない
範囲で適宜変更するものであっても良い。
動と停止のタイミングチャート、停電時のタイミングチ
ャート、各制御基板状態のタイミングチャートの説明で
記した時間等も各遊技機の各処理能力に合わせて適宜変
更されても良い。次に特許請求の範囲の構成と、発明の
実施の形態との対応を説明する。
略する。請求項1の指令作成手段は、ランプ制御基板1
1、作動手段は、電飾53、指令入力手段は、入力コネ
クタ12A、駆動手段は、駆動IC(551)、55
3、555、557、559、トランジスタアレイ56
1、563、565、駆動電力出力手段は、出力コネク
タ567、569、駆動基板は、中継駆動基板12が対
応する。
を構成するランプ、LEDは、電飾53を構成するLE
D、アクチュエータ、ソレノイドは、図示しない電動役
物が備えるアクチュエータやソレノイド、モータは、賞
球モータ37、発射モータ65である。
駆動IC(551)、553、555、557、55
9、トランジスタアレイ561、563、565であ
る。請求項4の指令作成手段のマイクロコンピュータ
は、MPU71、83、182、201、231や発射
制御回路251である。
御基板3、図柄制御基板7、音声制御基板9、ランプ制
御基板11、発射制御基板13、電源供給手段は、電源
基板15である。信号供給報知手段は、信号供給表示器
501、511が対応する。
表示器523、533、543が対応する。請求項7の
停電信号は、停電信号作成回路123から出力される停
電信号である。
作成回路125から出力されるリセット信号である。請
求項9の発光表示は、LED503、513、525、
535、545によって行われる発光表示が対応する。
信号が供給されている場合に報知を行うことは、信号が
供給されることでLED503、513、525、53
5、545が発光することが対応する。
板7と、音声制御基板9と、ランプ制御基板11と、発
射制御基板13と、電源基板15との間のインタフェー
スに関するブロック図である。
である。
路の構成図である。
る。
って、一連動作での各制御基板の状態である。
ある。
源投入処理ルーチンのフローチャートである。
ある。
制御基板、9…音声制御基板、11…ランプ制御基板、
11A…出力コネクタ、12…中継駆動基板、12A…
入力コネクタ、12B…信号ケーブル、13…発射制御
基板、15…電源基板、16…入力SW、18…出力ソ
レノイド、21…盤用外部端子板、23…補給球不足ス
イッチ、25…下受け皿満杯スイッチ、31…賞球SW
1、32…賞球SW2、33…貸球SW1、34…貸球
SW2、35…賞球モータ制御SW、37…賞球モー
タ、41…枠用外部端子板、43…金枠開放SW、45
…内枠開放SW、46…状態表示器、47…特別図柄表
示装置、49…普通図柄表示装置、51…スピーカ、5
3…電飾、61…タッチプレート、63…発射停止S
W、65…発射モータ、71、83、182、201、
231…MPU121…クリアSW、123…停電信号
作成回路、125…リセット信号作成回路、127…主
基板及び賞球制御基板用バックアップ電源作成回路、1
31…+5V、+12V電源作成回路、133…+24
V、+32V電源作成回路、141、184…システム
リセット回路、143、163…停電信号受信回路、1
45…クリア信号受信回路、147、169…ポート回
路、149…ストローブ信号送信回路、150…データ
信号送信回路、151、173、189、209、23
9…RESET端子、153、175…NMI端子、1
57、181、193、213、243…PORT端
子、159、183…DATA端子、161、203、
233…システムリセット回路、165、185、20
5、235…ストローブ信号受信回路、167、18
7、207、237…データ信号受信回路、171…発
射制御信号出力回路、177…クリア信号受信回路、1
79…CLK/TRG2端子、191…INT0端子、
211、241…INT1端子、251…発射制御回
路、253…リセット回路、255…発射制御信号入力
回路、307…出力バッファ部、309…出力端子部、
351…3ステートバッファIC、352…出力端子、
361…ランプ・音声用コネクタ、363…図柄用コネ
クタ、365…発射用コネクタ、367…賞球用コネク
タ、369…主基板用コネクタ、371…賞ー停電信号
端子、373…主ー停電信号端子、381…ラーリセッ
ト信号端子、382…音ーリセット信号端子、383…
図ーリセット端子、385…発ーリセット端子、387
…賞ーリセット端子、389…主ーリセット端子、39
1…賞ークリア信号端子、393、403…主ークリア
信号端子、401…コネクタ、405、413…ノイズ
フィルタ・波形整形部、407…CLRSW線、411
…主ー停電信号端子、415…プルアップ抵抗器、41
7、439…EMIフィルタエレメント、419、44
1…ローパスフィルタ、421、443、451…シュ
ミットインバータ、431…主ーリセット信号端子、4
33…ノイズフィルタ、435…遅延・波形整形部、4
37…リセット信号生成部、447…波形整形部、45
5…方向性充放電回路、457…遅延回路部、459…
AND回路、461…バッファIC、469…QH端
子、471…分周回路部、473…シフトレジスタ、4
75…発信回路部、483…パラレル入力端子、50
1、511、523、533、543…信号供給表示
器、505、515、527、547…抵抗器、521
…+5V端子、531、581…+12V端子、541
…+32V端子、551、553、555、557、5
59…駆動IC、561、563、565…トランジス
タアレイ、567、569…出力コネクタ、571…+
24V端子、572…大当り用ランプ1端子、573…
大当り用ランプ2端子、574…賞球用ランプ端子、5
75…異常用ランプ端子、576…リーチ用ランプ端
子、582…LED1端子、583…LED2端子、5
84…LED3端子、585…LED4端子、586…
LED5端子、587…LED6端子、588…LED
7端子、589…LED8端子、590…LED9端
子、591…特図用保留LED1端子、592…特図用
保留LED2端子、593…特図用保留LED3端子、
594…特図用保留LED4端子、595…普図用保留
LED1端子、596…普図用保留LED2端子、59
7…普図用保留LED3端子、598…普図用保留LE
D4端子、BKW…バックアップ電源線、C2OSC、
C3OSC、C4OSC…電解コンデンサ、CSW…ク
リア信号線、DATAW…データ信号線、DGW12…
+12V電源供給線、DGW24…+24V電源供給
線、DGW32…+32V電源供給線、DGW5…+5
V電源供給線、HSSW…発射制御信号線、NF1、N
F3、NF6…EMIフィルタエレメント、R19、R
20、R21、R22、R23、R24、R25、R2
6、R27、R28…保護抵抗器、RSW…リセット信
号線、STBW…ストローブ信号線、TSW…停電信号
線
Claims (10)
- 【請求項1】 遊技を提供するための指令を作成する指
令作成手段と、 上記指令作成手段から出力された指令に対応した作動を
行う作動手段とを備えた遊技機において、 上記指令作成手段から出力された指令を入力する指令入
力手段と、 上記指令入力手段によって入力した指令に対応した駆動
電力を出力する駆動手段と、 上記駆動手段から出力された駆動電力を上記作動手段に
供給する駆動電力出力手段と、 上記指令入力手段と、上記駆動手段と、上記駆動電力出
力手段とを載置する駆動基板とを備えることを特徴とす
る遊技機。 - 【請求項2】 上記作動手段がランプ、LED、アクチ
ュエータ、ソレノイド、又はモータであることを特徴と
する請求項1に記載の遊技機。 - 【請求項3】 上記駆動手段が微小入力電流で大電流駆
動を行う半導体集積回路であることを特徴とする請求項
1、又は請求項2に記載の遊技機。 - 【請求項4】 上記指令作成手段がマイクロコンピュー
タを備えることを特徴とする請求項1ないし請求項3の
何れかに記載の遊技機。 - 【請求項5】 遊技を提供するための処理を行う処理手
段と、該処理手段に電力と、信号とを供給する電源供給
手段とを備えた遊技機において、 上記処理手段に供給されている信号の状態を表す報知を
行う信号供給報知手段を備えることを特徴とする遊技
機。 - 【請求項6】 上記処理手段に供給されている電力の状
態を表す報知を行う電力供給報知手段を加えたことを特
徴とする請求項5に記載の遊技機。 - 【請求項7】 上記電源供給手段から上記処理手段に供
給される信号は、該電源供給手段が受電している電力の
状態を表す停電信号であることを特徴とする請求項5、
又は請求項6に記載の遊技機。 - 【請求項8】 上記電源供給手段から上記処理手段に供
給される信号が上記停電信号に基づいて作成されるリセ
ット信号であることを特徴とする請求項5ないし請求項
7の何れかに記載の遊技機。 - 【請求項9】 上記信号供給報知手段が発光表示を行う
ことを特徴とする請求項5ないし請求項8の何れかに記
載の遊技機。 - 【請求項10】 上記信号供給報知手段は、上記電源供
給手段から上記処理手段に信号が供給されている場合に
報知を行うことを特徴とする請求項5ないし請求項9の
何れかに記載の遊技機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002003773A JP2003205082A (ja) | 2002-01-10 | 2002-01-10 | 遊技機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002003773A JP2003205082A (ja) | 2002-01-10 | 2002-01-10 | 遊技機 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003205082A true JP2003205082A (ja) | 2003-07-22 |
Family
ID=27643278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002003773A Pending JP2003205082A (ja) | 2002-01-10 | 2002-01-10 | 遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003205082A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006158636A (ja) * | 2004-12-07 | 2006-06-22 | Sankyo Kk | 遊技機 |
JP2016036454A (ja) * | 2014-08-06 | 2016-03-22 | 京楽産業.株式会社 | 記憶制御装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0553672A (ja) * | 1991-08-23 | 1993-03-05 | Toshiba Corp | コンピユータシステム |
JPH07250940A (ja) * | 1994-03-15 | 1995-10-03 | Mashiro Denshi:Kk | ランプ用コネクタ |
JPH08318027A (ja) * | 1995-05-26 | 1996-12-03 | Nitto Seiko Co Ltd | 遊戯機 |
JPH10258158A (ja) * | 1997-03-17 | 1998-09-29 | Okumura Yuki Kk | パチンコ遊技機 |
JP2000254319A (ja) * | 1999-03-05 | 2000-09-19 | Sankyo Kk | 遊技機 |
JP2001037960A (ja) * | 1999-08-03 | 2001-02-13 | Daidoo:Kk | パチンコ遊技機 |
JP2001178894A (ja) * | 1999-12-22 | 2001-07-03 | Fuji Shoji:Kk | 弾球遊技機 |
JP2001190743A (ja) * | 2000-01-13 | 2001-07-17 | Sophia Co Ltd | 遊技機 |
-
2002
- 2002-01-10 JP JP2002003773A patent/JP2003205082A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0553672A (ja) * | 1991-08-23 | 1993-03-05 | Toshiba Corp | コンピユータシステム |
JPH07250940A (ja) * | 1994-03-15 | 1995-10-03 | Mashiro Denshi:Kk | ランプ用コネクタ |
JPH08318027A (ja) * | 1995-05-26 | 1996-12-03 | Nitto Seiko Co Ltd | 遊戯機 |
JPH10258158A (ja) * | 1997-03-17 | 1998-09-29 | Okumura Yuki Kk | パチンコ遊技機 |
JP2000254319A (ja) * | 1999-03-05 | 2000-09-19 | Sankyo Kk | 遊技機 |
JP2001037960A (ja) * | 1999-08-03 | 2001-02-13 | Daidoo:Kk | パチンコ遊技機 |
JP2001178894A (ja) * | 1999-12-22 | 2001-07-03 | Fuji Shoji:Kk | 弾球遊技機 |
JP2001190743A (ja) * | 2000-01-13 | 2001-07-17 | Sophia Co Ltd | 遊技機 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006158636A (ja) * | 2004-12-07 | 2006-06-22 | Sankyo Kk | 遊技機 |
JP2016036454A (ja) * | 2014-08-06 | 2016-03-22 | 京楽産業.株式会社 | 記憶制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001112940A (ja) | 遊技機 | |
CN100375054C (zh) | 一种电脑主板故障的监测诊断装置 | |
JP2014144319A (ja) | 遊技機 | |
JP2005185369A (ja) | 遊技機 | |
JP2010104423A (ja) | 遊技機 | |
JP2003117092A (ja) | 遊技機 | |
US7895429B2 (en) | Basic input/output system memory simulation module | |
JP2003205082A (ja) | 遊技機 | |
JP2003210796A (ja) | 遊技機 | |
EP2391930A1 (en) | Method and system to lower power consumption | |
JP2012090897A (ja) | 遊技機 | |
JP2011188980A (ja) | 遊技機 | |
CN102419723A (zh) | 一种主板开机监控装置及监控方法 | |
JP2002035244A (ja) | パチンコ機の電源供給装置 | |
JP2011130890A (ja) | 遊技機 | |
JP5150996B2 (ja) | 遊技機 | |
JP2006026441A (ja) | 遊技機 | |
JPH096650A (ja) | エラー状態表示機能を有する情報処理装置 | |
JP2002035240A (ja) | 遊技機 | |
JP2003024531A (ja) | 遊技機の制御装置 | |
JP2014155812A (ja) | 遊技機 | |
JP2001149538A (ja) | 遊技機 | |
JP2013099577A (ja) | 遊技機 | |
JP2913866B2 (ja) | 電子装置 | |
JP5476117B2 (ja) | 遊技機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090526 |