JP2003189191A - イメージセンサの出力補正装置 - Google Patents

Abstract

(57)【要約】 【目的】 入射光に応じて光電変換素子に流れる電流に
応じたセンサ信号を出力する光センサ回路を画素単位に
用いたイメージセンサにおける各画素の出力信号をＡＤ
変換器によってデジタル信号に変換したうえで、予めメ
モリに記憶されている各画素の出力特性のバラツキに応
じた補正値を読み出して、所定の演算処理によって各画
素の出力補正を行わせるイメージセンサの出力補正装置
にあって、メモリの使用効率を向上させるようにする。 【構成】 各画素のうちの暗時の最低出力と暗時の最高
出力との間における出力信号をデジタル変換するＡＤ変
換器の分解能をｎビットとし、各画素の暗時の出力信号
のバラツキ幅の分解能をｍビット（ｍ＜ｎ）として、メ
モリにｍビットの補正値を記憶して各画素の暗時の出力
補正を行わせるとともに、各画素の明時の出力信号のバ
ラツキ幅の分解能をｉビット（ｉ＜ｎ）として、メモリ
にｉビットの補正値を記憶して各画素の明時の出力補正
を行わせるように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＭＯＳ型イメージセン
サにおける各画素の出力のバラツキを補正するイメージ
センサの出力補正装置に関する。

【０００２】

【従来の技術】従来、ＭＯＳ型のイメージセンサにあっ
ては、その１画素分の光センサ回路が、図１に示すよう
に、入射光Ｌｓの光量に応じたセンサ電流を生ずる光電
変換素子としてのフォトダイオードＰＤと、そのフォト
ダイオードＰＤに流れるセンサ電流をサブスレッショル
ド領域の特性を利用した弱反転状態で対数特性をもって
電圧信号Ｖｐｄに変換するトランジスタＱ１と、その変
換された電圧信号Ｖｐｄを増幅するトランジスタＱ２
と、読出し信号Ｖｓのパルスタイミングでもってセンサ
信号Ｖｏを出力するトランジスタＱ３とによって構成さ
れ、ダイナミックレンジを拡大して光信号の検出を高感
度で行わせることができるようになっている。そして、
トランジスタＱ１のドレイン電圧ＶＤを所定時間だけ定
常値よりも低く設定することにより、フォトダイオード
ＰＤの寄生容量に蓄積された残留電荷を放電させて初期
化することにより、センサ電流に急激な変化が生じても
即座にそのときの入射光Ｌｓの光量に応じた電圧信号Ｖ
ｐｄが得られるようにして、入射光量が少ない場合でも
残像が生ずることがないようにしている（特開２０００
−３２９６１６号公報参照）。

【０００３】このような光センサ回路にあっては、図３
に示すように、入射光量に応じてフォトダイオードＰＤ
に流れるセンサ電流が多いときには対数出力特性を示す
が、センサ電流が少ないときにはフォトダイオードＰＤ
の寄生容量Ｃの充電に応答遅れを生じてほぼ線形の非対
数出力特性を示すようになっている。図中、ＷＡは非対
数応答領域を示し、ＷＢは対数応答領域を示している。

【０００４】しかして、このような光センサ回路を画素
単位に用いたイメージセンサでは、図４に示すように、
各画素の構造上からくる出力特性のバラツキを生じてし
まい、その出力特性が揃うように各画素の出力補正を行
う必要があるものになっている。図中、Ｉｏは入射光が
ないときにフォトダイオードＰＤに流れる暗電流に応じ
た暗時のセンサ電流を示している。

【０００５】各画素の出力特性のバラツキの要因として
は、主として、トランジスタＱ１のサブスレッショルド
領域の特性を利用して入射光Ｌｓの光量に応じた電圧信
号Ｖｐｄを生じさせるに際して、そのトランジスタＱ１
のサブスレッショルド値が画素ごとに異なるためであ
る。また、各画素にあって対数変換された電圧信号を高
インピーダンスをもって増幅して出力させる必要がある
が、その増幅用トランジスタＱ２の特性の不揃いも各画
素の出力のバラツキの要因となっている。

【０００６】そのため、以下の方法によって各画素の出
力特性のバラツキを補正することが本願と同一の出願人
によって提案されている（特願２０００−４０４９３
１、特願２０００−４０４９３３、特願２００１−７５
０３５、特願２００１−７５０３６）。

【０００７】それは、予め各画素の出力特性のバラツキ
状態を測定して、それが所定の出力特性になるようなオ
フセット補正値およびゲイン補正値を作成してメモリに
記憶しておき、そのメモリから対応する補正値を読み出
して各画素の出力のオフセット補正およびゲイン補正を
行わせるようにしている。

【０００８】その際、対数出力特性をもったイメージセ
ンサでは、基本的に画素に蓄積された電荷の強制リセッ
トが行われないために暗出力は得られない。そのため、
以下のような補正手段がとられている。

【０００９】まず、暗レベルの補正を行わせるべく、入
射光をしゃ断した暗時の状態で、各画素の暗時（Ｉｏ）
の出力が一致するようにオフセット補正を行わせる。次
いで、明レベルの補正を行わせるべく、均一な光を入射
させた明時の状態で、各画素の出力特性の傾きが揃うよ
うにゲイン補正を行わせる。あるいはまた、これとは逆
の手順で、均一な光を入射させた明時の状態で各画素の
出力が揃うようにオフセット補正を行わせたうえで、入
射光をしゃ断した暗時の状態で各画素の暗時の出力が一
致するようにゲイン補正を行わせることによって、各画
素の出力特性のバラツキを補正するようにしている。

【００１０】図８はこのような従来のイメージセンサの
出力補正装置の構成を示すもので、イメージセンサ８か
ら時系列的に読み出される各画素の出力信号をＡＤ変換
器１０によってデジタル信号に変換したうえで、オフセ
ット補正回路１２１においてメモリ１１１から読み出さ
れた各対応する画素のオフセット補正値を用いた所定の
演算処理によるオフセット補正を行ったうえで、ゲイン
補正回路１２２においてメモリ１１２から読み出された
各対応する画素のゲイン補正値を用いた所定の演算処理
によるゲイン補正を逐次行い、必要に応じてＤＡ変換器
１３を介してその補正された各画素の信号を送出するよ
うに構成されている。

【００１１】このように構成されたものにあっては、イ
メージセンサ８からの各画素の出力信号をデジタル値に
変換するためのＡＤ変換器１０の分解能がｎビットの場
合、その分解能を有効に利用するために、従来ではメモ
リ１１１およびメモリ１１２に記憶する補正値をｎビッ
トのものとしている。このような構成にすることによ
り、デジタル値に変換された各画素の出力レベルの如何
にかかわらず、常に所定の信号レベルに補正することが
できるようになる。

【００１２】なお、その際、イメージセンサ８における
各画素のアドレスに対応するメモリ１１，１３のアドレ
スに補正値を記憶しておき、イメージセンサ８からの画
素信号の出力に応じて対応するアドレスにおける補正値
をメモリ１１，１３からそれぞれ読み出すようにしてい
る。このような手段をとることにより、イメージセンサ
８からの各画素の出力に応じたメモリアクセスを容易に
行わせることができるようになる。

【００１３】

【発明が解決しようとする課題】解決しようとする問題
点は、イメージセンサから時系列的に読み出される各画
素の出力信号をＡＤ変換器によってデジタル値に変換し
たうえで、メモリから読み出された各対応する画素の補
正値を用いて所定の補正を行わせるに際して、ＡＤ変換
器の分解能を例えば１０ビットや１２ビットというよう
に設定した場合に、メモリの記憶データが１バイト（８
ビット）単位、１ワード（１６ビット）単位で構成され
ているために、メモリの使用効率が悪くなってしまうこ
とである。

【００１４】

【課題を解決するための手段】本発明によるイメージセ
ンサの出力補正装置にあっては、入射光に応じて光電変
換素子に流れる電流に応じたセンサ信号を出力する光セ
ンサ回路を画素単位に用いたイメージセンサにおける各
画素の出力信号をＡＤ変換器によってデジタル信号に変
換したうえで、予めメモリに記憶されている各画素の出
力特性のバラツキに応じた補正値を読み出して、所定の
演算処理によって各画素の出力補正を行わせるに際し
て、各画素のうちの暗時の最低出力と暗時の最高出力と
の間における出力信号をデジタル変換するＡＤ変換器の
分解能をｎビットとし、各画素の暗時の出力信号のバラ
ツキ幅の分解能をｍビット（ｍ＜ｎ）として、メモリに
ｍビットの補正値を記憶して各画素の暗時の出力補正を
行わせるようにして、メモリの使用効率を向上させるよ
うにしている。

【００１５】また、本発明は、そのイメージセンサの出
力補正装置において、各画素のうちの暗時の最低出力と
暗時の最高出力との間における出力信号をデジタル変換
するＡＤ変換器の分解能をｎビットとし、各画素の明時
の出力信号のバラツキ幅の分解能をｉビット（ｉ＜ｎ）
として、メモリにｉビットの補正値を記憶して各画素の
明時の出力補正を行わせるようにして、メモリの使用効
率を向上させるようにしている。

【００１６】

【実施例】本発明に係るイメージセンサは、基本的に、
前述した図１に示す光センサ回路を画素単位に用いてい
る。

【００１７】その光センサ回路としては、入射光Ｌｓの
光量に応じたセンサ電流を生ずる光電変換素子としての
フォトダイオードＰＤと、そのフォトダイオードＰＤに
流れるセンサ電流を、サブスレッショルド領域の特性を
利用した弱反転状態で対数特性をもって電圧信号Ｖｐｄ
に変換するトランジスタＱ１と、その変換された電圧信
号Ｖｐｄを増幅するトランジスタＱ２と、読出し信号Ｖ
ｓのパルスタイミングでもってセンサ信号Ｖｏを出力す
るトランジスタＱ３とによって構成されている。

【００１８】その場合、トランジスタＱ１のゲート電圧
ＶＧの値が、そのドレイン電圧ＶＤ以下となるように設
定される。

【００１９】その光センサ回路では、フォトダイオード
ＰＤに充分な光量をもって入射光Ｌｓが当たっていると
きには、トランジスタＱ１には充分なセンサ電流が流れ
ることになり、そのトランジスタＱ１の抵抗値もさほど
大きくないことから、イメージセンサとして残像を生ず
ることがないような充分な応答速度をもって光信号の検
出を行わせることができる。

【００２０】しかし、フォトダイオードＰＤの入射光Ｌ
ｓの光量が少なくなってトランジスタＱ１に流れるセン
サ電流が小さくなると、トランジスタＱ１はそれに流れ
る電流が１桁小さくなるとその抵抗値が１桁大きくなる
ように動作するように設定されていることから、トラン
ジスタＱ１の抵抗値が増大し、フォトダイオードＰＤの
寄生容量Ｃとの時定数が大きくなってその寄生容量Ｃに
蓄積された電荷を放電するのに時間がかかるようにな
る。そのため、入射光Ｌｓの光量が少なくなるにしたが
って、残像が長時間にわたって観測されることになる。

【００２１】したがって、フォトダイオードＰＤの入射
光Ｌｓの光量が少ないときのセンサ電流に応じた電圧信
号Ｖｐｄの飽和時間が長くなるため、図５に示すような
読出し信号Ｖｓのパルスタイミングでセンサ信号Ｖｏの
読み出しを行うと、当初ほど大きなレベルの出力が残像
となってあらわれる。なお、図５中、Ｖｐｄ′は増幅用
のトランジスタＱ２によって反転増幅された電圧信号を
示している。

【００２２】このような光センサ回路にあって、センサ
信号Ｖｏの読出しに先がけて、トランジスタＱ１のドレ
イン電圧ＶＤを所定時間だけ定常値よりも低く設定し
て、フォトダイオードＰＤの寄生容量Ｃに蓄積された電
荷を放電させて初期化することにより、センサ電流に急
激な変化が生じても即座にそのときの入射光量に応じた
電圧信号が得られるようにして、入射光Ｌｓの光量が少
ない場合でも残像を生ずることがないようにしている。

【００２３】図２は、そのときの光センサ回路における
各部信号のタイムチャートを示している。ここで、ｔ１
は初期化のタイミングを、ｔ２は光信号検出のタイミン
グを示している。トランジスタＱ１のドレイン電圧ＶＤ
を定常値（ハイレベルＨ）から低い電圧（ローレベル
Ｌ）に切り換える所定時間ｔｍとしては、例えば１画素
分の読出し速度が１００ｎｓｅｃ程度の場合に５μｓｅ
ｃ程度に設定される。図中、ＴはフォトダイオードＰＤ
の寄生容量Ｃの蓄積期間を示しており、その蓄積期間Ｔ
はＮＴＳＣ信号の場合１／３０ｓｅｃ（または１／６０
ｓｅｃ）程度となる。

【００２４】このようなものにあって、初期化時にトラ
ンジスタＱ１のドレイン電圧ＶＤがローレベルＬに切り
換えられると、そのときのゲート電圧ＶＧとドレイン電
圧ＶＤとの間の電位差がトランジスタＱ１のしきい値よ
りも大きければトランジスタＱ１が低抵抗状態になる。
それにより、そのときのソース側の電位がドレイン電圧
ＶＤと同じになり（ｎ−ＭＯＳトランジスタではソース
電圧＝ドレイン電圧となる）、フォトダイオードＰＤの
接合容量Ｃが放電状態になる。

【００２５】そして、ｔｍ時間の経過後にそのドレイン
電圧ＶＤが定常のハイレベルＨに切り換えられて光信号
の検出が行われると、ソース側の電位がドレイン電圧Ｖ
Ｄよりも低くなって、そのときのゲート電圧ＶＧとドレ
イン電圧ＶＤとの間の電位差がしきい値よりも大きけれ
ばＭＯＳトランジスタＱ１が低抵抗状態になり、フォト
ダイオードＰＤの接合容量Ｃに充電が開始される。

【００２６】このように光信号の検出に先がけてフォト
ダイオードＰＤの接合容量Ｃを放電させて初期化したの
ちにその寄生容量Ｃを充電させるようにすると、その初
期化のタイミングから一定時間経過した時点での出力電
圧（フォトダイオードＰＤの端子電圧）Ｖｐｄは入射光
Ｌｓの光量に応じた値となる。すなわち、初期化後には
入射光Ｌｓの光量の変化に追随した一定の時定数による
放電特性が得られるようになる。

【００２７】その際、長時間放置すればドレイン電圧Ｖ
ＤからトランジスタＱ１を通して供給される電流とフォ
トダイオードＰＤを流れる電流とは同じになるが、前に
残った電荷がなければ常に同じ放電特性が得られるので
残像が生ずることがなくなる。

【００２８】したがって、初期化してから一定の時間を
定めて光信号を検出するようにすれば、入射光Ｌｓの光
量に応じた残像のないセンサ信号Ｖｏを得ることができ
るようになる。

【００２９】図６は、このような光センサ回路を画素単
位として、画素をマトリクス状に複数配設して、各画素
のセンサ信号の時系列的な読出し走査を行わせるように
したイメージセンサの一構成例を示している。

【００３０】そのイメージセンサは、その基本的な構成
が、例えば、Ｄ１１〜Ｄ４４からなる４×４の画素をマ
トリクス状に配設して、各１ライン分の画素列を画素列
選択回路１から順次出力される選択信号ＬＳ１〜ＬＳ４
によって選択し、その選択された画素列における各画素
を、画素選択回路２から順次出力される選択信号ＤＳ１
〜ＤＳ４によってスイッチ群３における各対応するスイ
ッチＳＷ１〜ＳＷ４が逐次オン状態にされることによっ
て各画素のセンサ信号Ｖｏが時系列的に読み出されるよ
うになっている。図中、４は各画素における前記トラン
ジスタＱ１のゲート電圧ＶＧ用電源であり、６はドレイ
ン電圧ＶＤ用電源である。

【００３１】そして、このようなイメージセンサにあっ
て、各１ライン分の画素列の選択に際して、その選択さ
れた画素列における各画素の前記トランジスタＱ１のド
レイン電圧ＶＤを所定のタイミングをもって定常時のハ
イレベルＨおよび初期化時のローレベルＬに切り換える
電圧切換回路５が設けられている。

【００３２】このように構成された本発明によるイメー
ジセンサの動作について、図７に示す各部信号のタイム
チャートとともに、以下説明をする。

【００３３】まず、画素列選択信号ＬＳ１がハイレベル
Ｈになると、それに対応するＤ１１，Ｄ１２，Ｄ１３，
Ｄ１４からなる第１の画素列が選択される。そして、Ｌ
Ｓ１がハイレベルＨになっている一定期間Ｔ１のあいだ
画素選択信号ＤＳ１〜ＤＳ４が順次ハイレベルＨになっ
て、各画素Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４のセンサ信
号Ｖｏが順次読み出される。

【００３４】次いで、画素列選択信号ＬＳ１がローレベ
ルＬになった時点で次のＬＳ２がハイレベルＨになる
と、それに対応するＤ２１，Ｄ２２，Ｄ２３，Ｄ２４か
らなる第２の画素列が選択される。そして、ＬＳ２がハ
イレベルＨになっている一定期間Ｔ１のあいだ画素選択
信号ＤＳ１〜ＤＳ４が順次ハイレベルＨになって、各画
素Ｄ２１，Ｄ２２，Ｄ２３，Ｄ２４のセンサ信号Ｖｏが
順次読み出される。

【００３５】以下同様に、画素列選択信号ＬＳ３および
ＬＳ４が連続的にハイレベルＨになって各対応する第３
および第４の画素列が順次選択され、ＬＳ３およびＬＳ
４がそれぞれハイレベルＨになっている一定期間Ｔ１の
あいだ画素選択信号ＤＳ１〜ＤＳ４が順次ハイレベルＨ
になって、各画素Ｄ３１，Ｄ３２，Ｄ３３，Ｄ３４およ
びＤ４１，Ｄ４２，Ｄ４３，Ｄ４４のセンサ信号Ｖｏが
順次読み出される。

【００３６】また、画素列選択信号ＬＳ１がＴ１期間後
にローレベルＬに立ち下がった時点で、そのとき選択さ
れている第１の画素列における各画素Ｄ１１，Ｄ１２，
Ｄ１３，Ｄ１４のドレイン電圧ＶＤ１をそれまでのハイ
レベルＨからローレベルＬに所定時間Ｔ２のあいだ切り
換えることによって各画素の初期化が行われ、１サイク
ル期間Ｔ３の経過後に行われる次サイクルにおけるセン
サ信号の読出しにそなえる。

【００３７】次いで、画素列選択信号ＬＳ２がＴ１期間
後にローレベルＬに立ち下がった時点で、そのとき選択
されている第２の画素列における各画素Ｄ２１，Ｄ２
２，Ｄ２３，Ｄ２４のドレイン電圧ＶＤ１をそれまでの
ハイレベルＨからローレベルＬに所定時間Ｔ２のあいだ
切り換えることによって各画素の初期化が行われ、１サ
イクル期間Ｔ３の経過後に行われる次サイクルにおける
センサ信号の読出しにそなえる。

【００３８】以下同様に、画素列選択信号ＬＳ３および
ＬＳ４がそれぞれＴ１期間後にローレベルＬに立ち下が
った時点で、そのとき選択されている第３および第４の
画素列にそれぞれ対応するドレイン電圧ＶＤ３をローレ
ベルＬに切り換えて各画素の初期化が行われ、１サイク
ル期間Ｔ３の経過後に行われる次サイクルにおけるセン
サ信号の読出しにそなえる。

【００３９】なお、ここでは画素列選択信号ＬＳＸ（Ｘ
＝１〜４）がＴ１期間後にローレベルＬに立ち下がった
時点でドレイン電圧ＶＤＸをローレベルＬに切り換えて
初期化を行わせるようにしているが、その初期化のタイ
ミングは画素列選択信号ＬＳＸがローレベルＬ状態にあ
る画素列選択の休止期間Ｔ４中であればよい。

【００４０】以上のような各部信号の発生のタイミング
は、図示しないＥＣＵの制御下で画素列選択回路１、画
素選択回路２および電圧切換回路５の駆動を行わせるこ
とによって決定されるようになっている。

【００４１】このように、各画素のセンサ信号の読出し
走査に応じた適切なタイミングをもって各画素の初期化
を行わせることによって、イメージセンサ全体としての
蓄積時間の過不足を低減できるようになる。

【００４２】そして、残像がなく、ダイナミックレンジ
の広い対数出力特性をもったイメージセンサが実現でき
るようになる。

【００４０】本発明では、以上のように構成されたイメ
ージセンサにあって、光センサ回路の構成上からくる出
力特性のバラツキに起因する各画素におけるセンサ信号
Ｖｏの出力レベルの不揃いを是正するべく、以下のよう
な手段をとるようにしている。

【００４１】図９は、イメージセンサにおける各画素の
出力信号のバラツキ状態を示している。ここで、Ｂｍｉ
ｎはバラツキのある明時の最低出力を、Ｂｍａｘはその
最大出力を、Ｂａｖｅはその平均出力を、ＢＷは明時の
バラツキ幅を示している。Ｄｍｉｎはバラツキのある暗
時の最低出力を、Ｄｍａｘはその最大出力を、Ｄａｖｅ
はその平均出力を、ＤＷは暗時のバラツキ幅を示してい
る。また、ＰＷはＢｍａｘとＤｍｉｎとの間のイメージ
センサの最大出力幅である。ＷＡは、イメージセンサに
おける各画素の出力信号をデジタル信号に変換するＡＤ
変換器の入力範囲を示している。

【００４２】本発明は、イメージセンサにおける各画素
の出力信号をＡＤ変換器によってデジタル信号に変換し
たうえで、各画素における暗時および明時の出力のバラ
ツキを、予めメモリに記憶されている対応する画素の補
正値を読み出して暗時および明時の出力補正を行わせる
に際して、イメージセンサの暗時のバラツキ幅ＤＷと明
時のバラツキ幅ＢＷとが最大出力幅ＰＷよりも数段小さ
いことに着目し、メモリに記憶する補正値をイメージセ
ンサの最大出力幅ＰＷを網羅するＡＤ変換器の分解能よ
りも少ないビット数で構成するようにしている。

【００４３】暗時のオフセット補正については、各画素
の出力が暗時の平均値であるＤａｖｅに収束するように
したうえで、所定の出力レベルになるようにオフセット
レベルの調整を行うようにする。

【００４４】また、暗時にオフセット補正を行い、明時
のゲイン補正を行う場合は、各画素の出力が明時の平均
値であるＢａｖｅに収束するようにしたうえで、所定の
出力レベルになるようにオフセットレベルの調整を行う
ようにする。

【００４５】いま、図１０に示すように、イメージセン
サ８における各画素の出力信号をＡＤ変換器１０によっ
てデジタル信号に変換したうえで、予め各画素の出力特
性のバラツキに応じてメモリ１１１に記憶されているオ
フセット補正値を読み出して、オフセット補正回路１２
１において各画素における暗時の出力のオフセット補正
を行わせるに際して、各画素のうちの暗時の最低出力と
暗時の最高出力との間における出力信号をデジタル変換
するＡＤ変換器１０の分解能をｎビット、例えば１０ビ
ットとし、各画素の暗時の出力信号のバラツキ幅の分解
能をｍビット（ｍ＜ｎ）、例えば１バイト（８ビット）
として、メモリ１１１にｍビットのオフセット補正値を
記憶させるようにしている。

【００４６】メモリ１１１からのオフセット補正値の読
み出しとしては、イメージセンサ８から各画素のセンサ
信号を時系列的に読み出すための駆動制御を行うＥＣＵ
（図示せず）の制御下で、処理対象となる画素に対応す
る補正値が逐次読み出されるようになっている。

【００４７】メモリ１１１には、各画素の暗時の出力が
その平均出力Ｄａｖｅに収束するようなオフセット補正
値ＯＦと、暗時の平均出力Ｄａｖｅを所定の値（例えば
０階調）にするためのオフセット値ＯＦａｖｅが記憶さ
れている。

【００４８】そして、オフセット補正回路１２１におい
て、イメージセンサ８から逐次与えられる各画素のデジ
タル変換された出力値にメモリ１１１から読み出したオ
フセット補正値ＯＦおよびオフセット値ＯＦａｖｅを加
える演算処理を行う。

【００４９】オフセット補正出力＝画素出力＋オフセッ
ト補正値ＯＦ＋オフセット値ＯＦａｖｅ

【００５０】ここで、図９に示すイメージセンサ８にお
ける各画素の出力状態をみると、各画素のバラツキを含
むイメージセンサ８の最大出力幅ＰＷを１０ビットの分
解能をもったＡＤ変換器１０に取り込む場合、暗時のバ
ラツキ幅ＤＷは最大出力幅ＰＷの１／４以下であり、そ
れを１バイト（８ビット）以内であらわすことが可能に
なる。

【００５１】したがって、オフセット補正値を８ビット
のデータとしてメモリ１１１に記憶しておき、実際に
は、 〔Ｓ９ Ｓ８ Ｓ７ Ｓ６ Ｓ５ Ｓ４ Ｓ３ Ｓ２
Ｓ１ Ｓ０〕＋〔００ ００ Ｄ７ Ｄ６ Ｄ５ Ｄ４
Ｄ３ Ｄ２ Ｄ１ Ｄ０〕 というように演算することによって補正が可能になる。

【００５２】この演算例ではその結果が暗時の平均出力
Ｄａｖｅに収束してしまうので、オフセット値ＯＦａｖ
ｅを用いて任意の出力になるように演算を行う。

【００５３】図１１および図１２は、そのオフセット補
正回路１２１における演算処理の内容をそれぞれ示して
いる。ｘ，ｙは処理対象となる画素のアドレスである。

【００５４】このような各画素の暗時の出力のオフセッ
ト補正を行わせたときのイメージセンサ８における各画
素の出力状態は図１３に示すようになる。図中、Ａは明
時における各画素の出力を、Ｂは暗時における各画素の
出力をそれぞれ示している。

【００５５】また、図９に示すイメージセンサ８におけ
る各画素の出力信号のバラツキ状態をみると、明時のバ
ラツキ幅ＢＷはイメージセンサ８の最大出力幅ＰＷの１
／４程度であるので、それを１バイト（８ビット）以内
であらわすことが可能になる。

【００５６】図１０に示す構成にあって、メモリ１１１
に各画素の暗時の出力が明時の平均出力Ｂａｖｅに収束
するようなオフセット補正値ＯＦと、暗時の平均出力Ｄ
ａｖｅを任意の値（例えば１０２３階調）にするための
オフセット値ＯＦａｖｅとを記憶して、各画素の明時の
出力のオフセット補正を行わせることにより、図１４に
示すように、各画素の明時に出力を揃えることができる
ようになる。

【００５７】そして、オフセット補正回路１２１におい
てオフセット補正された各画素の出力は１０ビットの信
号となってＤＡ変換器１３に与えられ、アナログ信号に
変換されて送出される。

【００５８】図１５は本発明の他の実施例を示してお
り、イメージセンサ８における各画素の出力信号をＡＤ
変換器１０によってデジタル信号に変換したうえで、メ
モリ１１１に記憶されているオフセット補正値を読み出
してオフセット補正回路１２１において各画素における
暗時の出力のオフセット補正を行わせたのち、メモリ１
１２に記憶されているゲイン補正値を読み出してゲイン
補正回路１２２において各画素における明時の出力のゲ
イン補正を行わせるようにしている。

【００５９】ここでは、各画素のうちの暗時の最低出力
と暗時の最高出力との間における出力信号をデジタル変
換するＡＤ変換器１０の分解能をｎビット（１０ビッ
ト）とし、各画素の暗時の出力信号のバラツキ幅の分解
能をｍビット（８ビット）とするとともに、各画素の明
時の出力信号のバラツキ幅の分解能をｉビット（ｉ＜
ｎ）、例えばｉ＝８ビットとして、メモリ１１１にｍビ
ットのオフセット補正値を、メモリ１１２にｉビットの
ゲイン補正値をそれぞれ記憶するようにしている。

【００６０】図１３に示す各画素の暗時の出力をオフセ
ット補正した後の明時の出力状態をみると、そのバラツ
キ範囲がＡＤ変換器１０の入力範囲（イメージセンサ８
の最大出力幅ＰＷ）の１／４以下であるので、８ビット
であらわすことができることがわかる。

【００６１】このように構成されたものにあっては、前
述の場合と同様に、メモリ１１１から処理対象となる画
素に対応するオセット補正値が読み出されて、オフセッ
ト補正回路１２１においてその画素の暗時の出力のオフ
セット補正が行われる。そして、その暗時の出力のオフ
セット補正がなされた画素の明時の出力のゲイン補正が
ゲイン補正回路１２２において行われる。

【００６２】メモリ１１２には、ゲイン補正値として、
明時の平均出力Ｂａｖｅが所定の値（例えば１０２３階
調）となるようなゲイン値Ｇａｖｅと、各画素の明時の
出力がその所定の値となるためのゲインの差分Ｇｔｒｉ
ｍとが記憶されている。

【００６３】ゲイン補正回路１２２は、処理対象の画素
に対応してメモリ１１２から読み出したゲイン補正値を
用いて、暗時出力のオフセット補正がなされた画素の信
号に対して、ゲイン値Ｇａｖｅにゲインの差分Ｇｔｒｉ
ｍを加えたゲイン補正値を乗ずる演算処理を行う。

【００６４】しかして、イメージセンサ８からの各画素
の出力は、オフセット補正回路１２１およびゲイン補正
回路１２２によって、以下の演算処理が行われることに
なる。

【００６５】補正出力＝（画素出力＋オフセット補正値
ＯＦ＋オフセット値ＯＦａｖｅ）×（ゲイン値Ｇａｖｅ
＋ゲイン差分Ｇｔｒｉｍ）

【００６６】このようなイメージセンサ８からの各画素
の暗時の出力のオフセット補正を行わせたのちの明時の
出力のゲイン補正を行わせたときの各画素の出力状態は
図１６に示すようになる。

【００６７】また、本発明は、図１５に示す構成にあっ
て、イメージセンサ８における各画素の出力信号をＡＤ
変換器１０によってデジタル信号に変換したうえで、メ
モリ１１１に記憶されているオフセット補正値を読み出
してオフセット補正回路１２１において各画素における
明時の出力のオフセット補正を行わせたのち、メモリ１
１２に記憶されているゲイン補正値を読み出してゲイン
補正回路１２２において各画素における暗時の出力のゲ
イン補正を行わせるようにしている。そのオフセット補
正およびゲイン補正の内容は前述と同様である。

【００６８】図１７は、そのときのイメージセンサ８か
らの各画素の出力の補正状態を示している。同図（ａ）
はイメージセンサ８からの各画素の出力状態を、同図
（ｂ）はその各画素の明時の出力をオフセット補正した
状態を、同図（ｃ）は各画素の明時の出力のオフセット
補正および暗時の出力のゲイン補正をなした状態を示し
ている。

【００６９】図１８は、イメージセンサにおける各画素
の出力特性のバラツキを補正するための具体的な構成を
示している。

【００７０】それは、イメージセンサ８および各画素の
センサ信号を時系列的に読み出すための駆動制御を行う
ＥＣＵ９と、イメージセンサ８から時系列的に出力する
各画素のセンサ信号Ｖｏをデジタル信号に変換するＡＤ
変換器１０と、予め各画素の特性に応じたオフセット補
正値ＯＦＳおよびゲイン補正のための乗数ＭＬＴが設定
されており、ＥＣＵ９から与えられるセンサ信号読出し
時における画素のアドレス（Ｘ，Ｙ）の信号ＡＤＤＲＥ
ＳＳに応じて所定のオフセット補正値ＯＦＳおよび乗数
ＭＬＴを読み出すメモリ１１と、そのメモリ１１から読
み出されたオフセット補正値ＯＦＳおよび乗数ＭＬＴに
もとづいてデジタル信号に変換されたセンサ信号ＤＳの
オフセット補正およびゲイン補正の各演算処理を行う出
力補正回路１２とによって構成されている。

【００７１】イメージセンサ８から時系列的に出力する
各画素のセンサ信号Ｖｏとしては、前述したように、各
画素におけるトランジスタＱ１のゲート電圧ＶＧが撮影
時の定常値よりも高い値に切り換えられたときの暗時の
出力と、光をしゃ断した状態での各画素におけるトラン
ジスタＱ１のゲート電圧ＶＧおよびドレイン電圧ＶＤが
撮影時の定常値よりも低い値にそれぞれ切り換えられた
ときの明時の出力とが採用される。

【００７２】図２０は、３つの画素の構成上からくる各
センサ信号Ａ，Ｂ，Ｃの出力特性のバラツキ状態の一例
を示している。ここで、画素出力のしきい値Ｈに応じた
センサ電流の値Ｉｍは各画素のセンサ信号信号Ａ，Ｂ，
Ｃが非対数応答領域ＷＡから対数応答領域ＷＢに切り換
わる点を示している。また、Ｉｏは暗時のセンサ電流を
示している。

【００７３】ここでは、このような非対数応答領域ＷＡ
における各画素のセンサ信号の出力特性の形状がほぼ同
一で、対数応答領域ＷＢにおける各画素のセンサ信号の
出力特性の傾きがそれぞれ異なるときのイメージセンサ
の出力補正を行わせる場合を示している。各画素のパラ
メータとして、それぞれの各センサ信号が非対数応答領
域ＷＡから対数応答領域ＷＢに切り換わる点の情報と、
暗時の画素出力とを用いている。

【００７４】図１９は、出力補正回路１２における処理
のフローを示している。

【００７５】メモリ１１には、センサ電流がＩｍの値の
ときに画素出力がＨとなるようなオフセット補正値ＯＦ
Ｓが設定されている。そして、オフセット補正部１２１
において、そのオフセット補正値ＯＦＳを用いた加減算
処理をなすことによって各画素のデジタル信号に変換さ
れたセンサ信号ＤＳのオフセット補正を行わせると、図
２１に示すように、各画素のセンサ信号Ａ，Ｂ，Ｃにお
ける非対数応答領域ＷＡの特性が一致するようになる。

【００７６】次に、そのオフセット補正されたセンサ信
号ＤＳ１にもとづき、ゲイン補正部１２２において、し
きい値Ｈ以上の対数応答領域ＷＢに対してゲイン補正の
ための乗算処理を行う。

【００７７】具体的には、オフセット補正されたセンサ
信号ＤＳ１がしきい値Ｈ以上であるか否かを判断して、
しきい値Ｈ以上であれば、すなわちセンサ信号ＤＳ１が
対数応答領域ＷＢにあれば、メモリ１０から読み出され
たゲイン補正のための所定の乗数ＭＬＴを用いて、 出力←Ｈ＋（センサ信号ＤＳ１−Ｈ）×乗数 なる演算を行って、その演算結果を出力補正されたセン
サ信号ＤＳ２として出力する。

【００７８】このような各画素のセンサ信号Ａ，Ｂ，Ｃ
のゲイン補正が行われた結果、図２２に示すように、対
数応答領域ＷＢの特性が一致するようになる。

【００７９】また、その際、オフセット補正されたセン
サ信号ＤＳ１がしきい値Ｈよりも小さければ、すなわち
センサ信号ＤＳ１が非対数応答領域ＷＡにあれば、その
ままオフセット補正されたセンサ信号ＤＳ１を出力補正
されたセンサ信号ＤＳ２として出力する。

【００８０】図２４は、３つの画素の構成上からくる各
センサ信号Ａ，Ｂ，Ｃの出力特性のバラツキ状態の他の
例を示している。

【００８１】ここでは、このような対数応答領域ＷＢに
おける各センサ信号の出力特性の傾きがほぼ同一で、非
対数応答領域ＷＡにおける各センサ信号の出力特性の形
状がそれぞれ異なるときにイメージセンサの出力補正を
行わせる場合を示している。

【００８２】図２３は、出力補正回路１２における処理
のフローを示している。

【００８３】メモリ１１には、センサ電流がＩｍの値の
ときに画素出力がＨとなるようなオフセット補正値ＯＦ
Ｓが設定されている。そして、オフセット補正部１２１
において、そのオフセット補正値ＯＦＳを用いた加減算
処理をなすことによって各画素のデジタル信号に変換さ
れたセンサ信号ＤＳのオフセット補正を行わせると、図
２５に示すように、各画素のセンサ信号Ａ，Ｂ，Ｃにお
ける対数応答領域ＷＢの特性が一致するようになる。

【００８４】次に、そのオフセット補正されたセンサ信
号ＤＳ１にもとづき、ゲイン補正部１１２において、し
きい値Ｈ以下の非対数応答領域ＷＡに対してゲイン補正
のための乗算処理を行う。

【００８５】具体的には、オフセット補正されたセンサ
信号ＤＳ１がしきい値Ｈ以下であるか否かを判断して、
しきい値Ｈ以下であれば、すなわちセンサ信号ＤＳ１が
非対数応答領域ＷＡにあれば、メモリ１０から読み出さ
れたゲイン補正のための所定の乗数ＭＬＴを用いて、 出力←Ｈ−（Ｈ−センサ信号ＤＳ１）×乗数 なる演算を行って、その演算結果を出力補正されたセン
サ信号ＤＳ２として出力する。

【００８６】このような各画素のセンサ信号Ａ，Ｂ，Ｃ
のゲイン補正が行われた結果、図２６に示すように、非
対数応答領域ＷＡの特性が一致するようになる。

【００８７】また、その際、オフセット補正されたセン
サ信号ＤＳ１がしきい値Ｈよりも大きければ、すなわち
センサ信号ＤＳ１が対数応答領域ＷＢにあれば、そのま
まオフセット補正されたセンサ信号ＤＳ１を出力補正さ
れたセンサ信号ＤＳ２として出力する。

【００８８】図２８は、イメージセンサ８における各画
素の構成上からくるセンサ信号Ａ，Ｂ，Ｃの出力特性の
バラツキ状態のさらに他の例を示している。

【００８９】ここでは、対数応答領域ＷＢにおける各セ
ンサ信号Ａ，Ｂ，Ｃの出力特性の傾きがそれぞれ異なる
とともに、非対数応答領域ＷＡにおける各センサ信号
Ａ，Ｂ，Ｃの出力特性の形状がそれぞれ異なる場合を示
している。

【００９０】このような場合には、図２７の出力補正回
路１２における処理のフローに示すように、前述した図
１９および図２３に示す各処理を組み合せて行わせるこ
とによって、各センサ信号Ａ，Ｂ，Ｃのオフセット補正
およびゲイン補正が逐次なされて最終的に非対数応答領
域ＷＡおよび対数応答領域ＷＢＡの特性が一致したセン
サ信号ＤＳ２′が得られるようになる。

【００９１】

【発明の効果】以上、本発明によるイメージセンサの出
力補正装置にあっては、入射光に応じて光電変換素子に
流れる電流に応じたセンサ信号を出力する光センサ回路
を画素単位に用いたイメージセンサにおける各画素の出
力信号をＡＤ変換器によってデジタル信号に変換したう
えで、予めメモリに記憶されている各画素の出力特性の
バラツキに応じた補正値を読み出して、所定の演算処理
によって各画素の出力補正を行わせるに際して、各画素
のうちの暗時の最低出力と暗時の最高出力との間におけ
る出力信号をデジタル変換するＡＤ変換器の分解能をｎ
ビットとし、各画素の暗時の出力信号のバラツキ幅の分
解能をｍビット（ｍ＜ｎ）として、メモリにｍビットの
補正値を記憶して各画素の暗時の出力補正を行わせるよ
うにしたもので、メモリの使用効率を向上させることが
できるという利点を有している。

【００９２】また、本発明にあっては、そのイメージセ
ンサの出力補正装置において、各画素のうちの暗時の最
低出力と暗時の最高出力との間における出力信号をデジ
タル変換するＡＤ変換器の分解能をｎビットとし、各画
素の明時の出力信号のバラツキ幅の分解能をｉビット
（ｉ＜ｎ）として、メモリにｉビットの補正値を記憶し
て各画素の明時の出力補正を行わせるようにしたもの
で、メモリの使用効率を向上させることができるという
利点を有している。

【図面の簡単な説明】

【図１】本発明によるイメージセンサに用いられる１画
素分の光センサ回路を示す電気回路図である。

【図２】その光センサ回路における各部信号のタイムチ
ャートである。

【図３】その光センサ回路のフォトダイオードに流れる
センサ電流に対するセンサ信号の出力特性を示す図であ
る。

【図４】その光センサ回路を画素に用いたイメージセン
サにおける各画素の出力特性のバラツキ状態の一例を示
す図である。

【図５】初期化を行わない場合の光センサ回路における
入射光量が少ないときに所定のタイミングで読み出され
るセンサ信号の出力特性を示す図である。

【図６】本発明に係るイメージセンサの構成例を示すブ
ロック図である。

【図７】そのイメージセンサにおける各部信号のタイム
チャートである。

【図８】従来のイメージセンサの出力補正装置を示すブ
ロック構成図である。

【図９】イメージセンサにおける各画素の出力信号の明
時および暗時のバラツキ状態を示す特性図である。

【図１０】本発明によるイメージセンサの出力補正装置
の一実施例を示すブロック構成図である。

【図１１】同実施例のオフセット補正回路における演算
処理の内容の一例を示すブロック図である。

【図１２】同実施例のオフセット補正回路における演算
処理の内容の他の例を示すブロック図である。

【図１３】イメージセンサからの各画素の暗時の出力を
オフセット補正した処理結果を示す特性図である。

【図１４】イメージセンサからの各画素の明時の出力を
オフセット補正した処理結果を示す特性図である。

【図１５】本発明によるイメージセンサの出力補正装置
の他の実施例を示すブロック構成図である。

【図１６】イメージセンサからの各画素の暗時の出力を
オフセット補正したのちに各画素の明時の出力をゲイン
補正した処理結果を示す特性図である。

【図１７】イメージセンサからの各画素の明時の出力を
オフセット補正したのちに各画素の暗時の出力をゲイン
補正した処理過程を示す特性図である。

【図１８】本発明によるイメージセンサの出力補正装置
の具体的な構成例を示すブロック図である。

【図１９】本発明によるイメージセンサの出力補正装置
による出力補正回路における処理のフローの一例を示す
図である。

【図２０】イメージセンサにおける各画素の構成上から
くるセンサ信号の出力特性のバラツキ状態の一例を示す
特性図である。

【図２１】図２０に示す出力特性のバラツキをもった各
画素のセンサ信号をオフセット補正した結果を示す特性
図である。

【図２２】図２０に示す出力特性のバラツキをもった各
画素のセンサ信号をオフセット補正およびゲイン補正し
た結果を示す特性図である。

【図２３】本発明によるイメージセンサの出力補正装置
による出力補正回路における処理のフローの他の例を示
す図である。

【図２４】イメージセンサにおける各画素の構成上から
くるセンサ信号の出力特性のバラツキ状態の他の例を示
す特性図である。

【図２５】図２４に示す出力特性のバラツキをもった各
画素のセンサ信号をオフセット補正した結果を示す特性
図である。

【図２６】図２４に示す出力特性のバラツキをもった各
画素のセンサ信号をオフセット補正およびゲイン補正し
た結果を示す特性図である。

【図２７】本発明によるイメージセンサの出力補正装置
による出力補正回路における処理のフローのさらに他の
例を示す図である。

【図２８】イメージセンサにおける各画素の構成上から
くるセンサ信号の出力特性のバラツキ状態のさらに他の
例を示す特性図である。

【符号の説明】 ８ イメージセンサ １０ ＡＤ変換器 １１１ メモリ １１２ メモリ １２１ オフセット補正回路 １２２ ゲイン補正回路 １３ ＤＡ変換器

Claims (10)

【特許請求の範囲】
1. 【請求項１】 入射光に応じて光電変換素子に流れる電
   流に応じたセンサ信号を出力する光センサ回路を画素単
   位に用いたイメージセンサにおける各画素の出力信号を
   ＡＤ変換器によってデジタル信号に変換したうえで、予
   めメモリに記憶されている各画素の出力特性のバラツキ
   に応じた補正値を読み出して、所定の演算処理によって
   各画素の出力補正を行わせるようにしたイメージセンサ
   の出力補正装置において、各画素のうちの暗時の最低出
   力と暗時の最高出力との間における出力信号をデジタル
   変換するＡＤ変換器の分解能をｎビットとし、各画素の
   暗時の出力信号のバラツキ幅の分解能をｍビット（ｍ＜
   ｎ）として、メモリにｍビットの補正値を記憶して各画
   素の暗時の出力補正を行うようにしたことを特徴とする
   イメージセンサの出力補正装置。
2. 【請求項２】 メモリから読み出したｍビットの補正値
   を用いて、各画素の暗時の出力のオフセット補正を行う
   ようにしたことを特徴とする請求項１の記載によるイメ
   ージセンサの出力補正装置。
3. 【請求項３】 メモリから読み出したｍビットの補正値
   を用いて、各画素の暗時の出力のゲイン補正を行うよう
   にしたことを特徴とする請求項１の記載によるイメージ
   センサの出力補正装置。
4. 【請求項４】 入射光に応じて光電変換素子に流れる電
   流に応じたセンサ信号を出力する光センサ回路を画素単
   位に用いたイメージセンサにおける各画素の出力信号を
   ＡＤ変換器によってデジタル信号に変換したうえで、予
   めメモリに記憶されている各画素の出力特性のバラツキ
   に応じた補正値を読み出して、所定の演算処理によって
   各画素の出力補正を行わせるようにしたイメージセンサ
   の出力補正装置において、各画素のうちの暗時の最低出
   力と暗時の最高出力との間における出力信号をデジタル
   変換するＡＤ変換器の分解能をｎビットとし、各画素の
   明時の出力信号のバラツキ幅の分解能をｉビット（ｉ＜
   ｎ）として、メモリにｉビットの補正値を記憶して各画
   素の明時の出力補正を行うようにしたことを特徴とする
   イメージセンサの出力補正装置。
5. 【請求項５】 メモリから読み出したｉビットの補正値
   を用いて、各画素の明時の出力のオフセット補正を行う
   ようにしたことを特徴とする請求項４の記載によるイメ
   ージセンサの出力補正装置。
6. 【請求項６】 メモリから読み出したｉビットの補正値
   を用いて、各画素の明時の出力のゲイン補正を行うよう
   にしたことを特徴とする請求項４の記載によるイメージ
   センサの出力補正装置。
7. 【請求項７】 入射光に応じて光電変換素子に流れる電
   流に応じたセンサ信号を出力する光センサ回路を画素単
   位に用いたイメージセンサにおける各画素の出力信号を
   ＡＤ変換器によってデジタル信号に変換したうえで、予
   めメモリに記憶されている各画素の出力特性のバラツキ
   に応じた補正値を読み出して、所定の演算処理によって
   各画素の出力補正を行わせるようにしたイメージセンサ
   の出力補正装置において、各画素のうちの暗時の最低出
   力と暗時の最高出力との間における出力信号をデジタル
   変換するＡＤ変換器の分解能をｎビットとし、各画素の
   暗時の出力信号のバラツキ幅の分解能をｍビット（ｍ＜
   ｎ）とするとともに、各画素の明時の出力信号のバラツ
   キ幅の分解能をｉビット（ｉ＜ｎ）として、メモリにｍ
   ビットのオフセット補正値およびｉビットのゲイン補正
   値を記憶して、各画素の暗時の出力のオフセット補正を
   行ったのち、明時の出力のゲイン補正を行うようにした
   ことを特徴とするイメージセンサの出力補正装置。
8. 【請求項８】 入射光に応じて光電変換素子に流れる電
   流に応じたセンサ信号を出力する光センサ回路を画素単
   位に用いたイメージセンサにおける各画素の出力信号を
   ＡＤ変換器によってデジタル信号に変換したうえで、予
   めメモリに記憶されている各画素の出力特性のバラツキ
   に応じた補正値を読み出して、所定の演算処理によって
   各画素の出力補正を行わせるようにしたイメージセンサ
   の出力補正装置において、各画素のうちの暗時の最低出
   力と暗時の最高出力との間における出力信号をデジタル
   変換するＡＤ変換器の分解能をｎビットとし、各画素の
   暗時の出力信号のバラツキ幅の分解能をｍビット（ｍ＜
   ｎ）とするとともに、各画素の明時の出力信号のバラツ
   キ幅の分解能をｉビット（ｉ＜ｎ）として、メモリにｍ
   ビットのゲイン補正値およびｉビットのオフセット補正
   値を記憶して、各画素の明時の出力のオフセット補正を
   行ったのち、暗時の出力のゲイン補正を行うようにした
   ことを特徴とするイメージセンサの出力補正装置。
9. 【請求項９】 撮影時の入射光量に応じて光電変換素子
   に流れるセンサ電流をトランジスタのサブスレッショル
   ド領域の特性を利用した弱反転状態で対数特性をもって
   電圧信号に変換して、その変換された電圧信号に応じた
   センサ信号を出力するようにした光センサ回路をイメー
   ジセンサの画素単位に用いたことを特徴とする請求項１
   ないし５の何れかの記載によるイメージセンサの出力補
   正装置。
10. 【請求項１０】 各画素における光電変換素子の寄生容
    量の残留電荷を放電して初期化する手段が設けられてい
    ることを特徴とする請求項１ないし６の何れかの記載に
    よるイメージセンサの出力補正装置。