JPH11150683A - 撮像装置 - Google Patents
撮像装置Info
- Publication number
- JPH11150683A JPH11150683A JP9315455A JP31545597A JPH11150683A JP H11150683 A JPH11150683 A JP H11150683A JP 9315455 A JP9315455 A JP 9315455A JP 31545597 A JP31545597 A JP 31545597A JP H11150683 A JPH11150683 A JP H11150683A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- current source
- detector
- imaging device
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims abstract description 9
- 238000003384 imaging method Methods 0.000 claims description 66
- 230000005669 field effect Effects 0.000 claims description 23
- 239000000872 buffer Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 7
- 238000012937 correction Methods 0.000 abstract description 52
- 230000003321 amplification Effects 0.000 abstract description 14
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 14
- 239000006185 dispersion Substances 0.000 abstract 3
- 239000003990 capacitor Substances 0.000 description 24
- 230000010354 integration Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 12
- 229910052719 titanium Inorganic materials 0.000 description 12
- 239000010936 titanium Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 238000003331 infrared imaging Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/20—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from infrared radiation only
- H04N23/23—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from infrared radiation only from thermal infrared radiation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/20—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming only infrared radiation into image signals
- H04N25/21—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming only infrared radiation into image signals for transforming thermal infrared radiation into image signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/30—Transforming light or analogous information into electric information
- H04N5/33—Transforming infrared radiation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 検出器は増幅素子のばらつき等によって起こ
る画素間のばらつきを補正し、撮像素子内または撮像素
子外において行う信号増幅や信号処理を円滑に行う。 【解決手段】 撮像素子の読み出し回路は、電磁波を電
気信号に変換する複数の検出器１０１と、この検出器１
０１に一定のバイアス電流を流す第１の定電流源１０２
と、この第１の定電流源１０２につながり、検出器１０
１のばらつきを補正する第２の定電流源であるＦＰＮ補
正定電流源１１３と、同様に第１の定電流源１０２につ
ながり前記バイアス電流をキャンセルする第３の定電流
源１０４を有する。第２の定電流源１１３は複数組のバ
イポーラトランジスタ１１６と抵抗１１５からなり、こ
の抵抗１１５の抵抗値は各バイポーラトランジスタ１１
６のエミッタサイズに反比例する。
る画素間のばらつきを補正し、撮像素子内または撮像素
子外において行う信号増幅や信号処理を円滑に行う。 【解決手段】 撮像素子の読み出し回路は、電磁波を電
気信号に変換する複数の検出器１０１と、この検出器１
０１に一定のバイアス電流を流す第１の定電流源１０２
と、この第１の定電流源１０２につながり、検出器１０
１のばらつきを補正する第２の定電流源であるＦＰＮ補
正定電流源１１３と、同様に第１の定電流源１０２につ
ながり前記バイアス電流をキャンセルする第３の定電流
源１０４を有する。第２の定電流源１１３は複数組のバ
イポーラトランジスタ１１６と抵抗１１５からなり、こ
の抵抗１１５の抵抗値は各バイポーラトランジスタ１１
６のエミッタサイズに反比例する。
Description
【０００１】
【発明の属する技術分野】本発明は、可視光や赤外線、
紫外線、Ｘ線等の電磁波を電気信号に変換する撮像装置
に関し、特に赤外線を電気信号に変換する赤外線撮像装
置に関する。赤外線撮像装置は入射赤外線をフォトダイ
オード等で検出する量子型と、入射赤外線による構造体
の温度上昇を熱電変換素子により電気信号に変換する熱
型に分かれる。どちらも被写体表面の温度分布を計測す
る等の目的に使用される。
紫外線、Ｘ線等の電磁波を電気信号に変換する撮像装置
に関し、特に赤外線を電気信号に変換する赤外線撮像装
置に関する。赤外線撮像装置は入射赤外線をフォトダイ
オード等で検出する量子型と、入射赤外線による構造体
の温度上昇を熱電変換素子により電気信号に変換する熱
型に分かれる。どちらも被写体表面の温度分布を計測す
る等の目的に使用される。
【０００２】
【従来の技術】従来の撮像装置としては、例えば本発明
者の先願発明である特願平８−０９８００９号に記載さ
れたものがある。図８，９はこの従来の撮像装置の断面
図と回路図を示したものである。この例は熱型赤外線撮
像装置の例であり、図８に示すように半導体基板とその
基板表面に回路を持ち、その上に入射赤外線を電気信号
に変換する受光部を持つ。この回路および受光部は、二
次元の赤外線画像が得られるように、複数の画素を集積
化している。受光部は赤外線を吸収する赤外線吸収層２
９と、熱の逃げを防ぐダイヤフラム（シリコン酸化膜）
２８と、熱を電気信号に変換する熱電変換素子２７から
なる。
者の先願発明である特願平８−０９８００９号に記載さ
れたものがある。図８，９はこの従来の撮像装置の断面
図と回路図を示したものである。この例は熱型赤外線撮
像装置の例であり、図８に示すように半導体基板とその
基板表面に回路を持ち、その上に入射赤外線を電気信号
に変換する受光部を持つ。この回路および受光部は、二
次元の赤外線画像が得られるように、複数の画素を集積
化している。受光部は赤外線を吸収する赤外線吸収層２
９と、熱の逃げを防ぐダイヤフラム（シリコン酸化膜）
２８と、熱を電気信号に変換する熱電変換素子２７から
なる。
【０００３】ダイヤフラム２８はその下層をエッチング
で取り除くことによって、宙に浮いた膜状の構造が形成
される。熱電変換素子２７は、この例では温度によって
その電気抵抗値が変化するボロメータを用いており、ボ
ロメータとしてチタンを用いている。各画素に入射した
赤外線は、各画素の赤外線吸収層２９に吸収され、各画
素のダイヤフラム２８の温度を上昇させる。この温度上
昇はチタンボロメータによって電気信号に変換され、基
板上の回路を通じて順次外部に読み出される。図９にお
いて、チタンボロメータ９０１はダイヤフラム２８上に
形成されており、入射赤外線に対して感度がある。ＮＰ
Ｎトランジスタ９０２のベースに電圧Ｖ b1を印加する
と、ＮＰＮトランジスタ９０２のベース、エミッタ間電
圧をＶBEとして、チタンボロメータ９０１には（Ｖb1−
ＶBE）の電圧がかかる。チタンボロメータ９０１の抵抗
をＲb1とすると、ＮＰＮトランジスタ９０２のコレクタ
にはＩc1＝（Ｖb1−ＶBE）／Ｒb1の電流が流れることに
なる。
で取り除くことによって、宙に浮いた膜状の構造が形成
される。熱電変換素子２７は、この例では温度によって
その電気抵抗値が変化するボロメータを用いており、ボ
ロメータとしてチタンを用いている。各画素に入射した
赤外線は、各画素の赤外線吸収層２９に吸収され、各画
素のダイヤフラム２８の温度を上昇させる。この温度上
昇はチタンボロメータによって電気信号に変換され、基
板上の回路を通じて順次外部に読み出される。図９にお
いて、チタンボロメータ９０１はダイヤフラム２８上に
形成されており、入射赤外線に対して感度がある。ＮＰ
Ｎトランジスタ９０２のベースに電圧Ｖ b1を印加する
と、ＮＰＮトランジスタ９０２のベース、エミッタ間電
圧をＶBEとして、チタンボロメータ９０１には（Ｖb1−
ＶBE）の電圧がかかる。チタンボロメータ９０１の抵抗
をＲb1とすると、ＮＰＮトランジスタ９０２のコレクタ
にはＩc1＝（Ｖb1−ＶBE）／Ｒb1の電流が流れることに
なる。
【０００４】チタンボロメータ９０３は基板上に形成さ
れており、入射赤外線に対して感度がない。これはチタ
ンボロメータ９０３をチタンボロメータ９０１に対する
基準として使用するためである。ＰＮＰトランジスタ９
０４のベースに電圧Ｖb2を印加すると、上記と同様にＰ
ＮＰトランジスタ９０４のコレクタには、ＩC2＝（Ｖ b2
−ＶBE）／Ｒb2の電流が流れる。ここでＲb2はチタンボ
ロメータ９０３の抵抗である。
れており、入射赤外線に対して感度がない。これはチタ
ンボロメータ９０３をチタンボロメータ９０１に対する
基準として使用するためである。ＰＮＰトランジスタ９
０４のベースに電圧Ｖb2を印加すると、上記と同様にＰ
ＮＰトランジスタ９０４のコレクタには、ＩC2＝（Ｖ b2
−ＶBE）／Ｒb2の電流が流れる。ここでＲb2はチタンボ
ロメータ９０３の抵抗である。
【０００５】入射赤外線を遮断した状態では、このＩc1
とＩc2はつり合っており、積分コンデンサ９０５にはほ
とんど電流が流れない。赤外線が入射すると、熱分離さ
れたダイヤフラムの温度が上昇し、ダイヤフラム上のチ
タンボロメータ９０１の抵抗値は変化する。この抵抗の
変化はＩC1を変化させる。基板上のチタンボロメータ９
０３の抵抗値は変化しないため、ＩC2は変化しない。こ
のＩc1１の変化によって、差分ΔＩ＝（ＩC2−Ｉc1）が
生じ、積分コンデンサ９０５に蓄えられる。この差分Δ
Ｉは、信号成分と除ききれなかったバイアス成分であ
り、大きなバイアス成分は取り除かれる。
とＩc2はつり合っており、積分コンデンサ９０５にはほ
とんど電流が流れない。赤外線が入射すると、熱分離さ
れたダイヤフラムの温度が上昇し、ダイヤフラム上のチ
タンボロメータ９０１の抵抗値は変化する。この抵抗の
変化はＩC1を変化させる。基板上のチタンボロメータ９
０３の抵抗値は変化しないため、ＩC2は変化しない。こ
のＩc1１の変化によって、差分ΔＩ＝（ＩC2−Ｉc1）が
生じ、積分コンデンサ９０５に蓄えられる。この差分Δ
Ｉは、信号成分と除ききれなかったバイアス成分であ
り、大きなバイアス成分は取り除かれる。
【０００６】その他の撮像装置の例としては、例えば特
開平１−２８９３８１号公報に示す増幅型固体撮像装置
の例がある。これはフォトダイオードとカレントミラー
回路を組み合わせて増幅素子のＶＴ（しきい値電圧）や
寄生容量の影響を減らそうとしたものである。
開平１−２８９３８１号公報に示す増幅型固体撮像装置
の例がある。これはフォトダイオードとカレントミラー
回路を組み合わせて増幅素子のＶＴ（しきい値電圧）や
寄生容量の影響を減らそうとしたものである。
【０００７】また、特開平６−７８２１８号公報に示さ
れている例では、ある画素について積分時間が長い場合
と短い場合の出力信号の差をとり、固定パターンノイズ
（ＦＰＮ）を除去する例が示されている。
れている例では、ある画素について積分時間が長い場合
と短い場合の出力信号の差をとり、固定パターンノイズ
（ＦＰＮ）を除去する例が示されている。
【０００８】また、特開平８−２４２３３０号公報に示
されている例では、ある画素について信号をリセットす
る直前と直後の差をとり、読み出し回路のばらつきを補
正している。
されている例では、ある画素について信号をリセットす
る直前と直後の差をとり、読み出し回路のばらつきを補
正している。
【０００９】
【発明が解決しようとする課題】特開平８−０９８００
９は、大きなバイアス成分をカットして信号成分を取り
出すことができるが、画素間のばらつきが大きい場合信
号の増幅度を上げることが難しい。
９は、大きなバイアス成分をカットして信号成分を取り
出すことができるが、画素間のばらつきが大きい場合信
号の増幅度を上げることが難しい。
【００１０】通常、複数の画素からなる撮像装置では画
素間のばらつきが存在する。これは赤外線撮像装置や増
幅型撮像装置に特に顕著に現れる。これら画素間のばら
つきの原因は、あるものはボロメータなどの検出器のば
らつきであったり、あるものは増幅素子のＶＴや寄生容
量のばらつきであったりする。ボロメータ型赤外線撮像
装置を例にとると、ボロメータ抵抗はボロメータ膜の厚
さのばらつきや比抵抗のばらつき、パターニングしたと
きの寸法のばらつきなどで数％から数１０％程度ばらつ
く。
素間のばらつきが存在する。これは赤外線撮像装置や増
幅型撮像装置に特に顕著に現れる。これら画素間のばら
つきの原因は、あるものはボロメータなどの検出器のば
らつきであったり、あるものは増幅素子のＶＴや寄生容
量のばらつきであったりする。ボロメータ型赤外線撮像
装置を例にとると、ボロメータ抵抗はボロメータ膜の厚
さのばらつきや比抵抗のばらつき、パターニングしたと
きの寸法のばらつきなどで数％から数１０％程度ばらつ
く。
【００１１】このようなばらつきは、信号を読み出す上
で大きな支障となる。例えば温度差１℃の被写体を見た
ときボロメータ部の温度変化は１ｍ℃程度であり、これ
によるボロメータの抵抗変化はボロメータの抵抗温度係
数１％／℃として０．００１％程度である。この微弱な
抵抗変化を読み取るには撮像素子上で増幅することが好
ましいが、画素間の抵抗ばらつきが大きいと、そのまま
ではばらつきによって増幅回路のダイナミックレンジが
制限され、増幅度が上げられない。
で大きな支障となる。例えば温度差１℃の被写体を見た
ときボロメータ部の温度変化は１ｍ℃程度であり、これ
によるボロメータの抵抗変化はボロメータの抵抗温度係
数１％／℃として０．００１％程度である。この微弱な
抵抗変化を読み取るには撮像素子上で増幅することが好
ましいが、画素間の抵抗ばらつきが大きいと、そのまま
ではばらつきによって増幅回路のダイナミックレンジが
制限され、増幅度が上げられない。
【００１２】これに対して特開平１−２８９３８１号公
報、特開平６−７８２１８号公報、特開平８−２４２３
３０号公報に示されている増幅型固体撮像装置の例は、
どれも寄生容量やＶＴのばらつきなど増幅素子に含まれ
ているばらつきだけを補正するものであり、検出器自体
のばらつきを補正するものではない。
報、特開平６−７８２１８号公報、特開平８−２４２３
３０号公報に示されている増幅型固体撮像装置の例は、
どれも寄生容量やＶＴのばらつきなど増幅素子に含まれ
ているばらつきだけを補正するものであり、検出器自体
のばらつきを補正するものではない。
【００１３】本発明の目的は、検出器や増幅素子のばら
つきなどによって起こる画素間のばらつきを補正し、撮
像素子内または撮像素子外において行う信号増幅や信号
処理を円滑に行うことができる撮像装置を提供すること
である。
つきなどによって起こる画素間のばらつきを補正し、撮
像素子内または撮像素子外において行う信号増幅や信号
処理を円滑に行うことができる撮像装置を提供すること
である。
【００１４】
【課題を解決するための手段】本発明の第１の撮像装置
は、電磁波を電気信号に変換する複数の検出器（図１の
１０１）と、この検出器との一定のバイアス電流を流す
第１の定電流源（図１の１０２）と、この第１の定電流
源につながり、検出器のばらつきを補正する第２の定電
流源（図１の１１３）を有する。
は、電磁波を電気信号に変換する複数の検出器（図１の
１０１）と、この検出器との一定のバイアス電流を流す
第１の定電流源（図１の１０２）と、この第１の定電流
源につながり、検出器のばらつきを補正する第２の定電
流源（図１の１１３）を有する。
【００１５】本発明の第２の撮像装置は、電磁波を電気
信号に変換する複数の検出器（図１の１０１）と、この
検出器に一定のバイアス電流を流す第１の定電流源（図
１の１０２）と、この第１の定電流源につながり、検出
器のばらつきを補正する第２の定電流源（図１の１１
３）と、同様に第１の定電流源につながり前記バイアス
電流をキャンセルする第３の定電流源（図１の１０４）
を有する。
信号に変換する複数の検出器（図１の１０１）と、この
検出器に一定のバイアス電流を流す第１の定電流源（図
１の１０２）と、この第１の定電流源につながり、検出
器のばらつきを補正する第２の定電流源（図１の１１
３）と、同様に第１の定電流源につながり前記バイアス
電流をキャンセルする第３の定電流源（図１の１０４）
を有する。
【００１６】本発明の第３の撮像装置は、電磁波を電気
信号に変換する複数の検出器（図１の１０１）と、この
検出器がエミッタにつながるバイポーラトランジスタ
（図１の１０２）と、このバイポーラトランジスタのコ
レクタにつながり、検出器のばらつきを補正する第２の
定電流源（図１の１１３）を有する。
信号に変換する複数の検出器（図１の１０１）と、この
検出器がエミッタにつながるバイポーラトランジスタ
（図１の１０２）と、このバイポーラトランジスタのコ
レクタにつながり、検出器のばらつきを補正する第２の
定電流源（図１の１１３）を有する。
【００１７】本発明の第４の撮像装置は、電磁波を電気
信号に変換する複数の検出器（図７の７０１）と、この
検出器がソースにつながる電界効果トランジスタ（図７
の７０２）と、この電界効果トランジスタのドレインに
つながり、検出器のばらつきを補正する第２の定電流源
（図７の７１３）を有する。
信号に変換する複数の検出器（図７の７０１）と、この
検出器がソースにつながる電界効果トランジスタ（図７
の７０２）と、この電界効果トランジスタのドレインに
つながり、検出器のばらつきを補正する第２の定電流源
（図７の７１３）を有する。
【００１８】第２の定電流源を持つことによって、増幅
素子のばらつきや検出器自体のばらつきを含めた各画素
のばらつきを補正し、チップ上の増幅回路の増幅度を上
げることができる。
素子のばらつきや検出器自体のばらつきを含めた各画素
のばらつきを補正し、チップ上の増幅回路の増幅度を上
げることができる。
【００１９】本発明の第５の撮像装置は、第１から第４
の撮像装置において、第２の定電流源としてバイポーラ
トランジスタ（図１の１１６）のエミッタに第１の抵抗
（図１の１１５）を接続したものを用いる。
の撮像装置において、第２の定電流源としてバイポーラ
トランジスタ（図１の１１６）のエミッタに第１の抵抗
（図１の１１５）を接続したものを用いる。
【００２０】本発明の第６の撮像装置は、第１から第４
の撮像装置において、第２の定電流源として電界効果ト
ランジスタのソースに第１の抵抗（図７の７１５）を接
続したものを用いる。
の撮像装置において、第２の定電流源として電界効果ト
ランジスタのソースに第１の抵抗（図７の７１５）を接
続したものを用いる。
【００２１】この構成の第２の定電流源を用いることに
よって、トランジスタ回路の増幅率を下げて、トランジ
スタ自身のノイズが定電流出力に現れにくくなる。
よって、トランジスタ回路の増幅率を下げて、トランジ
スタ自身のノイズが定電流出力に現れにくくなる。
【００２２】本発明の第７の撮像装置は、第５、第６の
撮像装置において、第１の抵抗として前記検出器と同じ
温度係数の抵抗を用いる。
撮像装置において、第１の抵抗として前記検出器と同じ
温度係数の抵抗を用いる。
【００２３】これによって、検出器と定電流回路の温度
係数が同じになり、温度ドリフトを軽減する作用があ
る。
係数が同じになり、温度ドリフトを軽減する作用があ
る。
【００２４】本発明の第８の撮像装置は、第１から第４
の撮像装置において、第２の定電流源（図１の１１３）
は複数組のバイポータトランジスタ（図１の１１６）と
第１の抵抗（図１の１１５）からなり、この第１の抵抗
の抵抗値は各バイポーラトランジスタのエミッタサイズ
に反比例する。
の撮像装置において、第２の定電流源（図１の１１３）
は複数組のバイポータトランジスタ（図１の１１６）と
第１の抵抗（図１の１１５）からなり、この第１の抵抗
の抵抗値は各バイポーラトランジスタのエミッタサイズ
に反比例する。
【００２５】本発明の第９の撮像装置は、第６の撮像装
置において、第２の定電流源（図７の７１３）は複数組
の電界効果トランジスタ（図７の７１６）と第１の抵抗
（図７の７１５）からなり、この第１の抵抗の抵抗値は
各電界効果トランジスタのゲート長に反比例する。
置において、第２の定電流源（図７の７１３）は複数組
の電界効果トランジスタ（図７の７１６）と第１の抵抗
（図７の７１５）からなり、この第１の抵抗の抵抗値は
各電界効果トランジスタのゲート長に反比例する。
【００２６】この構成によって精度の高いばらつき補正
が実現できる。
が実現できる。
【００２７】本発明の第１０の撮像装置は、第５から第
９の撮像装置において、第１の抵抗の値が１ＫΩから５
００ＫΩ、好ましくは５ＫΩから１００ＫΩである。
９の撮像装置において、第１の抵抗の値が１ＫΩから５
００ＫΩ、好ましくは５ＫΩから１００ＫΩである。
【００２８】この範囲の抵抗を用いることによってデバ
イスの耐圧を上昇させることなく、ジョンソンノイズを
低減することができる。
イスの耐圧を上昇させることなく、ジョンソンノイズを
低減することができる。
【００２９】本発明の第１１の撮像装置は、第１から第
４の撮像装置において、各検出器のばらつきデータを保
持する２系統のデータバッファ（図２の２０９と２１
０）を有する。
４の撮像装置において、各検出器のばらつきデータを保
持する２系統のデータバッファ（図２の２０９と２１
０）を有する。
【００３０】２系統のデータバッファを用いることによ
って、信号の積分期間中でも補正データのデバイス内へ
の読み込みが可能となる。つまりは信号の積分時間を長
くとることができ、ノイズを低減できる。
って、信号の積分期間中でも補正データのデバイス内へ
の読み込みが可能となる。つまりは信号の積分時間を長
くとることができ、ノイズを低減できる。
【００３１】本発明の第１２の撮像装置は、第１から第
４の撮像装置において、信号処理回路のダイナミックレ
ンジの上限と各画素の信号を比較する手段（図５の５１
１）を有する。
４の撮像装置において、信号処理回路のダイナミックレ
ンジの上限と各画素の信号を比較する手段（図５の５１
１）を有する。
【００３２】本発明の第１３の撮像装置は、第１から第
４の撮像装置において、信号処理回路のダイナミックレ
ンジの下限と各画素の信号を比較する手段（図５の５１
１）を有する。
４の撮像装置において、信号処理回路のダイナミックレ
ンジの下限と各画素の信号を比較する手段（図５の５１
１）を有する。
【００３３】本発明の第１４の撮像装置は、第１２、第
１３の撮像装置において、前記比較結果にしたがって前
記各検出器のばらつきデータを作成する制御回路（図５
の５１２）を有する。
１３の撮像装置において、前記比較結果にしたがって前
記各検出器のばらつきデータを作成する制御回路（図５
の５１２）を有する。
【００３４】本発明の第１５の撮像装置は、第１４の撮
像装置において、前記比較結果にしたがって前記各検出
器のばらつきデータを作成する手段を有する（図６）。
像装置において、前記比較結果にしたがって前記各検出
器のばらつきデータを作成する手段を有する（図６）。
【００３５】本発明の第１６の撮像装置は、前記各検出
器のばらつきデータのＭＳＢを操作して、前記比較結果
にしたがってＭＳＢの値を決定し、順次ＬＳＢまで同様
の操作と判定によって各ビットの値を決定する手段を有
する（図６）。
器のばらつきデータのＭＳＢを操作して、前記比較結果
にしたがってＭＳＢの値を決定し、順次ＬＳＢまで同様
の操作と判定によって各ビットの値を決定する手段を有
する（図６）。
【００３６】これらの構成によって、各画素のばらつき
補正データを容易にかつ短い時間で取得することができ
る。これは、信号のダイナミックレンジを監視しなが
ら、補正データの各ビットを探索するアルゴリズムを用
いているからである。
補正データを容易にかつ短い時間で取得することができ
る。これは、信号のダイナミックレンジを監視しなが
ら、補正データの各ビットを探索するアルゴリズムを用
いているからである。
【００３７】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００３８】図１（ａ）は、本発明の一実施形態を示す
撮像装置の読み出し回路部分の回路図である。
撮像装置の読み出し回路部分の回路図である。
【００３９】半導体基板上に熱電変換素子１０１、ＮＰ
Ｎトランジスタ１０２、抵抗１０３、ＰＮＰトランジス
タ１０４、スイッチ１００、ＦＰＮ補正定電流源１１
３、積分コンデンサ１０５、リセットスイッチ１０６が
形成されている。熱電変換素子１０１はこの例ではダイ
ヤフラム上に形成されたボロメータを用いており、入射
赤外線に対して感度がある。この熱電変換素子１０１は
後述するように、基板上に１次元ないしは２次元に多数
形成され、スイッチ１００によって切り換えて順次選択
していく。
Ｎトランジスタ１０２、抵抗１０３、ＰＮＰトランジス
タ１０４、スイッチ１００、ＦＰＮ補正定電流源１１
３、積分コンデンサ１０５、リセットスイッチ１０６が
形成されている。熱電変換素子１０１はこの例ではダイ
ヤフラム上に形成されたボロメータを用いており、入射
赤外線に対して感度がある。この熱電変換素子１０１は
後述するように、基板上に１次元ないしは２次元に多数
形成され、スイッチ１００によって切り換えて順次選択
していく。
【００４０】ＮＰＮトランジスタ１０２のベースに電圧
Ｖb1を印加すると、ＮＰＮトランジスタ１０２のベー
ス、エミッタ間電圧をＶBEとして、熱電変換素子１０１
には（Ｖb1−ＶBE）の電圧がかかる。熱電変換素子１０
１の抵抗をＲb1とすると、ＮＰＮトランジスタ１０２の
コレクタにはＩC1＝（Ｖb1−ＶBE）／Ｒb1の電流が流れ
ることになる。
Ｖb1を印加すると、ＮＰＮトランジスタ１０２のベー
ス、エミッタ間電圧をＶBEとして、熱電変換素子１０１
には（Ｖb1−ＶBE）の電圧がかかる。熱電変換素子１０
１の抵抗をＲb1とすると、ＮＰＮトランジスタ１０２の
コレクタにはＩC1＝（Ｖb1−ＶBE）／Ｒb1の電流が流れ
ることになる。
【００４１】ＰＮＰトランジスタ１０４のベースに電圧
Ｖb2を印加すると、上記と同様にＰＮＰトランジスタ１
０４のコレクタには、Ｉc2＝（Ｖb2−ＶBE）／Ｒb2の電
流が流れる。ここで、Ｒb2は抵抗１０３の抵抗値であ
る。このＩc1とＩc2はほぼつりあっており、積分コンデ
ンサ１０５にはわずかな差分ΔＩ＝（Ｉc2−Ｉc1）が流
れる。この差分ΔＩは、信号成分と除ききれなかったバ
イアス成分であり、大部分のバイアス成分は取り除かれ
ている。
Ｖb2を印加すると、上記と同様にＰＮＰトランジスタ１
０４のコレクタには、Ｉc2＝（Ｖb2−ＶBE）／Ｒb2の電
流が流れる。ここで、Ｒb2は抵抗１０３の抵抗値であ
る。このＩc1とＩc2はほぼつりあっており、積分コンデ
ンサ１０５にはわずかな差分ΔＩ＝（Ｉc2−Ｉc1）が流
れる。この差分ΔＩは、信号成分と除ききれなかったバ
イアス成分であり、大部分のバイアス成分は取り除かれ
ている。
【００４２】赤外線が入射すると、熱分離されたダイヤ
フラムの温度が上昇し、ダイヤフラム上の熱電変換素子
１０１（ここではボロメータ）の抵抗値が変化する。こ
の抵抗の変化は電流Ｉc1を変化させ、積分コンデンサ１
０５に蓄積される。
フラムの温度が上昇し、ダイヤフラム上の熱電変換素子
１０１（ここではボロメータ）の抵抗値が変化する。こ
の抵抗の変化は電流Ｉc1を変化させ、積分コンデンサ１
０５に蓄積される。
【００４３】除ききれないバイアス成分は、順次選択し
ていく複数の熱電変換素子１０１間のばらつきによって
生じる。Ｒb2は固定であるため、多数あるＲb1の間に大
きなばらつきがあると差分ΔＩにもばらつきを生じる。
ＦＰＮ補正定電流源１１３はこのばらつきを補正する定
電流源であり、例えば図１（ｂ）のような構成になって
いる。
ていく複数の熱電変換素子１０１間のばらつきによって
生じる。Ｒb2は固定であるため、多数あるＲb1の間に大
きなばらつきがあると差分ΔＩにもばらつきを生じる。
ＦＰＮ補正定電流源１１３はこのばらつきを補正する定
電流源であり、例えば図１（ｂ）のような構成になって
いる。
【００４４】ＦＰＮ補正定電流源１１３は、ＮＰＮトラ
ンジスタ１１６と、そのエミッタにつながる抵抗１１５
と、コレクタにつながるスイッチ１１７からなる。ＦＰ
Ｎ補正定電流源１１３は何段かの定電流源から構成さ
れ、各定電流源の電流値はＩ0，２Ｉ0 ，４Ｉ0,・・・
のように２の整数乗の重み付けがしてある。この２の整
数乗の重み付けをするために、抵抗１１４はＲ0 ，Ｒ0
／２，Ｒ0 ／４,・・・・のように電流に反比例して重
み付けがしてある。抵抗のばらつきを最小限にするた
め、Ｒ0 ／２という単位抵抗を組み合わせることによっ
て各抵抗を得ている。
ンジスタ１１６と、そのエミッタにつながる抵抗１１５
と、コレクタにつながるスイッチ１１７からなる。ＦＰ
Ｎ補正定電流源１１３は何段かの定電流源から構成さ
れ、各定電流源の電流値はＩ0，２Ｉ0 ，４Ｉ0,・・・
のように２の整数乗の重み付けがしてある。この２の整
数乗の重み付けをするために、抵抗１１４はＲ0 ，Ｒ0
／２，Ｒ0 ／４,・・・・のように電流に反比例して重
み付けがしてある。抵抗のばらつきを最小限にするた
め、Ｒ0 ／２という単位抵抗を組み合わせることによっ
て各抵抗を得ている。
【００４５】さらに、ＮＰＮトランジスタ１１５のエミ
ッタサイズは、電流Ｉ0 の段のエミッタサイズを基本
（ｍ＝１）として、２倍（ｍ＝２）、４倍（ｍ＝４）、
・・・のように、電流に比例して重み付けがしてある。
前述したＲb1のばらつきに応じて各段のスイッチをオン
／オフすることによって、差分ΔＩを減らすことができ
る。定電流源がｎ段あるビットの場合、差分ΔＩを１／
２n に減らす効果がある。
ッタサイズは、電流Ｉ0 の段のエミッタサイズを基本
（ｍ＝１）として、２倍（ｍ＝２）、４倍（ｍ＝４）、
・・・のように、電流に比例して重み付けがしてある。
前述したＲb1のばらつきに応じて各段のスイッチをオン
／オフすることによって、差分ΔＩを減らすことができ
る。定電流源がｎ段あるビットの場合、差分ΔＩを１／
２n に減らす効果がある。
【００４６】エミッタサイズ（ｍ）を変えているのは次
の理由による。ベース電流ＩB とベース−エミッタ間電
圧ＶBEとの関係は、逆方向リーク電流をＩＢO 、素電荷
をｑ、ボルツマン定数をｋ、絶対温度をＴとして、 ＩＢ＝ｍＩＢ0 Ｅｘｐ［ｑＶBE／ｋ／Ｔ］ となる。ベース電流は電流増幅率をβとして、ＩＢ＝Ｉ
Ｃ／βで表せられるため、ｍが一定のままコレクタ電流
が変化するとＶBEも変化してしまう。各トランジスタの
ベースには同じ電圧Ｖb1が印加されているため、各段の
ＶBEが異なると各段の電流値は正確に上記のようになら
ない。ｍを電流値に比例して変えることによって各段の
ＶBEは同じになり、電流値を上記のように設定すること
ができる。
の理由による。ベース電流ＩB とベース−エミッタ間電
圧ＶBEとの関係は、逆方向リーク電流をＩＢO 、素電荷
をｑ、ボルツマン定数をｋ、絶対温度をＴとして、 ＩＢ＝ｍＩＢ0 Ｅｘｐ［ｑＶBE／ｋ／Ｔ］ となる。ベース電流は電流増幅率をβとして、ＩＢ＝Ｉ
Ｃ／βで表せられるため、ｍが一定のままコレクタ電流
が変化するとＶBEも変化してしまう。各トランジスタの
ベースには同じ電圧Ｖb1が印加されているため、各段の
ＶBEが異なると各段の電流値は正確に上記のようになら
ない。ｍを電流値に比例して変えることによって各段の
ＶBEは同じになり、電流値を上記のように設定すること
ができる。
【００４７】エミッタに抵抗を接続するこの構成は、Ｎ
ＰＮトランジスタ１１５のショットノイズ、ベース抵抗
（ｒｂｂ）のジョンソンノイズ、ベースにつながる定電
圧源のノイズなどの影響を減らす効果がある。
ＰＮトランジスタ１１５のショットノイズ、ベース抵抗
（ｒｂｂ）のジョンソンノイズ、ベースにつながる定電
圧源のノイズなどの影響を減らす効果がある。
【００４８】図３は図１（ｂ）の回路のエミッタ抵抗を
変えたときに、コレクタに流れる電流性ノイズを示した
ものである。Ｒはエミッタにつないだ抵抗のジョンソン
ノイズ、ＩＣはコレクタ電流のショットノイズ、ＩＢは
ベース電流のショットノイズ、ｒｂｂはベース抵抗のジ
ョンソンノイズ、Ｔｏｔａｌはトータルのノイズを表
す。コレクタ電流が１０μＡの場合を示している。これ
は通常ボロメータに流す電流が１００μＡ程度であり、
ボロメータ抵抗のばらつきを１０％程度とすると、補正
電流源の値は１００μＡの１０％の１０μＡ程度となる
ためである。
変えたときに、コレクタに流れる電流性ノイズを示した
ものである。Ｒはエミッタにつないだ抵抗のジョンソン
ノイズ、ＩＣはコレクタ電流のショットノイズ、ＩＢは
ベース電流のショットノイズ、ｒｂｂはベース抵抗のジ
ョンソンノイズ、Ｔｏｔａｌはトータルのノイズを表
す。コレクタ電流が１０μＡの場合を示している。これ
は通常ボロメータに流す電流が１００μＡ程度であり、
ボロメータ抵抗のばらつきを１０％程度とすると、補正
電流源の値は１００μＡの１０％の１０μＡ程度となる
ためである。
【００４９】上記トータルノイズはエミッタ抵抗を大き
くすることで小さくなる。エミッタ抵抗値を１ＫΩ以上
にすることでトータルノイズは減り始めるが、５ＫΩ程
度以上にすることで、１ＫΩ以下の場合より３ｄＢ程度
トータルノイズを下げられる。３ｄＢという数値は、人
間の目がその改善を識別できる限界の値である。コレク
タ電流を１０μＡとした場合、エミッタ抵抗を５００Ｋ
Ω以下にすることでエミッタ抵抗両端の電圧は５Ｖ以下
となり、通常のＢｉＣＭＯＳ回路で扱うことができる。
エミッタ抵抗の値を１００ＫΩ以下にすることで、、エ
ミッタ抵抗両端の電圧は１Ｖ以下となり、回路のダイナ
ミックレンジに余裕ができる。したがって、エミッタ抵
抗の値は、１ＫΩから５００ＫΩ、好ましくは５ＫΩか
ら１００ＫΩとしている。
くすることで小さくなる。エミッタ抵抗値を１ＫΩ以上
にすることでトータルノイズは減り始めるが、５ＫΩ程
度以上にすることで、１ＫΩ以下の場合より３ｄＢ程度
トータルノイズを下げられる。３ｄＢという数値は、人
間の目がその改善を識別できる限界の値である。コレク
タ電流を１０μＡとした場合、エミッタ抵抗を５００Ｋ
Ω以下にすることでエミッタ抵抗両端の電圧は５Ｖ以下
となり、通常のＢｉＣＭＯＳ回路で扱うことができる。
エミッタ抵抗の値を１００ＫΩ以下にすることで、、エ
ミッタ抵抗両端の電圧は１Ｖ以下となり、回路のダイナ
ミックレンジに余裕ができる。したがって、エミッタ抵
抗の値は、１ＫΩから５００ＫΩ、好ましくは５ＫΩか
ら１００ＫΩとしている。
【００５０】図１（ｂ）のようにスイッチ１１７をコレ
クタに接続する構成は、スイッチに存在する１／ｆノイ
ズ、ジョンソンノイズ等の影響を減らすことができ好ま
しい。これは定電流動作をしているＮＰＮトランジスタ
１１６のインピーダンスが非常に大きいため、スイッチ
１１７に存在する電流性ノイズが見えにくいためであ
る。これによってスイッチ１１７として１／ｆノイズが
大きいＭＯＳＦＥＴでも使用できる。ＭＯＳＦＥＴはオ
ン／オフの制御が容易であるため、スイッチとしては好
ましい。
クタに接続する構成は、スイッチに存在する１／ｆノイ
ズ、ジョンソンノイズ等の影響を減らすことができ好ま
しい。これは定電流動作をしているＮＰＮトランジスタ
１１６のインピーダンスが非常に大きいため、スイッチ
１１７に存在する電流性ノイズが見えにくいためであ
る。これによってスイッチ１１７として１／ｆノイズが
大きいＭＯＳＦＥＴでも使用できる。ＭＯＳＦＥＴはオ
ン／オフの制御が容易であるため、スイッチとしては好
ましい。
【００５１】撮像装置の温度ドリフトを減らすために、
ＦＰＮ補正定電流源１１３の電流値Ｉ0 ，２Ｉ0 ，４Ｉ
0 ，・・・は温度依存性を小さくする必要がある。この
ため、電流値Ｉ0 ，２Ｉ0 ，４Ｉ0 ，・・・の基準とな
るベース印加電圧Ｖb3は、温度依存性が小さくなるよう
に設計する。Ｖb3はチップ内部で発生しても外部から入
力してもよいが、温度依存性を小さくするにはバンドギ
ャップリファレンス等の温度依存性の非常に小さい定電
圧源を使うことが好ましい。また、赤外線撮像装置の用
途では、チップを一定温度に冷却したり、ベルチェ素子
等で常温に一定に保ったりするため、チップ上に定電圧
源を形成すれば温度が一定に保たれる効果がある。ＰＮ
Ｐトランジスタ１１８と定電流源１１９はエミッタフォ
ロワを構成している。このエミッタフォロワのベースに
Ｖb3を入力することによってＰＮＰトランジスタ１１８
のＶBEの温度依存性（約−２ｍＶ／℃）と、ＮＰＮトラ
ンジスタ１１６のＶBEの温度依存性をキャンセルさせる
ことができる。ただし、上述したように、チップを一定
温度に保つ場合は、このエミッタフォロワを省略してＮ
ＰＮトランジスタ１１６のベースに直接Ｖb3を印加する
ことも可能である。
ＦＰＮ補正定電流源１１３の電流値Ｉ0 ，２Ｉ0 ，４Ｉ
0 ，・・・は温度依存性を小さくする必要がある。この
ため、電流値Ｉ0 ，２Ｉ0 ，４Ｉ0 ，・・・の基準とな
るベース印加電圧Ｖb3は、温度依存性が小さくなるよう
に設計する。Ｖb3はチップ内部で発生しても外部から入
力してもよいが、温度依存性を小さくするにはバンドギ
ャップリファレンス等の温度依存性の非常に小さい定電
圧源を使うことが好ましい。また、赤外線撮像装置の用
途では、チップを一定温度に冷却したり、ベルチェ素子
等で常温に一定に保ったりするため、チップ上に定電圧
源を形成すれば温度が一定に保たれる効果がある。ＰＮ
Ｐトランジスタ１１８と定電流源１１９はエミッタフォ
ロワを構成している。このエミッタフォロワのベースに
Ｖb3を入力することによってＰＮＰトランジスタ１１８
のＶBEの温度依存性（約−２ｍＶ／℃）と、ＮＰＮトラ
ンジスタ１１６のＶBEの温度依存性をキャンセルさせる
ことができる。ただし、上述したように、チップを一定
温度に保つ場合は、このエミッタフォロワを省略してＮ
ＰＮトランジスタ１１６のベースに直接Ｖb3を印加する
ことも可能である。
【００５２】ＦＰＮ補正定電流源１１３によって１／２
n と成った差分ΔＩは、積分コンデンサ１０５に蓄えら
れる。バイアス成分の除去とＦＰＮ補正によって積分コ
ンデンサ１０５に蓄えるべき電荷量を小さくでき、積分
コンデンサ１０５を小さくできる。
n と成った差分ΔＩは、積分コンデンサ１０５に蓄えら
れる。バイアス成分の除去とＦＰＮ補正によって積分コ
ンデンサ１０５に蓄えるべき電荷量を小さくでき、積分
コンデンサ１０５を小さくできる。
【００５３】例えば、Ｉc1＝２００μＡのバイアス電流
を流したとき、１℃の温度差の被写体を見たときの信号
成分はこの内の８ｎＡ程度（ダイヤフラムの温度上昇は
２ｍ℃、ボロメータの温度係数は２％／℃で計算）であ
る。１００℃のダイナミックレンジを仮定しても、信号
は８００ｎＡ程度である。この程度の電流を蓄積するに
は非常に小さな積分コンデンサで済むが、実際には次の
ように除ききれないバイアス成分がある。Ｉc2の設計中
心を２００μＡ、Ｒb1のばらつきを１０％とすると、除
ききれないバイアス成分ΔＩは±１０μＡ程度生じてし
まう。これをそのまま積分コンデンサ１０５に蓄える
と、積分コンデンサ１０５として４００ｐＦ（積分時間
１００μｓ、コンデンサ耐圧５Ｖで計算）もの大きな容
量が必要になる。これに対してＦＰＮ補正定電流源１１
３として３段の定電流源を用いると、差分ΔＩは１／８
となり、約５００ｐＦの積分コンデンサで済む。
を流したとき、１℃の温度差の被写体を見たときの信号
成分はこの内の８ｎＡ程度（ダイヤフラムの温度上昇は
２ｍ℃、ボロメータの温度係数は２％／℃で計算）であ
る。１００℃のダイナミックレンジを仮定しても、信号
は８００ｎＡ程度である。この程度の電流を蓄積するに
は非常に小さな積分コンデンサで済むが、実際には次の
ように除ききれないバイアス成分がある。Ｉc2の設計中
心を２００μＡ、Ｒb1のばらつきを１０％とすると、除
ききれないバイアス成分ΔＩは±１０μＡ程度生じてし
まう。これをそのまま積分コンデンサ１０５に蓄える
と、積分コンデンサ１０５として４００ｐＦ（積分時間
１００μｓ、コンデンサ耐圧５Ｖで計算）もの大きな容
量が必要になる。これに対してＦＰＮ補正定電流源１１
３として３段の定電流源を用いると、差分ΔＩは１／８
となり、約５００ｐＦの積分コンデンサで済む。
【００５４】積分コンデンサ１０５に蓄えられた信号
は、ＮＭＯＳＦＥＴ１０７，１０８で構成されるソース
フォロワで高インピーダンスから低インピーダンスに変
換される。スイッチ１０９、ホールドコンデンサ１１０
で構成されるサンプル・ホールド回路は、時系列でやっ
てくる信号をサンプルして一時保持する。スイッチ１０
９は、ＰＭＯＳＦＥＴ，ＮＭＯＳＦＥＴのソース同士、
ドレイン同士を接続したトランスファーゲートで構成さ
れる。ＮＭＯＳＦＥＴ１１１，１１２もソースフォロワ
を構成し、低インピーダンスで１１４Ｓ／Ｈout に出力
する。
は、ＮＭＯＳＦＥＴ１０７，１０８で構成されるソース
フォロワで高インピーダンスから低インピーダンスに変
換される。スイッチ１０９、ホールドコンデンサ１１０
で構成されるサンプル・ホールド回路は、時系列でやっ
てくる信号をサンプルして一時保持する。スイッチ１０
９は、ＰＭＯＳＦＥＴ，ＮＭＯＳＦＥＴのソース同士、
ドレイン同士を接続したトランスファーゲートで構成さ
れる。ＮＭＯＳＦＥＴ１１１，１１２もソースフォロワ
を構成し、低インピーダンスで１１４Ｓ／Ｈout に出力
する。
【００５５】図２は図１（ａ）の読み出し回路と周辺を
含めた撮像素子全体の回路図である。読み出し回路は、
水平シフトレジスタ２０１とマルチプレクサ２０２、Ｆ
ＰＮ補正定電流源２０３、読み出し回路２０４、水平ス
イッチ２０５、垂直シフトレジスタ２０６、熱電変換素
子２０７、画素スイッチ２０８、ＦＰＮ補正バッファ２
０９、ＦＰＮ補正バッファ２１０等からなる。
含めた撮像素子全体の回路図である。読み出し回路は、
水平シフトレジスタ２０１とマルチプレクサ２０２、Ｆ
ＰＮ補正定電流源２０３、読み出し回路２０４、水平ス
イッチ２０５、垂直シフトレジスタ２０６、熱電変換素
子２０７、画素スイッチ２０８、ＦＰＮ補正バッファ２
０９、ＦＰＮ補正バッファ２１０等からなる。
【００５６】熱電変換素子２０７はこの例では基板上に
２次元にマトリクス状に形成され、画素スイッチ２０８
によって切り換えて順次選択していく。各熱電変換素子
の信号を読み出すために、この例ではマトリクスの各列
に読み出し回路２０４を形成して信号を読み出してい
る。読み出し回路をどのように形成するかは以下のよう
なトレードオフがある。
２次元にマトリクス状に形成され、画素スイッチ２０８
によって切り換えて順次選択していく。各熱電変換素子
の信号を読み出すために、この例ではマトリクスの各列
に読み出し回路２０４を形成して信号を読み出してい
る。読み出し回路をどのように形成するかは以下のよう
なトレードオフがある。
【００５７】各列に読み出し回路を形成した場合、各列
が同時に読み出し動作を行えるため、読み出しの時間を
長くとることができる。読み出し時間が長いと、その分
信号のノイズ帯域を狭くすることができ、ノイズを低減
することができる。その反面読み出し回路の数が多くな
り、チップ面積が大きくなってしまう。
が同時に読み出し動作を行えるため、読み出しの時間を
長くとることができる。読み出し時間が長いと、その分
信号のノイズ帯域を狭くすることができ、ノイズを低減
することができる。その反面読み出し回路の数が多くな
り、チップ面積が大きくなってしまう。
【００５８】１個の読み出し回路を複数の列で分け合っ
て使用すれば読み出し回路の数が減って、チップ面積の
縮小になる。その反面、時分割で分け合って使用する分
読み出し時間が短くなり、ノイズ帯域が広くなってしま
う。
て使用すれば読み出し回路の数が減って、チップ面積の
縮小になる。その反面、時分割で分け合って使用する分
読み出し時間が短くなり、ノイズ帯域が広くなってしま
う。
【００５９】垂直シフトレジスタ２０６はマトリクスの
各行を順次選択していく。
各行を順次選択していく。
【００６０】ＦＰＮ補正定電流源２０３に供給されＦＰ
Ｎ補正用のデータは、例えばチップ外のメモリに全画素
分蓄える。各列の読み出し回路が積分等の読み出し動作
を行っている間、データバッファ２１０は読み出してい
る画素のＦＰＮデータを保持している。前述したように
ノイズ低減のために積分等の読み出し時間を長くとる必
要があり、データバッファ２１０のデータの入れ換えは
瞬時に行うことが望ましい。本発明では２系統のデータ
バッファを持ち、データバッファ２１０に読み出し中の
画素のＦＰＮデータを保持しながら、データバッファ２
０９に次に読み出す画素のＦＰＮデータを順次ロードし
ていく。読み出しが次の画素に変わるときに、ＬＥ信号
を用いてデータバッファ２０９の内容をデータバッファ
２１０に転送する。
Ｎ補正用のデータは、例えばチップ外のメモリに全画素
分蓄える。各列の読み出し回路が積分等の読み出し動作
を行っている間、データバッファ２１０は読み出してい
る画素のＦＰＮデータを保持している。前述したように
ノイズ低減のために積分等の読み出し時間を長くとる必
要があり、データバッファ２１０のデータの入れ換えは
瞬時に行うことが望ましい。本発明では２系統のデータ
バッファを持ち、データバッファ２１０に読み出し中の
画素のＦＰＮデータを保持しながら、データバッファ２
０９に次に読み出す画素のＦＰＮデータを順次ロードし
ていく。読み出しが次の画素に変わるときに、ＬＥ信号
を用いてデータバッファ２０９の内容をデータバッファ
２１０に転送する。
【００６１】各列の読み出し回路２０４の出力は、各読
み出し回路２０４内のサンプル・ホールド回路に保持さ
れている。各列のサンプル・ホールド出力Ｓ／Ｈout は
マルチプレクサ２０２によって順次選択され、ソースフ
ォロワ２１１を介して出力Ｏｕｔに出力される。水平シ
フトレジスタ２０１の各列のマルチプレクサ２０２のス
イッチを順次選択するのと、各列のＦＰＮデータバッフ
ァ２０９を順次選択するのに用いられる。ＤＦＰＮはＦ
ＰＮデータバッファ２０９につながるデータバスで、例
えば各列のＦＰＮ補正定電流源２０３が３ビットの場合
３本のラインとなる。
み出し回路２０４内のサンプル・ホールド回路に保持さ
れている。各列のサンプル・ホールド出力Ｓ／Ｈout は
マルチプレクサ２０２によって順次選択され、ソースフ
ォロワ２１１を介して出力Ｏｕｔに出力される。水平シ
フトレジスタ２０１の各列のマルチプレクサ２０２のス
イッチを順次選択するのと、各列のＦＰＮデータバッフ
ァ２０９を順次選択するのに用いられる。ＤＦＰＮはＦ
ＰＮデータバッファ２０９につながるデータバスで、例
えば各列のＦＰＮ補正定電流源２０３が３ビットの場合
３本のラインとなる。
【００６２】図４は各部の信号のタイミングを示したタ
イミング図である。φＶは例えば３０Ｈｚ程度の垂直同
期信号であり、垂直シフトレジスタ２０６のデータ端子
に入力する。φＨは例えば７ＫＨｚ程度の水平同期信号
であり、垂直シフトレジスタ２０６のクロック端子に入
力する。これによって垂直シフトレジスタ２０６から
は、Ｖ１，Ｖ２，・・・の各行を選択する信号が出力さ
れる。
イミング図である。φＶは例えば３０Ｈｚ程度の垂直同
期信号であり、垂直シフトレジスタ２０６のデータ端子
に入力する。φＨは例えば７ＫＨｚ程度の水平同期信号
であり、垂直シフトレジスタ２０６のクロック端子に入
力する。これによって垂直シフトレジスタ２０６から
は、Ｖ１，Ｖ２，・・・の各行を選択する信号が出力さ
れる。
【００６３】ある行を選択している間、各列の読み出し
回路において積分等の読み出し動作が行われる。ＶC
は、図１の積分コンデンサ１０５の電圧波形（積分波
形）である。サンプル・ホールド回路にφＳ／Ｈを印加
して、積分後の電圧をサンプリングしてホールドコンデ
ンサに保持する。サンプリング後リセットスイッチにリ
セットパルスφＲを印加して積分コンデンサをリセット
する。
回路において積分等の読み出し動作が行われる。ＶC
は、図１の積分コンデンサ１０５の電圧波形（積分波
形）である。サンプル・ホールド回路にφＳ／Ｈを印加
して、積分後の電圧をサンプリングしてホールドコンデ
ンサに保持する。サンプリング後リセットスイッチにリ
セットパルスφＲを印加して積分コンデンサをリセット
する。
【００６４】水平シフトレジスタ２０１のデータ端子に
φＨ、クロック端子にφＣＬＫを入力することで、Ｈ
１，Ｈ２，・・・の信号を得る。Ｈ１，Ｈ２，・・・
は、図２のマルチプレクサ２０２と、ＦＰＮデータバッ
ファ２０９を順次選択する。
φＨ、クロック端子にφＣＬＫを入力することで、Ｈ
１，Ｈ２，・・・の信号を得る。Ｈ１，Ｈ２，・・・
は、図２のマルチプレクサ２０２と、ＦＰＮデータバッ
ファ２０９を順次選択する。
【００６５】φＨ’はφＨと同じ信号を使用してもよ
い。各列のホールドコンデンサに保持された信号は、マ
ルチプレクサ２０２を介して出力端子にＯｕｔのように
出力される。
い。各列のホールドコンデンサに保持された信号は、マ
ルチプレクサ２０２を介して出力端子にＯｕｔのように
出力される。
【００６６】ＦＰＮデータ（ＤＦＰＮ）はある行の読み
出しの前にＦＰＮデータバッファ２０９に転送され、行
を切り換えるタイミングでＦＰＮデータバッファ２１０
に転送され保持される。図２のデータバッファ２０９の
制御端子（書き込みを制御する端子）にはＨ１，Ｈ２，
・・・を入力し、データバッファ２１０にはＬＥを入力
する。
出しの前にＦＰＮデータバッファ２０９に転送され、行
を切り換えるタイミングでＦＰＮデータバッファ２１０
に転送され保持される。図２のデータバッファ２０９の
制御端子（書き込みを制御する端子）にはＨ１，Ｈ２，
・・・を入力し、データバッファ２１０にはＬＥを入力
する。
【００６７】図５は本発明の一実施形態を示す撮像装置
全体のブロック図である。撮像装置は、撮像素子５０
１、増幅器５０２、サンプルホールド５０３、Ａ／Ｄコ
ンバータ５０４、ＶＲＡＭ５０５、ＦＰＮメモリコント
ローラ５０６、ＦＰＮメモリ５０７、デジタル減算器５
０８、Ｄ／Ａコンバータ５０９、ＮＴＳＣ信号発生器５
１０、コンパレータ５１１、ＦＰＮメモリ−コントロー
ラ５１２、ＦＰＮメモリ５１３などからなる。
全体のブロック図である。撮像装置は、撮像素子５０
１、増幅器５０２、サンプルホールド５０３、Ａ／Ｄコ
ンバータ５０４、ＶＲＡＭ５０５、ＦＰＮメモリコント
ローラ５０６、ＦＰＮメモリ５０７、デジタル減算器５
０８、Ｄ／Ａコンバータ５０９、ＮＴＳＣ信号発生器５
１０、コンパレータ５１１、ＦＰＮメモリ−コントロー
ラ５１２、ＦＰＮメモリ５１３などからなる。
【００６８】撮像素子５０１は例えば図２に示した構成
を一つのシリコン基板上に形成する。入射光は光学系５
１６によって撮像素子５０１上に集光され、撮像素子５
０１によって電気信号に変換され、積分回路等によって
増幅されて外部に出力される。増幅器５０２はこの出力
信号を増幅し、サンプル・ホールド回路５０３は信号を
一時保持する。Ａ／Ｄ変換器５０４はこの保持された信
号をデジタル信号に変換する。なお、増幅器５０２は、
撮像素子５０１の出力信号が十分大きければ省略するこ
とは可能である。
を一つのシリコン基板上に形成する。入射光は光学系５
１６によって撮像素子５０１上に集光され、撮像素子５
０１によって電気信号に変換され、積分回路等によって
増幅されて外部に出力される。増幅器５０２はこの出力
信号を増幅し、サンプル・ホールド回路５０３は信号を
一時保持する。Ａ／Ｄ変換器５０４はこの保持された信
号をデジタル信号に変換する。なお、増幅器５０２は、
撮像素子５０１の出力信号が十分大きければ省略するこ
とは可能である。
【００６９】このＡ／Ｄ変換器５０４のビット数は、赤
外線撮像装置を例にとって考えると次のようになる。被
写体の温度分解能を０．１℃、被写体の温度のダイナミ
ックレンジを１００℃とすると、この時点で１０ビット
（約１０００階調）のビット数が必要になる。さらに量
子化誤差を減らすため、最小温度分解能当たり２ビット
（４階調）を割り振ると、合計１２ビットのデータ幅が
Ａ／Ｄ変換器５０４に必要になる。
外線撮像装置を例にとって考えると次のようになる。被
写体の温度分解能を０．１℃、被写体の温度のダイナミ
ックレンジを１００℃とすると、この時点で１０ビット
（約１０００階調）のビット数が必要になる。さらに量
子化誤差を減らすため、最小温度分解能当たり２ビット
（４階調）を割り振ると、合計１２ビットのデータ幅が
Ａ／Ｄ変換器５０４に必要になる。
【００７０】ＶＲＡＭ５０５は各画素の１２ビットのデ
ジタル信号を保持するメモリであり、例えば撮像素子５
０１が３２０×２４０の画素数であるとした場合、３２
０×２４０×１２ビット程度の容量であればよい。デー
タのバイト単位で管理するために、必要に応じて大きな
容量（例えば３２０×２４０×１６ビット）を容易する
ことは可能である。
ジタル信号を保持するメモリであり、例えば撮像素子５
０１が３２０×２４０の画素数であるとした場合、３２
０×２４０×１２ビット程度の容量であればよい。デー
タのバイト単位で管理するために、必要に応じて大きな
容量（例えば３２０×２４０×１６ビット）を容易する
ことは可能である。
【００７１】ＦＰＮメモリ５０７は、後述する撮像素子
内で行うＦＰＮ補正で取りきれなかったばらつきを補正
するためのメモリであり、補正のための各画素のばらつ
きデータが保持されている。ＦＰＮメモリコントローラ
５０６はこのＦＰＮメモリ５０７を制御するための回路
であり、デジタル減算器５０８はリアルタイムでやって
くる各画素の信号から、各画素のばらつき量を減算する
ためのものである。このばらつきデータの取得は、後述
する撮像素子内のＦＰＮ補正データを取得した後、次の
ようなシーケンスで行うとよい。
内で行うＦＰＮ補正で取りきれなかったばらつきを補正
するためのメモリであり、補正のための各画素のばらつ
きデータが保持されている。ＦＰＮメモリコントローラ
５０６はこのＦＰＮメモリ５０７を制御するための回路
であり、デジタル減算器５０８はリアルタイムでやって
くる各画素の信号から、各画素のばらつき量を減算する
ためのものである。このばらつきデータの取得は、後述
する撮像素子内のＦＰＮ補正データを取得した後、次の
ようなシーケンスで行うとよい。
【００７２】入射光をシャッター等で遮断した状態Ａ／
Ｄ変換器５０４から出力される各画素のデータは、撮像
素子内のＦＰＮ補正で取りきれなかったばらつきをもっ
ている。このデータをＦＰＮメモリ５０７に記憶させ
る。この操作は電源投入時や、前回の補正がずれたとき
などに行う。通常の撮像状態では、この記憶されたＦＰ
Ｎメモリ５０７のばらつきデータを減算器５０８に渡し
て、リアルタイムでやってくる各画素の信号から減算し
てばらつきのない信号を得る。
Ｄ変換器５０４から出力される各画素のデータは、撮像
素子内のＦＰＮ補正で取りきれなかったばらつきをもっ
ている。このデータをＦＰＮメモリ５０７に記憶させ
る。この操作は電源投入時や、前回の補正がずれたとき
などに行う。通常の撮像状態では、この記憶されたＦＰ
Ｎメモリ５０７のばらつきデータを減算器５０８に渡し
て、リアルタイムでやってくる各画素の信号から減算し
てばらつきのない信号を得る。
【００７３】なお、減算器５０８は、ＦＰＮメモリ５０
７のデータの補数をとる等して、加算器に変更すること
は当然可能である。また、減算器５０８はＶＲＡＭ５０
５とＤ／Ａ変換器５０９の間にあってもよい。
７のデータの補数をとる等して、加算器に変更すること
は当然可能である。また、減算器５０８はＶＲＡＭ５０
５とＤ／Ａ変換器５０９の間にあってもよい。
【００７４】Ｄ／Ａ変換器５０９はこの処理されたデジ
タル信号をアナログ信号に変換して、ＮＴＳＣ信号発生
器５１０に出力する。ＮＴＳＣ信号発生器５１０は、こ
のアナログ信号と同期信号を合成してＮＴＳＣコンポジ
ット信号を出力する。ＮＴＳＣ信号発生器５１０はＮＴ
ＳＣに限らず、必要に応じてＰＡＬやＲＧＢ出力等他の
方式の信号発生器でもよい。
タル信号をアナログ信号に変換して、ＮＴＳＣ信号発生
器５１０に出力する。ＮＴＳＣ信号発生器５１０は、こ
のアナログ信号と同期信号を合成してＮＴＳＣコンポジ
ット信号を出力する。ＮＴＳＣ信号発生器５１０はＮＴ
ＳＣに限らず、必要に応じてＰＡＬやＲＧＢ出力等他の
方式の信号発生器でもよい。
【００７５】撮像素子内のＦＰＮ補正回路（図１
（ｂ））に供給する補正データの取得は次のようにして
行う。コンパレータ５１１はこの例ではデジタルコンパ
レータであり、各画素の信号レベルとある基準レベルと
の大小関係を判定する。この基準レベルは、撮像素子内
の積分回路や増幅器、Ａ／Ｄ変換器等、信号処理回路の
ダイナミックレンジの上限または下限に設定したり、こ
の上限または下限にあるレベルの余裕を加えた値に設定
することができる。大小関係の判定は、ある基準レベル
以上のものを良としたり、ある基準レベル以下のものを
良としたり、ある２つの基準レベルの範囲内のものを良
としたりすることができる。
（ｂ））に供給する補正データの取得は次のようにして
行う。コンパレータ５１１はこの例ではデジタルコンパ
レータであり、各画素の信号レベルとある基準レベルと
の大小関係を判定する。この基準レベルは、撮像素子内
の積分回路や増幅器、Ａ／Ｄ変換器等、信号処理回路の
ダイナミックレンジの上限または下限に設定したり、こ
の上限または下限にあるレベルの余裕を加えた値に設定
することができる。大小関係の判定は、ある基準レベル
以上のものを良としたり、ある基準レベル以下のものを
良としたり、ある２つの基準レベルの範囲内のものを良
としたりすることができる。
【００７６】ＦＰＮメモリコントローラ５１２はこの比
較結果にしたがってＦＰＮ補正データを作成する。作成
されたＦＰＮ補正データはＦＰＮメモリ５１３に保持さ
れる。ＦＰＮメモリ５１３は全画素数にこのＦＰＮ補正
データのビット数を掛けた容量であればよい。例えば３
２０×２４０の画素数で、ＦＰＮ補正データのビット数
が３ビットの場合３２０×２４０×３ビットの容量があ
ればよい。データをバイト単位で制御するために、必要
に応じて容量を大きくすることは可能である。
較結果にしたがってＦＰＮ補正データを作成する。作成
されたＦＰＮ補正データはＦＰＮメモリ５１３に保持さ
れる。ＦＰＮメモリ５１３は全画素数にこのＦＰＮ補正
データのビット数を掛けた容量であればよい。例えば３
２０×２４０の画素数で、ＦＰＮ補正データのビット数
が３ビットの場合３２０×２４０×３ビットの容量があ
ればよい。データをバイト単位で制御するために、必要
に応じて容量を大きくすることは可能である。
【００７７】５１４は撮像素子を一定温度の保つベルチ
ェ等の温度安定化素子であり、５１５はその制御回路で
ある。
ェ等の温度安定化素子であり、５１５はその制御回路で
ある。
【００７８】図６はＦＰＮ補正データの作成方法を表す
フローチャートである。ＦＰＮ補正データのビット数を
３ビットと仮定している。ＦＰＮメモリ５７３の全ての
アドレスのデータをクリアするステップ６０１、ＭＳＢ
からＬＳＢまでビット位置を変化させるステップ６０
２、ＦＰＮメモリ５１３の全てのアドレスのあるビット
ｂを１にセットするステップ６０３、Ｖアドレスを変化
させる命令ステップ６０４、Ｈアドレスを変化させる命
令ステップ６０５、コンパレータ５１１の判定をもとに
条件ジャンプするステップ６０６、ＦＰＮメモリ５１３
のあるアドレスのあるビットｂを０にリセットするステ
ップ６０７等からなっている。
フローチャートである。ＦＰＮ補正データのビット数を
３ビットと仮定している。ＦＰＮメモリ５７３の全ての
アドレスのデータをクリアするステップ６０１、ＭＳＢ
からＬＳＢまでビット位置を変化させるステップ６０
２、ＦＰＮメモリ５１３の全てのアドレスのあるビット
ｂを１にセットするステップ６０３、Ｖアドレスを変化
させる命令ステップ６０４、Ｈアドレスを変化させる命
令ステップ６０５、コンパレータ５１１の判定をもとに
条件ジャンプするステップ６０６、ＦＰＮメモリ５１３
のあるアドレスのあるビットｂを０にリセットするステ
ップ６０７等からなっている。
【００７９】これらの論理ＩＣ等を用いてハードウェア
で構成することもできるし、ＣＰＵ等を用いてソフトウ
ェアで構成することもできる。ハードウェアで構成すれ
ば各操作を高速にできる。ソフトウェアで構成すれば、
プログラムの変更や機能の追加等の自由度が増す。
で構成することもできるし、ＣＰＵ等を用いてソフトウ
ェアで構成することもできる。ハードウェアで構成すれ
ば各操作を高速にできる。ソフトウェアで構成すれば、
プログラムの変更や機能の追加等の自由度が増す。
【００８０】ステップ６０１では例えば３２０×２４０
×３ビットの容量のＦＰＮメモリ５１３の全てのビット
を０にする。これは以後ＭＳＢからＬＳＢまで１ビット
ずつビットを操作しながら信号のレベルを判定するとき
に、あらかじめ全てのビットをクリアしておく必要があ
るためである。判定の条件によっては全てのビットを１
にクリアしてもよい。
×３ビットの容量のＦＰＮメモリ５１３の全てのビット
を０にする。これは以後ＭＳＢからＬＳＢまで１ビット
ずつビットを操作しながら信号のレベルを判定するとき
に、あらかじめ全てのビットをクリアしておく必要があ
るためである。判定の条件によっては全てのビットを１
にクリアしてもよい。
【００８１】ステップ６２０はＭＳＢからＬＳＢまで操
作するビットを順次変えていく部分であり、図６のよう
なループの処理を行う。これはハードウェア的に操作す
るビットをセレクタで選択してもよいし、ソフトウェア
的にループ処理を行ってもよい。
作するビットを順次変えていく部分であり、図６のよう
なループの処理を行う。これはハードウェア的に操作す
るビットをセレクタで選択してもよいし、ソフトウェア
的にループ処理を行ってもよい。
【００８２】ステップ６０３はＦＰＮメモリ５１３の全
てのアドレスのあるビットｂのみを１にセットする操作
である。あるビットｂはステップ６０２で選択したビッ
トである。これによってビットとして例えばＭＳＢを選
択している場合、全てのアドレスのデータは１００とい
う２進数になる。２ビット目を選択している場合は、全
てのアドレスデータは＊１０（＊はＭＳＢを選択したと
きの処理における判定結果によって０か１か変わる。）
という２進数になる。ＬＳＢを選択している場合は、全
てのアドレスのデータは＊＊１という２進数になる。こ
のように注目しているビットを１にして、それより下位
のビットを０にしておき、そのときの信号レベルを判定
することで、注目しているビットが０か１か判定するこ
とができる。
てのアドレスのあるビットｂのみを１にセットする操作
である。あるビットｂはステップ６０２で選択したビッ
トである。これによってビットとして例えばＭＳＢを選
択している場合、全てのアドレスのデータは１００とい
う２進数になる。２ビット目を選択している場合は、全
てのアドレスデータは＊１０（＊はＭＳＢを選択したと
きの処理における判定結果によって０か１か変わる。）
という２進数になる。ＬＳＢを選択している場合は、全
てのアドレスのデータは＊＊１という２進数になる。こ
のように注目しているビットを１にして、それより下位
のビットを０にしておき、そのときの信号レベルを判定
することで、注目しているビットが０か１か判定するこ
とができる。
【００８３】ステップ６０４はＶアドレスを変化させる
部分、ステップ６０５はＨアドレスを変化させる部分で
ある。ステップ６０４，６０５は図５のようなループを
形成している。ステップ６０４は例えば０から２３９ま
でＶアドレスを変化させる。ステップ６０５は例えば０
から３１９までＨアドレスを変化させる。ＶやＨアドレ
スを順次変化させて、各画素についてステップ６０６，
６０７等の処理を行う。
部分、ステップ６０５はＨアドレスを変化させる部分で
ある。ステップ６０４，６０５は図５のようなループを
形成している。ステップ６０４は例えば０から２３９ま
でＶアドレスを変化させる。ステップ６０５は例えば０
から３１９までＨアドレスを変化させる。ＶやＨアドレ
スを順次変化させて、各画素についてステップ６０６，
６０７等の処理を行う。
【００８４】ステップ６０６ではコンパレータでの判定
をもとに以後の処理を２つに分ける。この例では、ＶＲ
ＡＭの注目している画素のデータをデジタルコンパレー
タで判定する方法を採用している。この判定においてあ
るレベル未満であった場合、この注目している画素は与
えたデータではダイナミックレンジの下限に入っていな
いことになる。これはこの画素のビットｂが、ステップ
６０３において設定した１ではなく０であることを意味
する。このようにステップ６０６の判定であるレベル未
満であった場合、ステップ６０７においてＦＰＮメモリ
５１３の注目している画素のビットｂを０にリセットす
る。ステップ６０６の判定であるレベル以上であった場
合、ビットｂは１のままでよいためステップ６０７は実
行しない。
をもとに以後の処理を２つに分ける。この例では、ＶＲ
ＡＭの注目している画素のデータをデジタルコンパレー
タで判定する方法を採用している。この判定においてあ
るレベル未満であった場合、この注目している画素は与
えたデータではダイナミックレンジの下限に入っていな
いことになる。これはこの画素のビットｂが、ステップ
６０３において設定した１ではなく０であることを意味
する。このようにステップ６０６の判定であるレベル未
満であった場合、ステップ６０７においてＦＰＮメモリ
５１３の注目している画素のビットｂを０にリセットす
る。ステップ６０６の判定であるレベル以上であった場
合、ビットｂは１のままでよいためステップ６０７は実
行しない。
【００８５】コンパレータの判定はこの例の他に、撮像
装置のアナログ信号部分のレベルをアナログコンパレー
タであるレベルと比較してもよい。あるレベルは、例え
ばダイナミックレンジの上限または下限からある程度余
裕を取った値にするとよい。これは温度ドリフト、およ
びその他のドリフトによってもダイナミックレンジがず
れないようにするためである。ダイナミックレンジの上
限を判定として使うか、下限を使うか、両者を使うかは
設計によって任意に変更可能である。
装置のアナログ信号部分のレベルをアナログコンパレー
タであるレベルと比較してもよい。あるレベルは、例え
ばダイナミックレンジの上限または下限からある程度余
裕を取った値にするとよい。これは温度ドリフト、およ
びその他のドリフトによってもダイナミックレンジがず
れないようにするためである。ダイナミックレンジの上
限を判定として使うか、下限を使うか、両者を使うかは
設計によって任意に変更可能である。
【００８６】以上説明したように、このフローチャート
では操作するビットを変化させる大きなループ６０２の
中に、操作する画素を変化させる小さなループ６０４、
６０５を入れている。通常あるビットを操作して、その
判定を読み取るまで最低でも１フレーム（例えば３．３
ｍｓ）の時間を要する。本フローチャートの方式を採用
することによって、例えばｎビットのＦＰＮ補正の場
合、ｎフレームの時間でＦＰＮデータの取得ができるこ
とになり、非常に短い時間で処理が完了できる。
では操作するビットを変化させる大きなループ６０２の
中に、操作する画素を変化させる小さなループ６０４、
６０５を入れている。通常あるビットを操作して、その
判定を読み取るまで最低でも１フレーム（例えば３．３
ｍｓ）の時間を要する。本フローチャートの方式を採用
することによって、例えばｎビットのＦＰＮ補正の場
合、ｎフレームの時間でＦＰＮデータの取得ができるこ
とになり、非常に短い時間で処理が完了できる。
【００８７】この撮像素子内のＦＰＮ補正データの作成
は、撮像装置の出荷時に一度行うか、定期点検などに行
えばよい。いずれにせよ撮像素子外で微少な補正を行う
前の粗い補正であるため、撮像素子外の補正の頻度より
はるかに少ない頻度でよい。使用するメモリとしては、
ＳＲＡＭ，ＤＲＡＭ等も使用できるが、バックアップ電
源を必要としないＥＰＲＯＭや電気的に消去可能なＥＥ
ＰＲＯＭなどの使用が望ましい。撮像素子内のＦＰＮ補
正データの作成が出荷時に一度でよい場合、前記取得の
ための回路５１１，５１２などは撮像装置外に置くこと
もできる。
は、撮像装置の出荷時に一度行うか、定期点検などに行
えばよい。いずれにせよ撮像素子外で微少な補正を行う
前の粗い補正であるため、撮像素子外の補正の頻度より
はるかに少ない頻度でよい。使用するメモリとしては、
ＳＲＡＭ，ＤＲＡＭ等も使用できるが、バックアップ電
源を必要としないＥＰＲＯＭや電気的に消去可能なＥＥ
ＰＲＯＭなどの使用が望ましい。撮像素子内のＦＰＮ補
正データの作成が出荷時に一度でよい場合、前記取得の
ための回路５１１，５１２などは撮像装置外に置くこと
もできる。
【００８８】図１で示した構成は、一部のバイポーラト
ランジスタを電界効果トランジスタに変更することで通
常のＣＭＯＳ回路で形成することができる。図７は電界
効果トランジスタで構成した読み出し回路部の回路（図
７（ａ））とＦＰＮ補正定電流源の回路図（図７
（ｂ））である。
ランジスタを電界効果トランジスタに変更することで通
常のＣＭＯＳ回路で形成することができる。図７は電界
効果トランジスタで構成した読み出し回路部の回路（図
７（ａ））とＦＰＮ補正定電流源の回路図（図７
（ｂ））である。
【００８９】図７（ａ）の回路はＮ型電界効果トランジ
スタ７０２、Ｐ型電界効果トランジスタ７０４を用いて
おり、その他の構成および効果は図１（ａ）の回路と同
じである。
スタ７０２、Ｐ型電界効果トランジスタ７０４を用いて
おり、その他の構成および効果は図１（ａ）の回路と同
じである。
【００９０】図７（ｂ）の回路はＮ型電界効果トランジ
スタ７１６を用いており、その他の構成および効果は図
１（ｂ）の回路と同じである。なお、図７中の参照数字
は図１中の参照数字の下２桁が同じものと同じ機能を有
する。
スタ７１６を用いており、その他の構成および効果は図
１（ｂ）の回路と同じである。なお、図７中の参照数字
は図１中の参照数字の下２桁が同じものと同じ機能を有
する。
【００９１】電界効果トランジスタとしてＭＯＳＦＥＴ
の他、接合型電界効果トランジスタ（ＪＦＥＴ）、チャ
ネルとして半導体基板表面を使用しない埋込型ＭＯＳＦ
ＥＴも利用できる。特にＪＦＥＴ、埋込型ＭＯＳＦＥＴ
は１／ｆノイズ等のノイズを小さくできる効果がある。
の他、接合型電界効果トランジスタ（ＪＦＥＴ）、チャ
ネルとして半導体基板表面を使用しない埋込型ＭＯＳＦ
ＥＴも利用できる。特にＪＦＥＴ、埋込型ＭＯＳＦＥＴ
は１／ｆノイズ等のノイズを小さくできる効果がある。
【００９２】
【発明の効果】以上説明したように、本発明は下記のよ
うな効果がある。
うな効果がある。
【００９３】請求項１から４の発明は、各画素のばらつ
きを補正する定電流源を持つことによって、増幅素子の
ばらつきや検出器自体のばらつきを含めた各画素のばら
つきを補正することができ、チップ上の増幅回路の増幅
度を上げることができる。
きを補正する定電流源を持つことによって、増幅素子の
ばらつきや検出器自体のばらつきを含めた各画素のばら
つきを補正することができ、チップ上の増幅回路の増幅
度を上げることができる。
【００９４】請求項５と６の発明は、エミッタまたはソ
ースに抵抗を接続する構成を用いることによって、トラ
ンジスタ自身のノイズが定電流出力に現れにくくなる。
ースに抵抗を接続する構成を用いることによって、トラ
ンジスタ自身のノイズが定電流出力に現れにくくなる。
【００９５】請求項７の発明は、上記抵抗として検出器
と同じ温度係数の抵抗を用いることによって、検出器と
定電流回路の温度係数が同じになり、温度ドリフトを軽
減できる。
と同じ温度係数の抵抗を用いることによって、検出器と
定電流回路の温度係数が同じになり、温度ドリフトを軽
減できる。
【００９６】請求項８と９の発明は、精度の高いばらつ
き補正を実現できる。その理由は、上記定電流源として
複数組のバイポーラトランジスタと抵抗を用い、この抵
抗の抵抗値を各バイポーラトランジスタのエミッタ面積
に反比例することによって抵抗にかかる電圧を高い精度
で同じにしているためである。
き補正を実現できる。その理由は、上記定電流源として
複数組のバイポーラトランジスタと抵抗を用い、この抵
抗の抵抗値を各バイポーラトランジスタのエミッタ面積
に反比例することによって抵抗にかかる電圧を高い精度
で同じにしているためである。
【００９７】請求項１０の発明は、上記抵抗として１Ｋ
Ωから５０ＫΩ、好ましくは５ＫΩから１００ＫΩの抵
抗を用いることによって、デバイスの耐圧を上昇させる
ことなく、ジョンソンノイズを低減できる。
Ωから５０ＫΩ、好ましくは５ＫΩから１００ＫΩの抵
抗を用いることによって、デバイスの耐圧を上昇させる
ことなく、ジョンソンノイズを低減できる。
【００９８】請求項１１の発明は、２系統のデータバッ
ファを用いることによって、信号の積分期間中でも補正
データのデバイス内への読み込みが可能とし、つまりは
信号の積分時間を長くとることができ、ノイズを低減で
きる。
ファを用いることによって、信号の積分期間中でも補正
データのデバイス内への読み込みが可能とし、つまりは
信号の積分時間を長くとることができ、ノイズを低減で
きる。
【００９９】請求項１２から１６の発明は、各画素のば
らつき補正データを容易にかつ短い時間で取得すること
ができる。
らつき補正データを容易にかつ短い時間で取得すること
ができる。
【図１】本発明の一実施形態の線撮像装置を示す回路図
で、同図（ａ）は読み出し回路の回路図、同図（ｂ）は
読み出し回路内のＦＰＮ補正定電流源の回路図である。
で、同図（ａ）は読み出し回路の回路図、同図（ｂ）は
読み出し回路内のＦＰＮ補正定電流源の回路図である。
【図２】本発明の一実施形態の撮像装置の撮像素子全体
の回路図である。
の回路図である。
【図３】図１（ｂ）の回路のエミッタ抵抗を変えたとき
に、コレクタに流れる電流性ノイズを示す図である。
に、コレクタに流れる電流性ノイズを示す図である。
【図４】図１の撮像装置の動作を表すタイミング図であ
る。
る。
【図５】本発明の一実施形態の撮像装置を示す全体のブ
ロック図である。
ロック図である。
【図６】本発明の一実施形態の撮像装置を示す、ばらつ
き補正データ取得のためのフローチャートである。
き補正データ取得のためのフローチャートである。
【図７】本発明の一実施形態の線撮像装置を示す回路図
で、同図（ａ）は読み出し回路部の回路図、同図（ｂ）
は読み出し回路内のＦＰＮ補正定電流源の回路図であ
る。
で、同図（ａ）は読み出し回路部の回路図、同図（ｂ）
は読み出し回路内のＦＰＮ補正定電流源の回路図であ
る。
【図８】従来の撮像装置の断面図である。
【図９】従来の撮像装置の回路図である。
１０１ 検出器 １０２ ＮＰＮトランジスタ １０３ 抵抗 １０４ ＰＮＰトランジスタ １０５ 積分コンデンサ １０６ リセットスイッチ １０７，１０８ ＮＭＯＳＦＥＴ １０９ スイッチ １１０ ホールドコンデンサ １１１，１１２ ＮＭＯＳＦＥＴ １１３ ＦＰＮ補正定電流源 １１４ サンプル・ホールド出力（Ｓ／Ｈout ） １１５ 抵抗 １１６ ＮＰＮトランジスタ １１７ スイッチ １１８ ＰＮＰトランジスタ １１９ 定電流源 １２０ ＦＰＮ補正定電流源出力（ＦＰＮout ） ２０１ 水平シフトレジスタ ２０２ マルチプレクサ ２０３ ＦＰＮ補正定電流源 ２０４ 読み出し回路（ＦＰＮ補正定電流源以外の部
分） ２０６ 垂直シフトレジスタ ２０７ 検出器 ２０８ 画素スイッチ ２０９，２１０ ＦＰＮデータバッファ ２１１ ＮＭＯＳＦＥＴ ２１２ 出力（Ｏｕｔ） φＶ 垂直同期信号 φＨ 水平同期信号 Ｖ１，Ｖ２，・・・ 垂直選択信号 ＶＣ 積分波形 φＲ リセットパルス φＳ／Ｈ サンプル・ホールドパルス φＨ’ 水平同期信号 φＣＬＫ クロック Ｈ１，Ｈ２，・・・ 水平選択信号 Ｏｕｔ 出力 ＤＦＰＮ ＦＰＮ補正データ ＬＥ ラッチイネーブル ５０１ 撮像素子 ５０２ 増幅器 ５０３ サンプル・ホールド回路 ５０４ Ａ／Ｄコンパータ ５０５ ＶＲＡＭ ５０６ ＦＰＮメモリコントローラ ５０７ ＦＰＮメモリ ５０８ デジタル減算器 ５０９ Ｄ／Ａコンパータ ５１０ ＮＴＳＣ信号発生器 ５１１ コンパレータ ５１２ ＦＰＮメモリコントローラ ５１３ ＦＰＮメモリ ５１４ 温度安定化素子 ５１５ 温度安定化素子制御回路 ５１６ 光学系 ６０１〜６０７ ステップ ７０１ 検出器 ７０２ Ｎ型電界効果トランジスタ ７０３ 抵抗 ７０４ Ｐ型電界効果トランジスタ ７０５ 積分コンデンサ ７０６ リセットスイッチ ７０７，７０８ Ｎ型電界効果トランジスタ ７０９ スイッチ ７１０ ホールドコンデンサ ７１１，７１２ Ｎ型電界効果トランジスタ ７１３ ＦＰＮ補正定電流源 ７１４ サンプル・ホールド出力（Ｓ／Ｈout ） ７１５ 抵抗 ７１６ Ｎ型電界効果トランジスタ ７１７ スイッチ ７１８ Ｐ型電界効果トランジスタ ７１９ 定電流源 ７２０ ＦＰＮ補正定電流源出力（ＦＰＮout ） ２０ 半導体基板 ２１ 走査回路 ２２ シリコン酸化膜 ２３ 空洞 ２４ グラウンド配線（アルミ） ２５ 信号配線（アルミ） ２６ スリット ２７ チタンボロメータ ２８ シリコン酸化膜 ２９ 窒化チタン ３０ 垂直選択線 ９０１，９０３ チタンボロメータ ９０２ ＮＰＮトランジスタ ９０４ ＰＮＰトランジスタ ９０５ 積分コンデンサ ９０６ リセットスイッチ ９０７ ソースフォロワ ９０８ 負荷トランジスタ ９０９ 水平スイッチ ９１０ 水平シフトレジスタ ９１１ 水平信号線 ９１２ ソースフォロワ ９１３ 負荷トランジスタ ９１４ 出力 ９１５ ランプ波形発生器 ９１６ 水平スイッチ ９１７ 水平シフトレジスタ ９１８ 水平信号線 ９１９ 垂直シフトレジスタ ９２０ 画素スイッチ ９２１〜９２８ レベル変換器 ９２９ 水平データ ９３０ 水平クロック ９３１ Ｓ／Ｈパルス ９３２ リセットパルス ９３３ 水平データ ９３４ 水平クロック ９３５ 垂直データ ９３６ 垂直クロック
分） ２０６ 垂直シフトレジスタ ２０７ 検出器 ２０８ 画素スイッチ ２０９，２１０ ＦＰＮデータバッファ ２１１ ＮＭＯＳＦＥＴ ２１２ 出力（Ｏｕｔ） φＶ 垂直同期信号 φＨ 水平同期信号 Ｖ１，Ｖ２，・・・ 垂直選択信号 ＶＣ 積分波形 φＲ リセットパルス φＳ／Ｈ サンプル・ホールドパルス φＨ’ 水平同期信号 φＣＬＫ クロック Ｈ１，Ｈ２，・・・ 水平選択信号 Ｏｕｔ 出力 ＤＦＰＮ ＦＰＮ補正データ ＬＥ ラッチイネーブル ５０１ 撮像素子 ５０２ 増幅器 ５０３ サンプル・ホールド回路 ５０４ Ａ／Ｄコンパータ ５０５ ＶＲＡＭ ５０６ ＦＰＮメモリコントローラ ５０７ ＦＰＮメモリ ５０８ デジタル減算器 ５０９ Ｄ／Ａコンパータ ５１０ ＮＴＳＣ信号発生器 ５１１ コンパレータ ５１２ ＦＰＮメモリコントローラ ５１３ ＦＰＮメモリ ５１４ 温度安定化素子 ５１５ 温度安定化素子制御回路 ５１６ 光学系 ６０１〜６０７ ステップ ７０１ 検出器 ７０２ Ｎ型電界効果トランジスタ ７０３ 抵抗 ７０４ Ｐ型電界効果トランジスタ ７０５ 積分コンデンサ ７０６ リセットスイッチ ７０７，７０８ Ｎ型電界効果トランジスタ ７０９ スイッチ ７１０ ホールドコンデンサ ７１１，７１２ Ｎ型電界効果トランジスタ ７１３ ＦＰＮ補正定電流源 ７１４ サンプル・ホールド出力（Ｓ／Ｈout ） ７１５ 抵抗 ７１６ Ｎ型電界効果トランジスタ ７１７ スイッチ ７１８ Ｐ型電界効果トランジスタ ７１９ 定電流源 ７２０ ＦＰＮ補正定電流源出力（ＦＰＮout ） ２０ 半導体基板 ２１ 走査回路 ２２ シリコン酸化膜 ２３ 空洞 ２４ グラウンド配線（アルミ） ２５ 信号配線（アルミ） ２６ スリット ２７ チタンボロメータ ２８ シリコン酸化膜 ２９ 窒化チタン ３０ 垂直選択線 ９０１，９０３ チタンボロメータ ９０２ ＮＰＮトランジスタ ９０４ ＰＮＰトランジスタ ９０５ 積分コンデンサ ９０６ リセットスイッチ ９０７ ソースフォロワ ９０８ 負荷トランジスタ ９０９ 水平スイッチ ９１０ 水平シフトレジスタ ９１１ 水平信号線 ９１２ ソースフォロワ ９１３ 負荷トランジスタ ９１４ 出力 ９１５ ランプ波形発生器 ９１６ 水平スイッチ ９１７ 水平シフトレジスタ ９１８ 水平信号線 ９１９ 垂直シフトレジスタ ９２０ 画素スイッチ ９２１〜９２８ レベル変換器 ９２９ 水平データ ９３０ 水平クロック ９３１ Ｓ／Ｈパルス ９３２ リセットパルス ９３３ 水平データ ９３４ 水平クロック ９３５ 垂直データ ９３６ 垂直クロック
Claims (16)
- 【請求項１】 撮像装置において、電磁波を電気信号に
変換する複数の検出器と、この検出器に一定のバイアス
電流を流す第１の定電流源と、この第１の定電流源につ
ながり、検出器のばらつきを補正する第２の定電流源を
有することを特徴とする撮像装置。 - 【請求項２】 撮像装置において、電磁波を電気信号に
変換する複数の検出器と、この検出器に一定のバイアス
電流を流す第１の定電流源と、この第１の定電流源につ
ながり、検出器のばらつきを補正する第２の定電流源
と、第１の定電流源につながり、前記バイアス電流をキ
ャンセルする第３の定電流源を有することを特徴とする
撮像装置。 - 【請求項３】 撮像装置において、電磁波を電気信号に
変換する複数の検出器と、この検出器がエミッタにつな
がるバイポーラトランジスタと、このバイポーラトラン
ジスタのコレクタにつながり、検出器のばらつきを補正
する第２の定電流源を有することを特徴とする撮像装
置。 - 【請求項４】 撮像装置において、電磁波を電気信号に
変換する複数の検出器と、この検出器がソースにつなが
る電界効果トランジスタと、この電界効果トランジスタ
のドレインにつながり、検出器のばらつきを補正する第
２の定電流源を有することを特徴とする撮像装置。 - 【請求項５】 前記第２の定電流源としてバイポーラト
ランジスタのエミッタに第１の抵抗を接続したものを用
いる請求項１から４のいずれか１項記載の撮像装置。 - 【請求項６】 前記第２の定電流源として電界効果トラ
ンジスタのソースに第１の抵抗を接続したものを用いる
請求項１から４のいずれか１項記載の撮像装置。 - 【請求項７】 前記第１の抵抗として前記検出器と同じ
温度係数の抵抗を用いる請求項５または６記載の撮像装
置。 - 【請求項８】 前記第２の定電流源は複数組のバイポー
ラトランジスタと第１の抵抗からなり、この第１の抵抗
の抵抗値は各バイポーラトランジスタのエミッタ面積に
反比例する請求項５記載の撮像装置。 - 【請求項９】 前記第２の定電流源は複数組の電界効果
トランジスタと第１の抵抗からなり、この第１の抵抗の
抵抗値は各電界効果トランジスタのゲート長に反比例す
る請求項６記載の撮像装置。 - 【請求項１０】 前記第１の抵抗の値が１ＫΩから５０
０ＫΩ、好ましくは５ＫΩから１００ＫΩである請求項
５から９のいずれか１項記載の撮像装置。 - 【請求項１１】 各検出器のばらつきデータを保持する
２系統のデータバッファを有する請求項１から４のいず
れか１項記載の撮像装置。 - 【請求項１２】 信号処理回路のダイナミックレンジの
上限と各画素の信号を比較する手段を有する請求項１か
ら４のいずれか１項記載の撮像装置。 - 【請求項１３】 信号処理回路のダイナミックレンジの
下限と各画素の信号を比較する手段を有する請求項１か
ら４のいずれか１項記載の撮像装置。 - 【請求項１４】 前記比較結果にしたがって前記各検出
器のばらつきデータを作成する制御回路を有する請求項
１２または１３記載の撮像装置。 - 【請求項１５】 前記比較結果にしたがって前記各検出
器のばらつきデータを作成する手段を有する請求項１２
または１３記載の撮像装置。 - 【請求項１６】 前記各検出器のばらつきデータのＭＳ
Ｂを操作して、前記比較結果にしたがってＭＳＢの値を
決定し、順次ＬＳＢまで同様の操作と判定によって各ビ
ットの値を決定する手段を有する請求項１２または１３
記載の撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31545597A JP3226859B2 (ja) | 1997-11-17 | 1997-11-17 | 撮像装置 |
| US09/192,474 US6762398B1 (en) | 1997-11-17 | 1998-11-17 | Imaging device with fixed-pattern-noise correction regulated constant-current source |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31545597A JP3226859B2 (ja) | 1997-11-17 | 1997-11-17 | 撮像装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11281540A Division JP2000106651A (ja) | 1999-10-01 | 1999-10-01 | Ｆｐｎ補正デ―タ作成方法及びそれを用いた撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11150683A true JPH11150683A (ja) | 1999-06-02 |
| JP3226859B2 JP3226859B2 (ja) | 2001-11-05 |
Family
ID=18065577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31545597A Expired - Fee Related JP3226859B2 (ja) | 1997-11-17 | 1997-11-17 | 撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6762398B1 (ja) |
| JP (1) | JP3226859B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000106651A (ja) * | 1999-10-01 | 2000-04-11 | Nec Corp | Ｆｐｎ補正デ―タ作成方法及びそれを用いた撮像装置 |
| JP2001255206A (ja) * | 2000-03-13 | 2001-09-21 | Toshiba Corp | 熱型赤外線撮像素子 |
| JP2003189191A (ja) * | 2001-12-20 | 2003-07-04 | Honda Motor Co Ltd | イメージセンサの出力補正装置 |
| JP2004530893A (ja) * | 2001-06-18 | 2004-10-07 | ハネウェル・インターナショナル・インコーポレーテッド | 複合マイクロボロメータアレイの読出し方法及び装置 |
| WO2006043384A1 (ja) * | 2004-10-18 | 2006-04-27 | Matsushita Electric Industrial Co., Ltd. | 赤外線センサ及び赤外線センサアレイ |
| JP2008022457A (ja) * | 2006-07-14 | 2008-01-31 | Nec Electronics Corp | 半導体装置 |
| JP2010536215A (ja) * | 2007-08-10 | 2010-11-25 | コミシリア ア レネルジ アトミック | 感度補正方法およびこの方法を実施するマトリックスイメージセンサー |
| US7948530B2 (en) | 2000-03-01 | 2011-05-24 | Nec Corporation | Semiconductor sensor device having a correction circuit |
| JP2012044549A (ja) * | 2010-08-20 | 2012-03-01 | Canon Inc | サンプルホールド回路及び撮像装置 |
| JP2015212695A (ja) * | 2014-04-30 | 2015-11-26 | ユリス | 非均一な補正のための赤外線画像の処理方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3793016B2 (ja) * | 2000-11-06 | 2006-07-05 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| DE10117833C1 (de) * | 2001-04-03 | 2002-09-12 | Stuttgart Mikroelektronik | Verfahren und Vorrichtung zur FPN-Korrektur von Bildsignalen |
| JP4036641B2 (ja) * | 2001-12-20 | 2008-01-23 | 株式会社ルネサステクノロジ | 撮像素子 |
| US6946720B2 (en) * | 2003-02-13 | 2005-09-20 | Intersil Americas Inc. | Bipolar transistor for an integrated circuit having variable value emitter ballast resistors |
| EP1596578B1 (en) * | 2004-05-15 | 2007-09-12 | STMicroelectronics Limited | Column current source |
| US20060291008A1 (en) * | 2005-06-22 | 2006-12-28 | Xerox Corporation | System for adjusting a reference voltage in a photosensor chip |
| DE102008005167A1 (de) * | 2008-01-19 | 2009-07-23 | Testo Ag | Wärmebildkamera |
| JP5161676B2 (ja) * | 2008-07-07 | 2013-03-13 | キヤノン株式会社 | 撮像装置及び撮像システム |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4379232A (en) | 1977-12-19 | 1983-04-05 | Texas Instruments Incorporated | Ferroelectric imaging system |
| JPS55105480A (en) | 1979-02-07 | 1980-08-13 | Hitachi Ltd | Solid state pickup device |
| JPS5651165A (en) * | 1979-10-03 | 1981-05-08 | Hitachi Ltd | Noise eliminating circuit |
| US4317134A (en) | 1980-05-12 | 1982-02-23 | Eastman Kodak Company | Method and apparatus for pattern noise correction |
| JPS57184376A (en) * | 1981-05-09 | 1982-11-13 | Sony Corp | Signal output circuit of image pickup device |
| JPS58169965A (ja) | 1982-03-31 | 1983-10-06 | Hitachi Ltd | 固体撮像装置 |
| US4539536A (en) | 1982-11-12 | 1985-09-03 | Rockwell International Corporation | Parameter-setting approach to obtain high performance CTD transversal filters from devices with significant CTI and FPN |
| US4507684A (en) | 1983-03-07 | 1985-03-26 | Rca Corporation | Reducing grain in multi-phase-clocked CCD imagers |
| FR2561025B1 (fr) | 1984-03-06 | 1986-09-19 | Thomson Csf | Accumulateur analogique |
| US4580051A (en) | 1984-11-05 | 1986-04-01 | Texas Instruments Incorporated | Infrared imaging systems with pseudo AC coupling circuit |
| JPH01289381A (ja) | 1988-05-17 | 1989-11-21 | Seiko Epson Corp | 増幅型固体撮像装置 |
| JPH0678218A (ja) | 1992-08-25 | 1994-03-18 | Olympus Optical Co Ltd | 固体撮像装置 |
| JPH08242330A (ja) | 1995-03-03 | 1996-09-17 | Matsushita Electric Ind Co Ltd | イメージセンサおよび固定パターンノイズの除去方式 |
| JP3212874B2 (ja) | 1996-04-19 | 2001-09-25 | 日本電気株式会社 | ボロメータ型赤外線撮像装置 |
| JP3351503B2 (ja) * | 1996-10-09 | 2002-11-25 | シャープ株式会社 | 固体撮像装置 |
| US6037577A (en) * | 1997-03-11 | 2000-03-14 | Kabushiki Kaisha Toshiba | Amplifying solid-state image pickup device and operating method of the same |
| JP2970586B2 (ja) | 1997-04-24 | 1999-11-02 | 日本電気株式会社 | 撮像装置 |
-
1997
- 1997-11-17 JP JP31545597A patent/JP3226859B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-17 US US09/192,474 patent/US6762398B1/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000106651A (ja) * | 1999-10-01 | 2000-04-11 | Nec Corp | Ｆｐｎ補正デ―タ作成方法及びそれを用いた撮像装置 |
| US7948530B2 (en) | 2000-03-01 | 2011-05-24 | Nec Corporation | Semiconductor sensor device having a correction circuit |
| JP2001255206A (ja) * | 2000-03-13 | 2001-09-21 | Toshiba Corp | 熱型赤外線撮像素子 |
| JP2004530893A (ja) * | 2001-06-18 | 2004-10-07 | ハネウェル・インターナショナル・インコーポレーテッド | 複合マイクロボロメータアレイの読出し方法及び装置 |
| JP2003189191A (ja) * | 2001-12-20 | 2003-07-04 | Honda Motor Co Ltd | イメージセンサの出力補正装置 |
| WO2006043384A1 (ja) * | 2004-10-18 | 2006-04-27 | Matsushita Electric Industrial Co., Ltd. | 赤外線センサ及び赤外線センサアレイ |
| US7332717B2 (en) | 2004-10-18 | 2008-02-19 | Matsushita Electric Industrial Co., Ltd. | Infrared sensor and infrared sensor array |
| JP2008022457A (ja) * | 2006-07-14 | 2008-01-31 | Nec Electronics Corp | 半導体装置 |
| JP2010536215A (ja) * | 2007-08-10 | 2010-11-25 | コミシリア ア レネルジ アトミック | 感度補正方法およびこの方法を実施するマトリックスイメージセンサー |
| JP2012044549A (ja) * | 2010-08-20 | 2012-03-01 | Canon Inc | サンプルホールド回路及び撮像装置 |
| JP2015212695A (ja) * | 2014-04-30 | 2015-11-26 | ユリス | 非均一な補正のための赤外線画像の処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6762398B1 (en) | 2004-07-13 |
| JP3226859B2 (ja) | 2001-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3226859B2 (ja) | 撮像装置 | |
| JP3866069B2 (ja) | 赤外線固体撮像装置 | |
| JP5127278B2 (ja) | 熱型赤外線固体撮像素子及び赤外線カメラ | |
| US7791657B2 (en) | Dynamic range enhancement scheme for imagers | |
| US7986363B2 (en) | High dynamic range imager with a rolling shutter | |
| US6759657B2 (en) | Infrared sensor | |
| US6249002B1 (en) | Bolometric focal plane array | |
| US8344321B2 (en) | Infrared imaging device | |
| JP3216616B2 (ja) | 半導体装置 | |
| US8368789B2 (en) | Systems and methods to provide reference current with negative temperature coefficient | |
| US20230269502A1 (en) | Interface circuit for photodetectors providing full-frame integration and pixel-level digitization | |
| Ceylan et al. | Digital readout integrated circuit (DROIC) implementing time delay and integration (TDI) for scanning type infrared focal plane arrays (IRFPAs) | |
| JP3578037B2 (ja) | 半導体装置及びその制御方法 | |
| Cannata et al. | Very wide dynamic range SWIR sensors for very low background applications | |
| JP3793033B2 (ja) | 赤外線センサ及びその駆動方法 | |
| JP2000106651A (ja) | Ｆｐｎ補正デ―タ作成方法及びそれを用いた撮像装置 | |
| Perenzoni et al. | A 160× 120-pixel uncooled IR-FPA readout integrated circuit with on-chip non-uniformity compensation | |
| JP3011212B1 (ja) | 赤外線撮像装置 | |
| JP3377000B2 (ja) | 半導体装置 | |
| JP2004336099A (ja) | 熱型赤外線固体撮像装置 | |
| IL123440A (en) | Bolometric focal plane array | |
| Heath et al. | 160 x 128 uncooled FPA performance review | |
| Eminoglu et al. | MT3250BA: a 320× 256-50µm Snapshot Microbolometer ROIC for high-resistance Detector Arrays | |
| Belenky et al. | Widening the dynamic range of the readout integration circuit for uncooled microbolometer infrared sensors | |
| Tanaka et al. | A non-uniformity correction scheme using multiple analog buses for an uncooled infrared sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070831 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080831 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080831 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |