JP2970586B2 - 撮像装置 - Google Patents

撮像装置

Info

Publication number
JP2970586B2
JP2970586B2 JP9107650A JP10765097A JP2970586B2 JP 2970586 B2 JP2970586 B2 JP 2970586B2 JP 9107650 A JP9107650 A JP 9107650A JP 10765097 A JP10765097 A JP 10765097A JP 2970586 B2 JP2970586 B2 JP 2970586B2
Authority
JP
Japan
Prior art keywords
circuit
output
imaging device
solid
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9107650A
Other languages
English (en)
Other versions
JPH10304251A (ja
Inventor
勉 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP9107650A priority Critical patent/JP2970586B2/ja
Publication of JPH10304251A publication Critical patent/JPH10304251A/ja
Application granted granted Critical
Publication of JP2970586B2 publication Critical patent/JP2970586B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、固体撮像素子のF
PN(固定パターンノイズ)補正回路を有する撮像装置
に関し、特にボロメータ等の抵抗ばらつきによって生じ
る電流のばらつきを相殺するFPN補正回路を有するボ
ロメータ型赤外線撮像装置に関する。
【0002】
【従来の技術】一般に固体撮像素子には、各画素の検出
器の特性のばらつきのために、FPN(固定パターンノ
イズ)と称される出力のばらつきが存在し、撮像装置で
は、画質を改善するために画像信号に含まれるFPNを
除去する必要がある。特に赤外線撮像装置において、こ
の画像信号に含まれるFPNは回路Dレンジの妨げにな
り、読み出し回路でのゲインを十分にとることができな
い。
【0003】従来、この種の赤外線撮像装置では、例え
ば、特願平08−122163号に示されるように、固
体撮像素子であるボロメータ型赤外線センサのFPNの
主原因は各画素の検出器の抵抗値のばらつきであり、そ
の抵抗値のばらつく各画素の検出器に定電圧を印加して
電流を流すことによって、出力電圧にFPNが生じてお
り、画質を改善するためには画像信号に含まれるこのF
PNを除去する必要がある。
【0004】図8は、従来の赤外線撮像装置の一例を示
す回路図である。図中符号801は固体撮像素子である
ボロメータ型赤外線センサ、802はトランジスタ、8
03はバイアス電圧、804は積分コンデンサ、805
はトランジスタ、806はバイアス電圧、807は抵
抗、808はリセツトスイッチ、809はリセツト電
圧、810はトランジスタ、811、812は抵抗、8
13は増幅器、814はクランプ回路、815はA/D
変換器、816は積算回路、817はメモリ、818は
アベレージング回路、819はD/A変換器、820は
増幅器、821はコンデンサ、I801は放電電流、I
802はバイアス電流、I803はセンサ電流である。
【0005】ボロメータ型赤外線センサ801はトラン
ジスタ802のエミッタに接続されており、センサ電流
I803が流れる。このセンサ電流I803は、積分コ
ンデンサ804からの放電電流I801とトランジスタ
805、バイアス電圧806、抵抗807から構成され
る定電流回路により与えられるバイアス電流I802と
から合成される。積分コンデンサ804の電位は、リセ
ットスイッチ808により1画素周期毎のリセット期間
にリセット電圧809の電位にリセットされる。抵抗8
11、抵抗812、トランジスタ810はFETで構成
されるソースフォロワ回路であり、積分コンデンサ80
4の電位変化を出力する。
【0006】ボロメータ型赤外線センサ801の個々の
検出器の抵抗値RB がばらついていると、積分コンデン
サ804からの放電電流I801が各画素により異なる
ため、積分コンデンサ804の電位変化がばらつき、F
PNが生じる。このFPNを含むソースフォロワ回路出
力は増幅器813、クランプ回路814を経て、A/D
変換器815によりデジタル変換され、積算回路816
により数十フレームの信号を積算し、メモリ817に取
り込む。メモリ817に取り込まれたデータは、アベレ
ージング回路818により平均化を行う。アベレージン
グ回路818の出力をD/A変換器819によりアナロ
グ信号に変換し、増幅器820でフイードバックループ
のゲインを調整し、コンデンサ821を介し、バイアス
電圧803に付加し、フイードバック制御を行う。この
ように従来は、ボロメータ型赤外線センサ801の抵抗
値RBのばらつきに応じ、バイアス電圧803を変化さ
せ、ボロメータに流れる電流値を一定とし、FPNを除
去している。
【0007】
【発明が解決しようとする課題】上述のような従来のF
PN補正回路では、ボロメータに流れる電流を制御する
電圧にFPN補正信号をフイードバックしている。FP
N補正信号に含まれるD/A変換器の出力ノイズ等の回
路ノイズをボロメータのジョンソンノイズ等の微少なセ
ンサノイズに対し十分に小さくすることは困難であり、
そのため読み出し回路の出力がノイズで劣化する恐れが
ある。
【0008】本発明の目的は、小さい回路規模で、FP
N補正回路の回路ノイズによる読み出し回路の出力のノ
イズ劣化を防ぐことのできる撮像装置を提供することに
ある。
【0009】
【課題を解決するための手段】本発明の撮像装置は、検
出器が所定の配置で配列された固体撮像素子と、固体撮
像素子の出力を読み出す手段と、検出器のそれぞれに対
応させた固体撮像素子の出力のばらつき量を記録し、記
録されているばらつき量をそれぞれの検出器に対応させ
て出力する手段と、該出力を入力し電流源回路の負荷抵
抗を切り換えることにより電流値を変化させ、固体撮像
素子の出力を読み出す手段に補正値として出力する出力
補正手段とを備えている。
【0010】出力補正手段が、固体撮像素子の信号のバ
イアス電流成分および固体撮像素子の信号のバイアス電
流成分のばらつきを同時に相殺するバイアス電流相殺回
路であってもよく、固体撮像素子の信号のバイアス電流
成分をキャンセルする定電流回路と固体撮像素子の信号
のバイアス電流成分のばらつきを相殺するバイアス電流
相殺回路との組合せであってもよい。
【0011】バイアス電流相殺回路は、2進化の重み付
けをもつ抵抗群およびスイッチ群で構成されてもよく、
R−2Rラダー抵抗網およびスイッチ群で構成されても
よい。
【0012】また、撮像装置は赤外線撮像装置であって
もよい。
【0013】本発明を用いたボロメータ型赤外線センサ
のFPN補正回路は、ボロメータに流れる全電流中の信
号電流分を除くバイアス電流を相殺するバイアス電流相
殺回路を具備し、ボロメータの抵抗ばらつきによって生
じる電流のばらつきを、ボロメータの抵抗ばらつき量に
応じて生成されたFPN補正信号により、画素毎にバイ
アス電流相殺回路のバイアス電流量を決定する負荷抵抗
を変化させ、バイアス電流量を制御することによりFP
N補正を行う。
【0014】この補正方式では、デジタルデータである
FPN補正信号により、バイアス電流相殺回路の負荷抵
抗をスイッチで切り換えFPN補正を行うことができる
ので、ノイズ劣化の恐れはない。また、バイアス電流相
殺回路にD/A変換機能を持たせているため、従来例の
ような読み出し回路とは別に設けられたD/A変換器な
どの回路構成は不要になり、回路規模も縮小される。
【0015】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図1は本発明の第1の実施
の形態のボロメータ型赤外線撮像装置の赤外線センサの
FPN補正回路を備えた読み出し回路の回路図である。
図中符号101はボロメータ型赤外線センサ、102は
トランジスタ、103はバイアス電圧、104はトラン
ジスタ、105はバイアス電圧、106は抵抗群、10
7はスイッチ群、108は出力デジタルデータ、109
はFPN補正メモリ、110はリセツトパルス、111
はリセツトスイッチ、112はリセット電圧、113は
積分コンデンサ、114はFET、115は抵抗、11
6は読み出し回路出力、1000はバイアス電流相殺回
路、10000は読み出し回路、I101は放電電流、
I102はバイアス電流、I103はセンサ電流であ
る。
【0016】図1を参照すると、本発明の撮像装置の読
み出し回路10000において、積分コンデンサ113
は、リセツトパルス110およびリセツトスイッチ11
1によりリセット電圧112の電位にリセットされる。
ボロメータ型赤外線センサ101には、トランジスタ1
02、バイアス電圧103により、〔(バイアス電圧1
03−トランジスタ102のベース・エミッタ間電圧)
/センサの抵抗値RB〕のセンサ電流I103が流れ
る。このセンサ電流は、トランジスタ104、バイアス
電圧105、抵抗群106、スイッチ群107から構成
されるバイアス電流相殺回路1000により与えられる
バイアス電流I102と積分コンデンサ113からの放
電電流I101から構成されており、次式のように表す
ことができる。
【0017】 I103=I101+I102 (1) I101:積分コンデンサ113からの放電電流 I102:バイアス電流相殺回路1000からのバイア
ス電流 I103:ボロメータ型赤外線センサ101に流れるセ
ンサ電流 FET114、抵抗115で構成されるソースフォロワ
回路は、積分コンデンサ113の電位変化を出力する。
【0018】次に、図1の回路動作について、図面を参
照して説明する。図2は、第1の実施の形態の動作を示
す波形図であり、(a)は読み出し回路出力、(b)は
ボロメータ型赤外線センサのクロック、(c)はリセッ
トパルス、(d)はFPN補正メモリの出力デジタルデ
ータである。図3はボロメータ型赤外線センサの一例を
示す構成図であり、図中符号301は水平シフトレジス
タ、302は垂直シフトレジスタ、303は水平AN
D、304は垂直AND、305は水平スイッチ、30
6は垂直スイッチ、307は水平信号線、308は垂直
信号線、309は共通ソースライン、310はボロメー
タ、311はセンサ出力である。
【0019】図2(c)のリセツトパルス110のON
期間に、図2(b)のボロメータ型赤外線センサ101
のクロツクで画素の切り換えを行う。ここで、ボロメー
タ型赤外線センサ101は、図3のように構成され、水
平シフトレジスタ301、垂直シフトレジスタ302、
水平スイッチ305、垂直スイッチ306により各画素
が順次選択される。図2(a)の読み出し回路出力11
6の波形図は、積分コンデンサ113の電位変化を示
し、リセツトパルス110のON期間に積分コンデンサ
113の電位はリセット電圧112の電位にリセットさ
れ、リセットパルス110がOFF期間には、積分コン
デンサ113からの放電電流I101とバイアス電流相
殺回路1000により与えられるバイアス電流I102
とがボロメータ型赤外線センサ101に流れる。
【0020】ここで、読み出し回路出力116の出力電
圧V1は、 V1=VR −(I101・t/C1) (2) VR :リセット電圧112 I101:積分コンデンサ113の放電電流 t:積分時間(リセットスイッチ111のOFF期間) C1:積分コンデンサ113の容量 で表され、バイアス電圧103が一定、バイアス電圧1
05、抵抗群106、スイツチ群107がある一定の条
件および状態(即ちバイアス電流I102が一定)のも
とでは、センサの各検出器の抵抗値RB がばらついてい
ると、積分コンデンサ113の放電電流I101が各検
出器で異なるため、読み出し回路出力116の出力電圧
V1もばらつき、FPNが発生し、回路Dレンジの妨げ
となる。
【0021】よって、本発明は、センサの各検出器の抵
抗値RB がばらついていても、積分コンデンサ113の
放電電流I101が一定になるように、個々の検出器に
対応したセンサの抵抗ばらつきのデータを記憶するFP
N補正メモリ109からの選択された各画素に対応した
出力デジタルデータ108で、バイアス電流相殺回路1
000のスイッチ群107を操作し、抵抗群106を切
り換え、選択された各画素に対応した抵抗を選択するこ
とにより、センサの抵抗値RB の、ばらつきに応じ、バ
イアス電流I102を変化させる。
【0022】第1の実施の形態では、FPN補正メモリ
109の出力デジタルデータ108が4bitの場合を
一例として示しており、そのため抵抗群106、スイッ
チ群107も4bit分で示している。
【0023】実際のFPN補正メモリ109の出力デジ
タルデータ108およびバイアス電流相殺回路1000
のbit数は、bit数をn、FPNの分解能をXとす
ると以下の式より決定される。
【0024】 n=logX/log2 (3.1) X=(△R・Ve・t)/(DR・C1・RB ) (3.2) △R:センサの抵抗値RB に対するばらつきの割合 Ve:トランジスタ102のエミッタ電圧 t:積分時間(リセットスイッチ111のOFF期間) DR:読み出し回路のDレンジ C1:積分コンデンサ113の容量 RB :センサの抵抗値 例えば、△R=10%、Ve=3V、t=60μs、D
R=2V、C1=20pF、RB =3kΩの時、bit
数nは、7.288…となり、8bit以上が必要とな
る。
【0025】このバイアス電流相殺回路1000を用い
たFPN補正動作について、図面を参照して説明する。
図4は本発明の第1の実施の形態のバイアス電流相殺回
路および周辺回路の詳細回路図である。図中符号401
はボロメータ型赤外線センサ、402はトランジスタ、
403はバイアス電圧、404はトランジスタ、405
はバイアス電圧、406a、406b、406c、40
6dは抵抗、407a、407b、407c、407d
はスイッチ、408は出力デジタルデータ、409はF
PN補正メモリ、4000はバイアス電流相殺回路、4
060は抵抗群、4070はスイッチ群、I401は放
電電流、I402はバイアス電流、I403はセンサ電
流である。
【0026】抵抗群4060は、抵抗406a、抵抗4
06b、抵抗406c、抵抗406dで構成され、それ
らの抵抗値は、抵抗406aの抵抗値をRとすると、抵
抗406bが2R、抵抗406cが4R、抵抗406d
が8Rのように2進化の重み付けがされている。また、
スイッチ群4070は、スイッチ407a、スイッチ4
07b、スイッチ407c、スイッチ407dで構成さ
れ、順に抵抗406a、抵抗406b、抵抗406c、
抵抗406dに接続されている。各スイッチのON/O
FFを切り換えるパルスは、FPN補正メモリ409の
出力デジタルデータ408であり、出力デジタルデータ
408のMSBのデータ線がスイッチ407aに、MS
B−1のデータ線がスイッチ407bに,MSB−2の
データ線がスイッチ407cに、LSBのデータ線がス
イッチ407cに接続されている。このように構成する
ことで、トランジスタ404に接続される負荷抵抗値が
各検出器によるセンサの抵抗ばらつきのデータをもつF
PN補正メモリ409の出力デジタルデータ408によ
り変化し、VDDとトランジスタ404のエミッタ間電圧
とで与えられる電圧から発生するバイアス電流I402
が変化する。
【0027】ここで、バイアス電流相殺回路4000の
具体的な動作を考えてみる。VDDとトランジスタ404
のエミッタ間の電圧をV2とする。抵抗群4060を構
成する抵抗406a,406b、406c、406d
が、2進化の重み付けがされていることから、例えばF
PN補正メモリ409の出力デジタルデータ408のM
SB相当のデータのみが有効(スイッチ407aのみ導
通状態)である場合は、バイアス電流I402は、(V
2/R)の電流が流れる。また、FPN補正メモリ40
9の出力デジタルデータ408のLSB相当のデータの
みが有効(スイッチ407dのみ導通状態)である場合
は、バイアス電流I402は、(V2/8R)の電流が
流れる。さらに、FPN補正メモリ409の出力デジタ
ルデータ408の全てのbitが有効(スイッチ群40
70全てが導通状態)である場合は、バイアス電流I4
02は、(15V2/8R)の電流が流れる。このよう
に、FPN補正メモリ409の出力デジタルデータ40
8の状態により、バイアス電流I402を制御でき、例
えば、MSB相当のバイアス電流I402をボロメータ
型赤外線センサ401の抵抗値RB の平均値の時に流す
バイアス電流値に設定しておけば、FPN補正メモリ4
09の出力デジタルデータ408により、バイアス電流
I402をその平均値を基準に増減させることができ
る。
【0028】上記のことから、ばらつき電流相殺回路4
000は、ボロメータ型赤外線センサ401の抵抗値R
B のばらつきにより、ボロメータに流れるセンサ電流I
403が各画素で違っていても、バイアス電流I402
がその電流ばらつき量を相殺するように増減するので、
積分コンデンサ413からの放電電流I401は一定に
保たれる。よって、読み出し回路出力でのFPNが低減
され、有効に回路Dレンジを活用できる。
【0029】次に、本発明の第2の実施の形態について
図面を参照して説明する。図5は本発明の第2の実施の
形態のボロメータ型赤外線撮像装置の赤外線センサのF
PN補正回路を備えた読み出し回路の回路図である。図
中符号501はボロメータ型赤外線センサ、502はト
ランジスタ、503はバイアス電圧、504はトランジ
スタ、505はバイアス電圧、506は抵抗群、507
はスイッチ群、508は出力デジタルデータ、509は
FPN補正メモリ、510はリセツトパルス、511は
リセツトスイッチ、512はリセット電圧、513は積
分コンデンサ、514はFET、515は抵抗、516
は読み出し回路出力、517はトランジスタ、518は
バイアス電圧、519は抵抗、5000はバイアス電流
相殺回路、5100は定電流源回路、50000は読み
出し回路、I501は放電電流、I502はバイアス電
流、I503はセンサ電流、I504はバイアス電流で
ある。
【0030】図5の第2の実施の形態を図1の第1の実
施の形態と比較すると、トランジスタ517、バイアス
電圧518、抵抗519から構成される定電流源回路5
100が付加されている。このためボロメータ型赤外線
センサ501に流れるセンサ電流I503は、積分コン
デンサ513からの放電電流I501と、バイアス電流
相殺回路5000からのバイアス電流I502と、定電
流源回路5100からのバイアス電流I504とからな
り、次式のように表すことができる。
【0031】 I503=I501+I502+I504 (4) I501:積分コンデンサ513からの放電電流 I502:バイアス電流相殺回路5000からのバイア
ス電流 I503:ボロメータ型赤外線センサ501に流れるセ
ンサ電流 I504:定電流源回路5100からのバイアス電流 ここで、図1に示した第1の実施の形態と図5に示した
第2の実施の形態との比較を具体的数値例を用いて示
す。まず、第1の実施の形態におけるバイアス電流相殺
回路1000およびFPN補正メモリ109のbit数
を考えると、上記の式(3.1)、式(3.2)により
決定されるbit数が必要になる。
【0032】一方、第2の実施の形態においては、バイ
アス電流の成分としてバイアス電流相殺回路5000か
らのバイアス電流I502と定電流源回路5100から
のバイアス電流I504の2つがあるため、例えばボロ
メータ型赤外線センサ501の抵抗値RBのばらつき
(△R)が抵抗値RB に対し10%あると仮定した場
合、読み出し回路の動作条件をばらつき電流10%を除
く90%相当の電流を定電流源回路5100からのバイ
アス電流I504を固定値として流し、ばらつき電流1
0%相当分の電流をバイアス電流相殺回路5000から
のバイアス電流I502で流すように設定する。このこ
とにより、バイアス電流相殺回路5000のFPNの分
解能は、第1の実施の形態に対し10%になり、バイア
ス電流相殺回路5000およびFPN補正メモリ509
のbit数もそれに応じて減らすことができる。
【0033】上記のように、図5の第2の実施の形態で
示す定電流源回路5100を付加することにより、バイ
アス電流相殺回路5000およびFPN補正メモリ50
9のbit数を減らすことができる。しかし、バイアス
電流相殺回路5000および定電流源回路5100を読
み出し回路に用いると、バイアス電流相殺回路5000
の負荷抵抗および定電流源回路5100の負荷抵抗のジ
ョンソンノイズが、ボロメータ型赤外線センサ501の
ボロメータのジョンソンノイズに対し(ボロメータ抵抗
値/負荷抵抗値)1/2 倍で付加されるため、バイアス電
流相殺回路5000および定電流源回路5100の負荷
抵抗値は、ボロメータ抵抗値に対し大きくすることが望
ましい。
【0034】第1、第2の実施の形態で示したバイアス
電流相殺回路1000、5000でbit数が増えたと
きには、抵抗群107,507を構成する抵抗値の広が
りが2進化の重み付けにより非常に大きくなる。例え
ば、8bitの時には、LSBの抵抗値は、MSBの抵
抗値の128倍にもなる.この抵抗値の広がりをチップ
上で生成しようとすると、薄膜抵抗の場合にトリミング
なしで十分な精度を得ることは難しく、またチップ面積
の制限等から実現が困難な場合もある。
【0035】そこで、2進化重み抵抗の広い範囲の値を
持つ構成部品を排除するように修正した抵抗の構成が、
D/A変換器でよく用いられているR−2Rラダー回路
であり、図1に示した第1の実施の形態でのバイアス電
流相殺回路1000と図5に示した第2の実施の形態で
のバイアス電流相殺回路5000は、図6に示すように
R−2Rラダー回路の原理を用いた回路構成でも実現で
きる。図6を参照して本発明の第3の実施の形態につい
て説明する。
【0036】図6は本発明の第3の実施の形態の撮像装
置に用いられるバイアス電流相殺回路の詳細回路図であ
り、図中符号604はトランジスタ、605はバイアス
電圧、606はR−2Rラダー抵抗網、607はスイッ
チ群、608は出力デジタルデータ、609はFPN補
正メモリ、620はトランジスタ、621はバイアス電
圧、6000はバイアス電流相殺回路、I602はバイ
アス電流である。
【0037】図6を参照すると、R−2Rラダー抵抗網
606、スイッチ群607、トランジスタ604、バイ
アス電圧605、トランジスタ620、バイアス電圧6
21により、バイアス電流相殺回路6000は構成され
る。また、R−2Rラダー抵抗網606を構成する抵抗
は、抵抗値がRおよび2Rであるものが使用され、2R
の抵抗値は、Rの抵抗値を持つ抵抗を2個直列に接続す
ることで実現できることから、R−2Rラダー抵抗網6
06は、Rの抵抗値を持つ1種類の抵抗で構成できる。
よって、R−2Rラダー抵抗網606を生成すること
は、簡単でかつ精度良く実現できる。
【0038】次に具体的動作を考えると、バイアス電流
I602は、VDDとトランジスタ604のエミッタ電圧
間の電圧をV3とすると、FPN補正メモリ609の出
力デジタルデータ608により、MSBのデータ線で
(V3/2R)、MSB−1のデータ線で(V3/4
R)、MSB−2のデータ線で(V3/8R)、LSB
のデータ線で(V3/16R)の各電流が流れ、バイア
ス電流I602は個々のビットの電流の和が流れる。こ
こで、トランジスタ620,バイアス電圧621は、ト
ランジスタ604、バイアス電圧605と同一の部品お
よび電圧値で構成し、R−2Rラダー回路の動作原理
(各回路網の枝路電流は2進化重み付けの関係がある)
により、トランジスタ604のエミッタ電圧とトランジ
スタ620のエミッタ電圧が同一電圧になるようにして
いる。
【0039】また、第1、第2および第3の実施の形態
で示した読み出し回路を用い、図7に示すようにオンチ
ツプ構成することもできる。図7は本発明の第4の実施
の形態の撮像装置の部分回路図であり、図中符号701
はボロメータ、702は垂直スイッチ、703は信号読
み出し線、704は垂直AND、705は垂直シフトレ
ジスタ、706は読み出し回路、707はA/D変換
器、708はマルチプレクサ、709はセンサ出力であ
る。
【0040】図面を参照して第4の実施の形態を説明す
る。ボロメータ701は、垂直スイッチ702に接続さ
れ、垂直シフトレジスタ705の出力パルスにより水平
ライン毎に順次選択される。信号読み出し線703は、
垂直ライン毎に設けられた読み出し回路706に接続さ
れ、ボロメータ701を一つの水平ラインに対して、一
水平期間中、同時に読み出すことができる。ここで読み
出し回路706は、第1の実施の形態の図1に示した読
み出し回路10000および第2の実施の形態の図5に
示した読み出し回路50000により構成される。各々
の読み出し回路706の出力をA/D変換器707によ
りデジタル信号に変換し、マルチプレクサ708はその
デジタル信号を順次出力する。この構成により、センサ
出力709はA/D変換器707のbit数のデジタル
データのみになり、センサのスマート化および外部回路
の削減ができることから、撮像装置の負担軽減につなが
る。
【0041】上記において、特にボロメータ型赤外線撮
像装置について主に述ベてきたが、本発明による撮像装
置は、撮像装置全般において有効に機能する。例えば検
出器にPN接合を用いた1次元または2次元のセンサに
おいて、入射光量に応じた信号に、直列に抵抗が接続さ
れる成分(配線抵抗等)により、センサの出力信号にば
らつきが生じる場合などにも、本発明の撮像装置は適用
できる。
【0042】
【発明の効果】以上説明したように本発明の第1の効果
は、ノイズ劣化の恐れがないということである。その理
由は、従来のFPN補正回路では、ボロメータに流れる
電流を制御する電圧にFPN補正信号をフイードバック
するため、それを構成する回路ノイズ(D/A変換器の
出力ノイズ等)を、ボロメータのジョンソンノイズ等の
微少なセンサノイズに対し十分に小さくすることは困難
であり、ノイズ劣化の恐れがあったのに対し、本発明で
は、デジタルデータであるFPN補正信号により、バイ
アス電流相殺回路の負荷抵抗をスイッチで切り換えてF
PN補正を行うため、ノイズ劣化の恐れはない。
【0043】第2の効果は、回路規模を縮小できるとい
うことである。その理由は、バイアス電流相殺回路にD
/A変換機能を持たせているため、読み出し回路とは別
にD/A変換器などの回路構成は不要になり、回路規模
の縮小ができるからである。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態のボロメータ型赤外
線撮像装置の赤外線センサのFPN補正回路を備えた読
み出し回路の回路図である。
【図2】第1の実施の形態の動作を示す波形図である。
(a)は読み出し回路出力である。(b)はボロメータ
型赤外線センサのクロックである。(c)はリセットパ
ルスである。(d)はFPN補正メモリの出力デジタル
データである。
【図3】ボロメータ型赤外線センサの一例を示す構成図
である。
【図4】本発明の第1の実施の形態のバイアス電流相殺
回路および周辺回路の詳細回路図である。
【図5】本発明の第2の実施の形態のボロメータ型赤外
線撮像装置の赤外線センサのFPN補正回路を備えた読
み出し回路の回路図である。
【図6】本発明の第3の実施の形態の撮像装置に用いら
れるバイアス電流相殺回路の詳細回路図である。
【図7】本発明の第4の実施の形態の撮像装置の部分回
路図である。
【図8】従来の赤外線撮像装置の一例を示す回路図であ
る。
【符号の説明】
101、401、501、801 ボロメータ型赤外
線センサ 102、402、502、802 トランジスタ 103、403、503 バイアス電圧 104、404、504、604 トランジスタ 105、405、505、605 バイアス電圧 106、506 抵抗群 107、507、607 スイッチ群 108、408、508、608 出力デジタルデー
タ 109、409、509、609 FPN補正メモリ 110、510 リセツトパルス 111、511 リセツトスイッチ 112、512 リセット電圧 113、513 積分コンデンサ 114、514 FET 115、515 抵抗 116、516 読み出し回路出力 301 水平シフトレジスタ 302 垂直シフトレジスタ 303 水平AND 304 垂直AND 305 水平スイッチ 306 垂直スイッチ 307 水平信号線 308 垂直信号線 309 共通ソースライン 310 ボロメータ 311 センサ出力 406a、406b、406c、406d 抵抗 407a、407b、407c、407d スイッチ 517 トランジスタ 518 バイアス電圧 519 抵抗 606 R−2R抵抗網 620 トランジスタ 621 バイアス電圧 701 ボロメータ 702 垂直スイッチ 703 信号読み出し線 704 垂直AND 705 垂直シフトレジスタ 706 読み出し回路 707 A/D変換器 708 マルチプレクサ 709 センサ出力 803 バイアス電圧 804 積分コンデンサ 805 トランジスタ 806 バイアス電圧 807 抵抗 808 リセツトスイッチ 809 リセツト電圧 810 トランジスタ 811、812 抵抗 813 増幅器 814 クランプ回路 815 A/D変換器 816 積算回路 817 メモリ 818 アベレージング回路 819 D/A変換器 820 増幅器 821 コンデンサ 1000、4000、5000、6000 バイアス
電流相殺回路 4060 抵抗群 4070 スイッチ群 5100 定電流源回路 10000、50000 読み出し回路 I101、I401、I501、I801 放電電流 I102、I402、I502、I602、I802
バイアス電流 I103、I403、I503、I803 センサ電
流 I504 バイアス電流

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 検出器が所定の配置で配列された固体撮
    像素子と、前記固体撮像素子の出力を読み出す手段と、
    前記検出器のそれぞれに対応させた前記固体撮像子の出
    力のばらつき量を記録し、記録されているばらつき量を
    それぞれの前記検出器に対応させて出力する手段と、該
    出力を入力し電流源回路の負荷抵抗を切り換えることに
    より電流値を変化させ、前記固体撮像素子の出力を読み
    出す手段に補正値として出力する出力補正手段を備え、
    前記出力補正手段が、前記固体撮像素子の信号のバイア
    ス電流成分および前記固体撮像素子の信号のバイアス電
    流成分のばらつきを同時に相殺するバイアス電流相殺回
    路であることを特徴とする撮像装置。
  2. 【請求項2】 検出器が所定の配置で配列された固体撮
    像素子と、前記固体撮像素子の出力を読み出す手段と、
    前記検出器のそれぞれに対応させた前記固体撮像素子の
    出力のばらつき量を記録し、記録されているばらつき量
    をそれぞれの前記検出器に対応させて出力する手段と、
    該出力を入力し電流源回路の負荷抵抗を切り換えること
    により電流値を変化させ、前記固体撮像素子の出力を読
    み出す手段に補正値として出力する出力補正手段を備
    え、前記出力補正手段が、前記固体撮像素子の信号のバ
    イアス電流成分をキャンセルする定電流回路と前記固体
    撮像素子の信号のバイアス電流成分のばらつきを相殺す
    るバイアス電流相殺回路との組合せであることを特徴と
    する撮像装置。
  3. 【請求項3】 前記バイアス電流相殺回路は、2進化の
    重み付けをもつ抵抗群およびスイッチ群で構成される、
    請求項または請求項に記載の撮像装置。
  4. 【請求項4】 前記バイアス電流相殺回路は、R−2R
    ラダー抵抗網およびスイッチ群で構成される、請求項
    または請求項に記載の撮像装置。
  5. 【請求項5】 前記撮像装置が赤外線撮像装置である、
    請求項1から請求項のいずれか1項に記載の撮像装
    置。
JP9107650A 1997-04-24 1997-04-24 撮像装置 Expired - Fee Related JP2970586B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9107650A JP2970586B2 (ja) 1997-04-24 1997-04-24 撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9107650A JP2970586B2 (ja) 1997-04-24 1997-04-24 撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP11053596A Division JP2000004401A (ja) 1999-03-02 1999-03-02 撮像装置

Publications (2)

Publication Number Publication Date
JPH10304251A JPH10304251A (ja) 1998-11-13
JP2970586B2 true JP2970586B2 (ja) 1999-11-02

Family

ID=14464575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9107650A Expired - Fee Related JP2970586B2 (ja) 1997-04-24 1997-04-24 撮像装置

Country Status (1)

Country Link
JP (1) JP2970586B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220092151A (ko) 2020-12-24 2022-07-01 삼성전기주식회사 적외선 이미지 센서

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3226859B2 (ja) 1997-11-17 2001-11-05 日本電気株式会社 撮像装置
KR100304966B1 (ko) * 1999-06-10 2001-11-01 김영환 고체 촬상 소자
JP2000106651A (ja) * 1999-10-01 2000-04-11 Nec Corp Fpn補正デ―タ作成方法及びそれを用いた撮像装置
JP2001155905A (ja) 1999-11-24 2001-06-08 Nec Corp 半導体装置およびトリミング方法ならびに記録媒体
JP3415527B2 (ja) * 1999-12-16 2003-06-09 エヌイーシーネットワーク・センサ株式会社 抵抗変化型赤外線センサ素子の温度補正方法と温度補正手段を具備した抵抗変化型赤外線センサ並びに撮像装置
JP3578037B2 (ja) 2000-03-01 2004-10-20 日本電気株式会社 半導体装置及びその制御方法
US8124937B2 (en) * 2009-01-15 2012-02-28 Raytheon Company System and method for athermal operation of a focal plane array
JP6874578B2 (ja) 2017-07-26 2021-05-19 富士通株式会社 アレイセンサおよび撮像装置
EP3782360B1 (en) * 2018-04-17 2024-06-05 Obsidian Sensors, Inc. Readout circuits and methods

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220092151A (ko) 2020-12-24 2022-07-01 삼성전기주식회사 적외선 이미지 센서
US11595593B2 (en) 2020-12-24 2023-02-28 Samsung Electro-Mechanics Co., Ltd. Infrared image sensor

Also Published As

Publication number Publication date
JPH10304251A (ja) 1998-11-13

Similar Documents

Publication Publication Date Title
US7947961B2 (en) X-ray imaging readout and system
US6518910B2 (en) Signal processing apparatus having an analog/digital conversion function
US5756999A (en) Methods and circuitry for correcting temperature-induced errors in microbolometer focal plane array
JP3212874B2 (ja) ボロメータ型赤外線撮像装置
JP2970586B2 (ja) 撮像装置
KR100635959B1 (ko) 전류 안정화 회로, 전류 안정화 방법 및 고체 촬상 장치
US5953060A (en) Method for reducing fixed pattern noise in solid state imaging devices
US7545300B2 (en) Column-parallel sigma-delta analog-to-digital conversion with gain and offset control
JP4606268B2 (ja) 半導体装置
US20110279723A1 (en) Signal processing circuit, solid-state imaging device, and camera system
JP3216616B2 (ja) 半導体装置
US6762398B1 (en) Imaging device with fixed-pattern-noise correction regulated constant-current source
JP6739288B2 (ja) 固体撮像装置、その制御方法、撮像システム及びカメラ
JP3792995B2 (ja) 撮像装置
JP4781985B2 (ja) 固体撮像装置
JP2011139259A (ja) A/d変換方法、a/d変換装置および読出回路
JP3578037B2 (ja) 半導体装置及びその制御方法
JP2000004401A (ja) 撮像装置
JP4809189B2 (ja) 撮像装置及び固体撮像素子の制御方法
JP2002044370A (ja) イメージセンサ
JPH0385972A (ja) ディジタル撮像方法及びその装置
US6694063B2 (en) Offset correction of the output of a charge coupled device
JP2930100B2 (ja) 赤外線センサのレベル調整回路
JP7394649B2 (ja) 撮像素子及び撮像装置
JP3011212B1 (ja) 赤外線撮像装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070827

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100827

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees