JP2003174215A - 磁気トンネル接合素子とその製法 - Google Patents

磁気トンネル接合素子とその製法

Info

Publication number
JP2003174215A
JP2003174215A JP2001374435A JP2001374435A JP2003174215A JP 2003174215 A JP2003174215 A JP 2003174215A JP 2001374435 A JP2001374435 A JP 2001374435A JP 2001374435 A JP2001374435 A JP 2001374435A JP 2003174215 A JP2003174215 A JP 2003174215A
Authority
JP
Japan
Prior art keywords
layer
tunnel junction
magnetic
magnetic tunnel
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001374435A
Other languages
English (en)
Other versions
JP3843827B2 (ja
Inventor
Michinao Atsumi
通直 渥美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2001374435A priority Critical patent/JP3843827B2/ja
Publication of JP2003174215A publication Critical patent/JP2003174215A/ja
Application granted granted Critical
Publication of JP3843827B2 publication Critical patent/JP3843827B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measuring Magnetic Variables (AREA)
  • Magnetic Heads (AREA)
  • Hall/Mr Elements (AREA)

Abstract

(57)【要約】 【課題】 磁気トンネル接合素子(TMR素子)の製法
において、製造歩留りを向上させる。 【解決手段】 基板20を覆う絶縁膜22の上に下から
順に第1の導電材層、反強磁性層、第1の強磁性層、ト
ンネルバリア層、第2の強磁性層及び第2の導電材層を
形成した後、第1の強磁性層(又は反強磁性層)から第
2の導電材層までの積層に選択エッチング処理を施して
分離溝38を形成し、溝38で分離された磁気トンネル
接合部を得る。第1の導電材層及び反強磁性層の積層
(又は第1の導電材層の単層)に絶縁膜からなるハード
マスク40a,40bを選択マスクとする選択エッチン
グ処理を施して分離溝44を形成し、磁気トンネル接合
部に対応したTMR素子Ta〜Tcを得る。各TMR素
子において、トンネルバリア層の端部が40a等の絶縁
材で覆われるため、電気的な短絡やリーク等を防止でき
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、磁気センサ等に
用いられる磁気トンネル接合素子とその製法に関するも
のである。この後の説明では、磁気トンネル接合素子を
TMR素子と略記する。
【0002】
【従来の技術】従来、複数のTMR素子を備えた磁気セ
ンサの製法としては、図40〜45に示すものが提案さ
れている(例えば、本願と同一出願人の出願に係る特願
平11−368776号参照)。
【0003】図40の工程では、シリコン基板1の表面
を覆う酸化シリコン膜2の上に下電極層としてのCr層
3と、反強磁性層としてのRh−Mn合金層4と、下強
磁性層としてのNi−Fe合金層5とを順次に重ねてス
パッタ法で形成した後、Ni−Fe合金層5の上にAl
層を形成して酸化することによりトンネルバリア層とし
てのアルミナ層6を形成し、アルミナ層6の上に上強磁
性層としてのNi−Fe合金/Co積層(Coが下層)
7と、上電極層としてのMo層8とを順次に重ねてスパ
ッタ法で形成する。Mo層8の上には、それぞれ図13
の26a,26bに示すような四辺形状のパターンを有
するレジスト層9a,9bを周知のホトリソグラフィ処
理により形成する。
【0004】次に、図41の工程では、レジスト層9
a,9bをマスクとする選択的イオンミリング処理によ
り層3〜8の積層に分離溝10を酸化シリコン膜2に達
するように形成することにより該積層を層3〜8の部分
3a〜8aからなる第1の積層部分と層3〜8の部分3
b〜8bからなる第2の積層部分とに分離する。この
後、レジスト層9a,9bを除去する。
【0005】図41のイオンミリング工程では、図46
に示したように分離溝10の側壁に側壁堆積膜DP
形成される。側壁堆積膜DPは、レジスト層9a,9
bがイオンミリングにより削られて生ずるレジスト変性
成分(有機物)を多量に含むもので、その他にも層3a
〜5a,7a,8aの金属成分や酸化シリコン膜2の構
成成分等を含んでいる。
【0006】図41のレジスト除去工程では、レジスト
層9a,9bに対してOプラズマによるアッシング処
理を施した後、有機剥離液を用いて剥離処理を施す。し
かし、このような処理を施しても、側壁堆積膜DP
完全に除去するのは困難であり、しかもレジスト残渣R
,Rが残留する。レジスト残渣R,Rは、レジ
スト層9a,9bに由来するレジスト変性成分の他に、
金属成分やSiO等の成分を含んでいるため、有機溶
媒等を用いるレジスト除去処理によって完全に除去する
のが困難である。
【0007】図42の工程では、図41の工程で得られ
た第1及び第2の積層部分の上にそれぞれレジスト層9
c,9d及びレジスト層9eをホトリソグラフィ処理に
より形成する。レジスト層9c,9d,9eのパターン
は、図13のTa,Tb,Tcに示すような四辺形状の
パターンとする。
【0008】図43の工程では、レジスト層9c〜9e
をマスクとする選択的イオンミリング処理(又は選択的
ウエットエッチング処理)により第1及び第2の積層部
分に分離溝12を層部分4a,4bに達するように形成
することによりTMR素子Ta,Tb,Tcを得る。T
MR素子Taは、分離溝10で囲まれた層3,4の部分
3a,4aと分離溝12で囲まれた層5〜8の部分5a
〜8aとの積層からなり、TMR素子Tbは、分離
溝10で囲まれた層3,4の部分3a,4aと分離溝1
2で囲まれた層5〜8の部分5a〜8aとの積層か
らなる。層部分3a,4aの積層は、TMR素子Ta,
Tbに共通の電極層であり、TMR素子Ta,Tbを相
互接続している。TMR素子Tcは、分離溝10で層部
分3a、4aから分離された層3,4の部分3b,4b
と分離溝12で囲まれた層5〜8の部分5b〜8bとの
積層からなる。イオンミリング処理の後、レジスト層9
c〜9eを除去する。
【0009】図43のイオンミリング工程では、図41
の工程に関して前述したと同様にして図47に示すよう
に分離溝10,12の側壁に側壁堆積膜DP,DP
が形成される。そして、図43のレジスト除去工程で
は、図41の工程に関して前述したと同様にしてアッシ
ング処理及び有機剥離液処理を行なうが、このようにし
ても、側壁堆積膜DP,DPを完全に除去するのが
困難であり、しかもレジスト残渣R〜Rが残留す
る。側壁堆積膜DP,DPは、レジスト層9c〜9
eがイオンミリングにより削られて生ずるレジスト変性
成分(有機物)を多量に含むもので、その他にも層3a
〜5a,7a、8aの金属成分及び酸化シリコン膜2の
構成成分等を含んでいる。レジスト残渣R〜Rは、
レジスト層9c〜9eに由来するレジスト変性成分を主
体とするものである。なお、図43のレジスト除去工程
では、分離溝12の側壁において側壁堆積膜DPがな
い個所にレジスト残渣が残留することもある。
【0010】図44の工程では、TMR素子Ta〜Tc
及び分離溝10,12を覆って基板上面にスパッタ法に
より層間絶縁膜としての酸化シリコン膜13を形成す
る。そして、選択的イオンミリング処理によりTMR素
子Ta〜TcのMo層8a,8a,8bにそれぞれ
対応する接続孔13a〜13cを酸化シリコン膜13に
形成する。
【0011】図45の工程では、酸化シリコン膜13の
上に接続孔13a〜13cを覆ってAlをスパッタ法で
被着した後、その被着層を選択的イオンミリング処理に
よりパターニングして配線層としてのAl層14a,1
4bを形成する。Al層14aは、接続孔13aを介し
てTMR素子TaのMo層8aに接続され、Al層1
4bは、接続孔13b,13cを介してTMR素子T
b,TcのMo層8a,8bを相互接続する。この結
果、TMR素子Ta〜Tcは、直列接続されたことにな
る。
【0012】
【発明が解決しようとする課題】上記した従来技術によ
ると、次の(a)〜(c)のような問題点がある。
【0013】(a)選択マスクとしてのレジスト層は、
イオンミリングにより削られやすいので、図41,43
の工程では、レジスト層9a〜9eを0.6〜2.0μ
m程度に厚く形成する必要があり、微細加工に適してい
ない。すなわち、厚いレジスト層では、微細パターンの
形成が困難であると共にパターン倒れが起こりやすく、
しかも角度ミリングでの加工時には影となる部分が生ず
るため加工精度が低下する。
【0014】(b)分離溝12の側壁に側壁堆積膜DP
やレジスト残渣が残留すると、トンネルバリア層6a
の上下の金属層間で電気的な短絡やリークが生ずる原因
となり、歩留りの低下や素子特性の劣化を招く。また、
図46,47に示したようにレジスト残渣R〜R
残留すると、パーティクル発生の原因となり、歩留りの
低下を招く。
【0015】(c)図43のイオンミリング工程で分離
溝12を形成する際に分離溝10の底部で酸化シリコン
膜がエッチングされるため、分離溝10の深さDがエッ
チング分だけ増大し、分離溝10の段差が急峻となる。
このため、図44の工程でスパッタ法により酸化シリコ
ン膜13を形成すると、分離溝10の開口端近傍で膜欠
陥が生じやすく、図45の工程でAl層14bを形成す
ると、Al層14bと層部分4aとが膜欠陥を介して短
絡する不良を生ずることがある。なお、スパッタ法に比
べて段差被覆性が良好なCVD(ケミカル・ベーパー・
デポジション)法は、膜欠陥は生じないものの、400
℃程度の処理となり、TMR素子が高温に弱いため、酸
化シリコン膜13の形成に適していない。
【0016】上記(b)の問題点に対処する方法として
は、酸又はアルカリ等の溶液により側壁堆積膜やレジス
ト残渣を除去する処理が考えられる。しかし、このよう
な処理は、極めて薄いトンネルバリア層にダメージを与
えたり、トンネルバリア層の上下の金属層をエッチング
して形状悪化を招いたりするので、得策でない。また、
レジスト変性成分を含む側壁堆積膜を有機溶媒等を用い
て除去する処理では、人体や環境に有害な物質を使用し
なければならず、有機廃液の処理のためにコスト上昇を
招く。
【0017】上記(b)の問題点に関してTMR素子の
リーク電流を低減する方法としては、磁気トンネル接合
積層を選択的イオンミリング処理によりパターニングし
てTMR素子を形成する際に酸化性又は窒化性雰囲気中
でイオンミリングを行なうことによりTMR素子の側壁
に酸化物又は窒化物からなる絶縁層を形成するものが知
られている(例えば、特開2001−52316号公報
参照)。このようなイオンミリング処理を図43の工程
で採用した場合、エッチング終点の検出に困難を伴うと
いう問題点がある。すなわち、図43のイオンミリング
処理では、エッチング終点検出法としてプラズマ発光測
定法を用いることが多い。この方法を用いた場合、反強
磁性層としてのRh−Mn合金層4a,4bの構成原子
に基づく発光を検出してイオンミリングを停止する。酸
化性又は窒化性雰囲気中でイオンミリングを行なう場
合、酸素又は窒素を含まない雰囲気中でイオンミリング
を行なう場合に比べてエッチレートが低下するため、単
位時間当りの励起原子の発生量が減少し、発光検出に必
要な信号強度が低下する。このため、エッチング終点の
検出精度が低下し、アンダーエッチングによりTMR素
子Tb,Tc間の短絡を招いたり、オーバーエッチング
によりTMR素子Ta,Tb間で接続抵抗の増大(更に
は断線)を招いたりする。その上、図43の工程の前に
分離溝10を形成しておくと、図43の工程においてR
h−Mn合金層4a,4bの露出面積が分離溝10に相
当する分だけ減少するため、発光検出に必要な信号強度
は更に低下することになる。従って、エッチング終点の
検出が一層困難となり、アンダーエッチング又はオーバ
ーエッチングが一層発生しやすくなる。
【0018】上記(c)の問題点に対処する方法として
は、図43対応のイオンミリング工程の後、図41対応
のイオンミリング工程を実施する方法が提案されている
(例えば、本願と同一出願人の出願に係る特願2001
−288809号参照)。この方法によれば、分離溝1
2を形成した後、分離溝10を形成することになるの
で、分離溝10の段差を低くすることができ、層間絶縁
膜(酸化シリコン膜13に対応)の膜欠陥に基づく配線
の短絡不良を防止することができる。また、図43対応
のイオンミリング工程において分離溝10がない分だけ
発光検出に必要な信号強度を増大させることができる。
【0019】しかしながら、イオンミリングの選択マス
クとしてレジスト層(レジスト層9a〜9eに対応)を
用いるので、上記(a)及び(b)と同様の問題点を免
れない。例えば、上記(b)の問題点に関しては、図4
3対応のイオンミリング工程では、図47に示すように
分離溝12の側壁に側壁堆積膜DPが形成されたり、
図43対応のレジスト除去工程では、側壁堆積膜DP
やレジスト残渣R〜Rが残留したりする。また、図
41対応のイオンミリング工程に先立って選択マスクと
してのレジスト層を形成する工程では、分離溝12の側
壁にレジスト等が付着して汚染を招くことがある。さら
に、図41対応のイオンミリング工程では、図47に示
すように分離溝10の側壁に側壁堆積膜DPが形成さ
れたり、図41対応のレジスト除去工程では、側壁堆積
膜DPやレジスト残渣Rが残留したり、分離溝12
の側壁において側壁堆積膜DPがない個所にレジスト
残渣が残留したりする。従って、トンネルバリア層6a
の上下の金属層間で電気的な短絡やリークが起こりやす
い。
【0020】この発明の目的は、高信頼且つ製造容易な
TMR素子を提供することにある。
【0021】この発明の他の目的は、高い製造歩留りを
得ることができる新規なTMR素子の製法を提供するこ
とにある。
【0022】
【課題を解決するための手段】この発明に係るTMR素
子は、絶縁性の一主面を有する基板と、前記一主面に形
成された磁気トンネル接合部であって、前記一主面に下
から順に第1の導電材層、反強磁性層、第1の磁性層、
トンネルバリア層、第2の磁性層及び第2の導電材層を
重ねるか又は前記一主面に下から順に第1の導電材層、
第1の磁性層、トンネルバリア層、第2の磁性層、反強
磁性層及び第2の導電材層を重ねて構成されたものと、
前記磁気トンネル接合部の側壁を覆う保護膜であって、
前記第1の導電材層と前記反強磁性層との積層又は前記
第1の導電材層をパターニングする際に用いられた絶縁
性ハードマスクからなるものとを備えたものである。
【0023】この発明のTMR素子によれば、磁気トン
ネル接合部の側壁が絶縁性ハードマスクからなる保護膜
で覆われるので、安定した動作が可能であり、信頼性が
向上する。また、絶縁性ハードマスクとしては、第1の
導電材層と反強磁性層との積層又は第1の導電材層をパ
ターニングする際に用いた絶縁性ハードマスクを除去し
ないで残しておくだけでよく、保護膜形成のための特別
な工程が不要であるので、製造が容易である。
【0024】この発明に係る第1のTMR素子の製法
は、基板の絶縁性の一主面に導電材層を介して磁気トン
ネル接合積層を形成する工程であって、前記導電材層の
上に下から順に反強磁性層、第1の磁性層、トンネルバ
リア層及び第2の磁性層を重ねて前記磁気トンネル接合
積層を形成するものと、前記磁気トンネル接合積層に所
望の素子パターンに従って第1の選択エッチング処理を
施して前記磁気トンネル接合積層を前記反強磁性層に達
するまでエッチングすることにより前記第1の磁性層、
前記トンネルバリア層及び前記第2の磁性層の各々の残
存部分からなる磁気トンネル接合部を形成する工程と、
前記磁気トンネル接合部において前記トンネルバリア層
の端部に前記第1の選択エッチング処理の際に堆積した
堆積物を除去する工程と、前記堆積物を除去した後、前
記磁気トンネル接合部と前記反強磁性層の露呈部とを覆
ってマスク用絶縁膜を形成する工程と、前記磁気トンネ
ル接合部と前記反強磁性層の露呈部とを所望の電極パタ
ーンに従って覆うように前記マスク用絶縁膜を残存させ
るべく前記マスク用絶縁膜に第2の選択エッチング処理
を施すことにより前記マスク用絶縁膜の残存部分からな
るハードマスクを形成する工程と、前記導電材層と前記
反強磁性層との積層に前記ハードマスクを選択マスクと
する第3の選択エッチング処理を施すことにより該積層
の残存部分からなる電極層を前記磁気トンネル接合部の
下に形成する工程とを含むものである。
【0025】第1のTMR素子の製法によれば、第1の
磁性層、トンネルバリア層及び第2の磁性層を含む積層
に第1の選択エッチング処理を施して磁気トンネル接合
部を形成した後、トンネルバリア層の端部に第1の選択
エッチング処理の際に堆積した堆積物を除去してから磁
気トンネル接合部と反強磁性層の露呈部とを覆ってハー
ドマスクを形成するので、磁気トンネル接合部の側壁
(特にトンネルバリア層の端部)においてハードマスク
の下にエッチング生成物等が残留するのを防ぐことが出
来る。また、第2の選択エッチング処理によりハードマ
スクを形成する際には、磁気トンネル接合部がマスク用
絶縁膜で覆われるため、磁気トンネル接合部の側壁(特
にトンネルバリア層の端部)にレジスト等が付着するの
を防ぐことができる。さらに、ハードマスクを選択マス
クとする第3の選択エッチング処理により電極層を形成
する際には、磁気トンネル接合部がハードマスクで覆わ
れるため、磁気トンネル接合部の側壁(特にトンネルバ
リア層の端部)にエッチング生成物等が直接付着するの
を防ぐことができる。従って、磁気トンネル接合部の側
壁においてトンネルバリア層の上下の金属層がエッチン
グ生成物等により接続されることがなくなり、電気的な
短絡やリークを防止することができる。
【0026】その上、ハードマスクを形成するための第
2の選択エッチング処理では、マスク用絶縁膜の材料と
して、レジストよりイオンミリングレート(エッチング
レート)が遅いSiO等の材料を選定するのが容易で
あり、マスク用絶縁膜を薄くすることができる。このた
め、マスク用絶縁膜をパターニングする際に選択マスク
として用いるレジスト層を薄くすることができる。従っ
て、微細パターンの形成が容易であると共にパターン倒
れが起こりにくく、しかも角度ミリングでの加工時に影
となる部分が少ないため加工精度が向上する。なお、ハ
ードマスクは、除去しないで残しておき、層間絶縁膜の
一部として利用することもできる。
【0027】第1のTMR素子の製法においては、第1
の変形例として、次のような変更を加えてもよい。すな
わち、磁気トンネル接合部を形成する工程では、磁気ト
ンネル接合積層に所望の素子パターンに従って選択エッ
チング処理を施して磁気トンネル接合積層を導電材層に
達するまでエッチングすることにより磁気トンネル接合
積層の残存部分からなる磁気トンネル接合部を形成して
もよい。この場合、ハードマスクは、磁気トンネル接合
部と導電材層の露呈部とを覆うように形成し、電極層を
形成する工程では、導電材層にハードマスクを選択マス
クとする選択エッチング処理を施すことにより導電材層
の残存部分からなる電極層を形成する。このようにする
と、第1のTMR素子の製法に関して前述したと同様の
作用効果が得られる。その上、電極層が導電材層の単層
で構成されるため、導電材層と反強磁性層との積層で構
成される場合に比べて電極層の端部での段差を低くする
ことができる。
【0028】第1のTMR素子の製法において第1の変
形例を採用した場合には、第2の変形例として、次のよ
うな変更を加えてもよい。すなわち、磁気トンネル接合
積層を形成する工程では、導電材層の上に下から順に第
1の磁性層、トンネルバリア層、第2の磁性層及び反強
磁性層を重ねて磁気トンネル接合積層を形成してもよ
い。この場合、他の工程は、第1のTMR素子の製法及
び第1の変形例に関して前述したと同様に実行する。こ
のようにすると、第1のTMR素子の製法及び第1の変
形例に関して前述したと同様の作用効果が得られる。
【0029】第1のTMR素子の製法においては、電極
層を形成した後、ハードマスク及び電極層に第3の選択
エッチング処理の際に堆積した堆積物を除去するように
してもよい。このことは、第1又は第2の変形例を採用
した場合についても同様である。堆積物は、レジスト変
性成分等の有機物を含まないので、有機溶媒等を用いな
くても、希フッ酸等を用いる薬液処理で簡単に除去する
ことができる。このようにすると、パーティクルの発生
が抑制され、歩留りの向上が可能になる。
【0030】この発明に係る第2のTMR素子の製法
は、基板の絶縁性の一主面に導電材層を介して磁気トン
ネル接合積層を形成する工程であって、前記導電材層の
上に下から順に反強磁性層、第1の磁性層、トンネルバ
リア層及び第2の磁性層を重ねて前記磁気トンネル接合
積層を形成するものと、前記磁気トンネル接合積層を覆
って第1のマスク用絶縁膜を形成する工程と、前記磁気
トンネル接合積層を所望の素子パターンに従って覆うよ
うに前記第1のマスク用絶縁膜を残存させるべく前記第
1のマスク用絶縁膜に第1の選択エッチング処理を施す
ことにより前記第1のマスク用絶縁膜の残存部部分から
なる第1のハードマスクを形成する工程と、前記磁気ト
ンネル接合積層に前記第1のハードマスクを選択マスク
とする第2の選択エッチング処理を施して前記磁気トン
ネル接合積層を前記反強磁性層に達するまでエッチング
することにより前記第1の磁性層、前記トンネルバリア
層及び前記第2の磁性層の各々の残存部分からなる磁気
トンネル接合部を形成する工程と、前記磁気トンネル接
合部において前記トンネルバリア層の端部に前記第2の
選択エッチング処理の際に堆積した堆積物を除去する工
程と、前記堆積物を除去した後、前記磁気トンネル接合
部と前記反強磁性層の露呈部とを覆って第2のマスク用
絶縁膜を形成する工程と、前記磁気トンネル接合部と前
記反強磁性層の露呈部とを所望の電極パターンに従って
覆うように前記第2のマスク用絶縁膜を残存させるべく
前記第2のマスク用絶縁膜に第3の選択エッチング処理
を施すことにより前記第2のマスク用絶縁膜の残存部分
からなる第2のハードマスクを形成する工程と、前記導
電材層と前記反強磁性層との積層に前記第2のハードマ
スクを選択マスクとする第4の選択エッチング処理を施
すことにより該積層の残存部分からなる電極層を前記磁
気トンネル接合部の下に形成する工程とを含むものであ
る。
【0031】第2のTMR素子の製法によれば、磁気ト
ンネル接合積層を覆って第1のマスク用絶縁膜を形成し
た後、第1のマスク用絶縁膜に所望の素子パターンに従
って第1の選択エッチング処理を施して第1のハードマ
スクを形成し、第1のハードマスクを選択マスクとする
第2の選択エッチング処理により磁気トンネル接合積層
を反強磁性層に達するまでエッチングして磁気トンネル
接合部を形成するので、第2の選択エッチング処理で
は、磁気トンネル接合部の側壁(特にトンネルバリア層
の端部)に付着する堆積物がレジスト変性成分等の有機
物を含まず、堆積物を除去する工程では、有機溶媒等を
用いなくても、希フッ酸等を用いる薬液処理で簡単に堆
積物を除去することができる。有機溶媒等を使用しなく
てよいので、人体や環境に有害な物質の使用量を削減す
ることができ、工程の簡素化及びコストの低減が可能に
なる。
【0032】また、第1のハードマスクを選択マスクと
する第2の選択エッチング処理により磁気トンネル接合
部を形成するので、微細パターンの形成が容易であると
共に加工精度が向上する。
【0033】磁気トンネル接合部を形成する工程より後
の工程(堆積物除去工程、第2のハードマスクを用いる
電極層形成工程等)は、第1のTMR素子の製法に関し
て前述したものと同様であり、前述したと同様の作用効
果が得られる。
【0034】第2のTMR素子の製法においては、前述
した第1の変形例と同様の変更を加えてもよく、第1の
変形例を採用した場合には、前述した第2の変形例と同
様の変更を加えてもよい。なお、第1のハードマスク
は、除去しないで残しておき、その上に第2のハードマ
スクを形成してもよい。第1及び第2のハードマスク
は、除去しないで残しておき、層間絶縁膜の一部として
利用するようにしてもよい。
【0035】第2のTMR素子の製法においては、電極
層を形成した後、第2のハードマスク及び電極層に第4
の選択エッチング処理の際に堆積した堆積物を除去する
ようにしてもよい。このことは、第1又は第2の変形例
を採用した場合についても同様である。堆積物は、レジ
スト変性成分等の有機物を含まないので、有機溶媒等を
用いなくても、希フッ酸等を用いる薬液処理で簡単に除
去することができる。このようにすると、パーティクル
の発生が抑制され、歩留りの向上が可能になる。
【0036】この発明に係る第3のTMR素子の製法
は、基板の絶縁性の一主面に導電材層を介して磁気トン
ネル接合積層を形成する工程であって、前記導電材層の
上に下から順に反強磁性層、第1の磁性層、トンネルバ
リア層及び第2の磁性層を重ねて前記磁気トンネル接合
積層を形成するものと、前記磁気トンネル接合積層を所
望の電極パターンに従って残存させるように前記磁気ト
ンネル接合積層に第1の選択エッチング処理を施す工程
と、前記磁気トンネル接合積層の残存部を覆ってマスク
用絶縁膜を形成する工程と、前記磁気トンネル接合積層
の残存部を所望の素子パターンに従って覆うように前記
マスク用絶縁膜を残存させるべく前記マスク用絶縁膜に
第2の選択エッチング処理を施すことにより前記マスク
用絶縁膜の残存部分からなるハードマスクを形成する工
程と、前記磁気トンネル接合積層の残存部に前記ハード
マスクを選択マスクとする第3の選択エッチング処理を
施して前記磁気トンネル接合積層の残存部を前記反強磁
性層に達するまでエッチングすることにより前記第1の
磁性層、前記トンネルバリア層及び前記第2の磁性層の
各々の残存部分からなる磁気トンネル接合部を形成する
と共にこの磁気トンネル接合部の下に前記導電材層及び
前記反強磁性層の各々の残存部分からなる電極層を残存
させる工程と、前記磁気トンネル接合部において前記ト
ンネルバリア層の端部に前記第3の選択エッチングの際
に堆積した堆積物を除去する工程とを含むものである。
【0037】第3のTMR素子の製法によれば、磁気ト
ンネル接合積層に第1の選択エッチング処理を施して磁
気トンネル接合積層を所望の電極パターンに従って残存
させた後、磁気トンネル接合積層の残存部を覆ってハー
ドマスクを形成し、このハードマスクを選択マスクとす
る第3の選択エッチング処理により磁気トンネル接合積
層の残存部を反強磁性層に達するまでエッチングして磁
気トンネル接合部を形成するので、第3の選択エッチン
グ処理では、磁気トンネル接合部の側壁(特にトンネル
バリア層の端部)に付着する堆積物がレジスト変性成分
等の有機物を含まない。このため、堆積物を除去する工
程では、有機溶媒等を用いなくても、希フッ酸等を用い
て簡単に堆積物を除去することができる。従って、トン
ネルバリア層の上下の金属層間に電気的な短絡やリーク
が発生するのを防止することができる。
【0038】また、ハードマスクを選択マスクとする第
3の選択エッチング処理により磁気トンネル接合部を形
成するので、微細パターンの形成が容易であると共に加
工精度が向上する。なお、ハードマスクは、除去しない
で残しておき、層間絶縁膜の一部として利用することも
できる。
【0039】第3のTMR素子の製法においては、第3
の変形例として、次のような変更を加えてもよい。すな
わち、磁気トンネル接合部を形成する工程では、磁気ト
ンネル接合積層の残存部を選択エッチング処理により導
電材層に達するまでエッチングすることにより反強磁性
層、第1の磁性層、トンネルバリア層及び第2の磁性層
の各々の残存部分からなる磁気トンネル接合部を形成す
ると共にこの磁気トンネル接合部の下に導電材層の残存
部分からなる電極層を残存させる。このようにしても、
第3のTMR素子の製法に関して前述したと同様の作用
効果が得られる。
【0040】第3のTMR素子の製法において、第3の
変形例を採用した場合には、第4の変形例として、次の
ような変更を加えてもよい。すなわち、磁気トンネル接
合積層を形成する工程では、第1の導電材層の上に下か
ら順に第1の磁性層、トンネルバリア層、第2の磁性層
及び反強磁性層を重ねて前記磁気トンネル接合積層を形
成してもよい。この場合、他の工程は、第3のTMR素
子の製法及び第3の変形例に関して前述したと同様に実
行する。このようにすると、第3のTMR素子の製法に
関して前述したと同様の作用効果が得られる。
【0041】この発明に係る第4のTMR素子の製法
は、基板の絶縁性の一主面に導電材層を介して磁気トン
ネル接合積層を形成する工程であって、前記導電材層の
上に下から順に反強磁性層、第1の磁性層、トンネルバ
リア層及び第2の磁性層を重ねて前記磁気トンネル接合
積層を形成するものと、前記磁気トンネル接合積層を覆
って第1のマスク用絶縁膜を形成する工程と、前記磁気
トンネル接合積層を所望の電極パターンに従って覆うよ
うに前記第1のマスク用絶縁膜を残存させるべく前記第
1のマスク用絶縁膜に第1の選択エッチング処理を施す
ことにより前記第1のマスク用絶縁膜の残存部部分から
なる第1のハードマスクを形成する工程と、前記磁気ト
ンネル接合積層に前記第1のハードマスクを選択マスク
とする第2の選択エッチング処理を施すことにより前記
電極パターンに従って前記磁気トンネル接合積層を残存
させる工程と、前記磁気トンネル接合積層の残存部を覆
って第2のマスク用絶縁膜を形成する工程と、前記磁気
トンネル接合積層の残存部を所望の素子パターンに従っ
て覆うように前記第2のマスク用絶縁膜を残存させるべ
く前記第2のマスク用絶縁膜に第3の選択エッチング処
理を施すことにより前記第2のマスク用絶縁膜の残存部
分からなる第2のハードマスクを形成する工程と、前記
磁気トンネル接合積層の残存部に前記第2のハードマス
クを選択マスクとする第4の選択エッチング処理を施し
て前記磁気トンネル接合積層の残存部を前記反強磁性層
に達するまでエッチングすることにより前記第1の磁性
層、前記トンネルバリア層及び前記第2の磁性層の各々
の残存部分からなる磁気トンネル接合部を形成すると共
にこの磁気トンネル接合部の下に前記導電材層及び前記
反強磁性層の各々の残存部分からなる電極層を残存させ
る工程と、前記磁気トンネル接合部において前記トンネ
ルバリア層の端部に前記第4の選択エッチング処理の際
に堆積した堆積物を除去する工程とを含むものである。
【0042】第4のTMR素子の製法によれば、磁気ト
ンネル接合積層を覆って第1のマスク用絶縁膜を形成し
た後、第1のマスク用絶縁膜に所望の電極パターンに従
って第1の選択エッチング処理を施して第1のハードマ
スクを形成し、第1のハードマスクを選択マスクとする
第2の選択エッチング処理を磁気トンネル接合積層に施
して磁気トンネル接合積層を電極パターンに従って残存
させるので、微細パターンの形成が容易であると共に加
工精度が向上する。また、第2の選択エッチング処理で
は、磁気トンネル接合積層の残存部の側壁に付着する堆
積物がレジスト変性成分等の有機物を含まないため、有
機溶媒等を用いなくても、希フッ酸等を用いる薬液処理
で簡単に堆積物を除去することができる。
【0043】磁気トンネル接合積層を電極パターンに従
って残存させる工程より後の工程(第2のハードマスク
を用いる磁気トンネル接合部形成工程、堆積物除去工程
等)は、第3のTMR素子の製法に関して前述したもの
と同様であり、同様の作用効果が得られる。
【0044】第4のTMR素子の製法においては、前述
の第3又は第4の変形例と同様の変更を加えてもよい。
なお、第1のハードマスクは、除去しないで残してお
き、その上に第2のハードマスクを形成してもよい。第
1及び第2のハードマスクは、除去しないで残してお
き、層間絶縁膜の一部として利用するようにしてもよ
い。
【0045】
【発明の実施の形態】図1〜9は、この発明の第1の実
施形態に係るTMR素子を備えた磁気センサの製法を示
すもので、各々の図に対応する工程(1)〜(9)を順
次に説明する。
【0046】(1)例えばシリコンからなる半導体基板
20の表面に熱酸化法により酸化シリコンからなる絶縁
膜22を形成する。表面に絶縁膜22を形成した半導体
基板20の代りに、ガラス又は石英等からなる絶縁性基
板を用いてもよい。次に、絶縁膜22の上には、スパッ
タ法によりCrからなる導電材層24を10〜30nm
の厚さに形成する。導電材層24としては、Tiの単層
又はTi層にCu層を重ねた積層等を用いてもよく、あ
るいはW,Ta,Au,Mo等の導電性非磁性金属材料
を用いてもよい。
【0047】次に、導電材層24の上には、スパッタ法
によりPt−Mn合金からなる反強磁性層26を30〜
50nmの厚さに形成する。反強磁性層26としては、
Rh−Mn合金、Fe−Mn合金等を用いてもよい。こ
の後、反強磁性層26の上には、スパッタ法によりNi
−Fe合金からなる強磁性層28を10nmの厚さに形
成する。強磁性層28としては、Ni,Fe,Coのう
ちのいずれかの金属、Ni,Fe,Coのうちの2つ以
上の金属の合金又は金属間化合物等を用いてもよく、あ
るいはNi−Fe合金層28の下にCo層を敷くなどし
て積層構造のものを用いてもよい。
【0048】次に、強磁性層28の上には、スパッタ法
によりAl層を1〜2nmの厚さに形成する。そして、
Al層に酸化処理を施すことによりアルミナ(酸化アル
ミニウム)からなるトンネルバリア層30を形成する。
トンネルバリア層30としては、金属又は半導体を改変
した酸化物(例えばTiOx,SiO,MgO,Al
+SiO[サイアロン])、窒化物(例えばA
lN,Si)、酸化窒化物(例えばAlN+Al
)等を用いてもよい。
【0049】次に、トンネルバリア層30の上には、ス
パッタ法によりNi−Fe合金からなる強磁性層32を
20〜100nmの厚さに形成する。強磁性層32とし
ては、強磁性層28に関して前述したと同様の強磁性層
を用いることができる。この後、強磁性層32の上に
は、スパッタ法によりMoからなる導電材層34を30
〜60nmの厚さに形成する。導電材層34としては、
Moの代りに、導電材層24に関して前述したと同様の
金属材料を用いてもよい。
【0050】次に、導電材層34の上には、それぞれ図
13のTa,Tb,Tcに示すような四辺形状の素子パ
ターンを有するレジスト層36a,36b,36cをホ
トリソグラフィ処理により形成する。このときのレジス
ト厚さは、0.3〜2.0μmとすることができる。
【0051】(2)レジスト層36a〜36cをマスク
とする選択的イオンミリング処理により層28〜34の
積層に分離溝38を反強磁性層26に達するように形成
することにより磁気トンネル接合部ATa,ATb,A
Tcを得る。磁気トンネル接合部ATaは、分離溝38
で囲まれた層28〜34の部分28a〜34aの積層か
らなり、磁気トンネル接合部ATbは、分離溝38で囲
まれた層28〜34の部分28b〜34bの積層からな
り、磁気トンネル接合部ATcは、分離溝38で囲まれ
た層28〜34の部分28c〜34cの積層からなる。
層24,26の積層は、磁気トンネル接合部ATa〜A
Tcに共通に配置されている。
【0052】イオンミリング処理における処理条件は、
一例として、 Ar流量:4sccm 圧力:2.0×10−4Torr 角度:0〜60度 パワー:500V、190mA とすることができる。エッチング終点の検出法として
は、プラズマ発光測定法を用い、反強磁性層26の構成
原子に基づく発光を検出してイオンミリングを停止す
る。反強磁性層26の露出面積が大きいため、発光検出
に十分な信号強度が得られ、エッチング終点を高精度で
検出可能である。
【0053】図2のイオンミリング工程では、図10に
示すように分離溝38の側壁にエッチング生成物として
の側壁堆積膜DP11が形成される。堆積膜DP
11は、層36a〜36cのレジスト変性成分、層2
6,28,32,34の金属成分等を含んでいる。
【0054】イオンミリング処理の後、レジスト層36
a〜36cを除去する。レジスト除去は、例えばO
ラズマによるアッシング処理を施した後、有機剥離液を
用いた薬液処理を施すことにより行なうことができる。
アッシング処理における処理条件は、一例として、 O流量:100sccm 圧力:50mTorr RFパワー:150W とすることができる。レジスト除去法の他の例として
は、アセトン超音波洗浄法等を用いてもよい。なお、独
立のレジスト除去工程を設ける代りに、イオンミリング
処理中に同時にレジスト層36a〜36cを除去するよ
うにしてもよい。
【0055】上記のようなレジスト除去工程において、
図10に示したような側壁堆積膜DP11を分離溝38
の側壁(特に30b等のトンネルバリア層の端部)から
十分に除去するのが望ましいが、より確実な除去を行な
いたいときは、クリーニングミリング処理(角度をもた
せた短時間のミリング処理)を追加してもよい。クリー
ニングミリング処理における処理条件は、一例として、 Ar流量:4sccm 圧力:2.0×10−4Torr 角度:45〜80度(好ましくは60度) パワー:500W、190mA とすることができる。このようなミリング処理を追加す
ることにより分離溝38の側壁から堆積膜DP11をき
れいに除去することができ、側壁形状は、一層テーパー
状となる。
【0056】(3)基板上面には、磁気トンネル接合部
ATa〜ATc及び分離溝38を覆って例えばSiO
からなるマスク用絶縁膜40をスパッタ法又はCVD法
等により形成する。絶縁膜40の厚さは、50〜300
nm(好ましくは200nm)とすることができる。絶
縁膜40をスパッタ法で形成する場合、処理条件は、一
例として、 処理雰囲気:Arガス 圧力:1〜10mTorr(好ましくは5mTorr) RFパワー:0.5〜2kw(好ましくは1kw) 膜厚:50nm とすることができる。また、絶縁膜40をCVD法で形
成する場合、処理条件は、一例として、 原料:SiH又はTEOS(テトラ・エチル・オルソ
・シリケート) O又はO流量:8000sccm 圧力:1〜10Torr(好ましくは2.2Torr) RFパワー:300〜1000w(好ましくは500
w) 膜厚:50nm ヒーター温度:300℃以下 とすることができる。
【0057】(4)絶縁膜40の上には、図13の26
a,26bに示すように四辺形状の電極パターンを有す
るレジスト層42a,42bをホトリソグラフィ処理に
より形成する。レジスト層42aは、磁気トンネル接合
部ATa,ATbを覆うように形成し、レジスト層42
bは、磁気トンネル接合部ATcを覆うように形成す
る。このときのレジスト厚さは、80〜600nm(好
ましくは300nm)とすることができる。
【0058】(5)レジスト層42a,42bをマスク
とするイオンミリング法又はドライエッチング法等によ
り絶縁膜40をパターニングしてハードマスク40a,
40bを形成する。ハードマスク40a,40bは、そ
れぞれレジスト層42a,42bに対応した絶縁膜40
の第1,第2の残存部分からなる。絶縁膜40のパター
ニング処理をイオンミリング法で行なう場合、処理条件
は、一例として、 Ar流量:4sccm 圧力:2.0×10−4Torr 角度:0〜30度 パワー:500V、190mA ミリング時間:6.0〜6.5min程度 とすることができる。また、絶縁膜40のパターニング
処理をドライエッチング法で行なう場合、処理条件は、
一例として、 ガス流量:CHF/CF/Ar=30/5/100
sccm 圧力:200mTorr パワー:700W とすることができる。
【0059】(6)図2に関して前述したと同様の方法
によりレジスト層42a,42bを除去し、ハードマス
ク40a,40bを残存させる。このようなレジスト除
去工程に加えて、希フッ酸(又はBHF)処理及び純水
洗浄処理を順次に施すか又はアンモニア+過酸化水素水
処理及び純水洗浄処理を順次に施してもよい。これらの
処理を施すことによりトンネルバリア層へのダメージな
しにレジスト除去面を清浄化することができる。
【0060】(7)ハードマスク40a,40bを選択
マスクとするイオンミリング処理により層24,26の
積層に分離溝44を絶縁膜22に達するように形成する
ことにより該積層を分離溝44により第1及び第2の接
続部分(電極層)に分離して磁気トンネル接合部ATa
〜ATcにそれぞれ対応するTMR素子Ta〜Tcを得
る。第1の接続部分は、層24、26の部分24a、2
6aの積層からなるもので、TMR素子Ta,Tbを相
互接続した状態で残される。第2の接続部分は、層2
4、26の部分24b、26bの積層からなるもので、
TMR素子Tcに接続された状態で残される。分離溝4
4の深さDは、イオンミリングによるエッチング深さに
相当するもので、図43の場合のように増大しない。従
って、分離溝44の段差を低く抑えることができる。な
お、イオンミリング処理は、先に図2の処理に関して例
示したのと同様の条件で行なうことができる。
【0061】図7のイオンミリング工程では、図11に
示すように分離溝38,44の側壁にエッチング生成物
としての側壁堆積膜DP12,DP13が形成される。
側壁堆積膜DP12,DP13は、ハードマスク40
a,40bの絶縁材成分、層24,26の金属成分等を
含むが、レジスト変性成分を含まない。側壁堆積膜DP
12が存在しても、分離溝38の側壁がハードマスク4
0aで覆われているため、30b等のトンネルバリア層
の上下の金属層間で電気的な短絡やリークが発生するの
を防止することができる。
【0062】側壁堆積膜DP12,DP13は、残して
おいても素子特性上問題はないが、後工程で剥離してパ
ーティクルとなり、歩留りを低下させる恐れがある。そ
こで、図12に示すように堆積膜DP12,DP13
除去する処理を施してもよい。この処理では、ハードマ
スク40a,40bの耐薬品性が高いため、種々の薬液
を選択可能であり、しかも堆積膜DP12,DP13
レジスト変性成分等の有機物を含まないため、除去が容
易である。例えば、希フッ酸(又はBHF)処理及び純
水洗浄処理を順次に施すか又はアンモニア+過酸化水素
水処理及び純水洗浄処理を順次に施すことができる。こ
れらの処理では、40a等のハードマスクの表面が薄く
溶解されるため、堆積膜DP12,DP13が浮き上が
った状態で除去される。このとき、層24a,26aの
積層の端部におけるエッチング量は、極くわずかであ
る。40a等の薄くなったハードマスクは、残しておい
て層間絶縁膜の一部として利用することができる。
【0063】上記のような堆積膜除去処理に加えて、図
2のレジスト除去工程に関して前述したと同様のクリー
ニングミリング処理を追加してもよい。このようにする
と、堆積膜を十分に除去可能となり、側壁形状は、一層
テーパー状となる。
【0064】(8)基板上面には、ハードマスク40
a,40b及び分離溝44を覆ってスパッタ法により酸
化シリコンからなる層間絶縁膜46を形成する。図7に
示したように分離溝44の段差が低いので、絶縁膜46
は、分離溝44の開口端の近傍部で膜欠陥が発生しにく
い。この後、選択的イオンミリング処理によりTMR素
子Ta〜Tcの導電材層34a〜34cにそれぞれ対応
する接続孔46a〜46cを絶縁膜46に形成する。
【0065】(9)絶縁膜46の上には、接続孔46a
〜46cを覆ってスパッタ法によりAl等の配線用金属
を被着すると共にその被着層を選択的イオンミリング処
理(又は選択的ウエットエッチング処理)によりパター
ニングして配線層48a,48bを形成する。配線層4
8aは、接続孔46aを介してTMR素子Taの導電材
層34aに接続され、配線層48bは、接続孔46b,
46cを介してTMR素子Tb,Tcの導電材層34
b,34cを相互接続する。この結果、TMR素子Ta
〜Tcは、直列接続されたことになる。図13は、TM
R素子Ta〜Tcの接続状況を示すもので、図9は、図
13のX−X’線断面に対応する。
【0066】図9の工程では、分離溝44の開口端の近
傍部において絶縁膜46の欠陥の発生が抑制されるた
め、配線層48bが反強磁性層26aと短絡するような
不良を低減することができる。
【0067】上記した第1の実施形態の製法によれば、
図2の工程ではエッチング終点を高精度で検出できるこ
と、図2〜6の工程では分離溝38の側壁(磁気トンネ
ル接合部の側壁)を清浄化すると共にハードマスクで被
覆して分離溝38の側壁をレジスト汚染から保護できる
こと、図4〜6の工程では薄いレジスト層を用いて寸法
精度よくハードマスクを形成できること、図7の工程で
は分離溝38の側壁(磁気トンネル接合部)をハードマ
スクで保護しつつ電極層を寸法精度よく形成できるこ
と、図12の工程では側壁堆積膜を除去してパーティク
ルの発生を防止できること、図7の工程で分離溝44の
段差を低くできるため図8の工程では絶縁膜46の欠陥
発生を抑制できることなどの理由により磁気センサの製
造歩留りが向上する。
【0068】図9に示す磁気センサにおいて、TMR素
子Ta〜Tcの動作は同様であり、代表として素子Ta
の動作を説明する。反強磁性層26aは、強磁性層28
aの磁化の向きを固定すべく作用するので、強磁性層2
8aは、磁化固定層となる。一方、強磁性層32aは、
磁化の向きが自由であり、磁化自由層となる。
【0069】導電材層(電極層)24a,34a間に一
定の電流を流した状態において基板20の平面内に外部
磁界を印加すると、磁界の向きと強さに応じて強磁性層
28a,32a間で磁化の相対角度が変化し、このよう
な相対角度の変化に応じて電極層24a,34a間の電
気抵抗値が変化する。従って、このような電気抵抗値の
変化に基づいて磁界検出を行なうことができる。
【0070】図14,15は、上記した第1の実施形態
の変形例を示すもので、図1〜9と同様の部分には同様
の符号を付して詳細な説明を省略する。
【0071】図14の工程は、図1の工程の後、レジス
ト層36a〜36cをマスクとして選択的イオンミリン
グ処理を行なう工程であり、分離溝38を導電材層24
に達するように深く形成する点で図2の工程とは異なる
ものである。この場合、TMR素子Ta,Tb,Tc
は、分離溝38で囲まれた層26の部分26a,26
,26bをそれぞれ含み、これらの層部分26
,26a,26bに共通に導電材層24が配置さ
れた状態となる。イオンミリング処理の後、図2に関し
て前述したと同様にしてレジスト層36a〜36cを除
去し、必要に応じてクリーニングミリング処理を行な
う。図14の工程では、図2に関して前述したと同様に
エッチング終点検出法としてプラズマ発光測定法を用い
ることができ、高い精度でエッチング終点を検出可能で
ある。
【0072】次に、図15の工程では、図3〜6に関し
て前述したと同様にして基板上面に絶縁膜からなるハー
ドマスク40a,40bを形成する。そして、ハードマ
スク40a,40bを選択マスクとするイオンミリング
処理により導電材層24に分離溝44を絶縁膜22に達
するように形成することにより層24を分離溝44によ
り第1及び第2の接続部分(電極層)に分離する。第1
の接続部分は、層24の部分24aからなるもので、反
強磁性層26a,26aを相互接続した状態で残さ
れる。第2の接続部分は、層24の部分24bからなる
もので、反強磁性層26bに接続された状態で残され
る。分離溝44の深さDは、図14の工程で反強磁性層
26をエッチングしたため、図7の場合に比べて小さく
なる。この後、図12に関して前述したと同様にして分
離溝38,44の側壁の堆積膜(エッチング生成物)を
除去してもよい。
【0073】次に、図8に関して前述したと同様に基板
上面に層間絶縁膜46を形成する。このとき、分離溝4
4の段差が低いので、絶縁膜46には欠陥が発生しにく
い。図8に関して前述したと同様にして絶縁膜46に接
続孔46a〜46cを形成した後、図9に関して前述し
たと同様にして絶縁膜46の上に配線層48a,48b
を形成する。
【0074】図14,15の変形例に係る製法によれ
ば、前述した第1の実施形態に係る製法と同様に磁気セ
ンサの製造歩留りが向上する。また、得られる磁気セン
サは、図9に示した磁気センサと同様に動作する。
【0075】図16,17は、図1〜9に関して前述し
た第1の実施形態の他の変形例を示すもので、図1〜9
と同様の部分には同様の符号を付して詳細な説明を省略
する。
【0076】図16,17の変形例では、図1に対応す
る工程において、絶縁膜22の上に下から順に導電材層
24、強磁性層28、トンネルバリア層30、強磁性層
32、反強磁性層、導電材層34を形成する。ここで、
強磁性層32と導電材層34との間の反強磁性層は、前
述した反強磁性層26と同様のもので、強磁性層32を
磁化固定層とするためのものである。
【0077】図16の工程は、図1に対応する工程の
後、図14に関して前述したと同様にレジスト層36a
〜36cをマスクとする選択的イオンミリング処理によ
り分離溝38を形成してTMR素子Ta〜Tcを得る工
程であり、導電材層34a,34b,34cの下に(強
磁性層32a,32b,32cの上に)反強磁性層33
a,33b,33cがそれぞれ存在すると共に強磁性層
28a〜28cに共通に導電材層24が配置された状態
になる点で図14の工程とは異なるものである。イオン
ミリング処理の後、図2に関して前述したと同様にして
レジスト層36a〜36cを除去し、必要に応じてクリ
ーニングミリング処理を行なう。図16の工程では、図
2に関して前述したと同様にエッチング終点検出法とし
てプラズマ発光測定法を用いることができ、高い精度で
エッチング終点を検出可能である。
【0078】次に、図17の工程では、図3〜6に関し
て前述したと同様にして基板上面に絶縁膜からなるハー
ドマスク40a,40bを形成する。そして、図15に
関して前述したと同様にしてハードマスク40a,40
bを選択マスクとするイオンミリング処理により導電材
層24に分離溝44を絶縁膜22に達するように形成す
ることにより層24を分離溝44により第1及び第2の
接続部分(電極層)に分離する。第1の接続部分は、層
24の部分24aからなるもので、強磁性層28a,2
8bを相互接続した状態で残される。第2の接続部分
は、層24の部分24bからなるもので、強磁性層28
cに接続された状態で残される。分離溝44の深さD
は、導電材層24の上に(強磁性層28a〜28cの下
に)反強磁性層が存在しないため、図7の場合に比べて
小さくなる。この後、図12に関して前述したと同様に
して分離溝38,44の側壁の堆積膜(エッチング生成
物)を除去してもよい。
【0079】次に、図8に関して前述したと同様に基板
上面に層間絶縁膜46を形成する。このとき、分離溝4
4の段差が低いので、絶縁膜46には欠陥が発生しにく
い。図8に関して前述したと同様にして絶縁膜46に接
続孔46a〜46cを形成した後、図9に関して前述し
たと同様にして絶縁膜46の上に配線層48a,48b
を形成する。
【0080】図16,17の変形例に係る製法によれ
ば、前述した第1の実施形態に係る製法と同様に磁気セ
ンサの製造歩留りが向上する。また、得られる磁気セン
サは、図9に示した磁気センサと同様に動作する。
【0081】次に、図18〜27を参照してこの発明の
第2の実施形態に係る磁気センサの製法を説明する。
【0082】図18の工程では、図1に関して前述した
と同様に絶縁膜22で表面が覆われた基板20を用意し
た後、絶縁膜22の上に下から順に下磁性層50、トン
ネルバリア層52、上磁性層54及びマスク用絶縁膜5
6を積層状に形成する。トンネルバリア層52は、図1
に関して前述したトンネルバリア層30と同様にして形
成することができる。
【0083】下磁性層50は、図1に関して前述したよ
うに下から順に導電材層24、反強磁性層26及び強磁
性層28を積層したものとすることができ、他の例とし
ては、図16に関して前述したように導電材層24に強
磁性層28を重ねたものとしてもよい。
【0084】上磁性層54は、図1に関して前述したよ
うに強磁性層32に導電材層34を重ねたものとするこ
とができ、他の例としては、図16に関して前述したよ
うに下から順に強磁性層32、反強磁性層及び導電材層
34を積層したものとしてもよい。
【0085】絶縁膜56は、一例としてSiOからな
るもので、図3に関して前述した絶縁膜40と同様にし
てスパッタ法又はCVD法等により形成することがで
き、膜厚は、100〜400nm(好ましくは300n
m)とすることができる。
【0086】絶縁膜56の上には、それぞれ図13のT
a,Tbに示すような四辺形状の素子パターンを有する
レジスト層58a,58bをホトリソグラフィ処理によ
り形成する。このときのレジスト厚さは、100〜70
0nm(好ましくは350nm)とすることができる。
【0087】図19の工程では、レジスト層58a,5
8bを選択マスクとするイオンミリング法又はドライエ
ッチング法等により絶縁膜56をパターニングしてハー
ドマスク56a,56bを形成する。ハードマスク56
a,56bは、それぞれレジスト層58a,58bに対
応した絶縁膜56の第1,第2の残存部分からなる。絶
縁膜56のパターニング処理をイオンミリング法又はド
ライエッチング法で行なう場合、処理条件は、図5に関
して前述したと同様にすることができる。
【0088】次に、図2に関して前述したと同様の方法
によりレジスト層58a,58bを除去し、ハードマス
ク56a,56bを残存させる。このようなレジスト除
去工程に加えて、希フッ酸(又はBHF)処理及び純水
洗浄処理を順次に施すか又はアンモニア+過酸化水素水
処理及び純水洗浄処理を順次に施してもよい。
【0089】図20の工程では、ハードマスク56a,
56bを選択マスクとするイオンミリング処理により層
50〜54の積層に分離溝60を層50内の反強磁性層
(又は導電材層)に達するように形成することにより磁
気トンネル接合部ATa,ATb(又はTMR素子T
a,Tb)を得る。磁気トンネル接合部ATa(又はT
MR素子Ta)は、層52,54の残存部52a,54
aを含むと共に、磁気トンネル接合部ATb(又はTM
R素子Tb)は、層52,54の残存部52b,54b
を含み、層50は、磁気トンネル接合部ATa,ATb
に共通に配置された状態となる。磁気トンネル接合部A
Ta,ATbの詳細な構成は、図2に関して前述したと
同様であり、TMR素子Ta,Tbの詳細な構成は、図
14又は図16に関して前述したと同様である。なお、
イオンミリング処理における処理条件及びエッチング終
点検出法は、図2に関して前述したのと同様にすること
ができる。
【0090】図20のイオンミリング工程では、分離溝
60の側壁にエッチング生成物としての側壁堆積膜DP
21,DP22が形成される。堆積膜DP21,DP
22は、ハードマスク56a,56bの絶縁材成分、層
50,54の金属成分等を含むが、レジスト変性成分等
の有機物を含まないので、容易に除去可能である。
【0091】図21の工程では、一例として、希フッ酸
(又はBHF)処理及び純水洗浄処理を順次に施すか又
はアンモニア+過酸化水素水処理及び純水洗浄処理を順
次に施すことにより堆積膜DP21,DP22を分離溝
60の側壁(特にトンネルバリア層52a,52bの端
部)から除去する。この後、必要に応じて図2に関して
前述したようなクリーニングミリング処理を追加しても
よい。この処理により一層の清浄化が可能になると共に
側壁形状は一層テーパー状となる。
【0092】堆積膜DP21,DP22等のエッチング
生成物を除去したので、52a等のトンネルバリア層の
上下の金属層間で電気的な短絡やリークが発生するのを
防止することができる。なお、ハードマスク56a,5
6bは、残しておいて層間絶縁膜の一部として利用する
ことができる。
【0093】次に、図22の工程では、磁気トンネル接
合部ATa,ATb(又はTMR素子Ta,Tb)を覆
って例えばSiOからなるマスク用絶縁膜62をスパ
ッタ法又はCVD法等により形成する。絶縁膜62は、
図3に関して前述した絶縁膜40と同様にして形成する
ことができ、膜厚は、50〜300nm(好ましくは2
00nm)とすることができる。
【0094】図23の工程では、絶縁膜62を覆って図
13の26aに示すように四辺形状の電極パターンを有
するレジスト層64をホトリソグラフィ処理により形成
する。レジスト層64は、磁気トンネル接合部ATa,
ATb(又はTMR素子Ta,Tb)を覆うように形成
する。このときのレジスト厚さは、80〜600nm
(好ましくは300nm)とすることができる。
【0095】図24の工程では、レジスト層64を選択
マスクとするイオンミリング法又はドライエッチング法
等により絶縁膜62をパターニングしてハードマスク6
2Aを形成する。絶縁膜62のパターニング処理は、図
5に関して前述した絶縁膜40のパターニング処理と同
様にして行なうことができる。
【0096】図25の工程では、図2に関して前述した
と同様の方法によりレジスト層64を除去し、ハードマ
スク62Aを残存させる。このようなレジスト除去工程
に加えて、希フッ酸(又はBHF)処理及び純水洗浄を
順次に施すか又はアンモニア+過酸化水素水処理及び純
水洗浄処理を順次に施してもよい。このようにすると、
レジスト除去面を一層清浄化することができる。
【0097】図26の工程では、ハードマスク62Aを
選択マスクとするイオンミリング処理により下磁性層5
0に分離溝64を絶縁膜22に達するように形成する。
この結果、下磁性層50の一部50aが分離溝64で取
囲まれた形で残存する。
【0098】図18に示した下磁性層50が図1に示し
たように下から順に導電材層24、反強磁性層26及び
強磁性層28を積層した構成である場合、図20の工程
で反強磁性層26に達するように分離溝60を形成した
ときは、下磁性層50aは、図7に示したように層2
4,26の残存部分24a,26aの積層からなり、こ
の積層がTMR素子Ta,Tbを相互接続する形で残さ
れる。また、図20の工程で導電材層24に達するよう
に分離溝60を形成したときは、下磁性層50aは、図
15に示したようにTMR素子Taに関しては層24,
26の残存部分24a,26aの積層からなると共に
TMR素子Tbに関しては層24,26の残存部分24
a,26aの積層からなり、導電材層24aがTMR
素子Ta,Tbを相互接続する形で残される。
【0099】図18に示した下磁性層50が図16に関
して前述したように導電材層24に強磁性層28を重ね
た構成である場合、図20の工程で導電材層24に達す
るように分離溝60を形成したときは、下磁性層50a
は、図17に示したようにTMR素子Taに関しては層
24、28の残存部分24a,28aの積層からなると
共にTMR素子Tbに関しては層24、28の残存部分
24a,28bの積層からなり、導電材層24aがTM
R素子Ta,Tbを相互接続する形で残される。
【0100】図26のイオンミリング工程では、分離溝
38,44の側壁にエッチング生成物としての側壁堆積
膜DP23〜DP25が形成される。これらの堆積膜D
〜DP25は、残しておいても素子特性上問題は
ないが、歩留りの低下を防ぐためには除去するのが望ま
しい。
【0101】図27の工程では、図12に関して前述し
たと同様の方法によハードマスク62Aの表面を薄く溶
解させて堆積膜DP23〜DP25を除去する。薄くな
ったハードマスク62Aは、残しておいて層間絶縁膜の
一部として利用することができる。
【0102】この後は、図8,9に関して前述したと同
様にして層間絶縁膜の形成、接続孔の形成、配線層の形
成等の処理を行なう。
【0103】上記した第2の実施形態の製法によれば、
第1の実施形態の製法に関して前述した理由に加えて、
図18,19の工程では薄いレジスト層を用いて寸法精
度よくハードマスクを形成できること、図20の工程で
はハードマスクを用いて寸法精度よく磁気トンネル接合
部(又はTMR素子)を形成できること、図21の工程
では側壁堆積膜を除去したため52a等のトンネルバリ
ア層の上下の電極層間で電気的な短絡やリークを防げる
ことなど理由により磁気センサの製造歩留りが向上す
る。
【0104】図28〜33は、この発明の第3の実施形
態に係る磁気センサの製法を示すもので、図18〜27
と同様の部分には同様の符号を付して詳細な説明を省略
する。
【0105】図28の工程では、基板20の表面を覆う
絶縁膜22の上に下から順に下磁性層50、トンネルバ
リア層52及び上磁性層54を積層状に形成する。層5
0〜54の形成は、図18に関して前述したと同様にし
て行なうことができる。
【0106】上磁性層54の上には、図13の26aに
示したような四辺形状の電極パターンを有するレジスト
層70をホトリソグラフィ処理により形成する。このと
きのレジスト厚さは、0.3〜2.0μmとすることが
できる。
【0107】図29の工程では、レジスト層70を選択
マスクとするイオンミリング処理により層50〜54の
積層に分離溝72を絶縁膜22に達するように形成す
る。この結果、層50,52,54の部分50A,52
A,54Aからなる積層が分離溝72で取囲まれた形で
残存する。また、イオンミリング処理では、分離溝72
の側壁に側壁堆積膜DP31が形成される。堆積膜DP
31は層70のレジスト変性成分、層50,54の金属
成分等を含む。
【0108】次に、図2に関して前述したと同様の方法
によりレジスト層70を除去する。このような除去処理
によっても堆積膜DP31やレジスト残渣R11〜R
14を十分に除去できないときは、図2に関して前述し
たようなクリーニングミリング処理を施すことにより堆
積膜DP31やレジスト残渣R11〜R14を除去する
ことができる。
【0109】図30の工程では、層50A,52A,5
4Aからなる積層と分離溝72とを覆って例えばSiO
からなるマスク用絶縁膜74をスパッタ法又はCVD
法等により形成する。絶縁膜74は,図3に関して前述
した絶縁膜40と同様にして形成することができ、膜厚
は、100〜400nm(好ましくは300nm)とす
ることができる。
【0110】図31の工程では、絶縁膜74の上に図1
3のTa,Tbに示すような四辺形状の素子パターンを
有するレジスト層76a,76bをホトリソグラフィ処
理により形成する。このときのレジスト厚さは、100
〜700nm(好ましくは350nm)とすることがで
きる。
【0111】図32の工程では、レジスト層76a,7
6bをマスクとするイオンミリング法又はドライエッチ
ング法により絶縁膜74をパターニングしてハードマス
ク74a,74bを形成する。ハードマスク74a,7
4bは、それぞれレジスト層76a,76bに対応した
絶縁膜74の第1,第2の残存部分からなる。絶縁膜7
4のパターニング処理をイオンミリング法又はドライエ
ッチング法で行なう場合、処理条件は、図5に関して前
述したと同様にすることができる。
【0112】次に、図2に関して前述したと同様の方法
によりレジスト層76a,76bを除去し、ハードマス
ク74a,74bを残存させる。このようなレジスト除
去工程に加えて、希フッ酸(又はBHF)処理及び純水
洗浄処理を順次に施すか又はアンモニア+過酸化水素水
処理及び純水洗浄処理を順次に施してもよい。
【0113】図33の工程では、ハードマスク74a,
74bを選択マスクとするイオンミリング処理により層
50A〜54Aの積層に分離溝78を層50A内の反強
磁性層(又は導電材層)に達するように形成することに
よりTMR素子Ta,Tbを得る。TMR素子Taは、
層52A,54Aの残存部分52a、54aを含むと共
に、TMR素子Tbは、層52A,54Aの残存部分5
2b、54bを含み、層50Aの残存部50aは、TM
R素子Ta,Tbに共通に配置された状態となる。
【0114】図28に示した下磁性層50が図1に示し
たように下から順に導電材層24、反強磁性層26及び
強磁性層28を積層した構成である場合、図33の工程
で反強磁性層26に達するように分離溝78を形成した
ときは、下磁性層50aは、図7に示したように層2
4,26の残存部分24a,26aの積層からなり、こ
の積層がTMR素子Ta,Tbを相互接続する形で残さ
れる。また、図33の工程で導電材層24に達するよう
に分離溝78を形成したときは、下磁性層50aは、図
15に示したようにTMR素子Taに関しては層24,
26の残存部分24a,26aの積層からなると共に
TMR素子Tbに関しては層24,26の残存部分24
a,26aの積層からなり、導電材層24aがTMR
素子Ta,Tbを相互接続する形で残される。
【0115】図28に示した下磁性層50が図16に関
して前述したように導電材層24に強磁性層28を重ね
た構成である場合、図33の工程で導電材層24に達す
るように分離溝78を形成したときは、下磁性層50a
は、図17に示したようにTMR素子Taに関しては層
24、28の残存部分24a,28aの積層からなると
共にTMR素子Tbに関しては層24、28の残存部分
24a,28bの積層からなり、導電材層24aがTM
R素子Ta,Tbを相互接続する形で残される。
【0116】図33のイオンミリング工程では、分離溝
72,78の側壁にエッチング生成物としての側壁堆積
膜(図示せず)が形成される。これらの堆積膜は、52
a等のトンネルバリア層の上下の金属層間で電気的な短
絡やリークが発生する原因となるものであり、除去する
必要がある。
【0117】図33の工程では、図12に関して前述し
たと同様の方法により分離溝72,78の側壁(特にト
ンネルバリア層52a,52bの端部)から堆積膜を除
去する。このとき、ハードマスク74a,74bの表面
が薄く溶解される。薄くなったハードマスク74a,7
4bは、残しておいて層間絶縁膜の一部として利用する
ことができる。この後は、図8,9に関して前述したと
同様にして層間絶縁膜の形成、接続孔の形成、配線層の
形成等の処理を行なう。
【0118】上記した第3の実施形態の製法によれば、
図31,32の工程では薄いレジスト層を用いて寸法精
度よくハードマスクを形成できること、図33の工程で
はハードマスクを用いて寸法精度よくTMR素子を形成
できること、図33の工程では側壁堆積膜を除去したた
め52a等のトンネルバリア層の上下の金属層間で電気
的な短絡やリークを防げることなど理由により磁気セン
サの製造歩留りが向上する。
【0119】図34〜39は、この発明の第4の実施形
態に係る磁気センサの製法を示すもので、図18〜27
と同様の部分には同様の符号を付して詳細な説明を省略
する。
【0120】図34の工程では、基板20の表面を覆う
絶縁膜22の上に下から順に下磁性層50、トンネルバ
リア層52及び上磁性層54を積層状に形成する。層5
0〜54の形成は、図18に関して前述したと同様にし
て行なうことができる。
【0121】上磁性層54の上には、例えばSiO
らなるマスク用絶縁膜80を形成する。絶縁膜80は、
図3に関して前述した絶縁膜40と同様にしてスパッタ
法又はCVD法等により形成することができ、膜厚は、
100〜400nm(好ましくは300nm)とするこ
とができる。
【0122】絶縁膜80の上には、図13の26aに示
すような四辺形状の電極パターンを有するレジスト層8
2をホトリソグラフィ処理により形成する。このときの
レジスト厚さは、100〜700nm(好ましくは35
0nm)とすることができる。
【0123】図35の工程では、レジスト層82を選択
マスクとするイオンミリング法又はドライエッチング法
等により絶縁膜80をパターニングしてハードマスク8
0Aを形成する。ハードマスク80Aは、レジスト層8
2に対応した絶縁膜80の残存部分からなる。絶縁膜8
0のパターニング処理をイオンミリング法又はドライエ
ッチング法で行なう場合、処理条件は、図5に関して前
述したと同様にすることができる。
【0124】次に、図2に関して前述したと同様の方法
によりレジスト層82を除去し、ハードマスク80Aを
残存させる。このようなレジスト除去工程に加えて、希
フッ酸(又はBHF)処理及び純水洗浄処理を順次に施
すか又はアンモニア+過酸化水素水処理及び純水洗浄処
理を順次に施してもよい。
【0125】図36の工程では、ハードマスク80Aを
選択マスクとするイオンミリング処理により層50〜5
4の積層に分離溝84を絶縁膜22に達するように形成
する。この結果、層50,52,54の部分50A,5
2A,54Aからなる積層が分離溝84で取囲まれた形
で残存する。また、イオンミリング処理では、分離溝8
4の側壁に側壁堆積膜DP41が形成される。堆積膜D
41は、ハードマスク80Aの絶縁材成分、層50、
54の金属成分等を含むが、レジスト変性成分等の有機
物を含まない。
【0126】堆積膜DP41は、図12に関して前述し
たように希フッ酸等の薬液処理で簡単に除去可能であ
る。しかし、堆積膜DP41は、図38のマスクパター
ニング処理や図39のイオンミリング処理で除去される
ので、残しておいてもよい。
【0127】図37の工程では、ハードマスク80Aと
層50A〜54Aからなる積層と分離溝84とを覆って
例えばSiOからなるマスク用絶縁膜86をスパッタ
法又はCVD法等により形成する。絶縁膜86は、図3
に関して前述した絶縁膜40と同様にして形成すること
ができ、膜厚は、100〜400nm(好ましくは30
0nm)とすることができる。
【0128】図38の工程では、絶縁膜86の上に図1
3のTa,Tbに示すような四辺形状の素子パターンを
有するレジスト層88a,88bをホトリソグラフィ処
理により形成する。このときのレジスト厚さは、100
〜700nm(好ましくは350nm)とすることがで
きる。
【0129】次に、レジスト層88a,88bをマスク
とするイオンミリング法又はドライエッチング法により
ハードマスク80Aと絶縁膜86との積層をパターニン
グしてハードマスク80a,80b,86a,86bを
形成する。ハードマスク80a,80bは、それぞれレ
ジスト層88a,88bに対応したハードマスク80A
の第1、第2の残存部分からなると共に、ハードマスク
86a,86bは、それぞれレジスト層88a,88b
に対応した絶縁膜86の第1,第2の残存部分からな
る。ハードマスク80A及び絶縁膜86の積層のパター
ニング処理をイオンミリング法又はドライエッチング法
で行なう場合、処理条件は、図5に関して前述したと同
様にすることができる。
【0130】次に、図2に関して前述したと同様の方法
によりレジスト層88a,88bを除去し、ハードマス
ク80a,86aの積層とハードマスク80b,86b
の積層とを残存させる。このようなレジスト除去工程に
加えて、希フッ酸(又はBHF)処理及び純水洗浄処理
を順次に施すか又はアンモニア+過酸化水素水処理及び
純水洗浄処理を順次に施してもよい。
【0131】図39の工程では、ハードマスク80a,
86aの積層とハードマスク80b,86bの積層とを
選択マスクとするイオンミリング処理により層50A〜
54Aの積層に分離溝90を層50A内の反強磁性層
(又は導電材層)に達するように形成することによりT
MR素子Ta,Tbを得る。TMR素子Taは、層52
A,54Aの残存部分52a、54aを含むと共に、T
MR素子Tbは、層52A,54Aの残存部分52b、
54bを含み、層50Aの残存部50aは、TMR素子
Ta,Tbに共通に配置された状態となる。残存する下
磁性層50aによるTMR素子Ta,Tbの接続形態
は、図34の工程での下磁性層50の構成と図39の工
程での分離溝90の深さとに応じて3通りありうるが、
各々の接続形態の詳細については図33の工程に関連し
て図7,図15及び図17を参照して前述したと同様で
ある。
【0132】図39のイオンミリング工程では、分離溝
84,90の側壁にエッチング生成物としての側壁堆積
膜(図示せず)が形成される。これらの堆積膜は、52
a等のトンネルバリア層の上下の金属層間で電気的な短
絡やリークが発生する原因となるものであり、除去する
必要がある。
【0133】図39の工程では、図12に関して前述し
たと同様の方法により分離溝84,90の側壁(特にト
ンネルバリア層52a,52bの端部)から堆積膜を除
去する。このとき、ハードマスク86a,86bの表面
が薄く溶解される。薄くなったハードマスク86a,8
6bは、ハードマスク80a,80bと共に残しておい
て層間絶縁膜の一部として利用することができる。
【0134】また、ハードマスク86a,86bが丁度
消費されてなくなり、ハードマスク80a,80bのみ
となるようにイオンミリング条件を調整してもよい。こ
のようにすると、層間絶縁膜を薄くしたり、マスク用絶
縁膜86の厚さを小さくしたりすることが可能となり、
微細パターニングを精度よく行なえる。
【0135】この後は、図8,9に関して前述したと同
様にして層間絶縁膜の形成、接続孔の形成、配線層の形
成等の処理を行なう。
【0136】上記した第4の実施形態の製法によれば、
第3の実施形態の製法に関して前述した理由に加えて、
図34,35の工程では薄いレジスト層を用いて寸法精
度よくハードマスクを形成できること、図36の工程で
はハードマスクを用いて寸法精度よく電極形状を決定で
きること、図36の工程で生じた側壁堆積膜を図38,
39の工程で簡単に除去できるため52a等のトンネル
バリア層の上下の金属層間で電気的な短絡やリークを防
げることなどの理由により磁気センサの製造歩留りが向
上する。
【0137】なお、この発明は、上記したような磁気セ
ンサに限らず、他の磁気センサ、磁気メモリ、磁気ヘッ
ド等のTMR素子応用製品の製造にも適用することがで
きる。
【0138】
【発明の効果】以上のように、この発明によれば、磁気
トンネル接合部の側壁を覆う保護膜としてパターニング
に用いた絶縁性ハードマスクを用いるようにしたので、
高信頼且つ製造容易な磁気トンネル接合素子を実現でき
る効果が得られる。
【0139】また、磁気トンネル接合部においてトンネ
ルバリア層の端部に選択エッチング処理の際に堆積した
堆積物を除去した後、絶縁膜からなるハードマスクを選
択マスクとする選択エッチング処理により磁気トンネル
接合部の下に電極層を形成したり、磁気トンネル接合積
層の残存部に絶縁膜からなるハードマスクを選択マスク
とする選択エッチング処理を施して磁気トンネル接合部
を形成した後、磁気トンネル接合部においてトンネルバ
リア層の端部に選択エッチング処理の際に堆積した堆積
物を除去したりするので、トンネルバリア層の上下の金
属層間に電気的な短絡やリークが発生するのを防止で
き、TMR素子の製造歩留りが向上すると共にTMR素
子の特性劣化を防止できる効果が得られる。その上、こ
の発明の製法では、酸化性又は窒化性雰囲気中でイオン
ミリング処理を行なう必要がないので、エッチング終点
の検出精度が低下しない利点もある。
【0140】さらに、絶縁膜からなるハードマスクを選
択マスクとする選択エッチング処理では、エッチング生
成物がレジスト変性成分等の有機物を含まないので、磁
気トンネル接合部の側壁に付着したエッチング生成物を
有機溶媒等を用いずに簡単に除去することができ、コス
ト低減が可能になる効果も得られる。また、微細なパタ
ーンの形成が容易であると共に加工精度が高い利点もあ
る。
【図面の簡単な説明】
【図1】 この発明の第1の実施形態に係る磁気センサ
の製法における積層形成工程及びレジスト層形成工程を
示す基板断面図である。
【図2】 図1の工程に続くイオンミリング工程及びレ
ジスト除去工程を示す基板断面図である。
【図3】 図2の工程に続く絶縁膜形成工程を示す基板
断面図である。
【図4】 図3の工程に続くレジスト層形成工程を示す
基板断面図である。
【図5】 図4の工程に続くマスク形成工程を示す基板
断面図である。
【図6】 図5の工程に続くレジスト除去工程を示す基
板断面図である。
【図7】 図6の工程に続くイオンミリング工程を示す
基板断面図である。
【図8】 図7の工程に続く絶縁膜形成工程及び接続孔
形成工程を示す基板断面図である。
【図9】 図8の工程に続く配線形成工程を示す基板断
面図である。
【図10】 図2のイオンミリング工程における側壁堆
積膜の形成状況を示す基板断面図である。
【図11】 図7のイオンミリング工程における側壁堆
積膜の形成状況を示す基板断面図である。
【図12】 図7のイオンミリング工程に続く側壁堆積
膜除去工程を示す基板断面図である。
【図13】 TMR素子の接続状況を示す上面図であ
る。
【図14】 図2の工程の変形例を示す基板断面図であ
る。
【図15】 図14の変形例における分離溝形成工程を
示す基板断面図である。
【図16】 図2の工程の他の変形例を示す基板断面図
である。
【図17】 図16の変形例における分離溝形成工程を
示す基板断面図である。
【図18】 この発明の第2の実施形態に係る磁気セン
サの製法における積層形成工程及びレジスト層形成工程
を示す基板断面図である。
【図19】 図18の工程に続くマスク形成工程及びレ
ジスト除去工程を示す基板断面図である。
【図20】 図19の工程に続くイオンミリング工程を
示す基板断面図である。
【図21】 図20の工程に続く側壁堆積膜除去工程を
示す基板断面図である。
【図22】 図21の工程に続く絶縁膜形成工程を示す
基板断面図である。
【図23】 図22の工程に続くレジスト層形成工程を
示す基板断面図である。
【図24】 図23の工程に続くマスク形成工程を示す
基板断面図である。
【図25】 図24の工程に続くレジスト除去工程を示
す基板断面図である。
【図26】 図25の工程に続くイオンミリング工程を
示す基板断面図である。
【図27】 図26の工程に続く側壁堆積膜除去工程を
示す基板断面図である。
【図28】 この発明の第3の実施形態に係る磁気セン
サの製法における積層形成工程及びレジスト層形成工程
を示す基板断面図である。
【図29】 図28の工程に続くイオンミリング工程を
示す基板断面図である。
【図30】 図29の工程に続く側壁堆積膜除去工程及
び絶縁膜形成工程を示す基板断面図である。
【図31】 図30の工程に続くレジスト層形成工程を
示す基板断面図である。
【図32】 図31の工程に続くマスク形成工程及びレ
ジスト除去工程を示す基板断面図である。
【図33】 図32の工程に続くイオンミリング工程を
示す基板断面図である。
【図34】 この発明の第4の実施形態に係る磁気セン
サの製法における積層形成工程、絶縁膜形成工程及びレ
ジスト層形成工程を示す基板断面図である。
【図35】 図34の工程に続くマスク形成工程及びレ
ジスト除去工程を示す基板断面図である。
【図36】 図35の工程に続くイオンミリング工程を
示す基板断面図である。
【図37】 図36の工程に続く側壁堆積膜除去工程及
び絶縁膜形成工程を示す基板断面図である。
【図38】 図37の工程に続くレジスト層形成工程及
びマスク形成工程を示す基板断面図である。
【図39】 図38の工程に続くレジスト除去工程、イ
オンミリング工程及び側壁堆積膜除去工程を示す基板断
面図である。
【図40】 従来の磁気センサの製法における積層形成
工程及びレジスト層形成工程を示す基板断面図である。
【図41】 図40の工程に続くイオンミリング工程及
びレジスト除去工程を示す基板断面図である。
【図42】 図41の工程に続くレジスト層形成工程を
示す基板断面図である。
【図43】 図42の工程に続くイオンミリング工程及
びレジスト除去工程を示す基板断面図である。
【図44】 図43の工程に続く絶縁膜形成工程及び接
続孔形成工程を示す基板断面図である。
【図45】 図44の工程に続く配線形成工程を示す基
板断面図である。
【図46】 図41のイオンミリング工程における側壁
堆積膜の形成状況を示す基板断面図である。
【図47】 図43のイオンミリング工程における側壁
堆積膜の形成状況を示す基板断面図である。
【符号の説明】
20:半導体基板、22:絶縁膜、24,34:導電材
層、26,33a〜33c:反強磁性層、28,32:
強磁性層、30,52:トンネルバリア層、36a〜3
6c,42a,42b,58a,58b,64,70,
76a,76b,82,88a,88b:レジスト層、
38,44,60,64,72,78,84,90:分
離溝、40,56,62,74,80,86:マスク用
絶縁膜、40a,40b,56a,56b,62A,7
4a,74b,80A,80a,80b,86a,86
b:ハードマスク、46:層間絶縁膜、46a〜46
c:接続孔、48a,48b:配線層、50:下磁性
層、54:上磁性層、ATa〜ATc:磁気トンネル接
合部、Ta〜Tc:TMR素子、DP11〜DP13
DP21〜DP25,DP31,DP41:側壁堆積
膜、R11〜R14:レジスト残渣。

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】絶縁性の一主面を有する基板と、 前記一主面に形成された磁気トンネル接合部であって、
    前記一主面に下から順に第1の導電材層、反強磁性層、
    第1の磁性層、トンネルバリア層、第2の磁性層及び第
    2の導電材層を重ねるか又は前記一主面に下から順に第
    1の導電材層、第1の磁性層、トンネルバリア層、第2
    の磁性層、反強磁性層及び第2の導電材層を重ねて構成
    されたものと、 前記磁気トンネル接合部の側壁を覆う保護膜であって、
    前記第1の導電材層と前記反強磁性層との積層又は前記
    第1の導電材層をパターニングする際に用いられた絶縁
    性ハードマスクからなるものとを備えた磁気トンネル接
    合素子。
  2. 【請求項2】基板の絶縁性の一主面に導電材層を介して
    磁気トンネル接合積層を形成する工程であって、前記導
    電材層の上に下から順に反強磁性層、第1の磁性層、ト
    ンネルバリア層及び第2の磁性層を重ねて前記磁気トン
    ネル接合積層を形成するものと、 前記磁気トンネル接合積層に所望の素子パターンに従っ
    て第1の選択エッチング処理を施して前記磁気トンネル
    接合積層を前記反強磁性層に達するまでエッチングする
    ことにより前記第1の磁性層、前記トンネルバリア層及
    び前記第2の磁性層の各々の残存部分からなる磁気トン
    ネル接合部を形成する工程と、 前記磁気トンネル接合部において前記トンネルバリア層
    の端部に前記第1の選択エッチング処理の際に堆積した
    堆積物を除去する工程と、 前記堆積物を除去した後、前記磁気トンネル接合部と前
    記反強磁性層の露呈部とを覆ってマスク用絶縁膜を形成
    する工程と、 前記磁気トンネル接合部と前記反強磁性層の露呈部とを
    所望の電極パターンに従って覆うように前記マスク用絶
    縁膜を残存させるべく前記マスク用絶縁膜に第2の選択
    エッチング処理を施すことにより前記マスク用絶縁膜の
    残存部分からなるハードマスクを形成する工程と、 前記導電材層と前記反強磁性層との積層に前記ハードマ
    スクを選択マスクとする第3の選択エッチング処理を施
    すことにより該積層の残存部分からなる電極層を前記磁
    気トンネル接合部の下に形成する工程とを含む磁気トン
    ネル接合素子の製法。
  3. 【請求項3】基板の絶縁性の一主面に導電材層を介して
    磁気トンネル接合積層を形成する工程であって、前記導
    電材層の上に下から順に反強磁性層、第1の磁性層、ト
    ンネルバリア層及び第2の磁性層を重ねるか又は前記導
    電材層の上に下から順に第1の磁性層、トンネルバリア
    層、第2の磁性層及び反強磁性層を重ねて前記磁気トン
    ネル接合積層を形成するものと、 前記磁気トンネル接合積層に所望の素子パターンに従っ
    て第1の選択エッチング処理を施して前記磁気トンネル
    接合積層を前記導電材層に達するまでエッチングするこ
    とにより前記磁気トンネル接合積層の残存部分からなる
    磁気トンネル接合部を形成する工程と、 前記磁気トンネル接合部において前記トンネルバリア層
    の端部に前記第1の選択エッチング処理の際に堆積した
    堆積物を除去する工程と、 前記堆積物を除去した後、前記磁気トンネル接合部と前
    記導電材層の露呈部とを覆ってマスク用絶縁膜を形成す
    る工程と、 前記磁気トンネル接合部と前記導電材層の露呈部とを所
    望の電極パターンに従って覆うように前記マスク用絶縁
    膜を残存させるべく前記マスク用絶縁膜に第2の選択エ
    ッチング処理を施すことにより前記マスク用絶縁膜の残
    存部分からなるハードマスクを形成する工程と、 前記導電材層に前記ハードマスクを選択マスクとする第
    3の選択エッチング処理を施すことにより前記導電材層
    の残存部分からなる電極層を前記磁気トンネル接合部の
    下に形成する工程とを含む磁気トンネル接合素子の製
    法。
  4. 【請求項4】 前記電極層を形成した後、前記ハードマ
    スク及び前記電極層に前記第3の選択エッチング処理の
    際に堆積した堆積物を除去する工程を更に含む請求項2
    又は3記載の磁気トンネル接合素子の製法。
  5. 【請求項5】基板の絶縁性の一主面に導電材層を介して
    磁気トンネル接合積層を形成する工程であって、前記導
    電材層の上に下から順に反強磁性層、第1の磁性層、ト
    ンネルバリア層及び第2の磁性層を重ねて前記磁気トン
    ネル接合積層を形成するものと、 前記磁気トンネル接合積層を覆って第1のマスク用絶縁
    膜を形成する工程と、 前記磁気トンネル接合積層を所望の素子パターンに従っ
    て覆うように前記第1のマスク用絶縁膜を残存させるべ
    く前記第1のマスク用絶縁膜に第1の選択エッチング処
    理を施すことにより前記第1のマスク用絶縁膜の残存部
    部分からなる第1のハードマスクを形成する工程と、 前記磁気トンネル接合積層に前記第1のハードマスクを
    選択マスクとする第2の選択エッチング処理を施して前
    記磁気トンネル接合積層を前記反強磁性層に達するまで
    エッチングすることにより前記第1の磁性層、前記トン
    ネルバリア層及び前記第2の磁性層の各々の残存部分か
    らなる磁気トンネル接合部を形成する工程と、 前記磁気トンネル接合部において前記トンネルバリア層
    の端部に前記第2の選択エッチング処理の際に堆積した
    堆積物を除去する工程と、 前記堆積物を除去した後、前記磁気トンネル接合部と前
    記反強磁性層の露呈部とを覆って第2のマスク用絶縁膜
    を形成する工程と、 前記磁気トンネル接合部と前記反強磁性層の露呈部とを
    所望の電極パターンに従って覆うように前記第2のマス
    ク用絶縁膜を残存させるべく前記第2のマスク用絶縁膜
    に第3の選択エッチング処理を施すことにより前記第2
    のマスク用絶縁膜の残存部分からなる第2のハードマス
    クを形成する工程と、 前記導電材層と前記反強磁性層との積層に前記第2のハ
    ードマスクを選択マスクとする第4の選択エッチング処
    理を施すことにより該積層の残存部分からなる電極層を
    前記磁気トンネル接合部の下に形成する工程とを含む磁
    気トンネル接合素子の製法。
  6. 【請求項6】基板の絶縁性の一主面に導電材層を介して
    磁気トンネル接合積層を形成する工程であって、前記導
    電材層の上に下から順に反強磁性層、第1の磁性層、ト
    ンネルバリア層及び第2の磁性層を重ねるか又は前記導
    電材層の上に下から順に第1の磁性層、トンネルバリア
    層、第2の磁性層及び反強磁性層を重ねて前記磁気トン
    ネル接合積層を形成するものと、 前記磁気トンネル接合積層を覆って第1のマスク用絶縁
    膜を形成する工程と、 前記磁気トンネル接合積層を所望の素子パターンに従っ
    て覆うように前記第1のマスク用絶縁膜を残存させるべ
    く前記第1のマスク用絶縁膜に第1の選択エッチング処
    理を施すことにより前記第1のマスク用絶縁膜の残存部
    部分からなる第1のハードマスクを形成する工程と、 前記磁気トンネル接合積層に前記第1のハードマスクを
    選択マスクとする第2の選択エッチング処理を施して前
    記磁気トンネル接合積層を前記導電材層に達するまでエ
    ッチングすることにより前記磁気トンネル接合積層の残
    存部分からなる磁気トンネル接合部を形成する工程と、 前記磁気トンネル接合部において前記トンネルバリア層
    の端部に前記第2の選択エッチング処理の際に堆積した
    堆積物を除去する工程と、 前記堆積物を除去した後、前記磁気トンネル接合部と前
    記導電材層の露呈部とを覆って第2のマスク用絶縁膜を
    形成する工程と、 前記磁気トンネル接合部と前記導電材層の露呈部とを所
    望の電極パターンに従って覆うように前記第2のマスク
    用絶縁膜を残存させるべく前記第2のマスク用絶縁膜に
    第3の選択エッチング処理を施すことにより前記第2の
    マスク用絶縁膜の残存部分からなる第2のハードマスク
    を形成する工程と、 前記導電材層に前記第2のハードマスクを選択マスクと
    する第4の選択エッチング処理を施すことにより前記導
    電材層の残存部分からなる電極層を前記磁気トンネル接
    合部の下に形成する工程とを含む磁気トンネル接合素子
    の製法。
  7. 【請求項7】 前記電極層を形成した後、前記第2のハ
    ードマスク及び前記電極層に前記第4の選択エッチング
    処理の際に堆積した堆積物を除去する工程を更に含む請
    求項5又は6記載の磁気トンネル接合素子の製法。
  8. 【請求項8】基板の絶縁性の一主面に導電材層を介して
    磁気トンネル接合積層を形成する工程であって、前記導
    電材層の上に下から順に反強磁性層、第1の磁性層、ト
    ンネルバリア層及び第2の磁性層を重ねて前記磁気トン
    ネル接合積層を形成するものと、 前記磁気トンネル接合積層を所望の電極パターンに従っ
    て残存させるように前記磁気トンネル接合積層に第1の
    選択エッチング処理を施す工程と、 前記磁気トンネル接合積層の残存部を覆ってマスク用絶
    縁膜を形成する工程と、 前記磁気トンネル接合積層の残存部を所望の素子パター
    ンに従って覆うように前記マスク用絶縁膜を残存させる
    べく前記マスク用絶縁膜に第2の選択エッチング処理を
    施すことにより前記マスク用絶縁膜の残存部分からなる
    ハードマスクを形成する工程と、 前記磁気トンネル接合積層の残存部に前記ハードマスク
    を選択マスクとする第3の選択エッチング処理を施して
    前記磁気トンネル接合積層の残存部を前記反強磁性層に
    達するまでエッチングすることにより前記第1の磁性
    層、前記トンネルバリア層及び前記第2の磁性層の各々
    の残存部分からなる磁気トンネル接合部を形成すると共
    にこの磁気トンネル接合部の下に前記導電材層及び前記
    反強磁性層の各々の残存部分からなる電極層を残存させ
    る工程と、 前記磁気トンネル接合部において前記トンネルバリア層
    の端部に前記第3の選択エッチングの際に堆積した堆積
    物を除去する工程とを含む磁気トンネル接合素子の製
    法。
  9. 【請求項9】基板の絶縁性の一主面に導電材層を介して
    磁気トンネル接合積層を形成する工程であって、前記導
    電材層の上に下から順に反強磁性層、第1の磁性層、ト
    ンネルバリア層及び第2の磁性層を重ねるか又は前記導
    電材層の上に下から順に第1の磁性層、トンネルバリア
    層、第2の磁性層及び反強磁性層を重ねて前記磁気トン
    ネル接合積層を形成するものと、 前記磁気トンネル接合積層を所望の電極パターンに従っ
    て残存させるように前記磁気トンネル接合積層に第1の
    選択エッチング処理を施す工程と、 前記磁気トンネル接合積層の残存部を覆ってマスク用絶
    縁膜を形成する工程と、 前記磁気トンネル接合積層の残存部を所望の素子パター
    ンに従って覆うように前記マスク用絶縁膜を残存させる
    べく前記マスク用絶縁膜に第2の選択エッチング処理を
    施すことにより前記マスク用絶縁膜の残存部分からなる
    ハードマスクを形成する工程と、 前記磁気トンネル接合積層の残存部に前記ハードマスク
    を選択マスクとする第3の選択エッチング処理を施して
    前記磁気トンネル接合積層の残存部を前記導電材層に達
    するまでエッチングすることにより前記反強磁性層、前
    記第1の磁性層、前記トンネルバリア層及び前記第2の
    磁性層の各々の残存部分又は前記第1の磁性層、前記ト
    ンネルバリア層、前記第2の磁性層及び前記反強磁性層
    の各々の残存部分からなる磁気トンネル接合部を形成す
    ると共にこの磁気トンネル接合部の下に前記導電材層の
    残存部分からなる電極層を残存させる工程と、 前記磁気トンネル接合部において前記トンネルバリア層
    の端部に前記第3の選択エッチングの際に堆積した堆積
    物を除去する工程とを含む磁気トンネル接合素子の製
    法。
  10. 【請求項10】基板の絶縁性の一主面に導電材層を介し
    て磁気トンネル接合積層を形成する工程であって、前記
    導電材層の上に下から順に反強磁性層、第1の磁性層、
    トンネルバリア層及び第2の磁性層を重ねて前記磁気ト
    ンネル接合積層を形成するものと、 前記磁気トンネル接合積層を覆って第1のマスク用絶縁
    膜を形成する工程と、 前記磁気トンネル接合積層を所望の電極パターンに従っ
    て覆うように前記第1のマスク用絶縁膜を残存させるべ
    く前記第1のマスク用絶縁膜に第1の選択エッチング処
    理を施すことにより前記第1のマスク用絶縁膜の残存部
    部分からなる第1のハードマスクを形成する工程と、 前記磁気トンネル接合積層に前記第1のハードマスクを
    選択マスクとする第2の選択エッチング処理を施すこと
    により前記電極パターンに従って前記磁気トンネル接合
    積層を残存させる工程と、 前記磁気トンネル接合積層の残存部を覆って第2のマス
    ク用絶縁膜を形成する工程と、 前記磁気トンネル接合積層の残存部を所望の素子パター
    ンに従って覆うように前記第2のマスク用絶縁膜を残存
    させるべく前記第2のマスク用絶縁膜に第3の選択エッ
    チング処理を施すことにより前記第2のマスク用絶縁膜
    の残存部分からなる第2のハードマスクを形成する工程
    と、 前記磁気トンネル接合積層の残存部に前記第2のハード
    マスクを選択マスクとする第4の選択エッチング処理を
    施して前記磁気トンネル接合積層の残存部を前記反強磁
    性層に達するまでエッチングすることにより前記第1の
    磁性層、前記トンネルバリア層及び前記第2の磁性層の
    各々の残存部分からなる磁気トンネル接合部を形成する
    と共にこの磁気トンネル接合部の下に前記導電材層及び
    前記反強磁性層の各々の残存部分からなる電極層を残存
    させる工程と、 前記磁気トンネル接合部において前記トンネルバリア層
    の端部に前記第4の選択エッチング処理の際に堆積した
    堆積物を除去する工程とを含む磁気トンネル接合素子の
    製法。
  11. 【請求項11】基板の絶縁性の一主面に導電材層を介し
    て磁気トンネル接合積層を形成する工程であって、前記
    導電材層の上に下から順に反強磁性層、第1の磁性層、
    トンネルバリア層及び第2の磁性層を重ねるか又は前記
    導電材層の上に下から順に第1の磁性層、トンネルバリ
    ア層、第2の磁性層及び反強磁性層を重ねて前記磁気ト
    ンネル接合積層を形成するものと、 前記磁気トンネル接合積層を覆って第1のマスク用絶縁
    膜を形成する工程と、 前記磁気トンネル接合積層を所望の電極パターンに従っ
    て覆うように前記第1のマスク用絶縁膜を残存させるべ
    く前記第1のマスク用絶縁膜に第1の選択エッチング処
    理を施すことにより前記第1のマスク用絶縁膜の残存部
    部分からなる第1のハードマスクを形成する工程と、 前記磁気トンネル接合積層に前記第1のハードマスクを
    選択マスクとする第2の選択エッチング処理を施すこと
    により前記電極パターンに従って前記磁気トンネル接合
    積層を残存させる工程と、 前記磁気トンネル接合積層の残存部を覆って第2のマス
    ク用絶縁膜を形成する工程と、 前記磁気トンネル接合積層の残存部を所望の素子パター
    ンに従って覆うように前記第2のマスク用絶縁膜を残存
    させるべく前記第2のマスク用絶縁膜に第3の選択エッ
    チング処理を施すことにより前記第2のマスク用絶縁膜
    の残存部分からなる第2のハードマスクを形成する工程
    と、 前記磁気トンネル接合積層の残存部に前記第2のハード
    マスクを選択マスクとする第4の選択エッチング処理を
    施して前記磁気トンネル接合積層の残存部を前記導電材
    層に達するまでエッチングすることにより前記反強磁性
    層、前記第1の磁性層、前記トンネルバリア層及び前記
    第2の磁性層の各々の残存部分又は前記第1の磁性層、
    前記トンネルバリア層、前記第2の磁性層及び前記反強
    磁性層の各々の残存部分からなる磁気トンネル接合部を
    形成すると共にこの磁気トンネル接合部の下に前記導電
    材層の残存部分からなる電極層を残存させる工程と、 前記磁気トンネル接合部において前記トンネルバリア層
    の端部に前記第4の選択エッチング処理の際に堆積した
    堆積物を除去する工程とを含む磁気トンネル接合素子の
    製法。
JP2001374435A 2001-12-07 2001-12-07 磁気トンネル接合素子とその製法 Expired - Fee Related JP3843827B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001374435A JP3843827B2 (ja) 2001-12-07 2001-12-07 磁気トンネル接合素子とその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001374435A JP3843827B2 (ja) 2001-12-07 2001-12-07 磁気トンネル接合素子とその製法

Publications (2)

Publication Number Publication Date
JP2003174215A true JP2003174215A (ja) 2003-06-20
JP3843827B2 JP3843827B2 (ja) 2006-11-08

Family

ID=19182993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001374435A Expired - Fee Related JP3843827B2 (ja) 2001-12-07 2001-12-07 磁気トンネル接合素子とその製法

Country Status (1)

Country Link
JP (1) JP3843827B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086322A (ja) * 2004-09-16 2006-03-30 Renesas Technology Corp 磁気抵抗記憶素子およびその製造方法
US7291506B2 (en) 2003-07-23 2007-11-06 Kabushiki Kaisha Toshiba Magnetic memory device and method of manufacturing the same
US7605420B2 (en) 2005-11-14 2009-10-20 Renesas Technology Corp. Semiconductor tunneling magneto resistance device and method of manufacturing the same
CN102376651A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 提高mram中的mtj金属间电介质的填充能力的方法
US8264023B2 (en) 2009-12-25 2012-09-11 Renesas Electronics Corporation Semiconductor device and manufacturing method of semiconductor device
WO2013027406A1 (ja) * 2011-08-25 2013-02-28 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法及び磁気抵抗効果膜の加工方法
CN110534642A (zh) * 2018-05-25 2019-12-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN116247069A (zh) * 2023-05-09 2023-06-09 合肥新晶集成电路有限公司 半导体结构及其制备方法、背照式图像传感器

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7291506B2 (en) 2003-07-23 2007-11-06 Kabushiki Kaisha Toshiba Magnetic memory device and method of manufacturing the same
JP2006086322A (ja) * 2004-09-16 2006-03-30 Renesas Technology Corp 磁気抵抗記憶素子およびその製造方法
US7605420B2 (en) 2005-11-14 2009-10-20 Renesas Technology Corp. Semiconductor tunneling magneto resistance device and method of manufacturing the same
US7973376B2 (en) 2005-11-14 2011-07-05 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US8264023B2 (en) 2009-12-25 2012-09-11 Renesas Electronics Corporation Semiconductor device and manufacturing method of semiconductor device
CN102376651A (zh) * 2010-08-24 2012-03-14 中芯国际集成电路制造(上海)有限公司 提高mram中的mtj金属间电介质的填充能力的方法
WO2013027406A1 (ja) * 2011-08-25 2013-02-28 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法及び磁気抵抗効果膜の加工方法
KR101566863B1 (ko) 2011-08-25 2015-11-06 캐논 아네르바 가부시키가이샤 자기저항 소자의 제조 방법 및 자기저항 필름의 가공 방법
US9601688B2 (en) 2011-08-25 2017-03-21 Canon Anelva Corporation Method of manufacturing magnetoresistive element and method of processing magnetoresistive film
CN110534642A (zh) * 2018-05-25 2019-12-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110534642B (zh) * 2018-05-25 2023-03-24 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN116247069A (zh) * 2023-05-09 2023-06-09 合肥新晶集成电路有限公司 半导体结构及其制备方法、背照式图像传感器

Also Published As

Publication number Publication date
JP3843827B2 (ja) 2006-11-08

Similar Documents

Publication Publication Date Title
JP3951902B2 (ja) 磁気トンネル接合素子の製法と磁気トンネル接合装置
JP3918612B2 (ja) 磁気トンネル接合素子の製法と磁気トンネル接合装置
JPH09246242A (ja) 半導体装置及びその製造方法
JP2020509608A (ja) 超伝導集積回路の製造のためのシステム及び方法
US10266950B2 (en) Process for NiFe fluxgate device
JP2010508167A (ja) マイクロマシンデバイスの製造方法
US6670283B2 (en) Backside protection films
KR20190052108A (ko) 조셉슨 접합 기반 초전도 장치의 제조 방법
US6764960B2 (en) Manufacture of composite oxide film and magnetic tunneling junction element having thin composite oxide film
US5970373A (en) Method for preventing oxidation in the formation of a via in an integrated circuit
JP3843827B2 (ja) 磁気トンネル接合素子とその製法
JP3888168B2 (ja) 磁気トンネル接合素子の製法
JP3781175B2 (ja) コンタクトホールの形成方法
JP2007158361A (ja) 磁気トンネル接合素子の製法
JP3918484B2 (ja) 磁気トンネル接合素子の製法
US6710421B2 (en) Semiconductor devices and methods for manufacturing the same
JP3097338B2 (ja) コンタクトホールの形成方法
JP2003198007A (ja) トンネル接合の作製方法及びトンネル接合素子
JPH06177255A (ja) 半導体集積回路装置の製造方法
JP2003218413A (ja) 超伝導放射線検出器およびその作製方法
JPH1126465A (ja) 導電体を銅導体の接続表面に接続する方法、集積回路、および、ビアを通って延びる電気的接続
JP2003197737A (ja) 半導体装置の製造方法
JP2000049226A (ja) 半導体装置の製造方法
JP2008060446A (ja) 半導体装置の製造方法及び半導体装置
JP2003258089A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060807

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110825

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120825

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130825

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees