JP2003152479A - 自動利得制御装置、受信装置及び利得制御方法 - Google Patents
自動利得制御装置、受信装置及び利得制御方法Info
- Publication number
- JP2003152479A JP2003152479A JP2002279469A JP2002279469A JP2003152479A JP 2003152479 A JP2003152479 A JP 2003152479A JP 2002279469 A JP2002279469 A JP 2002279469A JP 2002279469 A JP2002279469 A JP 2002279469A JP 2003152479 A JP2003152479 A JP 2003152479A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplitude
- output signal
- gain control
- amplifier output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 21
- 238000006243 chemical reaction Methods 0.000 claims description 32
- 238000013459 approach Methods 0.000 description 5
- 230000001276 controlling effect Effects 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/001—Digital control of analog signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
- H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
- H03M1/185—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter the determination of the range being based on more than one digital output value, e.g. on a running average, a power estimation or the rate of change
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】
【課題】 自動利得制御装置内のアナログ／デジタル変
換器が飽和する可能性を低減する。 【解決手段】 電圧制御増幅器出力信号の振幅を所定の
基準振幅と比較することにより誤差信号を生成し、誤差
信号を電圧制御増幅器の利得を制御する利得制御信号に
変換し、電圧制御増幅器出力信号の振幅に基づいて、電
圧制御増幅器出力信号の振幅が大きくなると、閉ループ
制御回路の制御速度が高くなるように、閉ループ制御回
路の制御速度を変化させる。
換器が飽和する可能性を低減する。 【解決手段】 電圧制御増幅器出力信号の振幅を所定の
基準振幅と比較することにより誤差信号を生成し、誤差
信号を電圧制御増幅器の利得を制御する利得制御信号に
変換し、電圧制御増幅器出力信号の振幅に基づいて、電
圧制御増幅器出力信号の振幅が大きくなると、閉ループ
制御回路の制御速度が高くなるように、閉ループ制御回
路の制御速度を変化させる。
Description
【０００１】
【発明の属する技術分野】本発明は、閉ループ制御回路
によって制御される電圧制御増幅器を備える自動利得制
御装置と、この自動利得制御装置を備える受信装置と、
電圧制御増幅器の利得を制御する利得制御方法とに関す
る。
によって制御される電圧制御増幅器を備える自動利得制
御装置と、この自動利得制御装置を備える受信装置と、
電圧制御増幅器の利得を制御する利得制御方法とに関す
る。
【０００２】
【従来の技術】自動利得制御（automatic gain contro
l：ＡＧＣ）回路において、増幅器の利得は、閉ループ
制御回路によって調整（regulate）される。利得は、増
幅器の出力信号の振幅が所定の基準振幅に略等しくなる
ように制御される。閉ループ制御回路は、増幅器の出力
信号の振幅の基準振幅からのずれ（deviation）を対応
する利得制御信号に変換する。
l：ＡＧＣ）回路において、増幅器の利得は、閉ループ
制御回路によって調整（regulate）される。利得は、増
幅器の出力信号の振幅が所定の基準振幅に略等しくなる
ように制御される。閉ループ制御回路は、増幅器の出力
信号の振幅の基準振幅からのずれ（deviation）を対応
する利得制御信号に変換する。
【０００３】自動利得制御装置については、２０００
年、アトランタ州、ノーブルパブリッシングコーポレー
ション（Noble Publishing Corporation）発行、ケー・
マククランニング（K.McClaning）及びティー・ビト
（T.Vito）著、「ラジオ受信機設計（Radio receiver d
esign）」等にも開示されている。
年、アトランタ州、ノーブルパブリッシングコーポレー
ション（Noble Publishing Corporation）発行、ケー・
マククランニング（K.McClaning）及びティー・ビト
（T.Vito）著、「ラジオ受信機設計（Radio receiver d
esign）」等にも開示されている。
【０００４】
【発明が解決しようとする課題】自動利得制御装置の設
計においては、閉ループ制御回路の制御速度（controls
peed）が重要なパラメータとなる。この制御速度を高く
すると、利得は高速に調整される。ここで、利得制御の
速度が速すぎると、振幅変調が部分的に相殺（compensa
ted）され、信号振幅に歪みが生じる。一方、利得の変
化を一定の遅さに抑えると、信号振幅の立ち上がりが飽
和誤差を引き起こし、特に、アナログ／デジタル変換器
（以下、Ａ／Ｄ変換器という。）が飽和してしまうこと
がある。
計においては、閉ループ制御回路の制御速度（controls
peed）が重要なパラメータとなる。この制御速度を高く
すると、利得は高速に調整される。ここで、利得制御の
速度が速すぎると、振幅変調が部分的に相殺（compensa
ted）され、信号振幅に歪みが生じる。一方、利得の変
化を一定の遅さに抑えると、信号振幅の立ち上がりが飽
和誤差を引き起こし、特に、アナログ／デジタル変換器
（以下、Ａ／Ｄ変換器という。）が飽和してしまうこと
がある。
【０００５】そこで、本発明は上述の課題に鑑みてなさ
れたものであり、本発明の目的は、Ａ／Ｄ変換器が飽和
する可能性を低減することができる自動利得制御装置、
受信装置及び利得制御方法を提供することである。
れたものであり、本発明の目的は、Ａ／Ｄ変換器が飽和
する可能性を低減することができる自動利得制御装置、
受信装置及び利得制御方法を提供することである。
【０００６】
【課題を解決するための手段】上述の課題を解決するた
めに、本発明に係る自動利得制御装置は、閉ループ制御
回路により制御される利得によって、電圧制御増幅器入
力信号を増幅して、電圧制御増幅器出力信号を生成する
電圧制御増幅器と、電圧制御増幅器出力信号の振幅を所
定の基準振幅と比較することにより誤差信号を生成する
誤差信号生成手段と、誤差信号を電圧制御増幅器の利得
を制御する利得制御信号に変換するフォワード制御回路
と、電圧制御増幅器出力信号の振幅に基づいて、電圧制
御増幅器出力信号の振幅が大きくなると、閉ループ制御
回路の制御速度が高くなるように、閉ループ制御回路の
制御速度を変化させる制御速度変更手段とを備える。
めに、本発明に係る自動利得制御装置は、閉ループ制御
回路により制御される利得によって、電圧制御増幅器入
力信号を増幅して、電圧制御増幅器出力信号を生成する
電圧制御増幅器と、電圧制御増幅器出力信号の振幅を所
定の基準振幅と比較することにより誤差信号を生成する
誤差信号生成手段と、誤差信号を電圧制御増幅器の利得
を制御する利得制御信号に変換するフォワード制御回路
と、電圧制御増幅器出力信号の振幅に基づいて、電圧制
御増幅器出力信号の振幅が大きくなると、閉ループ制御
回路の制御速度が高くなるように、閉ループ制御回路の
制御速度を変化させる制御速度変更手段とを備える。
【０００７】誤差信号は、電圧制御増幅器出力信号の振
幅が基準振幅からどれ程ずれているかを示している。こ
の誤差信号に基づいて、電圧制御増幅器の利得を制御す
る利得制御信号が生成される。本発明では、従来のよう
に一定の制御速度を用いるのではなく、制御速度は、電
圧制御増幅器出力信号の振幅の関数として変化する。電
圧制御増幅器出力信号の振幅が小さい場合、制御速度
は、低い値に設定される。電圧制御増幅器の利得の調整
速度を遅くすることにより、信号歪みを回避できる。こ
のような信号歪みは、利得の調整が振幅変調を相殺する
ために生じる。電圧制御増幅器出力信号がアナログ／デ
ジタル変換器の飽和領域に近づくと、飽和による誤差が
発生する可能性が高くなる。この場合、利得をより高速
に低減することが望ましい。そこで、本発明では、電圧
制御増幅器出力信号が増大し、飽和領域に近づくと、制
御速度を高める。これにより、アナログ／デジタル変換
器が飽和することを回避することができる。
幅が基準振幅からどれ程ずれているかを示している。こ
の誤差信号に基づいて、電圧制御増幅器の利得を制御す
る利得制御信号が生成される。本発明では、従来のよう
に一定の制御速度を用いるのではなく、制御速度は、電
圧制御増幅器出力信号の振幅の関数として変化する。電
圧制御増幅器出力信号の振幅が小さい場合、制御速度
は、低い値に設定される。電圧制御増幅器の利得の調整
速度を遅くすることにより、信号歪みを回避できる。こ
のような信号歪みは、利得の調整が振幅変調を相殺する
ために生じる。電圧制御増幅器出力信号がアナログ／デ
ジタル変換器の飽和領域に近づくと、飽和による誤差が
発生する可能性が高くなる。この場合、利得をより高速
に低減することが望ましい。そこで、本発明では、電圧
制御増幅器出力信号が増大し、飽和領域に近づくと、制
御速度を高める。これにより、アナログ／デジタル変換
器が飽和することを回避することができる。
【０００８】誤差信号生成手段は、好ましくは、電圧制
御増幅器出力信号の振幅から所定の基準振幅を減算し、
又は所定の基準振幅から電圧制御増幅器出力信号の振幅
を減算することにより誤差信号を生成する。すなわち、
誤差信号は、電圧制御増幅器出力信号の振幅の、その望
ましい振幅である基準振幅からのずれを表している。電
圧制御増幅器出力信号と基準振幅の差は、利得制御信号
を生成するための開始点として適している。
御増幅器出力信号の振幅から所定の基準振幅を減算し、
又は所定の基準振幅から電圧制御増幅器出力信号の振幅
を減算することにより誤差信号を生成する。すなわち、
誤差信号は、電圧制御増幅器出力信号の振幅の、その望
ましい振幅である基準振幅からのずれを表している。電
圧制御増幅器出力信号と基準振幅の差は、利得制御信号
を生成するための開始点として適している。
【０００９】制御速度変更手段は、好ましくは、電圧制
御増幅器出力信号の振幅が大きくなると大きくなる換算
係数を誤差信号に乗算する乗算器を備える。誤差信号に
換算係数を乗算することにより、閉ループ制御回路の調
整速度に影響を与えることができる。すなわち、大きな
換算係数を選択すると、利得がより速く調整される。す
なわち、換算係数を大きくすると、閉ループ制御回路の
時定数が小さくなる。逆に、換算係数を小さくすると、
閉ループ制御回路の制御速度を遅くすることができる。
この場合、閉ループ制御回路の時定数は大きくなる。信
号歪みを回避するために、自動利得制御装置の通常動作
では、利得の調整速度を遅くする必要がある。ここで、
電圧制御増幅器出力信号が一定以上の大きさになると、
状況が変化する。この状況では、アナログ／デジタル変
換器に飽和が生じないようにするために、利得を速く低
減する必要がある。このため、電圧制御増幅器出力信号
が一定以上の大きさになると、換算係数を直ちに大きく
する。誤差信号に換算係数を乗算することが、閉ループ
制御回路の制御速度を変更するための最も容易且つ効果
的な手法である。
御増幅器出力信号の振幅が大きくなると大きくなる換算
係数を誤差信号に乗算する乗算器を備える。誤差信号に
換算係数を乗算することにより、閉ループ制御回路の調
整速度に影響を与えることができる。すなわち、大きな
換算係数を選択すると、利得がより速く調整される。す
なわち、換算係数を大きくすると、閉ループ制御回路の
時定数が小さくなる。逆に、換算係数を小さくすると、
閉ループ制御回路の制御速度を遅くすることができる。
この場合、閉ループ制御回路の時定数は大きくなる。信
号歪みを回避するために、自動利得制御装置の通常動作
では、利得の調整速度を遅くする必要がある。ここで、
電圧制御増幅器出力信号が一定以上の大きさになると、
状況が変化する。この状況では、アナログ／デジタル変
換器に飽和が生じないようにするために、利得を速く低
減する必要がある。このため、電圧制御増幅器出力信号
が一定以上の大きさになると、換算係数を直ちに大きく
する。誤差信号に換算係数を乗算することが、閉ループ
制御回路の制御速度を変更するための最も容易且つ効果
的な手法である。
【００１０】制御速度変更手段は、好ましくは、電圧制
御増幅器出力信号の振幅を所定のブーストオフセットと
比較し、電圧制御増幅器出力信号の振幅がブーストオフ
セットより小さい場合、換算係数を初期値に設定する換
算係数決定手段を備える。電圧制御増幅器出力信号がブ
ーストオフセットより小さい場合、利得の調整速度は遅
い方がよい。したがって、換算係数は、比較的小さい値
である初期値に設定される。
御増幅器出力信号の振幅を所定のブーストオフセットと
比較し、電圧制御増幅器出力信号の振幅がブーストオフ
セットより小さい場合、換算係数を初期値に設定する換
算係数決定手段を備える。電圧制御増幅器出力信号がブ
ーストオフセットより小さい場合、利得の調整速度は遅
い方がよい。したがって、換算係数は、比較的小さい値
である初期値に設定される。
【００１１】また、制御速度変更手段は、好ましくは、
電圧制御増幅器出力信号の振幅を所定のブーストオフセ
ットと比較し、電圧制御増幅器出力信号の振幅がブース
トオフセットを超える場合、電圧制御増幅器出力信号の
増大に応じて、換算係数を大きくする。電圧制御増幅器
出力信号がブーストオフセットを超えると、電圧制御増
幅器の利得を速く低減する必要がある。この処理は、換
算係数を大きくすることにより実現される。
電圧制御増幅器出力信号の振幅を所定のブーストオフセ
ットと比較し、電圧制御増幅器出力信号の振幅がブース
トオフセットを超える場合、電圧制御増幅器出力信号の
増大に応じて、換算係数を大きくする。電圧制御増幅器
出力信号がブーストオフセットを超えると、電圧制御増
幅器の利得を速く低減する必要がある。この処理は、換
算係数を大きくすることにより実現される。
【００１２】また、フォワード制御回路は、好ましく
は、換算係数により換算された誤差信号を積分する積分
器を備える。誤差信号は、電圧制御増幅器出力信号の振
幅の、その望ましい振幅である基準振幅からのずれを表
している。換算係数が乗算された誤差信号を積分するこ
とにより、利得制御信号が生成される。
は、換算係数により換算された誤差信号を積分する積分
器を備える。誤差信号は、電圧制御増幅器出力信号の振
幅の、その望ましい振幅である基準振幅からのずれを表
している。換算係数が乗算された誤差信号を積分するこ
とにより、利得制御信号が生成される。
【００１３】本発明の好ましい具体例においては、積分
器は、誤差信号に正の符号又は負の符号を付して、前の
利得制御値に繰り返し加算する加算器を備える。積分器
は、換算された誤差信号を繰り返し加算することによ
り、利得制御信号を生成する。利得制御信号が大きすぎ
る場合、次の繰返し処理において、利得制御信号に、換
算された誤差信号を加算することにより、利得制御信号
が小さくされる。一方、利得制御信号が小さすぎる場
合、利得制御信号は、次の繰返し処理において、大きく
される。
器は、誤差信号に正の符号又は負の符号を付して、前の
利得制御値に繰り返し加算する加算器を備える。積分器
は、換算された誤差信号を繰り返し加算することによ
り、利得制御信号を生成する。利得制御信号が大きすぎ
る場合、次の繰返し処理において、利得制御信号に、換
算された誤差信号を加算することにより、利得制御信号
が小さくされる。一方、利得制御信号が小さすぎる場
合、利得制御信号は、次の繰返し処理において、大きく
される。
【００１４】本発明に係る自動利得制御装置は、好まし
くは、アナログ電圧制御増幅器出力信号をデジタル電圧
制御増幅器出力信号に変換するアナログ／デジタル変換
器を備える。デジタル電圧制御増幅器出力信号は、例え
ば、絶対値の算出、加算、減算、積分等のデジタル信号
処理によってデジタル利得制御信号に変換することがで
きる。
くは、アナログ電圧制御増幅器出力信号をデジタル電圧
制御増幅器出力信号に変換するアナログ／デジタル変換
器を備える。デジタル電圧制御増幅器出力信号は、例え
ば、絶対値の算出、加算、減算、積分等のデジタル信号
処理によってデジタル利得制御信号に変換することがで
きる。
【００１５】また、本発明に係る自動利得制御装置は、
好ましくは、デジタル利得制御信号をアナログ利得制御
信号に変換するデジタル／アナログ変換器を備える。電
圧制御増幅器の利得は、アナログ電圧によって判定され
ることがある。この場合、デジタル利得制御信号は、電
圧制御増幅器の利得を制御するために、アナログ利得制
御信号に変換する必要がある。
好ましくは、デジタル利得制御信号をアナログ利得制御
信号に変換するデジタル／アナログ変換器を備える。電
圧制御増幅器の利得は、アナログ電圧によって判定され
ることがある。この場合、デジタル利得制御信号は、電
圧制御増幅器の利得を制御するために、アナログ利得制
御信号に変換する必要がある。
【００１６】本発明の好ましい具体例においては、誤差
信号生成手段と、フォワード制御回路と、制御速度変更
手段とは、ハードウェアや、デジタルシグナルプロセッ
サの少なくとも一部として実現される。デジタル処理に
おいては、アナログ回路では実現が非常に難しい処理を
比較的容易に実現することができる。このため、閉ルー
プ制御回路の少なくとも一部をデジタル技術によって実
現することは有益である。
信号生成手段と、フォワード制御回路と、制御速度変更
手段とは、ハードウェアや、デジタルシグナルプロセッ
サの少なくとも一部として実現される。デジタル処理に
おいては、アナログ回路では実現が非常に難しい処理を
比較的容易に実現することができる。このため、閉ルー
プ制御回路の少なくとも一部をデジタル技術によって実
現することは有益である。
【００１７】また、本発明に係る受信装置は、上述の自
動利得制御装置を備え、デジタルラジオモンデアル（Di
gital Radio Mondiale：ＤＲＭ）、デジタルオーディオ
放送（Digital Audio Broadcasting：ＤＡＢ）、周波数
変調放送及び振幅変調放送のうちの１つの規格に基づく
ラジオ放送信号を受信する。周波数変調放送及び振幅変
調放送では、受信装置は、アナログ信号として送信され
てくるラジオ放送信号を受信し、このラジオ放送信号を
デジタル的に処理する。デジタルラジオモンデアル、デ
ジタルオーディオ放送は、近年のデジタル信号伝送の標
準規格である。
動利得制御装置を備え、デジタルラジオモンデアル（Di
gital Radio Mondiale：ＤＲＭ）、デジタルオーディオ
放送（Digital Audio Broadcasting：ＤＡＢ）、周波数
変調放送及び振幅変調放送のうちの１つの規格に基づく
ラジオ放送信号を受信する。周波数変調放送及び振幅変
調放送では、受信装置は、アナログ信号として送信され
てくるラジオ放送信号を受信し、このラジオ放送信号を
デジタル的に処理する。デジタルラジオモンデアル、デ
ジタルオーディオ放送は、近年のデジタル信号伝送の標
準規格である。
【００１８】また、上述の課題を解決するために、本発
明に係る利得制御方法は、閉ループ制御回路により制御
される利得によって、電圧制御増幅器入力信号を増幅し
て、電圧制御増幅器出力信号を生成する電圧制御増幅器
の利得を制御する利得制御方法において、電圧制御増幅
器出力信号の振幅を所定の基準振幅と比較することによ
り誤差信号を生成するステップと、誤差信号を電圧制御
増幅器の利得を制御する利得制御信号に変換するステッ
プと、電圧制御増幅器出力信号の振幅に基づいて、電圧
制御増幅器出力信号の振幅が大きくなると、閉ループ制
御回路の制御速度が高くなるように、閉ループ制御回路
の制御速度を変化させるステップとを有する。
明に係る利得制御方法は、閉ループ制御回路により制御
される利得によって、電圧制御増幅器入力信号を増幅し
て、電圧制御増幅器出力信号を生成する電圧制御増幅器
の利得を制御する利得制御方法において、電圧制御増幅
器出力信号の振幅を所定の基準振幅と比較することによ
り誤差信号を生成するステップと、誤差信号を電圧制御
増幅器の利得を制御する利得制御信号に変換するステッ
プと、電圧制御増幅器出力信号の振幅に基づいて、電圧
制御増幅器出力信号の振幅が大きくなると、閉ループ制
御回路の制御速度が高くなるように、閉ループ制御回路
の制御速度を変化させるステップとを有する。
【００１９】
【発明の実施の形態】以下、本発明に係る自動利得制御
装置、受信装置及び利得制御方法について、図面を参照
して詳細に説明する。
装置、受信装置及び利得制御方法について、図面を参照
して詳細に説明する。
【００２０】本発明に基づき、電圧制御増幅器（voltag
e-controlled amplifier：以下、ＶＣＡという。）が閉
ループ制御回路によって制御される自動利得制御装置の
具体的な構成を図１に示す。自動利得制御装置は、例え
ば、ラジオ受信機において、復調回路等の後段の機能回
路に一定の振幅を有する信号を供給するために使用され
る。このラジオ受信機は、例えばデジタルラジオモンデ
アル（Digital RadioMondiale：ＤＲＭ）、デジタルオ
ーディオ放送（Digital Audio Broadcasting：ＤＡ
Ｂ）、周波数変調放送及び振幅変調放送のうちの１つの
規格に基づくラジオ放送信号を受信する。周波数変調放
送及び振幅変調放送では、受信装置は、アナログ信号と
して送信されてくるラジオ放送信号を受信し、このラジ
オ放送信号をデジタル的に処理する。デジタルラジオモ
ンデアル、デジタルオーディオ放送は、近年のデジタル
信号伝送の標準規格である。
e-controlled amplifier：以下、ＶＣＡという。）が閉
ループ制御回路によって制御される自動利得制御装置の
具体的な構成を図１に示す。自動利得制御装置は、例え
ば、ラジオ受信機において、復調回路等の後段の機能回
路に一定の振幅を有する信号を供給するために使用され
る。このラジオ受信機は、例えばデジタルラジオモンデ
アル（Digital RadioMondiale：ＤＲＭ）、デジタルオ
ーディオ放送（Digital Audio Broadcasting：ＤＡ
Ｂ）、周波数変調放送及び振幅変調放送のうちの１つの
規格に基づくラジオ放送信号を受信する。周波数変調放
送及び振幅変調放送では、受信装置は、アナログ信号と
して送信されてくるラジオ放送信号を受信し、このラジ
オ放送信号をデジタル的に処理する。デジタルラジオモ
ンデアル、デジタルオーディオ放送は、近年のデジタル
信号伝送の標準規格である。
【００２１】アンテナ１は、高周波信号２を受信し、こ
の高周波信号２をダウンコンバータ３に供給する。ダウ
ンコンバータ３は、高周波信号２の周波数を中間周波数
に変換して、ＶＣＡ入力信号４を生成し、このＶＣＡ入
力信号４をＶＣＡ５に供給する。ＶＣＡ５は、アナログ
利得制御信号６に基づく利得によって、ＶＣＡ入力信号
４を増幅し、アナログＶＣＡ出力信号７を生成し、この
アナログＶＣＡ出力信号７をアナログ／デジタル変換器
（analog-digital converter：以下、Ａ／Ｄ変換器とい
う。）８に供給する。Ａ／Ｄ変換器８は、アナログＶＣ
Ａ出力信号７をデジタル信号に変換し、デジタルＶＣＡ
出力信号９を生成する。Ａ／Ｄ変換器８は、デジタルＶ
ＣＡ出力信号９を受信機内の後段の機能回路１０に供給
する。機能回路１０は、例えば、同相信号及び直交信号
生成器や復調器等であってもよい。
の高周波信号２をダウンコンバータ３に供給する。ダウ
ンコンバータ３は、高周波信号２の周波数を中間周波数
に変換して、ＶＣＡ入力信号４を生成し、このＶＣＡ入
力信号４をＶＣＡ５に供給する。ＶＣＡ５は、アナログ
利得制御信号６に基づく利得によって、ＶＣＡ入力信号
４を増幅し、アナログＶＣＡ出力信号７を生成し、この
アナログＶＣＡ出力信号７をアナログ／デジタル変換器
（analog-digital converter：以下、Ａ／Ｄ変換器とい
う。）８に供給する。Ａ／Ｄ変換器８は、アナログＶＣ
Ａ出力信号７をデジタル信号に変換し、デジタルＶＣＡ
出力信号９を生成する。Ａ／Ｄ変換器８は、デジタルＶ
ＣＡ出力信号９を受信機内の後段の機能回路１０に供給
する。機能回路１０は、例えば、同相信号及び直交信号
生成器や復調器等であってもよい。
【００２２】この自動利得制御装置は、Ａ／Ｄ変換器８
が飽和することを回避できるよう、ＶＣＡ５の利得を制
御する。デジタルＶＣＡ出力信号９は、絶対値判定器１
１に供給され、絶対値判定器１１は、デジタルＶＣＡ出
力信号９の振幅を判定し、この振幅を示す振幅信号１２
を生成する。デジタルＶＣＡ出力信号９は、負と正の符
号のいずれを有していてもよいが、振幅信号１２は、常
に正の符号を有する。加算器１３は、ＶＣＡ５の出力信
号に対応した振幅信号１２から所定の基準振幅信号１４
を減算する。この減算により、加算器１３は、振幅信号
１２の基準振幅信号１４からのずれ（deviation）を示
す誤差信号１５を生成する。誤差信号１５は、デジタル
ローパスフィルタ１６によりフィルタリングされ、これ
によりデジタル利得制御信号１７が生成される。時定数
制御回路１９は、時定数１８をデジタルローパスフィル
タ１６に供給する。時定数１８は、誤差信号１５に基づ
いて、デジタル利得制御信号１７をどの程度の速さで変
更するかを決定するために使用される。本発明において
は、時定数１８は、ＶＣＡ５の出力信号に対応した振幅
信号１２の関数である。アナログＶＣＡ出力信号７が比
較的小さければ、Ａ／Ｄ変換器８が飽和する可能性は極
めて低い。この場合、時定数を大きくし、したがって、
ＶＣＡ５、すなわち電圧制御増幅器の利得の変化を遅く
する。これにより、アナログＶＣＡ出力信号７が高速に
変化することを回避できるため、復号信号又は復調信号
における歪みが低減される。
が飽和することを回避できるよう、ＶＣＡ５の利得を制
御する。デジタルＶＣＡ出力信号９は、絶対値判定器１
１に供給され、絶対値判定器１１は、デジタルＶＣＡ出
力信号９の振幅を判定し、この振幅を示す振幅信号１２
を生成する。デジタルＶＣＡ出力信号９は、負と正の符
号のいずれを有していてもよいが、振幅信号１２は、常
に正の符号を有する。加算器１３は、ＶＣＡ５の出力信
号に対応した振幅信号１２から所定の基準振幅信号１４
を減算する。この減算により、加算器１３は、振幅信号
１２の基準振幅信号１４からのずれ（deviation）を示
す誤差信号１５を生成する。誤差信号１５は、デジタル
ローパスフィルタ１６によりフィルタリングされ、これ
によりデジタル利得制御信号１７が生成される。時定数
制御回路１９は、時定数１８をデジタルローパスフィル
タ１６に供給する。時定数１８は、誤差信号１５に基づ
いて、デジタル利得制御信号１７をどの程度の速さで変
更するかを決定するために使用される。本発明において
は、時定数１８は、ＶＣＡ５の出力信号に対応した振幅
信号１２の関数である。アナログＶＣＡ出力信号７が比
較的小さければ、Ａ／Ｄ変換器８が飽和する可能性は極
めて低い。この場合、時定数を大きくし、したがって、
ＶＣＡ５、すなわち電圧制御増幅器の利得の変化を遅く
する。これにより、アナログＶＣＡ出力信号７が高速に
変化することを回避できるため、復号信号又は復調信号
における歪みが低減される。
【００２３】アナログＶＣＡ出力信号７がＡ／Ｄ変換器
８の飽和レベルに近づくと、電圧制御増幅器の利得の変
化をより高速に変化させる必要が生じる場合がある。す
なわち、Ａ／Ｄ変換器８における飽和を回避するため
に、増幅利得を高速に低下させる必要が生じる場合があ
る。本発明では、アナログＶＣＡ出力信号７が飽和領域
に近づくと、閉ループ制御回路の制御速度（control sp
eed）を高める。この場合、利得制御の速度を速めるた
めに、時定数制御回路１９は、振幅信号１２を監視し、
振幅信号１２が大きくなると、時定数１８を小さくす
る。この時定数１８は、デジタルローパスフィルタ１６
に供給される。
８の飽和レベルに近づくと、電圧制御増幅器の利得の変
化をより高速に変化させる必要が生じる場合がある。す
なわち、Ａ／Ｄ変換器８における飽和を回避するため
に、増幅利得を高速に低下させる必要が生じる場合があ
る。本発明では、アナログＶＣＡ出力信号７が飽和領域
に近づくと、閉ループ制御回路の制御速度（control sp
eed）を高める。この場合、利得制御の速度を速めるた
めに、時定数制御回路１９は、振幅信号１２を監視し、
振幅信号１２が大きくなると、時定数１８を小さくす
る。この時定数１８は、デジタルローパスフィルタ１６
に供給される。
【００２４】デジタル／アナログ変換器（digital-anal
og converter：以下、Ｄ／Ａ変換器という。）２０は、
デジタル利得制御信号１７をアナログ利得制御信号６に
変換する。ＶＣＡ５の利得は、アナログ利得制御信号６
に基づいて制御される。
og converter：以下、Ｄ／Ａ変換器という。）２０は、
デジタル利得制御信号１７をアナログ利得制御信号６に
変換する。ＶＣＡ５の利得は、アナログ利得制御信号６
に基づいて制御される。
【００２５】図２は、本発明に基づく自動利得制御装置
の構成をより詳細に示す図である。アンテナ２１は、高
周波信号２２を受信する。ダウンコンバータ２３は、高
周波信号２２を中間周波数に変換して、ＶＣＡ入力信号
２４を生成し、このＶＣＡ入力信号２４をＶＣＡ（電圧
制御増幅器）２５に供給する。ＶＣＡ２５は、アナログ
利得制御信号２６に基づいて決定される利得によってＶ
ＣＡ入力信号２４を増幅し、アナログＶＣＡ出力信号２
７を生成し、このアナログＶＣＡ出力信号２７をＡ／Ｄ
変換器２８に供給する。Ａ／Ｄ変換器２８は、アナログ
ＶＣＡ出力信号２７をデジタル信号に変換して、デジタ
ルＶＣＡ出力信号２９を生成し、このデジタルＶＣＡ出
力信号を絶対値判定器３０に供給する。絶対値判定器３
０は、デジタルＶＣＡ出力信号２９を評価し、このデジ
タルＶＣＡ出力信号２９の振幅を示す振幅信号３１を生
成する。この振幅信号３１は、時定数制御及び誤差信号
の判定の両方に使用される。
の構成をより詳細に示す図である。アンテナ２１は、高
周波信号２２を受信する。ダウンコンバータ２３は、高
周波信号２２を中間周波数に変換して、ＶＣＡ入力信号
２４を生成し、このＶＣＡ入力信号２４をＶＣＡ（電圧
制御増幅器）２５に供給する。ＶＣＡ２５は、アナログ
利得制御信号２６に基づいて決定される利得によってＶ
ＣＡ入力信号２４を増幅し、アナログＶＣＡ出力信号２
７を生成し、このアナログＶＣＡ出力信号２７をＡ／Ｄ
変換器２８に供給する。Ａ／Ｄ変換器２８は、アナログ
ＶＣＡ出力信号２７をデジタル信号に変換して、デジタ
ルＶＣＡ出力信号２９を生成し、このデジタルＶＣＡ出
力信号を絶対値判定器３０に供給する。絶対値判定器３
０は、デジタルＶＣＡ出力信号２９を評価し、このデジ
タルＶＣＡ出力信号２９の振幅を示す振幅信号３１を生
成する。この振幅信号３１は、時定数制御及び誤差信号
の判定の両方に使用される。
【００２６】加算器３２は、ＶＣＡ２５の出力信号に対
応した振幅信号３１から基準振幅を示す基準振幅信号３
３を減算する。この減算により、誤差信号３４が生成さ
れる。誤差信号３４は、振幅信号３１の基準振幅信号３
３からのずれを示している。誤差信号３４が大きい程、
増幅利得をより大きく変化させる必要がある。
応した振幅信号３１から基準振幅を示す基準振幅信号３
３を減算する。この減算により、誤差信号３４が生成さ
れる。誤差信号３４は、振幅信号３１の基準振幅信号３
３からのずれを示している。誤差信号３４が大きい程、
増幅利得をより大きく変化させる必要がある。
【００２７】この誤差信号３４は、乗算器３５を介し
て、後述するレジスタ４０と加算器４１からなる積分器
に供給され、これによりデジタル利得制御信号３９が生
成される。乗算器３５は、誤差信号３４に換算係数（sc
aling factor）３６を乗算し、換算誤差信号（scaled e
rror signal）３７を生成する。積分器は、換算誤差信
号３７を積分して、デジタル利得制御信号３９を生成す
る。
て、後述するレジスタ４０と加算器４１からなる積分器
に供給され、これによりデジタル利得制御信号３９が生
成される。乗算器３５は、誤差信号３４に換算係数（sc
aling factor）３６を乗算し、換算誤差信号（scaled e
rror signal）３７を生成する。積分器は、換算誤差信
号３７を積分して、デジタル利得制御信号３９を生成す
る。
【００２８】積分器は、前の利得制御値を格納するレジ
スタ４０と、加算器４１とを備える。ＶＣＡ２５の出力
信号に対応した振幅信号３１が基準振幅信号３３より大
きい場合、デジタル利得制御信号３９を小さくする必要
があるため、換算誤差信号３７は加算器４１に減数とし
て供給される。すなわち、レジスタ４０に保存されてい
る前の利得制御値から換算誤差信号３７を減算すること
により、新たな利得制御値が算出される。加算器４１か
ら出力されるデジタル利得制御信号３９は、Ｄ／Ａ変換
器４２に供給されるとともに、レジスタ４０に保存され
る。Ｄ／Ａ変換器４２は、デジタル利得制御信号３９を
アナログ利得制御信号２６に変換し、このアナログ利得
制御信号２６は、ＶＣＡ２５の利得制御に使用される。
ＶＣＡ２５の特性に応じて、加算器４１に供給される換
算誤差信号３７に付される符号（＋／−）を変更しても
よい。
スタ４０と、加算器４１とを備える。ＶＣＡ２５の出力
信号に対応した振幅信号３１が基準振幅信号３３より大
きい場合、デジタル利得制御信号３９を小さくする必要
があるため、換算誤差信号３７は加算器４１に減数とし
て供給される。すなわち、レジスタ４０に保存されてい
る前の利得制御値から換算誤差信号３７を減算すること
により、新たな利得制御値が算出される。加算器４１か
ら出力されるデジタル利得制御信号３９は、Ｄ／Ａ変換
器４２に供給されるとともに、レジスタ４０に保存され
る。Ｄ／Ａ変換器４２は、デジタル利得制御信号３９を
アナログ利得制御信号２６に変換し、このアナログ利得
制御信号２６は、ＶＣＡ２５の利得制御に使用される。
ＶＣＡ２５の特性に応じて、加算器４１に供給される換
算誤差信号３７に付される符号（＋／−）を変更しても
よい。
【００２９】換算係数３６は、閉ループ制御回路の時定
数を決定する。換算係数３６が小さい場合、換算誤差信
号３７も小さくなると予想される。この場合、積分器の
働きにより変化する利得制御値の変化量は小さい。した
がって、換算係数３６が小さい場合、閉ループ制御回路
の応答速度は、比較的遅くなる。すなわち、換算係数３
６が小さい場合、閉ループ制御回路における時定数は大
きくなり、制御速度は低くなる。
数を決定する。換算係数３６が小さい場合、換算誤差信
号３７も小さくなると予想される。この場合、積分器の
働きにより変化する利得制御値の変化量は小さい。した
がって、換算係数３６が小さい場合、閉ループ制御回路
の応答速度は、比較的遅くなる。すなわち、換算係数３
６が小さい場合、閉ループ制御回路における時定数は大
きくなり、制御速度は低くなる。
【００３０】一方、換算係数３６が大きくなると、換算
誤差信号３７も大きくなる。上述のように、加算器４１
は、前の利得制御値から換算誤差信号３７を減算する。
この場合、換算係数３６が大きいので、積分器の１回毎
の累積により、利得制御値は比較的大きく変化する。し
たがって、ＶＣＡ２５の出力信号に対応した振幅信号３
１は、望ましい基準振幅信号３３に近づくよう速く変化
する。このように、換算係数３６が大きい場合、閉ルー
プ制御回路における時定数は小さくなり、制御速度は高
くなる。
誤差信号３７も大きくなる。上述のように、加算器４１
は、前の利得制御値から換算誤差信号３７を減算する。
この場合、換算係数３６が大きいので、積分器の１回毎
の累積により、利得制御値は比較的大きく変化する。し
たがって、ＶＣＡ２５の出力信号に対応した振幅信号３
１は、望ましい基準振幅信号３３に近づくよう速く変化
する。このように、換算係数３６が大きい場合、閉ルー
プ制御回路における時定数は小さくなり、制御速度は高
くなる。
【００３１】換算係数３６を算出するために、ＶＣＡ２
５の出力信号に対応した振幅信号３１は、所定のブース
トオフセット４４に比較される。ブーストオフセット４
４は、閉ループ制御回路の動作（behavior）の閾値を定
義する。振幅信号３１がブーストオフセット４４より小
さい場合、信号歪みを抑制するために、増幅利得の変化
は遅くされる。また、振幅信号３１がブーストオフセッ
ト４４より大きくなると、直ちに換算係数３６が大きく
され、これにより調整速度が速められる。
５の出力信号に対応した振幅信号３１は、所定のブース
トオフセット４４に比較される。ブーストオフセット４
４は、閉ループ制御回路の動作（behavior）の閾値を定
義する。振幅信号３１がブーストオフセット４４より小
さい場合、信号歪みを抑制するために、増幅利得の変化
は遅くされる。また、振幅信号３１がブーストオフセッ
ト４４より大きくなると、直ちに換算係数３６が大きく
され、これにより調整速度が速められる。
【００３２】振幅信号３１をブーストオフセット４４と
比較するために、加算器４３は、振幅信号３１からブー
ストオフセット４４を減算する。この減算の結果を表す
信号は、リミッタ４５に供給される。振幅信号３１がブ
ーストオフセット４４より小さい場合、リミッタ４５の
出力信号４６はゼロになる。一方、振幅信号３１がブー
ストオフセット４４より大きい場合、リミッタ４５は、
正の値を有する出力信号４６を出力する。
比較するために、加算器４３は、振幅信号３１からブー
ストオフセット４４を減算する。この減算の結果を表す
信号は、リミッタ４５に供給される。振幅信号３１がブ
ーストオフセット４４より小さい場合、リミッタ４５の
出力信号４６はゼロになる。一方、振幅信号３１がブー
ストオフセット４４より大きい場合、リミッタ４５は、
正の値を有する出力信号４６を出力する。
【００３３】乗算器４７は、出力信号４６にブースト時
定数４８を乗算し、乗算された信号（以下、乗算信号と
いう。）４９を出力する。加算器５０は、この乗算信号
と定常状態時定数（static time constant）５１とを加
算する。加算器５０は、これにより、換算係数３６を生
成し、乗算器３５に供給する。
定数４８を乗算し、乗算された信号（以下、乗算信号と
いう。）４９を出力する。加算器５０は、この乗算信号
と定常状態時定数（static time constant）５１とを加
算する。加算器５０は、これにより、換算係数３６を生
成し、乗算器３５に供給する。
【００３４】振幅信号３１がブーストオフセット４４よ
り小さい場合、出力信号４６は、ゼロとなり、したがっ
て、乗算信号４９もゼロとなる。このように、この場
合、乗算信号４９は、換算係数３６に影響を与えない。
したがって、換算係数３６は、比較的小さなデフォルト
値である定常状態時定数５１に等しくなる。これによ
り、閉ループ制御回路の調整動作は、比較的遅いものと
なる。
り小さい場合、出力信号４６は、ゼロとなり、したがっ
て、乗算信号４９もゼロとなる。このように、この場
合、乗算信号４９は、換算係数３６に影響を与えない。
したがって、換算係数３６は、比較的小さなデフォルト
値である定常状態時定数５１に等しくなる。これによ
り、閉ループ制御回路の調整動作は、比較的遅いものと
なる。
【００３５】一方、振幅信号３１がブーストオフセット
４４を超えると、リミッタ４５は、ゼロより大きな値を
有する出力信号４６を出力する。この値にブースト時定
数４８が乗算され、乗算信号４９が生成される。すなわ
ち、ＶＣＡ２５の出力信号に対応した振幅信号３１が大
きい場合、乗算信号４９と定常状態時定数５１の両方が
換算係数３６に影響を与え、換算係数３６が大きくな
る。このため、振幅信号３１がブーストオフセット４４
を超えると、閉ループ制御回路の調整速度が直ちに速め
られる。
４４を超えると、リミッタ４５は、ゼロより大きな値を
有する出力信号４６を出力する。この値にブースト時定
数４８が乗算され、乗算信号４９が生成される。すなわ
ち、ＶＣＡ２５の出力信号に対応した振幅信号３１が大
きい場合、乗算信号４９と定常状態時定数５１の両方が
換算係数３６に影響を与え、換算係数３６が大きくな
る。このため、振幅信号３１がブーストオフセット４４
を超えると、閉ループ制御回路の調整速度が直ちに速め
られる。
【００３６】なお、絶対値判定器３０〜加算器５０は、
例えばハードウェアや、デジタルシグナルプロセッサの
一部として実現される。
例えばハードウェアや、デジタルシグナルプロセッサの
一部として実現される。
【００３７】図３に示すグラフは、Ａ／Ｄ変換器２８の
入力振幅に等しい、ＶＣＡ２５の出力信号に対応した振
幅信号３１を閉ループ制御回路の時定数の関数として示
している。振幅信号３１の値が小さい場合、閉ループ制
御回路の時定数は大きくなる。一方、振幅信号３１がブ
ーストオフセット４４より大きくなると、換算係数３６
が大きくなり、図３に示すように、閉ループ制御回路の
時定数が小さくなる。
入力振幅に等しい、ＶＣＡ２５の出力信号に対応した振
幅信号３１を閉ループ制御回路の時定数の関数として示
している。振幅信号３１の値が小さい場合、閉ループ制
御回路の時定数は大きくなる。一方、振幅信号３１がブ
ーストオフセット４４より大きくなると、換算係数３６
が大きくなり、図３に示すように、閉ループ制御回路の
時定数が小さくなる。
【００３８】
【発明の効果】以上のように、本発明に係る自動利得制
御装置は、閉ループ制御回路により制御される利得によ
って、電圧制御増幅器入力信号を増幅して、電圧制御増
幅器出力信号を生成する電圧制御増幅器と、電圧制御増
幅器出力信号の振幅を所定の基準振幅と比較することに
より誤差信号を生成する誤差信号生成手段と、誤差信号
を電圧制御増幅器の利得を制御する利得制御信号に変換
するフォワード制御回路と、電圧制御増幅器出力信号の
振幅に基づいて、電圧制御増幅器出力信号の振幅が大き
くなると、閉ループ制御回路の制御速度が高くなるよう
に、閉ループ制御回路の制御速度を変化させる制御速度
変更手段とを備える。これにより、自動利得制御装置内
のアナログ／デジタル変換器が飽和する可能性を低減で
きる。
御装置は、閉ループ制御回路により制御される利得によ
って、電圧制御増幅器入力信号を増幅して、電圧制御増
幅器出力信号を生成する電圧制御増幅器と、電圧制御増
幅器出力信号の振幅を所定の基準振幅と比較することに
より誤差信号を生成する誤差信号生成手段と、誤差信号
を電圧制御増幅器の利得を制御する利得制御信号に変換
するフォワード制御回路と、電圧制御増幅器出力信号の
振幅に基づいて、電圧制御増幅器出力信号の振幅が大き
くなると、閉ループ制御回路の制御速度が高くなるよう
に、閉ループ制御回路の制御速度を変化させる制御速度
変更手段とを備える。これにより、自動利得制御装置内
のアナログ／デジタル変換器が飽和する可能性を低減で
きる。
【００３９】また、本発明に係る利得制御方法は、閉ル
ープ制御回路により制御される利得によって、電圧制御
増幅器入力信号を増幅して、電圧制御増幅器出力信号を
生成する電圧制御増幅器の利得を制御する利得制御方法
において、電圧制御増幅器出力信号の振幅を所定の基準
振幅と比較することにより誤差信号を生成するステップ
と、誤差信号を電圧制御増幅器の利得を制御する利得制
御信号に変換するステップと、電圧制御増幅器出力信号
の振幅に基づいて、電圧制御増幅器出力信号の振幅が大
きくなると、閉ループ制御回路の制御速度が高くなるよ
うに、閉ループ制御回路の制御速度を変化させるステッ
プとを有する。これにより、自動利得制御装置内のアナ
ログ／デジタル変換器が飽和する可能性を低減できる
ープ制御回路により制御される利得によって、電圧制御
増幅器入力信号を増幅して、電圧制御増幅器出力信号を
生成する電圧制御増幅器の利得を制御する利得制御方法
において、電圧制御増幅器出力信号の振幅を所定の基準
振幅と比較することにより誤差信号を生成するステップ
と、誤差信号を電圧制御増幅器の利得を制御する利得制
御信号に変換するステップと、電圧制御増幅器出力信号
の振幅に基づいて、電圧制御増幅器出力信号の振幅が大
きくなると、閉ループ制御回路の制御速度が高くなるよ
うに、閉ループ制御回路の制御速度を変化させるステッ
プとを有する。これにより、自動利得制御装置内のアナ
ログ／デジタル変換器が飽和する可能性を低減できる
【図１】本発明を適用した自動利得制御装置の具体的な
構成を示すブロック図である。
構成を示すブロック図である。
【図２】本発明を適用した時定数制御を含むデジタル的
に制御される自動利得制御装置の構成をより詳細に示す
ブロック図である。
に制御される自動利得制御装置の構成をより詳細に示す
ブロック図である。
【図３】時定数とアナログ／デジタル変換器の入力振幅
の関係を示すグラフ図である。
の関係を示すグラフ図である。
２１ アンテナ、２２ 高周波信号、２３ ダウンコン
バータ、２４ 電圧制御増幅器入力信号、２５ 電圧制
御増幅器、２６ アナログ利得制御信号、２７アナログ
電圧制御増幅器出力信号、２８ アナログ／デジタル変
換器、２９ デジタル電圧制御増幅器出力信号、３０
絶対値判定器、３１ 振幅信号、３２加算器、３３ 基
準振幅信号、３４ 誤差信号、３５ 乗算器、３６ 換
算係数、３７ 換算誤差係数、３９ デジタル利得制御
信号、４０ レジスタ、４１加算器、４２ デジタル−
アナログ変換器
バータ、２４ 電圧制御増幅器入力信号、２５ 電圧制
御増幅器、２６ アナログ利得制御信号、２７アナログ
電圧制御増幅器出力信号、２８ アナログ／デジタル変
換器、２９ デジタル電圧制御増幅器出力信号、３０
絶対値判定器、３１ 振幅信号、３２加算器、３３ 基
準振幅信号、３４ 誤差信号、３５ 乗算器、３６ 換
算係数、３７ 換算誤差係数、３９ デジタル利得制御
信号、４０ レジスタ、４１加算器、４２ デジタル−
アナログ変換器
フロントページの続き
(72)発明者 ビルトゥハーゲン、イエンス
ドイツ連邦共和国 70327 シュトゥット
ゥガルト ハインリッヒ ヘルツ シュト
ラーセ １ ソニー インターナショナル
（ヨーロッパ） ゲゼルシャフト ミッ
ト ベシュレンクテル ハフツング アド
バンスド テクノロジー センター シュ
トゥットゥガルト内
(72)発明者 メルクレ、カルステン
ドイツ連邦共和国 70327 シュトゥット
ゥガルト ハインリッヒ ヘルツ シュト
ラーセ １ ソニー インターナショナル
（ヨーロッパ） ゲゼルシャフト ミッ
ト ベシュレンクテル ハフツング アド
バンスド テクノロジー センター シュ
トゥットゥガルト内
(72)発明者 シッル ディートマール
ドイツ連邦共和国 70327 シュトゥット
ゥガルト ハインリッヒ ヘルツ シュト
ラーセ １ ソニー インターナショナル
（ヨーロッパ） ゲゼルシャフト ミッ
ト ベシュレンクテル ハフツング アド
バンスド テクノロジー センター シュ
トゥットゥガルト内
(72)発明者 ネートリングス ロルフ
ドイツ連邦共和国 70327 シュトゥット
ゥガルト ハインリッヒ ヘルツ シュト
ラーセ １ ソニー インターナショナル
（ヨーロッパ） ゲゼルシャフト ミッ
ト ベシュレンクテル ハフツング アド
バンスド テクノロジー センター シュ
トゥットゥガルト内
(72)発明者 岡信 大和
東京都品川区北品川６−７−35 ソニー株
式会社内
Ｆターム(参考） 5J100 JA01 LA00 LA02 LA07 LA08
LA11 QA01 SA02
Claims (21)
- 【請求項１】 閉ループ制御回路により制御される利得
によって、電圧制御増幅器入力信号を増幅して、電圧制
御増幅器出力信号を生成する電圧制御増幅器と、 上記電圧制御増幅器出力信号の振幅を所定の基準振幅と
比較することにより誤差信号を生成する誤差信号生成手
段と、 上記誤差信号を上記電圧制御増幅器の利得を制御する利
得制御信号に変換するフォワード制御回路と、 上記電圧制御増幅器出力信号の振幅に基づいて、該電圧
制御増幅器出力信号の振幅が大きくなると、上記閉ルー
プ制御回路の制御速度が高くなるように、該閉ループ制
御回路の制御速度を変化させる制御速度変更手段とを備
える自動利得制御装置。 - 【請求項２】 上記誤差信号生成手段は、上記電圧制御
増幅器出力信号の振幅から上記所定の基準振幅を減算
し、又は上記所定の基準振幅から上記電圧制御増幅器出
力信号の振幅を減算することにより上記誤差信号を生成
することを特徴とする請求項１記載の自動利得制御装
置。 - 【請求項３】 上記制御速度変更手段は、上記電圧制御
増幅器出力信号の振幅が大きくなると大きくなる換算係
数を上記誤差信号に乗算する乗算器を備えることを特徴
とする請求項１又は２記載の自動利得制御装置。 - 【請求項４】 上記制御速度変更手段は、上記電圧制御
増幅器出力信号の振幅を所定のブーストオフセットと比
較し、該電圧制御増幅器出力信号の振幅が該ブーストオ
フセットより小さい場合、上記換算係数を初期値に設定
する換算係数決定手段を備えることを特徴とする請求項
３記載の自動利得制御装置。 - 【請求項５】 上記制御速度変更手段は、上記電圧制御
増幅器出力信号の振幅を所定のブーストオフセットと比
較し、該電圧制御増幅器出力信号の振幅が該ブーストオ
フセットを超える場合、上記電圧制御増幅器出力信号の
増大に応じて、上記換算係数を大きくすることを特徴と
する請求項３又は４記載の自動利得制御装置。 - 【請求項６】 上記フォワード制御回路は、上記換算係
数により換算された誤差信号を積分する積分器を備える
ことを特徴とする請求項１乃至５いずれか１項記載の自
動利得制御装置。 - 【請求項７】 上記積分器は、上記誤差信号に正の符号
又は負の符号を付して、前の利得制御値に繰り返し加算
する加算器を備えることを特徴とする請求項６記載の自
動利得制御装置。 - 【請求項８】 アナログ電圧制御増幅器出力信号をデジ
タル電圧制御増幅器出力信号に変換するアナログ／デジ
タル変換器を備える請求項１乃至７いずれか１項記載の
自動利得制御装置。 - 【請求項９】 デジタル利得制御信号をアナログ利得制
御信号に変換するデジタル／アナログ変換器を備える請
求項１乃至８いずれか１項記載の自動利得制御装置。 - 【請求項１０】 上記誤差信号生成手段と、上記フォワ
ード制御回路と、上記制御速度変更手段とは、デジタル
シグナルプロセッサの少なくとも一部として実現されて
いることを特徴とする請求項１乃至９いずれか１項記載
の自動利得制御装置。 - 【請求項１１】 請求項１乃至１０いずれか１項記載の
自動利得制御装置を備える受信装置。 - 【請求項１２】 上記受信装置は、デジタルラジオモン
デアル（Digital Radio Mondiale：ＤＲＭ）、デジタル
オーディオ放送（Digital Audio Broadcasting：ＤＡ
Ｂ）、周波数変調放送及び振幅変調放送のうちの１つの
規格に基づくラジオ放送信号を受信することを特徴とす
る請求項１１記載の受信装置。 - 【請求項１３】 閉ループ制御回路により制御される利
得によって、電圧制御増幅器入力信号を増幅して、電圧
制御増幅器出力信号を生成する電圧制御増幅器の利得を
制御する利得制御方法において、 上記電圧制御増幅器出力信号の振幅を所定の基準振幅と
比較することにより誤差信号を生成するステップと、 上記誤差信号を上記電圧制御増幅器の利得を制御する利
得制御信号に変換するステップと、 上記電圧制御増幅器出力信号の振幅に基づいて、該電圧
制御増幅器出力信号の振幅が大きくなると、上記閉ルー
プ制御回路の制御速度が高くなるように、該閉ループ制
御回路の制御速度を変化させるステップとを有する利得
制御方法。 - 【請求項１４】 上記電圧制御増幅器出力信号の振幅か
ら上記所定の基準振幅を減算し、又は上記所定の基準振
幅から上記電圧制御増幅器出力信号の振幅を減算するこ
とにより上記誤差信号を生成するステップを有する請求
項１３記載の利得制御方法。 - 【請求項１５】 上記電圧制御増幅器出力信号の振幅が
大きくなると大きくなる換算係数を上記誤差信号に乗算
するステップを有する請求項１３又は１４記載の利得制
御方法。 - 【請求項１６】 上記電圧制御増幅器出力信号の振幅を
所定のブーストオフセットと比較し、該電圧制御増幅器
出力信号の振幅が該ブーストオフセットより小さい場
合、上記換算係数を初期値に設定するステップを有する
請求項１５記載の利得制御方法。 - 【請求項１７】 上記電圧制御増幅器出力信号の振幅を
所定のブーストオフセットと比較し、該電圧制御増幅器
出力信号の振幅が該ブーストオフセットを超える場合、
上記電圧制御増幅器出力信号の増大に応じて、上記換算
係数を大きくするステップを有する請求項１５又は１６
記載の利得制御方法。 - 【請求項１８】 上記換算係数により換算された誤差信
号を積分するステップを有する請求項１３乃至１７いず
れか１項記載の利得制御方法。 - 【請求項１９】 上記誤差信号に正の符号又は負の符号
を付して、前の利得制御値に繰り返し加算するステップ
を有する請求項１８記載の利得制御方法。 - 【請求項２０】 アナログ電圧制御増幅器出力信号をデ
ジタル電圧制御増幅器出力信号に変換するステップを有
する請求項１３乃至１９いずれか１項記載の利得制御方
法。 - 【請求項２１】 デジタル利得制御信号をアナログ利得
制御信号に変換するステップを有する請求項１３乃至２
０いずれか１項記載の利得制御方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP01122979.6 | 2001-09-25 | ||
| EP01122979A EP1296449B1 (en) | 2001-09-25 | 2001-09-25 | Automatic gain control |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003152479A true JP2003152479A (ja) | 2003-05-23 |
| JP4274408B2 JP4274408B2 (ja) | 2009-06-10 |
Family
ID=8178723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002279469A Expired - Fee Related JP4274408B2 (ja) | 2001-09-25 | 2002-09-25 | 自動利得制御装置、受信装置及び利得制御方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7433476B2 (ja) |
| EP (1) | EP1296449B1 (ja) |
| JP (1) | JP4274408B2 (ja) |
| DE (1) | DE60131167T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013004149A (ja) * | 2011-06-17 | 2013-01-07 | Panasonic Corp | Ａｐｃ回路、及び光ディスク再生装置 |
| WO2014030460A1 (ja) | 2012-08-20 | 2014-02-27 | ソニー株式会社 | 受信装置及び受信方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60239349D1 (de) * | 2002-12-18 | 2011-04-14 | Texas Instruments Inc | Nachrichtenübertragungsempfänger mit automatischer Verstärkungsregelung |
| US7227916B2 (en) * | 2003-08-26 | 2007-06-05 | Freescale Semiconductor, Inc. | Receiver with automatic gain control that operates with multiple protocols and method thereof |
| US7546400B2 (en) * | 2004-02-13 | 2009-06-09 | International Business Machines Corporation | Data packet buffering system with automatic threshold optimization |
| JP4911088B2 (ja) * | 2008-03-21 | 2012-04-04 | 富士通株式会社 | 無線通信装置および無線通信方法 |
| US8737449B2 (en) | 2008-09-01 | 2014-05-27 | Nxp, B.V. | Frequency hopping receiver circuit |
| ITUA20161628A1 (it) * | 2016-03-14 | 2017-09-14 | St Microelectronics Srl | Ricevitore e corrispondente procedimento |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5050217A (en) * | 1990-02-16 | 1991-09-17 | Akg Acoustics, Inc. | Dynamic noise reduction and spectral restoration system |
| JP3170104B2 (ja) * | 1993-06-04 | 2001-05-28 | 松下電器産業株式会社 | 自動利得制御装置 |
| US5444788A (en) * | 1993-09-03 | 1995-08-22 | Akg Acoustics, Inc. | Audio compressor combining feedback and feedfoward sidechain processing |
| ZA95605B (en) * | 1994-04-28 | 1995-12-20 | Qualcomm Inc | Method and apparatus for automatic gain control and dc offset cancellation in quadrature receiver |
| US5680075A (en) * | 1995-05-31 | 1997-10-21 | Casio Phonemate, Inc. | Digital automatic gain control |
| US5784410A (en) * | 1996-06-03 | 1998-07-21 | Matsushita Electric Industrial Co., Ltd. | Reception automatic gain control system and method |
| US5892834A (en) * | 1997-06-30 | 1999-04-06 | Ford Motor Company | Audio level dynamic range compression |
| US6259391B1 (en) * | 1999-06-18 | 2001-07-10 | Nortel Networks Limited | Analog gain control adjustment using a probabilistic algorithm |
| US7076225B2 (en) * | 2001-02-16 | 2006-07-11 | Qualcomm Incorporated | Variable gain selection in direct conversion receiver |
| US6843597B1 (en) * | 2001-05-15 | 2005-01-18 | Golden Bridge Technology Inc. | Method and apparatus of a fast two-loop automatic gain control circuit |
-
2001
- 2001-09-25 EP EP01122979A patent/EP1296449B1/en not_active Expired - Lifetime
- 2001-09-25 DE DE60131167T patent/DE60131167T2/de not_active Expired - Lifetime
-
2002
- 2002-09-24 US US10/253,323 patent/US7433476B2/en not_active Expired - Fee Related
- 2002-09-25 JP JP2002279469A patent/JP4274408B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013004149A (ja) * | 2011-06-17 | 2013-01-07 | Panasonic Corp | Ａｐｃ回路、及び光ディスク再生装置 |
| WO2014030460A1 (ja) | 2012-08-20 | 2014-02-27 | ソニー株式会社 | 受信装置及び受信方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7433476B2 (en) | 2008-10-07 |
| DE60131167T2 (de) | 2008-08-14 |
| EP1296449B1 (en) | 2007-10-31 |
| JP4274408B2 (ja) | 2009-06-10 |
| EP1296449A1 (en) | 2003-03-26 |
| US20030059065A1 (en) | 2003-03-27 |
| DE60131167D1 (de) | 2007-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2154339C2 (ru) | Устройство для регулирования рабочего диапазона входных сигналов и способ управления рабочим диапазоном цифрового приемника | |
| US4213097A (en) | Hybrid automatic gain control circuit | |
| US7386285B2 (en) | Automatic gain control adaptive for plural modulation schemes | |
| JPH09321559A (ja) | 自動利得制御回路 | |
| KR20190049727A (ko) | 적응 경로를 갖는 다중-경로 아날로그 프론트 엔드 | |
| JP2003152479A (ja) | 自動利得制御装置、受信装置及び利得制御方法 | |
| JP5441817B2 (ja) | 送信回路及び送信方法 | |
| JP4243474B2 (ja) | 自動利得制御装置及び利得制御方法 | |
| JPH06276171A (ja) | デジタル受信機、特に時分割多元接続受信機用の自動利得制御法および該方法を実施する装置 | |
| JP3468264B2 (ja) | オフセット補償回路および方法 | |
| JP2006333111A (ja) | 自動利得制御回路、自動利得制御方法およびバースト受信モデム | |
| JPH11177358A (ja) | Ａｇｃ回路 | |
| JP3902899B2 (ja) | 自動利得調整装置、自動利得調整方法及び記録媒体 | |
| JP3211644B2 (ja) | 自動利得制御回路 | |
| EP0635934B1 (en) | Constant-amplitude wave combination type amplifier | |
| JP3902901B2 (ja) | 自動利得調整装置、自動利得調整方法及び記録媒体 | |
| EP1432122A1 (en) | Gain control unit for controlling two or more amplifiers | |
| JPH1141068A (ja) | ディジタル自動周波数制御回路 | |
| JP2001352245A (ja) | 受信機 | |
| EP1750367B1 (en) | Method and device for automatic gain control with limited jitter | |
| JP4469515B2 (ja) | ディジタルフィルタ | |
| JP2003152540A (ja) | 信号レベル制御装置 | |
| JP2000261340A (ja) | デジタル放送受信機 | |
| JPH09266422A (ja) | 自動利得制御回路 | |
| JPH11215019A (ja) | Ｄｓｐ型受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050908 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081002 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090226 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |