WO2014030460A1 - 受信装置及び受信方法 - Google Patents

受信装置及び受信方法 Download PDF

Info

Publication number
WO2014030460A1
WO2014030460A1 PCT/JP2013/069119 JP2013069119W WO2014030460A1 WO 2014030460 A1 WO2014030460 A1 WO 2014030460A1 JP 2013069119 W JP2013069119 W JP 2013069119W WO 2014030460 A1 WO2014030460 A1 WO 2014030460A1
Authority
WO
WIPO (PCT)
Prior art keywords
amplitude
signal
control unit
frequency signal
intermediate frequency
Prior art date
Application number
PCT/JP2013/069119
Other languages
English (en)
French (fr)
Inventor
洋行 清水
清水　康宏
充 井ヶ田
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to KR20157002732A priority Critical patent/KR20150045427A/ko
Priority to US14/420,591 priority patent/US20150222473A1/en
Priority to EP13830972.9A priority patent/EP2887544A4/en
Priority to CN201380042920.3A priority patent/CN104584426A/zh
Publication of WO2014030460A1 publication Critical patent/WO2014030460A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3809—Amplitude regulation arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
    • H04N21/4382—Demodulation or channel decoding, e.g. QPSK demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52—Automatic gain control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/455—Demodulation-circuits

Definitions

  • the present disclosure relates to a receiving apparatus and a receiving method for receiving a signal such as a broadcast wave, and particularly to a technique for controlling the amplitude of a signal input to a demodulator to an appropriate value.
  • analog / digital (A / D) conversion processing for converting a received analog signal into a digital signal is performed at the stage of demodulation processing for demodulating a received signal.
  • a / D analog / digital
  • high definition of television broadcasting has progressed, and high resolution has been required for A / D converters that perform A / D conversion processing.
  • the high-resolution A / D converter has high sensitivity, so even if a small noise flows or the voltage changes slightly, it may malfunction. In the worst case, the demodulator may be destroyed. End up.
  • the amplitude of the signal output from the high-frequency receiver is the input signal required by the demodulator. There is a possibility of exceeding the allowable amount of amplitude. If the maximum value of the amplitude of the signal output from the high-frequency receiver is larger than the allowable value of the input signal allowed by the demodulator, the performance of the demodulator may deteriorate or the demodulator itself may be destroyed. End up.
  • the signal output from the high frequency receiver is limited to the amplitude desired by the demodulator by the AGC (Automatic Gain Control) control performed from the demodulator to the high frequency receiver. Injected.
  • AGC Automatic Gain Control
  • the limiting function may not be in time, and an amplitude larger than the desired amplitude may be injected transiently.
  • Patent Document 1 discloses a closed loop based on the information on the difference between a voltage control amplifier output signal for performing control for supplying a signal having a constant amplitude to a subsequent circuit such as a demodulation circuit and a predetermined reference amplitude. It is described that the control speed of the control circuit is changed. According to the technique described in Patent Document 1, when the amplitude of the voltage control amplifier output signal is increased, the control speed of the closed loop control circuit is controlled to be increased. As a result, a saturation error does not occur at the rising edge of the signal amplitude, and the possibility that the A / D converter in the subsequent stage is saturated can be reduced.
  • a protective element such as a diode
  • a protective element such as a diode
  • a protective element is arranged between the high-frequency receiver and the input terminal of the demodulator, a component mounted on hardware is added, resulting in an increase in product cost.
  • the present disclosure has been made in view of such a point, and can reliably limit the amplitude of a signal output from a high-frequency receiver within a range of amplitude allowed by a demodulator without adding a new component.
  • the purpose is to do so.
  • the receiving apparatus includes a high-frequency reception processing unit and an amplitude limiting unit, and the configuration and function of each unit are as follows.
  • the high frequency reception processing unit converts the high frequency signal into an intermediate frequency signal or a baseband signal.
  • the amplitude limiting unit is a first amplitude that is an amplitude of the intermediate frequency signal or the baseband signal output from the high frequency reception processing unit, and an amplitude that is allowed in the demodulation unit that demodulates the intermediate frequency signal or the baseband signal. Limit to 2 amplitudes.
  • the receiving method of the present disclosure is performed according to the following procedure.
  • a high frequency signal is converted into an intermediate frequency signal or a baseband signal.
  • the amplitude limiting unit allows the first amplitude which is the amplitude of the intermediate frequency signal or baseband signal output from the high frequency reception processing unit to be an amplitude allowed in the demodulation unit that demodulates the intermediate frequency signal or baseband signal.
  • a second amplitude which is the first amplitude which is the amplitude of the intermediate frequency signal or baseband signal.
  • the amplitude of the intermediate frequency signal or baseband signal input to the demodulator is limited within the range of amplitude allowed by the demodulator.
  • the amplitude of the intermediate frequency signal or the baseband signal input to the demodulation unit is reliably limited within the range of amplitude allowed by the demodulation unit. It is possible to prevent the demodulation performance from being degraded and the demodulator from being destroyed.
  • FIG. 3 is a block diagram illustrating a configuration example of a receiving device according to an embodiment of the present disclosure. It is a block diagram showing an example of composition of a high frequency receiving part by one embodiment of this indication. It is a block diagram showing an example of composition of an amplitude limiting part by one embodiment of this indication.
  • FIG. 3 is a circuit diagram illustrating a circuit configuration example of an amplitude limiting unit according to an embodiment of the present disclosure. It is explanatory drawing which shows the outline
  • FIG. 11 is a block diagram illustrating a configuration example of a receiving device according to a modification example of the present disclosure.
  • FIG. 1 is a block diagram illustrating a configuration example of a receiving device 100 according to the present embodiment.
  • the receiving device 100 includes a high frequency receiving unit 2 that converts a high frequency signal received by the antenna 1 into an intermediate frequency signal (hereinafter referred to as an “intermediate IF signal”), and a TS (Transport Stream) signal by demodulating the intermediate IF signal.
  • a demodulator 3 for outputting and a decoder 4 for decoding the video signal and the audio signal from the TS signal are provided.
  • the receiving device 100 receives a broadcast signal of digital terrestrial television broadcasting is taken as an example, but the present invention is not limited to this.
  • the present invention is also applicable to a receiving apparatus that receives other broadcast waves such as digital satellite broadcast and cable TV broadcast.
  • the receiving apparatus 100 can also be applied to a receiving apparatus that receives signals other than broadcast waves.
  • the high frequency receiving unit 2 includes a high frequency reception processing unit 200 and an amplitude limiting unit 210.
  • the high frequency reception processing unit 200 includes an LNA (low noise amplifier) 21, a band filter 22, a VCO (Voltage Controlled Oscillator) 23, an amplifier 24, a frequency divider 25, a mixer 26, and an amplifier. 27.
  • LNA low noise amplifier
  • VCO Voltage Controlled Oscillator
  • the LNA 21 amplifies the high frequency signal obtained by the antenna 1 (see FIG. 1) and outputs the amplified signal to the band filter 22.
  • the band filter 22 passes only a signal in the vicinity of a desired reception frequency to be received and outputs the signal to the mixer 26.
  • the VCO 23 generates a frequency corresponding to a voltage applied from a phase comparator (not shown).
  • the amplifier 24 amplifies the frequency generated by the VCO 23 and inputs it to the frequency divider 25.
  • the frequency divider 25 divides the frequency generated by the VCO 23 and amplified by the amplifier 24 into 1 / N and outputs the result.
  • the mixer 26 mixes the frequency input from the frequency divider 25 and the frequency of the received signal that has passed through the band-pass filter 22 to generate an intermediate IF signal, and outputs the generated intermediate IF signal to the amplifier 27.
  • the amplifier 27 amplifies the intermediate IF signal and outputs it to the amplitude limiter 210.
  • FIG. 3 is a principle diagram illustrating an outline of the function of the amplitude limiting unit 210.
  • the amplitude limiting unit 210 includes a gain control unit 210G that amplifies the gain of the input intermediate IF signal to a predetermined level, and an attenuation control unit 210D that attenuates the intermediate IF signal amplified by the gain control unit 210G.
  • the gain control unit 210G has an amplifier unit Ap including an operational amplifier.
  • Amplifier unit Ap is input via a negative input resistance R IM is input via a feedback gain setting unit GS M to set the gain of the signal having an amplitude of minus direction, the plus-side input resistance R IP , and a feedback gain setting unit GS P for setting the gain of the signal having an amplitude of plus direction.
  • Feedback gain setting unit GS M and the feedback gain setting unit GS P is configured as a variable resistor.
  • Gain of the signal having an amplitude of the negative direction is determined by the negative input resistor R IM and feedback gain setting unit GS M, the gain of the signal having an amplitude of plus direction, feedback gain setting and the positive input resistor R IP It is determined by the Department GS P.
  • a minus-side output resistor ROM is connected to the tip of a terminal that outputs a signal having an amplitude in the minus direction
  • a plus-side output resistor is connected to the tip of a terminal that outputs a signal having an amplitude in the plus direction.
  • ROP is connected.
  • a signal transmission path passing through the negative output resistance R OM, and the transmission path of the signal passing through the positive output resistance R OP, is connected to the partial pressure attenuation section DS.
  • the partial pressure attenuation unit DS is configured as a variable resistor, and the other end is grounded.
  • the gain amplified by the gain controller 210G is attenuated to a level suitable for the amplitude tolerance of the A / D converter 31 (see FIG. 1) in the demodulator 3 by the voltage dividing attenuator DS configured in this way. Is done.
  • FIG. 4 illustrates only the configuration of each unit that determines the gain or attenuation amount of a signal having a negative amplitude among the configurations shown as the principle diagram in FIG. 3, and the signal having a positive amplitude.
  • the configuration for determining the gain or attenuation is not shown.
  • the gain control unit 210G has an operational amplifier 211, and a negative input terminal of the operational amplifier 211 is connected to a signal input terminal IN via an input resistor 212. Is connected.
  • the intermediate IF signal output from the high frequency reception processing unit 200 (see FIG. 2) is input to the input terminal IN.
  • a resistor 213, a resistor 214, and a resistor 215 as feedback resistors are connected in parallel to each other.
  • a switch 216, a switch 217, and a switch 218 Connected to the resistor 213, the resistor 214, and the resistor 215 are a switch 216, a switch 217, and a switch 218 that switch the connection of the resistors on and off.
  • These resistors 213 to 215 and switches 216 to 218 form the feedback gain setting unit GS M shown in FIG.
  • the resistors 213, 214, and 215 have feedback resistance values of R G1 , R G2 , and R G3 , respectively.
  • a control unit 210C including a CPU (Central Processing Unit) or the like.
  • the gain of the operational amplifier 211 in a state where the switch 216 is turned on and the resistor 213 (feedback resistance value R G1 ) is selected can be obtained by a calculation formula of feedback resistance value R G1 / input resistance value R IN .
  • a reference DC power source 220 voltage Vdc is connected. Further, between the input resistor 219 and the positive input terminal of the operational amplifier 211, a bypass of a resistance value R BPS (hereinafter also referred to as “bypass resistance value R BP ”) having one end installed in the ground potential portion (GND).
  • R BPS resistance value R BPS
  • a resistor 221 is connected via the switch 222. The on / off control of the switch 222 is also performed by the control unit 210C.
  • the DC voltage Vdc of the reference DC power supply 220 is generated by dividing the power supply voltage Vcc of the receiving apparatus 100, and is generally set to a voltage lower than the power supply voltage Vcc.
  • the terminal voltage at the positive side minus terminal of the operational amplifier 211 is always set when the circuit is activated.
  • the value is less than the DC voltage Vdc.
  • the terminal voltage (DC bias voltage) at the plus side minus terminal of the operational amplifier 211 can be set to a value smaller than the DC voltage Vdc.
  • the attenuation controller 210D has a DC resistor 223 connected to the output terminal of the operational amplifier 211 of the gain controller 210G. Further, a voltage dividing resistor 225 selectively connected to GND via the switch 224, a voltage dividing resistor 227 selectively connected to GND via the switch 226, and selectively connected to GND via the switch 228. And a voltage dividing resistor 229 connected thereto.
  • the voltage dividing resistor 225, the voltage dividing resistor 227, and the voltage dividing resistor 229 are assumed to have voltage dividing resistance values of R D1 , R D2 , and R D3 , respectively.
  • the voltage dividing resistor 225, the voltage dividing resistor 227, the voltage dividing resistor 229, the switch 224, the switch 226, and the switch 228 form the voltage dividing attenuation unit DS shown in FIG.
  • On / off control of the switch 224, the switch 226, and the switch 228 is performed by the control unit 210C.
  • the intermediate IF signal whose gain is controlled by the gain control unit 210G is input to the attenuation control unit 210D.
  • the attenuation amount (voltage division ratio) of the signal attenuated by the attenuation control unit 210D is the resistance of the resistance in the connection state among the voltage dividing resistor 225, the voltage dividing resistor 227, and the voltage dividing resistor 229 constituting the voltage dividing attenuation unit DS.
  • a combined resistance value RD N ( "N" is a natural number) is determined by the ratio of the DC resistance R D of the DC resistance.
  • the amount of attenuation in a state where the switch 224 is turned on and the voltage dividing resistor 225 (voltage dividing resistance value R D1 ) is selected is the calculation of the resistance value R D1 / (resistance value R D + resistance value R D1 ). It is calculated by the formula.
  • the amount of signal attenuation (the upper limit value of the voltage appearing at the output terminal OT) is determined. ) Can be set to any value.
  • the attenuation amount in the attenuation control unit 210D the amplitude of the signal input to the A / D converter 31 (see FIG. 1) in the demodulation unit 3 connected to the subsequent stage is changed to the A / D converter 31. It is possible to keep the amplitude within the allowable amplitude value range.
  • Attenuating the signal by the attenuation control unit 210D limits the amplitude of the intermediate IF signal superimposed on the DC voltage output from the operational amplifier 211.
  • the gain control unit 210G amplifies the amount corresponding to this attenuation.
  • the level of the intermediate IF signal can be made constant.
  • the DC bias voltage Vdc ⁇ the divided resistance value R D DC voltage obtained by N / (DC resistance value R D + voltage dividing resistance value R DN ) and feedback resistance value R GN / input resistance value R IN ⁇ voltage dividing resistance value R DN / (DC resistance value R D + min
  • the dynamic range of the output voltage can be set to a desired range by a combination of AC gains determined by the piezoresistance value R DN ).
  • the amplitude limiting unit 210 switches the switch SW I and the switch SW O so that the attenuation amount A, the attenuation amount B, and the attenuation amount C having different values are allowed by the demodulator 3 in the subsequent stage. It is possible to switch freely according to the amplitude value.
  • an option of “no restriction” may be selected. For example, to allow the selection of "No limit” in the configuration shown in Figure 4, an additional resistor further one in parallel with the feedback gain setting unit GS M is connected to it, the attenuation control unit 210D All switches 224, 226, 228 are turned off.
  • the high frequency reception processing unit 200 of the receiving device 100 is smaller than the allowable amplitude value of the demodulation unit 3, the high frequency reception processing unit 200 and the demodulation unit 3 The connection between them can be optimally constructed.
  • the power supply voltage Vcc of the receiving apparatus 100 can be input to the A / D converter 31 only by changing the attenuation amount setting. Can be within the range of the allowable amplitude value. This eliminates the need to manufacture a plurality of types of receiving circuits (increase the number of circuit models) in accordance with the type of power supply voltage Vcc of the receiving apparatus 100.
  • the operational amplifier 211 itself in the gain control unit 210G has a dynamic range, when a voltage exceeding the dynamic range is applied, the output voltage of the operational amplifier 211 is saturated. That is, even when a high voltage is instantaneously input to the input terminal IN due to noise mixing or the like, the voltage of the signal output from the operational amplifier 211 is always a value within the dynamic range of the operational amplifier. Thereby, it is possible to reliably prevent a voltage exceeding the absolute maximum rated voltage of the A / D converter 31 from being applied to the input terminal of the A / D converter 31 in the subsequent stage.
  • the bypass resistor 221 of the gain control unit 210G is controlled to be turned on when the receiving device 100 is activated, the DC bias voltage at the time of circuit activation is always less than the DC voltage Vdc. It becomes the value of.
  • the voltage appearing at the output terminal of the operational amplifier 211 can be kept low even during a period in which the terminal voltage at the positive input terminal of the operational amplifier 211 and the voltage appearing at the output terminal of the operational amplifier 211 do not match when the circuit is activated. It becomes.
  • the present invention is not limited to this.
  • the gain control unit 210G and the attenuation control unit may be disconnected.
  • the output terminal OT becomes the ground potential in a DC manner.
  • the attenuation amount can be dynamically set in the time direction such that the attenuation amount that is attenuated by the amplitude limiter 210 is increased when the circuit is activated, and the attenuation amount is decreased during normal operation after the activation operation is completed. May be. Even if comprised in this way, the effect equivalent to the effect acquired by embodiment mentioned above can be acquired.
  • the present invention is not limited to this.
  • a plurality of so-called limiter circuits may be provided according to the number of attenuations to be set, and these may be switched.
  • the present invention is not limited thereto. It is not something. You may apply to the structure which receives satellite digital broadcasting etc. by a direct conversion system.
  • FIG. 6 is a block diagram showing a configuration example of the high-frequency receiving unit 2 ⁇ in the case of performing detection by the direct conversion method.
  • the high frequency receiving unit 2 ⁇ includes a high frequency reception processing unit 200 ⁇ , an amplitude limiting unit 210I, and an amplitude limiting unit 210Q.
  • the high frequency reception processing unit 200 ⁇ includes an LNA 41, a VCO 42, an amplifier 43, a frequency divider 44, a phase shifter 45, mixers 46 and 37, amplifiers 48 and 41, bandpass filters 49 and 42, and an amplifier. 50 and 53.
  • the LNA 41 amplifies the high frequency signal obtained by the antenna 1 (see FIG. 1) and outputs it to the mixers 46 and 37.
  • the VCO 42 generates a frequency corresponding to a voltage applied from a phase comparator (not shown).
  • the amplifier 53 amplifies the frequency generated by the VCO 42 and inputs it to the frequency divider 44.
  • the frequency divider 44 divides the frequency generated by the VCO 42 and amplified by the amplifier 53 into 1 / N and outputs the result.
  • the phase shifter 45 generates two output signals (phase-shifted signals) that are orthogonal to each other, and supplies the output signals to the mixer 46 and the mixer 47.
  • the mixer 46 mixes the received signal amplified by the LNA 41 and the signal output from the phase shifter 45 to generate an I signal and outputs it to the amplifier 48.
  • the mixer 47 mixes the reception signal amplified by the LNA 41 and the signal output from the phase shifter 45 to generate a Q signal and outputs the Q signal to the amplifier 51.
  • the I signal amplified by the amplifier 48 is limited to a predetermined frequency band by passing through the band filter 49, is then amplified by the amplifier 50, and is supplied to the amplitude limiter 210 ⁇ / b> I.
  • the Q signal amplified by the amplifier 51 is limited to a predetermined frequency band by passing through the band filter 52, is then amplified by the amplifier 53, and is supplied to the amplitude limiter 210Q. Since the functions of the amplitude limiting unit 210I and the amplitude limiting unit 210Q are the same as those of the amplitude limiting unit 210 described above, description thereof is omitted here.
  • this indication can also take the following structures.
  • a high frequency reception processing unit that converts a high frequency signal into an intermediate frequency signal or a baseband signal;
  • a first amplitude that is the amplitude of the intermediate frequency signal or baseband signal output from the high frequency reception processing unit is a second amplitude that is allowed in a demodulation unit that demodulates the intermediate frequency signal or baseband signal.
  • a receiving device including an amplitude limiting unit that limits the amplitude.
  • the demodulation unit includes an analog / digital conversion unit that converts the intermediate frequency signal or the baseband signal into a digital signal, and the second amplitude is an amplitude allowed in the analog / digital conversion unit.
  • the reception device includes an attenuation control unit that controls the magnitude of the second amplitude by switching at least two attenuation amounts having different values.
  • the amplitude control unit controls the gain of the intermediate frequency signal or baseband signal output from the high frequency reception processing unit, and attenuates the intermediate frequency signal or baseband signal whose gain is controlled.
  • the receiving apparatus according to any one of (1) to (3), further including a gain control unit that outputs to the control unit.
  • the gain control unit includes an operational amplifier to which the intermediate frequency signal or the baseband signal is input, and an excessive output portion of the first amplitude that exceeds a saturated output voltage of the operational amplifier is the saturated output.
  • the receiving device according to any one of (1) to (4), which is limited to a value within a voltage range.
  • the attenuation control unit includes a DC resistance connected to the output terminal of the operational amplifier of the gain control unit, between the DC resistance and the output terminal of the intermediate frequency signal or the baseband signal, and a ground potential unit. And at least two voltage dividing resistors that are selectively connected to each other, and the amount of attenuation that controls the magnitude of the second amplitude depends on whether or not the at least two voltage dividing resistors are selected.
  • the receiving device according to (5), which is controlled.
  • a control unit is further provided, and the gain control unit includes an input resistor connected between an input terminal to which the intermediate frequency signal or the baseband signal is input and a negative output terminal of the operational amplifier, and the operational amplifier. And at least two gain control resistors that are selectively connected between the negative side input terminal and the output terminal of the operational amplifier, and the control unit selects or does not select the at least two gain control resistors.
  • the receiving apparatus according to any one of (1) to (6), wherein the gain control amount is controlled by controlling the gain.
  • a bypass resistor is selectively connected between the reference DC power source connected to the negative input terminal of the operational amplifier and the negative input terminal so as to selectively switch connection / disconnection with the ground potential section.
  • the receiving device according to any one of (5) to (7), wherein the control unit sets the bypass resistor in a connected state when the receiving device is activated.
  • An open / close switch that switches a connection state between the gain control unit and the attenuation control unit,
  • the controller according to any one of (1) to (7), wherein when the receiver is activated, the controller performs control to turn off the open / close switch in a state where the connection state of the bypass resistor is switched to connection. .
  • Receiver 200 ... High frequency reception processing unit 210 ... Amplitude limiting unit 210C ... Control unit 210D ... Attenuation control unit 210G ... Gain controller, 210I ... Amplitude limiter, 210Q ... Amplitude limiter, 211 ... Operational amplifier, 212 ... Input resistance, 213 to 215 ... Resistance, 216 to 218 ... Switch, 219 ... Input resistance, 220 ... Reference Flow supply, 221 ... bypass resistor, 222 ... switch, 223 ... DC resistance, 224 ... switch, 225 ... dividing resistors, 226 ... switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Circuits Of Receivers In General (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

【課題】新たに部品を追加することなく、高周波受信機から出力される信号の振幅を、復調器で許容される振幅の範囲内に確実に制限できるようにする。 【解決手段】高周波受信処理部が高周波信号を中間周波信号又はベースバンド信号に変換し、振幅制限部が、高周波受信処理部から出力された中間周波信号又はベースバンド信号の振幅である第１の振幅を、中間周波信号又はベースバンド信号を復調する復調部において許容される振幅である第２の振幅に制限する。

Description

受信装置及び受信方法
　本開示は、放送波などの信号を受信する受信装置及び受信方法に関し、特に、復調器に入力される信号の振幅を適正なものに制御する技術に関する。
　従来、テレビジョン受像機等の受信装置では、受信信号の復調を行う復調処理の段階で、受信したアナログの信号をデジタルの信号に変換するアナログ／デジタル（Ａ／Ｄ）変換処理が行われる。近年ではテレビジョン放送の高精細化が進んでおり、Ａ／Ｄ変換処理を行うＡ／Ｄ変換器には、高い分解能が要求されてきている。高分解能のＡ／Ｄ変換器はその感度も高くなっているため、小さなノイズが流入したり電圧がわずかに変化しただけでも、誤動作することがあり、最悪の場合には復調器を破壊させてしまう。
　また、近年のＩＣ（Integrated Circuit）の微細化に伴い、Ａ／Ｄ変換器の電源においても省電力が求められるようになっている。Ａ／Ｄ変換器の電源電圧が低くなることによっても、Ａ／Ｄ変換器の感度は上がるため、ノイズの混入や電流の流入に対する耐性もその分だけ弱くなってしまう。このため、増幅器内のＡ／Ｄ変換器が要求する入力信号の振幅仕様も小さくなる（許容入力電圧範囲が狭くなる）傾向がある。
　このような入力信号の振幅許容量の小さい復調器と、振幅の大きい高周波信号を扱う高周波受信機とを接続する場合、高周波受信機から出力される信号の振幅が、復調器が要求する入力信号の振幅許容量を超えたものとなる可能性がある。高周波受信機の出力する信号の振幅の最大値が復調器の許容する入力信号の振幅許容値よりも大きい場合は、復調器の性能が低下したり、復調器自体が破壊される懸念が生じてしまう。
　通常であれば、復調器から高周波受信機に対して行なわれるＡＧＣ（Automatic Gain Control）制御により、高周波受信機から出力される信号は、復調器の所望する振幅まで制限された状態で復調器に注入される。しかし、ＡＧＣの状態遷移が、高周波受信機の出力振幅の状態遷移よりも遅い場合には、制限機能が間に合わず、過渡的に所望の振幅より大きい振幅を注入してしまう場合がある。
　例えば特許文献１には、復調回路等の後段の回路に一定の振幅を有する信号を供給するための制御を行う電圧制御増幅器出力信号の振幅と、所定の基準振幅と差の情報基づいて、閉ループ制御回路の制御速度を変化させることが記載されている。特許文献１に記載の技術によれば、電圧制御増幅器出力信号の振幅が大きくなると、閉ループ制御回路の制御速度が速くなるように制御される。これにより、信号振幅の立ち上がりにおける飽和誤差が起こらなくなるため、後段のＡ／Ｄ変換器が飽和する可能性を低減することができる。
特開２００３－１５２４７９号公報
　ところが、特許文献１に記載された自動利得制御を行う場合は、電圧制御増幅器出力信号の振幅が大きくなった段階で閉ループ制御回路の制御速度の制御が開始されるため、瞬間的に混入されるノイズ等の影響を防ぎきることができない。つまり、このようなフィードバック制御では、Ａ／Ｄ変換器の絶対最大定格を超える電圧がＡ／Ｄ変換器に印加され
る可能性をゼロにできない。
　また、高周波受信機と復調器の入力端子との間に、ダイオード等の保護素子を配置することによって、復調器にノイズ等が混入することによる復調器の誤動作や破壊を防ぐことも行われている。ところが、高周波受信機と復調器の入力端子との間に保護素子を配置する場合は、ハードウェアに実装される部品が追加されることになるため、製品コストが増大してしまう。
　本開示はかかる点に鑑みてなされたものであり、新たに部品を追加することなく、高周波受信機から出力される信号の振幅を、復調器で許容される振幅の範囲内に確実に制限できるようにすることを目的とする。
　本開示の受信装置は、高周波受信処理部と、振幅制限部とを備える構成とし、各部の構成及び機能を次のようにする。高周波受信処理部は、高周波信号を中間周波信号又はベースバンド信号に変換する。振幅制限部は、高周波受信処理部から出力された中間周波信号又はベースバンド信号の振幅である第１の振幅を、中間周波信号又はベースバンド信号を復調する復調部において許容される振幅である第２の振幅に制限する。
　また、本開示の受信方法は、次の手順で行う。まず、高周波信号を中間周波信号又はベースバンド信号に変換する。続いて、振幅制限部は、高周波受信処理部から出力された中間周波信号又はベースバンド信号の振幅である第１の振幅を、中間周波信号又はベースバンド信号を復調する復調部において許容される振幅である第２の振幅に制限する。
　以上のように受信装置を構成し、受信処理を行うことで、復調部に入力される中間周波信号又はベースバンド信号の振幅が、復調部で許容される振幅の範囲内に制限される。
　本開示の受信装置及び受信方法によれば、復調部に入力される中間周波信号又はベースバンド信号の振幅が、復調部で許容される振幅の範囲内に確実に制限されるため、復調部の復調性能の低下や、復調器が破壊されてしまうことを防ぐことができる。
本開示の一実施形態による受信装置の構成例を示すブロック図である。 本開示の一実施形態による高周波受信部の構成例を示すブロック図である。 本開示の一実施形態による振幅制限部の構成例を示すブロック図である。 本開示の一実施形態による振幅制限部の回路構成例を示す回路図である。 本開示の一実施形態による振幅制限部の機能の概要を示す説明図である。 本開示の変形例による受信装置の構成例を示すブロック図である。
　本開示の一実施形態に係る回路基板の一例を、図面を参照しながら下記の順で説明する。ただし、本開示は下記の例に限定されない。１．受信装置の構成例２．高周波受信部の構成例３．振幅制限部の構成例４．各種変形例
＜１．受信装置の構成例＞
　まず、本開示の一実施形態に係る受信装置について、図１を参照して説明する。図１は
、本実施の形態による受信装置１００の構成例を示すブロック図である。受信装置１００は、アンテナ１が受信した高周波信号を中間周波信号（以下、「中間ＩＦ信号」と称する）に変換する高周波受信部２と、中間ＩＦ信号を復調してＴＳ（Transport Stream）信号を出力する復調部３と、ＴＳ信号から映像信号及び音声信号を復号するデコード部４とを備える。
　なお、本実施の形態では受信装置１００が地上デジタルテレビ放送の放送信号を受信する場合を例にあげたが、これに限定されるものではない。デジタル衛星放送やケーブルテレビ放送等の他の放送波を受信する受信装置にも適用可能である。また、受信装置１００は、放送波以外の信号を受信する受信装置にも適用可能である。
＜２．高周波受信部の構成例＞
　次に、高周波受信部２の内部構成例について、図２のブロック図を参照して説明する。本実施の形態の高周波受信部２は、高周波受信処理部２００と、振幅制限部２１０とよりなる。高周波受信処理部２００は、ＬＮＡ（低雑音増幅器）２１と、帯域フィルタ２２と、ＶＣＯ（Voltage Controlled Oscillator:電圧制御発振器）２３と、増幅器２４と、分周器２５と、混合器２６と、増幅器２７とを含む。
　ＬＮＡ２１は、アンテナ１（図１参照）で得られた高周波信号を増幅して帯域フィルタ２２に出力する。帯域フィルタ２２は、受信したい所望の受信周波数近辺の信号だけを通過させて混合器２６に出力する。ＶＣＯ２３は、図示せぬ位相比較器から印加される電圧に応じた周波数を発生させる。増幅器２４は、ＶＣＯ２３で発生された周波数を増幅して分周器２５に入力する。分周器２５は、ＶＣＯ２３で発生されて増幅器２４で増幅された周波数を１／Ｎに分周して出力する。ＶＣＯ２３と増幅器２４と分周器２５とを含むＰＬＬ（Phase-Locked Loop）回路でフィードバック制御が行われることにより、分周器２５から出力される周波数は、受信周波数よりＩＦ周波数分だけ高い周波数となる。
　混合器２６は、分周器２５から入力された周波数と、帯域フィルタ２２を通過した受信信号の周波数とを混合して中間ＩＦ信号を生成し、生成した中間ＩＦ信号を増幅器２７に出力する。増幅器２７は、中間ＩＦ信号を増幅して振幅制限部２１０に出力する。
＜３．振幅制限部の構成例＞
　図３は、振幅制限部２１０の機能の概要を説明する原理図である。振幅制限部２１０は、入力される中間ＩＦ信号の利得を所定のレベルまで増幅させる利得制御部２１０Ｇと、利得制御部２１０Ｇで増幅された中間ＩＦ信号を減衰させる減衰制御部２１０Ｄよりなる。
　利得制御部２１０Ｇは、オペアンプを含むアンプ部Ａｐを有する。アンプ部Ａｐは、マイナス側入力抵抗ＲＩＭを介して入力される、マイナス方向の振幅を有する信号の利得を設定する帰還利得設定部ＧＳＭと、プラス側入力抵抗ＲＩＰを介して入力される、プラス方向の振幅を有する信号の利得を設定する帰還利得設定部ＧＳＰとを備える。帰還利得設定部ＧＳＭ及び帰還利得設定部ＧＳＰは、可変抵抗器として構成される。マイナス方向の振幅を有する信号の利得は、マイナス側入力抵抗ＲＩＭと帰還利得設定部ＧＳＭとによって決定され、プラス方向の振幅を有する信号の利得は、プラス側入力抵抗ＲＩＰと帰還利得設定部ＧＳＰとによって決定される。
　マイナス方向に振幅を有する信号の出力される端子の先には、マイナス側出力抵抗ＲＯＭを接続してあり、プラス方向に振幅を有する信号の出力される端子の先には、プラス側出力抵抗ＲＯＰを接続してある。マイナス側出力抵抗ＲＯＭを通った信号の伝送路と、プラス側出力抵抗ＲＯＰを通った信号の伝送路とは、分圧減衰部ＤＳに接続されている。
　分圧減衰部ＤＳは可変抵抗として構成され、他端を接地させてある。このように構成された分圧減衰部ＤＳによって、利得制御部２１０Ｇで増幅された利得が、復調部３内のＡ／Ｄ変換器３１（図１参照）の振幅許容量に適合したレベルに減衰される。
　次に、振幅制限部２１０の回路構成例について、図４を参照して説明する。なお、図４では、図３に原理図として示した構成のうち、マイナス側の振幅を有する信号の利得または減衰量を決定する各部の構成のみを図示してあり、プラス側の振幅を有する信号の利得または減衰量を決定する構成については、図示を省略している。
　まず、振幅制限部２１０の利得制御部２１０Ｇの構成から説明すると、利得制御部２１０Ｇはオペアンプ２１１を有し、オペアンプ２１１のマイナス側入力端子には、入力抵抗２１２を介して、信号の入力端子ＩＮが接続されている。この入力端子ＩＮには、高周波受信処理部２００（図２参照）から出力された中間ＩＦ信号が入力される。
　オペアンプ２１１のマイナス側入力端子と出力端子との間には、帰還抵抗である抵抗２１３，抵抗２１４，抵抗２１５が、互いに並列に接続されている。抵抗２１３，抵抗２１４，抵抗２１５には、当該抵抗の接続をオン／オフで切り替えるスイッチ２１６，スイッチ２１７，スイッチ２１８が接続されている。これらの抵抗２１３～２１５とスイッチ２１６～２１８とで、図３に示した帰還利得設定部ＧＳＭが形成される。抵抗２１３，抵抗２１４，抵抗２１５は、それぞれＲＧ１，ＲＧ２，ＲＧ３の帰還抵抗値を有するものとする。スイッチ２１６，スイッチ２１７，スイッチ２１８のオン／オフは、ＣＰＵ（Central Processing Unit）等よりなる制御部２１０Ｃによる制御に基づいて切り替えられる。
　オペアンプ２１１の利得は、帰還利得設定部ＧＳＭを構成する抵抗２１３，抵抗２１４，抵抗２１５のうち、接続状態とされた抵抗の合成抵抗値ＲＧＮ（“Ｎ”は自然数）と、入力抵抗の入力抵抗値ＲＩＮとの比で決定される。例えば、スイッチ２１６がオンされて抵抗２１３（帰還抵抗値ＲＧ１）が選択されている状態での、オペアンプ２１１の利得は、帰還抵抗値ＲＧ１／入力抵抗値ＲＩＮの計算式で求められる。
　オペアンプ２１１のプラス側入力端子には、抵抗値ＲＲＥＦの入力抵抗２１９を介して、電圧Ｖｄｃの基準直流電源２２０が接続されている。また、入力抵抗２１９とオペアンプ２１１のプラス側入力端子との間には、一端を接地電位部（ＧＮＤ）に設置させた抵抗値ＲＢＰＳ（以下、「バイパス抵抗値ＲＢＰ」とも称する）のバイパス抵抗２２１が、スイッチ２２２を介して接続されている。このスイッチ２２２のオン／オフ制御も、制御部２１０Ｃによって行われる。なお、基準直流電源２２０の直流電圧Ｖｄｃは、受信装置１００の電源電圧Ｖｃｃを分圧して生成されるものであり、一般的には電源電圧Ｖｃｃよりも低い電圧に設定される。
　スイッチ２２２がオフされている場合は、オペアンプ２１１のプラス側入力端子には、直流電圧Ｖｄｃ×１／抵抗値ＲＲＥＦの直流バイアス電圧が印加される。一方、スイッチ２２２がオンされている場合は、オペアンプ２１１のプラス側入力端子には、直流電圧Ｖｄｃ×バイパス抵抗値ＲＢＰＳ／（抵抗値ＲＲＥＦ＋バイパス抵抗値ＲＢＰＳ）の直流バイアス電圧が印加される。オペアンプ２１１のマイナス側入力端子に信号が入力されていない場合は、これらのうちいずれかの電圧がオペアンプ２１１の出力端子に現れる。つまり、オペアンプ２１１の出力端子からは、オペアンプ２１１のプラス側入力端子に印加される直流バイアス電圧を中心としてプラスまたはマイナス方向に振れる交流信号が出力されることになる。
　ここで、バイパス抵抗２２１のバイパス抵抗値ＲＢＰＳを、以下の式１を満たす値に設定することで、バイパス抵抗２２１が選択された場合におけるオペアンプ２１１のプラス入力端子の端子電圧を、直流電圧Ｖｄｃ未満の値とすることができる。
　電源電圧Ｖｃｃ×バイパス抵抗値ＲＢＰＳ／（バイパス抵抗値ＲＢＰＳ＋抵抗値ＲＲＥＦ）…式１
　バイパス抵抗値ＲＢＰＳを上記のように設定した上で、例えば受信装置１００の回路起動時にバイパス抵抗２２１を接続する制御を行うことで、回路起動時にオペアンプ２１１のプラス側マイナス端子における端子電圧は必ず直流電圧Ｖｄｃ未満の値となる。受信装置１００の回路起動時は、受信装置１００を構成する各回路に流れる電流が小さく、各回路の入力端子に誘起される電圧も高くなる傾向にある。本開示によれば、このような状態においても、オペアンプ２１１のプラス側マイナス端子における端子電圧（直流バイアス電圧）を、直流電圧Ｖｄｃより小さい値とすることができる。バイパス抵抗２２１を接続する制御は、回路起動時から所定の時間経過後や、回路の立ち上がりが安定した後に解除するものとする。
　次に、減衰制御部２１０Ｄについて説明する。減衰制御部２１０Ｄは、利得制御部２１０Ｇのオペアンプ２１１の出力端子に接続された直流抵抗２２３を有する。さらに、スイッチ２２４を介してＧＮＤに選択的に接続される分圧抵抗２２５と、スイッチ２２６を介してＧＮＤに選択的に接続される分圧抵抗２２７と、スイッチ２２８を介してＧＮＤに選択的に接続される分圧抵抗２２９とを有する。分圧抵抗２２５，分圧抵抗２２７，分圧抵抗２２９は、それぞれＲＤ１，ＲＤ２，ＲＤ３の分圧抵抗値を有するものとする。これらの分圧抵抗２２５，分圧抵抗２２７，分圧抵抗２２９とスイッチ２２４，スイッチ２２６，スイッチ２２８とで、図３に示した分圧減衰部ＤＳが形成される。スイッチ２２４，スイッチ２２６，スイッチ２２８のオン／オフ制御は、制御部２１０Ｃによって行われる。
　利得制御部２１０Ｇによって利得が制御された中間ＩＦ信号は、減衰制御部２１０Ｄに入力される。減衰制御部２１０Ｄで減衰される信号の減衰量（分圧比）は、分圧減衰部ＤＳを構成する分圧抵抗２２５，分圧抵抗２２７，分圧抵抗２２９のうち、接続状態とされた抵抗の合成抵抗値ＲＤＮ（“Ｎ”は自然数）と、直流抵抗の直流抵抗値ＲＤとの比で決定される。例えば、スイッチ２２４がオンされて分圧抵抗２２５（分圧抵抗値ＲＤ１）が選択されている状態での減衰量は、抵抗値ＲＤ１／（抵抗値ＲＤ＋抵抗値ＲＤ１）の計算式で求められる。
　つまり、減衰制御部２１０Ｄの分圧減衰部ＤＳを構成する分圧抵抗２２５，分圧抵抗２２７，分圧抵抗２２９の選択／非選択によって、信号の減衰量（出力端子ＯＴに現れる電圧の上限値）を任意の値に設定することができる。減衰制御部２１０Ｄでの減衰量を調整することで、後段に接続される復調部３内のＡ／Ｄ変換器３１（図１参照）に入力される信号の振幅を、Ａ／Ｄ変換器３１の許容振幅値の範囲内のものに抑えることが可能となる。
　減衰制御部２１０Ｄで信号を減衰させることで、オペアンプ２１１から出力される直流電圧に重畳される中間ＩＦ信号の振幅も制限されるが、この減衰分に相当する量を利得制御部２１０Ｇで増幅させることで、中間ＩＦ信号のレベルを一定とすることができる。
　ここまで行った説明から、振幅制限部２１０全体としての伝達特性ＴＣは、以下の式２で求められることが分かる。
　伝達特性ＴＣ＝抵抗値ＲＧ１／入力抵抗値ＲＩＮ×分圧抵抗値ＲＤ１／（直流抵抗値ＲＤ＋分圧抵抗値ＲＤ１）…式２
　すなわち、上述した実施の形態例によれば、直流バイアス電圧Ｖｄｃ×分圧抵抗値ＲＤ
Ｎ／（直流抵抗値ＲＤ＋分圧抵抗値ＲＤＮ）で求められる直流電圧と、帰還抵抗値ＲＧＮ／入力抵抗値ＲＩＮ×分圧抵抗値ＲＤＮ／（直流抵抗値ＲＤ＋分圧抵抗値ＲＤＮ）で求められる交流利得の組み合わせにより、出力電圧のダイナミックレンジを所望の範囲に設定することができる。
　このような振幅制限部２１０による制御の概略を、図５に示す。つまり、本実施の形態例による振幅制限部２１０は、スイッチＳＷＩとスイッチＳＷＯを切り替えることにより、それぞれ値の異なる減衰量Ａ，減衰量Ｂ，減衰量Ｃを、後段の復調部３の許容振幅値に合わせて自由に切り替えることができる。なお、図５に示すように「制限なし」の選択肢も選択できるようにしてもよい。例えば、図４に示した構成で「制限なし」の選択を行えるようにするには、帰還利得設定部ＧＳＭに抵抗をさらに１つ並列で追加してそれを接続させ、減衰制御部２１０Ｄではスイッチ２２４，２２６，２２８をすべてオフにする。このように構成することで、復調部３の許容振幅値よりも受信装置１００の高周波受信処理部２００から出力される信号の振幅が小さい場合にも、高周波受信処理部２００と復調部３との間の接続を最適に構築できるようになる。
　このような減衰量の選択制御が行われることにより、受信装置１００の電源電圧Ｖｃｃがどのような大きさであっても、減衰量の設定を変えるだけで、Ａ／Ｄ変換器３１に入力される振幅を、その許容振幅値の範囲内に収めることができる。これにより、受信装置１００の電源電圧Ｖｃｃの種類に対応させて、受信回路を複数種類製作する（回路のモデル数を増やす）必要がなくなる。
　また、利得制御部２１０Ｇ内のオペアンプ２１１自体もダイナミックレンジを有しているため、ダイナミックレンジを超える電圧が印加された場合には、オペアンプ２１１の出力電圧は飽和する。つまり、ノイズの混入等により入力端子ＩＮに瞬間的に高い電圧が入力された場合にも、オペアンプ２１１から出力される信号の電圧は、必ずオペアンプのダイナミックレンジの範囲内の値となる。これにより、後段のＡ／Ｄ変換器３１の入力端子に、Ａ／Ｄ変換器３１の絶対最大定格電圧を超える電圧が印加されてしまうことを確実に防ぐことができる。
　また、上述した実施の形態例によれば、利得制御部２１０Ｇのバイパス抵抗２２１を、受信装置１００の起動時にオンする制御が行われるため、回路起動時における直流バイアス電圧が、必ず直流電圧Ｖｄｃ未満の値となる。これにより、回路起動時の、オペアンプ２１１のプラス側入力端子の端子電圧とオペアンプ２１１の出力端子に現れる電圧とが不一致である期間においても、オペアンプ２１１の出力端子に現れる電圧を低く保つことが可能となる。
＜４．各種変形例＞
　なお、上述した実施の形態では、利得制御部２１０Ｇの帰還抵抗と減衰制御部２１０Ｄの分圧抵抗をそれぞれ３つ設けた例をあげたが、この個数に限定されるものではない。例えばそれぞれ１つのみを設けてもよく、４つ以上の数を設けてもよい。１つのみを設ける場合には、利得制御部２１０Ｇと減衰制御部２１０Ｄの機能を有する回路を、受信装置１００に対して着脱可能に構成し、Ａ／Ｄ変換器３１の振幅許容値に合わせたものを選択できるようにすれば、様々な電源電圧Ｖｃｃにも対応可能となる。
　また、上述した実施の形態では、バイパス抵抗２２１を用いることによって、回路起動時の直流バイアス電圧を直流電圧Ｖｄｃより低くする例をあげたが、これに限定されるものではない。例えば、オペアンプ２１１の出力端子と直流抵抗２２３との間に開閉スイッチを挿入し、回路起動処理の開始から終了時までの間その開閉スイッチをオフにすることで、利得制御部２１０Ｇと減衰制御部２１０Ｄとの接続を切断してもよい。このとき、ス
イッチ２２４，スイッチ２２６，スイッチ２２８のいずれかのスイッチをオンにすれば、出力端子ＯＴが直流的にグランド電位となる。
　また、回路起動時には振幅制限部２１０で減衰させる減衰量を大きくし、起動動作完了後の通常動作時には減衰量を小さくするといったように、減衰量を時間方向に対して動的に設定できるようにしてもよい。このように構成しても、上述した実施の形態で得られる効果と同等の効果を得ることができる。
　また、上述した実施の形態では、オペアンプ２１１のダイナミックレンジを用いて出力電圧の制御を行う例をあげたが、これに限定されるものではない。いわゆるリミッタ回路を設定したい減衰量の数に応じて複数設け、これらを切り替えられるように構成してもよい。
　なお、上述した実施の形態では、受信装置１００のアンテナ１が地上デジタル放送の放送波を受信して、高周波受信処理部２００がスーパーヘテロダイン方式により検波を行う例をあげたが、これに限定されるものではない。ダイレクトコンバージョン方式で衛星デジタル放送等を受信する構成に適用してもよい。
　図６は、ダイレクトコンバージョン方式で検波を行う場合の高周波受信部２αの構成例を示したブロック図である。高周波受信部２αは、高周波受信処理部２００αと、振幅制限部２１０Ｉ及び振幅制限部２１０Ｑとを含む。高周波受信処理部２００αは、ＬＮＡ４１と、ＶＣＯ４２と、増幅器４３と、分周器４４と、移相器４５と、混合器４６及び３７と、増幅器４８及び４１と、帯域フィルタ４９及び４２と、増幅器５０及び５３とを備える。
　ＬＮＡ４１は、アンテナ１（図１参照）で得られた高周波信号を増幅して混合器４６及び３７に出力する。ＶＣＯ４２は、図示せぬ位相比較器から印加される電圧に応じた周波数を発生させる。増幅器５３は、ＶＣＯ４２で発生された周波数を増幅して分周器４４に入力する。分周器４４は、ＶＣＯ４２で発生されて増幅器５３で増幅された周波数を１／Ｎに分周して出力する。移相器４５は、互いに直交する２つの出力信号（位相が９０°ずれた信号）を生成して、混合器４６と混合器４７に供給する。
　混合器４６は、ＬＮＡ４１で増幅された受信信号と、移相器４５から出力された信号とを混合してＩ信号を生成し、増幅器４８に出力する。混合器４７は、ＬＮＡ４１で増幅された受信信号と、移相器４５から出力された信号とを混合してＱ信号を生成し、増幅器５１に出力する。増幅器４８で増幅されたＩ信号は、帯域フィルタ４９を通過することにより所定の周波数帯域に制限された後に増幅器５０で増幅され、振幅制限部２１０Ｉに供給される。増幅器５１で増幅されたＱ信号は、帯域フィルタ５２を通過することにより所定の周波数帯域に制限された後に増幅器５３で増幅され、振幅制限部２１０Ｑに供給される。振幅制限部２１０Ｉ及び振幅制限部２１０Ｑの機能は、上述した振幅制限部２１０と同一であるため、ここでは説明を省略する。
　なお、本開示は以下のような構成も取ることができる。
（１）高周波信号を中間周波信号又はベースバンド信号に変換する高周波受信処理部と、
　前記高周波受信処理部から出力された前記中間周波信号又はベースバンド信号の振幅である第１の振幅を、前記中間周波信号又はベースバンド信号を復調する復調部において許容される振幅である第２の振幅に制限する振幅制限部とを備えた受信装置。
（２）前記復調部は、前記中間周波信号又はベースバンド信号をデジタル信号に変換するアナログ／デジタル変換部を備え、前記第２の振幅は、前記アナログ／デジタル変換部において許容される振幅である（１）に記載の受信装置。

（３）前記振幅制御部は、値の異なる少なくとも２つの減衰量を切り替えることにより前記第２の振幅の大きさを制御する減衰制御部を備える（１）又は（２）に記載の受信装置。
（４）前記振幅制御部は、前記高周波受信処理部から出力された前記中間周波信号又はベースバンド信号の利得を制御して、前記利得が制御された前記中間周波信号又はベースバンド信号を前記減衰制御部に出力する、利得制御部を備える（１）～（３）のいずれかに記載の受信装置。
（５）前記利得制御部は、前記中間周波信号又はベースバンド信号が入力されるオペアンプを備え、前記第１の振幅のうちの、前記オペアンプの飽和出力電圧を超える過大出力部分は、前記飽和出力電圧の範囲内の値に制限される（１）～（４）のいずれかに記載の受信装置。
（６）前記減衰制御部は、前記利得制御部の前記オペアンプの出力端子に接続される直流抵抗と、前記直流抵抗と前記中間周波信号又はベースバンド信号の出力端子との間と、接地電位部との間で、選択的に接続される少なくとも２つの分圧抵抗とを有し、前記第２の振幅の大きさを制御する減衰量は、前記少なくとも２つの分圧抵抗の選択または非選択により制御される（５）に記載の受信装置。
（７）制御部をさらに備え、前記利得制御部は、前記中間周波信号又はベースバンド信号が入力される入力端子と前記オペアンプのマイナス側出力端子との間に接続される入力抵抗と、前記オペアンプのマイナス側入力端子と前記オペアンプの出力端子との間で選択的に接続される、少なくとも２つの利得制御抵抗とを有し、前記制御部は、前記少なくとも２つの利得制御抵抗を選択または非選択させることにより前記利得の制御量を制御する（１）～（６）のいずれかに記載の受信装置。
（８）前記オペアンプのマイナス側入力端子に接続される基準直流電源と、前記マイナス側入力端子との間には、接地電位部との接続・非接続が選択的に切り替えられるバイパス抵抗が接続され、前記制御部は、当該受信装置の起動時に前記バイパス抵抗を接続状態とする（５）～（７）のいずれかに記載の受信装置。
（９）前記利得制御部と前記減衰制御部との接続状態を切り替える開閉スイッチを備え、
　前記制御部は、当該受信装置の起動時には、前記バイパス抵抗の接続状態を接続に切り替えた状態で前記開閉スイッチをオフにする制御を行う（１）～（７）のいずれかに記載の受信装置。
（１０）アンテナが受信した高周波信号を抽出して中間周波信号又はベースバンド信号に変換することと、
　前記中間周波信号又はベースバンド信号の振幅である第１の振幅を、前記中間周波信号又はベースバンド信号を復調する復調部において許容される振幅である第２の振幅に制限することとを含む受信方法。
　１…アンテナ、２…高周波受信部、３…復調部、４…デコード部、２１…ＬＮＡ、２２…帯域フィルタ、２３…ＶＣＯ、２４…増幅器、２５…分周器、２６…混合器、２７…増幅器、３１…Ａ／Ｄ変換器、４１…ＬＮＡ、４２…ＶＣＯ、４３…増幅器、４４…分周器、４５…移相器、４６…混合器、４７…混合器、４８…増幅器、４９…帯域フィルタ、５０…増幅器、５１…増幅器、５２…帯域フィルタ、５３…増幅器、１００…受信装置、２００…高周波受信処理部、２１０…振幅制限部、２１０Ｃ…制御部、２１０Ｄ…減衰制御部、２１０Ｇ…利得制御部、２１０Ｉ…振幅制限部、２１０Ｑ…振幅制限部、２１１…オペアンプ、２１２…入力抵抗、２１３～２１５…抵抗、２１６～２１８…スイッチ、２１９…入力抵抗、２２０…基準直流電源、２２１…バイパス抵抗、２２２…スイッチ、２２３…直流抵抗、２２４…スイッチ、２２５…分圧抵抗、２２６…スイッチ

Claims (10)

  1. 　高周波信号を中間周波信号又はベースバンド信号に変換する高周波受信処理部と、
    　前記高周波受信処理部から出力された前記中間周波信号又はベースバンド信号の振幅である第１の振幅を、前記中間周波信号又はベースバンド信号を復調する復調部において許容される振幅である第２の振幅に制限する振幅制限部とを備えた
    　受信装置。
  2. 　前記復調部は、前記中間周波信号又はベースバンド信号をデジタル信号に変換するアナログ／デジタル変換部を備え、前記第２の振幅は、前記アナログ／デジタル変換部において許容される振幅である
    　請求項１に記載の受信装置。
  3. 　前記振幅制限部は、値の異なる少なくとも２つの減衰量を切り替えることにより前記第２の振幅の大きさを制御する減衰制御部を備える
    　請求項２に記載の受信装置。
  4. 　前記振幅制限部は、前記高周波受信処理部から出力された前記中間周波信号又はベースバンド信号の利得を制御して、前記利得が制御された前記中間周波信号又はベースバンド信号を前記減衰制御部に出力する、利得制御部を備える
    　請求項３に記載の受信装置。
  5. 　前記利得制御部は、前記中間周波信号又はベースバンド信号が入力されるオペアンプを備え、前記第１の振幅のうちの、前記オペアンプの飽和出力電圧を超える過大出力部分は、前記飽和出力電圧の範囲内の値に制限される
    　請求項４に記載の受信装置。
  6. 　前記減衰制御部は、前記利得制御部の前記オペアンプの出力端子に接続される直流抵抗と、前記直流抵抗と前記中間周波信号又はベースバンド信号の出力端子との間と、接地電位部との間で、選択的に接続される少なくとも２つの分圧抵抗とを有し、前記第２の振幅の大きさを制御する減衰量は、前記少なくとも２つの分圧抵抗の選択または非選択により制御される
    　請求項５に記載の受信装置。
  7. 　制御部をさらに備え、
    　前記利得制御部は、前記中間周波信号又はベースバンド信号が入力される入力端子と前記オペアンプのマイナス側出力端子との間に接続される入力抵抗と、前記オペアンプのマイナス側入力端子と前記オペアンプの出力端子との間で選択的に接続される、少なくとも２つの帰還抵抗とを有し、
    　前記制御部は、前記少なくとも２つの帰還抵抗を選択または非選択させることにより前記利得の制御量を制御する
    　請求項６に記載の受信装置。
  8. 　前記オペアンプのマイナス側入力端子に接続される基準直流電源と、前記マイナス側入力端子との間には、接地電位部との接続・非接続が選択的に切り替えられるバイパス抵抗が接続され、
    　前記制御部は、当該受信装置の起動時に前記バイパス抵抗を接続状態とする
    　請求項７に記載の受信装置。
  9. 　前記利得制御部と前記減衰制御部との接続状態を切り替える開閉スイッチを備え、

    　前記制御部は、当該受信装置の起動時には、前記バイパス抵抗の接続状態を接続に切り替えた状態で前記開閉スイッチをオフにする制御を行う
    　請求項７に記載の受信装置。
  10. 　高周波信号を中間周波信号又はベースバンド信号に変換することと、
    　前記中間周波信号又はベースバンド信号の振幅である第１の振幅を、前記中間周波信号又はベースバンド信号を復調する復調部において許容される振幅である第２の振幅に制限することとを含む
    　受信方法。
PCT/JP2013/069119 2012-08-20 2013-07-12 受信装置及び受信方法 WO2014030460A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR20157002732A KR20150045427A (ko) 2012-08-20 2013-07-12 수신 장치 및 수신 방법
US14/420,591 US20150222473A1 (en) 2012-08-20 2013-07-12 Reception device and reception method
EP13830972.9A EP2887544A4 (en) 2012-08-20 2013-07-12 RECEIVING DEVICE AND RECEIVING METHOD
CN201380042920.3A CN104584426A (zh) 2012-08-20 2013-07-12 接收装置与接收方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-181441 2012-08-20
JP2012181441A JP2014039210A (ja) 2012-08-20 2012-08-20 受信装置及び受信方法

Publications (1)

Publication Number Publication Date
WO2014030460A1 true WO2014030460A1 (ja) 2014-02-27

Family

ID=50149773

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/069119 WO2014030460A1 (ja) 2012-08-20 2013-07-12 受信装置及び受信方法

Country Status (7)

Country Link
US (1) US20150222473A1 (ja)
EP (1) EP2887544A4 (ja)
JP (1) JP2014039210A (ja)
KR (1) KR20150045427A (ja)
CN (1) CN104584426A (ja)
TW (1) TW201410022A (ja)
WO (1) WO2014030460A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10181868B2 (en) * 2017-05-31 2019-01-15 Silicon Laboratories Inc. Apparatus for radio-frequency receiver with reduced power consumption and associated methods
JP6993847B2 (ja) * 2017-11-07 2022-01-14 富士フイルムヘルスケア株式会社 超音波撮像装置、超音波プローブ、および、送信装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08214447A (ja) * 1995-02-03 1996-08-20 Nikon Corp 過電圧制限回路及びａ／ｄコンバータ用入力過電圧制限回路
JP2003152479A (ja) 2001-09-25 2003-05-23 Sony Internatl Europ Gmbh 自動利得制御装置、受信装置及び利得制御方法
JP2005123998A (ja) * 2003-10-17 2005-05-12 Murata Mfg Co Ltd 自動利得制御回路
JP2006109154A (ja) * 2004-10-06 2006-04-20 Matsushita Electric Ind Co Ltd 受信装置、通信端末装置及び利得制御方法
JP2006332994A (ja) * 2005-05-25 2006-12-07 Mitsumi Electric Co Ltd 増幅回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57200918U (ja) * 1981-06-18 1982-12-21
US20040029539A1 (en) * 2001-07-27 2004-02-12 Keiichi Sadahiro Receiver
ITVA20040005A1 (it) * 2004-02-06 2004-05-06 St Microelectronics Sa Rete di attenuazione variabile
JP2006033553A (ja) * 2004-07-20 2006-02-02 Nippon Antenna Co Ltd 増幅装置
JP2007151099A (ja) * 2005-10-28 2007-06-14 Seiko Epson Corp 無線通信装置
JP2010171886A (ja) * 2009-01-26 2010-08-05 Asahi Kasei Electronics Co Ltd 電子ボリューム回路
JP2010245666A (ja) * 2009-04-02 2010-10-28 Renesas Electronics Corp 増幅装置およびその制御方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08214447A (ja) * 1995-02-03 1996-08-20 Nikon Corp 過電圧制限回路及びａ／ｄコンバータ用入力過電圧制限回路
JP2003152479A (ja) 2001-09-25 2003-05-23 Sony Internatl Europ Gmbh 自動利得制御装置、受信装置及び利得制御方法
JP2005123998A (ja) * 2003-10-17 2005-05-12 Murata Mfg Co Ltd 自動利得制御回路
JP2006109154A (ja) * 2004-10-06 2006-04-20 Matsushita Electric Ind Co Ltd 受信装置、通信端末装置及び利得制御方法
JP2006332994A (ja) * 2005-05-25 2006-12-07 Mitsumi Electric Co Ltd 増幅回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2887544A4

Also Published As

Publication number Publication date
KR20150045427A (ko) 2015-04-28
TW201410022A (zh) 2014-03-01
EP2887544A4 (en) 2016-04-13
JP2014039210A (ja) 2014-02-27
CN104584426A (zh) 2015-04-29
US20150222473A1 (en) 2015-08-06
EP2887544A1 (en) 2015-06-24

Similar Documents

Publication Publication Date Title
CN103703683B (zh) 接收装置以及增益控制方法
JPH11136154A (ja) 受信装置
US7756499B2 (en) Receiver and amplification-gain controlling device thereof
WO2021147737A1 (en) Receiver circuits with blocker attenuating mixer
JP2002076805A (ja) Ａｇｃ増幅回路及びそれを用いた受信装置
JP2008147808A (ja) ダイバシティアンテナを用いた高周波信号受信部とこれを用いた高周波信号受信装置
WO2014030460A1 (ja) 受信装置及び受信方法
WO2012017627A1 (ja) 高周波受信装置及び無線受信機
US8041322B2 (en) RF receiver device
US9190975B2 (en) Receiver chip with multiple independent loop-through paths
US20030129946A1 (en) Process for controlling the gain of a frequency tuner, and corresponding tuner, in particular for the reception of terrestrial digital television signals
US8817923B2 (en) Digital broadcast receiver
US8237870B2 (en) Receiver system for multiple bandwidth television channels
US7983639B2 (en) RF filter and digital broadcast receiving tuner and RF signal processing device using RF filter
US20120056674A1 (en) Amplification of an Incoming Signal Received Via an Antenna
JP2000224061A (ja) 放送受信機およびクロック動作回路
JPH11355076A (ja) 自動利得制御回路および衛星放送受信チューナ
JP2005094553A (ja) デジタルチューナ
JP2006203530A (ja) デジタル放送受信機
JP2005311775A (ja) 受信機
JP2008263307A (ja) 放送受信装置及び放送受信方法
JP3573616B2 (ja) 自動利得制御装置
JP4312680B2 (ja) Ａｇｃ回路、高周波受信装置
JP2008160788A (ja) 高周波受信装置
JP2013236243A (ja) ゲイン制御回路および受信システム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13830972

Country of ref document: EP

Kind code of ref document: A1

REEP Request for entry into the european phase

Ref document number: 2013830972

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2013830972

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20157002732

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14420591

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE