JP3573616B2 - 自動利得制御装置 - Google Patents
自動利得制御装置 Download PDFInfo
- Publication number
- JP3573616B2 JP3573616B2 JP09873898A JP9873898A JP3573616B2 JP 3573616 B2 JP3573616 B2 JP 3573616B2 JP 09873898 A JP09873898 A JP 09873898A JP 9873898 A JP9873898 A JP 9873898A JP 3573616 B2 JP3573616 B2 JP 3573616B2
- Authority
- JP
- Japan
- Prior art keywords
- gain control
- gain
- control voltage
- voltage
- intermediate frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000003321 amplification Effects 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Circuits Of Receivers In General (AREA)
- Control Of Amplification And Gain Control (AREA)
- Television Receiver Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、デジタル音声放送信号を受信するデジタル音声放送受信機における、ＶＨＦ帯のデジタル音声放送信号を受信するＶＨＦチューナー部とＵＨＦ帯のデジタル音声放送信号を受信するＵＨＦチューナー部とに対する利得制御に関する。
【０００２】
【従来の技術】
ヨーロッパでは、ＶＨＦ帯あるいはＵＨＦ帯の周波数を用いたデジタル音声放送が実用化されている。ＶＨＦ帯あるいはＵＨＦ帯の周波数は、既に、テレビジョン放送に使用されているので、デジタル音声放送には、テレビジョン放送では使用されていない、いわゆる空きチャンネル等の周波数が使用される。
そして、このデジタル音声放送を受信する受信機には、周波数の違いから、ＶＨＦ帯の放送信号を受信するＶＨＦチューナー部とＵＨＦ帯の放送信号を受信するＵＨＦチューナー部とが使用されるが、これらのチューナー部は、それぞれの周波数帯で利得、雑音指数、歪み等の諸特性が所定のレベル以上得られるように設計されるため、利得制御に関する特性が異なっている。
【０００３】
従来のデジタル音声放送受信機を図３、図４を参照して説明する。ここで、図３は、従来の利得制御回路の構成を説明するブロック構成図である。図４は、図３に示す利得制御回路の利得制御特性を説明するための特性図である。
先ず、図３において、ＶＨＦチューナー部１１は、ＶＨＦアンテナ１２に接続されてＶＨＦ帯のデジタル音声放送信号を受信して中間周波信号ＩＦｖを出力する。 同様に、ＵＨＦチューナー部１３は、ＵＨＦアンテナ１４に接続されてＵＨＦ帯のデジタル音声放送信号を受信して中間周波信号ＩＦｕを出力する。ＶＨＦチューナー部１１から出力される中間周波信号ＩＦｖまたはＵＨＦチューナー部１３から出力される中間周波信号ＩＦｕは、切り替えスイッチ１５によっていずれか一方が選択されて中間周波回路部１６に入力される。中間周波回路部１６は、利得制御電圧発生回路１６ａを備えており、この利得制御電圧発生回路１６ａは、入力された中間周波信号ＩＦｖ、またはＩＦｕのレベルに対応した利得制御電圧Ｖａｇｃを発生する。即ち、入力された中間周波信号ＩＦｖ、ＩＦｕのレベルが極めて低いとき、あるいは、中間周波信号ＩＦｖ、ＩＦｕが入力されないときには最大の利得制御電圧Ｖｍａｘ（例えば６Ｖ（ボルト））が発生し、入力される中間周波信号ＩＦｖ、ＩＦｕのレベルが大きくなるに従って利得制御電圧Ｖａｇｃは低くなる。
そして、利得制御電圧発生回路１６ａが出力する利得制御電圧Ｖａｇｃの最小値Ｖｍｉｎは、利得制御電圧発生回路１６ａ自身が有する残留電圧のために、通常１Ｖ〜１．２Ｖ程度になっている。
また、中間周波回路部１６は、図示はしないが、復調回路を備えており、中間周波信号ＩＦｖ、またはＩＦｕを復調して音声信号Ａを出力する。
【０００４】
ＶＨＦチューナー部１１には、入力されたＶＨＦ帯のデジタル音声放送信号の中から受信を希望するデジタル音声放送信号を選択する同調回路（図示せず）、利得制御増幅回路１１ａ、混合器（図示せず）等を備えており、選択されたＶＨＦ帯のデジタル音声放送信号は、混合器で中間周波信号ＩＦｖに周波数変換される。また、ＶＨＦチューナー部１１には、利得制御端１１ｂが備えられており、中間周波回路部１６から出力される利得制御電圧Ｖａｇｃがこの利得制御端１１ｂに入力されることによって利得制御増幅回路１１ａの利得が制御されるようになっている。
一方、ＵＨＦチューナー部１３には、入力されたＵＨＦ帯のデジタル音声放送信号の中から受信を希望するデジタル音声放送信号を選択する同調回路（図示せず）、利得制御増幅回路１３ａ、混合器（図示せず）等を備えており、選択されたＵＨＦ帯のデジタル音声放送信号は、混合器で中間周波信号ＩＦｕに周波数変換される。また、ＵＨＦチューナー部１３には、利得制御端１３ｂが備えられており、中間周波回路部１６から出力される利得制御電圧Ｖａｇｃがこの利得制御端１３ｂに入力されることによって利得制御増幅回路１３ａの利得が制御されるようになっている。
この結果、中間周波回路部１６に入力される中間周波信号ＩＦｖまたはＩＦｕのレベルはほぼ一定となるように制御される。
【０００５】
ここで、ＶＨＦチューナー部１１における利得制御増幅回路１１ａ、及びＵＨＦチューナー部１３における利得制御増幅回路１３ａの利得制御特性を図４で説明する。先ず、図４のカーブＡは、ＶＨＦチューナー部１１における利得制御増幅回路１１ａの利得制御特性を示し、利得制御増幅回路１１ａの利得は、利得制御端１１ｂに加えられる利得制御電圧（横軸）が６Ｖのときに最大の利得（最大利得を基準として０ｄＢで示す）が得られるように設計されている。そして、利得制御電圧を漸次低くするに従って利得は減衰し、利得制御電圧が１Ｖでおよそ４７ｄＢの利得が最大に減衰するようになっている。そして、１Ｖ以下の利得制御電圧では利得減衰量は殆ど変化しない。
一方、ＵＨＦチューナー部１３における利得制御増幅回路１３ａは、図４のカーブＢに示すように、利得制御端１３ｂにおける利得制御電圧（横軸）が２Ｖのときに最大の利得が得られるように設計されている。そして、利得制御電圧が０Ｖのときに利得減衰量がほぼ４０ｄＢとなる。
【０００６】
以上のように、ＶＨＦチューナー部１１における利得制御増幅回路１１ａの利得制御特性とＵＨＦチューナー部１３における利得制御増幅回路１３ａの利得制御特性とが異なって、最大利得時に必要とするＵＨＦチューナー部１３の利得増幅回路１３ａの利得制御電圧（２Ｖ）が、最大利得時に必要とするＶＨＦチューナー部１１の利得制御増幅回路１１ａの利得制御電圧（６Ｖ）の１／３となっている。そこで、ＵＨＦチューナー部１３の利得制御端１３ｂには、中間周波回路１６からの利得制御電圧Ｖａｇｃを分圧して供給するようにしている。
即ち、利得制御電圧Ｖａｇｃは、ＶＨＦチューナー部１１の利得制御端１１ｂに直接供給され、一方、ＵＨＦチューナー部１３の利得制御端１３ｂには抵抗１７、１８によって分圧されて供給される。ここで、Ｖａｇｃの最大電圧は、ほぼ６Ｖであるので、ＵＨＦチューナー部１３の利得制御増幅回路１３ａの最大利得時に必要とする制御電圧２Ｖを得るためには、抵抗１７、１８によって１／３に分圧すればよい。
【０００７】
その結果、利得制御電圧Ｖａｇｃが最大値Ｖｍａｘ（６Ｖ）のときに、利得制御端１３ｂには２Ｖの利得制御電圧が供給されるので、利得制御増幅回路１３ａの利得制御特性は、見かけ上、図４のカーブＣに示すような特性に変換されたことになり、利得制御電圧Ｖａｇｃが最大値Ｖｍａｘ（６Ｖ）で最大利得が得られる。
【０００８】
【発明が解決しようとする課題】
上記の構成によって、中間周波回路部１６の利得制御電圧発生回路１６ａが出力する利得制御電圧Ｖａｇｃが最大のときは、ＶＨＦチューナー部の利得制御増幅回路１１ａまたはＵＨＦチューナー部１３の利得制御増幅回路１３ａを、共に、最大の利得を発生するように動作させることができる。
ところで、利得制御電圧発生回路部１６ａが出力する利得制御電圧Ｖａｇｃの最小値Ｖｍｉｎは、利得制御電圧発生回路１６ａ自身が有する残留電圧のために、通常１Ｖ〜１．２Ｖ以下には低下せず、利得制御電圧発生回路１６ａが出力する利得制御電圧Ｖａｇｃの有効範囲は、図４に示すＤの範囲となる。
そのため、図４から明らかなように、ＶＨＦチューナー部１１の利得制御増幅回路１１ａは、ほぼ４５ｄＢまで減衰させることができるが（カーブＡ参照）、ＵＨＦチューナー部１３の利得制御増幅回路１３ａは、およそ２５ｄＢまでしか減衰させることができない（カーブＣ参照）。
【０００９】
この結果、ＵＨＦ帯のデジタル音声放送信号を受信する場合には、受信信号のレベルが高くなっても利得制御増幅回路１３ａでの利得制御ができなくなり、中間周波回路部１６内の混合器等で大きな歪みを発生するという問題が生じていた。
そこで、本発明は、異なる利得制御特性を有する複数の利得制御増幅回路に共通の利得制御電圧を供給し、しかも、その利得制御電圧の有効変化範囲でそれぞれの利得制御増幅回路が最大の利得から最小の利得まで制御されるようにする。
【００１０】
【課題を解決するための手段】
上記問題を解決するために、本発明の自動利得制御装置は、第一の利得制御増幅回路を有し、第一の周波数帯の放送信号を受信して第一の中間周波信号を出力する第一のチューナー部と、最大利得を与える制御電圧が前記第一の利得制御増幅回路よりも低く設定された第二の利得制御増幅回路を有し、第二の周波数帯の放送信号を受信して第二の中間周波信号を出力する第二のチューナ部と、前記第一の中間周波信号又は前記第二の中間周波信号の強度に応じた利得制御電圧を発生する利得制御電圧発生回路とを備え、前記利得制御電圧が両端間に印加される分圧回路を設け、前記分圧回路は、互いに直列接続された第一の抵抗及び第二の抵抗と、前記第一の抵抗にカソードが接続された整流特性を有する半導体二端子素子とからなり、前記第二の抵抗を接地すると共に、前記半導体二端子素子のアノードに前記利得制御電圧を印加し、前記利得制御電圧によって前記第一の利得制御増幅回路の利得を制御し、前記第一の抵抗と前記第二の抵抗との接続点の電圧によって前記第二の利得制御増幅回路の利得を制御した。
【００１２】
また、本発明自動利得制御装置は、前記半導体二端子素子を、直列接続された複数のダイオードによって構成した。
【００１３】
【発明の実施の形態】
本発明の自動利得制御装置を図１、図２を参照して説明する。ここで、図１は、本発明の自動利得制御装置の構成を説明するブロック構成図である。図２は、図１に示す自動利得制御装置の利得制御特性を説明するための特性図である。
先ず、図１において、第一のチューナー部であるＶＨＦチューナー部１は、ＶＨＦアンテナ２に接続されて、第一の周波数帯の放送であるＶＨＦ帯のデジタル音声放送信号を受信して、第一の中間周波信号である中間周波信号ＩＦｖを出力する。
同様に、第二のチューナー部であるＵＨＦチューナー部３は、ＵＨＦアンテナ４に接続されて第二の周波数帯の放送であるＵＨＦ帯のデジタル音声放送信号を受信して第二の中間周波信号である中間周波信号ＩＦｕを出力する。
ＶＨＦチューナー部１から出力される中間周波信号ＩＦｖまたはＵＨＦチューナー部３から出力される中間周波信号ＩＦＶまたはＩＦｕは、切り替えスイッチ５によっていずれか一方が選択されて中間周波回路部６に入力される。中間周波回路部６は利得制御電圧発生回路６ａを備えており、この利得制御電圧発生回路６ａは、入力された中間周波信号ＩＦｖ、またはＩＦｕのレベルに対応した利得制御電圧Ｖａｇｃを発生する。即ち、入力された中間周波信号ＩＦｖ、ＩＦｕのレベルが極めて低いとき、あるいは、中間周波信号ＩＦｖ、ＩＦｕが入力されないときには最大の利得制御電圧Ｖｍａｘ（例えば６Ｖ）が発生し、入力される中間周波信号ＩＦｖ、ＩＦｕのレベルが大きくなるに従って利得制御電圧Ｖａｇｃは低くなる。そして、利得制御電圧発生回路６ａが出力する利得制御電圧Ｖａｇｃの最低電圧である最小値Ｖｍｉｎは、利得制御電圧発生回路６ａ自身が有する残留電圧のために、通常１Ｖ〜１．２Ｖ程度になっている。
また、中間周波回路部６は、図示はしないが、復調回路を備えており、中間周波信号ＩＦｖ、またはＩＦｕを復調して音声信号Ａを出する。
【００１４】
ＶＨＦチューナー部１には、入力されたＶＨＦ帯のデジタル音声放送信号の中から受信を希望するデジタル音声放送信号を選択する同調回路（図示せず）、第一の利得制御増幅回路１ａ、混合器（図示せず）等を備えており、選択されたＶＨＦ帯のデジタル音声放送信号は、混合器で中間周波信号ＩＦｖに周波数変換される。また、ＶＨＦチューナー部１には、第一の制御端である利得制御端１ｂが備えられており、中間周波回路部６から出力される利得制御電圧Ｖａｇｃがこの利得制御端１ｂに入力されることによって第一の利得制御増幅回路１ａの利得が制御されるようになっている。
一方、ＵＨＦチューナー部３には、入力されたＵＨＦ帯のデジタル音声放送信号の中から受信を希望するデジタル音声放送信号を選択する同調回路（図示せず）、第二の利得制御増幅回路３ａ、混合器（図示せず）等を備えており、選択されたＵＨＦ帯のデジタル音声放送信号は、混合器で中間周波信号ＩＦｕに周波数変換される。また、ＵＨＦチューナー部３には、第二の制御端である利得制御端３ｂが備えられており、中間周波回路部６から出力される利得制御電圧Ｖａｇｃがこの利得制御端３ｂに入力されることによって第二の利得制御増幅回路３ａの利得が制御されるようになっている。
この結果、中間周波回路部６に入力される中間周波信号ＩＦｖ又はＩＦｕのレベルはほぼ一定となるように制御される。
【００１５】
ここで、ＶＨＦチューナー部１における第一の利得制御増幅回路１ａ、及びＵＨＦチューナー部３における第二の利得制御増幅回路３ａの利得制御特性を図２で説明する。
先ず、図２のカーブＡは、図４に示すカーブＡと同じであり、ＶＨＦチューナー部１における第一の利得制御増幅回路１ａの利得制御特性を示し、第一の利得制御増幅回路１ａの利得は、利得制御端１ｂに加えられる利得制御電圧（横軸）が６Ｖのときに最大の利得（最大利得を基準として０ｄＢで示す）が得られるように設計されている。そして、利得制御電圧を漸次低くするに従って利得は減衰し、利得制御電圧が１Ｖでおよそ４７ｄＢの利得が減衰するようになっている。また、１Ｖ以下の利得制御電圧では利得減衰量は殆ど変化しない。
一方、ＵＨＦチューナー部３における第二の利得制御増幅回路３ａは、図２のカーブＢに示すように、利得制御電圧が２Ｖのときに最大の利得が得られるように設計されている。そして、利得制御電圧が０Ｖのときに利得減衰量がほぼ４０ｄＢとなる。図２のカーブＢは図４に示すカーブＢと同じである。
【００１６】
以上のように、ＶＨＦチューナー部１における第一の利得制御増幅回路１ａの利得制御特性とＵＨＦチューナー部３における第二の利得制御増幅回路３ａの利得制御特性とが異なって、最大利得時に必要とするＵＨＦチューナー部３の第二の利得制御増幅回路３ａの利得制御電圧（２Ｖ）が、最大利得時に必要とするＶＨＦチューナー部１の第一の利得制御増幅回路１ａの利得制御電圧（６Ｖ）の１／３となっている。そこで、ＵＨＦチューナー部３の利得制御端３ｂには、中間周波回路部６からの利得制御電圧Ｖａｇｃを分圧して供給するようにしている。
即ち、互いに直列接続された第一の抵抗８及び第二の抵抗９と、第一の抵抗８にカソードが接続された整流特性を有する半導体二端子素子であるダイオード７とからなってその両端間に利得制御電圧Ｖａｇｃが印加される分圧回路を設ける。そして、第二の抵抗９を接地すると共に、ダイオード７のアノードに利得制御電圧Ｖａｇｃを印加してダイオード７によってほぼ一定の電圧を降下させ、そのうえで、第一の抵抗８及び第二の抵抗９によって分圧してからＵＨＦチューナー部３の利得制御端３ｂに供給するようにしている。そして、ダイオード７による降下電圧の大きさは、中間周波回路部６における利得制御電圧発生回路６ａが出力する利得制御電圧Ｖａｇｃの最低電圧Ｖｍｉｎとなるようにダイオード７の数で適宜に設定される。
【００１７】
例えば、利得制御電圧発生回路６ａが出力する利得制御電圧Ｖａｇｃの最低値Ｖｍｉｎを１．２Ｖ、ダイオード７の一個当たりの電圧降下を０．４Ｖと仮定する。従ってダイオード７の使用数は３個となる。
そこで、利得制御電圧発生器６ａからの利得制御電圧Ｖａｇｃが最大値Ｖｍａｘ（６Ｖ）のときは、抵抗８、９全体には４．８Ｖの電圧がかかる。従って、第一の抵抗８と第二の抵抗９との接続点の電圧が２Ｖとなるように第一の抵抗８及び第二の抵抗９の抵抗値を設定しておく。
この状態で、利得制御電圧発生回路６ａからの利得制御電圧が低下して最小値Ｖｍｉｎ（１．２Ｖ）になった場合は、この電圧は殆どダイオード７の電圧降下となる。従って、ダイオード７と第一の抵抗８との接続点における電圧はほぼ０Ｖとなり、ＵＨＦチューナー部３の第二の利得制御端３ｂの電圧は０Ｖとなる。
【００１８】
その結果、利得制御電圧Ｖａｇｃが最大値Ｖｍａｘ（６Ｖ）のときに、ＵＨＦチューナー部３の利得制御端３ｂには２Ｖの利得制御電圧が供給され、利得制御電圧Ｖａｇｃが最小値Ｖｍｉｎ（１．２Ｖ）のときに、ＵＨＦチューナー部３の利得制御端３ｂには０Ｖの利得制御電圧が供給されことになるので、ＵＨＦチューナー部３の第二の利得制御増幅回路３ａの利得制御特性は、見かけ上、図４のカーブＥに示すような特性に変換されたことになり、利得制御電圧Ｖａｇｃが最大値Ｖｍａｘ（６Ｖ）で最大利得が得られ、利得制御電圧Ｖａｇｃが最小値Ｖｍｉｎ（１．２Ｖ）のとき最大の減衰量（ほぼ４０ｄＢ）が得られる。したがって、それぞれの利得制御増幅回路が、利得制御電圧の有効変化範囲で最大の利得から最小の利得まで制御することができる。
【００１９】
【発明の効果】
以上のように本発明の自動利得制御装置は、互いに直列接続された第一の抵抗及び第二の抵抗と、第一の抵抗にカソードが接続された整流特性を有する半導体二端子素子とからなってその両端間に利得制御電圧が印加される分圧回路を設け、第二の抵抗を接地すると共に、半導体二端子素子のアノードに利得制御電圧を印加し、利得制御電圧によって第一の利得制御増幅回路の利得を制御し、第一の抵抗と第二の抵抗との接続点の電圧によって第二の利得制御増幅回路の利得を制御したので、最大利得を与える制御電圧が第一の利得制御増幅回路よりも第二の利得制御増幅回路の方が低く、しかも、利得制御電圧発生回路からの利得制御電圧の範囲が利得制御電圧発生回路の残留電圧等によって制限されていても、利得制御電圧発生回路からの利得制御電圧が半導体二端子素子によってほぼ一定電圧だけ降下して低下したうえに、分圧された電圧によって第二の利得制御増幅回路が利得制御されるので、第一の利得制御増幅回路と第二の利得制御増幅回路に対して、利得制御電圧の有効変化範囲で最大の利得から最小の利得まで制御することができる。
【００２１】
また、本発明の自動利得制御装置は、半導体二端子素子を、直列接続された複数のダイオードによって構成したので、第一の利得制御増幅回路と第二の利得制御増幅回路が、それぞれの最大利得を得るのに必要な電圧の値が大きく異なっていても、ダイオードを複数接続することによって、利得制御電圧の有効変化範囲で最大の利得から最小の利得まで制御することができる。
【図面の簡単な説明】
【図１】本発明の自動利得制御装置のブロック構成図である。
【図２】本発明の自動利得制御装置の利得制御特性の特性図である。
【図３】従来の利得制御装置のブロック構成図である。
【図４】従来の利得制御装置の利得制御特性の特性図である。
【符号の説明】
１ 第一のチューナー部であるＶＨＦチューナー部
１ａ 第一の利得制御増幅回路
１ｂ 第一の制御端である利得制御端
２ ＶＨＦアンテナ
３ 第二のチューナー部であるＵＨＦチューナー部
３ａ 第二の利得制御増幅回路
３ｂ 第二の制御端である利得制御端
４ ＵＨＦアンテナ
５ 切り替えスイッチ
６ 中間周波回路部
６ａ 利得制御電圧発生回路
７ 半導体二端子素子であるダイオード
８ 第一の抵抗
９ 第二の抵抗
【発明の属する技術分野】
本発明は、デジタル音声放送信号を受信するデジタル音声放送受信機における、ＶＨＦ帯のデジタル音声放送信号を受信するＶＨＦチューナー部とＵＨＦ帯のデジタル音声放送信号を受信するＵＨＦチューナー部とに対する利得制御に関する。
【０００２】
【従来の技術】
ヨーロッパでは、ＶＨＦ帯あるいはＵＨＦ帯の周波数を用いたデジタル音声放送が実用化されている。ＶＨＦ帯あるいはＵＨＦ帯の周波数は、既に、テレビジョン放送に使用されているので、デジタル音声放送には、テレビジョン放送では使用されていない、いわゆる空きチャンネル等の周波数が使用される。
そして、このデジタル音声放送を受信する受信機には、周波数の違いから、ＶＨＦ帯の放送信号を受信するＶＨＦチューナー部とＵＨＦ帯の放送信号を受信するＵＨＦチューナー部とが使用されるが、これらのチューナー部は、それぞれの周波数帯で利得、雑音指数、歪み等の諸特性が所定のレベル以上得られるように設計されるため、利得制御に関する特性が異なっている。
【０００３】
従来のデジタル音声放送受信機を図３、図４を参照して説明する。ここで、図３は、従来の利得制御回路の構成を説明するブロック構成図である。図４は、図３に示す利得制御回路の利得制御特性を説明するための特性図である。
先ず、図３において、ＶＨＦチューナー部１１は、ＶＨＦアンテナ１２に接続されてＶＨＦ帯のデジタル音声放送信号を受信して中間周波信号ＩＦｖを出力する。 同様に、ＵＨＦチューナー部１３は、ＵＨＦアンテナ１４に接続されてＵＨＦ帯のデジタル音声放送信号を受信して中間周波信号ＩＦｕを出力する。ＶＨＦチューナー部１１から出力される中間周波信号ＩＦｖまたはＵＨＦチューナー部１３から出力される中間周波信号ＩＦｕは、切り替えスイッチ１５によっていずれか一方が選択されて中間周波回路部１６に入力される。中間周波回路部１６は、利得制御電圧発生回路１６ａを備えており、この利得制御電圧発生回路１６ａは、入力された中間周波信号ＩＦｖ、またはＩＦｕのレベルに対応した利得制御電圧Ｖａｇｃを発生する。即ち、入力された中間周波信号ＩＦｖ、ＩＦｕのレベルが極めて低いとき、あるいは、中間周波信号ＩＦｖ、ＩＦｕが入力されないときには最大の利得制御電圧Ｖｍａｘ（例えば６Ｖ（ボルト））が発生し、入力される中間周波信号ＩＦｖ、ＩＦｕのレベルが大きくなるに従って利得制御電圧Ｖａｇｃは低くなる。
そして、利得制御電圧発生回路１６ａが出力する利得制御電圧Ｖａｇｃの最小値Ｖｍｉｎは、利得制御電圧発生回路１６ａ自身が有する残留電圧のために、通常１Ｖ〜１．２Ｖ程度になっている。
また、中間周波回路部１６は、図示はしないが、復調回路を備えており、中間周波信号ＩＦｖ、またはＩＦｕを復調して音声信号Ａを出力する。
【０００４】
ＶＨＦチューナー部１１には、入力されたＶＨＦ帯のデジタル音声放送信号の中から受信を希望するデジタル音声放送信号を選択する同調回路（図示せず）、利得制御増幅回路１１ａ、混合器（図示せず）等を備えており、選択されたＶＨＦ帯のデジタル音声放送信号は、混合器で中間周波信号ＩＦｖに周波数変換される。また、ＶＨＦチューナー部１１には、利得制御端１１ｂが備えられており、中間周波回路部１６から出力される利得制御電圧Ｖａｇｃがこの利得制御端１１ｂに入力されることによって利得制御増幅回路１１ａの利得が制御されるようになっている。
一方、ＵＨＦチューナー部１３には、入力されたＵＨＦ帯のデジタル音声放送信号の中から受信を希望するデジタル音声放送信号を選択する同調回路（図示せず）、利得制御増幅回路１３ａ、混合器（図示せず）等を備えており、選択されたＵＨＦ帯のデジタル音声放送信号は、混合器で中間周波信号ＩＦｕに周波数変換される。また、ＵＨＦチューナー部１３には、利得制御端１３ｂが備えられており、中間周波回路部１６から出力される利得制御電圧Ｖａｇｃがこの利得制御端１３ｂに入力されることによって利得制御増幅回路１３ａの利得が制御されるようになっている。
この結果、中間周波回路部１６に入力される中間周波信号ＩＦｖまたはＩＦｕのレベルはほぼ一定となるように制御される。
【０００５】
ここで、ＶＨＦチューナー部１１における利得制御増幅回路１１ａ、及びＵＨＦチューナー部１３における利得制御増幅回路１３ａの利得制御特性を図４で説明する。先ず、図４のカーブＡは、ＶＨＦチューナー部１１における利得制御増幅回路１１ａの利得制御特性を示し、利得制御増幅回路１１ａの利得は、利得制御端１１ｂに加えられる利得制御電圧（横軸）が６Ｖのときに最大の利得（最大利得を基準として０ｄＢで示す）が得られるように設計されている。そして、利得制御電圧を漸次低くするに従って利得は減衰し、利得制御電圧が１Ｖでおよそ４７ｄＢの利得が最大に減衰するようになっている。そして、１Ｖ以下の利得制御電圧では利得減衰量は殆ど変化しない。
一方、ＵＨＦチューナー部１３における利得制御増幅回路１３ａは、図４のカーブＢに示すように、利得制御端１３ｂにおける利得制御電圧（横軸）が２Ｖのときに最大の利得が得られるように設計されている。そして、利得制御電圧が０Ｖのときに利得減衰量がほぼ４０ｄＢとなる。
【０００６】
以上のように、ＶＨＦチューナー部１１における利得制御増幅回路１１ａの利得制御特性とＵＨＦチューナー部１３における利得制御増幅回路１３ａの利得制御特性とが異なって、最大利得時に必要とするＵＨＦチューナー部１３の利得増幅回路１３ａの利得制御電圧（２Ｖ）が、最大利得時に必要とするＶＨＦチューナー部１１の利得制御増幅回路１１ａの利得制御電圧（６Ｖ）の１／３となっている。そこで、ＵＨＦチューナー部１３の利得制御端１３ｂには、中間周波回路１６からの利得制御電圧Ｖａｇｃを分圧して供給するようにしている。
即ち、利得制御電圧Ｖａｇｃは、ＶＨＦチューナー部１１の利得制御端１１ｂに直接供給され、一方、ＵＨＦチューナー部１３の利得制御端１３ｂには抵抗１７、１８によって分圧されて供給される。ここで、Ｖａｇｃの最大電圧は、ほぼ６Ｖであるので、ＵＨＦチューナー部１３の利得制御増幅回路１３ａの最大利得時に必要とする制御電圧２Ｖを得るためには、抵抗１７、１８によって１／３に分圧すればよい。
【０００７】
その結果、利得制御電圧Ｖａｇｃが最大値Ｖｍａｘ（６Ｖ）のときに、利得制御端１３ｂには２Ｖの利得制御電圧が供給されるので、利得制御増幅回路１３ａの利得制御特性は、見かけ上、図４のカーブＣに示すような特性に変換されたことになり、利得制御電圧Ｖａｇｃが最大値Ｖｍａｘ（６Ｖ）で最大利得が得られる。
【０００８】
【発明が解決しようとする課題】
上記の構成によって、中間周波回路部１６の利得制御電圧発生回路１６ａが出力する利得制御電圧Ｖａｇｃが最大のときは、ＶＨＦチューナー部の利得制御増幅回路１１ａまたはＵＨＦチューナー部１３の利得制御増幅回路１３ａを、共に、最大の利得を発生するように動作させることができる。
ところで、利得制御電圧発生回路部１６ａが出力する利得制御電圧Ｖａｇｃの最小値Ｖｍｉｎは、利得制御電圧発生回路１６ａ自身が有する残留電圧のために、通常１Ｖ〜１．２Ｖ以下には低下せず、利得制御電圧発生回路１６ａが出力する利得制御電圧Ｖａｇｃの有効範囲は、図４に示すＤの範囲となる。
そのため、図４から明らかなように、ＶＨＦチューナー部１１の利得制御増幅回路１１ａは、ほぼ４５ｄＢまで減衰させることができるが（カーブＡ参照）、ＵＨＦチューナー部１３の利得制御増幅回路１３ａは、およそ２５ｄＢまでしか減衰させることができない（カーブＣ参照）。
【０００９】
この結果、ＵＨＦ帯のデジタル音声放送信号を受信する場合には、受信信号のレベルが高くなっても利得制御増幅回路１３ａでの利得制御ができなくなり、中間周波回路部１６内の混合器等で大きな歪みを発生するという問題が生じていた。
そこで、本発明は、異なる利得制御特性を有する複数の利得制御増幅回路に共通の利得制御電圧を供給し、しかも、その利得制御電圧の有効変化範囲でそれぞれの利得制御増幅回路が最大の利得から最小の利得まで制御されるようにする。
【００１０】
【課題を解決するための手段】
上記問題を解決するために、本発明の自動利得制御装置は、第一の利得制御増幅回路を有し、第一の周波数帯の放送信号を受信して第一の中間周波信号を出力する第一のチューナー部と、最大利得を与える制御電圧が前記第一の利得制御増幅回路よりも低く設定された第二の利得制御増幅回路を有し、第二の周波数帯の放送信号を受信して第二の中間周波信号を出力する第二のチューナ部と、前記第一の中間周波信号又は前記第二の中間周波信号の強度に応じた利得制御電圧を発生する利得制御電圧発生回路とを備え、前記利得制御電圧が両端間に印加される分圧回路を設け、前記分圧回路は、互いに直列接続された第一の抵抗及び第二の抵抗と、前記第一の抵抗にカソードが接続された整流特性を有する半導体二端子素子とからなり、前記第二の抵抗を接地すると共に、前記半導体二端子素子のアノードに前記利得制御電圧を印加し、前記利得制御電圧によって前記第一の利得制御増幅回路の利得を制御し、前記第一の抵抗と前記第二の抵抗との接続点の電圧によって前記第二の利得制御増幅回路の利得を制御した。
【００１２】
また、本発明自動利得制御装置は、前記半導体二端子素子を、直列接続された複数のダイオードによって構成した。
【００１３】
【発明の実施の形態】
本発明の自動利得制御装置を図１、図２を参照して説明する。ここで、図１は、本発明の自動利得制御装置の構成を説明するブロック構成図である。図２は、図１に示す自動利得制御装置の利得制御特性を説明するための特性図である。
先ず、図１において、第一のチューナー部であるＶＨＦチューナー部１は、ＶＨＦアンテナ２に接続されて、第一の周波数帯の放送であるＶＨＦ帯のデジタル音声放送信号を受信して、第一の中間周波信号である中間周波信号ＩＦｖを出力する。
同様に、第二のチューナー部であるＵＨＦチューナー部３は、ＵＨＦアンテナ４に接続されて第二の周波数帯の放送であるＵＨＦ帯のデジタル音声放送信号を受信して第二の中間周波信号である中間周波信号ＩＦｕを出力する。
ＶＨＦチューナー部１から出力される中間周波信号ＩＦｖまたはＵＨＦチューナー部３から出力される中間周波信号ＩＦＶまたはＩＦｕは、切り替えスイッチ５によっていずれか一方が選択されて中間周波回路部６に入力される。中間周波回路部６は利得制御電圧発生回路６ａを備えており、この利得制御電圧発生回路６ａは、入力された中間周波信号ＩＦｖ、またはＩＦｕのレベルに対応した利得制御電圧Ｖａｇｃを発生する。即ち、入力された中間周波信号ＩＦｖ、ＩＦｕのレベルが極めて低いとき、あるいは、中間周波信号ＩＦｖ、ＩＦｕが入力されないときには最大の利得制御電圧Ｖｍａｘ（例えば６Ｖ）が発生し、入力される中間周波信号ＩＦｖ、ＩＦｕのレベルが大きくなるに従って利得制御電圧Ｖａｇｃは低くなる。そして、利得制御電圧発生回路６ａが出力する利得制御電圧Ｖａｇｃの最低電圧である最小値Ｖｍｉｎは、利得制御電圧発生回路６ａ自身が有する残留電圧のために、通常１Ｖ〜１．２Ｖ程度になっている。
また、中間周波回路部６は、図示はしないが、復調回路を備えており、中間周波信号ＩＦｖ、またはＩＦｕを復調して音声信号Ａを出する。
【００１４】
ＶＨＦチューナー部１には、入力されたＶＨＦ帯のデジタル音声放送信号の中から受信を希望するデジタル音声放送信号を選択する同調回路（図示せず）、第一の利得制御増幅回路１ａ、混合器（図示せず）等を備えており、選択されたＶＨＦ帯のデジタル音声放送信号は、混合器で中間周波信号ＩＦｖに周波数変換される。また、ＶＨＦチューナー部１には、第一の制御端である利得制御端１ｂが備えられており、中間周波回路部６から出力される利得制御電圧Ｖａｇｃがこの利得制御端１ｂに入力されることによって第一の利得制御増幅回路１ａの利得が制御されるようになっている。
一方、ＵＨＦチューナー部３には、入力されたＵＨＦ帯のデジタル音声放送信号の中から受信を希望するデジタル音声放送信号を選択する同調回路（図示せず）、第二の利得制御増幅回路３ａ、混合器（図示せず）等を備えており、選択されたＵＨＦ帯のデジタル音声放送信号は、混合器で中間周波信号ＩＦｕに周波数変換される。また、ＵＨＦチューナー部３には、第二の制御端である利得制御端３ｂが備えられており、中間周波回路部６から出力される利得制御電圧Ｖａｇｃがこの利得制御端３ｂに入力されることによって第二の利得制御増幅回路３ａの利得が制御されるようになっている。
この結果、中間周波回路部６に入力される中間周波信号ＩＦｖ又はＩＦｕのレベルはほぼ一定となるように制御される。
【００１５】
ここで、ＶＨＦチューナー部１における第一の利得制御増幅回路１ａ、及びＵＨＦチューナー部３における第二の利得制御増幅回路３ａの利得制御特性を図２で説明する。
先ず、図２のカーブＡは、図４に示すカーブＡと同じであり、ＶＨＦチューナー部１における第一の利得制御増幅回路１ａの利得制御特性を示し、第一の利得制御増幅回路１ａの利得は、利得制御端１ｂに加えられる利得制御電圧（横軸）が６Ｖのときに最大の利得（最大利得を基準として０ｄＢで示す）が得られるように設計されている。そして、利得制御電圧を漸次低くするに従って利得は減衰し、利得制御電圧が１Ｖでおよそ４７ｄＢの利得が減衰するようになっている。また、１Ｖ以下の利得制御電圧では利得減衰量は殆ど変化しない。
一方、ＵＨＦチューナー部３における第二の利得制御増幅回路３ａは、図２のカーブＢに示すように、利得制御電圧が２Ｖのときに最大の利得が得られるように設計されている。そして、利得制御電圧が０Ｖのときに利得減衰量がほぼ４０ｄＢとなる。図２のカーブＢは図４に示すカーブＢと同じである。
【００１６】
以上のように、ＶＨＦチューナー部１における第一の利得制御増幅回路１ａの利得制御特性とＵＨＦチューナー部３における第二の利得制御増幅回路３ａの利得制御特性とが異なって、最大利得時に必要とするＵＨＦチューナー部３の第二の利得制御増幅回路３ａの利得制御電圧（２Ｖ）が、最大利得時に必要とするＶＨＦチューナー部１の第一の利得制御増幅回路１ａの利得制御電圧（６Ｖ）の１／３となっている。そこで、ＵＨＦチューナー部３の利得制御端３ｂには、中間周波回路部６からの利得制御電圧Ｖａｇｃを分圧して供給するようにしている。
即ち、互いに直列接続された第一の抵抗８及び第二の抵抗９と、第一の抵抗８にカソードが接続された整流特性を有する半導体二端子素子であるダイオード７とからなってその両端間に利得制御電圧Ｖａｇｃが印加される分圧回路を設ける。そして、第二の抵抗９を接地すると共に、ダイオード７のアノードに利得制御電圧Ｖａｇｃを印加してダイオード７によってほぼ一定の電圧を降下させ、そのうえで、第一の抵抗８及び第二の抵抗９によって分圧してからＵＨＦチューナー部３の利得制御端３ｂに供給するようにしている。そして、ダイオード７による降下電圧の大きさは、中間周波回路部６における利得制御電圧発生回路６ａが出力する利得制御電圧Ｖａｇｃの最低電圧Ｖｍｉｎとなるようにダイオード７の数で適宜に設定される。
【００１７】
例えば、利得制御電圧発生回路６ａが出力する利得制御電圧Ｖａｇｃの最低値Ｖｍｉｎを１．２Ｖ、ダイオード７の一個当たりの電圧降下を０．４Ｖと仮定する。従ってダイオード７の使用数は３個となる。
そこで、利得制御電圧発生器６ａからの利得制御電圧Ｖａｇｃが最大値Ｖｍａｘ（６Ｖ）のときは、抵抗８、９全体には４．８Ｖの電圧がかかる。従って、第一の抵抗８と第二の抵抗９との接続点の電圧が２Ｖとなるように第一の抵抗８及び第二の抵抗９の抵抗値を設定しておく。
この状態で、利得制御電圧発生回路６ａからの利得制御電圧が低下して最小値Ｖｍｉｎ（１．２Ｖ）になった場合は、この電圧は殆どダイオード７の電圧降下となる。従って、ダイオード７と第一の抵抗８との接続点における電圧はほぼ０Ｖとなり、ＵＨＦチューナー部３の第二の利得制御端３ｂの電圧は０Ｖとなる。
【００１８】
その結果、利得制御電圧Ｖａｇｃが最大値Ｖｍａｘ（６Ｖ）のときに、ＵＨＦチューナー部３の利得制御端３ｂには２Ｖの利得制御電圧が供給され、利得制御電圧Ｖａｇｃが最小値Ｖｍｉｎ（１．２Ｖ）のときに、ＵＨＦチューナー部３の利得制御端３ｂには０Ｖの利得制御電圧が供給されことになるので、ＵＨＦチューナー部３の第二の利得制御増幅回路３ａの利得制御特性は、見かけ上、図４のカーブＥに示すような特性に変換されたことになり、利得制御電圧Ｖａｇｃが最大値Ｖｍａｘ（６Ｖ）で最大利得が得られ、利得制御電圧Ｖａｇｃが最小値Ｖｍｉｎ（１．２Ｖ）のとき最大の減衰量（ほぼ４０ｄＢ）が得られる。したがって、それぞれの利得制御増幅回路が、利得制御電圧の有効変化範囲で最大の利得から最小の利得まで制御することができる。
【００１９】
【発明の効果】
以上のように本発明の自動利得制御装置は、互いに直列接続された第一の抵抗及び第二の抵抗と、第一の抵抗にカソードが接続された整流特性を有する半導体二端子素子とからなってその両端間に利得制御電圧が印加される分圧回路を設け、第二の抵抗を接地すると共に、半導体二端子素子のアノードに利得制御電圧を印加し、利得制御電圧によって第一の利得制御増幅回路の利得を制御し、第一の抵抗と第二の抵抗との接続点の電圧によって第二の利得制御増幅回路の利得を制御したので、最大利得を与える制御電圧が第一の利得制御増幅回路よりも第二の利得制御増幅回路の方が低く、しかも、利得制御電圧発生回路からの利得制御電圧の範囲が利得制御電圧発生回路の残留電圧等によって制限されていても、利得制御電圧発生回路からの利得制御電圧が半導体二端子素子によってほぼ一定電圧だけ降下して低下したうえに、分圧された電圧によって第二の利得制御増幅回路が利得制御されるので、第一の利得制御増幅回路と第二の利得制御増幅回路に対して、利得制御電圧の有効変化範囲で最大の利得から最小の利得まで制御することができる。
【００２１】
また、本発明の自動利得制御装置は、半導体二端子素子を、直列接続された複数のダイオードによって構成したので、第一の利得制御増幅回路と第二の利得制御増幅回路が、それぞれの最大利得を得るのに必要な電圧の値が大きく異なっていても、ダイオードを複数接続することによって、利得制御電圧の有効変化範囲で最大の利得から最小の利得まで制御することができる。
【図面の簡単な説明】
【図１】本発明の自動利得制御装置のブロック構成図である。
【図２】本発明の自動利得制御装置の利得制御特性の特性図である。
【図３】従来の利得制御装置のブロック構成図である。
【図４】従来の利得制御装置の利得制御特性の特性図である。
【符号の説明】
１ 第一のチューナー部であるＶＨＦチューナー部
１ａ 第一の利得制御増幅回路
１ｂ 第一の制御端である利得制御端
２ ＶＨＦアンテナ
３ 第二のチューナー部であるＵＨＦチューナー部
３ａ 第二の利得制御増幅回路
３ｂ 第二の制御端である利得制御端
４ ＵＨＦアンテナ
５ 切り替えスイッチ
６ 中間周波回路部
６ａ 利得制御電圧発生回路
７ 半導体二端子素子であるダイオード
８ 第一の抵抗
９ 第二の抵抗
Claims (2)
- 第一の利得制御増幅回路を有し、第一の周波数帯の放送信号を受信して第一の中間周波信号を出力する第一のチューナー部と、最大利得を与える制御電圧が前記第一の利得制御増幅回路よりも低く設定された第二の利得制御増幅回路を有し、第二の周波数帯の放送信号を受信して第二の中間周波信号を出力する第二のチューナ部と、前記第一の中間周波信号又は前記第二の中間周波信号の強度に応じた利得制御電圧を発生する利得制御電圧発生回路とを備え、前記利得制御電圧が両端間に印加される分圧回路を設け、前記分圧回路は、互いに直列接続された第一の抵抗及び第二の抵抗と、前記第一の抵抗にカソードが接続された整流特性を有する半導体二端子素子とからなり、前記第二の抵抗を接地すると共に、前記半導体二端子素子のアノードに前記利得制御電圧を印加し、前記利得制御電圧によって前記第一の利得制御増幅回路の利得を制御し、前記第一の抵抗と前記第二の抵抗との接続点の電圧によって前記第二の利得制御増幅回路の利得を制御したことを特徴とする自動利得制御装置。
- 前記半導体二端子素子を、直列接続された複数のダイオードによって構成したことを特徴とする請求項１記載の自動利得制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09873898A JP3573616B2 (ja) | 1998-04-10 | 1998-04-10 | 自動利得制御装置 |
| EP19990302785 EP0949812B1 (en) | 1998-04-10 | 1999-04-09 | Automatic gain control apparatus |
| DE1999604101 DE69904101T2 (de) | 1998-04-10 | 1999-04-09 | Gerät zur automatischen Verstärkungsregelung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09873898A JP3573616B2 (ja) | 1998-04-10 | 1998-04-10 | 自動利得制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11298273A JPH11298273A (ja) | 1999-10-29 |
| JP3573616B2 true JP3573616B2 (ja) | 2004-10-06 |
Family
ID=14227845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09873898A Expired - Fee Related JP3573616B2 (ja) | 1998-04-10 | 1998-04-10 | 自動利得制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0949812B1 (ja) |
| JP (1) | JP3573616B2 (ja) |
| DE (1) | DE69904101T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001136461A (ja) * | 1999-11-04 | 2001-05-18 | Alps Electric Co Ltd | Ａｇｃ回路 |
| JP4674077B2 (ja) * | 2004-11-12 | 2011-04-20 | Ｄｘアンテナ株式会社 | ブースタ |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5596709A (en) * | 1979-01-19 | 1980-07-23 | Hitachi Ltd | Television receiver |
| JPS5787244A (en) * | 1980-11-19 | 1982-05-31 | Toshiba Corp | Wide band television tuner |
| JPS57115036A (en) * | 1981-01-08 | 1982-07-17 | Matsushita Electric Ind Co Ltd | Tuner device |
| JPS57180216A (en) * | 1981-04-28 | 1982-11-06 | Sanyo Electric Co Ltd | Agc circuit for television receiver |
| US4558289A (en) * | 1983-12-23 | 1985-12-10 | Rca Corporation | Bias and AGC control of two RF amplifiers with a shared control element |
| JP2844609B2 (ja) * | 1988-09-05 | 1999-01-06 | ソニー株式会社 | Ａｇｃ回路 |
-
1998
- 1998-04-10 JP JP09873898A patent/JP3573616B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-09 DE DE1999604101 patent/DE69904101T2/de not_active Expired - Fee Related
- 1999-04-09 EP EP19990302785 patent/EP0949812B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0949812B1 (en) | 2002-11-27 |
| DE69904101T2 (de) | 2003-05-08 |
| JPH11298273A (ja) | 1999-10-29 |
| DE69904101D1 (de) | 2003-01-09 |
| EP0949812A1 (en) | 1999-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100382192B1 (ko) | 튜너용자동이득제어회로장치 | |
| US4592093A (en) | Super high frequency receiver | |
| US7260377B2 (en) | Variable-gain low noise amplifier for digital terrestrial applications | |
| US20070042734A1 (en) | Tuner and broadcasting signal receiver including the same | |
| US6307599B1 (en) | Analog-digital broadcast shared receiving tuner | |
| US8032099B2 (en) | Automatic gain control circuit using gain shift | |
| US6037999A (en) | Tuner for receiving television signal | |
| US7738847B2 (en) | Automatic gain control for a tuner | |
| JP3573616B2 (ja) | 自動利得制御装置 | |
| KR100211620B1 (ko) | 텔레비젼 수상기의 fm 라디오에 사용된 고정된 제2하프-if 트랩을 갖는 제1 if 필터 | |
| US6133965A (en) | Digital AGC control for high definition television tuner | |
| KR20010006770A (ko) | 디지털 신호 수신 장치 및 방법, 및 제공 매체 | |
| US6631171B1 (en) | QPSK modulation signal receiving unit | |
| US20090086107A1 (en) | Reciever system for multiple bandwidth television channels | |
| US5303410A (en) | Signal strength meter circuit for radio receiver | |
| KR200203700Y1 (ko) | 디지털방송 수신용 튜너 | |
| JP2009027463A (ja) | 地上波ｔｖ及びｃａｔｖ共用受信機 | |
| KR100384463B1 (ko) | 디지털 지상파 튜너의 루프쓰루 회로 | |
| MXPA98001898A (en) | Shared receiver of analogue-digi transmission | |
| JPH07240649A (ja) | Ａｇｃ回路 | |
| JPH1197959A (ja) | Ｓ／ｎエンハンサ用ａｇｃアンプ | |
| JPH0292173A (ja) | アンテナダイバーシティ方式のテレビジョン受像機 | |
| JP2000013162A (ja) | 利得可変増幅回路、および、それを用いた電子チューナ | |
| JP2003244007A (ja) | 高周波入力回路 | |
| JPS6033013B2 (ja) | Ｕｈｆ・ｖｈｆ受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040629 |
|
| LAPS | Cancellation because of no payment of annual fees |