JP2000013162A

JP2000013162A - 利得可変増幅回路、および、それを用いた電子チューナ

Info

Publication number: JP2000013162A
Application number: JP10176383A
Authority: JP
Inventors: Shigeto Masuda; 成人升田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1998-06-23
Filing date: 1998-06-23
Publication date: 2000-01-14

Abstract

(57)【要約】【課題】広い範囲で減衰量を制御可能で、かつ、雑音
指数を十分に低減可能でありながら、回路構成が簡単な
利得可変増幅回路を実現する。【解決手段】ＲＦ−ＡＧＣ回路４は、第一アッテネー
タ部４１ａ、ＲＦ−増幅回路４２および第二アッテネー
タ部４１ｂを縦続に接続して構成されている。両アッテ
ネータ部４１ａ・４１ｂでは、回路素子の定数が別の値
に設定されており、制御電圧ｖ２に対する減衰量の特性
は、互いに異なっている。これにより、単一の制御電圧
ｖ２で制御されているにも拘わらず、第二アッテネータ
部４１ｂの減衰量の方が大きくなる。また、第二アッテ
ネータ部４１ｂの減衰量が最大になるまでの間に、第一
アッテネータ部４１ａが減衰を開始するので、ＲＦ−Ａ
ＧＣ回路４全体の減衰量は、制御電圧ｖ２の変化に対し
て滑らかに変化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、地上波デ
ジタル放送用ダブルコンバージョン方式の電子チューナ
などの電子チューナに好適に使用され、回路構成が簡単
であるにも拘わらず、雑音指数や特性歪みの少ない利得
可変増幅回路（ＡＧＣ回路）、および、それを用いた電
子チューナに関するものである。

【０００２】

【従来の技術】近年では、テレビジョン放送やＣＡＴＶ
放送などにおいて、放送の多チャンネル化が進められて
いる。これに伴い、受信装置の電子チューナとして、多
チャンネルの受信時にも、相互変調妨害などを低減可能
なダブルコンバージョン方式の電子チューナが採用され
ることが多くなっている。

【０００３】図１２に示すように、従来の電子チューナ
１０１において、入力端子１０２に入力されたＲＦ信号
は、バンドパスフィルタ１０３およびＲＦ−ＡＧＣ回路
１０４を介し、さらに、ＲＦ−増幅回路１０５にて増幅
された後、第一混合回路１０６へ入力される。第一混合
回路１０６は、ＲＦ−増幅回路１０５の出力と、第一局
部発振回路１０７の発振出力とを混合して、第一ＩＦ信
号に周波数変換される。

【０００４】当該第一ＩＦ信号は、バンドパスフィルタ
１０８および第一ＩＦ増幅回路１０９にて選択増幅され
た後、バンドパスフィルタ１１０を介して、第二混合回
路１１１へ印加され、第二局部発振回路１１２の出力と
混合される。これにより、第一ＩＦ信号は、第二ＩＦ信
号へ周波数変換される。

【０００５】さらに、第二ＩＦ信号は、バンドパスフィ
ルタ１１３およびＩＦ−ＡＧＣ回路１１４を介して、復
調回路１１５へ印加され、元のベースバンド信号（例え
ば、映像信号など）に復調される。復調された信号は、
例えば、映像増幅回路など、後段の回路へ送出されると
共に、その一部が取り出されて、ＡＧＣ検波回路１１６
へ送出される。ＡＧＣ検波回路１１６は、受け取った信
号から復調信号の信号レベルを検出し、信号レベルに応
じた直流電圧を生成する。さらに、ＡＧＣ遅延回路１１
７は、ＡＧＣ制御信号ｖとして受け取った直流電圧に基
づいて、ＲＦ−ＡＧＣ回路１０４およびＩＦ−ＡＧＣ回
路１１４への制御電圧ｖ１０１・ｖ１０２を増減して、
それぞれの減衰量を制御する。

【０００６】ここで、ＡＧＣ検波回路１１６は、復調信
号の信号レベルが大きい場合、小さなＡＧＣ制御信号ｖ
を生成し、信号レベルが小さい場合、ＡＧＣ制御電圧ｖ
が大きくなるように設定されている。また、両ＡＧＣ回
路１０４・１１４は、制御電圧ｖ１０１・ｖ１０２が大
きい程、減衰量が小さくなり、制御電圧ｖ１０１・ｖ１
０２が小さい程、減衰量が大きくなるように形成されて
いる。これにより、電子チューナ１０１へ入力されるＲ
Ｆ信号の信号レベルが増加して、復調信号の信号レベル
が大きくなると、ＡＧＣ検波回路１１６・ＡＧＣ遅延回
路１１７は、両ＡＧＣ回路１０４・１１４の減衰量を増
加させ、復調信号の信号レベルを下げる。これとは逆
に、ＲＦ信号の信号レベルが減少して、復調信号の信号
レベルが低下すると、両ＡＧＣ回路１０４・１１４の減
衰量が減少して、復調信号の信号レベルを増大させるよ
うに、ＡＧＣ（ Automatic Gain Control ）が働く。こ
の結果、電子チューナ１０１は、ＲＦ信号の信号レベル
が変動しても、常に一定レベルの復調信号を出力でき
る。

【０００７】ここで、ＣＡＴＶ用の電子チューナなどで
は、上記ＲＦ−ＡＧＣ回路１０４として、例えば、図１
３に示すように、ＰＩＮダイオードＤ１０１〜１０３を
用いたＰＩＮアッテネータ型の回路が使用されている。
当該ＲＦ−ＡＧＣ回路１０４では、制御電圧ｖ１０２が
最大の場合、高周波遮断用のコイルＬ１０１、ＰＩＮダ
イオードＤ１０１および抵抗Ｒ１０２の経路へ流れる電
流Ｉ１０１が最大となり、抵抗Ｒ１０２へかかる電圧ｖ
１０３も最大となる。一方、抵抗Ｒ１０３・Ｒ１０４で
電源電圧Ｂを分圧して生成した電圧ｖ１０４は、電圧ｖ
１０３の最大値よりも低く設定されているので、ＰＩＮ
ダイオードＤ１０２・Ｄ１０３は、逆バイアスとなり、
両ＰＩＮダイオードＤ１０２・Ｄ１０３および抵抗Ｒ１
０２の経路には、電流が流れない（Ｉ１０２＝０）。こ
こで、各ＰＩＮダイオードＤ１０１〜Ｄ１０３は、順方
向電流が増加するに従って、高周波抵抗が低下する。し
たがって、ＲＦ−ＡＧＣ回路１０４の入出力間の高周波
抵抗成分は、最小になり、入力あるいは出力と接地レベ
ルとの間の高周波抵抗成分は、最大になる。この結果、
ＲＦ−ＡＧＣ回路１０４の減衰量は、最小となってい
る。

【０００８】一方、制御電圧ｖ１０２が低下すると、電
流Ｉ１０１が減少する。また、電流Ｉ１０１の減少に伴
って、電圧ｖ１０３が低下して、電流Ｉ１０２が増加す
る。したがって、ＰＩＮダイオードＤ１０１の高周波抵
抗が増大すると共に、ＰＩＮダイオードＤ１０２・Ｄ１
０３の高周波抵抗が減少する。この結果、ＲＦ−ＡＧＣ
回路１０４の減衰量は、増加する。

【０００９】

【発明が解決しようとする課題】しかしながら、上記構
成では、雑音指数が十分に低く、かつ、十分な減衰量を
持った電子チューナを、簡単な回路構成で実現すること
が難しいという問題を生じる。

【００１０】具体的には、地上波デジタル放送を例にす
ると、送信アンテナ付近では、放送の信号レベルが約１
００〔ｄＢｕ〕程度と非常に大きく設定されている。ま
た、カバーエリアの境界付近では、送信アンテナから遠
く離れているため、信号レベルが約３０〔ｄＢｕ〕程度
まで減少する。したがって、電子チューナがカバーエリ
ア全体で正確に復調するためには、減衰量を制御可能な
範囲（ＡＧＣレンジ）として、７０〔ｄＢ〕程度が必要
になる。ここで、ＩＦ−ＡＧＣ回路１１４のＡＧＣレン
ジを３０〔ｄＢ〕程度とすれば、ＲＦ−ＡＧＣ回路１０
４には、４０〔ｄＢ〕のＡＧＣレンジが要求される。

【００１１】ところが、上述したＰＩＮアッテネータ型
の回路の場合、ＡＧＣレンジは、３０〔ｄＢ〕程度であ
り、地上波デジタル放送の受信に必要なダイナミックレ
ンジをカバーしきれない。

【００１２】ここで、ＲＦ−ＡＧＣ回路１０４のＡＧＣ
レンジを拡大する方法の一つとして、例えば、ＰＩＮダ
イオードＤ１０１に直列に、別のＰＩＮダイオードを挿
入する構成が採用されていることが多い。ところが、当
該構成では、挿入したＰＩＮダイオードの高周波抵抗に
起因する損失によって、信号成分が失われ、雑音指数が
劣化する虞れがある。

【００１３】一方、ＰＩＮアッテネータ型の回路の代わ
りに、従来のＴＶ用の電子チューナで使用されているよ
うなデュアルゲートＦＥＴを用いて、ＲＦ−ＡＧＣ回路
１０４を構成すると、必要なＡＧＣレンジを確保できる
一方で、制御電圧ｖ１０２によって、歪み特性が大きく
変化するという問題を新たに招来する。具体的には、当
該構成では、ゲートに印加するバイアス電圧を変化させ
ることで、利得を制御している。したがって、制御電圧
ｖ１０２によって、ＲＦ−ＡＧＣ回路１０４のバイアス
電圧が大きく変化し、歪み特性が大きく変化してしま
う。さらに、当該構成では、ＲＦ−ＡＧＣ回路１０４の
入出力インピーダンスが大きく変化するため、電子チュ
ーナ１０１の入力インピーダンスが変化する。この結
果、アンテナと電子チューナ１０１との間で、インピー
ダンスの整合性が変化してしまう。したがって、デュア
ルゲートＦＥＴを用いた構成では、雑音指数を十分に低
減することが困難である。

【００１４】なお、特開平７−２２６８８８号公報に
は、２つのＡＧＣ回路と、その間に設けられた増幅回路
とを設け、後段のＡＧＣ回路が動作している間、前段の
ＡＧＣ回路を最小減衰量に保つと共に、後段のＡＧＣ回
路が最大の減衰量になってから、前段のＡＧＣ回路が減
衰を開始するＲＦ−ＡＧＣ回路が開示されている。

【００１５】ところが、上記構成では、ＲＦ−ＡＧＣ回
路全体の減衰量の変化は、前段のＡＧＣ回路が動作を開
始する時点の前後で不連続になるため、フィードバック
制御が不安定になりやすく、電子チューナの出力を一定
レベルに保つことが困難になる虞れがある。

【００１６】さらに、当該構成では、例えば、利得保持
回路など、後段のＡＧＣ回路が動作している間、前段の
ＡＧＣ回路を最小減衰量（最大ゲイン）に保つ回路と、
後段のＡＧＣ回路が最大減衰量になった状態を検出する
ための回路とが必要になる。この結果、ＲＦ−ＡＧＣ回
路、あるいは、ＲＦ−ＡＧＣ回路を制御する回路の回路
構成が複雑になり、多くの回路面積を必要とするので、
電子チューナのコストと消費電力とを増大させやすくな
る。

【００１７】加えて、一般に、ＡＧＣ回路は、受信周波
数が低い場合には、大きな減衰量を確保できる一方で、
受信周波数が高くなるに従って、最大減衰量が減少する
傾向にあるので、ＡＧＣ回路の最大減衰量を検出する場
合は、受信周波数によって、ＲＦ−ＡＧＣ回路の動作範
囲が変化するという問題が新たに発生する。

【００１８】本発明は、上記の問題点に鑑みてなされた
ものであり、その目的は、広いＡＧＣレンジを持ち、か
つ、雑音指数や特性歪みを十分に低減可能でありなが
ら、回路構成が簡単な利得可変増幅回路、および、それ
を用いた電子チューナを実現することにある。

【００１９】

【課題を解決するための手段】請求項１の発明に係る利
得可変増幅回路は、上記課題を解決するために、予め定
められたゲインで入力信号を増幅する増幅回路と、当該
増幅回路の前段に配され、第一制御信号に基づいて、減
衰量を制御可能な第一アッテネータ部と、上記増幅回路
の後段に配され、上記第一制御信号に基づいて、減衰量
を制御可能な第二アッテネータ部とを備え、上記両アッ
テネータ部は、上記第一制御信号に対する減衰量の特性
の形状が、互いに異なる形状に設定されていることを特
徴としている。なお、減衰量の特性の形状は、例えば、
各アッテネータ部を構成する回路素子の定数を互いに異
なる値に設定したり、一方のアッテネータ部へ入力する
制御信号を所定の比率で低下させたりすれば、複雑な回
路を用いることなく、互いに異なる形状に設定できる。

【００２０】上記構成において、利得可変増幅回路へ入
力された信号は、第一アッテネータ部、増幅回路および
第二アッテネータ部を介して出力される。これにより、
利得可変増幅回路が制御可能な減衰量の幅（レンジ）
は、両アッテネータ部の減衰量のレンジを合計した値に
なる。また、第一アッテネータ部で信号レベルが減衰し
ても、増幅回路にて信号レベルが補われるので、入力信
号が両アッテネータ部を介して出力されるにも拘わら
ず、信号成分の損失が抑えられる。これらの結果、両ア
ッテネータ部として、減衰量のレンジが小さなアッテネ
ータを用いても、減衰量のレンジが広く、かつ、信号成
分の損失が小さな利得可変増幅回路を実現できる。

【００２１】特に、両アッテネータ部として、単体での
減衰量は小さいものの、回路構成が簡単で特性歪みの小
さなＰＩＮアッテネータを用いた場合であっても、例え
ば、地上波デジタル放送などで要求される程度以上に、
減衰量のレンジを拡大できる。この結果、地上波デジタ
ル放送の復調回路にて好適に使用可能な利得可変増幅回
路を提供できる。

【００２２】また、上記両アッテネータ部は、減衰量特
性の形状が互いに異なるので、同じ制御信号で制御され
ているにも拘わらず、双方の減衰量が異なる値に設定さ
れる。この結果、特に、両アッテネータ部が動作する順
序を制御する回路を設けなくても、両アッテネータ部の
制御順番を付けることができ、減衰量を互いに異なる値
に設定できる。これにより、両アッテネータ部の減衰量
を同一の値に制御する場合に比べて、利得可変増幅回路
の雑音指数を低下させたり、増幅回路の入力信号レベル
の最大値を制限したりでき、利得可変増幅回路の性能を
向上できる。また、上記動作の順番を制御する回路を設
け、一方が利得制御（減衰量の制御）を停止してから、
他方が利得制御を開始する構成とは異なり、利得可変増
幅回路の回路構成を簡略化できる。

【００２３】加えて、両アッテネータ部が同時に動作す
るので、一方が最大減衰量になってから他方が減衰を開
始する従来技術とは異なり、両アッテネータ部は、周波
数特性が平坦な領域（最大減衰量ではない領域）で動作
する。この結果、利得可変増幅回路へ入力される信号の
周波数が変化しても、利得可変増幅回路の動作範囲を一
定に保つことができる。さらに、両アッテネータ部の減
衰量は、変化の程度が異なるだけで同時に変化するの
で、両アッテネータ部が排他的に動作する従来技術とは
異なり、利得可変増幅回路全体において、制御信号に対
する減衰量の特性は、滑らかに（連続に）変化する。

【００２４】それゆえ、単一の制御信号で制御可能であ
るにも拘わらず、両アッテネータ部に制御順番を付ける
ことができるので、優れた性能を持ち、低コストで製造
可能な利得可変増幅回路を提供できる。

【００２５】また、請求項２の発明に係る利得可変増幅
回路は、請求項１記載の発明の構成において、上記第二
アッテネータ部の上記減衰量特性の形状は、上記第一制
御信号が同じ値の場合、第一アッテネータ部の減衰量よ
りも大きくなるように設定されていることを特徴として
いる。

【００２６】上記構成によれば、より前段の第一アッテ
ネータ部の利得の方が大きくなるので、両アッテネータ
部の減衰量を同一の値に制御する場合に比べて、利得可
変増幅回路の雑音指数を低下させることができ、利得可
変増幅回路の性能を向上できる。

【００２７】一方、請求項３の発明に係る利得可変増幅
回路は、請求項１記載の発明の構成において、上記第二
アッテネータ部の上記減衰量特性の形状は、上記第一制
御信号が同じ値の場合、第一アッテネータ部の減衰量よ
りも小さくなるように設定されていることを特徴として
いる。

【００２８】上記構成によれば、利得可変増幅回路全体
に要求される減衰量が同じ場合で比較すると、増幅回路
の入力信号レベルは、両アッテネータ部の減衰量が同一
のときよりも小さくなる。

【００２９】ここで、増幅回路は、例えば、トランジス
タなど、非線形の素子から構成されていることが多く、
所定の入力レンジを越えると、特性歪みが発生する虞れ
がある。この結果、利得可変増幅回路への入力信号レベ
ルが大きい場合には、増幅回路の入力信号レベルが上記
入力レンジを越え、増幅回路の特性歪みによって、利得
可変増幅回路の特性が歪む可能性がある。

【００３０】ところが、上記構成では、増幅回路の入力
信号レベルを制限する回路を特に設けなくても、増幅回
路の入力信号レベルを制限できる。この結果、増幅回路
の特性歪みに起因する利得可変増幅回路の特性歪みを抑
制でき、性能の良い利得可変増幅回路を実現できる。

【００３１】なお、利得可変増幅回路への入力信号の雑
音指数が低い場合、利得可変増幅回路は、請求項２記載
の発明の構成のように、第二アッテネータ部の減衰量の
方を大きく設定して、利得可変増幅回路の雑音指数を低
下させるよりも、請求項３記載の発明の構成のように、
増幅回路の特性歪みを防止した方が、より良好な信号を
出力できる。

【００３２】さらに、請求項４の発明に係る利得可変増
幅回路は、請求項１、２または３記載の発明の構成にお
いて、上記両アッテネータ部には、入力される直流電圧
値に対する減衰量の特性の形状が互いに同一に設定され
たＰＩＮアッテネータが設けられており、両アッテネー
タ部の一方には、直流電圧として与えられる上記第一制
御信号が直接印加されると共に、上記第一制御信号を分
圧して、他方のアッテネータ部に入力する分圧回路を備
えていることを特徴としている。

【００３３】上記構成では、一方のアッテネータ部に
は、分圧回路を介した制御信号が入力されるので、両ア
ッテネータ部には、互いに異なる直流電圧が入力され
る。したがって、入力される直流電圧に対して、両ＰＩ
Ｎアッテネータが同じ形状の減衰量特性を有しているに
も拘わらず、第一制御信号に対しては、両アッテネータ
部の減衰量特性を互いに異なる形状に設定できる。この
結果、両ＰＩＮアッテネータのバイアス電圧を同一に設
定できるため、第一および第二アッテネータ部の双方
で、インピーダンス整合を最適な状態に保つことができ
る。それゆえ、両ＰＩＮアッテネータのバイアス電圧を
互いに異なる値に設定する場合に比べて、インピーダン
スの不整合に起因する利得可変増幅回路の雑音を抑制で
き、利得可変増幅回路の性能を、さらに向上できる。

【００３４】ところで、請求項５の発明に係る電子チュ
ーナは、請求項１、２、３または４記載の利得可変増幅
回路と、予め定められる周波数で発振する第一局部発振
回路と、上記利得可変増幅回路および第一局部発振回路
の出力を混合して、当該利得可変増幅回路の出力信号
を、第一中間周波数の信号に変換する第一混合回路と、
上記第一混合回路の後段に設けられた検出点における信
号レベルが一定になるように、上記利得可変増幅回路へ
与える第一制御信号を制御する制御回路とを備えている
ことを特徴としている。

【００３５】上記構成では、第一混合回路が利得可変増
幅回路の出力を、第一中間周波数の信号に変換し、スー
パーヘテロダイン方式の電子チューナとして動作する。
なお、上記第一混合回路の後段に、例えば、混合回路な
どの周波数を変換する回路を、さらに設け、ダブルスー
パーヘテロダイン方式の電子チューナとして動作させて
もよい。

【００３６】ここで、上記電子チューナには、請求項
１、２、３または４記載の利得可変増幅回路が使用され
ているため、簡単な回路構成で、かつ、広い減衰量のレ
ンジを持つにも拘わらず、第一混合回路へ入力される信
号の雑音指数を抑制できる。したがって、優れた性能を
持ち、簡単な回路構成の電子チューナを実現できる。

【００３７】なお、上記利得可変増幅回路は、両アッテ
ネータ部として特性歪みの少ないＰＩＮアッテネータを
用いた場合であっても、地上波デジタル放送で要求され
る減衰量のレンジを確保できるので、上記電子チューナ
は、例えば、地上波デジタル放送の受信装置にて好適に
使用できる。

【００３８】また、請求項６の発明に係る電子チューナ
は、請求項５記載の発明の構成において、予め定められ
る周波数で発振する第二局部発振回路と、上記第一混合
回路および第二局部発振回路の出力を混合して、第一混
合回路の出力信号を、第二中間周波数の信号に変換する
第二混合回路と、第二混合回路の出力に接続され、与え
られた第二制御信号に基づいて利得を制御する中間周波
利得可変増幅回路とを備え、上記制御回路は、上記中間
周波利得可変増幅回路より後段の検出点での信号レベル
が一定になるように、上記第一および第二制御信号を制
御することを特徴としている。なお、上記検出点は、電
子チューナの性能を向上させるために信号レベルを一定
に保ちたい箇所と、同様の信号レベル変化が現れる点で
ある。ここで、信号レベルを一定に保つべき箇所の一例
としては、例えば、第二混合回路の出力信号をアナログ
復調する場合は、当該復調回路の入力などが挙げられ、
第二混合回路の出力信号を、さらに周波数変換した後で
Ａ／Ｄ変換する場合は、Ａ／Ｄコンバータの入力などが
挙げられる。したがって、検出点としては、例えば、復
調回路の出力などが選ばれる。

【００３９】上記構成によれば、上記第一および第二制
御信号は、上記検出点のレベルが一定になるように制御
される。例えば、電子チューナの入力信号の信号レベル
が大きく、検出点での信号レベルが所望の値よりも大き
い場合、制御回路は、中間周波利得可変増幅回路および
利得可変増幅回路の少なくとも一方のゲインが低下する
ように、第一および第二制御信号を制御する。この結
果、検出点での信号レベルは、所望の値に近づくように
制御される。これとは逆に、検出点での信号レベルが少
ない場合には、両利得可変増幅回路のゲインの合計が増
加して、信号レベルを上昇させる。なお、ゲインを増加
させると、検出点の信号レベルが低下する場合は、制御
回路は、上記とは逆の方向にゲインを制御する。

【００４０】いずれの場合であっても、両利得可変増幅
回路のゲインが検出点の信号レベルを保つようにフィー
ドバック制御されるので、電子チューナは、入力信号の
信号レベルに拘わらず、検出点の信号レベルを一定に保
つことができる。この結果、優れた性能を持ち、簡単な
回路構成の電子チューナを実現できる。

【００４１】また、請求項７の発明に係る電子チューナ
は、請求項６記載の発明の構成において、上記制御回路
は、上記検出点での信号レベルが所定の値より低い場合
は、上記利得可変増幅回路の減衰量を最小に設定し、上
記中間周波利得可変増幅回路のみで利得制御するよう
に、上記両制御信号を制御すると共に、上記検出点での
信号レベルが所定の値を越えた場合は、上記中間周波利
得可変増幅回路の利得を一定値に保ち、上記利得可変増
幅回路のみで利得制御するように、上記両制御信号を制
御することを特徴としている。

【００４２】上記構成によれば、より前段の利得可変増
幅回路の利得の方が、より後段の中間周波利得可変増幅
回路の利得よりも大きくなる。したがって、両利得可変
増幅回路の利得を同一の値に制御する場合に比べて、電
子チューナ全体の雑音指数を低下させることができ、電
子チューナの性能を向上できる。

【００４３】また、請求項８の発明に係る電子チューナ
は、請求項６記載の発明の構成において、上記制御回路
は、上記検出点での信号レベルが所定の値より低い場合
は、上記利得可変増幅回路の減衰量を最小に設定し、上
記中間周波利得可変増幅回路のみで利得制御するよう
に、上記両制御信号を制御すると共に、上記検出点での
信号レベルが所定の値を越えた場合は、上記中間周波利
得可変増幅回路および利得可変増幅回路の双方で利得制
御するように、上記両制御信号を制御することを特徴と
している。

【００４４】上記構成によれば、電子チューナ全体に要
求される減衰量が同じ場合で比較すると、第一および第
二混合回路の入力信号レベルは、特に、入力信号レベル
を抑制する回路を設けなくても、請求項７記載の発明の
構成よりも小さくなる。したがって、第一および第二混
合回路が非線形の素子から構成され、特性歪みを生じな
い入力レンジが限定されている場合であっても、入力信
号レベルを当該入力レンジ内に納めることができる。こ
の結果、両混合回路の特性歪みに起因する電子チューナ
の特性歪みを特性でき、性能の良い電子チューナを実現
できる。

【００４５】なお、電子チューナへの入力信号の雑音指
数が低い場合、電子チューナは、請求項７記載の発明の
構成のように、中間周波利得可変増幅回路の減衰量の方
を大きく設定して、電子チューナの雑音指数を低下させ
るよりも、請求項８記載の発明の構成のように、各混合
回路の特性歪みを防止した方が、より良好な信号を出力
できる。

【００４６】

【発明の実施の形態】〔第一の実施形態〕本発明の一実
施形態について図１ないし図７に基づいて説明すると以
下の通りである。すなわち、本実施形態に係る電子チュ
ーナは、例えば、地上波デジタル放送用などに用いられ
るダブルコンバージョン方式の電子チューナであって、
ＲＦ信号をデジタルデータに復調するために使用されて
いる。

【００４７】具体的には、例えば、図２に示す電子チュ
ーナ１において、入力端子２から入力されたＲＦ信号
は、バンドパスフィルタ３を介して、ＲＦ−利得可変増
幅回路（以下では、ＲＦ−ＡＧＣ回路のように略称す
る）４にて増幅され、第一混合回路５へ入力される。第
一混合回路５は、ＲＦ−ＡＧＣ回路４の出力信号と、第
一局部発振回路６にて発振された信号とを混合する。こ
れにより、ＲＦ信号は、第一ＩＦ信号に周波数変換され
る。

【００４８】上記第一ＩＦ信号は、バンドパスフィルタ
７、第一ＩＦ増幅回路８およびバンドパスフィルタ９に
て選択増幅された後、第二混合回路１０へ入力される。
当該第二混合回路１０は、バンドパスフィルタ９の出力
信号と、第二局部発振回路１１で発振された信号とを混
合して、第二ＩＦ信号へ周波数変換する。また、第二Ｉ
Ｆ信号は、バンドパスフィルタ１２およびＩＦ−ＡＧＣ
回路１３にて増幅され、第三混合回路１４へ入力され、
第三局部発振回路１５で発振された信号と混合される。
これにより、第二ＩＦ信号は、Ｌｏｗ−ＩＦ信号に周波
数変換される。さらに、上記Ｌｏｗ−ＩＦ信号は、Ａ／
Ｄコンバータ１６にて、デジタル信号に変換された後、
デジタル復調回路１７にてデジタル信号処理され、元の
デジタルデータに復調される。

【００４９】一方、デジタル復調回路１７は、例えば、
同期信号の信号レベルを示す信号など、復調信号の信号
レベル（検出点での信号レベル）を示す信号を取り出
し、ＡＧＣ検波回路１８へ出力している。ＡＧＣ検波回
路１８は、当該信号に基づいて、Ａ／Ｄコンバータ１６
へ入力されるＬｏｗ−ＩＦ信号の信号レベルが、常に一
定になるように、ＡＧＣ制御信号ｖの値を制御する。さ
らに、ＡＧＣ遅延回路１９は、ＡＧＣ制御信号ｖに基づ
いて、ＲＦ−ＡＧＣ回路４およびＩＦ−ＡＧＣ回路１３
へ制御電圧ｖ１およびｖ２を印加して、それぞれの減衰
量を調整する。これにより、電子チューナ１は、入力端
子２から入力されるＲＦ信号の信号レベルに拘わらず、
Ａ／Ｄコンバータ１６へ入力されるＬｏｗ−ＩＦ信号の
信号レベルを、常に一定に保つことができる。

【００５０】なお、ＲＦ−ＡＧＣ回路４およびＩＦ−Ａ
ＧＣ回路１３が、特許請求の範囲に記載の利得可変増幅
回路および中間周波利得可変増幅回路に対応し、ＡＧＣ
検波回路１８およびＡＧＣ遅延回路１９が制御回路に対
応している。さらに、上記制御電圧ｖ１およびｖ２が、
第二および第一制御信号に対応する。

【００５１】ところで、上記電子チューナ１の性能は、
Ａ／Ｄコンバータ１６へ入力されるＬｏｗ−ＩＦ信号の
Ｃ／Ｎ比（搬送波対雑音比）によって略決定される
ため、当該Ｃ／Ｎ比を向上することが求められる。ここ
で、当該Ｌｏｗ−ＩＦ信号のＣ／Ｎ比で支配的な要素と
しては、ＲＦ信号のＣ／Ｎ比、ＲＦ信号のレベル、およ
び、電子チューナ１の雑音指数（ＮＦ）が挙げられ、Ｌ
ｏｗ−ＩＦ信号のＣ／Ｎ比は、ＲＦ信号のＣ／Ｎ比およ
び信号レベルが低下する程、あるいは、電子チューナ１
のＮＦが増大する程低下する。したがって、電子チュー
ナ１の性能を向上するために、電子チューナ１のＮＦを
低下させることが要求されている。

【００５２】以下では、図２に示す電子チューナ１のよ
うに、所定のゲインおよび雑音指数を有するブロックが
複数縦続に接続された場合における各ブロックのゲイン
と全体の雑音指数との関係について、図３の模擬的なブ
ロック図を参照して簡単に説明する。すなわち、ブロッ
クＢ１〜Ｂ４が縦続に接続されている場合、全体の雑音
指数ＮＦｔは、各ブロックＢ１〜Ｂ４のゲインをＧ１〜
Ｇ４、雑音指数をＮＦ１〜ＮＦ４とすると、以下の式
（１）に示すように、ＮＦｔ＝ＮＦ１＋（ＮＦ２−１）／Ｇ１＋（ＮＦ３−１）／（Ｇ１・Ｇ２）＋（ＮＦ４−１）／（Ｇ１・Ｇ２・Ｇ３） …（１）となる。したがって、より前段のブロックの雑音指数を
低減する程、また、より前段のゲインが高い程、全体の
雑音指数ＮＦｔは、低い値となる。

【００５３】本実施形態では、図２に示すＡＧＣ遅延回
路１９は、両ＡＧＣ回路４・１３へ制御電圧ｖ２・ｖ１
を印加して、それぞれの減衰量を制御する際、制御順番
を付けており、ＲＦ信号の信号レベルが小さい場合（一
例として、６５〔ｄＢｕ〕以下など）、ＡＧＣ遅延回路
１９は、ＲＦ−ＡＧＣ回路４を最大ゲイン（最小減衰
量）に設定し、ＩＦ−ＡＧＣ回路１３のみで、ゲインコ
ントロールする。一方、信号レベルが非常に大きくな
り、ＩＦ−ＡＧＣ回路１３のみではコントロールできな
くなった場合には、ＩＦ−ＡＧＣ回路１３の減衰量を一
定に保ち、ＲＦ−ＡＧＣ回路４にてゲインコントロール
する。

【００５４】上記ＡＧＣ遅延回路１９は、例えば、ＡＧ
Ｃ制御信号ｖが所定の値に達した場合に、最小減衰量を
示す値で飽和するように乗算する演算増幅回路により構
成できる。なお、演算増幅回路の比例定数は、ＡＧＣ制
御信号ｖが最小減衰量を示す場合に、当該演算増幅回路
の出力が最小減衰量を示す制御電圧ｖ１で飽和するよう
に設定される。これにより、ＡＧＣ遅延回路１９は、Ａ
ＧＣ制御信号ｖが所定の値を越えるまでの間、ＩＦ−Ａ
ＧＣ回路１３の減衰量を一定に保ち、ＲＦ−ＡＧＣ回路
４でゲインコントロールすると共に、ＡＧＣ制御信号ｖ
が所定の値を越えると、ＲＦ−ＡＧＣ回路４の減衰量を
最小に保ち、ＩＦ−ＡＧＣ回路１３でゲインコントロー
ルすることができる。

【００５５】この結果、ＲＦ−ＡＧＣ回路４の減衰量
は、ＩＦ−ＡＧＣ回路１３よりも小さくなるので、より
前段のＲＦ−ＡＧＣ回路４のゲインは、より後段のＩＦ
−ＡＧＣ回路１３よりも大きくなる。したがって、ＩＦ
−ＡＧＣ回路１３の減衰量の方を小さく制御する場合や
両ＡＧＣ回路４・１３の減衰量を同一に制御する場合に
比べて、ＲＦ−ＡＧＣ回路４からＩＦ−ＡＧＣ回路１３
までの雑音指数ＮＦを低減できる。これにより、Ａ／Ｄ
コンバータ１６へ入力されるＬｏｗ−ＩＦ信号のＣ／Ｎ
比が向上され、電子チューナ１の性能を向上できる。

【００５６】さらに、本実施形態のＲＦ−ＡＧＣ回路４
は、第一アッテネータ部４１ａと、所定のゲインのＲＦ
−増幅回路４２と、第二アッテネータ部４１ｂとを縦続
接続して構成されている。したがって、第一アッテネー
タ部４１ａにて、信号を減衰したとしても、ＲＦ−増幅
回路４２によって、第二アッテネータ部４１ｂへ入力さ
れるまでの間に信号レベルが補われる。この結果、両ア
ッテネータ部４１ａ・４１ｂを直接接続する場合に比べ
て、信号成分の低下を抑制できる。なお、ＲＦ−増幅回
路４２が特許請求の範囲に記載の増幅回路に対応する。

【００５７】また、両アッテネータ部４１ａ・４１ｂ
は、それぞれＰＩＮアッテネータから構成されており、
ＡＧＣ遅延回路１９から印加される同一の制御電圧ｖ２
によって、減衰量が調整される。ただし、両アッテネー
タ部４１ａ・４１ｂは、制御電圧ｖ２に対する減衰量の
特性ｆａ・ｆｂが互いに異なっており、それぞれの特性
ｆａ・ｆｂは、同じ制御電圧ｖ２の場合、第一アッテネ
ータ部４１ａの減衰量が第二アッテネータ部４１ｂより
も大きくなるように設定されている。

【００５８】上記両アッテネータ部４１ａ・４１ｂは、
例えば、図１に示す回路で実現されている。なお、本実
施形態に係る両アッテネータ部４１ａ・４１ｂは、互い
に同一の回路構成であり、素子の定数のみを変更して、
互いに異なる特性に設定している。したがって、以下で
は、第一アッテネータ部４１ａの構成について説明する
と共に、第二アッテネータ部４１ｂの各部材には、第一
アッテネータ部４１ａで同一の機能を有する部材の参照
符号のうち、末尾の英小文字をｂに変更した符号を付し
て説明を省略する。例えば、第二アッテネータ部４１ｂ
において、第一アッテネータ部４１ａのＰＩＮダイオー
ドＤ１ａに対応する部材は、ＰＩＮダイオードＤ１ｂと
して参照される。

【００５９】すなわち、第一アッテネータ部４１ａにお
いて、入力端子ＩＮａと出力端子ＯＵＴａとの間には、
ＰＩＮダイオードＤ１ａが設けられている。当該ＰＩＮ
ダイオードＤ１ａのアノードは、接続用のコンデンサＣ
１ａを介して、入力端子ＩＮａに接続されており、カソ
ードは、コンデンサＣ２ａを介して出力端子ＯＵＴａに
接続されている。

【００６０】また、ＰＩＮダイオードＤ１ａのアノード
には、駆動用の抵抗Ｒ１ａおよびトランジスタＴｒ１
ａ、並びに、高域遮断用のコイルＬ１ａを介して、制御
電圧ｖ２が印加されている。さらに、ＰＩＮダイオード
Ｄ１ａのカソードは、抵抗Ｒ２ａを介して接地されてい
る。なお、同図では、各ＰＩＮダイオードＤ１ａ〜Ｄ３
ａ（後述）を駆動するための電流バッファとして、トラ
ンジスタＴｒ１ａを用いているが、図２に示すＡＧＣ遅
延回路１９が、両アッテネータ部４１ａ・４１ｂのＰＩ
ＮダイオードＤ１ａ〜Ｄ３ａ・Ｄ１ｂ〜Ｄ３ｂを十分駆
動可能な駆動能力を有していれば、両アッテネータ部４
１ａ・４１ｂから、トランジスタＴｒ１ａ・抵抗Ｒ１
ａ、および、トランジスタＴｒ１ｂ・抵抗Ｒ１ｂを省略
できる。

【００６１】さらに、上記ＰＩＮダイオードＤ１ａのア
ノードは、直流防止用のコンデンサＣ３ａ、ＰＩＮダイ
オードＤ２ａおよびコンデンサＣ４ａを介して接地され
ている。当該ＰＩＮダイオードＤ２ａのアノード、すな
わち、コンデンサＣ３ａとＰＩＮダイオードＤ２ａとの
接続点には、所定の電圧ｖ４ａが印加されている。当該
電圧ｖ４ａは、例えば、抵抗Ｒ３ａおよびＲ４ａで、所
定の電源電圧Ｂを分圧して生成されており、制御電圧ｖ
２が最大の場合におけるＰＩＮダイオードＤ１ａのカソ
ード端の電圧ｖ３ａよりも低くなるように設定される。
また、ＰＩＮダイオードＤ２ａのカソードは、ＰＩＮダ
イオードＤ３ａを介して、ＰＩＮダイオードＤ１ａのカ
ソードに接続される。

【００６２】上記構成において、第一アッテネータ部４
１ａの高周波領域における等価回路は、図４に示すよう
になり、入力端子ＩＮａとＰＩＮダイオードＤ１ａのカ
ソード端（点Ｐ３）との間の抵抗Ｒ１１ａの抵抗値は、
ＰＩＮダイオードＤ１ａの高周波抵抗によって変化す
る。また、抵抗Ｒ１１ａの入力端に一端が接続され、他
端が接地された抵抗Ｒ１２ａは、抵抗値がＰＩＮダイオ
ードＤ２ａの高周波抵抗によって変化する。さらに、抵
抗Ｒ１１ａの出力端に一端が接続され、他端が接地され
た抵抗Ｒ１３ａは、抵抗値がＰＩＮダイオードＤ３ａの
高周波抵抗によって変化する。なお、抵抗Ｒ１３ａに並
列に設けられている抵抗ＲＬは、図１に示す抵抗Ｒ２ａ
と、第一アッテネータ部４１ａの出力に接続される負荷
およびコンデンサＣ２ａの直列回路とを並列に接続した
場合の等価的な抵抗である。

【００６３】ここで、各ＰＩＮダイオードＤ１ａ〜Ｄ３
ａの高周波抵抗の値は、それぞれの順方向電流によって
変化し、図５に示すように、順方向電流Ｉ_Fが増加する
に従って、高周波抵抗ｒｄは低下する。したがって、制
御電圧ｖ２を制御して、それぞれの順方向電流Ｉ_Fを増
減することで、第一アッテネータ部４１ａの減衰量を制
御できる。

【００６４】具体的には、制御電圧ｖ２が最大の場合、
コイルＬ１ａ・ＰＩＮダイオードＤ１ａ・抵抗Ｒ２ａの
経路に流れる電流Ｉ１ａも最大になる。この結果、ＰＩ
ＮダイオードＤ１ａの高周波抵抗ｒｄの値、および、図
４に示す等価的な抵抗Ｒ１１ａの抵抗値は、最も小さい
値に保たれている。

【００６５】一方、上記電流Ｉ１ａが最大なので、図１
に示す電圧ｖ３ａも最大となり、電圧ｖ４ａよりも高く
なる。したがって、ＰＩＮダイオードＤ２ａおよびＤ３
ａは、逆バイアスになり、両ＰＩＮダイオードＤ２ａ・
Ｄ３ａには、電流が流れない。これにより、両ＰＩＮダ
イオードＤ２ａ・Ｄ３ａの高周波抵抗ｒｄ、および、図
４に示す抵抗Ｒ１２ａ・Ｒ１３ａの抵抗値は、極めて大
きな値となる。この結果、第一アッテネータ部４１ａの
入出力特性（入力端子ＩＮａ−ＯＵＴａ間の通過特性）
は、ＰＩＮダイオードＤ１ａの高周波抵抗による抵抗Ｒ
１１ａのみによる減衰量となる。

【００６６】これに対して、制御電圧ｖ２が低下して、
トランジスタＴｒ１ａがＰＩＮダイオードＤ１ａへ供給
する電流Ｉ１ａが減少すると、図４に示す抵抗Ｒ１１ａ
の抵抗値が増大し、第一アッテネータ部４１ａの減衰量
が増大し始める。さらに、電流Ｉ１ａの減少に伴って電
圧ｖ３ａが低下して上記所定の電圧ｖ４ａを下回ると、
抵抗Ｒ３ａから両ＰＩＮダイオードＤ２ａ・Ｄ３ａを介
して抵抗Ｒ２ａへ至る経路へ、電流Ｉ２ａが流れ始め
る。当該電流Ｉ２ａは、電流Ｉ１ａの減少に伴って増加
するので、図４に示す抵抗Ｒ１１ａの抵抗値が増大する
一方で、抵抗Ｒ１２ａ・Ｒ１３ａの抵抗値が減少する。
この結果、第一アッテネータ部４１ａの減衰量は、制御
電圧ｖ２の低下に伴って大きくなる。なお、第二アッテ
ネータ部４１ｂも同様に動作して、制御電圧ｖ２の低下
に伴って、減衰量が大きくなる。

【００６７】これにより、各アッテネータ部４１ａ・４
１ｂのＡＧＣ特性（制御電圧ｖ２に対する減衰量の特
性）ｆａ・ｆｂは、例えば、図６に示すように、制御電
圧ｖ２が最大の際には、最大のゲインを持ち、制御電圧
ｖ２を下げるに従ってゲインが低下するような特性とな
る。同図では、制御電圧ｖ２が１０〔Ｖ〕から０〔Ｖ〕
まで変化した場合、各アッテネータ部４１ａ・４１ｂの
減衰量は、それぞれ、０〔ｄＢ〕から３０〔ｄＢ〕程度
まで変化する。

【００６８】ここで、各アッテネータ部４１ａ・４１ｂ
のＡＧＣ特性ｆａ・ｆｂは、互いに異なるように設定さ
れており、制御電圧ｖ２が同一の場合、第一アッテネー
タ部４１ａの減衰量よりも、第二アッテネータ部４１ｂ
の減衰量の方が大きくなるように設定されている。この
結果、同じ制御電圧ｖ２で制御しているにも拘わらず、
２つのアッテネータ部４１ａ・４１ｂに制御順番を持た
せることができる。

【００６９】具体的には、図１に示す構成の場合、各ア
ッテネータ部４１ａ（４１ｂ）のＡＧＣ特性ｆａ・ｆｂ
は、上述したように、各ＰＩＮダイオードＤ１ａ〜Ｄ３
ａ（Ｄ１ｂ〜Ｄ３ｂ）に流れる電流によって決まるた
め、図２に示すＡＧＣ遅延回路１９から与えられる制御
電圧ｖ２と、電源電圧Ｂを抵抗Ｒ３ａ・Ｒ４ａ（Ｒ３ｂ
・Ｒ４ｂ）で分圧して生成した電圧ｖ４ａ（ｖ４ｂ）
と、ダイオードバイアス用の抵抗Ｒ２ａ（Ｒ２ｂ）にか
かる電圧ｖ３ａ（ｖ３ｂ）とにより決定される。したが
って、第一アッテネータ部４１ａに設けられた抵抗Ｒ２
ａ・３ａ・４ａの抵抗値の組み合わせと、第二アッテネ
ータ部４１ｂに設けられた抵抗Ｒ２ｂ・３ｂ・４ｂの抵
抗値の組み合わせとを、それぞれ別に設定することによ
って、制御電圧ｖ２が同一であるにも拘わらず、電圧ｖ
３ａ・ｖ４ａの組み合わせと、電圧ｖ３ｂ・ｖ４ｂの組
み合わせとがそれぞれ別に変化して、両アッテネータ部
４１ａ・４１ｂのＡＧＣ特性ｆａ・ｆｂを互いに異なる
値に設定できる。

【００７０】本実施形態の場合、上記各抵抗Ｒ２ａ〜４
ａ、Ｒ２ｂ〜Ｒ４ｂの抵抗値は、同一の制御電圧ｖ２が
印加された場合、第一アッテネータ部４１ａの減衰量
が、第二アッテネータ部４１ｂの減衰量よりも大きくな
るように設定されている。例えば、図６に示すように、
第二アッテネータ部４１ｂのＡＧＣ特性ｆｂ（ｆｂ１）
は、第一アッテネータ部４１ａのＡＧＣ特性ｆａよりも
下側、すなわち、同じ制御電圧ｖ２が与えられた場合、
減衰量が大きくなるように設定されている。一例とし
て、制御電圧ｖ２が３〔Ｖ〕の場合を例にすると、第一
アッテネータ部４１ａの減衰量が１．５〔ｄＢ〕である
のに対して、第二アッテネータ部４１ｂの減衰量は、７
〔ｄＢ〕になり、第二アッテネータ部４１ｂの減衰量の
方が大きくなっている。

【００７１】したがって、制御電圧ｖ２が１０〔Ｖ〕か
ら０〔Ｖ〕へ変化する方向を考えると、第一アッテネー
タ部４１ａから減衰し始め、次に、第二アッテネータ部
４１ｂが減衰を開始することになる。これにより、同じ
制御電圧ｖ２で制御しているにも拘わらず、２つのアッ
テネータ部４１ａ・４１ｂには、制御順番が付けられ
る。

【００７２】この結果、両アッテネータ部４１ａ・４１
ｂおよびＩＦ−ＡＧＣ回路１３のうち、より前段の第一
アッテネータ部４１ａのゲインは、より後段の第二アッ
テネータ部４１ｂよりも大きくなる。したがって、第二
アッテネータ部４１ｂのゲインの方が大きい場合や、両
アッテネータ部４１ａ・４１ｂのゲインが等しい場合に
比べて、ＲＦ−ＡＧＣ回路４全体の雑音指数ＮＦを低減
できる。これにより、ＲＦ−ＡＧＣ回路４からＩＦ−Ａ
ＧＣ回路１３までの雑音指数ＮＦを低減でき、電子チュ
ーナ１の性能を向上できる。

【００７３】ところで、ＲＦ−ＡＧＣ回路４全体のＡＧ
Ｃ特性ｆは、両ＡＧＣ特性ｆａ・ｆｂの和で表現され
る。これにより、個々のアッテネータ部４１ａ・４１ｂ
が特性の歪みの少ないＰＩＮアッテネータで構成されて
いるにも拘わらず、図７に示すように、所望のゲイン４
０〔ｄＢ〕を達成している。

【００７４】また、両アッテネータ部４１ａ・４１ｂ
は、ＡＧＣ特性が互いに異なっているだけであり、特
に、ＡＧＣ遅延回路１９のようなタイミングを制御する
回路を設けなくても、同一の制御電圧ｖ２で制御でき
る。この結果、極めて簡単な回路で、ＲＦ−ＡＧＣ回路
４を構成でき、ＲＦ−ＡＧＣ回路４に必要な回路面積
と、消費電力とを削減できる。

【００７５】加えて、第二アッテネータ部４１ｂが最大
減衰量に達するまでの間に、第一アッテネータ部４１ａ
が減衰を開始しているので、最大減衰量に達したことを
検出してから動作を開始する従来技術とは異なり、ＲＦ
−ＡＧＣ回路４の動作範囲は、ＲＦ信号の周波数に拘わ
らず、一定に保たれる。さらに、両アッテネータ部４１
ａ・４１ｂが同時に減衰量を制御しているため、ＲＦ−
ＡＧＣ回路４に要求される減衰量に応じて、一方のアッ
テネータ部４１の動作／動作停止を制御する場合とは異
なり、図７に示すように、ＲＦ−ＡＧＣ回路４全体のＡ
ＧＣ特性ｆは、連続して（滑らかに）変化する。これら
の結果、両アッテネータ部４１ａ・４１ｂのＡＧＣ特性
が互いに異なっているにも拘わらず、電子チューナ１
は、Ａ／Ｄコンバータ１６の入力信号の信号レベルを、
より安定してフィードバック制御できる。

【００７６】〔第二の実施形態〕ところで、上記第一の
実施形態に係る電子チューナ１では、第二ＩＦ信号を周
波数変換した後で、Ａ／Ｄコンバータ１６へ入力する場
合について説明した。これに対して、本実施形態では、
他の構成のデジタル放送用受信装置の一例として、第二
ＩＦ信号をアナログ復調した後で、Ａ／Ｄコンバータ１
６へ印加する構成について説明する。

【００７７】具体的には、図８に示すように、本実施形
態に係る電子チューナ１ａでは、上記電子チューナ１の
第三混合回路１４および第三局部発振回路１５に代え
て、ベースバンド復調回路２０が設けられている。当該
ベースバンド復調回路２０は、例えば、８ＶＳＢ（ Ves
tigial SideBand modulation）や６４ＱＡＭ（ Quadrat
ure Amplitude Modulation）など、デジタル放送で多く
用いられている多値振幅変調方式で変調された信号をア
ナログ復調できる。これにより、第二ＩＦ信号をアナロ
グ復調して、Ａ／Ｄコンバータ１６へ印加できる。な
お、ベースバンド復調回路２０以外の構成は、上記電子
チューナ１と同様であるため、同じ機能を有する部材に
は、同じ参照符号を付して説明を省略する。

【００７８】当該構成であっても、Ａ／Ｄコンバータ１
６の出力信号は、デジタル復調回路１７にてデジタル復
調され、復調信号として出力される。さらに、例えば、
デジタル復調の際における同期信号の信号レベルなどに
基づいて、ＡＧＣ制御信号が生成される。これにより、
上記電子チューナ１と同様に、全体の減衰量が増加する
場合、ＩＦ−ＡＧＣ回路１３の減衰量、ＲＦ−ＡＧＣ回
路４の順番で、減衰量が制御される。また、ＲＦ−ＡＧ
Ｃ回路４では、単一のＡＧＣ制御電圧によって、第二ア
ッテネータ部４１ｂの減衰量が第一アッテネータ部４１
ａの減衰量よりも大きくなるように制御される。この結
果、上記電子チューナ１と同様の効果が得られる。

【００７９】〔第三の実施形態〕ところで、上記第一お
よび第二の実施形態では、ＲＦ−ＡＧＣ回路４の両アッ
テネータ部４１ａ・４１ｂのＡＧＣ特性を互いに異なる
特性に設定する際、例えば、図１に示す抵抗Ｒ２ａ〜Ｒ
４ａと抵抗Ｒ２ｂ〜Ｒ４ｂとのように、それぞれの回路
素子の定数を別の値に設定している。この場合は、特別
な回路を付加することなく、両者のＡＧＣ特性を設定で
きるため、非常に簡単な回路で実現できる。

【００８０】ところが、上記構成では、制御電圧ｖ２の
変化に伴って、第一アッテネータ部４１ａのバイアス電
圧ｖ３ａあるいはｖ４ａと、第二アッテネータ部４１ｂ
のバイアス電圧ｖ３ｂあるいはｖ４ｂとが、それぞれ別
の特性で変化する。同様に、ＰＩＮダイオードＤ１ａ〜
Ｄ３ａを流れる電流量は、ＰＩＮダイオードＤ１ｂから
Ｄ３ｂに流れる電流量が変化する際の特性とは異なる特
性で変化する。この結果、両アッテネータ部４１ａ・４
１ｂのインピーダンス整合を、常に最適に保つことは困
難になる。

【００８１】これに対して、本実施形態では、極めて簡
単な回路を付加することで、両アッテネータ部のインピ
ーダンス整合を最適に保つことができるＲＦ−ＡＧＣ回
路について説明する。具体的には、本実施形態に係るＲ
Ｆ−ＡＧＣ回路４ｂは、図９に示すように、図１に示す
ＲＦ−ＡＧＣ回路４と略同様であるが、抵抗Ｒ３１およ
びＲ３２からなる分圧回路４３が、第二アッテネータ部
４１ｂへ制御電圧ｖ２が印加されるまでの間に追加され
ている。したがって、制御電圧ｖ２が当該分圧回路４３
によって分圧された後、制御電圧ｖ２ｂとして、トラン
ジスタＴｒ１ｂのベース抵抗となる抵抗Ｒ１ｂに印加さ
れる。一方、第一アッテネータ部４１ａには、制御電圧
ｖ２が、そのまま制御電圧ｖ２ａとして与えられる。な
お、制御電圧ｖ２ａ・ｖ２ｂが特許請求の範囲に記載の
直流電圧に対応する。

【００８２】ここで、上記分圧回路４３は、２つの抵抗
Ｒ３１・Ｒ３２で構成でき、極めて簡単な回路なので、
ＲＦ−ＡＧＣ回路４ｂは、図１に示すＲＦ−ＡＧＣ回路
４と略同じ程度の回路規模で実現できる。

【００８３】また、両アッテネータ部４１ａ・４１ｂの
回路素子の定数は、例えば、第二アッテネータ部４１ｂ
の抵抗Ｒ２ｂ〜Ｒ４ｂの抵抗値は、第一アッテネータ部
４１ａにて抵抗Ｒ２ａ〜Ｒ４ａのうち、対応する抵抗の
抵抗値と同一に設定するなど、両アッテネータ部４１ａ
・４１ｂが共に最適なインピーダンス整合を取れる値に
設定されている。なお、残余の構成は、ＲＦ−ＡＧＣ回
路４と同様であるため、同じ機能を有する部材には、同
じ参照符号を付して説明を省略する。

【００８４】上記構成によれば、各アッテネータ部４１
ａ（４１ｂ）において、ＰＩＮダイオードＤ１ａ〜Ｄ３
ａ（Ｄ１ｂ〜Ｄ３ｂ）のバイアス電圧ｖ３ａ・ｖ４ａ
（ｖ３ｂ・ｖ４ｂ）は、両アッテネータ部４１ａ・４１
ｂが共に、常に最適なインピーダンスに整合するように
決定できる。

【００８５】また、制御電圧ｖ２は、分圧回路４３によ
って分圧された後、第二アッテネータ部４１ｂへ印加さ
れるため、第二アッテネータ部４１ｂの制御電圧ｖ２ｂ
は、第二アッテネータ部４１ｂの制御電圧ｖ２ａ（制御
電圧ｖ２）よりも低くなる。これにより、両アッテネー
タ部４１ａ・４１ｂのＡＧＣ特性が同一な場合、第二ア
ッテネータ部４１ｂの減衰量は、第一アッテネータ部４
１ａよりも大きくなる。

【００８６】例えば、分圧回路４３の分圧比を１／２と
すると、制御電圧ｖ２が１０〔Ｖ〕の場合、第一アッテ
ネータ部４１ａの制御電圧ｖ２ａが、１０〔Ｖ〕である
のに対して、第二アッテネータ部４１ｂの制御電圧ｖ２
ｂは、５〔Ｖ〕になる。したがって、図６に示すよう
に、第二アッテネータ部４１ｂの制御電圧ｖ２ｂに対す
るＡＧＣ特性が第一アッテネータ部４１ａのＡＧＣ特性
ｆａと同一に設定されている場合を例にすると、制御電
圧ｖ２に対する第二アッテネータ部４１ｂのＡＧＣ特性
ｆｂ２は、第一アッテネータ部４１ａのＡＧＣ特性ｆａ
よりも下方（減衰量が大きい方向）に配される。この結
果、両アッテネータ部４１ａ・４１ｂの減衰量は、制御
電圧ｖ２が１０〔Ｖ〕の場合、それぞれ、０〔ｄＢ〕・
０．１〔ｄＢ〕となり、最大ゲインの状態となる。ま
た、制御電圧ｖ２が４〔Ｖ〕の場合は、制御電圧ｖ２ａ
・ｖ２ｂは、それぞれ、４〔Ｖ〕・２〔Ｖ〕となるの
で、それぞれの減衰量は、０．５〔ｄＢ〕・４〔ｄＢ〕
となる。なお、分圧回路４３の分圧比や各アッテネータ
部４１ａ・４１ｂのＡＧＣ特性は、上記の例に限らず、
必要に応じた値や特性に設定できる。

【００８７】この結果、第一の実施形態と同様に、単一
の制御電圧ｖ２で制御しているにも拘わらず、両アッテ
ネータ部４１ａ・４１ｂのＡＧＣ制御に順番を付けるこ
とができる。したがって、第二アッテネータ部４１ｂの
減衰量を第一アッテネータ部４１ａよりも大きく設定で
き、ＲＦ−ＡＧＣ回路４ｂ全体の雑音指数、および、電
子チューナ１（１ａ）の雑音指数を低減できる。

【００８８】さらに、ＲＦ−ＡＧＣ回路４ｂでは、両ア
ッテネータ部４１ａ・４１ｂが共に最適なインピーダン
ス整合を維持できるように、各ＰＩＮダイオードＤ１ａ
〜Ｄ３ａ・Ｄ１ｂ〜Ｄ３ｂのバイアス電圧を決定できる
ため、第一の実施形態の効果に加えて、インピーダンス
の不整合に起因する反射などを抑制できる。この結果、
ＲＦ−ＡＧＣ回路４ｂ全体の雑音指数、および、電子チ
ューナ１（１ａ）の雑音指数を、さらに低減できる。

【００８９】〔第四の実施形態〕ところで、上記第一な
いし第三の実施形態では、電子チューナ１（１ａ）全体
のＣ／Ｎ比が、ＲＦ−増幅回路４２の振幅歪みよりも、
両アッテネータ部４１ａ・４１ｂのＣ／Ｎ比の影響を受
ける場合を例にして説明している。

【００９０】ところが、例えば、ＲＦ信号のＣ／Ｎ比が
良好で、妨害信号のレベルが大きいときなどには、ＲＦ
−増幅回路４２の振幅歪みを無視できなくなる場合があ
る。具体的には、ＲＦ−増幅回路４２は、トランジスタ
などの非線型素子で構成されているため、入力される信
号のレベルが高い時には、相互変調妨害などの歪みが無
視できなくなる。この場合、第二アッテネータ部４１ｂ
の減衰量を第一アッテネータ部４１ａよりも大きく設定
すると、ＲＦ−増幅回路４２の入力信号のレベルが大き
くなり、振幅歪みが発生する虞れがある。

【００９１】一例として、ＲＦ−増幅回路４２におい
て、入力信号のレベルが８０〔ｄＢｕ〕以上になると、
ＲＦ−増幅回路４２の振幅歪みが許容範囲を越える場合
について説明する。この場合、以下の表１に示すよう
に、両アッテネータ部４１ａ・４１ｂの減衰量が設定さ
れているとすると、ＲＦ信号の信号レベルが９０〔ｄＢ
ｕ〕以上の場合、ＲＦ−増幅回路４２の入力信号のレベ
ルが８０〔ｄＢｕ〕以上となるので、振幅歪みが発生し
て、電子チューナ１（１ａ）の復調信号のＣ／Ｎ比を低
下させてしまう。

【００９２】

【表１】

【００９３】これに対して、本実施形態に係る電子チュ
ーナでは、両アッテネータ部４１ａ・４１ｂのＡＧＣ特
性が上記第一ないし第三の実施形態とは逆に設定されて
おり、例えば、以下の表２に示すように、制御電圧ｖ２
が同じ場合、第一アッテネータ部４１ａの方が減衰量が
大きくなるように設定されている。なお、ＡＧＣ特性の
設定方法は、第一の実施形態のように、各抵抗Ｒ２ａ〜
Ｒ４ａ・Ｒ２ｂ〜Ｒ４ｂの抵抗値によって設定してもよ
いし、第三の実施形態のように、両トランジスタＴｒ１
ａ・Ｔｒ１ｂへ印加される電圧の比率によって設定して
もよい。なお、この場合は、図９に示すＲＦ−ＡＧＣ回
路４ｂとは異なり、抵抗Ｒ３１・Ｒ３２からなる分圧回
路は、抵抗Ｒ１ａの前段に配され、抵抗Ｒ１ｂには、制
御電圧ｖ２が直接印加される。

【００９４】

【表２】

【００９５】上記構成によれば、ＲＦ−増幅回路４２の
入力信号レベルは、上記第一ないし第三の実施形態に比
べて低下する。これにより、ＲＦ信号の信号レベルに拘
わらず、ＲＦ−増幅回路４２の入力信号のレベルを、例
えば、８０〔ｄＢｕ〕以下など、所定の値以下に保つこ
とができる。

【００９６】ここで、ＲＦ−増幅回路４２の振幅歪みの
レベルは、非線形素子への入力信号レベルが大きい程、
大きくなるのに対して、電子チューナ１（１ａ）へ入力
されるＲＦ信号のＣ／Ｎ比は、ＲＦ信号の信号レベルが
増大するに従って減少する。したがって、ＲＦ信号のＣ
／Ｎ比が良好で、振幅歪みに起因する妨害信号のレベル
が大きいときには、第一ないし第三の実施形態に示すよ
うにＣ／Ｎ比の低下を防止するよりも、本実施形態に示
すように振幅歪みを抑制する方が、より特性歪みの少な
い良好な復調信号を出力できる。

【００９７】〔第五の実施形態〕ところで、第四の実施
形態では、ＲＦ−増幅回路４２の振幅歪みを抑制する構
成について説明したが、振幅歪みは、ＲＦ−増幅回路４
２だけではなく、例えば、図２および図８に示す第一混
合回路５、第一ＩＦ増幅回路８および第二混合回路１０
においても発生する虞れがある。本実施形態では、これ
らの回路５・８・１０の振幅歪みを抑制可能な電子チュ
ーナについて説明する。

【００９８】具体的には、上記各回路５・８・１０も、
ＲＦ−増幅回路４２と同様に、トランジスタのように非
線形の素子を含んでおり、所定の入力レンジを越えた信
号レベルの信号が入力されると、振幅歪みが発生する。
したがって、ＲＦ信号のＣ／Ｎ比が良好で、これらの回
路５・８・１０の振幅歪みに起因する妨害信号のレベル
が大きいときには、ＲＦ信号の信号レベルが小さい（例
えば、６５〔ｄＢｕ〕以下）であっても、両ＡＧＣ回路
４・１３の双方が利得制御して、各回路５・８・１０の
入力信号レベルを低減する方がよい。

【００９９】この場合、図２および図８に示すＡＧＣ遅
延回路１９は、例えば、図１０に示すように、ＡＧＣ検
波回路１８が出力するＡＧＣ制御信号ｖ（ＡＧＣ検波出
力）を所定のゲインで増幅し、ＲＦ−ＡＧＣ回路４へ印
加する演算増幅回路１９ａから構成できる。なお、この
構成例では、ＩＦ−ＡＧＣ回路１３には、ＡＧＣ制御信
号ｖがそのまま制御電圧ｖ１として印加されている。

【０１００】例えば、演算増幅回路１９ａのゲインが５
倍で、出力が０〔Ｖ〕から１０〔Ｖ〕まで出力可能とす
ると、両ＡＧＣ回路１３・４への制御電圧ｖ１・ｖ２
は、ＡＧＣ制御信号ｖが０〔Ｖ〕から１０〔Ｖ〕まで変
化した場合、図１１に示すように変化する。この例で
は、ＡＧＣ制御信号ｖが２〔Ｖ〕から１０〔Ｖ〕までの
間、制御電圧ｖ２は、１０〔Ｖ〕に保たれている。した
がって、この状態では、ＲＦ−ＡＧＣ回路４は、減衰量
が最小（最大ゲイン）に維持され、ＩＦ−ＡＧＣ回路１
３のみで利得制御が行われる。一方、ＡＧＣ制御信号ｖ
が２〔Ｖ〕以下になると、制御電圧ｖ２が変化しはじめ
るため、ＲＦ−ＡＧＣ回路４による利得制御が開始され
る。これにより、第一ないし第四の実施形態に比べて簡
単な回路構成のＡＧＣ遅延回路１９によって、２つのＡ
ＧＣ回路４・１３に制御順位を付けることができる。な
お、上述のＡＧＣ遅延回路１９、および、ＡＧＣ制御信
号ｖに対する制御電圧ｖ１・ｖ２の特性は、あくまで一
例であり、両ＡＧＣ回路４・１３に同様の制御順位を付
けることができれば、同様の効果が得られる。

【０１０１】上記構成によれば、ＲＦ信号の信号レベル
が小さい場合であっても、両ＡＧＣ回路４・１３の双方
により利得制御が行われる。したがって、第一混合回路
５・第一ＩＦ増幅回路８・第二混合回路１０の入力信号
レベルは、第一ないし第四の実施形態のように、ＲＦ信
号の信号レベルが小さいときにＲＦ−ＡＧＣ回路４のみ
で利得制御する場合に比べて低減される。この結果、特
に、入力信号レベルを抑制する回路を設けることなく、
入力信号レベルの超過に起因する振幅歪みを抑制でき
る。これにより、特性歪みのない電子チューナ１（１
ａ）を簡単な回路構成で実現できる。

【０１０２】なお、上記各実施形態では、電子チューナ
１（１ａ）の特性について説明する際、幾つかの数値例
を挙げて説明したが、本発明は、これらの数値例に限定
されるものではない。電子チューナ１（１ａ）を含む受
信装置の性能は、電子チューナ１（１ａ）の性能（ゲイ
ン、雑音指数ＮＦ、振幅歪み特性など）によって大きく
変化すると共に、受信装置を有するシステムによって、
要求される性能が異なるので、例えば、ＲＦ信号の信号
レベルに対する減衰量など、電子チューナ１（１ａ）の
各種設定は、用途に応じて設定される。

【０１０３】

【発明の効果】請求項１の発明に係る利得可変増幅回路
は、以上のように、同一の第一制御信号で制御される第
一および第二アッテネータ部が、増幅回路の前段および
後段に配され、当該両アッテネータ部は、上記第一制御
信号に対する減衰量の特性の形状が、互いに異なる形状
に設定されている構成である。

【０１０４】上記構成によれば、利得可変増幅回路全体
の減衰量のレンジは、両アッテネータ部の減衰量レンジ
の合計になるので、減衰量レンジを拡大できる。また、
特に、両アッテネータ部が動作する順序を制御する回路
を設けなくても、両アッテネータ部の制御順番を付ける
ことができ、減衰量を互いに異なる値に設定できる。さ
らに、両アッテネータ部の減衰量は、変化の程度が異な
るだけで同時に変化するので、利得可変増幅回路全体に
おいて、制御信号に対する減衰量の特性は、滑らかに
（連続に）変化する。これらの結果、単一の制御信号で
制御可能であるにも拘わらず、両アッテネータ部に制御
順番を付けることができ、優れた性能を持ち、低コスト
で製造可能な利得可変増幅回路を提供できるという効果
を奏する。

【０１０５】請求項２の発明に係る利得可変増幅回路
は、以上のように、請求項１記載の発明の構成におい
て、上記第二アッテネータ部の上記減衰量特性の形状
は、上記第一制御信号が同じ値の場合、第一アッテネー
タ部の減衰量よりも大きくなるように設定されている構
成である。

【０１０６】上記構成によれば、より前段の第一アッテ
ネータ部の利得の方が大きくなるので、利得可変増幅回
路の雑音指数を低下させることができ、利得可変増幅回
路の性能を向上できるという効果を奏する。

【０１０７】請求項３の発明に係る利得可変増幅回路
は、以上のように、請求項１記載の発明の構成におい
て、上記第二アッテネータ部の上記減衰量特性の形状
は、上記第一制御信号が同じ値の場合、第一アッテネー
タ部の減衰量よりも小さくなるように設定されている構
成である。

【０１０８】上記構成によれば、増幅回路の入力信号レ
ベルを制限する回路を特に設けなくても、増幅回路の入
力信号レベルを制限できる。この結果、増幅回路の特性
歪みに起因する利得可変増幅回路の特性歪みを抑制で
き、性能の良い利得可変増幅回路を実現できるという効
果を奏する。

【０１０９】請求項４の発明に係る利得可変増幅回路
は、以上のように、請求項１、２または３記載の発明の
構成において、上記両アッテネータ部には、入力される
直流電圧値に対する減衰量の特性の形状が互いに同一に
設定されたＰＩＮアッテネータが設けられており、両ア
ッテネータ部の一方には、直流電圧として与えられる上
記第一制御信号が直接印加されると共に、上記第一制御
信号を分圧して、他方のアッテネータ部に入力する分圧
回路を備えている構成である。

【０１１０】上記構成では、両ＰＩＮアッテネータが当
該直流電圧に対して同じ形状の減衰量特性を有している
ため、第一および第二アッテネータ部の双方で、インピ
ーダンス整合を最適な状態に保つことができる。この結
果、インピーダンスの不整合に起因する利得可変増幅回
路の雑音を抑制でき、利得可変増幅回路の性能を、さら
に向上できるという効果を奏する。

【０１１１】請求項５の発明に係る電子チューナは、以
上のように、請求項１、２、３または４記載の利得可変
増幅回路と、予め定められる周波数で発振する第一局部
発振回路と、上記利得可変増幅回路および第一局部発振
回路の出力を混合して、当該利得可変増幅回路の出力信
号を、第一中間周波数の信号に変換する第一混合回路
と、上記第一混合回路の後段に設けられた検出点におけ
る信号レベルが一定になるように、上記利得可変増幅回
路へ与える第一制御信号を制御する制御回路とを備えて
いる構成である。

【０１１２】上記構成によれば、請求項１、２、３また
は４記載の利得可変増幅回路が使用されているため、簡
単な回路構成で、かつ、広い減衰量のレンジを持つにも
拘わらず、第一混合回路へ入力される信号の雑音指数を
抑制できる。したがって、優れた性能を持ち、簡単な回
路構成の電子チューナを実現できるという効果を奏す
る。

【０１１３】請求項６の発明に係る電子チューナは、以
上のように、請求項５記載の発明の構成において、予め
定められる周波数で発振する第二局部発振回路と、上記
第一混合回路および第二局部発振回路の出力を混合し
て、第一混合回路の出力信号を、第二中間周波数の信号
に変換する第二混合回路と、第二混合回路の出力に接続
され、与えられた第二制御信号に基づいて利得を制御す
る中間周波利得可変増幅回路とを備え、上記制御回路
は、上記中間周波利得可変増幅回路より後段の検出点で
の信号レベルが一定になるように、上記第一および第二
制御信号を制御する構成である。

【０１１４】上記構成によれば、両利得可変増幅回路の
ゲインが検出点の信号レベルを保つようにフィードバッ
ク制御されるので、電子チューナは、入力信号の信号レ
ベルに拘わらず、検出点の信号レベルを一定に保つこと
ができる。この結果、優れた性能を持ち、簡単な回路構
成の電子チューナを実現できるという効果を奏する。

【０１１５】請求項７の発明に係る電子チューナは、以
上のように、請求項６記載の発明の構成において、上記
制御回路は、上記検出点での信号レベルが所定の値より
低い場合は、上記利得可変増幅回路の減衰量を最小に設
定し、上記中間周波利得可変増幅回路のみで利得制御す
るように、上記両制御信号を制御すると共に、上記検出
点での信号レベルが所定の値を越えた場合は、上記中間
周波利得可変増幅回路の利得を一定値に保ち、上記利得
可変増幅回路のみで利得制御するように、上記両制御信
号を制御する構成である。

【０１１６】上記構成によれば、より前段の利得可変増
幅回路の利得の方が、より後段の中間周波利得可変増幅
回路の利得よりも大きくなる。したがって、両利得可変
増幅回路の利得を同一の値に制御する場合に比べて、電
子チューナ全体の雑音指数を低下させることができ、電
子チューナの性能を向上できるという効果を奏する。

【０１１７】請求項８の発明に係る電子チューナは、以
上のように、請求項６記載の発明の構成において、上記
制御回路は、上記検出点での信号レベルが所定の値より
低い場合は、上記利得可変増幅回路の減衰量を最小に設
定し、上記中間周波利得可変増幅回路のみで利得制御す
るように、上記両制御信号を制御すると共に、上記検出
点での信号レベルが所定の値を越えた場合は、上記中間
周波利得可変増幅回路および利得可変増幅回路の双方で
利得制御するように、上記両制御信号を制御する構成で
ある。

【０１１８】上記構成によれば、第一および第二混合回
路が非線形の素子から構成され、特性歪みを生じない入
力レンジが限定されている場合であっても、特に、入力
信号レベルを抑制する回路を設けることなく、入力信号
レベルを当該入力レンジ内に納めることができる。この
結果、両混合回路の特性歪みに起因する電子チューナの
特性歪みを特性でき、性能の良い電子チューナを実現で
きるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施形態を示すものであり、ＲＦ−
ＡＧＣ回路の要部構成を示す回路図である。

【図２】上記ＲＦ−ＡＧＣ回路を用いた電子チューナの
要部構成を示すブロック図である。

【図３】複数のブロックからなる回路全体の雑音指数
と、個々のブロックの雑音指数およびゲインとの関係を
説明するものであり、各ブロックの接続を示す模擬的な
ブロック図である。

【図４】上記ＲＦ−ＡＧＣ回路内のアッテネータ部を示
すものであり、各アッテネータ部の高周波等価回路を示
す回路図である。

【図５】上記各アッテネータ部で使用されるＰＩＮダイ
オードの順方向電流と高周波抵抗との関係を示すグラフ
である。

【図６】上記各アッテネータ部の特性を示すものであ
り、制御電圧と減衰量との関係を示すグラフである。

【図７】上記ＲＦ−ＡＧＣ回路全体の特性を示すもので
あり、制御電圧と減衰量との関係を示すグラフである。

【図８】本発明の他の実施形態を示すものであり、電子
チューナの要部構成を示すブロック図である。

【図９】本発明のさらに他の実施形態を示すものであ
り、ＲＦ−ＡＧＣ回路の要部構成を示す回路図である。

【図１０】本発明のまた別の実施形態を示すものであ
り、上記電子チューナのＡＧＣ遅延回路の構成例を示す
回路図である。

【図１１】上記ＡＧＣ遅延回路の動作を示すものであ
り、ＡＧＣ遅延回路の入出力特性を示すグラフである。

【図１２】従来例を示すものであり、電子チューナの要
部構成を示すブロック図である。

【図１３】上記電子チューナのＲＦ−ＡＧＣ回路を示す
回路図である。

【符号の説明】

１・１ａ電子チューナ４・４ｂＲＦ−ＡＧＣ回路（利得可変増幅回路）５第一混合回路６第一局部発振回路１０第二混合回路１１第二局部発振回路１３ＩＦ−ＡＧＣ回路（中間周波利得可変
増幅回路）１８ＡＧＣ検波回路（制御回路）１９ＡＧＣ遅延回路（制御回路）４１ａ第一アッテネータ部（ＰＩＮアッテネ
ータ）４１ｂ第二アッテネータ部（ＰＩＮアッテネ
ータ）４２ＲＦ−増幅回路（増幅回路）４３分圧回路ｖＡＧＣ制御信号ｖ１制御電圧（第二制御信号）ｖ２制御電圧（第一制御信号）ｖ２ａ・ｖ２ｂ制御電圧（直流電圧）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０４Ｎ 5/52 Ｈ０４Ｎ 5/52

Claims

【特許請求の範囲】

【請求項１】予め定められたゲインで入力信号を増幅す
る増幅回路と、当該増幅回路の前段に配され、第一制御信号に基づい
て、減衰量を制御可能な第一アッテネータ部と、上記増幅回路の後段に配され、上記第一制御信号に基づ
いて、減衰量を制御可能な第二アッテネータ部とを備
え、上記両アッテネータ部は、上記第一制御信号に対する減
衰量の特性の形状が、互いに異なる形状に設定されてい
ることを特徴とする利得可変増幅回路。
【請求項２】上記第二アッテネータ部の上記減衰量特性
の形状は、上記第一制御信号が同じ値の場合、第一アッ
テネータ部の減衰量よりも大きくなるように設定されて
いることを特徴とする請求項１記載の利得可変増幅回
路。
【請求項３】上記第二アッテネータ部の上記減衰量特性
の形状は、上記第一制御信号が同じ値の場合、第一アッ
テネータ部の減衰量よりも小さくなるように設定されて
いることを特徴とする請求項１記載の利得可変増幅回
路。
【請求項４】上記両アッテネータ部には、入力される直
流電圧値に対する減衰量の特性の形状が互いに同一に設
定されたＰＩＮアッテネータが設けられており、両アッテネータ部の一方には、直流電圧として与えられ
る上記第一制御信号が直接印加されると共に、上記第一制御信号を分圧して、他方のアッテネータ部に
入力する分圧回路を備えていることを特徴とする請求項
１、２または３記載の利得可変増幅回路。
【請求項５】請求項１、２、３または４記載の利得可変
増幅回路と、予め定められる周波数で発振する第一局部発振回路と、上記利得可変増幅回路および第一局部発振回路の出力を
混合して、当該利得可変増幅回路の出力信号を、第一中
間周波数の信号に変換する第一混合回路と、上記第一混合回路の後段に設けられた検出点における信
号レベルが一定になるように、上記利得可変増幅回路へ
与える第一制御信号を制御する制御回路とを備えている
ことを特徴とする電子チューナ。
【請求項６】予め定められる周波数で発振する第二局部
発振回路と、上記第一混合回路および第二局部発振回路の出力を混合
して、第一混合回路の出力信号を、第二中間周波数の信
号に変換する第二混合回路と、第二混合回路の出力に接続され、与えられた第二制御信
号に基づいて利得を制御する中間周波利得可変増幅回路
とを備え、上記制御回路は、上記中間周波利得可変増幅回路より後
段の検出点での信号レベルが一定になるように、上記第
一および第二制御信号を制御することを特徴とする請求
項５記載の電子チューナ。
【請求項７】上記制御回路は、上記検出点での信号レベ
ルが所定の値より低い場合は、上記利得可変増幅回路の
減衰量を最小に設定し、上記中間周波利得可変増幅回路
のみで利得制御するように、上記両制御信号を制御する
と共に、上記検出点での信号レベルが所定の値を越えた場合は、
上記中間周波利得可変増幅回路の利得を一定値に保ち、
上記利得可変増幅回路のみで利得制御するように、上記
両制御信号を制御することを特徴とする請求項６記載の
電子チューナ。
【請求項８】上記制御回路は、上記検出点での信号レベ
ルが所定の値より低い場合は、上記利得可変増幅回路の
減衰量を最小に設定し、上記中間周波利得可変増幅回路
のみで利得制御するように、上記両制御信号を制御する
と共に、上記検出点での信号レベルが所定の値を越えた場合は、
上記中間周波利得可変増幅回路および利得可変増幅回路
の双方で利得制御するように、上記両制御信号を制御す
ることを特徴とする請求項６記載の電子チューナ。