KR20000077156A - 고주파신호 증폭회로 및 수신기 - Google Patents
고주파신호 증폭회로 및 수신기 Download PDFInfo
- Publication number
- KR20000077156A KR20000077156A KR1020000023883A KR20000023883A KR20000077156A KR 20000077156 A KR20000077156 A KR 20000077156A KR 1020000023883 A KR1020000023883 A KR 1020000023883A KR 20000023883 A KR20000023883 A KR 20000023883A KR 20000077156 A KR20000077156 A KR 20000077156A
- Authority
- KR
- South Korea
- Prior art keywords
- input
- transistor
- high frequency
- circuit
- frequency signal
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 230000010355 oscillation Effects 0.000 claims 2
- 239000003990 capacitor Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 239000000969 carrier Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Landscapes
- Circuits Of Receivers In General (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
고주파 신호를 증폭하는 증폭기는 캐스케이드된 입력 npn 트랜지스터와 출력 npn 트랜지스터로 구성되어 있다. 바이어스 회로가 제공되어 입력 트랜지스터의 베이스 전류(Ib)를 제어하여 캐스케이드된 npn 트랜지스터의 콜렉터 전류(Ic)의 직류 성분이 일정하도록 만든다. 또한 션트 트랜지스터가 입력 npn 트랜지스터의 베이스 전극과 전원의 한 단자 사이에 연결되어 있다. 입력 npn 트랜지스터의 베이스 전류가 베이스 전극과 션트 트랜지스터의 에미터 전극 사이에 연결된 저항을 통해 흐르도록 구성된다. 이득 제어 신호에 응답하여 출력 npn 트랜지스터의 베이스 전압을 낮춤으로써, 콜렉터 전류(Ic)가 감소되며, 증폭기의 이득도 감소된다. 그리고 동시에 션트 트랜지스터가 션팅 동작을 하게 된다.
Description
본 발명은 고주파신호 증폭회로와 고주파 신호 증폭회로가 이용되는 방송용 수신기 예를 들면, DAB(Digital Audio Broadcasting)에 관한 것이다.
최근에는, 방송용 전송 시스템이 디지털화의 발전에 따라 종래의 AM 또는 FM 시스템과 같은 아날로그 시스템으로부터 디지털 시스템으로 변화를 겪어왔다.
유럽에서는, 오디오 신호들에 대한 디지털 방송이 이미 시작되었다. 그리고 그것은 DAB 시스템으로 불리운다. DAB 시스템의 구성도가 도 3에 도시되어 있다.
안테나(1)에 의해 수신된 방송파들은 도 3에 도시된 바와같이 고주파 신호 증폭회로를 포함하고 있는 프론트 앤드(front-end)부에 공급된다. 이러한 프론트 앤드부에서는, 수신된 신호가 고주파신호 증폭회로(2)에 의해 증폭된 후에 혼합 회로(3)에 공급된다. 고주파신호 증폭회로(2)에서 나온 이러한 증폭신호는 혼합 회로(3)에서 주파수 변환되어 국부 발진회로(4)로부터 공급된 국부 발진신호에 의해 중간 주파수로 변환된다.
혼합 회로(3)로부터 이렇게 얻어진 중간 주파수 신호는 중간 주파수 신호 증폭회로(5)에서 약 60dB정도 증폭된다. 그리고 복조회로(6)에서 복조된다. 복조회로(6)로부터 복조된 신호는 A/D 변환기(7)에 공급된다. 이 경우에서는, 복조회로(6)로 부터 복조된 신호의 신호 레벨이 입력 레벨로서 A/D 변환기(7)에 의해 요구되는 약 1V p-p신호 레벨로 조정된다.
A/D 변환기(7)에서 나온 디지털 신호는 베이스밴드 처리회로(8)에 공급된다. 그리고 베이스밴드 처리회로(8)에서 디지털 형태로 복조된 후에, 베이스밴드 처리회로(8)에서 나온 디지털 형태로 복조된 신호는 D/A 변환기(9)로 공급된다. 이러한 D/A 변환기(9)에서는 디지털 형태로 복조된 신호가 아날로그 오디오 신호로 변환되며, 마지막으로 스피커(1)로부터 오디오 음성이 되어 나오게 된다.
도 3에 도시된 DAB 수신기에서는, 수신된 신호 레벨이 증가함에 따라, 중간주파수 신호 증폭회로(5)에 연결된 AGC(Automatic Gain Control)회로(11)가 동작을 개시하며, 고주파신호 증폭회로(2)의 동작을 제어한다. 잘 알다시피, 고주파신호 증폭회로(2)와/또는 혼합회로(3)에 공급된 수신된 신호의 레벨이 소정의 레벨을 초과할 때에는, 수신된 신호가 왜곡되게 된다. 이러한 왜곡을 방지하기 위해서, 고주파신호 증폭회로(2)의 이득은 수신된 신호의 레벨을 감소시키는 방향으로 제어된다.
잘 알다시피, OFDM(Orthogonal Frequency Division Multiplex) 시스템은 DAB 시스템의 변조 시스템에 이용된다. 이러한 DFDM의 특징은 동시에 다수의 반송파들을 수신하는 동시에 복조를 수행하는 다중 반송파(multi-carrier) 시스템을 이용하는 것이다. 예를 들면, DAB 모드2 라고 불리우는 기술 명세서에서는, 384 개의의 반송파들이 4kHz의 간격을 가지는 1.536MHz 전송 밴드폭내에서 전송된다. 이러한 다수의 반송파들을 복조하기 위해서, IM3 〉50dBc와 같은 저왜곡 특성을 가지는 고주파신호 증폭회로가 요구된다. 이 때에, IM3은 제3의 상호변조왜곡을 의미한다.
일반적으로 주파수상으로 Fd만큼 서로 떨어져 있는 두 신호들(F1과 F1+Fd)이 증폭기에 공급될 때에, Fd만큼 서로 떨어져 있는 주파수들(F1-Fd, F1+Fd+Fd)에서tj 증폭기의 왜곡때문에 증폭기의 출력에서 왜곡들이 발생한다. 이러한 왜곡 신호들은 IM(Inter M분산되ion) 신호라고 불리우며, 입력 신호들(F1)의 레벨과 왜곡 신호들 (F1-Fd)간의 레벨 차이는 IM3로 불리운다.
방송 서비스가 DAB 시스템내에서 1.4GHz와 같은 고주파수에서 행해지기 때문에, DAB 수신기는 높은 선형성을 가지는 고주파신호 증폭회로를 가지도록 요구되며, 고주파수에서 동작을 할 때에 이득제어회로를 구비하도록 해야한다.
즉, DAB 수신기용 고주파 신호 증폭회로(2)는 수신된 신호의 신호 세기에 따라 이득을 제어해야되며, 낮은 왜곡과 저잡음 특성을 가지고 동작해야 한다.
요즘은, 자동차용 DAB 수신기가 시장에 나타나고 있다. 그리고, 상술한 요구사항들을 만족시키기 위해서, DAB 수신기용 고주파 신호 증폭회로(2)는 프론트 앤드부에 있는 다이오드와 같은 감쇄회로를 포함하는 구조를 가지고 있다.
도 4는 종래의 DAB 수신기내에서 이용되는 이득제어 고주파신호 증폭회로의 한 보기를 도시하고 있다. 도 4에서는, 입력 신호소스(2)가 도 3의 상술한 보기에서의 수신된 신호를 공급한다. 그리고, 이러한 입력신호 소스(12)로부터 수신된 신호는 PIN 다이오드(13)를 통과한 후에 npn 트랜지스터(14)에 의해 증폭된다. 이 경우에서는, 입력 신호소스(12)가 안테나(1) 대신에 전치 단계 회로(pre-stage circuit)를 포함할 수 있다. npn 트랜지스터(14)로부터 나온 신호는 출력단(17)에서 부하 인덕터(15)와 부하 커패시터(16)를 통해 증폭된 신호로서 얻어진다.
전류 소스(18)는 npn 트랜지스터(14)에 베이스 바이어스 전류를 공급하기 위해 이용된다. 게다가, 직류 전압 소스(19)의 전압은 이 보기에서는 3볼트이다. 그리고, 결과적으로 베이스 바이어스 전류 5mA는 전류 소스(18)로부터 npn 트랜지스터(14)로 공급된다.
전류 소스(20)는 전류값이 도 3에 있는 AGC 회로로부터 나온 이득 제어신호에 의해 제어되는 AGC 전류 소스이다. 이 보기에서는, 수신된 신호의 레벨이 소정의 레벨보다 낮을 때에, 전류 소스(20)가 약 10mA의 전류를 흐르게 한다. 이러한 조건에서는, PIN 다이오드(13)의 On 저항 값은 낮거나 또는 거의 0에 가깝다. 그러므로, 입력신호소스(12)로부터 수신된 신호는 간쇄없이 npn 트랜지스터(14)에 공급된다.
입력 신호의 레벨이 소정의 레벨을 초과하여 증가함에 따라, 전류 소스(20)의 전류값은 AGC 회로(11)로부터 나온 이득제어신호에 의해 감소된다. 그 후에는, PIN 다이오드(13)의 저항값이 높아지며, 그로 인해 PIN 다이오드(13)로부터 npn 트랜지스터(14)로 공급된 수신된 신호는 PIN 다이오드(13)에서 감쇄된다. 그리고, 도 4에 도시된 고주파신호 증폭회로의 이득이 낮아진다. 그러므로 도 4에 도시된 고주파신호 증폭회로에서는 혼합회로(3)에 공급된 증폭된 신호의 레벨이 AGC 회로(11)의 이득제어신호에 따라 적당한 값이 되도록 이득이 제어된다.
그러나 도 4에 도시된 자동차 DAB수신기용 고주파신호 증폭회로는 다음과 같은 문제 때문에 휴대용 무선 수신기에 적합하지 않다. 즉,
1. PIN 다이오드에 대해서는 전류 소비가 10mA이다. 그리고, npn 트랜지스터(14)에 대해서는 5mA이다. 그리고 모두 합해 15mA가 된다. 이러한 전류 소비량은 배터리로 동작되는 휴대용 무선 수신기에 대해서 너무 크다.
2. PIN 다이오드(13)의 반도체 제조과정은 npn 트랜지스터(14)의 과정과 다르다. 그러므로, 모노리식 과정과 대단위 집적에 대해서는 적합하지 않다.
본 발명의 목적은 새로운 고주파신호 증폭회로를 제공하는 것이다.
본 발명의 다른 목적은 낮은 전력소모와 낮은 왜곡을 가지는 새로운 고주파신호 증폭회로를 제공하는 것이다.
본 발명의 또 다른 목적은 이득제어 기능을 가진 새로운 고주파 신호 증폭회로를 제공하는 것이다.
본 발명의 다른 목적은 새로운 고주파 신호 증폭회로가 이용되는 DAB 수신기를 제공하는 것이다.
상술한 문제들을 해결하기 위해서, 본 발명의 고주파 신호 증폭회로는 베이스 전극에 고주파 입력신호가 공급되는 입력 npn 트랜지스터, 상기 입력 npn 트랜지스터에 캐스케이드 형태로 연결되어 출력 npn 트랜지스터의 콜렉터 전극에 있는 상기 고주파 입력신호의 증폭된 신호를 얻는 출력 npn 트랜지스터, 캐스케이드된 두 개의 npn 트랜지스터들을 통해 흐르는 전류안에 있는 직류 전류 성분들을 검출함으로써 상기 입력 npn 트랜지스터의 베이스 전류를 제어하는 바이어스 회로와 상기 npn 트랜지스터의 베이스 전극에 연결된 에미터 전극, 전원의 한 단자에 연결된 콜렉터 전극과 베이스 전극과 션트 트랜지스터의 에미터 전극 사이에 연결되어 상기 바이어스 회로로부터 상기 베이스 전류를 흐르도록 하는 저항기를 가지고 있는 션트 트랜지스터로 구성되어 있다.
두 개의 캐스케이드된 npn 트랜지스터들로 구성된 고주파신호 증폭회로의 이득은 이득제어신호에 따라 출력 npn 트랜지스터의 베이스 전압을 감소시킴으써 낮아지며, 따라서 상기 입력 트랜지스터의 콜렉터 전류는 감소된다. 그리고 동시에 션트 트랜지스터는 션트 동작(shunt operation)상태에 있게 된다.
상술한 구성으로된 고주파신호 증폭회로에서는, 입력신호가 캐스케이드된 두 개의 트랜지스터들에 의해 증폭된다. 그리고 소정의 값의 직류 전류는 바이어스 회로의 동작 때문에 캐스케이드된 두 개의 트랜지스터들을 통과하게 된다.
입력 npn 트랜지스터는 입력 트랜지스터의 콜렉터와 에미터간의 전압이 이득 제어신호 때문에 출력 npn 트랜지스터의 베이스 전압의 감소만큼 낮아질 때에, 포화상태로 된다.
션트 트랜지스터는 출력 npn 트랜지스터의 포화상태 때문에 생기는 베이스 전류로 인해 션트 전류들을 흐르게 한다. 그러므로, 입력 신호는 작아지게되어, 두 개의 npn 트랜지스터들로 구성된 증폭부에 공급된다. 따라서, 증폭회로의 이득을 감소시키는 제어와 증폭회로의 입력부를 션트시켜 입력신호를 저하시키는 제어는 모두 동시에 동작된다.
본 발명의 DAB 수신기는 고주파신호 증폭회로를 이용하고 있다. 상기 고주파신호 증폭회로는 베이스 전극에 고주파 입력신호가 공급되는 입력 npn 트랜지스터, 상기 입력 npn 트랜지스터에 캐스케이드 형태로 연결되어 출력 npn 트랜지스터의 콜렉터 전극에 있는 상기 고주파 입력신호의 증폭된 신호를 얻는 출력 npn 트랜지스터, 캐스케이드된 두 개의 npn 트랜지스터들을 통해 흐르는 전류안에 있는 직류 전류 성분들을 검출함으로써 상기 입력 npn 트랜지스터의 베이스 전류를 제어하는 바이어스 회로와, 상기 npn 트랜지스터의 베이스 전극에 연결된 에미터 전극, 전원원의 한 단자에 연결된 콜렉터 전극과 베이스 전극과 션트 트랜지스터의 에미터 전전극 사이에 연결되어 상기 바이어스 회로로부터 상기 베이스 전류를 흐르도록하는 저항기를 가지고 있는 션트 트랜지스터로 구성되어 있다.
상술한 바와같이, 본 발명에 따르면, 종래의 감쇄회로를 이용하지 않으면서, 고주파 신호회로의 이득을 감소시키고 입력부를 션트시킴으로써 낮은 전류소비를 도모할 수 있는 이득제어회로로 구성된 고주파신호 증폭회로를 실현시키는 것이 가능하다.
따라서, 본 발명은 고주파 대역에서 저전력소모와 저잡음의 특성을 가진 DAB 수신기를 제공하는 것을 가능하게 만들고 있다.
도 1은 본 발명에 따르는 고주파신호 증폭회로의 실시예를 도시한 도면.
도 2는 도 1에 도시된 고주파신호 증폭회로의 동작을 설명하기 위해 도시된 그래프.
도 3은 본 발명의 고주파신호 증폭회로가 적용되는 DAB 수신기를 도시한 개략블록도.
도 4는 종래의 고주파신호 증폭회로를 도시한 도면.
* 도면의 주요부분에 대한 부호 설명
34. 인덕터 36. 결합 커패시터
37. 출력단 40. 바이어스 회로
41. 저항기
다음에서는, 본 발명에 따르는 고주파신호 증폭회로의 한 실시예가 도면을 참조하여 설명될 것이다. 이 실시예는 본 발명의 고주파신호 증폭회로를 상술한 도 3에 도시된 바와 같은 DAB 수신기의 고주파신호 증폭회로로서 도시하고 있다.
즉, 도 1은 이득제어기능을 수행하는 고주파신호 증폭회로를 도시하고 있다. 입력신호소스(31)는 전치단계회로이다. 그리고 도 3에 도시된 보기의 경우에서는 안테나 입력(1)이 될 수도 있다. 본 실시예의 고주파신호 증폭회로는 캐스케이드된 입력 npn 트랜지스터(32)와 출력 npn 트랜지스터(33)를 포함한다. 입력 npn 트랜지스터(32)의 에미터 전극은 접지되어 있다. 그리고 인덕터(34)와 커패시터(35)는 출력 npn 트랜지스터(33)의 콜렉터 전극에 부하로서 연결되어 있다.
입력신호소스(31)로부터 나온 입력 신호는 결합 커패시터(36)를 통해 입력 npn 트랜지스터(32)의 베이스 전극에 공급된다. 그러므로, 공급된 입력신호는 캐스케이드된 npn 트랜지스터(32.33)에서 증폭된다. 그리고, 인덕터(34)와 커패시터(35)를 포함하는 부하를 통해 출력단(37)에서 도출된다.
정상 조건하에서, 바이어스 회로(40)에 의해, 캐스케이드된 npn 트랜지스터(32, 33)의 콜렉터 전류(Ic)가 일정하게 되도록 입력 npn 트랜지스터(32)의 베이스 전류가 제어된다. 이러한 정상 조건하에서는, AGC 동작이 수행되지 않는다. 그 이유는 입력신호의 신호 레벨이 소정의 레벨 이하이기 때문이다. 이 실시예에서는, 정상 조건하에서의 콜렉터 전류(Ic)의 양이 바이어스 회로(40)의 동작때문에 Ic = 5mA가 되도록 제어된다.
바이어스 회로(40)는 다음과 같은 구조를 가지고 있다. 즉, 양의 직류 전압(Vcc) (이 보기에서는 3V)을 공급하는 직류 전원(50)의 한 단은 저항기들(41, 42)을 통해 각각 pnp 트랜지스터(43, 44)의 각 에미터 전극에 연결되어 있다. 이러한 pnp 트랜지스터(43, 44)의 각 베이스 전극은 서로 연결되어 있다. 그리고 결합점은 pnp 트랜지스터(45)의 에미터 전극과 콜렉터 전극을 통해 접지되어 있다.
이러한 pnp 트랜지스터(43)의 콜렉터 전극은 pnp 트랜지스터(45)의 베이스 전극에 연결되어 있을 뿐만아니라 전류원(46)을 통해 접지되어 있다. 전류원(46)은 정전류원이며, 전류값은 약 20μA가 된다. 게다가, pnp 트랜지스터(44)의 콜렉터 전극은 저항기(47, 48)를 통해 입력 npn 트랜지스터(32)의 베이스 전극에 연결되어 있다. 저항기들(47, 48)의 결합점은 커패시터(49)에 의해 접지되어 있다.
출력 npn 트랜지스터(33)의 베이스 전류는 도 3에 있는 AGC 회로911)로부터 나온 이득제어 신호에 따라 전류(iagc)를 변화시키는 AGC 전류원(61)에 의해 제어된다. 이 실시예의 경우에서는, AGC 전류원(61)의 전류(iagc)는 전류미러 회로를 형성하는 pnp 트랜지스터(62, 63)의 쌍을 통해 출력 npn 트랜지스터(33)의 베이스 전극에 베이스 전류로 공급된다. 출력 npn 트랜지스터(33)의 베이스 전극은 저항기(64)를 통해 접지된다.
게다가, 션트 트랜지스터(70)의 콜렉터-에미터는 입력 npn 트랜지스터(32)의 베이스 전극과 직류 전원(50)의 단자 사이에 연결되어 있다. 그리고 상술한 저항기(48)션트 트랜지스터(70)의 베이스 전극과 에미터 전극 사이에 연결되어 있다.
도 1에 도시된 고주파신호 증폭회로의 바이어스 회로(40)는 다음과 같이 동작한다.
이 실시예에서는, AGC 전류원(61)은 AGC가 정상 동작 상태에 있지 않을 때에, iagc = 80μA의 전류를 공급한다. 정상 상태에서는, 입력신호의 레벨이 소정의 레벨 이하가 된다. 이 경우에서는, 출력 npn 트랜지스터(33)의 베이스 전압이 높으며, 입력 npn 트랜지스터(32)의 입력은 비포화상태에서 동작하게 된다. 그러므로, 캐스케이드된 npn 트랜지스터들(32, 33)로 구성된 고주파신호 증폭회로는 최대 이득에서 동작하게 된다.
전류(iagc)가 도 2에 도시된 AGC 회로(11)로부터 나온 이득제어신호에 따라 감소될 때에, 입력 npn 트랜지스터(32)는 포화상태가 된다. 그 이유는 출력 npn 트랜지스터 (33)의 베이스 전류의 감소에 의해 베이스 전압이 감소함으로 인해 입력 npn 트랜지스터(32)의 콜렉터 전극과 에미터 전극 사이의 전압이 낮아지며, 그에 따라서, 캐스케이드된 npn 트랜지스터(32, 33)로 구성된 증폭기의 이득이 낮아지기 때문이다. `
캐스케이드된 npn 트랜지스터(32, 33)의 콜렉터 전류(Ic)는 부하 인덕터(34)를 통해 저항기(42)로 흐르게 된다. 이 때에, 콜렉터 전류(Ic)의 고주파 성분들은 커패시터(38)에 의해 제거된다. 전류원(46)으로부터 나오는 전류(20μA)는 트랜지스터(43)와 10kΩ의 저항기(41)를 통해 흐르게 된다. 그러므로, 트랜지스터(43)의 베이스 전위 Vcc는 200mA - 800mA가 된다. 그 이유는 트랜지스터(43)의 에미터 전극과 베이스 전극사이의 전압(Vbe)이 Vbe = 800mA가 되기 때문이다.
그러므로, 입력 npn 트랜지스터(32)의 콜렉터 전류(Ic)와 베이스 전류(Ib)는 저항기(42)상의 전압 강하가 200mA가 되도록 제어된다. 즉, 콜렉터 전류(Ic)가 증가할 때에, 저항기(42)상의 전압 강하는 증가한다. 그리고 pnp 트랜지스터(44)의 베이스 전극과 에미터 전극 사이의 전압이 낮아지며, 이러한 현상은 음의 피드백동동작이 베이스 전류(Ib)를 감소시키도록 한다. 따라서, 콜렉터 전류(Ic)는 5mA가 와 같이 일정하게 유지된다. 입력 트랜지스터(32)의 hfe는 분산되진다.
그러므로 바이어스 회로(40)가 출력 캐스케이드된 npn 트랜지스터(32, 33)의 콜렉터 전류(Ic)내의 직류 성분들을 검출한다. 그리고 입력 npn 트랜지스터(32)의 베이스 전류를 제어하여 이러한 값을 일정하게 만든다.
다음에는, 도 1의 고주파신호 증폭회로의 AGC 동작이 설명될 것이다.
이미 설명한 바와같이, 이득이 최대일 때에, AGC전류는 iagc = 80μA가 되도록 설정된다. 그리고 5mA의 전류가 바이어스 회로(40)의 동작 때문에 콜렉터 전류(Ic)로서 흐르게 된다.
이때에, 입력 npn 트랜지스터(32)의 hfe가 70이라면, 입력 npn 트랜지스터(32)의 베이스 전류(Ib)는 Ib=70μA가 된다. 그리고 4KΩ의 저항기(48)상의 전압 강하는 280mA가 된다. 그리고 따라서, 션트 트랜지스터(70)의 베이스-에미터 전압은 트랜지스터의 700mA 동작전압에 비하면 작은 것이다. 이러한 이유 때문에, 션트 트랜지스터(70)에 흐르는 션트 저류(Is)는 거의 0이 된다.
상술한 바와같이, AGC 동작은 AGC 전류(iagc)가 감소하면 시작된다. 도 2는 AGC 전류(iagc), 콜렉터 전류(Ic)와 션트 전류(Is)간의 관계를 도시하고 있다. 도 2를 참조하여, AGC 동작이 설명될 것이다.
도 2에 도시된 바와같이, AGC 전류(iagc)가 60μA로부터 감소되면, 콜렉터 전류(Ic)는 감소되기 시작한다. 그리고, AGC 전류(iagc)가 약 50μA가 될 때에, 입력 npn 트랜지스터(32)가 포화상태에 있게 되며, 캐스케이드된 npn 트랜지스터(32, 33)로 구성된 고주파신호 증폭회로의 이득은 저하된다. 이 때에, 저항기(48)상의 전압 강하는 npn 트랜지스터(32)의 베이스 전류(Ib)의 증가에 의해 커지게 된다. 그 후에는, 션트 전류(Is)가 흐르기 시작한다. 그 이유는 션트 트랜지스터(70)의 베이스-에미터 전압이 크게 되기 때문이다.
따라서, 캐스케이드된 npn 트랜지스터(32, 33)로 구성된 고주파신호 증폭회로의 이득을 감소시키는 제어와 이 증폭기의 입력부를 션트시킴으로써 입력 신호를 감소시키는 동작은 동시에 발생한다. 게다가, 콜렉터 전류(Ic)와 션트 전류(Is)의 총 양은 대략 10mA이므로 소비 전류는 AGC 동작에 의해 결코 증가하지 않는다.
서두의 [관련 기술 설명부]에서, IM3 〉 50dB가 DAB 수신기의 고주파신호 증폭회로의 요구조건으로서 요구된다는 것을 기재하고 있다. 그러나 실리콘 바이폴라 트랜지스터의 경우에서는, 입력이 -40dBm을 초과할 때에 IM3 〈 50dBc라는 조건을 만족시켜야한다.
AGC의 동작을 위해서, 콜렉터 전류(Ic)를 감소시킴으로써 이득을 감소시키는 것이 가능하다. 그러나 왜곡 특성(IM3)을 만족시키기 위해 증폭기의 입력부에서 신호를 감소시키는 션트 동작을 수행하는 것이 필요하다.
상술한 실시예의 회로 구성에 따르면, 이득을 감소시키는 제어와 입력 신호를 감소시키는 동작은 상술한 바와같이 동시에 수행된다. 그러므로 상술한 바와같은 요청을 만족시키는 것이 가능하다. 이 실시예에서는, npn 트랜지스터(32, 33)로 구성된 증폭기에 대한 입력 레벨이 -40dBm --- -15dBm내에 있을 때에, 25dB와 IM3 〉50 dBc의 AGC 동작을 만족시키는 것이 가능했다.
그리고, 상술한 고주파신호 증폭회로에 따르면, 입력 트랜지스터의 바이어스 회로(40)내에서 피드백 회로는 콜렉터 전류(Ic)를 검출함으로써 베이스 전류(Ib)를 제어하므로 동작온도의 변화 또는 입력 npn 트랜지스터(32)의 hfe 분산에도 불구하고 콜렉터 바이어스 전류가 일정하게 유지된다.
게다가, PIN 다이오드는 신호를 감쇄시키는데 요구되지 않으므로, 수 많은 부품들이 감소되며, 이러한 고주파신호 증폭회로를 이용하는 수신기의 최소화를 실현시킬 수가 있다. 게다가, PIN 다이오드를 이용하는 감쇄회로와 비교되는 저전력소모의 시스템을 실현시키는 것이 가능하다.
AGC 동작중에서 션트 전류가 증폭기의 바이어스 전류의 감소와 동시에 증가하기 때문에 총 소비 전류는 증가되지 않는다는 장점이 존재한다.
게다가, 동작 모드에 있는 한 보기와 같이 DAB 수신기에 적용된 고주파신호 증폭회로는 GHz밴드의 고주파 신호들을 수신하는 이동 전화 단말기 뿐만아니라 다른 고주파 이용을 위해 이득제어회로를 구비한 고주파신호 증폭회로에도 적용가능하다.
본 발명의 특정한 실시예들을 도시하고 설명을 하였지만, 본 발명의 정신에서 벗어나지 않으면서 많은 수정들이 가해질 수 있으며, 본 출원인은 본 발명의 진정한 정신과 범위내에서 수행되는 어떤 수정들을 커버하기 위해 첨부된 청구항들을 기재하고 있다.
Claims (8)
- 고주파신호 증폭회로에 있어서,입력 신호가 공급되는 입력 트랜지스터와,상기 입력 트랜지스터에 캐스케이드 형태로 연결되어 있으며 출력 신호를 출력에 공급하는 출력 트랜지스터와,상기 입력 트랜지스터의 베이스 전극에 연결되어 상기 입력 트랜지스터의 베이스 전류를 제어함으로써 상기 캐스케이드 형태로 연결된 입력과 출력 트랜지스터들을 통해 흐르는 전류를 소정의 레벨로 유지시키는 바이어스 회로와,기준 전위와 상기 입력 트랜지스터의 상기 베이스 전극 사이에 연결된 션트 트랜지스터와,이득제어신호를 상기 출력 트랜지스의 상기 베이스 전극에 결합시키는 수단으로 구성되어 있는 고주파신호 증폭회로.
- 제 1항에 있어서,상기 캐스케이드 형태로 연결된 입력과 출력 트랜지스터들을 통해 흐르는 상기 전류가 상기 이득제어신호에 응답하여 감소되며, 상기 션트 트랜지스터는 션트 동작을 수행하는 고주파신호 증폭회로.
- 제 2항에 있어서,상기 션트 트랜지스터의 베이스 전극과 에미터 전극사이에 연결된 저항기를 추가로 포함하고 있으며, 상기 바이어스 회로에서 나온 상기 바이어스 전류는 상기 저항기를 통해 상기 입력 트랜지스터의 상기 베이스 전극에 공급되는 고주파신호 증폭회로.
- 제 3항에 있어서,상기 캐스케이드 형태로 연결된 입력과 출력 트랜지스터를 통해 흐르는 상기 전류의 직류 성분은 상기 바이어스 회로에 공급되며, 상기 입력 트랜지스터와 상기 션트 트랜지스터의 동작들은 상기 캐스케이드 형태로 연결된 입력과 출력 트랜지스터들을 통해 흐르는 상기 전류의 상기 직류 성분에 응답하여 제어되는 고주파신호 증폭회로.
- 제 4항에 있어서,상기 캐스케이드 형태로 연결된 입력과 출력 트랜지스터들을 통해 흐르는 상기 전류는 상기 이득 제어신호에 응답하여 상기 출력 트랜지스터의 베이스 전압을 낮춤으로써 저하되는 고주파신호 증폭회로
- 고주파신호 수신기에 있어서,고주파 입력신호가 공급되는 고주파신호 증폭회로와,상기 고주파신호 증폭회로에 연결된 혼합회로와,상기 혼합회로에 연결된 중간주파수 신호증폭회로와,상기 혼합회로에 연결되어 국부 발진신호를 공급하는 국부 발진회로와,고주파 입력신호가 공급되는 입력 트랜지스터를 포함하는 상기 고주파신호 증폭회로와 상기 중간주파수 신호증폭회로사이에 연결된 AGC 회로와,상기 입력 트랜지스터에 캐스케이드 형태로 연결되어 있고 상기 혼합회로에 출력 신호를 공급하는 출력 트랜지스터와,상기 입력 트랜지스터의 베이스 전극에 연결되어 상기 입력 트랜지터의 베이스 전류를 제어함으로써 상기 캐스케이드 형태로 연결된 입력과 출력 트랜지스터에 흐르는 전류를 소정의 값으로 유지시키는 바이어스 회로와,기준 전위와 상기 입력 트랜지스터의 상기 베이스 전극사이에 연결된 션트 트랜지스터와,상기 출력 트랜지스터의 상기 베이스 전극에 이득 제어신호를 연결시키는 수단으로 구성되어 있는 고주파신호 수신기.
- 제 6항에 있어서,상기 고주파신호 증폭회로는 상기 션트 트랜지스터의 베이스 전극과 에미터 전극사이에 연결된 저항기를 추가로 포함하고 있으며, 상기 바이어스 회로에서 나온 상기 바이어스 전류는 상기 저항기를 통해 상기 입력 트랜지스터의 상기 베이스 전극에 공급되는 고주파신호 수신기.
- 제 7항에 있어서,상기 캐스케이드 형태로 연결된 입력과 출력 트랜지스터에 흐르는 상기 전류의 직류 성분은 상기 바이어스 회로에 공급되며, 상기 입력 트랜지스터와 상기 션트 트랜지스터의 동작들은 상기 캐스케이드 형태로 연결된 입력과 출력 트랜지스터에 흐르는 상기 전류의 상기 직류 성분에 응답하여 제어되는 고주파신호 수신기.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13173499A JP4048648B2 (ja) | 1999-05-12 | 1999-05-12 | 高周波増幅回路および受信機 |
| JP99-131734 | 1999-05-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000077156A true KR20000077156A (ko) | 2000-12-26 |
Family
ID=15064956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000023883A KR20000077156A (ko) | 1999-05-12 | 2000-05-04 | 고주파신호 증폭회로 및 수신기 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6281757B1 (ko) |
| EP (1) | EP1052771A3 (ko) |
| JP (1) | JP4048648B2 (ko) |
| KR (1) | KR20000077156A (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2814008A1 (fr) * | 2000-09-12 | 2002-03-15 | Koninkl Philips Electronics Nv | Dispositif d'amplification a linearite optimisee |
| JP4635609B2 (ja) * | 2005-01-06 | 2011-02-23 | ソニー株式会社 | 高周波信号受信装置 |
| US8648661B1 (en) * | 2011-11-18 | 2014-02-11 | Anadigics, Inc. | Current limiting circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4275362A (en) * | 1979-03-16 | 1981-06-23 | Rca Corporation | Gain controlled amplifier using a pin diode |
| JPS58202605A (ja) | 1982-05-21 | 1983-11-25 | Hitachi Ltd | カスコ−ドアンプ |
| US4520324A (en) | 1983-03-11 | 1985-05-28 | National Semiconductor Corporation | MOS Gain controlled amplifier |
| JPS61210711A (ja) | 1985-03-14 | 1986-09-18 | Nec Corp | 増幅器 |
| JPH09232986A (ja) * | 1996-02-20 | 1997-09-05 | Sony Corp | ラジオ受信装置 |
| US6046640A (en) | 1997-11-07 | 2000-04-04 | Analog Devices, Inc. | Switched-gain cascode amplifier using loading network for gain control |
| US6140879A (en) | 1999-03-12 | 2000-10-31 | National Semiconductor Corporation | Cascode amplifier with positive feedback for high frequency performance and method for operating and optimizing such amplifier |
-
1999
- 1999-05-12 JP JP13173499A patent/JP4048648B2/ja not_active Expired - Fee Related
-
2000
- 2000-05-03 US US09/564,044 patent/US6281757B1/en not_active Expired - Fee Related
- 2000-05-04 KR KR1020000023883A patent/KR20000077156A/ko not_active Application Discontinuation
- 2000-05-08 EP EP00303826A patent/EP1052771A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JP4048648B2 (ja) | 2008-02-20 |
| EP1052771A2 (en) | 2000-11-15 |
| US6281757B1 (en) | 2001-08-28 |
| EP1052771A3 (en) | 2002-09-04 |
| JP2000324007A (ja) | 2000-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030232609A1 (en) | Switchable gain amplifier | |
| US5105165A (en) | Low distortion, low noise, amplifier | |
| US7039376B2 (en) | AGC amplifier circuit for use in a digital satellite broadcast receiver apparatus | |
| US6472936B1 (en) | Low-noise gain switching circuit using tapped inductor | |
| EP0874452A2 (en) | Reception circuit for cellular telephone | |
| KR100572187B1 (ko) | 높은 동적범위의 가변이득 증폭기 | |
| US6239659B1 (en) | Low power gain controlled amplifier with high dynamic range | |
| EP0716512B1 (en) | Radio receiver | |
| US6281757B1 (en) | High frequency signal amplifying circuit and a receiver using the same | |
| US6242981B1 (en) | AGC circuit | |
| US6388529B2 (en) | Grounded emitter amplifier and a radio communication device using the same | |
| JP4270743B2 (ja) | 高周波信号処理装置および送受信装置 | |
| US6853838B2 (en) | Biasing circuit for degenerated differential pair | |
| JP2892218B2 (ja) | 携帯電話 | |
| JPH04505392A (ja) | 相互変調ひずみを低減するための方法および装置 | |
| JP2004297277A (ja) | 高周波増幅回路およびそれを用いた送信機、受信機ならびに送受信機 | |
| JPH0678241A (ja) | 自動利得制御回路 | |
| US4037167A (en) | Automatic gain control amplifier | |
| US20030053569A1 (en) | Receiver | |
| KR960011410B1 (ko) | 튜너의 고주파 입력신호 강도 조절회로 | |
| US6754480B1 (en) | Baseband analog circuit with improved noise characteristics | |
| JPH0718192Y2 (ja) | テレビチューナ | |
| JP2993496B1 (ja) | リミッタ回路付きミキサ | |
| JP2599884Y2 (ja) | 高周波増幅器のａｇｃ回路 | |
| JPH088774A (ja) | 自動利得制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |