JP2003151914A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003151914A
JP2003151914A JP2001344910A JP2001344910A JP2003151914A JP 2003151914 A JP2003151914 A JP 2003151914A JP 2001344910 A JP2001344910 A JP 2001344910A JP 2001344910 A JP2001344910 A JP 2001344910A JP 2003151914 A JP2003151914 A JP 2003151914A
Authority
JP
Japan
Prior art keywords
resist
semiconductor device
mask
hardened layer
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001344910A
Other languages
English (en)
Inventor
Masaru Ogino
賢 荻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001344910A priority Critical patent/JP2003151914A/ja
Publication of JP2003151914A publication Critical patent/JP2003151914A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 レジスト硬化層の飛散を防止してデバイスの
歩留まりの向上、アッシングチャンバーのメンテナンス
の向上を図る。 【解決手段】 レジストマスクとしてのフォトレジスト
12を用いて半導体基板11上に選択的にイオン注入を
行う工程と、イオン注入後に、注入パターンの反転マス
クにより写真製版を行ってレジスト14を形成し、イオ
ン注入した部分を覆う工程と、エッチングを行ってイオ
ン注入により形成されたレジスト硬化層13を除去する
工程と、レジスト硬化層13を除去した後アッシングを
行う工程とを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関し、特に、半導体ウエハプロセスに
おけるフォトレジストアッシングに関する。
【0002】
【従来の技術】通常、イオン注入工程においては、特定
の領域のみに注入するためにレジストマスクを使用す
る。このとき、フォトレジストの表面にレジスト硬化層
(変質層)が形成される。この層は、フォトレジスト中
の水素Hや酸素Oが注入により除去され、残った炭素C
がダイヤモンド構造を形成したものと言われている。そ
の後、フォトレジストを除去するためにアッシングを行
うが、その際レジスト硬化層を除去するまでに時間がか
かるためウエハ温度が上昇し、フォトレジストの溶剤成
分が気化してガスが発生する。レジスト硬化層がこの圧
力に耐え切れなくなって破裂し、破片が飛散(popp
ing)する。
【0003】図3は、従来の半導体装置の製造方法によ
る製造工程を示す断面図である。イオン注入に際して
は、特定の注入したい領域のみ選択的に注入を行うため
に、レジストマスクを使用する。図3(a)は半導体基
板1上にレジストマスクとしてのフォトレジスト2を形
成した段階を示している。このフォトレジスト2の形成
された半導体基板1上にイオン注入を行った場合、図3
(b)に示すように、フォトレジスト2の表面にレジス
ト硬化層3が形成される。このレジスト硬化層3は、フ
ォトレジスト2中の水素Hや酸素Oなどの成分が注入に
よって除去され、残った炭素Cがダイヤモンド的な構造
を形成したものと言われている。なお、レジスト硬化層
3はフォトレジスト2の側面にも形成される。これはフ
オトレジスト2が若干テーパー形状になるためと考えら
れる。
【0004】その後、アッシングによってフォトレジス
ト2を除去するが、その際、レジスト硬化層3が硬く除
去性が悪いため、レジスト硬化層3を除去するまでに時
間がかかる。そのためウエハ温度が上昇し、フォトレジ
スト2の溶剤成分が気化してガスが発生する。レジスト
硬化層3がこの圧力に耐え切れなくなって破裂し、図3
(c)に示すように、破片4が飛散する。
【0005】
【発明が解決しようとする課題】ところが、上述のよう
な従来の半導体装置の製造方法は、フォトレジストを除
去するためのアッシングを行う際に、レジスト硬化層が
破裂し、その破片が飛散するので、こうした破片が欠片
となってデバイスの歩留まりを下げる大きな要因とな
り、また、ひどい場合にはアッシングチャンバーが汚染
され、チャンバーメンテナンスが必要となる等の問題点
があった。
【0006】この発明は、上記のような問題点を解決す
るためになされたものであり、レジスト硬化層の飛散を
防止してデバイスの歩留まりの向上、アッシングチャン
バーのメンテナンスの向上を図ることができる半導体装
置およびその製造方法を提供することを目的とするのも
のである。
【0007】
【課題を解決するための手段】請求項1の発明に係る半
導体装置の製造方法は、レジストマスクを用いて半導体
基板上に選択的にイオン注入を行う工程と、上記イオン
注入後に、注入パターンの反転マスクにより写真製版を
行ってレジストを形成し、上記イオン注入した部分を覆
う工程と、エッチングを行って上記イオン注入により形
成されたレジスト硬化層を除去する工程と、上記レジス
ト硬化層を除去した後アッシングを行う工程とを備えた
ものである。
【0008】請求項2の発明に係る半導体装置の製造方
法は、上記反転マスクにより写真製版を行う際に、露光
量を調整するようにしたものである。
【0009】請求項3の発明に係る半導体装置の製造方
法は、レジストマスクを用いて半導体基板上に選択的に
イオン注入を行う工程と、上記イオン注入後に、レジス
トを再度塗布し、全面露光することによってレジストを
形成し、上記イオン注入した部分を覆う工程と、エッチ
ングを行って上記イオン注入により形成されたレジスト
硬化層を除去する工程と、上記レジスト硬化層を除去し
た後アッシングを行う工程とを備えたものである。
【0010】請求項4の発明に係る半導体装置の製造方
法は、上記全面露光の際に、上記レジストの量を少なく
調整するようにしたものである。
【0011】請求項5の発明に係る半導体装置は、上記
請求項1〜4のいずれかに記載の半導体装置の製造方法
により製造した半導体装置である。
【0012】
【発明の実施の形態】以下、この発明の一実施の形態
を、図に基づいて説明する。 実施の形態1.図1は、この発明の実施の形態1による
製造工程を示す断面図である。図において、11は半導
体基板、12はフォトレジスト、13はレジスト硬化
層、14は反転マスクにより形成されたレジストであ
る。
【0013】次に、図1(a)〜(b)を参照して、こ
の発明の実施の形態1における各製造工程について説明
する。まず、図1(a)では、レジストマスクを用いて
半導体基板上に選択的にイオン注入を行った場合、つま
り、半導体基板11上にフォトレジスト12を形成し、
このフォトレジスト12をレジストマスクとして半導体
基板11の特定の領域にイオン注入を行った場合に、フ
ォトレジスト12の表面にレジスト硬化層13が形成さ
れた段階を示している。そして、本実施の形態では、イ
オン注入後、注入パターンの反転マスクにより写真製版
を行う。すなわち、イオン注入の際フォトレジスト12
に覆われていなかった部分に、図1(a)に示すよう
に、反転マスクにより形成されたレジスト14を形成
し、実質的にイオン注入された部分を被覆する。このと
き、反転マスクと注入用マスクの境界に間隙が形成され
ないよう、反転マスクの写真製版を行うときに露光量を
調整する。
【0014】その後、図1(b)に示すように、エッチ
ングを行ってレジスト硬化層13を除去する。このエッ
チングにより、レジスト硬化層13と共にフォトレジス
ト12もエッチングされるが、半導体基板11までエッ
チングが到達しないよう途中で止める。その後フォトレ
ジスト12を除去するためにアッシングを行う。このア
ッシングに際しては、この場合、レジスト硬化層13の
上部が全て除去されているため、レジスト硬化層13の
飛散は起こらない。
【0015】このようにして、本実施の形態では、フォ
トレジストを除去するためのアッシングの際に、レジス
ト硬化層の上部が全て除去されているため、レジスト硬
化層の飛散は起こらず、その破片による欠片の発生を抑
制してデバイスの歩留まりを向上できる。また、レジス
ト硬化層の飛散によりアッシングチャンバーが汚染され
ることもないので、アッシングチャンバーのウエットク
リーニング回数を削減でき、チャンバーメンテナンスを
向上できる。
【0016】実施の形態2.図2は、この発明の実施の
形態2による半導体装置の製造方法を示す製造工程図で
ある。なお、図において、図1と対応する部分には同一
符号を付し、その説明を省略する。図において、15は
塗布、全面露光により形成されたレジストである。
【0017】次に、図2(a)〜(b)を参照して、こ
の発明の実施の形態2における各製造工程について説明
する。本実施の形態でも、上記実施の形態と同様に、図
2(a)では、半導体基板11上にフォトレジスト12
を形成し、このフォトレジスト12をレジストマスクと
して半導体基板11の特定の領域にイオン注入を行った
場合に、フォトレジスト12の表面にレジスト硬化層1
3が形成された段階を示している。そして、本実施の形
態では、イオン注入後、図2(a)に示すように、レジ
スト15を再度塗布し、全面露光する。このとき、レジ
スト15の量を少なく調整することにより、パターンの
あるところ以外にレジスト15が溜まるようになる。パ
ターンのある部分にも若干は塗布される。
【0018】その後、図2(b)に示すように、エッチ
ングを行ってレジスト硬化層13を除去する。このエッ
チングにより、レジスト硬化層13と共にフォトレジス
ト12もエッチングされるが、半導体基板11までエッ
チングが到達しないよう途中で止める。その後フォトレ
ジスト12を除去するためにアッシングを行う。このア
ッシングに際しては、レジスト硬化層13の上部が全て
除去されているため、レジスト硬化層13の飛散は起こ
らない。
【0019】このように、本実施の形態でも、アッシン
グの際に、レジスト硬化層の上部が全て除去されている
ため、レジスト硬化層の飛散は起こらず、その破片によ
る欠片の発生を抑制してデバイスの歩留まりを向上でき
る。また、レジスト硬化層の飛散によりアッシングチャ
ンバーが汚染されることもないので、アッシングチャン
バーのウエットクリーニング回数を削減でき、チャンバ
ーメンテナンスを向上できる。
【0020】
【発明の効果】以上、説明したように、請求項1の発明
によれば、レジストマスクを用いて半導体基板上に選択
的にイオン注入を行う工程と、上記イオン注入後に、注
入パターンの反転マスクにより写真製版を行ってレジス
トを形成し、上記イオン注入した部分を覆う工程と、エ
ッチングを行って上記イオン注入により形成されたレジ
スト硬化層を除去する工程と、上記レジスト硬化層を除
去した後アッシングを行う工程とを備えたので、レジス
ト硬化層の飛散を防止してデバイスの歩留まりの向上お
よびアッシングチャンバーのメンテナンスの向上を図る
ことができ、生産効率の向上に寄与できるという効果が
ある。
【0021】また、請求項2の発明によれば、上記反転
マスクにより写真製版を行う際に、露光量を調整するよ
うにしたので、反転マスクと注入用マスクの境界に間隙
が形成されないようにでき、デバイスの歩留まりの向上
等に寄与できるという効果がある。
【0022】また、請求項3の発明によれば、ジストマ
スクを用いて半導体基板上に選択的にイオン注入を行う
工程と、上記イオン注入後に、レジストを再度塗布し、
全面露光することによってレジストを形成し、上記イオ
ン注入した部分を覆う工程と、エッチングを行って上記
イオン注入により形成されたレジスト硬化層を除去する
工程と、上記レジスト硬化層を除去した後アッシングを
行う工程とを備えたので、レジスト硬化層の飛散を防止
してデバイスの歩留まりの向上およびアッシングチャン
バーのメンテナンスの向上を図ることができ、生産効率
の向上に寄与できるという効果がある。
【0023】また、請求項4の発明によれば、上記全面
露光の際に、上記レジストの量を少なく調整するように
したので、パターンのあるところ以外にレジストが溜ま
り、パターンのある部分にも若干はレジスト塗布するこ
とができ、デバイスの歩留まりの向上等に寄与できると
いう効果がある。
【0024】さらに、請求項5の発明によれば、上記請
求項1〜4のいずれかに記載の半導体装置の製造方法に
より製造した半導体装置であるので、品質の優れた半導
体装置が得られるという効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による製造工程を示
す断面図である。
【図2】 この発明の実施の形態2による製造工程を示
す断面図である。
【図3】 従来の半導体装置の製造方法による製造工程
を示す断面図である。
【符号の説明】
11 基板、 12 フォトレジスト、 13 レジス
ト硬化層、 14,15 レジスト。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 レジストマスクを用いて半導体基板上に
    選択的にイオン注入を行う工程と、 上記イオン注入後に、注入パターンの反転マスクにより
    写真製版を行ってレジストを形成し、上記イオン注入し
    た部分を覆う工程と、 エッチングを行って上記イオン注入により形成されたレ
    ジスト硬化層を除去する工程と、 上記レジスト硬化層を除去した後アッシングを行う工程
    とを備えたことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 上記反転マスクにより写真製版を行う際
    に、露光量を調整するようにしたことを特徴とする請求
    項1記載の半導体装置の製造方法。
  3. 【請求項3】 レジストマスクを用いて半導体基板上に
    選択的にイオン注入を行う工程と、 上記イオン注入後に、レジストを再度塗布し、全面露光
    することによってレジストを形成し、上記イオン注入し
    た部分を覆う工程と、 エッチングを行って上記イオン注入により形成されたレ
    ジスト硬化層を除去する工程と、 上記レジスト硬化層を除去した後アッシングを行う工程
    とを備えたことを特徴とする半導体装置の製造方法。
  4. 【請求項4】 上記全面露光の際に、上記レジストの量
    を少なく調整するようにしたことを特徴とする請求項3
    記載半導体装置の製造方法。
  5. 【請求項5】 上記請求項1〜4のいずれかに記載の半
    導体装置の製造方法により製造した半導体装置。
JP2001344910A 2001-11-09 2001-11-09 半導体装置およびその製造方法 Withdrawn JP2003151914A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001344910A JP2003151914A (ja) 2001-11-09 2001-11-09 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001344910A JP2003151914A (ja) 2001-11-09 2001-11-09 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003151914A true JP2003151914A (ja) 2003-05-23

Family

ID=19158358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001344910A Withdrawn JP2003151914A (ja) 2001-11-09 2001-11-09 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2003151914A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101132722B1 (ko) * 2005-11-30 2012-04-06 매그나칩 반도체 유한회사 반도체 소자의 게이트 전극 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101132722B1 (ko) * 2005-11-30 2012-04-06 매그나칩 반도체 유한회사 반도체 소자의 게이트 전극 형성방법

Similar Documents

Publication Publication Date Title
JPH05241348A (ja) パタン形成方法
EP0256030B1 (en) Double layer photoresist process for well self-align and ion implantation masking
JP2003151914A (ja) 半導体装置およびその製造方法
JPH08227873A (ja) 半導体装置の製造方法
JP2004503927A (ja) 微細パターンとワイドパターンとが混在する集積回路ステージを形成するための方法
KR20060136174A (ko) 미세 패턴 형성 방법
KR100300073B1 (ko) 반도체 장치의 포토레지스트 패턴 형성방법
JP4180809B2 (ja) 半導体装置の製造方法
KR100232212B1 (ko) 반도체 소자의 제조 방법
KR100294641B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR960043027A (ko) 반도체 소자의 평탄화방법
JP2913987B2 (ja) 半導体装置の製造方法
KR101096208B1 (ko) 반도체 소자의 소자 분리용 패턴 형성 방법
KR100192932B1 (ko) 반도체소자의 형성방법
KR101167192B1 (ko) 고전압 소자 제조방법
JPH1041309A (ja) 半導体装置の配線形成方法
KR19980051527A (ko) 피식각층에 대한 식각선택비를 높인 감광막 마스크 제조방법
JP2000294477A (ja) 半導体製造方法
KR20070066423A (ko) 반도체 소자의 감광막 패턴 형성방법
KR20030037927A (ko) 레티클 및 이를 이용한 반도체소자의 제조방법
JPH10106967A (ja) イオン注入法
JPH04107819A (ja) 半導体装置の製造方法
KR20050064459A (ko) 포토 마스크 제조 방법
JPS59167034A (ja) 素子間分離の形成方法
KR20020050524A (ko) 미세 감광 패턴 형성 방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050201