JP2003142592A - 送受信用受動素子、その集積モジュール及びその製造方法 - Google Patents
送受信用受動素子、その集積モジュール及びその製造方法Info
- Publication number
- JP2003142592A JP2003142592A JP2002173451A JP2002173451A JP2003142592A JP 2003142592 A JP2003142592 A JP 2003142592A JP 2002173451 A JP2002173451 A JP 2002173451A JP 2002173451 A JP2002173451 A JP 2002173451A JP 2003142592 A JP2003142592 A JP 2003142592A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- inductor
- capacitor
- passive element
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 115
- 239000003990 capacitor Substances 0.000 claims abstract description 79
- 238000004806 packaging method and process Methods 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 230000005540 biological transmission Effects 0.000 claims description 46
- 239000004020 conductor Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 238000004891 communication Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 8
- 238000010295 mobile communication Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 102100032566 Carbonic anhydrase-related protein 10 Human genes 0.000 description 1
- 101000867836 Homo sapiens Carbonic anhydrase-related protein 10 Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
- H03H7/1775—Parallel LC in shunt or branch path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/02—Fixed inductances of the signal type without magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H2007/006—MEMS
Abstract
(57)【要約】
【課題】 実装面積を縮めて通信端末機の小型化に寄与
する。 【解決手段】 送受信用受動素子は、半導体または誘電
体基板と、前記基板の第１面上に形成された少なくとも
１つのキャパシタと、前記第１面に対向する第２面上に
形成された少なくとも１つのインダクタと、前記基板を
貫通するビアホールと、前記ビアホールに形成され、前
記第１面上のキャパシタと前記第２面上のインダクタと
を電気的に連結するメタル電極と、前記インダクタ及び
キャパシタのためのＲＦ信号線と、前記基板上に形成さ
れ、前記信号線と隔離されて位置するＲＦ接地と、前記
第１面または第２面に結合されて該当面に形成された構
造物を保護する空洞が形成されたパッケージング基板と
を具備する。
する。 【解決手段】 送受信用受動素子は、半導体または誘電
体基板と、前記基板の第１面上に形成された少なくとも
１つのキャパシタと、前記第１面に対向する第２面上に
形成された少なくとも１つのインダクタと、前記基板を
貫通するビアホールと、前記ビアホールに形成され、前
記第１面上のキャパシタと前記第２面上のインダクタと
を電気的に連結するメタル電極と、前記インダクタ及び
キャパシタのためのＲＦ信号線と、前記基板上に形成さ
れ、前記信号線と隔離されて位置するＲＦ接地と、前記
第１面または第２面に結合されて該当面に形成された構
造物を保護する空洞が形成されたパッケージング基板と
を具備する。
Description
【０００１】
【発明の属する技術分野】本発明は送受信用受動素子、
その集積モジュール及びその製造方法に係り、特にＭＥ
ＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃ
ａｌ Ｓｙｓｔｅｍ）技術を用いて受動素子のキャパシ
タ、インダクタなどを基板の上下部に形成して回路連結
した送受信用受動素子、その集積モジュール及びその製
造方法に関する。
その集積モジュール及びその製造方法に係り、特にＭＥ
ＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃ
ａｌ Ｓｙｓｔｅｍ）技術を用いて受動素子のキャパシ
タ、インダクタなどを基板の上下部に形成して回路連結
した送受信用受動素子、その集積モジュール及びその製
造方法に関する。
【０００２】
【従来の技術】無線通信技術の発達につれて移動通信端
末機の通話品質及び小型化のための技術の開発が研究さ
れつつある。また、無線通信端末機の送受信方式は、９
００ＭＨｚ帯域の周波数を使用するコード分割多重接続
（Ｃｏｄｅ ＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅ Ａｃｃ
ｅｓｓ：ＣＤＭＡ）方式と１．８ＧＨｚ帯域周波数を使
用する個人通信システム（Ｐｅｒｓｏｎａｌ Ｃｏｍｍ
ｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ：ＰＣＳ）方式など
の多様な帯域の周波数を区別して使用しつつ発展されて
きた。したがって、多重バンドを使用する送受信システ
ムが使用されつつ無線通信端末機の小型化がさらに必要
となった。
末機の通話品質及び小型化のための技術の開発が研究さ
れつつある。また、無線通信端末機の送受信方式は、９
００ＭＨｚ帯域の周波数を使用するコード分割多重接続
（Ｃｏｄｅ ＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅ Ａｃｃ
ｅｓｓ：ＣＤＭＡ）方式と１．８ＧＨｚ帯域周波数を使
用する個人通信システム（Ｐｅｒｓｏｎａｌ Ｃｏｍｍ
ｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ：ＰＣＳ）方式など
の多様な帯域の周波数を区別して使用しつつ発展されて
きた。したがって、多重バンドを使用する送受信システ
ムが使用されつつ無線通信端末機の小型化がさらに必要
となった。
【０００３】個人移動通信端末機の小型化のためには端
末機内で最も広い面積を占める受動素子の面積を縮める
ことが優先課題である。従来の移動通信端末機で使われ
ている受動素子の大部分は個別的な形態を有する個別素
子であり、これらは基板上で占める面積が広くて、チッ
プマウント面積とコストを増加させる要因となる。特
に、インダクタは面積を広く占めるだけでなく通信の品
質を落とす問題があった。
末機内で最も広い面積を占める受動素子の面積を縮める
ことが優先課題である。従来の移動通信端末機で使われ
ている受動素子の大部分は個別的な形態を有する個別素
子であり、これらは基板上で占める面積が広くて、チッ
プマウント面積とコストを増加させる要因となる。特
に、インダクタは面積を広く占めるだけでなく通信の品
質を落とす問題があった。
【０００４】
【発明が解決しようとする課題】本発明は上記問題点を
改善するために創出されたものであって、本発明の目的
は、ＭＥＭＳ技術を用いて１つの基板の上下面に受動素
子を集積した送受信用受動素子及びその集積モジュール
を提供することである。本発明の他の目的は、前記受動
素子及びその集積モジュールを製造する方法を提供する
ことである。
改善するために創出されたものであって、本発明の目的
は、ＭＥＭＳ技術を用いて１つの基板の上下面に受動素
子を集積した送受信用受動素子及びその集積モジュール
を提供することである。本発明の他の目的は、前記受動
素子及びその集積モジュールを製造する方法を提供する
ことである。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに本発明の送受信用受動素子は、半導体または誘電体
基板と、前記基板の第１面上に形成された少なくとも１
つのキャパシタと、前記第１面に対向する第２面上に形
成された少なくとも１つのインダクタと、前記基板を貫
通するビアホールと、前記ビアホールに形成され、前記
第１面上のキャパシタと前記第２面上のインダクタとを
電気的に連結するメタル電極と、前記インダクタ及びキ
ャパシタのためのＲＦ信号線と、前記基板上に形成さ
れ、前記信号線と隔離されて位置するＲＦ接地と、前記
第１面または第２面に結合されて該当面に形成された構
造物を保護する空洞が形成されたパッケージング基板と
を具備する。
めに本発明の送受信用受動素子は、半導体または誘電体
基板と、前記基板の第１面上に形成された少なくとも１
つのキャパシタと、前記第１面に対向する第２面上に形
成された少なくとも１つのインダクタと、前記基板を貫
通するビアホールと、前記ビアホールに形成され、前記
第１面上のキャパシタと前記第２面上のインダクタとを
電気的に連結するメタル電極と、前記インダクタ及びキ
ャパシタのためのＲＦ信号線と、前記基板上に形成さ
れ、前記信号線と隔離されて位置するＲＦ接地と、前記
第１面または第２面に結合されて該当面に形成された構
造物を保護する空洞が形成されたパッケージング基板と
を具備する。
【０００６】本発明の他の目的を達成するために本発明
の送受信用の受動素子集積モジュールは、半導体または
誘電体基板と、前記基板の第１面上に形成されたキャパ
シタと、前記第１面に対向する第２面上に形成されたイ
ンダクタと、前記基板を貫通するビアホールと、前記ビ
アホールに形成されて前記第１面上のキャパシタと前記
第２面上のインダクタとを電気的に連結するメタル電極
と、前記インダクタ及びキャパシタのためのＲＦ入出力
信号線と、前記基板上に形成され、前記信号線と隔離さ
れて位置するＲＦ接地と、前記第１面または第２面に結
合されて該当面に形成された構造物を保護する空洞が形
成されたパッケージング基板とを具備するが、前記キャ
パシタ、インダクタ、ビアホール、メタル電極及び信号
線によって回路を構成し高域通過フィルターと低域通過
フィルターとで構成される無線周波数セレクターと、前
記無線周波数セレクターに信号を伝達し、帯域フィルタ
ーより構成される送信フィルターと、前記無線周波数セ
レクターから信号を伝達されて帯域フィルターより構成
される受信フィルターとを具備するデュプレクサと、前
記送信フィルターに電力増幅器を通じて信号を伝達する
送信用帯域フィルターと、前記受信フィルターからの信
号を低雑音増幅器を通じて伝達される受信用帯域フィル
ターとを具備する。
の送受信用の受動素子集積モジュールは、半導体または
誘電体基板と、前記基板の第１面上に形成されたキャパ
シタと、前記第１面に対向する第２面上に形成されたイ
ンダクタと、前記基板を貫通するビアホールと、前記ビ
アホールに形成されて前記第１面上のキャパシタと前記
第２面上のインダクタとを電気的に連結するメタル電極
と、前記インダクタ及びキャパシタのためのＲＦ入出力
信号線と、前記基板上に形成され、前記信号線と隔離さ
れて位置するＲＦ接地と、前記第１面または第２面に結
合されて該当面に形成された構造物を保護する空洞が形
成されたパッケージング基板とを具備するが、前記キャ
パシタ、インダクタ、ビアホール、メタル電極及び信号
線によって回路を構成し高域通過フィルターと低域通過
フィルターとで構成される無線周波数セレクターと、前
記無線周波数セレクターに信号を伝達し、帯域フィルタ
ーより構成される送信フィルターと、前記無線周波数セ
レクターから信号を伝達されて帯域フィルターより構成
される受信フィルターとを具備するデュプレクサと、前
記送信フィルターに電力増幅器を通じて信号を伝達する
送信用帯域フィルターと、前記受信フィルターからの信
号を低雑音増幅器を通じて伝達される受信用帯域フィル
ターとを具備する。
【０００７】本発明のさらに他の目的を達成するために
本発明の送受信用の受動素子集積モジュールの製造方法
は、（ａ） 基板の第２面をパタニングして底を有する
ビアホール用ウェルを形成する段階と、（ｂ） 前記基
板の第２面上にインダクタを形成し、前記ビアホール用
ウェルの内壁及び底に電極を形成する段階と、（ｃ）パ
ッケージング基板の第１面をエッチングする段階と、
（ｄ） 前記基板の第２面に前記パッケージング基板の
第１面を接合する段階と、（ｅ） 前記基板の第２面に
対向する第１面を平坦化して前記ビアホール用ウェルの
底に形成された電極を前記第１面上に露出させる段階
と、（ｆ） 前記基板の第１面上に前記キャパシタを含
む集積回路を形成する段階とを具備する。
本発明の送受信用の受動素子集積モジュールの製造方法
は、（ａ） 基板の第２面をパタニングして底を有する
ビアホール用ウェルを形成する段階と、（ｂ） 前記基
板の第２面上にインダクタを形成し、前記ビアホール用
ウェルの内壁及び底に電極を形成する段階と、（ｃ）パ
ッケージング基板の第１面をエッチングする段階と、
（ｄ） 前記基板の第２面に前記パッケージング基板の
第１面を接合する段階と、（ｅ） 前記基板の第２面に
対向する第１面を平坦化して前記ビアホール用ウェルの
底に形成された電極を前記第１面上に露出させる段階
と、（ｆ） 前記基板の第１面上に前記キャパシタを含
む集積回路を形成する段階とを具備する。
【０００８】
【発明の実施の形態】以下、添付した図面に基づいて本
発明を詳しく説明する。図１及び図２は本発明の第１実
施例による送受信用受動素子の高域通過フィルター（Ｈ
ｉｇｈ ｐａｓｓ Ｆｉｌｔｅｒ：ＨＰＦ）の概略的な断
面図及び部分斜視図であり、図３は図１及び図２に示さ
れた高域通過フィルターの等価回路図である。
発明を詳しく説明する。図１及び図２は本発明の第１実
施例による送受信用受動素子の高域通過フィルター（Ｈ
ｉｇｈ ｐａｓｓ Ｆｉｌｔｅｒ：ＨＰＦ）の概略的な断
面図及び部分斜視図であり、図３は図１及び図２に示さ
れた高域通過フィルターの等価回路図である。
【０００９】図面を参照すれば、ＨＰＦの基本回路は図
３に示されたように直列接続された２つのキャパシタＣ
１、Ｃ２の中間に１つのインダクタＬが並列接続されて
いる。図１及び図２はこのような等価回路図によるＨＰ
Ｆ構造が１つの基板１１０に積層された構造を示す。基
板１１０上に第１キャパシタ１２０及び第２キャパシタ
１３０が直列に連結されており、基板１１０の下部には
インダクタ１４０が形成されている。このインダクタ１
４０はビアホール１５０に形成された電極１５２を通じ
て基板１１０上の第１及び第２キャパシタ１２０、１３
０の中間接続端に接続されている。基板１１０の下部に
はインダクタ１４０を収容する空間である空洞１６２が
形成されたパッケージング基板１６０が結合されてい
る。前記空洞１６２の表面にはシールドメタル１６４が
形成されている。前記基板１１０とパッケージング基板
１６０とは半導体または誘電体よりなる。前記パッケー
ジング基板１６０は、変形例として前記基板１１０下部
に結合される代わりに前記基板１１０上のキャパシタ１
２０、１３０を保護するように結合されることもある。
３に示されたように直列接続された２つのキャパシタＣ
１、Ｃ２の中間に１つのインダクタＬが並列接続されて
いる。図１及び図２はこのような等価回路図によるＨＰ
Ｆ構造が１つの基板１１０に積層された構造を示す。基
板１１０上に第１キャパシタ１２０及び第２キャパシタ
１３０が直列に連結されており、基板１１０の下部には
インダクタ１４０が形成されている。このインダクタ１
４０はビアホール１５０に形成された電極１５２を通じ
て基板１１０上の第１及び第２キャパシタ１２０、１３
０の中間接続端に接続されている。基板１１０の下部に
はインダクタ１４０を収容する空間である空洞１６２が
形成されたパッケージング基板１６０が結合されてい
る。前記空洞１６２の表面にはシールドメタル１６４が
形成されている。前記基板１１０とパッケージング基板
１６０とは半導体または誘電体よりなる。前記パッケー
ジング基板１６０は、変形例として前記基板１１０下部
に結合される代わりに前記基板１１０上のキャパシタ１
２０、１３０を保護するように結合されることもある。
【００１０】前記インダクタ１４０はＭＥＭＳ技術より
なり、インダクタ１４０の電気導線１４２は基板１１０
から浮游されるか、または前記基板１１０上で電気導線
１４２に対応する所定の面積に形成された誘電体（図示
せず）上に形成され、電気導線１４２上に空気層または
誘電体をさらに形成しうる。
なり、インダクタ１４０の電気導線１４２は基板１１０
から浮游されるか、または前記基板１１０上で電気導線
１４２に対応する所定の面積に形成された誘電体（図示
せず）上に形成され、電気導線１４２上に空気層または
誘電体をさらに形成しうる。
【００１１】第１キャパシタ１２０は基板１１０上に形
成された下部電極としての第２電極１２６とその上方に
対応して位置する上部電極の第１電極１２２及びその間
に介在された第１誘電体１２４で構成される。第２キャ
パシタ１３０は第２電極が延びて上部電極１３２をな
し、第３電極１３６の下部電極が形成されており、その
間に第２誘電体１３４が介在されている。第１電極１２
２の一側は入力信号線１１２に連結され、第３電極１３
６の一側は出力信号線１１４と連結され、信号線１１
２、１１４のＲＦ信号の伝達のために接地１１６が信号
線１１２、１１４の側面に形成されている。
成された下部電極としての第２電極１２６とその上方に
対応して位置する上部電極の第１電極１２２及びその間
に介在された第１誘電体１２４で構成される。第２キャ
パシタ１３０は第２電極が延びて上部電極１３２をな
し、第３電極１３６の下部電極が形成されており、その
間に第２誘電体１３４が介在されている。第１電極１２
２の一側は入力信号線１１２に連結され、第３電極１３
６の一側は出力信号線１１４と連結され、信号線１１
２、１１４のＲＦ信号の伝達のために接地１１６が信号
線１１２、１１４の側面に形成されている。
【００１２】前記構造の高域フィルターは入力信号線１
１２から一定周波数信号が入力されれば、第１及び第２
キャパシタ１２０、１３０を通過して出力信号線１１４
に信号が伝達され、一定周波数以下の信号はインダクタ
１４０を介して接地１１６に信号が放出される。
１２から一定周波数信号が入力されれば、第１及び第２
キャパシタ１２０、１３０を通過して出力信号線１１４
に信号が伝達され、一定周波数以下の信号はインダクタ
１４０を介して接地１１６に信号が放出される。
【００１３】図４は本発明の第２実施例による送受信用
受動素子である低域通過フィルター（Ｌｏｗ ｐａｓｓ
Ｆｉｌｔｅｒ：ＬＰＦ）の概略的な断面図であり、図５
は図４に示されたＬＰＦの等価回路図である。
受動素子である低域通過フィルター（Ｌｏｗ ｐａｓｓ
Ｆｉｌｔｅｒ：ＬＰＦ）の概略的な断面図であり、図５
は図４に示されたＬＰＦの等価回路図である。
【００１４】図面を参照すれば、ＬＰＦの基本回路は図
５に示されたように２つのインダクタＬ１、Ｌ２の中間
に１つのキャパシタＣが並列接続されている。図４はこ
のような等価回路図によるＬＰＦが１つの基板２１０に
積層された構造を示す。基板２１０の下部に第１インダ
クタ２３０及び第２インダクタ２４０が直列に連結され
ており、基板２１０上にはキャパシタ２２０が形成され
ている。このキャパシタ２２０はビアホール２５０に形
成された電極２５２を通じて基板２１０の下部の第１及
び第２インダクタ２３０、２４０の中間接続端に接続さ
れている。基板２１０の下部にはインダクタ２３０、２
４０を収容する空間である空洞２６２が形成されたパッ
ケージング基板２６０が結合されている。前記空洞２６
２の表面にシールドメタル２６４が形成されている。前
記基板２１０とパッケージング基板２６０とは半導体ま
たは誘電体よりなる。前記パッケージング基板２６０
は、変形例として前記基板２１０の下部に結合される代
わりに前記基板２１０上のキャパシタ２２０を保護する
ように結合されうる。
５に示されたように２つのインダクタＬ１、Ｌ２の中間
に１つのキャパシタＣが並列接続されている。図４はこ
のような等価回路図によるＬＰＦが１つの基板２１０に
積層された構造を示す。基板２１０の下部に第１インダ
クタ２３０及び第２インダクタ２４０が直列に連結され
ており、基板２１０上にはキャパシタ２２０が形成され
ている。このキャパシタ２２０はビアホール２５０に形
成された電極２５２を通じて基板２１０の下部の第１及
び第２インダクタ２３０、２４０の中間接続端に接続さ
れている。基板２１０の下部にはインダクタ２３０、２
４０を収容する空間である空洞２６２が形成されたパッ
ケージング基板２６０が結合されている。前記空洞２６
２の表面にシールドメタル２６４が形成されている。前
記基板２１０とパッケージング基板２６０とは半導体ま
たは誘電体よりなる。前記パッケージング基板２６０
は、変形例として前記基板２１０の下部に結合される代
わりに前記基板２１０上のキャパシタ２２０を保護する
ように結合されうる。
【００１５】前記インダクタ２３０、２４０はＭＥＭＳ
技術より製造され、インダクタ２３０、２４０の電気導
線２３２、２４２は基板２１０から浮游されるか、また
は基板２１０上に形成された誘電体（図示せず）上に形
成され、電気導線２３２、２４２上に空気層または誘電
体がさらに形成される。
技術より製造され、インダクタ２３０、２４０の電気導
線２３２、２４２は基板２１０から浮游されるか、また
は基板２１０上に形成された誘電体（図示せず）上に形
成され、電気導線２３２、２４２上に空気層または誘電
体がさらに形成される。
【００１６】キャパシタ２２０は基板２１０上に形成さ
れた下部電極２２６とその上方に対応して位置する上部
電極２２２及びその間に介在された誘電体２２４より構
成される。
れた下部電極２２６とその上方に対応して位置する上部
電極２２２及びその間に介在された誘電体２２４より構
成される。
【００１７】前記構造のＬＰＦは、第１インダクタ２３
０の一側に連結された入力信号線２１２から一定周波数
信号が入力されれば第１及び第２インダクタ２３０、２
４０を通過して第２インダクタ２４０の他側に連結され
た出力信号線２１４に信号が伝達され、一定周波数以上
の信号はキャパシタ２２０を介して上部電極２２２に連
結された接地Ｇに信号が放出される。
０の一側に連結された入力信号線２１２から一定周波数
信号が入力されれば第１及び第２インダクタ２３０、２
４０を通過して第２インダクタ２４０の他側に連結され
た出力信号線２１４に信号が伝達され、一定周波数以上
の信号はキャパシタ２２０を介して上部電極２２２に連
結された接地Ｇに信号が放出される。
【００１８】図６は、本発明の第３実施例による送受信
用受動素子であるバンド通過フィルター（Ｂａｎｄ ｐ
ａｓｓ Ｆｉｌｔｅｒ：ＢＰＦ）の等価回路図である。
図面を参照すれば、多数のキャパシタＣ１、Ｃ２、Ｃ
３、Ｃ４が直列接続されており、このキャパシタＣ１、
Ｃ２、Ｃ３、Ｃ４の間に他のキャパシタＣ５、Ｃ６、Ｃ
７とインダクタＬ１、Ｌ２、Ｌ３とが並列接続されてい
る。このような回路を１つの基板に積層する時は、基板
上にキャパシタＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、
Ｃ７を形成し、前記キャパシタＣ１、Ｃ２、Ｃ３、Ｃ
４、Ｃ５、Ｃ６、Ｃ７と接続するインダクタＬ１、Ｌ
２、Ｌ３を基板の下部に形成するが、これらの連結をビ
アホールに形成された電極（図１及び図２の１５２、図
４の２５２）を通じて行えば良い。基板の下部にはイン
ダクタを収容する空間である空洞が形成され、空洞上に
シールドメタルが形成されたパッケージング基板を結合
する。前記基板及びパッケージング基板は半導体または
誘電体よりなる。
用受動素子であるバンド通過フィルター（Ｂａｎｄ ｐ
ａｓｓ Ｆｉｌｔｅｒ：ＢＰＦ）の等価回路図である。
図面を参照すれば、多数のキャパシタＣ１、Ｃ２、Ｃ
３、Ｃ４が直列接続されており、このキャパシタＣ１、
Ｃ２、Ｃ３、Ｃ４の間に他のキャパシタＣ５、Ｃ６、Ｃ
７とインダクタＬ１、Ｌ２、Ｌ３とが並列接続されてい
る。このような回路を１つの基板に積層する時は、基板
上にキャパシタＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、
Ｃ７を形成し、前記キャパシタＣ１、Ｃ２、Ｃ３、Ｃ
４、Ｃ５、Ｃ６、Ｃ７と接続するインダクタＬ１、Ｌ
２、Ｌ３を基板の下部に形成するが、これらの連結をビ
アホールに形成された電極（図１及び図２の１５２、図
４の２５２）を通じて行えば良い。基板の下部にはイン
ダクタを収容する空間である空洞が形成され、空洞上に
シールドメタルが形成されたパッケージング基板を結合
する。前記基板及びパッケージング基板は半導体または
誘電体よりなる。
【００１９】前記インダクタＬ１、Ｌ２、Ｌ３はＭＥＭ
Ｓ技術より製造され、インダクタＬ１、Ｌ２、Ｌ３の電
気導線は基板から浮游されるか、または基板上に形成さ
れた誘電体（図示せず）上に形成され、電気導線上に空
気層または誘電体がさらに形成される。
Ｓ技術より製造され、インダクタＬ１、Ｌ２、Ｌ３の電
気導線は基板から浮游されるか、または基板上に形成さ
れた誘電体（図示せず）上に形成され、電気導線上に空
気層または誘電体がさらに形成される。
【００２０】前記構造のＢＰＦは、キャパシタＣ１の一
側に周波数信号が入力されればキャパシタ及びインダク
タの回路を通じてフィルタリングされてキャパシタＣ４
の他側の出力信号線に信号が伝達される。
側に周波数信号が入力されればキャパシタ及びインダク
タの回路を通じてフィルタリングされてキャパシタＣ４
の他側の出力信号線に信号が伝達される。
【００２１】図７は本発明の第４実施例による送受信用
の受動素子集積モジュールの等価回路図であって、送受
信周波数が１．８ＧＨｚ帯域のＰＣＳ方式と送受信周波
数が０．９ＧＨｚ帯域のＣＤＭＡ方式との二重周波数帯
域で使用可能なモジュールを示した図面である。
の受動素子集積モジュールの等価回路図であって、送受
信周波数が１．８ＧＨｚ帯域のＰＣＳ方式と送受信周波
数が０．９ＧＨｚ帯域のＣＤＭＡ方式との二重周波数帯
域で使用可能なモジュールを示した図面である。
【００２２】図面を参照すれば、送受信用の受動素子集
積モジュールは送受信アンテナＡＮＴの周波数信号を区
分する無線周波数セレクターＳ、アンテナＡＮＴから受
信された信号とアンテナＡＮＴに伝送する信号とを受信
してスイッチするデュプレクサＤ１、Ｄ２、デュプレク
サＤ１、Ｄ２への送信信号をフィルタリングする送信帯
域フィルターＢ３、Ｂ７とデュプレクサＤ１、Ｄ２から
の受信信号をフィルタリングする受信帯域フィルターＢ
４、Ｂ８とで構成される。
積モジュールは送受信アンテナＡＮＴの周波数信号を区
分する無線周波数セレクターＳ、アンテナＡＮＴから受
信された信号とアンテナＡＮＴに伝送する信号とを受信
してスイッチするデュプレクサＤ１、Ｄ２、デュプレク
サＤ１、Ｄ２への送信信号をフィルタリングする送信帯
域フィルターＢ３、Ｂ７とデュプレクサＤ１、Ｄ２から
の受信信号をフィルタリングする受信帯域フィルターＢ
４、Ｂ８とで構成される。
【００２３】無線周波数セレクターＳは、ＨＰＦとＬＰ
Ｆとを備え、各フィルターＨＰＦ、ＬＰＦは第１及び第
２実施例の説明と同一である。デュプレクサＤ１、Ｄ２
は第３実施例で説明した帯域フィルターより構成される
送信フィルターＢ１、Ｂ５と受信フィルターＢ２、Ｂ６
とを具備する。
Ｆとを備え、各フィルターＨＰＦ、ＬＰＦは第１及び第
２実施例の説明と同一である。デュプレクサＤ１、Ｄ２
は第３実施例で説明した帯域フィルターより構成される
送信フィルターＢ１、Ｂ５と受信フィルターＢ２、Ｂ６
とを具備する。
【００２４】図７の回路図を１つの基板上に積層した構
造は、基板上に多数のキャパシタを前記実施例のように
回路連結して形成し、前記キャパシタの連結に接続され
るインダクタは前記基板の下部に形成され、ビアホール
に形成された電極を通じて基板上のキャパシタと接続す
る。したがって、あらゆる受動素子の連結は基板を介在
してキャパシタとインダクタとをＭＥＭＳ技術で連結す
ることである。前記構造の受動素子モジュールには音声
信号と電気回路との間の変換回路、高周波信号への変調
回路及び増幅回路などの外部のＩＣ回路が連結され、無
線送受信期の役割を行うことになる。
造は、基板上に多数のキャパシタを前記実施例のように
回路連結して形成し、前記キャパシタの連結に接続され
るインダクタは前記基板の下部に形成され、ビアホール
に形成された電極を通じて基板上のキャパシタと接続す
る。したがって、あらゆる受動素子の連結は基板を介在
してキャパシタとインダクタとをＭＥＭＳ技術で連結す
ることである。前記構造の受動素子モジュールには音声
信号と電気回路との間の変換回路、高周波信号への変調
回路及び増幅回路などの外部のＩＣ回路が連結され、無
線送受信期の役割を行うことになる。
【００２５】前記構造の送受信モジュールの作用を図７
を参照して詳細に説明する。まず送信過程を説明する。
送信端Ｔｘから送信される信号は送信帯域フィルターＢ
３、Ｂ７を通じてフィルタリングされ、電力増幅器ＰＡ
で増幅されてデュプレクサＤ１、Ｄ２の送信フィルター
Ｂ１、Ｂ５でフィルタリングされ、ＨＰＦまたはＬＰＦ
を通じてアンテナＡＮＴに受信された後、外部に伝送さ
れる。
を参照して詳細に説明する。まず送信過程を説明する。
送信端Ｔｘから送信される信号は送信帯域フィルターＢ
３、Ｂ７を通じてフィルタリングされ、電力増幅器ＰＡ
で増幅されてデュプレクサＤ１、Ｄ２の送信フィルター
Ｂ１、Ｂ５でフィルタリングされ、ＨＰＦまたはＬＰＦ
を通じてアンテナＡＮＴに受信された後、外部に伝送さ
れる。
【００２６】次いで、受信過程を見ると、前記アンテナ
ＡＮＴを通じて受信された信号は周波数の大きさによっ
て無線周波数セレクターＳで受信経路が選択される。次
いで、デュプレクサＤ１、Ｄ２の受信フィルターＢ２、
Ｂ６を通じてフィルタリングされた信号は低雑音増幅器
（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ：ＬＮＡ）を
通じて増幅される。増幅された信号は受信帯域フィルタ
ーＢ４、Ｂ８を通じてフィルタリングされて受信端Ｒｘ
に出力される。
ＡＮＴを通じて受信された信号は周波数の大きさによっ
て無線周波数セレクターＳで受信経路が選択される。次
いで、デュプレクサＤ１、Ｄ２の受信フィルターＢ２、
Ｂ６を通じてフィルタリングされた信号は低雑音増幅器
（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ：ＬＮＡ）を
通じて増幅される。増幅された信号は受信帯域フィルタ
ーＢ４、Ｂ８を通じてフィルタリングされて受信端Ｒｘ
に出力される。
【００２７】図８は本発明の第４実施例を具体的に説明
するために図２のＨＰＦの基板上にＲＦ ＩＣが備えら
れることを示す図面であり、第１実施例と同一な構成要
素には同一な部材番号を付し、その詳細な説明は略す。
図面を参照すれば、基板上に２つのキャパシタ１２０、
１３０が形成されており、キャパシタ１２０、１３０の
中間端に接続された信号線１８２に連結されたＲＦ Ｉ
Ｃ１８４が備えられている。ＲＦ ＩＣ１８４はオシレ
ータ、ミキサー、ＬＮＡまたはドライバーアンプであっ
て、抵抗、キャパシタ及びインダクタより構成される。
このようなＲＦ ＩＣ１８４としては従来の個別素子を
使用でき、または少なくとも１つのキャパシタ（図示せ
ず）を基板１１０上に形成し、少なくとも１つのインダ
クタ（図示せず）を基板の下部に形成して前述した実施
例のような方法でビアホールに形成された電極を通じて
従来の個別素子のような回路を構成することもできる。
するために図２のＨＰＦの基板上にＲＦ ＩＣが備えら
れることを示す図面であり、第１実施例と同一な構成要
素には同一な部材番号を付し、その詳細な説明は略す。
図面を参照すれば、基板上に２つのキャパシタ１２０、
１３０が形成されており、キャパシタ１２０、１３０の
中間端に接続された信号線１８２に連結されたＲＦ Ｉ
Ｃ１８４が備えられている。ＲＦ ＩＣ１８４はオシレ
ータ、ミキサー、ＬＮＡまたはドライバーアンプであっ
て、抵抗、キャパシタ及びインダクタより構成される。
このようなＲＦ ＩＣ１８４としては従来の個別素子を
使用でき、または少なくとも１つのキャパシタ（図示せ
ず）を基板１１０上に形成し、少なくとも１つのインダ
クタ（図示せず）を基板の下部に形成して前述した実施
例のような方法でビアホールに形成された電極を通じて
従来の個別素子のような回路を構成することもできる。
【００２８】このような本発明の送受信用受動素子及び
その集積モジュールの製造方法を説明するためにＨＰＦ
を基板の上下に製造する方法を図９ないし図１３に示し
た。まず、図９に示したように、基板３００の第２面３
０４をパタニングして底を有するビアホール用ウェル３
５１を形成する。
その集積モジュールの製造方法を説明するためにＨＰＦ
を基板の上下に製造する方法を図９ないし図１３に示し
た。まず、図９に示したように、基板３００の第２面３
０４をパタニングして底を有するビアホール用ウェル３
５１を形成する。
【００２９】次いで、基板の第２面３０４上にＭＥＭＳ
技術を用いて、図１０に示したように、インダクタ３４
０を形成し、前記ビアホール用ウェル３５１の内壁及び
底に電極３５２を形成する。この際、インダクタ３４０
の電気導線３４２が基板３１０の第２面３０４上で浮遊
されるように犠牲層を用いて電気導線３４２を形成した
後、犠牲層を除去する段階を含む。
技術を用いて、図１０に示したように、インダクタ３４
０を形成し、前記ビアホール用ウェル３５１の内壁及び
底に電極３５２を形成する。この際、インダクタ３４０
の電気導線３４２が基板３１０の第２面３０４上で浮遊
されるように犠牲層を用いて電気導線３４２を形成した
後、犠牲層を除去する段階を含む。
【００３０】または、前記基板３１０の第２面３０４上
に前記インダクタ３４０の電気導線３４２に対応する所
定の面積に誘電体（図示せず）を形成した後、前記誘電
体上に電気導線３４２を形成し、引き続き、電気導線３
４２上に空気層または誘電体を形成しても良い。
に前記インダクタ３４０の電気導線３４２に対応する所
定の面積に誘電体（図示せず）を形成した後、前記誘電
体上に電気導線３４２を形成し、引き続き、電気導線３
４２上に空気層または誘電体を形成しても良い。
【００３１】別のパッケージング基板３６０を用いて前
記インダクタ３４０を収容する空洞３６２をエッチング
した後、図１１に示したようにエッチングされたパッケ
ージング基板３６０上にシールドメタル３６４を形成し
て前記基板３１０の第２面３０４上に接合させる。
記インダクタ３４０を収容する空洞３６２をエッチング
した後、図１１に示したようにエッチングされたパッケ
ージング基板３６０上にシールドメタル３６４を形成し
て前記基板３１０の第２面３０４上に接合させる。
【００３２】次いで、前記基板３１０の第１面３０２の
上部をラッピングマシン（図示せず）を用いて平坦化す
るが、前述した段階でのビアホール用ウェル３５０の底
に形成された電極３５２を基板３１０の第１面３０２上
に露出させる（図１２参照）。このような平坦化工程で
基板３１０の第１面３０２上に露出されるビアホール３
５０の大きさを容易に調節しうる。
上部をラッピングマシン（図示せず）を用いて平坦化す
るが、前述した段階でのビアホール用ウェル３５０の底
に形成された電極３５２を基板３１０の第１面３０２上
に露出させる（図１２参照）。このような平坦化工程で
基板３１０の第１面３０２上に露出されるビアホール３
５０の大きさを容易に調節しうる。
【００３３】次いで、基板３１０の第１面３０２上に図
１３に示したようにキャパシタ３２０、３３０を含む集
積回路を形成する。前記製造方法を拡張応用すれば送受
信用の受動素子及びモジュールを同一な方法で製造しう
る。
１３に示したようにキャパシタ３２０、３３０を含む集
積回路を形成する。前記製造方法を拡張応用すれば送受
信用の受動素子及びモジュールを同一な方法で製造しう
る。
【００３４】
【発明の効果】以上、本発明に係る受動素子及びその集
積モジュールは、実装面積を縮めて通信端末機の小型化
に寄与し、ＭＥＭＳ技術を用いることによってインダク
タなどの挿入損失を減らして通信品質を向上させうる。
また、本発明の方法発明によればビアホールを容易に形
成してビアホールの大きさを任意に調節しうる。本発明
は図面及び実施例に基づいて説明されたが、これは例示
的なものに過ぎず、当業者ならこれより多様な変形及び
均等な実施例が可能なのを理解しうる。したがって、本
発明の真の技術的保護範囲は特許請求の範囲によっての
み決まらねばならない。
積モジュールは、実装面積を縮めて通信端末機の小型化
に寄与し、ＭＥＭＳ技術を用いることによってインダク
タなどの挿入損失を減らして通信品質を向上させうる。
また、本発明の方法発明によればビアホールを容易に形
成してビアホールの大きさを任意に調節しうる。本発明
は図面及び実施例に基づいて説明されたが、これは例示
的なものに過ぎず、当業者ならこれより多様な変形及び
均等な実施例が可能なのを理解しうる。したがって、本
発明の真の技術的保護範囲は特許請求の範囲によっての
み決まらねばならない。
【図１】 図１は本発明の第１実施例による送受信用受
動素子であるＨＰＦの概略的な断面図である。
動素子であるＨＰＦの概略的な断面図である。
【図２】 図１は本発明の第１実施例による送受信用受
動素子であるＨＰＦの概略的な部分斜視図である。
動素子であるＨＰＦの概略的な部分斜視図である。
【図３】 図１及び図２に示されたＨＰＦの等価回路図
である。
である。
【図４】 発明の第２実施例による送受信用受動素子で
あるＬＰＦの概略的断面図である。
あるＬＰＦの概略的断面図である。
【図５】 図４に示されたＬＰＦの等価回路図である。
【図６】 発明の第３実施例による送受信用受動素子で
あるＢＰＦの等価回路図である。
あるＢＰＦの等価回路図である。
【図７】 発明の第４実施例による送受信用の受動素子
集積モジュールの等価回路図である。
集積モジュールの等価回路図である。
【図８】 発明の第４実施例を説明するための図面であ
る。
る。
【図９】 図９は、図１及び図２に示された本発明の送
受信用受動素子及びその集積モジュールの製造方法を説
明する図面である。
受信用受動素子及びその集積モジュールの製造方法を説
明する図面である。
【図１０】 図１０は、図１及び図２に示された本発明
の送受信用受動素子及びその集積モジュールの製造方法
を説明する図面である。
の送受信用受動素子及びその集積モジュールの製造方法
を説明する図面である。
【図１１】 図１１は、図１及び図２に示された本発明
の送受信用受動素子及びその集積モジュールの製造方法
を説明する図面である。
の送受信用受動素子及びその集積モジュールの製造方法
を説明する図面である。
【図１２】 図１２は、図１及び図２に示された本発明
の送受信用受動素子及びその集積モジュールの製造方法
を説明する図面である。
の送受信用受動素子及びその集積モジュールの製造方法
を説明する図面である。
【図１３】 図１３は、図１及び図２に示された本発明
の送受信用受動素子及びその集積モジュールの製造方法
を説明する図面である。
の送受信用受動素子及びその集積モジュールの製造方法
を説明する図面である。
１１０ 基板
１２０、１３０ 第１及び第２キャパシタ
１４０ インダクタ
１５０ ビアホール
１５２ 電極
１６０ パッケージング基板
１６２ 空洞
１６４ シールドメタル
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０３Ｈ 7/46 Ｈ０１Ｌ 27/04 Ｃ
Ｈ０１Ｆ 15/00 Ｄ
Ｆターム(参考） 5E070 AA05 CB06 CB17
5F038 AC05 AC07 AZ03 AZ04 DF02
EZ04 EZ07 EZ20
5J024 AA01 BA03 BA11 CA04 CA10
CA17 DA04 DA25 DA34 EA01
EA02 EA03 FA03
Claims (23)
- 【請求項１】 半導体または誘電体基板と、 前記基板の第１面上に形成された少なくとも１つのキャ
パシタと、 前記第１面に対向する第２面上に形成された少なくとも
１つのインダクタと、 前記基板を貫通するビアホールと、 前記ビアホールに形成され、前記第１面上のキャパシタ
と前記第２面上のインダクタとを電気的に連結するメタ
ル電極と、 前記インダクタ及びキャパシタのためのＲＦ信号線と、 前記基板上に形成され、前記信号線と隔離されて位置す
るＲＦ接地と、 前記第１面または第２面に結合されて該当面に形成され
た構造物を保護する空洞が形成されたパッケージング基
板とを具備することを特徴とする送受信用受動素子。 - 【請求項２】 前記インダクタは、 前記基板上から浮游されるか、または前記基板上に形成
された誘電体上に形成されることを特徴とする請求項１
に記載の送受信用受動素子。 - 【請求項３】 前記インダクタ上に空気層または誘電体
がさらに形成されたことを特徴とする請求項２に記載の
送受信用受動素子。 - 【請求項４】 前記パッケージング基板は半導体または
誘電体基板であることを特徴とする請求項１に記載の送
受信用受動素子。 - 【請求項５】 前記空洞の表面にシールドメタルが形成
されたことを特徴とする請求項１に記載の送受信用受動
素子。 - 【請求項６】 ２つのキャパシタと１つのインダクタと
より構成され、前記インダクタは前記ビアホールを通じ
て前記キャパシタと並列連結されて高域通過フィルター
を形成することを特徴とする請求項１に記載の送受信用
受動素子。 - 【請求項７】 １つのキャパシタと２つのインダクタと
より構成され、前記キャパシタは前記ビアホールを通じ
て前記インダクタと並列連結されて低域通過フィルター
を形成することを特徴とする請求項１に記載の送受信用
受動素子。 - 【請求項８】 前記キャパシタは直列に連結される多数
のキャパシタ及び、前記キャパシタの間に並列に連結さ
れるキャパシタであり、前記インダクタは前記ビアホー
ルを通じて前記並列に連結されたキャパシタと並列に連
結されるインダクタとよりなって帯域フィルターを形成
することを特徴とする請求項１に記載の送受信用受動素
子。 - 【請求項９】 半導体または誘電体基板と、 前記基板の第１面上に形成されたキャパシタと、 前記第１面に対向する第２面上に形成されたインダクタ
と、 前記基板を貫通するビアホールと、 前記ビアホールに形成されて前記第１面上のキャパシタ
と前記第２面上のインダクタとを電気的に連結するメタ
ル電極と、 前記インダクタ及びキャパシタのためのＲＦ入出力信号
線と、 前記基板上に形成され、前記信号線と隔離されて位置す
るＲＦ接地と、 前記第１面または第２面に結合されて該当面に形成され
た構造物を保護する空洞が形成されたパッケージング基
板とを具備するが、 前記キャパシタ、インダクタ、ビアホール、メタル電極
及び信号線によって回路を構成し、 高域通過フィルターと低域通過フィルターとで構成され
る無線周波数セレクターと、 前記無線周波数セレクターに信号を伝達し、帯域フィル
ターより構成される送信フィルターと、前記無線周波数
セレクターから信号を伝達されて帯域フィルターより構
成される受信フィルターとを具備するデュプレクサと、 前記送信フィルターに電力増幅器を通じて信号を伝達す
る送信用帯域フィルターと、 前記受信フィルターからの信号が低雑音増幅器を通じて
伝達される受信用帯域フィルターとを具備することを特
徴とする送受信用の受動素子集積モジュール。 - 【請求項１０】 前記基板の第１面上で前記キャパシタ
と接続される少なくとも１つのＲＦ ＩＣがさらに形成
されることを特徴とする請求項９に記載の送受信用の受
動素子集積モジュール。 - 【請求項１１】 前記ＲＦ ＩＣは個別素子であるか、
または前記基板の第１面上に形成された少なくとも１つ
のキャパシタと、前記基板の第２面上に形成された少な
くとも１つのインダクタと、前記キャパシタとインダク
タとを電気的に連結するビアホールに形成された電極を
通じて回路を構成した素子であることを特徴とする請求
項１０に記載の送受信用の受動素子集積モジュール。 - 【請求項１２】 前記インダクタは、 前記基板上から浮游されるか、または前記基板上に形成
された誘電体上に形成されたことを特徴とする請求項９
に記載の送受信用の受動素子集積モジュール。 - 【請求項１３】 前記インダクタ上に空気層または誘電
体がさらに形成されたことを特徴とする請求項１２に記
載の送受信用の受動素子集積モジュール。 - 【請求項１４】 前記パッケージング基板は、半導体ま
たは誘電体基板であることを特徴とする請求項９に記載
の送受信用の受動素子集積モジュール。 - 【請求項１５】 前記空洞の表面にシールドメタルが形
成されたことを特徴とする請求項９に記載の送受信用の
受動素子集積モジュール。 - 【請求項１６】 前記高域通過フィルターは、２つのキ
ャパシタと１つのインダクタとより構成され、前記イン
ダクタは前記ビアホールを通じて前記キャパシタと並列
に連結されることを特徴とする請求項９に記載の送受信
用の受動素子集積モジュール。 - 【請求項１７】 前記低域通過フィルターは、１つのキ
ャパシタと２つのインダクタとより構成され、前記キャ
パシタは前記ビアホールを通じて前記インダクタと並列
に連結されることを特徴とする請求項９に記載の送受信
用の受動素子集積モジュール。 - 【請求項１８】 前記帯域フィルターは、前記キャパシ
タとインダクタを具備し、前記キャパシタは直列に連結
される多数のキャパシタ及び、前記キャパシタの間に並
列に連結されるキャパシタであり、前記インダクタは前
記ビアホールを通じて前記並列に連結されたキャパシタ
と並列に連結されるインダクタであることを特徴とする
請求項９に記載の送受信用の受動素子集積モジュール。 - 【請求項１９】 （ａ） 基板の第２面をパタニングし
て底を有するビアホール用ウェルを形成する段階と、 （ｂ） 前記基板の第２面上にインダクタを形成し、前
記ビアホール用ウェルの内壁及び底に電極を形成する段
階と、 （ｃ） パッケージング基板の第１面をエッチングする
段階と、 （ｄ） 前記基板の第２面に前記パッケージング基板の
第１面を接合する段階と、 （ｅ） 前記基板の第２面に対向する第１面を平坦化し
て前記ビアホール用ウェルの底に形成された電極を前記
第１面上に露出させる段階と、 （ｆ） 前記基板の第１面上に前記キャパシタを含む集
積回路を形成する段階とを具備することを特徴とする送
受信用受動素子及び受動素子集積モジュールの製造方
法。 - 【請求項２０】 前記（ｄ）段階は、前記（ｆ）段階以
後に前記基板の第２面に前記パッケージング基板の第１
面を接合する段階であることを特徴とする請求項１９に
記載の送受信用受動素子及び受動素子集積モジュールの
製造方法。 - 【請求項２１】 前記（ｃ）段階は、前記エッチングさ
れた第１面上にシールドメタルを形成する段階をさらに
含むことを特徴とする請求項１９に記載の送受信用受動
素子及び受動素子集積モジュールの製造方法。 - 【請求項２２】 前記（ｂ）段階は前記インダクタの電
気導線が前記基板の第２面の上方に浮遊されるように犠
牲層を使用する段階を含むことを特徴とする請求項１９
に記載の送受信用受動素子及び受動素子集積モジュール
の製造方法。 - 【請求項２３】 前記（ｂ）段階の前記インダクタを形
成する段階は、 前記基板上の所定の面積に誘電体を形成する段階と、 前記誘電体上に前記インダクタの電気導線を形成する段
階と、 前記電気導線上に空気層または誘電体を形成する段階と
を含むことを特徴とする請求項１９に記載の送受信用受
動素子及び受動素子集積モジュールの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-033911 | 2001-06-15 | ||
| KR10-2001-0033911A KR100382765B1 (ko) | 2001-06-15 | 2001-06-15 | 송수신용 수동소자와 그 집적모듈 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003142592A true JP2003142592A (ja) | 2003-05-16 |
| JP4879443B2 JP4879443B2 (ja) | 2012-02-22 |
Family
ID=19710881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002173451A Expired - Fee Related JP4879443B2 (ja) | 2001-06-15 | 2002-06-13 | 送受信用受動素子、その集積モジュール及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6649998B2 (ja) |
| EP (1) | EP1276152A3 (ja) |
| JP (1) | JP4879443B2 (ja) |
| KR (1) | KR100382765B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009065042A (ja) * | 2007-09-07 | 2009-03-26 | Mitsubishi Electric Corp | 高周波受動素子およびその製造方法 |
| CN105264771A (zh) * | 2013-06-04 | 2016-01-20 | 高通股份有限公司 | 用于降低集成电路(ic)中的磁耦合的系统、以及相关组件和方法 |
| CN106653568A (zh) * | 2016-12-02 | 2017-05-10 | 南通沃特光电科技有限公司 | 一种低干扰电感结构的制造方法 |
| CN106783019A (zh) * | 2016-12-02 | 2017-05-31 | 南通沃特光电科技有限公司 | 一种低干扰电感结构 |
| US9813043B2 (en) | 2013-05-06 | 2017-11-07 | Qualcomm Incorporated | Tunable diplexers in three-dimensional (3D) integrated circuits (IC) (3DIC) and related components and methods |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100438160B1 (ko) * | 2002-03-05 | 2004-07-01 | 삼성전자주식회사 | 인덕터와 캐패시터를 갖는 소자 및 그의 제작방법 |
| JP4159378B2 (ja) * | 2002-04-25 | 2008-10-01 | 三菱電機株式会社 | 高周波装置とその製造方法 |
| KR100498041B1 (ko) * | 2003-04-18 | 2005-07-01 | 삼성전자주식회사 | 기판 접합을 이용하여 제조된 단일칩 듀플렉서 및 그 제조방법 |
| KR100548388B1 (ko) * | 2004-07-20 | 2006-02-02 | 삼성전자주식회사 | 저손실 인덕터소자 및 그의 제조방법 |
| WO2006020744A2 (en) * | 2004-08-12 | 2006-02-23 | Tessera, Inc. | Structure and method of forming capped chips |
| KR100662848B1 (ko) * | 2005-12-20 | 2007-01-02 | 삼성전자주식회사 | 인덕터 집적 칩 및 그 제조방법 |
| KR100760915B1 (ko) * | 2005-12-29 | 2007-09-21 | 동부일렉트로닉스 주식회사 | 반도체 소자의 인덕터 구조 및 그 제조 방법 |
| US20070164378A1 (en) * | 2006-01-13 | 2007-07-19 | Honeywell International Inc. | Integrated mems package |
| KR100831405B1 (ko) * | 2006-10-02 | 2008-05-21 | (주) 파이오닉스 | 웨이퍼 본딩 패키징 방법 |
| US7602027B2 (en) * | 2006-12-29 | 2009-10-13 | Semiconductor Components Industries, L.L.C. | Semiconductor component and method of manufacture |
| US7746174B2 (en) | 2008-06-12 | 2010-06-29 | Samsung Electro-Mechanics Company, Ltd. | Systems and methods for power amplifier with integrated passive device |
| JP5491535B2 (ja) * | 2009-03-13 | 2014-05-14 | 華為技術有限公司 | 無線周波数ユニット及び統合アンテナ |
| KR101062848B1 (ko) | 2009-06-01 | 2011-09-07 | 한국과학기술원 | 관통실리콘비아를 갖는 반도체칩에서 크로스토크 차폐를 위한 쉴딩구조 |
| FR2961345A1 (fr) * | 2010-06-10 | 2011-12-16 | St Microelectronics Tours Sas | Circuit integre passif |
| GB2496713A (en) * | 2010-09-06 | 2013-05-22 | Murata Manufacturing Co | RFID module and RFID device |
| US9431473B2 (en) | 2012-11-21 | 2016-08-30 | Qualcomm Incorporated | Hybrid transformer structure on semiconductor devices |
| US10002700B2 (en) | 2013-02-27 | 2018-06-19 | Qualcomm Incorporated | Vertical-coupling transformer with an air-gap structure |
| US9634645B2 (en) | 2013-03-14 | 2017-04-25 | Qualcomm Incorporated | Integration of a replica circuit and a transformer above a dielectric substrate |
| US9800434B2 (en) * | 2013-04-22 | 2017-10-24 | International Business Machines Corporation | Millimeter wave phase shifters using tunable transmission lines |
| US9449753B2 (en) | 2013-08-30 | 2016-09-20 | Qualcomm Incorporated | Varying thickness inductor |
| US9906318B2 (en) | 2014-04-18 | 2018-02-27 | Qualcomm Incorporated | Frequency multiplexer |
| CN107527876A (zh) * | 2016-06-16 | 2017-12-29 | 思鹭科技股份有限公司 | 封装结构 |
| CN106848512B (zh) * | 2016-12-14 | 2019-06-07 | 武汉凡谷电子技术股份有限公司 | 超宽带高通滤波器 |
| WO2021039076A1 (ja) * | 2019-08-29 | 2021-03-04 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6421993A (en) * | 1987-07-16 | 1989-01-25 | Toshiba Corp | Formation of thick-film inductor |
| JPH01277012A (ja) * | 1988-04-28 | 1989-11-07 | Mitsumi Electric Co Ltd | フイルタ装置 |
| JPH0897375A (ja) * | 1994-07-26 | 1996-04-12 | Toshiba Corp | マイクロ波集積回路装置及びその製造方法 |
| JPH08222694A (ja) * | 1995-02-13 | 1996-08-30 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| JPH08274504A (ja) * | 1995-03-28 | 1996-10-18 | Taiyo Yuden Co Ltd | 高周波用フィルタ装置 |
| JPH1092932A (ja) * | 1996-06-04 | 1998-04-10 | Harris Corp | 集積回路エアブリッジ構造物およびその製造法 |
| JPH1098121A (ja) * | 1996-08-29 | 1998-04-14 | Harris Corp | 集積回路及びパッケージング方法 |
| WO1998047340A1 (en) * | 1997-04-16 | 1998-10-22 | Telefonaktiebolaget Lm Ericsson (Publ) | A shielding housing and a method of producing a shielding housing |
| JPH1145977A (ja) * | 1997-07-28 | 1999-02-16 | Hitachi Ltd | マルチチップモジュールおよびその製造方法 |
| JPH11251316A (ja) * | 1998-03-02 | 1999-09-17 | Toshiba Corp | マルチチップ半導体装置の製造方法 |
| WO2000024124A1 (en) * | 1998-10-22 | 2000-04-27 | Ericsson, Inc. | Dual-band, dual-mode power amplifier with reduced power loss |
| JP2000214821A (ja) * | 1999-01-27 | 2000-08-04 | Hitachi Ltd | 駆動装置及びこれを用いた表示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5541442A (en) * | 1994-08-31 | 1996-07-30 | International Business Machines Corporation | Integrated compact capacitor-resistor/inductor configuration |
| US5608263A (en) * | 1994-09-06 | 1997-03-04 | The Regents Of The University Of Michigan | Micromachined self packaged circuits for high-frequency applications |
| WO1998012744A1 (fr) * | 1996-09-20 | 1998-03-26 | Tdk Corporation | Composants electroniques passifs, elements de circuit integre et plaquette |
| US5874770A (en) * | 1996-10-10 | 1999-02-23 | General Electric Company | Flexible interconnect film including resistor and capacitor layers |
| JP3218996B2 (ja) * | 1996-11-28 | 2001-10-15 | 松下電器産業株式会社 | ミリ波導波路 |
| EP0851492A3 (en) * | 1996-12-06 | 1998-12-16 | Texas Instruments Incorporated | Surface-mounted substrate structure and method |
| US6261872B1 (en) * | 1997-09-18 | 2001-07-17 | Trw Inc. | Method of producing an advanced RF electronic package |
| KR100281637B1 (ko) * | 1997-12-22 | 2001-03-02 | 정선종 | 기판 변환 기술에 의한 고성능 인덕터 소자의 제조방법 |
| FR2780546B1 (fr) * | 1998-06-29 | 2003-05-16 | Memscap | Circuit integre monolithique comprenant une inductance plane ou un transformateur plan, et procede de fabrication d'un tel circuit |
| JP3371812B2 (ja) * | 1998-07-02 | 2003-01-27 | 株式会社村田製作所 | 積層型インダクタアレイ |
| JP3322665B2 (ja) * | 1999-05-26 | 2002-09-09 | シャープ株式会社 | 高周波モジュール |
| TW503439B (en) * | 2000-01-21 | 2002-09-21 | United Microelectronics Corp | Combination structure of passive element and logic circuit on silicon on insulator wafer |
-
2001
- 2001-06-15 KR KR10-2001-0033911A patent/KR100382765B1/ko not_active IP Right Cessation
-
2002
- 2002-06-13 JP JP2002173451A patent/JP4879443B2/ja not_active Expired - Fee Related
- 2002-06-14 EP EP02013187A patent/EP1276152A3/en not_active Withdrawn
- 2002-06-17 US US10/171,756 patent/US6649998B2/en not_active Expired - Lifetime
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6421993A (en) * | 1987-07-16 | 1989-01-25 | Toshiba Corp | Formation of thick-film inductor |
| JPH01277012A (ja) * | 1988-04-28 | 1989-11-07 | Mitsumi Electric Co Ltd | フイルタ装置 |
| JPH0897375A (ja) * | 1994-07-26 | 1996-04-12 | Toshiba Corp | マイクロ波集積回路装置及びその製造方法 |
| JPH08222694A (ja) * | 1995-02-13 | 1996-08-30 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| JPH08274504A (ja) * | 1995-03-28 | 1996-10-18 | Taiyo Yuden Co Ltd | 高周波用フィルタ装置 |
| JPH1092932A (ja) * | 1996-06-04 | 1998-04-10 | Harris Corp | 集積回路エアブリッジ構造物およびその製造法 |
| JPH1098121A (ja) * | 1996-08-29 | 1998-04-14 | Harris Corp | 集積回路及びパッケージング方法 |
| WO1998047340A1 (en) * | 1997-04-16 | 1998-10-22 | Telefonaktiebolaget Lm Ericsson (Publ) | A shielding housing and a method of producing a shielding housing |
| JPH1145977A (ja) * | 1997-07-28 | 1999-02-16 | Hitachi Ltd | マルチチップモジュールおよびその製造方法 |
| JPH11251316A (ja) * | 1998-03-02 | 1999-09-17 | Toshiba Corp | マルチチップ半導体装置の製造方法 |
| WO2000024124A1 (en) * | 1998-10-22 | 2000-04-27 | Ericsson, Inc. | Dual-band, dual-mode power amplifier with reduced power loss |
| JP2000214821A (ja) * | 1999-01-27 | 2000-08-04 | Hitachi Ltd | 駆動装置及びこれを用いた表示装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009065042A (ja) * | 2007-09-07 | 2009-03-26 | Mitsubishi Electric Corp | 高周波受動素子およびその製造方法 |
| US9813043B2 (en) | 2013-05-06 | 2017-11-07 | Qualcomm Incorporated | Tunable diplexers in three-dimensional (3D) integrated circuits (IC) (3DIC) and related components and methods |
| CN105264771A (zh) * | 2013-06-04 | 2016-01-20 | 高通股份有限公司 | 用于降低集成电路(ic)中的磁耦合的系统、以及相关组件和方法 |
| JP2016524874A (ja) * | 2013-06-04 | 2016-08-18 | クアルコム，インコーポレイテッド | 集積回路（ｉｃ）における磁気結合を低減させるためのシステムならびに関連構成要素および方法 |
| CN106653568A (zh) * | 2016-12-02 | 2017-05-10 | 南通沃特光电科技有限公司 | 一种低干扰电感结构的制造方法 |
| CN106783019A (zh) * | 2016-12-02 | 2017-05-31 | 南通沃特光电科技有限公司 | 一种低干扰电感结构 |
| CN106653568B (zh) * | 2016-12-02 | 2019-04-16 | 昆山纳尔格信息科技有限公司 | 一种低干扰电感结构的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100382765B1 (ko) | 2003-05-09 |
| JP4879443B2 (ja) | 2012-02-22 |
| KR20020095728A (ko) | 2002-12-28 |
| US6649998B2 (en) | 2003-11-18 |
| EP1276152A3 (en) | 2003-01-22 |
| EP1276152A2 (en) | 2003-01-15 |
| US20020192920A1 (en) | 2002-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4879443B2 (ja) | 送受信用受動素子、その集積モジュール及びその製造方法 | |
| KR100400234B1 (ko) | 송수신용 수동소자와 그 집적모듈 | |
| US6975841B2 (en) | Diplexer, and high-frequency switch and antenna duplexer using the same | |
| US7190970B2 (en) | Multiplexer | |
| US7944325B2 (en) | Electrical module with specified ground-side connection of filter circuit shunt arms | |
| US7978031B2 (en) | High frequency module provided with power amplifier | |
| JP5355958B2 (ja) | フィルタ、分波器および通信機器 | |
| US20050099244A1 (en) | Band elimination filter, filter device, antenna duplexer and communication apparatus | |
| JP5220099B2 (ja) | フロントエンド回路を有する電気的構成要素 | |
| JP3903456B2 (ja) | マルチバンド用高周波スイッチモジュール | |
| JP2005268878A (ja) | アンテナ共用器 | |
| JP2004056745A (ja) | 複合高周波部品 | |
| US6373350B1 (en) | Branching filter with saw-resonator transmitting and receiving filters in separate packages and receiving-branch lines in both packages | |
| JPH08191230A (ja) | 分波器 | |
| KR100759737B1 (ko) | 분파 필터 패키지 | |
| CN112088489A (zh) | 电路基板 | |
| CN115066750A (zh) | 高频模块及通信装置 | |
| KR20040043055A (ko) | 듀플렉서 제조방법 | |
| KR100700967B1 (ko) | 이동 통신 단말기의 프런트 엔드 모듈 | |
| JP2006279553A (ja) | 高周波スイッチングモジュール及び無線通信装置 | |
| KR100844773B1 (ko) | 듀플렉서 및 그 제조방법 | |
| JP2004304506A (ja) | デュアルバンド用送受信機 | |
| KR100681259B1 (ko) | 듀얼밴드 단말기용 적층형 프론트 엔드 모듈 | |
| KR20040076680A (ko) | 트리플 밴드 프런트 엔드 모듈의 제조 방법 | |
| CN113206652A (zh) | 滤波器、复用器及通信模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090610 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090811 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091211 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100115 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111130 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |