JP2003133558A - 基板装置及びその製造方法、電気光学装置並びに電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 ＴＦＴが形成された基板装置において、良好
なトランジスタ特性を長期に亘って維持し、更に湿度、
温度等の使用環境の影響を受け難くする。しかもＰチャ
ネル型ＴＦＴを構築した場合に、耐湿性や耐熱性を向上
させることによるＴＦＴの機能低下を抑制可能とする。 【解決手段】 基板上に、ソース領域、チャネル領域及
びドレイン領域を含む半導体層を形成し、この上にゲー
ト絶縁膜を形成する。ゲート絶縁膜は、酸化膜を含んで
なり、ゲート絶縁膜と半導体層との界面から離れた位置
における酸化膜中に窒素原子を含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
（以下適宜、ＴＦＴと称す）が形成されたＴＦＴアレイ
基板装置や半導体基板装置等の基板装置及びその製造方
法、そのような基板装置を備えた液晶装置等の電気光学
装置並びに電子機器の技術分野に属する。

【０００２】

【背景技術】この種の基板装置は例えば、石英基板等の
基板上に、ソース領域、ドレイン領域及びチャネル領域
を含むポリシリコン膜等又はアモルファスシリコン等の
半導体膜を備える。この半導体膜表面には、ドライ酸化
又はウエット酸化による熱酸化膜等、ＨＴＯ（高温酸
化）膜、ＴＥＯＳ（テトラ・エチル・オルソ・シリケー
ト）膜、若しくはプラズマ酸化膜からゲート絶縁膜が形
成される。更に、このゲート絶縁膜上にゲート電極膜が
形成されることにより、基板上にＴＦＴが構築される。
係るＴＦＴは、例えば液晶装置等の電気光学装置の画像
表示領域内における各画素に作り込まれることにより、
ＴＦＴアレイ基板装置における画素スイッチング用素子
として用いられる。或いは、該画像表示領域の周囲にお
ける周辺領域に作り込まれることにより、該基板装置の
駆動回路の一部としても用いられる。

【０００３】そして、画像表示領域内には、キャリアが
電子であるためにキャリア移動度に優れた、即ちスイッ
チング特性に優れたＮチャネル型ＴＦＴが作り込まれる
のが一般的であり、周辺領域には、このようなＮチャネル
型ＴＦＴとＰチャネル型ＴＦＴとを一組としてなると共
に駆動電流が微小で済む等の長所を有するＣＭＯＳ型
（相補型）ＴＦＴが作り込まれるのが一般的である。

【０００４】このように画像表示領域や周辺領域にＴＦ
Ｔが作り込まれた基板装置は、ＴＦＴアクティブマトリ
クス駆動方式の液晶装置等を初めとする各種電気光学装
置に広く用いられている。

【０００５】

【発明が解決しようとする課題】この種の基板装置にお
いては、良好なトランジスタ特性を長期に亘って維持す
るという一般的要請がある。更に、例えば湿気が多い、
温度が高い等の各種使用環境下でも寿命が短くならない
ことが望まれている。

【０００６】しかしながら、本願発明者らによる研究に
よれば、前述の基板装置の場合には、例えば動作時間と
して５０００時間程度でトランジスタ特性の劣化が顕在
化してしまうとことが判明している。より具体的には、
基板装置の製造当初には、これに作り込まれたＴＦＴが
良好なトランジスタ特性を示す場合にも、例えば上記５
０００時間といった通常の製品レベルで要求される寿命
内で、ＴＦＴにおける閾値電圧が高まって通常の駆動電
圧ではスイッチング素子として機能しなくなったり、Ｔ
ＦＴにおけるオフ電流（即ちリーク電流）が増加して規
定のデューティー比に対処できなくなったりする。この
ようにトランジスタ特性が劣化してしまうと、最終的に
は例えば当該基板装置を備えてなる電気光学装置におけ
るコントラスト比や明るさ低下等の画像品位の低下が引
き起こされて、装置寿命を短命化してしまうという問題
点がある。特に、湿気の多い東南アジア等の地域で当該
基板装置を備えた各種電気光学装置を使用する場合や、
プロジェクタのライトバルブ用途で強力な投射光を当該
基板装置に照射するような場合には、高湿や高温の影響
で、ＴＦＴの特性が一層劣化しやすいことも判明してい
る。即ち、湿度、温度等の使用環境の影響により装置寿
命が一定しないという製造者にとっては実践上重大な問
題点もある。

【０００７】尚、ゲート絶縁膜を構成する酸化膜等を、
耐湿性や耐熱性に優れた膜に改良することも考えられる
が、仮に耐湿性や耐熱性を向上できたとしても、ゲート絶
縁膜はＴＦＴの心臓部ともいえるチャネル領域と界面を
介して接しているので、むやみにゲート絶縁膜の材質や
構造に手を加えると、今度はチャネル領域におけるキャ
リア移動度が低下するなど、ＴＦＴの基本的機能が低下
してしまうという問題点が発生する。

【０００８】本発明は上述した問題点に鑑みなされたも
のであり、良好なトランジスタ特性を長期に亘って維持
することが可能なトランジスタ素子を備えており、特に
湿度、温度等の使用環境の影響を受け難く、しかも特に
Ｐチャネル型のトランジスタ素子を構築した場合には耐
湿性や耐熱性を向上させることによるトランジスタ素子
の機能低下を抑制可能な基板装置及びその製造方法を提
供すること並びにそのような基板装置を備えた電気光学
装置及び電子機器を提供することを課題とする。

【０００９】

【課題を解決するための手段】本発明の基板装置は上記
課題を解決するために、基板と、該基板上に形成されて
おりソース領域、チャネル領域及びドレイン領域を含む
半導体層と、少なくとも前記チャネル領域における前記
半導体層上に形成されたゲート絶縁膜と、該ゲート絶縁
膜上に形成されたゲート電極膜とを備えており、前記ゲ
ート絶縁膜は、酸化膜を含んでなり前記ゲート絶縁膜と
前記半導体層との界面から離れた位置における前記酸化
膜中に窒素原子を含む。

【００１０】本発明の基板装置によれば、基板上に、チ
ャネル領域等を含む半導体層、ゲート絶縁膜及びゲート
電極膜が積層されてトランジスタ素子が構築される。こ
こで特に、ゲート絶縁膜を構成する酸化膜中には、この
ゲート絶縁膜と半導体層との界面から離れた位置に窒素
原子を含む。例えば、窒素原子を含む膜が、ゲート絶縁
膜と半導体層との界面と並行に、該界面から距離を隔て
て酸化膜中に存在していてもよいし、ゲート絶縁膜にお
けるその膜厚方向の中央付近に、濃度ピークを持つよう
に窒素原子が概ね膜状に分布していてもよい。このた
め、窒素原子が存在していない従来の基板装置と比べ
て、トランジスタ特性の経時劣化や、特に高湿、高温等
の使用環境下におけるトランジスタ特性の劣化を低減で
きる。これにより、長期に亘って且つ使用環境によらず
に安定した性能を保持し得るトランジスタ素子を備える
ことにより、基板装置を長寿命化できる。更にまた、こ
のような窒素原子は、半導体層とゲート絶縁膜との界面
から離れて存在しているので、当該トランジスタ素子を
Ｐチャネル型とした場合に、この窒素原子の存在により
界面付近に蓄積される正孔によって、チャネル領域のキ
ャリアたる正孔の移動度が劣化してしまう事態を効果的
に回避できる。

【００１１】このように本発明の基板装置でトランジス
タ特性の劣化を低減可能である理由を以下に考察する。

【００１２】先ず本願発明者らの研究によれば、従来の
ゲート絶縁膜としてドライ酸化膜が用いられている基板
装置の場合、通常動作を続けていくと、Ｐチャンネルト
ランジスタ素子でもＮチャネルトランジスタ素子でも、
トランジスタ素子をオンするためのゲート電圧の閾値で
あるＶｔｈが、エンハンス側にずれていく現象が確認さ
れている。そして、所定電圧までのゲート電圧をトラン
ジスタ素子に供給可能な電源回路を備えた基板装置であ
れば、このずれにより閾値Ｖｔｈが当該所定電圧を超え
てしまうと、動作不能になる訳である。係る閾値Ｖｔｈ
がずれていく現象は、特にＰチャネルトランジスタ素子
で目立つ。このようなトランジスタ特性の劣化原因は、
主に、製造中又は製造後にゲート絶縁膜に水分が入るこ
とにより、Ｈ_２Ｏ分子がゲート絶縁膜と半導体層との界
面付近に拡散して、正電荷が発生することによると考え
られる。また、トランジスタ素子動作時のチャネル抵抗
による発熱により（例えばドレイン領域付近で４００℃
程度になって）、ゲート絶縁膜と半導体層との界面の水
素原子が脱離してトランジスタ特性における移動度が低
下することや、ホットキャリア注入現象（即ち、チャネ
ルホットエレクトロン注入現象及びドレインアバランシ
ェホットキャリア注入現象）も原因の一つであると考え
られる。

【００１３】本発明の基板装置の如くゲート絶縁膜を酸
化シリコン膜から成膜する時には、単結晶シリコン間に
酸素が入ると膨張して、Ｓｉ−Ｓｉ結合や歪んだＳｉ−
Ｏ−Ｓｉ結合が発生し、正孔トラップとなる。ここで特
に、ゲート絶縁膜中に水分が入ると、Ｓｉ^＋という正電
荷、電子トラップ及び界面準位を増加させる。このよう
に、電子、正孔トラップ及び正電荷の発生並びに界面準
位の増加が上述した閾値Ｖｔｈのずれの主要因であると
考察される。

【００１４】そこで本発明の基板装置では特に、ゲート
絶縁膜中に窒素原子を存在させることにより、窒化膜結
合を混在させて耐湿性を向上させる。これにより、ゲー
ト絶縁膜と半導体層との界面及びその付近に入る水分量
を低減でき、上述のＳｉ−Ｈ結合やＳ−ＯＨ結合の発生
を低減させて、上述した閾値Ｖｔｈのずれの主要因であ
る正電荷の発生並びに界面準位の増加を低減できる。

【００１５】加えて、本発明の基板装置では、ゲート絶
縁膜中に窒素原子を存在させることにより、上述した閾
値Ｖｔｈのずれの要因である、電子、正孔トラップ及び
正電荷、負電荷の発生並びに界面準位の増加を低減す
る。更にまた本発明の基板装置では、このような窒素原
子は、半導体層とゲート絶縁膜との界面から離れて存在
しているので、当該トランジスタ素子をＰチャネル型と
した場合に、窒素原子の存在に起因した界面付近におけ
る正孔の蓄積量が低減される。従って、当該トランジス
タ素子をＰチャネル型とした場合に、この窒素原子の存
在により界面付近に蓄積される正孔によって、チャネル
領域のキャリアたる正孔がクーロン散乱して、その移動
度が劣化してしまう事態を効果的に回避できる。仮に、
窒素原子が半導体層とゲート絶縁膜との界面自体に存在
していたならば、係るクーロン散乱により、基本的にキ
ャリア移動度が低いＰチャネル型トランジスタ素子にお
ける移動度が一層低下してしまい、必要なトランジスタ
特性を実現するのが実用上困難になってしまうのであ
る。

【００１６】尚、このような窒素原子による各種効果は
例えば、ゲート絶縁膜の中央付近や、界面と反対側の表
面に形成される窒素原子を含む膜が、数ｎｍ〜２００ｎ
ｍ程度の膜厚を有し且つ窒素原子を数重量％〜５０重量
％程度含むことにより大なり小なり得られる。

【００１７】以上の結果、本発明の基板装置によれば、
良好なトランジスタ特性を長期に亘って維持することが
可能となり、特に湿度、温度等の使用環境の影響を受け
難いトランジスタ素子を構築できる。しかも特にＰチャ
ネル型のトランジスタ素子を構築した場合には、耐湿性
や耐熱性を向上させることによるトランジスタ素子の機
能低下を抑制可能となる。

【００１８】本発明の基板装置の一態様では、前記窒素
原子は、前記界面と反対側に位置する前記ゲート絶縁膜
の表面から離れた位置における前記酸化膜中に存在して
いる。

【００１９】この態様によれば、窒素原子は、界面と反
対側に位置するゲート絶縁膜の表面から離れた位置にお
ける酸化膜中、例えば酸化膜におけるその膜厚方向の中
央付近に存在しているが、半導体層とゲート絶縁膜との
界面から離れている分だけ、前述したＰチャネル型トラ
ンジスタ素子の場合のクーロン散乱によるキャリア移動
度の低下は、界面自体に窒素原子が存在する場合と比較
して小さくて済む。そして、このような窒素原子の存在
により、良好なトランジスタ特性を長期に亘って維持す
ることが可能となり、特に湿度、温度等の使用環境の影
響を受け難いトランジスタ素子を構築できる。

【００２０】本発明の基板装置の他の態様では、前記窒
素原子は、前記界面と反対側に位置する前記ゲート絶縁
膜の表面に存在している。

【００２１】この態様によれば、窒素原子は、界面と反
対側に位置するゲート絶縁膜の表面に存在しているの
で、ほぼゲート絶縁膜の膜厚分だけ半導体層とゲート絶
縁膜との界面から離れていることとなる。従って、前述
したＰチャネル型トランジスタ素子の場合のクーロン散
乱によるキャリア移動度の低下は、界面自体に窒素原子
が存在する場合と比較して小さくて済む。そして、この
ような窒素原子の存在により、良好なトランジスタ特性
を長期に亘って維持することが可能となり、特に湿度、
温度等の使用環境の影響を受け難いトランジスタ素子を
構築できる。

【００２２】本発明の基板装置の他の態様では、前記半
導体層は、低温又は高温ポリシリコン若しくはアモルフ
ァスシリコンからなる。

【００２３】この態様によれば、基板上には、低温ポリ
シリコンＴＦＴ又は高温ポリシリコンＴＦＴ若しくはア
モルファスシリコンＴＦＴが構築されるが、ポリシリコ
ン膜又はアモルファスシリコンとゲート絶縁膜との界面
から若干離れた酸化膜中に窒素原子を存在させることに
より、このようなＴＦＴにおけるトランジスタ特性の劣
化を効果的に防ぐことができ、ポリシリコンＴＦＴ又は
アモルファスシリコンＴＦＴを備えてなる基板装置を長
寿命化できる。

【００２４】本発明の基板装置の他の態様では、前記ゲ
ート絶縁膜は、熱酸化膜、ＨＴＯ膜、ＴＥＯＳ膜及びプ
ラズマ酸化膜のうち少なくともいずれか一つからなる。

【００２５】この態様によれば、ゲート絶縁膜は、比較
的容易に良質の絶縁膜を形成できる。この際、また半導
体層とゲート絶縁膜との界面から若干離れた酸化膜中に
窒素原子を存在させることにより、ＴＦＴにおけるトラ
ンジスタ特性の劣化を効果的に防ぐことができ、基板装
置を長寿命化できる。

【００２６】本発明の基板装置の他の態様では、前記基
板上には、前記半導体層、前記ゲート絶縁膜及び前記ゲ
ート電極膜からなるＰチャネル型の薄膜トランジスタが
形成されている。

【００２７】この態様によれば、基板上にＰチャネル型
ＴＦＴが構築されるので、前述の如きクーロン散乱によ
るキャリア移動度の低下が小さくて済むという効果が十
分に発揮される。

【００２８】この態様では、前記Ｐチャネル型の薄膜ト
ランジスタは、前記基板上の周辺領域において周辺回路
を構成するＣＭＯＳ型トランジスタの一部をなすように
構成してもよい。

【００２９】このように構成すれば、ＣＭＯＳトランジ
スタの一部を構成するＰチャネル型ＴＦＴは、上述の如
く界面から若干離れた酸化膜中に窒素原子が存在するＴ
ＦＴであるので、駆動電流特性等に優れたＣＭＯＳを用
いて周辺回路を構成しつつ、その長寿命化を図ることが
可能となる。

【００３０】本発明の基板装置の他の態様では、前記基
板上には、前記半導体層、前記ゲート絶縁膜及び前記ゲ
ート電極膜からなる薄膜トランジスタがアレイ状に複数
配列されている。

【００３１】この態様によれば、例えばＴＦＴアクティ
ブマトリクス駆動方式の液晶装置等の電気光学装置に好
適に用いられるＴＦＴアレイ基板装置を構築できる。

【００３２】この態様では、前記アレイ状に複数配列さ
れた薄膜トランジスタは夫々、Ｎチャネル型であり且つ
前記基板上の画像表示領域において画素スイッチング用
に画素毎に設けられているように構成してもよい。

【００３３】このように構成すれば、画素スイッチング
用のＴＦＴとしては、電子がキャリアであるため、キャ
リア移動度に優れたＮチャネル型ＴＦＴから構築でき
る。同時に、周辺回路については、このＮチャネル型Ｔ
ＦＴと同一プロセスで同時形成可能なＮチャネル型ＴＦ
Ｔに加えて前述の如きＰチャネル型ＴＦＴを含んでなる
ＣＭＯＳ型ＴＦＴから構築できる。従って装置全体とし
て、優れた特性のトランジスタを備えてなると共に寿命
の長い基板装置を実現できる。

【００３４】本発明の電気光学装置は上記課題を解決す
るために、上述した本発明の基板装置（その各種態様も
含む）を備える。

【００３５】本発明の電気光学装置によれば、上述した
本発明の基板装置を備えて構成されているので、長期に
亘って且つ使用環境によらずに安定した性能を保持し得
る長寿命の基板装置を実現できる。

【００３６】本発明の電気光学装置の一態様では、前記
基板装置に対向配置された対向基板と、前記基板装置と
前記対向基板との間に挟持された電気光学物質とを備え
る。

【００３７】この態様によれば、例えば液晶等の電気光
学物質が一対の基板装置及び対向基板間に挟持されてな
る、液晶装置等の電気光学装置を実現できる。

【００３８】本発明の電子機器は上記課題を解決するた
めに、上述した本発明の基板装置（その各種態様も含
む）を具備してなる。

【００３９】この態様によれば、上述した本発明の基板
装置を具備してなるので、高性能で長寿命の電気光学装
置を表示部として有する、投射型表示装置或いはプロジ
ェクタ、液晶テレビ、パソコンやモバイル或いは携帯端
末のモニター部、ページャ、携帯電話の表示部、カメラ
のファインダ部などの各種電子機器を実現できる。

【００４０】本発明の第１の基板装置の製造方法は上記
課題を解決するために、基板上に、半導体層を形成する
半導体層形成工程と、該半導体層を酸化することで該半
導体層の表面に酸化膜を形成する第１酸化工程と、該酸
化膜上から窒素原子を含むガス雰囲気でアニールを行な
うことで窒素原子を前記酸化膜と前記半導体層との暫定
的な界面に導入するアニール工程と、前記暫定的な界面
よりも前記基板側にある前記半導体層を更に酸化するこ
とで前記暫定的な界面よりも前記基板側に酸化膜を更に
形成する第２酸化工程とを含む。

【００４１】本発明の第１の基板装置の製造方法によれ
ば、先ず基板上に形成した半導体層を酸化することで該
半導体層の表面に酸化膜を形成する。その後、この酸化
膜上から、窒素原子を含むガス雰囲気でランプアニール
又は縦型炉或いは横型炉などのアニールを行なうこと
で、窒素原子を、酸化膜と半導体層との暫定的な界面に
導入する。その後、この暫定的な界面よりも基板側にあ
る半導体層を更に酸化することで、この暫定的な界面よ
りも基板側に酸化膜を更に形成する。これにより、ゲー
ト絶縁膜と半導体層との界面は、窒素原子が存在する暫
定的な界面よりも、基板側に存在することになる。即
ち、窒素原子は、この界面から離れて存在することとな
り、上述した本発明の基板装置を比較的簡単に製造でき
る。

【００４２】尚、窒素原子を導入する際には、上述した
アニールに代えて又は加えて、プラズマ技術、イオン注
入等の他の公知技術を用いて、窒素原子を酸化膜と半導
体層との暫定的な界面に導入してもよい。

【００４３】本発明の第２の基板装置の製造方法は上記
課題を解決するために、基板上に、半導体層を形成する
半導体層形成工程と、該半導体層を窒化することで該半
導体層の表面に窒化膜を形成する窒化工程と、該窒化膜
を介して前記半導体層を酸化することで前記窒化膜より
も前記基板側に酸化膜を形成する酸化工程とを含む。

【００４４】本発明の第２の基板装置の製造方法によれ
ば、先ず基板上に形成した半導体層を、例えばＮ_２Ｏ
（一酸化二窒素）ガス、ＮＯ（一酸化一窒素）ガス及び
ＮＨ_４（アンモニア）ガスのうち少なくとも一つを含む
ガスを用いて窒化することで、この半導体層の表面に窒
化膜を形成する。その後、この窒化膜を介して半導体層
を酸化することで、窒化膜よりも基板側に酸化膜を形成
する。これにより、ゲート絶縁膜と半導体層との界面
は、窒素原子が存在する面よりも、基板側に存在するこ
とになる。即ち、窒素原子は、この界面から離れて存在
することとなり、上述した本発明の基板装置を比較的簡
単に製造できる。

【００４５】本発明の第３の基板装置の製造方法は上記
課題を解決するために、基板上に、半導体層を形成する
半導体層形成工程と、該半導体層を酸化することで該半
導体層の表面に酸化膜を形成する第１酸化工程と、該酸
化膜上からプラズマ技術又はイオン注入で、窒素原子を
前記酸化膜内に注入する注入工程と、前記窒素原子が注
入された酸化膜と前記半導体層との暫定的な界面よりも
前記基板側にある前記半導体層を更に酸化することで前
記暫定的な界面よりも前記基板側に酸化膜を更に形成す
る第２酸化工程とを含む。

【００４６】本発明の第３の基板装置の製造方法によれ
ば、先ず基板上に形成した半導体層を酸化することで該
半導体層の表面に酸化膜を形成する。その後、この酸化
膜上から、プラズマ技術又はイオン注入で、窒素原子
を、この酸化膜内に注入する。その後、この酸化膜と半
導体層との暫定的な界面よりも基板側にある半導体層を
更に酸化することで、この暫定的な界面よりも基板側に
酸化膜を更に形成する。これにより、ゲート絶縁膜と半
導体層との界面は、窒素原子が注入された酸化膜部分よ
りも、基板側に存在することになる。即ち、窒素原子
は、この界面から離れて存在することとなり、上述した
本発明の基板装置を比較的簡単に製造できる。

【００４７】本発明の第４の基板装置の製造方法は上記
課題を解決するために、基板上に、半導体層を形成する
半導体層形成工程と、該半導体層を窒素原子を含むガス
及び酸素を含むガスで酸化することで該半導体層の表面
に酸化膜を形成する第１酸化工程と、前記酸化膜と前記
半導体層との暫定的な界面よりも前記基板側にある前記
半導体層を、酸化することで前記暫定的な界面よりも前
記基板側に酸化膜を更に形成する第２酸化工程とを含
む。

【００４８】本発明の第４の基板装置の製造方法によれ
ば、先ず基板上に形成した半導体層を、窒素原子を含む
ガス及び酸素を含むガスで酸化することで、該半導体層
の表面に、窒素原子をほぼ全体に含む酸化膜を形成す
る。その後、この酸化膜と半導体層との暫定的な界面よ
りも基板側にある半導体層を、窒素を希釈した酸素ある
いは酸素のみのガスで更に酸化することで、この暫定的
な界面よりも基板側に酸化膜を更に形成する。これによ
り、ゲート絶縁膜と半導体層との界面は、窒素原子をほ
ぼ全体に含む酸化膜部分よりも、基板側に存在すること
になる。即ち、窒素原子は、この界面から離れて存在す
ることとなり、上述した本発明の基板装置を比較的簡単
に製造できる。

【００４９】尚、窒素及び酸素を含むガスで酸化する第
１酸化工程に代えて又は加えて、窒素を含まず且つ酸素
を含むガスで酸化して酸化膜を形成した後に、窒素を含
むガス雰囲気中でアニールすることにより、窒素原子
を、この酸化膜中に導入することも可能である。

【００５０】本発明の第５の基板装置の製造方法は上記
課題を解決するために、基板上に、半導体層を形成する
半導体層形成工程と、該半導体層を酸化することで該半
導体層の表面に酸化膜を形成する第１酸化工程と、該酸
化膜上からプラズマ技術又はイオン注入で、前記酸化膜
と前記半導体層との界面から離れた位置に、窒素原子の
濃度ピークがくるように該窒素原子を前記酸化膜内に注
入する注入工程とを含む。

【００５１】本発明の第５の基板装置の製造方法によれ
ば、先ず基板上に形成した半導体層を酸化することで該
半導体層の表面に酸化膜を形成する。その後、この酸化
膜上から、プラズマ技術又はイオン注入で、酸化膜と半
導体層との界面から離れた位置に、窒素原子の濃度ピー
クがくるように該窒素原子を酸化膜内に注入する。これ
により、窒素原子は、この界面から離れて存在すること
となり、上述した本発明の基板装置を比較的簡単に製造
できる。

【００５２】本発明の第５の基板装置の製造方法の一態
様では、前記注入工程後に、前記界面よりも前記基板側
にある前記半導体層を更に酸化することで前記界面より
も前記基板側に酸化膜を更に形成する第２酸化工程を更
に含む。

【００５３】この態様によれば、窒素原子を注入後に、
界面よりも基板側にある半導体層を更に酸化すること
で、この（結果として暫定的な）界面よりも基板側に酸
化膜を更に形成する。これにより、ゲート絶縁膜と半導
体層との界面は、窒素原子が注入された酸化膜部分より
も、基板側に存在することになる。即ち、窒素原子は、
この界面から離れて存在することとなり、上述した本発
明の基板装置を比較的簡単に製造できる。

【００５４】本発明の第１から第４の基板装置の製造方
法の一態様又は第５の基板装置の製造方法の他の態様で
は、前記第２酸化工程又は前記酸化工程は、ランプアニ
ール又は縦型拡散炉により、酸素雰囲気でウェット酸化
又はドライ酸化する工程を含む。

【００５５】この態様では、窒素原子を含む酸化膜や窒
化膜上からその下側にある半導体層を酸化させるために
は、例えば、酸素雰囲気で、ランプアニール又は縦型拡
散炉により、６００〜１５００℃程度の高温で、ウェット
酸化又はドライ酸化する。これにより、例えば数ｎｍ〜
２００ｎｍ程度の膜厚を有するゲート酸化膜を形成で
き、しかもゲート絶縁膜と半導体層との界面から離れた
ゲート絶縁膜中或いはゲート絶縁膜表面に窒素原子を含
む構成が得られる。

【００５６】本発明の第１から第５の基板装置の製造方
法の他の態様では、前記半導体層形成工程は、低温又は
高温ポリシリコン膜若しくはアモルファスシリコン膜を
形成する工程を含む。

【００５７】この態様によれば、基板上に、低温ポリシ
リコンＴＦＴ又は高温ポリシリコンＴＦＴ若しくはアモ
ルファスシリコンＴＦＴが構築される上述した本発明の
基板装置を比較的容易に製造できる。

【００５８】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされる。

【００５９】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００６０】（基板装置の第１実施形態）先ず第１実施
形態の基板装置の製造方法及び構成について図１から図
３を参照して説明する。図１は、第１実施形態の製造方
法を順を追って示す工程図であり、工程毎のＴＦＴ付近
における断面構造を示している。図２は、図１の工程
（３）における半導体層（ポリシリコン膜）とゲート絶
縁膜（熱酸化膜）との暫定的界面付近の結晶構造を示す
模式図である。図３は、図１の工程（４）の段階におけ
る、ゲート絶縁膜から半導体層に至る部分における酸素
及びケイ素の２次強度と、導入された窒素濃度とをゲー
ト絶縁膜表面からの深度に対して示す特性図である。

【００６１】図１において工程（１）では、石英基板２
００が用意され、工程(２)では、その上にポリシリコン
膜が形成された後、フォトリソグラフィ及びエッチング
により、ＴＦＴのソース領域、チャネル領域及びドレイ
ン領域を含む所定パターンのポリシリコン膜２０２が形
成される。このようなポリシリコン膜２０２としては、
低温ポリシリコン膜でもよいし、高温ポリシリコン膜、
またはアモルファスシリコンでもよい。また、石英基板
２００に代えて、プラスチック基板や、ガラス基板等を
用いてもよい。

【００６２】次に、工程(３)では、ドライ酸化又はウエ
ット酸化により、半導体層２０２の表面に、熱酸化シリ
コン膜２０４ａが形成される。

【００６３】この工程（３）の状態では、図２に示すよ
うに、ポリシリコン膜２０２を構成する単結晶シリコン
間に酸素が入ると膨張して、Ｓｉ−Ｓｉ結合や歪んだＳ
ｉ−Ｏ−Ｓｉ結合が発生し、正孔トラップとなる。他
方、熱酸化シリコン膜２０４ａとポリシリコン膜２０２
との暫定的界面付近２０３に水分（Ｈ_２Ｏ分子）が入る
と、Ｓｉ^＋という正電荷、電子トラップ及び界面準位を
増加させる。

【００６４】このように、工程（３）の段階では、正孔
トラップ及び正電荷の発生並びに界面準位の増加が、上
述した閾値Ｖｔｈのずれの主要因として潜在している。

【００６５】しかるに本実施形態においては工程（４）
で、ファーネス（拡散炉）内にて、窒素原子を含むガス
の雰囲気中でアニールすることにより、窒素原子を熱酸
化シリコン膜２０４ａ及びこれとポリシリコン膜２０２
との暫定的界面付近２０３に導入する。係るガスは、Ｎ
_２Ｏガス、ＮＯガス、ＮＨ_４ガス等の窒素原子を含むガ
スが用いられる。尚、暫定的界面付近２０３とは、この
段階では界面付近のことであるが、後工程により半導体
層２０２と酸化シリコン膜との界面は、基板２００側に
移動するため、この工程（４）における界面及び界面付
近のことを、暫定的界面及び暫定的界面付近２０３と夫
々呼ぶこととしている。

【００６６】このように窒素原子を導入することによ
り、熱酸化シリコン膜２０４ａ内及びこれとポリシリコ
ン膜２０２との暫定的界面付近２０３に窒素原子が存在
する構造を比較的容易に得ることができる。

【００６７】こうして窒素原子を導入すると、例えば窒
素原子は図３の特性図に示したような濃度分布を持つよ
うになる。即ち、図３に示したように、窒素原子の濃度
ピークは、暫定的界面付近２０３に位置する。

【００６８】次に、工程（５）では、暫定的界面付近２
０３よりも基板２００側にあるポリシリコン膜２０２
を、ランプアニール又は縦型拡散炉によりウェット酸化
又はドライ酸化することで、暫定的界面付近２０３より
も基板２００側に熱酸化シリコン膜２０４ｂを更に形成
する。ここでは例えば、ランプアニール又は縦型拡散炉
により、６００〜１５００℃程度の高温でウェット酸化
し、数ｎｍ〜２μｍ程度の膜厚を有する熱酸化シリコン
膜２０４ｂを形成する。すると、熱酸化シリコン膜２０
４ａ及び熱酸化シリコン膜２０４ｂを含んでなるゲート
絶縁膜２０４とポリシリコン膜２０２との界面２０５か
ら離れた位置に、窒素原子を含む構成が得られる。

【００６９】その後、工程（６）では、ゲート絶縁膜２
０４上に、導電性のポリシリコン膜等からなるゲート電
極２０６が形成される。更に、工程（７）では、ソース
領域にコンタクトホール２２１を介して接続されたソー
ス電極線２０８が、例えばＡｌ（アルミニウム）等の金
属膜から、第１層間絶縁膜２１１上に形成される。他
方、ドレイン領域にコンタクトホール２２２を介して接
続されたドレイン電極線２１０が、例えばＩＴＯ（イン
ジウムティンオキサイド）等の導電膜から、第２層間絶
縁膜２１２上に形成される。

【００７０】以上の工程（１）〜（７）により、基板２
００上にＴＦＴが構築される。

【００７１】本実施形態の基板装置では特に、暫定的界
面付近２０３に窒素原子を存在させることにより、窒化
膜結合を混在させて耐湿性を向上させる。これにより、
暫定的界面付近２０３に入る水分量を低減でき、上述の
Ｓｉ−Ｈ結合やＳ−ＯＨ結合の発生を低減させて前述し
た閾値Ｖｔｈのずれの主要因である、正電荷の発生並び
に界面準位の増加を低減できる。

【００７２】加えて、暫定的界面付近２０３に窒素原子
を存在させることにより、前述した閾値Ｖｔｈのずれの
要因である、正孔トラップ及び正電荷の発生並びに界面
準位の増加を低減する。

【００７３】また、暫定的界面付近２０３に窒素原子を
存在させることにより、窒化膜結合を混在させて耐湿性
を向上させる。これにより、暫定的界面付近２０３に入
る水分量を低減でき、上述のＳｉ−Ｈ結合やＳ−ＯＨ結
合の発生を低減させて正電荷の発生並びに界面準位の増
加を低減できる。

【００７４】因みに、耐湿性については酸化膜（ＳｉＯ
_２膜）と比べて、窒化膜（Ｓｉ_３Ｎ _４膜）が優れてい
る。しかしながら仮に、本発明の如き基板装置において
窒化膜でゲート絶縁膜を構成したのでは、ＴＦＴのＩＶ
特性は、プールフレンケル電流が流れることによりスイ
ッチング素子として利用できない特性となってしまう。
更に、窒化膜からゲート絶縁膜を構成したのでは、半導
体層とのコンタクトをとるためのコンタクトホールを既
存のエッチング技術により開孔することが極めて困難と
なってしまう。

【００７５】そこで本実施形態の基板装置では、ゲート
絶縁膜は、窒化膜（窒化シリコン膜）からではなく酸化
シリコン膜で形成しつつ、酸化シリコン膜内やこれと半
導体層との暫定的界面に窒素原子を存在させることによ
り、該酸化シリコン膜内や暫定的界面に窒素リッチな領
域を設けるようにしている。このように構成すれば、本
実施形態の基板装置のＴＦＴのＩＶ特性は、ゲート絶縁
膜として通常の酸化膜を用いたＴＦＴと同様にＦＮ電流
が流れるＩＶ特性とすることができ、スイッチング素子
として好適に利用できる。更に、図１の工程（７）でコ
ンタクトホール２２１や２２２を開孔する際に、窒化膜
のようにエッチングし難いことはなく、既存のドライエ
ッチング技術やウエットエッチング技術により比較的容
易に且つ高精度でコンタクトホールを開孔可能となる。

【００７６】このように本実施形態の基板装置は、ゲー
ト絶縁膜としての従来からの熱酸化シリコン膜の構造上
や製造上や長所を損なうこと無く、特性劣化に対する耐
性に優れた窒化膜の長所をも適度に持たせることを可能
なら占める点で非常に画期的である。

【００７７】そして特に本実施形態の基板装置によれ
ば、窒素原子は、ポリシリコン膜２０２とゲート絶縁膜
２０４との界面２０５から離れて存在しているので、Ｔ
ＦＴをＰチャネル型とした場合に、窒素原子の存在に起
因した界面付近における正孔の蓄積量が低減される。従
って、このＰチャネル型ＴＦＴにおいては、窒素原子の
存在により界面２０５付近に蓄積される正孔によって、
ポリシリコン膜２０２のチャネル領域のキャリアたる正
孔がクーロン散乱して、その移動度が劣化してしまう事
態を効果的に回避できる。

【００７８】尚、窒素原子を僅かに入れただけでも、同
傾向の効果が確認されている。また、技術的には比較的
容易に２０重量％位まで導入することが可能であるが、
窒素濃度を高めることにより更なる効果が期待できる。

【００７９】ここで、窒素原子の導入量を変化させた複
数の実施例及び窒素原子を導入しない比較例における動
作時間に対する閾値Ｖｔｈの初期値からのずれ量Ｖｄｄ
（Ｖ）を図４に示す。図４では、ファーネス内温度を１
０００℃又は１１５０℃とし、ファーネス内の雰囲気中
におけるＮ_２Ｏガス濃度を２０流量％又は５流量％と
し、拡散時間を２０分又は１０分にした各実施例につい
てのＶｄｄと、比較例（Reference）についての電圧Ｖ
ｄｄとを示してある。

【００８０】図４において比較例として示すように、従
来のゲート絶縁膜としてドライ酸化膜が用いられている
基板装置の場合、通常動作を続けていくと、ＴＦＴをオ
ンするためのゲート電圧の閾値Ｖｔｈが、エンハンス側
にずれていき、１０００時間程度で、ずれ量Ｖｄｄが例
えば電源回路における供給電圧増加により対処可能な電
圧を超えてしまう。これに対して、窒素原子を暫定的界
面付近２０３に導入した各実施例では、導入量に応じて
ずれ量Ｖｄｄが減少している。特に、窒素原子を含むガ
ス濃度を高くする程、ずれ量Ｖｄｄの増加は抑制される
ことが分かる。

【００８１】以上詳細に説明したように本実施形態の基
板装置によれば、トランジスタ特性の経時劣化や、特に
高湿、高温等の使用環境下におけるトランジスタ特性の
劣化を低減できる。これにより、長期に亘って且つ使用
環境によらずに安定した性能を保持し得るＴＦＴを備え
ることにより、基板装置を長寿命化できる。

【００８２】尚、以上説明した実施形態における当該基
板装置の仕様に応じて、ポリシリコン膜２０２にドープ
する不純物の種類を代えて、Ｎチャネル型のＴＦＴを構
築してもよいし、Ｐチャネル型のＴＦＴを構築してもよ
い。いずれの場合にも、トランジスタ特性の劣化を抑制
する効果が得られる。但し、Ｐチャネル型ＴＦＴを構築
すれば特に、前述の如く窒素原子の存在によるキャリア
移動度の低下を抑制できる。

【００８３】また本実施形態では、図１の工程（４）に
おいてファーネス内で窒素原子を含むガス雰囲気中でア
ニールを行なうことにより暫定的界面付近２０３に窒素
原子を導入したが、この工程は、既存技術であるプラズ
マ技術、ランプアニール、レーザーアニール又はイオン
注入で行ってもよい。

【００８４】（基板装置の第２実施形態）次に図５を参
照して本発明の第２実施形態の基板装置の製造方法及び
構成について説明する。図５は、第２実施形態の製造方
法を順を追って示す工程図であり、工程毎のＴＦＴ付近
の断面構造を示している。尚、図５において、図１に示
した第１実施形態と同様の構成要素には同様の参照符号
を付し、それらの説明は省略する。

【００８５】図５において第２実施形態では、第１実施
形態における図１に示した工程（１）及び工程（２）と
同様に、工程（１）及び工程（２）が行われる。

【００８６】次に、工程（３）では、ポリシリコン膜２
０２を、例えばＮ_２Ｏ（一酸化二窒素）ガス、ＮＯ（一
酸化一窒素）ガス及びＮＨ_４（アンモニア）ガスのうち
少なくとも一つを含むガスを用いて窒化することで、こ
のポリシリコン膜２０２の表面に窒化酸化膜２０４ｃを
形成する。

【００８７】次に、工程（４）では、窒化酸化膜２０４
ｃとポリシリコン膜２０２との暫定的界面付近２０３よ
りも基板２００側にあるポリシリコン膜２０２を、ラン
プアニール又は縦型拡散炉によりでウェット酸化又はド
ライ酸化することで、この暫定的界面付近２０３よりも
基板２００側に熱酸化シリコン膜２０４ｄを更に形成す
る。ここでは例えば、ランプアニール又は縦型拡散炉に
より、６００〜１５００℃程度の高温でウェット酸化
し、数ｎｍ〜２μｍ程度の膜厚を有する熱酸化膜２０４
ｄを形成する。すると、窒化酸化膜２０４ｃ及び熱酸化
膜２０４ｄを含んでなるゲート絶縁膜２０４とポリシリ
コン膜２０２との界面２０５から離れた位置に、窒素原
子を含む構成が得られる。

【００８８】その後、工程（５）及び工程（６）では、
第１実施形態における図１に示した工程（６）及び工程
（７）と同様の工程が行われる。

【００８９】以上のように製造される第２実施形態の基
板装置においては、窒素原子は、界面２０５と反対側に
位置するゲート絶縁膜２０４の表面に窒化シリコン膜２
０４ｄとして存在しているので、ほぼゲート絶縁膜２０
４の膜厚分だけ界面２０５から離れている構造が得られ
る。

【００９０】（基板装置の第３実施形態）次に本発明の
第３実施形態の基板装置の製造方法及び構成について説
明する。尚、第３実施形態の工程図は、図１に示した第
１実施形態と類似であるので、ここでは、図１を参照し
て第３実施形態の説明を行う。

【００９１】図１において第３実施形態では、先ず第１
実施形態における図１に示した工程（１）から工程
（３）と同様の工程が行われる。

【００９２】その後、第１実施形態における工程（４）
に代えて、酸化膜２０４ａ上から、プラズマ技術又はイ
オン注入で、窒素原子をこの酸化膜２０４ａ内に注入す
る。

【００９３】その後、第１実施形態における図１に示し
た工程（５）から工程（７）と同様の工程が行われる。

【００９４】以上により、ゲート絶縁膜２０４とポリシ
リコン膜２０２との界面２０５は、窒素原子が注入され
た酸化膜部分よりも、基板側に存在することになる。即
ち、窒素原子が、この界面２０５から離れて存在する構
造が得られる。

【００９５】（基板装置の第４実施形態）次に本発明の
第４実施形態の基板装置の製造方法及び構成について説
明する。尚、第４実施形態の工程図は、図１に示した第
１実施形態と類似であるので、ここでは、図１を参照し
て第４実施形態の説明を行う。

【００９６】図１において第４実施形態では、先ず第１
実施形態における図１に示した工程（１）及び工程
（２）と同様の工程が行われる。

【００９７】その後、第１実施形態における工程（３）
及び（４）に代えて、ポリシリコン膜２０２を、窒素及
び酸素を含むガスで酸化（酸窒化）することで、ポリシ
リコン膜２０２の表面に、窒素原子をほぼ全体に含む酸
化膜２０４ａを形成する。

【００９８】その後、第１実施形態における図１に示し
た工程（５）から工程（７）と同様の工程が行われる。

【００９９】以上により、ゲート絶縁膜２０４とポリシ
リコン膜２０２との界面２０５は、窒素原子をほぼ全体
に含む酸化膜部分よりも、基板側に存在することにな
る。即ち、窒素原子が、この界面２０５から離れて存在
する構造が得られる。

【０１００】（基板装置の第５実施形態）次に図６を参
照して本発明の第５実施形態の基板装置の製造方法及び
構成について説明する。図６は、第５実施形態の製造方
法を順を追って示す工程図であり、工程毎のＴＦＴ付近
の断面構造を示している。尚、図６において、図１に示
した第１実施形態と同様の構成要素には同様の参照符号
を付し、それらの説明は省略する。

【０１０１】図６において第５実施形態では、第１実施
形態における図１に示した工程（１）及び工程（２）と
同様に、工程（１）及び工程（２）が行われる。

【０１０２】次に、工程（３）では、ドライ酸化又はウ
エット酸化により、半導体層２０２の表面をゲート絶縁
膜として最終的に必要な膜厚分だけ酸化して、熱酸化シ
リコン膜からなるゲート絶縁膜２０４を形成する。

【０１０３】次に、工程（４）では、このゲート絶縁膜
２０４上から、プラズマ技術又はイオン注入で、ゲート
絶縁膜２０４とポリシリコン膜２０２との界面２０５か
ら離れた位置に、窒素原子の濃度ピークがくるように該
窒素原子をゲート絶縁膜２０４内に注入する。

【０１０４】その後、工程（５）及び工程（６）では、
第１実施形態における図１に示した工程（６）及び工程
（７）と同様の工程が行われる。

【０１０５】以上により、ゲート絶縁膜２０４とポリシ
リコン膜２０２との界面２０５は、窒素原子を主に含む
酸化膜部分よりも、基板側に存在することになる。即
ち、窒素原子が、この界面２０５から離れて存在する構
造が得られる。

【０１０６】尚、第５実施形態では、ゲート絶縁膜２０
４を熱酸化膜で形成する際に、ゲート絶縁膜として最終
的に必要な膜厚分よりも薄く形成しておき、プラズマ技
術又はイオン注入による窒素原子の注入後に、第１実施
形態における工程（５）と同様に暫定的界面下に更なる
酸化膜を形成する工程を追加的に行ってもよい。このよ
うにすれば、窒素原子が存在する酸化膜部分を、ゲート
絶縁膜とポリシリコン膜との界面から確実に離すことが
できる。

【０１０７】（基板装置の第６実施形態）次に図７を参
照して本発明の第６実施形態の基板装置の製造方法及び
構成について説明する。図７は、第６実施形態の製造方
法を順を追って示す工程図であり、工程毎のＴＦＴ付近
の断面構造を示している。尚、図７において、図１に示
した第１実施形態と同様の構成要素には同様の参照符号
を付し、それらの説明は省略する。

【０１０８】図７において工程（１）では、石英基板２
００上の全面に酸化シリコン膜２０１が形成される。そ
して、その工程（２）では、酸化シリコン膜２０１上に
半導体層としてのポリシリコン膜２０２が形成され、以
下、第１乃至第５実施形態の場合と同様の工程が順次行
われ、最終的に酸化シリコン膜２０１上にＴＦＴ構造が
構築される。

【０１０９】以上のように製造される第６実施形態の基
板装置においても、工程（４）においてポリシリコン膜
２０２とゲート絶縁膜２０４との暫定的界面付近２０３
に窒素原子が導入されるので、第１実施形態と同様の本
願発明独自の効果が得られる。

【０１１０】（電気光学装置の実施形態）次に図８から
図１２を参照して本発明の基板装置を備えた電気光学装
置の実施形態について説明する。本実施形態は、上述し
た基板装置の第１から第６実施形態のいずれかをＴＦＴ
アレイ基板として備えたものであり、該ＴＦＴアレイ基
板と対向基板とを対向配置して、両者間に液晶等の電気
光学物質を挟持してなる電気光学装置に係る実施形態で
ある。

【０１１１】先ず図８から図１０を参照して、本実施形
態の電気光学装置の画像表示領域における構成について
その動作と共に説明する。ここに、図８は、電気光学装
置の画像表示領域を構成するマトリクス状に形成された
複数の画素における各種素子、配線等の等価回路であ
る。図９は、データ線、走査線、画素電極等が形成され
たＴＦＴアレイ基板の相隣接する複数の画素群の平面図
であり、図１０は、図９のＡ−Ａ’断面図である。尚、
図１０においては、各層や各部材を図面上で認識可能な
程度の大きさとするため、各層や各部材毎に縮尺を異な
らしめてある。

【０１１２】図８において、特に上述した基板装置の第
１から第６実施形態をＴＦＴアレイ基板として備えてな
る本実施形態の電気光学装置では、その画像表示領域を
構成するマトリクス状に形成された複数の画素は、画素
電極９aと当該画素電極９ａを制御するためのＴＦＴ３
０とがマトリクス状に複数形成されており、画像信号が
供給されるデータ線６ａが当該ＴＦＴ３０のソースに電
気的に接続されている。また、ＴＦＴ３０のゲートに走
査線３ａが電気的に接続されており、所定のタイミング
で、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、
Ｇｍを、この順に線順次で印加するように構成されてい
る。画素電極９ａは、ＴＦＴ３０のドレインに電気的に
接続されており、スイッチング素子であるＴＦＴ３０を
一定期間だけそのスイッチを閉じることにより、データ
線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを
所定のタイミングで書き込む。画素電極９ａを介して電
気光学物質に書き込まれた所定レベルの画像信号Ｓ１、
Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された
対向電極（後述する）との間で一定期間保持される。電
気光学物質は、印加される電圧レベルにより分子集合の
配向や秩序が変化することにより、光を変調し、階調表
示を可能にする。ここで、保持された画像信号がリーク
するのを防ぐために、画素電極９ａと対向電極との間に
形成される電気光学物質容量と並列に蓄積容量７０を付
加する。

【０１１３】図９において、特に上述した基板装置の第
１から第６実施形態をＴＦＴアレイ基板として備えてな
る本実施形態の電気光学装置においては、ＴＦＴアレイ
基板上に、マトリクス状に複数の透明な画素電極９ａ
（点線部９ａ’により輪郭が示されている）が設けられ
ており、画素電極９ａの縦横の境界に各々沿ってデータ
線６ａ、走査線３ａ及び容量線３ｂが設けられている。
データ線６ａは、コンタクトホール５を介してポリシリ
コン膜等からなる半導体層１ａのうち後述のソース領域
に電気的接続されており、画素電極９ａは、コンタクト
ホール８を介して半導体層１ａのうち後述のドレイン領
域に電気的接続されている。また、半導体層１ａのうち
チャネル領域（図中右下がりの斜線の領域）に対向する
ように走査線３ａが配置されており、走査線３ａはゲー
ト電極として機能する。容量線３ｂは、走査線３ａに沿
ってほぼ直線状に伸びる本線部と、データ線６ａと交差
する箇所からデータ線６ａに沿って前段側（図中、上向
き）に突出した突出部とを有する。また、図中太線で示
した矩形の島状領域には夫々、各ＴＦＴの少なくともチ
ャネル領域をＴＦＴアレイ基板側から見て一画素毎に夫
々覆う位置に、島状の第１遮光膜１１ａが設けられてい
る。

【０１１４】次に図１０の断面図に示すように、電気光
学装置は、透明なＴＦＴアレイ基板１０と、これに対向
配置される透明な対向基板２０とを備えている。ＴＦＴ
アレイ基板１０は、例えば石英基板からなり、対向基板
２０は、例えばガラス基板や石英基板からなる。ＴＦＴ
アレイ基板１０には、画素電極９ａが設けられており、
その上側には、ラビング処理等の所定の配向処理が施さ
れた配向膜１６が設けられている。画素電極９ａは例え
ば、ＩＴＯ膜（Indium Tin Oxide膜）などの透明導電性
薄膜からなる。また配向膜１６は例えば、ポリイミド薄
膜などの有機薄膜からなる。他方、対向基板２０には、
その全面に渡って対向電極（共通電極）２１が設けられ
ており、その下側には、ラビング処理等の所定の配向処
理が施された配向膜２２が設けられている。ＴＦＴアレ
イ基板１０には、図１０に示すように、各画素電極９ａ
に隣接する位置に、各画素電極９ａをスイッチング制御
する画素スイッチング用ＴＦＴ３０が設けられている。
対向基板２０には、更に図１０に示すように、各画素の
開口領域（即ち、画像表示領域内において実際に入射光
が透過して表示に有効に寄与する領域）以外の領域に、
第２遮光膜２３が設けられている。

【０１１５】このように構成され、画素電極９ａと対向
電極２１とが対面するように配置されたＴＦＴアレイ基
板１０と対向基板２０との間には、後述のシール材（図
１１及び図１２参照）により囲まれた空間に液晶等の電
気光学物質が封入され、電気光学物質層５０が形成され
る。電気光学物質層５０は、画素電極９ａからの電界が
印加されていない状態で配向膜１６及び２２により所定
の配向状態をとる。電気光学物質層５０は、例えば一種
又は数種類のネマティック液晶を混合した電気光学物質
からなる。シール材は、ＴＦＴ基板１０及び対向基板２
０をそれらの周辺で貼り合わせるための、例えば光硬化
性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間
の距離を所定値とするためのグラスファイバー或いはガ
ラスビーズ等のスペーサが混入されている。

【０１１６】図９及び図１０において本実施の形態で
は、データ線６ａ、走査線３ａ及び容量線３ｂ並びにＴ
ＦＴ３０を含む図９中右上がりの斜線が引かれた網目状
の領域においては、ＴＦＴアレイ基板１０が凹状に窪ん
でおり、画像表示領域の平坦化用の溝が形成されてい
る。

【０１１７】図１０に示すように、画素スイッチング用
ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基
板１０と各画素スイッチング用ＴＦＴ３０との間には、
一画素毎に島状に第１遮光膜１１ａが設けられている。
第１遮光膜１１ａは、例えば、不透明な高融点金属であ
るＴｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステ
ン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｄ
（パラジウム）のうちの少なくとも一つを含む、金属単
体、合金、金属シリサイド等から構成される。

【０１１８】更に、第１遮光膜１１ａと複数の画素スイ
ッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２
が設けられている。第１層間絶縁膜１２は、画素スイッ
チング用ＴＦＴ３０を構成する半導体層１ａを第１遮光
膜１１ａから電気的絶縁するために設けられるものであ
る。更に、第１層間絶縁膜１２は、ＴＦＴアレイ基板１
０の全面に形成されることにより、画素スイッチング用
ＴＦＴ３０のための下地膜としての機能をも有する。

【０１１９】本実施の形態では、ゲート絶縁膜２を走査
線３ａに対向する位置から延設して誘電体膜として用
い、半導体層１ａを延設して第１蓄積容量電極１ｆと
し、更にこれらに対向する容量線３ｂの一部を第２蓄積
容量電極とすることにより、蓄積容量７０が構成されて
いる。

【０１２０】図１０において、画素スイッチング用ＴＦ
Ｔ３０は、ＬＤＤ（Lightly DopedDrain）構造を有して
おり、走査線３ａ、当該走査線３ａからの電界によりチ
ャネルが形成される半導体層１ａのチャネル領域１
ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶
縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高
濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備
えている。高濃度ドレイン領域１ｅには、複数の画素電
極９ａのうちの対応する一つが接続されている。本実施
の形態では特にデータ線６ａは、Ａｌ（アルミニウム）
等の低抵抗な金属膜や金属シリサイド等の合金膜などの
遮光性の薄膜から構成されている。また、走査線３ａ、
ゲート絶縁膜２及び第１層間絶縁膜１２の上には、高濃
度ソース領域１ｄへ通じるコンタクトホール５及び高濃
度ドレイン領域１ｅへ通じるコンタクトホール８が各々
形成された第２層間絶縁膜４が形成されている。更に、
データ線６ａ及び第２層間絶縁膜４の上には、高濃度ド
レイン領域１ｅへのコンタクトホール８が形成された第
３層間絶縁膜７が形成されている。

【０１２１】画素スイッチング用ＴＦＴ３０は、好まし
くは上述のようにＬＤＤ構造を持つが、低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打
ち込みを行わないオフセット構造を持ってよいし、走査
線３ａの一部であるゲート電極をマスクとして高濃度で
不純物イオンを打ち込み、自己整合的に高濃度ソース及
びドレイン領域を形成するセルフアライン型のＴＦＴで
あってもよい。また本実施の形態では、画素スイッチン
グ用ＴＦＴ３０のゲート電極をソース−ドレイン領域間
に１個のみ配置したシングルゲート構造としたが、これ
らの間に２個以上のゲート電極を配置してもよい。この
際、各々のゲート電極には同一の信号が印加されるよう
にする。

【０１２２】次に図１１及び図１２を参照して、以上の
ように構成された電気光学装置の全体構成を説明する。
尚、図１１は、ＴＦＴアレイ基板１０をその上に形成さ
れた各構成要素と共に対向基板２０の側から見た平面図
であり、図１２は、対向基板２０を含めて示す図１１の
Ｈ−Ｈ’断面図である。

【０１２３】図１１において、ＴＦＴアレイ基板１０の
上には、シール材５２がその縁に沿って設けられてお
り、その内側に並行して、例えば第２遮光膜２３と同じ
或いは異なる材料から成る額縁としての第３遮光膜５３
が設けられている。シール材５２の外側の領域には、デ
ータ線駆動回路１０１及び外部回路接続端子１０２がＴ
ＦＴアレイ基板１０の一辺に沿って設けられており、走
査線駆動回路１０４が、この一辺に隣接する２辺に沿っ
て設けられている。更にＴＦＴアレイ基板１０の残る一
辺には、画像表示領域の両側に設けられた走査線駆動回
路１０４間をつなぐための複数の配線１０５が設けられ
ている。また、対向基板２０のコーナー部の少なくとも
１箇所においては、ＴＦＴアレイ基板１０と対向基板２
０との間で電気的導通をとるための上下導通材１０６が
設けられている。そして、図２０に示すように、図１１
に示したシール材５２とほぼ同じ輪郭を持つ対向基板２
０が当該シール材５２によりＴＦＴアレイ基板１０に固
着されている。

【０１２４】本実施形態では好ましくは、画像表示領域
に作り込む画素スイッチング用のＴＦＴ３０について
は、上述した各実施形態の基板装置における窒素原子が
ゲート絶縁膜中に導入されたＮチャネル型ＴＦＴから構
成するとよい。同時に、周辺領域に作り込むデータ線駆
動回路１０１、走査線駆動回路１０４等の周辺回路を、
ＣＭＯＳ型ＴＦＴを含めて構成すると共にこのＣＭＯＳ
中のＰチャネル型ＴＦＴについては、上述した各実施形
態の基板装置における窒素原子がゲート絶縁膜中に導入
されたＰチャネル型ＴＦＴから構成するとよい。

【０１２５】このように構成すれば、電子がキャリアで
あるためキャリア移動度に優れたＮチャネル型ＴＦＴを
用いて、画素スイッチングを高駆動周波数で良好に行え
ると共に、駆動電流特性等に優れたＣＭＯＳを用いて周
辺回路を構成しつつ装置全体の長寿命化を図ることが可
能となる。

【０１２６】以上図８から図１２を参照して説明した電
気光学装置の実施形態では、データ線駆動回路１０１及
び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に
設ける代わりに、例えばＴＡＢ（テープオートメイテッ
ドボンディング基板）上に実装された駆動用ＬＳＩに、
ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電
フィルムを介して電気的及び機械的に接続するようにし
てもよい。また、本願発明をＴＦＴアクティブマトリク
ス駆動方式以外の、ＴＦＤ（Thin Film Diode）アクテ
ィブマトリクス方式、パッシブマトリクス駆動方式など
いずれの方式に適用しても高品位の画像表示が可能な電
気光学装置を実現できる。更にまた、上述の電気光学装
置では、対向基板２０の外面及びＴＦＴアレイ基板１０
の外面には各々、例えば、ＴＮ（Twisted Nematic）モ
ード、ＳＴＮ（Super Twisted Nematic）モード、ＶＡ
(Vertically Aligned)モード、ＰＤＬＣ(Polymer Dispe
rsedLiquid Crystal)モード等の動作モードや、ノーマ
リーホワイトモード／ノーマリーブラックモードの別に
応じて、偏光フィルム、位相差フィルム、偏光板などが
所定の方向で配置される。

【０１２７】（電子機器）次に、以上詳細に説明した電
気光学装置をライトバルブとして用いた電子機器の一例
たる投射型カラー表示装置の実施形態について、その全
体構成、特に光学的な構成について説明する。ここに図
１３は、投射型カラー表示装置の図式的断面図である。

【０１２８】図１３において、本実施形態における投射
型カラー表示装置の一例たる液晶プロジェクタ１１００
は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装
置１００を含む液晶モジュールを３個用意し、夫々ＲＧ
Ｂ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂと
して用いたプロジェクタとして構成されている。液晶プ
ロジェクタ１１００では、メタルハライドランプ等の白
色光源のランプユニット１１０２から投射光が発せられ
ると、３枚のミラー１１０６及び２枚のダイクロイック
ミラー１１０８によって、ＲＧＢの３原色に対応する光
成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバル
ブ１００Ｒ、１００Ｇ及び１００Ｂに夫々導かれる。こ
の際特にＢ光は、長い光路による光損失を防ぐために、
入射レンズ１１２２、リレーレンズ１１２３及び出射レ
ンズ１１２４からなるリレーレンズ系１１２１を介して
導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及
び１００Ｂにより夫々変調された３原色に対応する光成
分は、ダイクロイックプリズム１１１２により再度合成
された後、投射レンズ１１１４を介してスクリーン１１
２０にカラー画像として投射される。

【０１２９】本発明は、上述した各実施形態に限られる
ものではなく、請求の範囲及び明細書全体から読み取れ
る発明の要旨或いは思想に反しない範囲で適宜変更可能
であり、そのような変更を伴なう基板装置及びその製造
方法、電気光学装置並びに電子機器もまた本発明の技術
的範囲に含まれるものである。

【図面の簡単な説明】

【図１】 本発明の基板装置の第１実施形態の製造方法
を順を追って示す工程図である。

【図２】 図１の工程（３）における半導体層とゲート
絶縁膜との暫定的界面付近における結晶構造を示す模式
図である。

【図３】 図１の工程（４）で導入された窒素濃度と、
ゲート絶縁膜から半導体層に至る部分における酸素及び
ケイ素の２次強度とをゲート絶縁膜表面からの深度に対
して示す特性図である。

【図４】 窒素原子の導入量を変化させた複数の実施例
及び窒素原子を導入しない比較例における動作時間に対
する閾値Ｖｔｈの初期値からのずれ量Ｖｄｄ（Ｖ）を示
す特性図である。

【図５】 本発明の基板装置の第２実施形態の製造方法
を順を追って示す工程図である。

【図６】 本発明の基板装置の第５実施形態の製造方法
を順を追って示す工程図である。

【図７】 本発明の基板装置の第６実施形態の製造方法
を順を追って示す工程図である。

【図８】 本発明の電気光学装置の実施形態における画
像表示領域を構成するマトリクス状の複数の画素に設け
られた各種素子、配線等の等価回路である。

【図９】 図８の電気光学装置におけるデータ線、走査
線、画素電極等が形成されたＴＦＴアレイ基板の相隣接
する複数の画素群の平面図である。

【図１０】 図９のＡ−Ａ’断面図である。

【図１１】 本発明の電気光学装置の実施形態における
ＴＦＴアレイ基板をその上に形成された各構成要素と共
に対向基板の側から見た平面図である。

【図１２】 図１１のＨ−Ｈ’断面図である。

【図１３】 本発明の電子機器の実施形態に係る投射型
カラー表示装置の概略ブロック図である。

【符号の説明】

１ａ…半導体層 ２…ゲート絶縁膜 ３ａ…走査線 ３ｂ…容量線 ５…コンタクトホール ６ａ…データ線 ８…コンタクトホール ９ａ…画素電極 １０…ＴＦＴアレイ基板 １０ａ…画像表示領域 １１ａ…第１遮光膜 ２０…対向基板 ２１…対向電極 ２３…第２遮光膜 ３０…画素スイッチング用ＴＦＴ ５０…電気光学物質層 ５２…シール材 ７０…蓄積容量 １０１…データ線駆動回路 １０４…走査線駆動回路 ２００…石英基板 ２０１…酸化シリコン膜 ２０２…ポリシリコン膜 ２０３…暫定的界面付近 ２０４…ゲート絶縁膜 ２０４ａ…熱酸化シリコン膜 ２０４ｂ…熱酸化シリコン膜 ２０４ｃ…窒化シリコン膜 ２０４ｄ…熱酸化シリコン膜 ２０５…界面付近 ２０６…ゲート電極膜

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１７Ｖ ６１７Ｕ Ｆターム(参考） 2H092 JA28 JA34 JA37 JA41 KA04 KA05 KA11 MA26 MA27 NA11 5C094 AA22 AA25 AA31 AA43 BA03 CA19 DA09 DA13 DB01 EA04 FA02 FB12 FB14 FB15 GB10 5F058 BA07 BB04 BB07 BD02 BD04 BD15 BF62 BF63 BF64 BH04 BJ10 5F110 AA14 AA30 BB02 BB04 CC02 DD01 DD02 DD03 DD11 EE09 EE28 FF02 FF04 FF06 FF09 FF23 FF25 FF26 FF29 GG02 GG13 GG15 HJ13 HL03 HL07 HM14 HM15 NN03 NN46 NN72 NN73 QQ11

Claims (20)

【特許請求の範囲】
1. 【請求項１】 基板と、 該基板上に形成されておりソース領域、チャネル領域及
   びドレイン領域を含む半導体層と、 少なくとも前記チャネル領域における前記半導体層上に
   形成されたゲート絶縁膜と、 該ゲート絶縁膜上に形成されたゲート電極膜と を備えており、 前記ゲート絶縁膜は、酸化膜を含んでなり前記ゲート絶
   縁膜と前記半導体層との界面から離れた位置における前
   記酸化膜中に窒素原子を含むことを特徴とする基板装
   置。
2. 【請求項２】 前記窒素原子は、前記界面と反対側に位
   置する前記ゲート絶縁膜の表面から離れた位置における
   前記酸化膜中に存在していることを特徴とする請求項１
   に記載の基板装置。
3. 【請求項３】 前記窒素原子は、前記界面と反対側に位
   置する前記ゲート絶縁膜の表面に存在していることを特
   徴とする請求項１に記載の基板装置。
4. 【請求項４】 前記半導体層は、低温又は高温ポリシリ
   コン膜若しくはアモルファスシリコン膜からなることを
   特徴とする請求項１から３のいずれか一項に記載の基板
   装置。
5. 【請求項５】 前記ゲート絶縁膜は、熱酸化膜、ＨＴＯ
   膜、ＴＥＯＳ膜及びプラズマ酸化膜のうち少なくともい
   ずれか一つからなることを特徴とする請求項１から４の
   いずれか一項に記載の基板装置。
6. 【請求項６】 前記基板上には、前記半導体層、前記ゲ
   ート絶縁膜及び前記ゲート電極膜からなるＰチャネル型
   の薄膜トランジスタが形成されていることを特徴とする
   請求項１から５のいずれか一項に記載の基板装置。
7. 【請求項７】 前記Ｐチャネル型の薄膜トランジスタ
   は、前記基板上の周辺領域において周辺回路を構成する
   ＣＭＯＳ型（相補型）トランジスタの一部をなすことを
   特徴とする請求項６に記載の基板装置。
8. 【請求項８】 前記基板上には、前記半導体層、前記ゲ
   ート絶縁膜及び前記ゲート電極膜からなる薄膜トランジ
   スタがアレイ状に複数配列されていることを特徴とする
   請求項１から７のいずれか一項に記載の基板装置。
9. 【請求項９】 前記アレイ状に複数配列された薄膜トラ
   ンジスタは夫々、Ｎチャネル型であり且つ前記基板上の
   画像表示領域において画素スイッチング用に画素毎に設
   けられていることを特徴とする請求項８に記載の基板装
   置。
10. 【請求項１０】 請求項１から９のいずれか一項に記載
    の基板装置を備えてなることを特徴とする電気光学装
    置。
11. 【請求項１１】 前記基板装置に対向配置された対向基
    板と、前記基板装置と前記対向基板との間に挟持された
    電気光学物質とを備えたことを特徴とする請求項１０に
    記載の電気光学装置。
12. 【請求項１２】 請求項１０又は１１に記載の電気光学
    装置を具備してなることを特徴とする電子機器。
13. 【請求項１３】 基板上に、半導体層を形成する半導体
    層形成工程と、 該半導体層を酸化することで該半導体層の表面に酸化膜
    を形成する第１酸化工程と、該酸化膜上から窒素原子を
    含むガス雰囲気でアニールを行なうことで窒素原子を前
    記酸化膜と前記半導体層との暫定的な界面に導入するア
    ニール工程と、前記暫定的な界面よりも前記基板側にあ
    る前記半導体層を更に酸化することで前記暫定的な界面
    よりも前記基板側に酸化膜を更に形成する第２酸化工程
    とを含むことを特徴とする基板装置の製造方法。
14. 【請求項１４】 基板上に、半導体層を形成する半導体
    層形成工程と、 該半導体層を窒化することで該半導体層の表面に窒化膜
    を形成する窒化工程と、該窒化膜を介して前記半導体層
    を酸化することで前記窒化膜よりも前記基板側に酸化膜
    を形成する酸化工程とを含むことを特徴とする基板装置
    の製造方法。
15. 【請求項１５】 基板上に、半導体層を形成する半導体
    層形成工程と、 該半導体層を酸化することで該半導体層の表面に酸化膜
    を形成する第１酸化工程と、該酸化膜上からプラズマ技
    術又はイオン注入で、窒素原子を前記酸化膜内に注入す
    る注入工程と、前記窒素原子が注入された酸化膜と前記
    半導体層との暫定的な界面よりも前記基板側にある前記
    半導体層を更に酸化することで前記暫定的な界面よりも
    前記基板側に酸化膜を更に形成する第２酸化工程とを含
    むことを特徴とする基板装置の製造方法。
16. 【請求項１６】 基板上に、半導体層を形成する半導体
    層形成工程と、 該半導体層を窒素及び酸素を含むガスで酸化することで
    該半導体層の表面に酸化膜を形成する第１酸化工程と、
    前記酸化膜と前記半導体層との暫定的な界面よりも前記
    基板側にある前記半導体層を、窒素を含まず且つ酸素を
    含むガスで更に酸化することで前記暫定的な界面よりも
    前記基板側に酸化膜を更に形成する第２酸化工程とを含
    むことを特徴とする基板装置の製造方法。
17. 【請求項１７】 基板上に、半導体層を形成する半導体
    層形成工程と、 該半導体層を酸化することで該半導体層の表面に酸化膜
    を形成する第１酸化工程と、該酸化膜上からプラズマ技
    術又はイオン注入で、前記酸化膜と前記半導体層との暫
    定的な界面から離れた位置に、窒素原子の濃度ピークが
    くるように該窒素原子を前記酸化膜内に注入する注入工
    程とを含むことを特徴とする基板装置の製造方法。
18. 【請求項１８】 前記注入工程後に、前記界面よりも前
    記基板側にある前記半導体層を更に酸化することで前記
    界面よりも前記基板側に酸化膜を更に形成する第２酸化
    工程を更に含むことを特徴とする請求項１６に記載の基
    板装置の製造方法。
19. 【請求項１９】 前記第２酸化工程又は前記酸化工程
    は、ランプアニール又は縦型拡散炉により、ウェット酸化
    又はドライ酸化する工程を含むことを特徴とする請求項
    １３から１６及び１８のいずれか一項に記載の基板装置
    の製造方法。
20. 【請求項２０】 前記半導体層形成工程は、低温又は高
    温ポリシリコン膜若しくはアモルファスシリコン膜を形
    成する工程を含むことを特徴とする請求項１３から１８
    のいずれか一項に記載の基板装置の製造方法。