JP2003068728A - 成膜方法および成膜装置 - Google Patents

Abstract

(57)【要約】 【課題】 複数枚の基板に連続してフッ素を含有する絶
縁膜を形成した場合に基板に形成した膜のフッ素濃度が
基板間で変動することを抑制する。 【解決手段】 膜形成工程（１），（２）では、基板上
に高周波バイアス電圧を印加せずにライナー層を形成
し、次いで高周波バイアス電圧を印加してフッ素を含有
するバルク層を形成する。そしてさらに高周波バイアス
電圧を印加せずにフッ素をドープしないシリコン酸化膜
を形成する。１枚の基板の成膜が終了した時点では処理
室の内壁面が、フッ素を含有しない膜で必ず覆われるの
で、次の基板の成膜工程の高周波電圧を印加して行うフ
ッ素を含有するバルク層形成時のスパッタリングによる
処理室内壁面からのフッ素の叩き出しはなくなり、連続
的に複数の基板上にフッ素を含有する絶縁膜の成膜を行
っても基板に形成された膜中のフッ素濃度の基板間での
変動を抑制できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、特に誘導結合プラ
ズマを用いて膜を形成する成膜方法および成膜装置に関
するものである。

【０００２】

【従来の技術】近年、半導体デバイスの微細化が進むに
つれ、溝などの高アスペクト比パターンへの絶縁膜の埋
め込み、また微細間隔を有する金属配線間の寄生容量に
よる回路動作の遅延が問題になってきた。そこで微細間
隔配線を含めて高アスペクト比パターンに絶縁膜を埋め
込む手段として、絶縁膜形成時にすでに堆積した絶縁膜
の表面スパッタリングも同時に行う高密度プラズマ成膜
装置が用いられている。さらに、金属配線の間に形成す
る層間絶縁膜としては、シリコン酸化膜にフッ素をドー
プして比誘電率を低減させ、配線間の寄生容量を低減す
るフッ素含有シリコン酸化膜が用いられるようになっ
た。

【０００３】以下、図面を参照しながら、以上に述べた
ような従来の誘導結合プラズマを用いて絶縁膜を形成す
る高密度プラズマ成膜装置について説明する。図９は従
来の高密度プラズマ成膜装置のチャンバーの概略をしめ
す断面図である。３１はドーム、３２はプラズマを発生
させる高周波コイル、３３はガスの流入口となるノズ
ル、３４は静電チャック、３５はコイル３２用の高周波
電源、３６は静電チャック３４に印加するバイアス電圧
用の高周波電源、３７は半導体基板Ａを静電チャック３
４上に固定するチャッキング電圧用の直流電源、３８は
チャンバー内圧力を制御するスロットルバルブである。

【０００４】図９に示すようにノズル３３からは処理ガ
ス、例えばＳｉＨ₄ 、Ｏ₂ 、Ａｒが導入される。チャン
バー内に導入されたガスは、スロットルバルブ３８を通
して排気されることで、例えば６ｍＴｏｒｒ（６×０．
１３３Ｐａ）の圧力に減圧制御される。次に高周波電源
３５により、高周波電流をコイル３２に印加すれば、ガ
スはプラズマ状態となる。ここでバイアス電圧用の高周
波電源３６により、静電チャック３４にバイアス電圧を
印加すれば、絶縁膜の形成とＡｒによるスパッタリング
が同時に開始される。

【０００５】膜形成時のスパッタリングによるガスイオ
ンの衝突運動エネルギーは、基板Ａの表面温度を５００
℃以上に上昇させる。基板Ａ上に金属配線が形成されて
いる場合、例えばアルミニウム合金配線は、５００℃以
上の高温によりマイグレーションを起こし、ヒロック、
ボイドなどを発生させる。これを防止する為、静電チャ
ック３４にチャッキング電圧を印加し、静電力により基
板Ａを静電チャック３４に密着させ、その裏面からＨｅ
ガスと冷却用パイプ４１により基板温度を４５０℃前後
まで冷却している。プラズマ中の基板Ａの温度は正確な
値を得るのが難しいため、基板Ａの温度制御機能は無
く、成膜時のＨｅガスと冷却用パイプ４１には一定流量
の溶媒が流れるに過ぎない。

【０００６】次に、従来の高密度プラズマ成膜装置によ
る絶縁膜の形成工程について説明する。この絶縁膜の形
成工程は、半導体基板１枚の処理につき、膜形成工程と
クリーニング総工程とからなる。膜形成工程は、すでに
基板Ａ上に形成されている金属配線を、絶縁膜堆積中の
スパッタリングから保護するため、バイアス電圧を印加
せずに形成するライナー層形成工程と、バイアス電圧を
印加して形成するバルク層形成工程との２工程から構成
されている（図５の膜形成工程（１）あるいは膜形成工
程（２）参照）。ここでバルク層を形成するときにバイ
アス電圧を印加しスパッタリング効果を持たせるのであ
るが、このようにすることによって一部スパッタリング
された絶縁膜はアスペクト比の大きい溝やホール内に再
付着し絶縁膜で埋められてゆく。

【０００７】成膜後、基板がチャンバー外に搬出される
と、チャンバー内のクリーニングが開始される。クリー
ニング総工程は、チャンバー内に付着した膜を除去する
クリーニング工程と、チャンバーを成膜時のスパッタリ
ングから保護する保護層を形成するシーズニング工程と
の２工程から構成されている（図５のクリーニング総工
程参照）。

【０００８】

【発明が解決しようとする課題】上記従来の高密度プラ
ズマ成膜装置にて前述したように絶縁膜を形成する場
合、クリーニング総工程に長時間を要し、処理時間全体
の約６０％を占めるため、生産能力が低くなり、従来の
装置を使用する限り、能力向上のためには、図５のよう
に絶縁膜を複数枚の半導体基板に連続して形成し、複数
枚堆積処理につき１回のクリーニング総工程を入れる等
する必要がある。

【０００９】しかしながら、半導体基板毎のクリーニン
グを省き、図５のように絶縁膜を複数枚の半導体基板に
連続形成する、すなわち第１番目の基板に対する膜形成
工程（１）を行い、続いて第２番目の基板に対する膜形
成工程（２）を連続して行うと、形成膜厚が第１番目と
第２番目の基板間で変動する（ばらつく）という問題が
あった。また、同様に低い誘電率を有するフッ素含有絶
縁膜を複数枚の半導体基板に連続して形成する場合、絶
縁膜中のフッ素濃度が基板間で変動する（ばらつく）と
いう問題があった。

【００１０】本発明の目的は、上記問題点に鑑み、複数
枚の基板に連続して膜形成した場合に基板に形成した膜
の膜厚やフッ素濃度の膜形成状態が基板間で変動するこ
とを抑制できる成膜方法および成膜装置を提供すること
にある。

【００１１】

【課題を解決するための手段】請求項１記載の成膜方法
は、基板を処理室内に設けられた支持体に保持する工程
と、支持体の温度を測定し、測定された温度に基づいて
支持体の温度を所定の温度に制御する工程と、支持体を
所定の温度にした後、基板に高周波バイアス電圧を無印
加で膜形成を行い、続けて基板に高周波バイアス電圧を
印加しつつ膜形成を行う工程とを含むことを特徴とす
る。

【００１２】請求項２記載の成膜方法は、複数の基板に
対し処理室内で連続して成膜工程を行う成膜方法であっ
て、それぞれの基板に対して行う成膜工程は、基板を処
理室内に設けられた支持体に保持する工程と、支持体の
温度を測定し、測定された温度に基づいて支持体の温度
を所定の温度に制御する工程と、支持体を所定の温度に
した後、基板に高周波バイアス電圧を無印加で膜形成を
行い、続けて基板に高周波バイアス電圧を印加しつつ膜
形成を行う工程とを含むことを特徴とする。

【００１３】これら請求項１，２の成膜方法によれば、
基板を保持した支持体を成膜前に所定の温度に温度制御
することにより、成膜前の基板温度が安定し、連続的に
複数の基板上に成膜工程を行っても基板間での膜厚変動
を抑制することができる。

【００１４】請求項３記載の成膜方法は、基板を処理室
内に設けられた支持体に保持する工程と、基板に高周波
バイアス電圧を印加しつつフッ素を含有する絶縁膜を基
板上に形成し、続いて絶縁膜上にフッ素を含有しない膜
を形成する工程とを含むことを特徴とする。

【００１５】請求項４記載の成膜方法は、複数の基板に
対し処理室内で連続して成膜工程を行う成膜方法であっ
て、それぞれの基板に対して行う成膜工程は、基板を処
理室内に設けられた支持体に保持する工程と、基板に高
周波バイアス電圧を印加しつつフッ素を含有する絶縁膜
を基板上に形成し、続いて絶縁膜上にフッ素を含有しな
い膜を形成する工程とを含むことを特徴とする成膜方
法。

【００１６】これら請求項３，４の成膜方法によれば、
フッ素を含有する絶縁膜上にフッ素を含有しない膜を形
成することにより、１枚の基板の成膜が終了した時点で
は処理室の内壁面が、基板上に形成したフッ素を含有し
ない膜で必ず覆われるので、次の基板の成膜工程の高周
波電圧を印加して行うフッ素を含有する絶縁膜形成時の
スパッタリングによる処理室内壁面からのフッ素の叩き
出しはなくなり、連続的に複数の基板上にフッ素を含有
する絶縁膜の成膜を行っても基板に形成された膜中のフ
ッ素濃度の基板間での変動を抑制することができる。

【００１７】請求項５記載の成膜装置は、処理室内の支
持体に保持された基板に高周波バイアス電圧を印加可能
な成膜装置であって、支持体に設置されて支持体の温度
を測定する手段と、測定された温度に基づいて支持体の
温度を制御する温度制御手段とを設けたことを特徴とす
る。

【００１８】この請求項５の成膜装置によれば、基板を
保持する支持体の温度を制御できるため、基板を保持し
た支持体を成膜前に所定の温度に温度制御することによ
り、成膜前の基板温度が安定し、連続的に複数の基板上
に成膜工程を行っても基板間での膜厚変動を抑制するこ
とができる。

【００１９】

【発明の実施の形態】(第１の実施の形態)まず、本発明
の第１の実施の形態に係わる高密度プラズマ成膜装置に
ついて、図１を用いて説明する。図１（ａ）は本発明の
第１の実施の形態に係わる高密度プラズマ成膜装置の概
略図である。図１（ａ）において、１はドーム、２はプ
ラズマを発生させる高周波コイル、３は膜を堆積する為
のプロセスガスの流入口となるノズル、４は半導体基板
Ａを固定するための静電チャック、５はコイル２用の高
周波電源、６は静電チャック４に印加するバイアス電圧
用の高周波電源、７は半導体基板Ａを静電チャック４上
に固定するチャッキング電圧用の直流電源、８はドーム
１を含めたチャンバー内圧力を制御するスロットルバル
ブであり、この先には真空ポンプが接続され、スロット
ルバルブ８を回転させて排気量を調節する。また、図１
（ｂ）は静電チャック４の内部構成を示す図であり、９
は温度センサ、１０はヒータ、１１は冷却用パイプであ
る。

【００２０】本実施の形態における成膜装置の特徴は、
図１（ｂ）に示すように、静電チャック４の構造にあ
り、静電チャック４に内蔵された温度センサ９と、静電
チャック４と半導体基板Ａとを加熱するヒータ１０と、
純水など冷却溶媒が流れる冷却用パイプ１１とを備えて
いる。この高密度プラズマ成膜装置は、膜堆積中も半導
体基板Ａの温度制御が可能である。

【００２１】このような構成にしたのは以下のような理
由による。本発明者らは従来問題であった複数枚の半導
体基板に連続成膜したときの膜厚変動を調べた結果、以
下のようなメカニズムが明らかとなった。この膜厚変動
のメカニズムについて、図２を用いて説明する。

【００２２】図９に示す従来の成膜装置を用いて、図５
に示す工程フローに従って基板を２枚連続して成膜処理
した後でクリーニング総工程を行うことを繰り返した場
合の基板（ウエハ）毎のライナー層とバルク層との合計
膜厚を図３の膜厚変動曲線ｂで示し、その場合の基板
（ウエハ）毎のライナー層の膜厚を、図２（ａ）に示
す。図２（ａ）では２枚連続成膜した後、クリーニング
総工程が入っており、第３番目の半導体基板のライナー
層膜厚は第１番目のものと同等に戻っている。図３の膜
厚変動曲線ｂで示された膜厚全体の変動は、図２（ａ）
に示されたライナー層の膜厚変動とほぼ一致していた。

【００２３】一方、図２（ｂ）には、半導体基板温度と
ライナー層の関係を示す。ここで横軸は半導体基板のＡ
ｒプラズマ印加時間をとっているが、Ａｒプラズマ中に
放置すると基板温度が上昇するので基板温度の代わりに
とっている。そして図２（ｂ）は、予めＡｒプラズマ中
に半導体基板を放置し、プラズマ印加時間に応じた一定
の温度に上昇させた後、一定の固定条件でライナー層の
絶縁膜を堆積し、そのライナー層の膜厚を測定したもの
である。ライナー層の形成膜厚に成膜前の基板温度が影
響を及ぼしていることがわかった。

【００２４】次に、絶縁膜を複数枚の基板に連続処理し
た時の基板温度変化について図４を用いて定性的に説明
する。図９に示す従来の高密度プラズマ成膜装置のチャ
ンバー内に第１番目の半導体基板Ａが搬送され、図５の
膜形成工程（１）に入ると、ライナー層形成時のプラズ
マにより基板Ａは２５０℃前後に加熱される。冷却用パ
イプ４１中には約７５℃の温水が流れている。

【００２５】そして、ライナー層形成後、バルク層形成
時にはスパッタリングにより基板温度がさらに４７０℃
前後に上昇する。その熱エネルギーにより今度は静電チ
ャック３４の温度が上昇する。したがって成膜前の第２
番目の半導体基板Ａを静電チャック３４上に設置したと
きには、第１番目の基板を設置したときより基板温度は
さらに上がり（図４中、Ｋ）、ライナー層が形成される
とき、図２（ｂ）の実験事実に従って膜厚は厚くなると
いうことになる。このようなメカニズムで図２（ａ）の
膜厚変動が説明されるのである。

【００２６】以上のことを考慮して本実施の形態におけ
る高密度プラズマ成膜装置は構成されており、静電チャ
ック４に設けられた温度センサ９によって、特にライナ
ー層の成膜前の温度をモニターし、その測定温度と最初
に設定した温度とを比較し、ヒータ１０または冷却用パ
イプ１１により静電チャック４の温度を設定温度にフィ
ードバック制御する制御部（図示せず）を設けている。
これにより、静電チャック４を設定温度に保持すること
により、基板Ａも設定温度に保持される。この構成によ
れば、成膜前だけでなく、成膜中も温度制御が可能であ
ることは言うまでもない。この温度制御は、ヒータ１０
の電圧調整，冷却ガスの流量の調整等により行われる。

【００２７】図３は図５に示す工程フローに従って膜形
成した場合の基板（ウエハ）毎のライナー層とバルク層
との合計膜厚を示す図であり、ａは本発明による高密度
プラズマ成膜装置を用いた場合の膜厚変動曲線である。
従来の膜厚変動曲線ｂと比較して、本発明による高密度
プラズマ成膜装置を用いた場合の膜厚変動曲線ａでは変
動が抑制されているのがわかる。基板温度をプラズマ下
で正確に把握することは、プラズマからのノイズが温度
センサに重畳されるなどの障害が出るので出来ないた
め、基板に加わる処理前の総熱量を制御して基板温度の
変動を抑え、膜厚変動を抑制することが可能となった。
なお、本発明の成膜方法は、図５の膜形成工程（１），
（２）で、すでに基板Ａ上に形成されている金属配線
を、絶縁膜堆積中のスパッタリングから保護するため、
高周波バイアス電圧を印加せずに成膜するライナー層形
成工程と、高周波バイアス電圧を印加して成膜するバル
ク層形成工程との２工程から構成されている。

【００２８】以上のように本実施の形態によれば、半導
体基板Ａを保持する静電チャック４に温度センサ９，ヒ
ータ１０および冷却用パイプ１１を設け、連続処理され
る基板毎のライナー層成膜前の静電チャック４の温度を
所定の設定温度に制御することで、ライナー層成膜前の
基板温度が安定し、基板間でのライナー層の膜厚変動を
抑制することができ、図５のようにライナー層とバルク
層で構成される絶縁膜の基板間での膜厚変動を抑制する
ことができる。さらに、ライナー層の成膜中も所定の設
定温度に制御することで、基板間でのライナー層の膜厚
変動をより抑制することができ、ライナー層とバルク層
で構成される絶縁膜の基板間での膜厚変動をより抑制す
ることができる。

【００２９】なお、図５では、２回の膜形成工程
（１），（２）を行った後、クリーニング総工程を行う
ことを繰り返すようにしたが、３回以上の膜形成工程を
行った後、クリーニング総工程を行うことを繰り返すよ
うにしてもよい。

【００３０】なお、絶縁膜を構成する下地膜となるライ
ナー層は低温処理で膜厚も薄いため、温度制御が重要と
なるが、バルク層は本来の絶縁膜で高温処理で膜厚が厚
いため、温度を設定しやすい。

【００３１】(第２の実施の形態)次に、本発明の第２の
実施の形態に係わる成膜方法について図６を用いて説明
する。本発明の第２の実施の形態の膜形成工程は、第１
の実施の形態と同じく配線上等に形成される絶縁膜の形
成工程であり、基本的にはライナー層とバルク層の積層
膜であるが、誘電率を下げるためにフッ素を含有する場
合のものである。

【００３２】図６は本実施の形態における成膜方法を示
す工程フロー図である。まず、下地となる金属配線を、
バルク層形成時のスパッタリングから保護するため、例
えば図１に示す高密度プラズマ成膜装置を用いて、半導
体基板Ａに高周波バイアス電圧を印加せずに、例えば３
０ｎｍの膜厚でライナー層を形成し、次いで静電チャッ
ク４を介して半導体基板Ａに高周波バイアス電圧を印加
して、例えば５００ｎｍの膜厚を有しフッ素を含有する
バルク層を形成する。そしてさらにチャンバー内に保護
層を形成することを主とした目的として半導体基板Ａに
高周波バイアス電圧を印加せずに、例えば１００ｎｍの
膜厚を有するフッ素をドープしないシリコン酸化膜を形
成する。

【００３３】以上が第１番目の半導体基板に対する膜形
成工程（１）であり、続いて第２番目の半導体基板に対
しても同様の膜形成工程（２）が行われ、その後、クリ
ーニング総工程で、半導体基板がない状態で高密度プラ
ズマ成膜装置のチャンバー内のエッチングによるクリー
ニング（クリーニング工程）と、チャンバー内壁面にフ
ッ素を含有しない酸化膜の保護層の形成（シーズニング
工程）とが行われる。その後再び、上記のような３層構
造の層間絶縁膜が次の２枚の半導体基板に対して連続的
に形成されるというように、この図６の場合は、２回の
連続した膜形成工程とクリーニング総工程とが繰り返さ
れる。なお、保護層の形成されるチャンバー内壁面と
は、ドーム１の内面と、チャンバー壁１２の内面とから
なる。

【００３４】次に、上記のような、配線上に形成する層
間絶縁膜において、膜の形成中にフッ素濃度が変動する
メカニズムについて説明する。図７は図６のフローにお
いて、図８は図５のフローにおいて、チャンバー内のエ
ッチングによるクリーニング後、シーズニング工程とし
てチャンバー内壁面に形成する保護層をフッ素を含有し
ないシリコン酸化膜のみで形成する方法を採用した場合
（折線ａ）と、保護層をフッ素を含有しないシリコン酸
化膜の上にフッ素含有シリコン酸化膜を形成して２層構
造とする方法を採用した場合（折線ｂ）の、その後の半
導体基板に形成したフッ素を含有する酸化膜中のフッ素
濃度の変動を示す実験結果である。図７と図８を比較す
れば分かるように、ノンドープ酸化膜が形成された３層
構造の方がフッ素濃度が高い。

【００３５】図７の折線ｂで示されるように、フッ素含
有シリコン酸化膜を含む保護層をチャンバー内壁面に形
成した場合は、半導体基板上に形成したフッ素を含有す
る酸化膜中の濃度の変動が大きい。このことから、基板
にバイアス電圧を印加して行うバルク層成膜時のスパッ
タリングが、半導体基板だけでなくチャンバー内壁にも
行われ、チャンバー内壁の絶縁膜からもフッ素が叩き出
されるため、バルク層濃度が不安定になると考えられ
る。

【００３６】これに対して図７の折線ａで示されるよう
に、チャンバー内壁面にフッ素を含有しない酸化膜のみ
を形成した場合には、半導体基板に形成されるフッ素を
含有する酸化膜中のフッ素濃度は連続して形成しても安
定している。これは、半導体基板に層間絶縁膜が形成さ
れるときは、常にチャンバー内壁面がフッ素を含有しな
い酸化膜で覆われているために、バルク層形成中にスパ
ッタリングが生じても壁面からフッ素原子が放出される
ことがほとんどないからであると考えられる。

【００３７】図５に示された工程において、バルク層を
フッ素含有シリコン酸化膜とした場合は、ライナー層上
にフッ素を含有するバルク層が形成され、続いて次の半
導体基板に膜形成が行われるとき、チャンバー内壁面に
はフッ素を含有する酸化膜が形成されているので、スパ
ッタリングによってフッ素が放出されて半導体基板上に
形成された酸化膜中のフッ素濃度が基板間でばらつき不
安定になる。

【００３８】これに対して図６に示す本発明の第２の実
施の形態の製造方法によれば、フッ素含有シリコン酸化
膜であるバルク層を形成した後には必ずその上にフッ素
を含有しない酸化膜が形成されるので、それと同時にチ
ャンバー内壁面にも同種の酸化膜が形成される。従って
次の半導体基板上にバルク層が形成されるときは、必ず
フッ素を含有しない酸化膜でチャンバー内壁面が覆われ
ていることになり、半導体基板上に形成された酸化膜中
のフッ素濃度が安定する。すなわち、基板間での絶縁膜
中のフッ素濃度の変動が抑えられる。

【００３９】なお、図６の工程で形成されるライナー層
は、フッ素を含有しない膜（ここではシリコン酸化膜）
である。さらに、膜形成工程（１），（２）では、３層
構造の膜が形成されるが、その３層の膜はいずれも同種
の膜（ここではシリコン酸化膜）が形成されているが、
同種の膜でなくてもよい。また、シーズニング工程で
は、膜形成工程（１），（２）と同種の膜（ここではシ
リコン酸化膜）が形成される。

【００４０】また、本発明の方法で形成される膜は、シ
リコン酸化膜の他、シリコン窒化膜、あるいはシリコン
酸化膜とシリコン窒化膜の２層構造膜等であってもよ
い。

【００４１】なお、シーズニング工程と同様の半導体基
板がない状態でチャンバー内壁面にフッ素をドープしな
いシリコン酸化膜を形成する工程を、膜形成工程（１）
と膜形成工程（２）の間に特に追加導入してもよい。こ
のようにすることによってスパッタリングが生じる工程
の間のフッ素放出がより抑制される。

【００４２】なお、図６では、２回の膜形成工程
（１），（２）を行った後、クリーニング総工程を行う
ことを繰り返すようにしたが、３回以上の膜形成工程を
行った後、クリーニング総工程を行うことを繰り返すよ
うにしてもよい。

【００４３】また、第２の実施の形態では、図１の成膜
装置を用いて第１の実施の形態同様に半導体基板Ａの温
度制御を行いながら、膜形成することにより、基板間で
の膜厚の変動も抑えることができる。図９の成膜装置を
用いた場合には、図１の成膜装置を用いた場合より基板
間での膜厚の変動が生じるが、前述したように基板間で
の絶縁膜中のフッ素濃度の変動が抑えられることは言う
までもない。

【００４４】

【発明の効果】本発明の請求項１，２の成膜方法によれ
ば、基板を保持した支持体を成膜前に所定の温度に温度
制御することにより、成膜前の基板温度が安定し、連続
的に複数の基板上に成膜工程を行っても基板間での膜厚
変動を抑制することができる。

【００４５】また、本発明の請求項３，４の成膜方法に
よれば、フッ素を含有する絶縁膜上にフッ素を含有しな
い膜を形成することにより、１枚の基板の成膜が終了し
た時点では処理室の内壁面が、基板上に形成したフッ素
を含有しない膜で必ず覆われるので、次の基板の成膜工
程の高周波電圧を印加して行うフッ素を含有する絶縁膜
形成時のスパッタリングによる処理室内壁面からのフッ
素の叩き出しはなくなり、連続的に複数の基板上にフッ
素を含有する絶縁膜の成膜を行っても基板に形成された
膜中のフッ素濃度の基板間での変動を抑制することがで
きる。

【００４６】また、本発明の請求項５の成膜装置によれ
ば、基板を保持する支持体の温度を制御できるため、基
板を保持した支持体を成膜前に所定の温度に温度制御す
ることにより、成膜前の基板温度が安定し、連続的に複
数の基板上に成膜工程を行っても基板間での膜厚変動を
抑制することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態における高密度プラズマ成
膜装置の概略図

【図２】絶縁膜連続形成時のライナー層膜厚変動、及び
ライナー層膜厚とプラズマ印加時間との関係を示す図

【図３】絶縁膜の連続形成時の膜厚変動を示す図

【図４】従来の高密度プラズマ成膜装置で連続成膜した
場合の基板温度変化を示す図

【図５】本発明の実施の形態における絶縁膜形成工程を
示すフロー図

【図６】本発明の実施の形態における絶縁膜形成工程を
示すフロー図

【図７】絶縁膜連続形成時の絶縁膜中のフッ素濃度の変
動を示す図

【図８】絶縁膜連続形成時の絶縁膜中のフッ素濃度の変
動を示す図

【図９】従来の高密度プラズマ成膜装置の概略図

【符号の説明】

１，３１ ドーム ２，３２ コイル ３，３３ ノズル ４，３４ 静電チャック ５，３５ コイル用高周波電源 ６，３６ バイアス電圧用高周波電源 ７，３７ チャッキング用直流電源 ８，３８ 圧力制御用スロットルバルブ ９ 温度センサ １０ ヒータ １１，４１ 冷却用パイプ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 基板を処理室内に設けられた支持体に保
   持する工程と、前記支持体の温度を測定し、測定された
   温度に基づいて前記支持体の温度を所定の温度に制御す
   る工程と、前記支持体を所定の温度にした後、前記基板
   に高周波バイアス電圧を無印加で膜形成を行い、続けて
   前記基板に高周波バイアス電圧を印加しつつ膜形成を行
   う工程とを含むことを特徴とする成膜方法。
2. 【請求項２】 複数の基板に対し処理室内で連続して成
   膜工程を行う成膜方法であって、 それぞれの前記基板に対して行う前記成膜工程は、前記
   基板を処理室内に設けられた支持体に保持する工程と、
   前記支持体の温度を測定し、測定された温度に基づいて
   前記支持体の温度を所定の温度に制御する工程と、前記
   支持体を所定の温度にした後、前記基板に高周波バイア
   ス電圧を無印加で膜形成を行い、続けて前記基板に高周
   波バイアス電圧を印加しつつ膜形成を行う工程とを含む
   ことを特徴とする成膜方法。
3. 【請求項３】 基板を処理室内に設けられた支持体に保
   持する工程と、前記基板に高周波バイアス電圧を印加し
   つつフッ素を含有する絶縁膜を前記基板上に形成し、続
   いて前記絶縁膜上にフッ素を含有しない膜を形成する工
   程とを含むことを特徴とする成膜方法。
4. 【請求項４】 複数の基板に対し処理室内で連続して成
   膜工程を行う成膜方法であって、 それぞれの前記基板に対して行う前記成膜工程は、基板
   を処理室内に設けられた支持体に保持する工程と、前記
   基板に高周波バイアス電圧を印加しつつフッ素を含有す
   る絶縁膜を前記基板上に形成し、続いて前記絶縁膜上に
   フッ素を含有しない膜を形成する工程とを含むことを特
   徴とする成膜方法。
5. 【請求項５】 処理室内の支持体に保持された基板に高
   周波バイアス電圧を印加可能な成膜装置であって、 前記支持体に設置されて前記支持体の温度を測定する手
   段と、前記測定された温度に基づいて前記支持体の温度
   を制御する温度制御手段とを設けたことを特徴とする成
   膜装置。