JP2003046389A - フラクショナルn周波数シンセサイザ及びその動作方法 - Google Patents
フラクショナルn周波数シンセサイザ及びその動作方法Info
- Publication number
- JP2003046389A JP2003046389A JP2001236145A JP2001236145A JP2003046389A JP 2003046389 A JP2003046389 A JP 2003046389A JP 2001236145 A JP2001236145 A JP 2001236145A JP 2001236145 A JP2001236145 A JP 2001236145A JP 2003046389 A JP2003046389 A JP 2003046389A
- Authority
- JP
- Japan
- Prior art keywords
- output
- fractional
- frequency
- spurious
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011017 operating method Methods 0.000 title description 2
- 238000000034 method Methods 0.000 claims description 14
- 230000003595 spectral effect Effects 0.000 abstract description 9
- 230000005855 radiation Effects 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 13
- 238000001228 spectrum Methods 0.000 description 8
- 238000004088 simulation Methods 0.000 description 6
- 238000013139 quantization Methods 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/02—Phase locked loop having lock indicating or detecting means
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
を発生せず、高精度のスプリアスキャンセル回路でなく
とも、実用的なレベルまでスプリアスの発生を打消すこ
とが可能なフラクショナルN周波数シンセサイザを提供
する。 【解決手段】 本発明のフラクショナルN周波数シンセ
サイザは、シグマデルタ・ノイズシェーパを設け、出力
信号を分周する分周数設定値の整数部分と小数部分とを
設定し、分周数設定値の小数部分をシグマデルタ・ノイ
ズシェーパに位相比較周期毎に入力し、シグマデルタ・
ノイズシェーパの出力と分周設定値の整数部分とを加算
して和を作り、この和を分周数として使用して出力信号
を分周し、分周数設定値の小数部分とシグマデルタ・ノ
イズシェーパの出力との差を作り、この差を位相比較周
期毎にアキュムレータに累積し、このアキュムレータの
値に基づいてスプリアスキャンセル値を発生させる。
Description
ループ)周波数シンセサイザに関し、より詳細には、周
波数シンセサイザの分周数が変動するフラクショナルN
周波数シンセサイザに関する。
周波数シンセサイザとしては、例えば特開平10−15
4935号公報に記載されるものがある。この公報に記
載されるフラクショナルN周波数シンセサイザが図7に
示されている。図7に示される従来のフラクショナルN
周波数シンセサイザ70は、電圧制御発振器(VCO)
76の出力信号(周波数fo)の一部を可変分周器77
及びアキュムレータ78により周期的に変動する整数N
もしくは(N+1)で分周した比較信号fpと、基準信
号周波数frとの位相差を位相比較器72で検出し、そ
の位相差に応じたパルス幅の電圧パルスをチャージポン
プ回路73に入力し、チャージポンプからの出力電流I
cpをループフイルタ75で平滑して電圧に変換し、電
圧制御発振器76の制御電圧としている。この構成によ
り、電圧制御発振器76の出力信号の平均周波数fo
を、fo=fr[N+(F/2n)]に制御することが
できる。但し、Fは位相比較周期(fr又はfpの周
期)毎のアキュムレータへ入力される入力値であり、n
はアキュムレータのnビット・レジスタ構成から定めら
れる整数である。従って、出力信号の平均周波数fo
を、NのみならずFをも切り換えることにより基準信号
の周波数frよりも小さい周波数間隔で切り換えること
ができる。
周波数foは、常に周期的に変動し、中心周波数から外
れたスプリアスを発生する。つまり、この従来のフラク
ショナルN周波数シンセサイザ70においては、nビッ
ト・レジスタ構成のアキュムレータ78に入力値Fを位
相比較周期(fr又はfpの周期)毎に加算して、アキ
ュムレータ78がオーバーフローになる際のオーバーフ
ロー信号Sovにより、出力を0から1へ切り換えて、
分周器77の分周数をNからN+1に切り換える構成の
ため、出力信号周波数foは、fo1=(N+1)fr
とfo2=Nfrとの間を周期的に、すなわち、(2n
/F)位相比較周期毎に、切り換わる。この結果、上記
のスプリアスが発生するものである。このため、この従
来のフラクショナルN周波数シンセサイザ70は好まし
くないスプリアスを打消すため、スプリアスキャンセル
回路79をさらに設けている。このスプリアスキャンセ
ル回路79は、リセット信号が入力された時点からアキ
ュムレータの出力値に比例したパルス幅を有するパルス
電圧信号を出力し、そのパルス電圧信号により駆動され
てスプリアスキャンセル回路出力電流Iscを出力する
回路を備えている。このスプリアスキャンセル電流Is
cとチャージポンプ回路73の出力電流Icpとを重ね
合せて得られた電流を、ループフイルタ75で平滑に
し、さらに電圧に変換して、電圧制御発振器76の制御
電圧とし、これにより、可変分周器77の分周数Nと
(N+1)の周期的な変化によるスプリアスの発生をキ
ャンセルしている。
来のフラクショナルN周波数シンセサイザ70のスプリ
アスは、nビットレジスタ構成のアキュムレータ78に
より可変分周器77の分周数をNと(N+1)に周期的
に切り換える構成から本質的に発生する性質のものであ
り、この結果、周期的に顕著な強度のスペクトルを有す
る。例えば、図3において、スペクトル31に示すよう
に、従来のフラクショナルN周波数シンセサイザ70の
出力信号は、スプリアスキャンセルを行なわない場合の
シミュレーション、基準周波数fr=1MHz、分周数
315(N)+15/16、では、最大で−10dBの
レベルのスプリアス32を発生する。この結果、従来の
フラクショナルN周波数シンセサイザ70では、スプリ
アスキャンセル回路の精度を高精度にしなければ、確実
にスプリアスをキャンセルできないという問題がある。
例えば、図3と同じシミュレーションを使用してスプリ
アスキャンセル精度誤差を5%とした場合には、図4に
示すスペクトル41のように、従来のフラクショナルN
周波数シンセサイザ70の出力が発生するスプリアス4
2の最大スペクトルは約−36dBとなり、実用とはな
らない。従って、従来のフラクショナルN周波数シンセ
サイザ70では、高精度のスプリアスキャンセル回路を
必要とし、この結果、回路が高価となる問題を有する。
問題点を解決したフラクショナルN周波数シンセサイザ
及びその動作方法を提供することを目的とする。
クショナルN周波数シンセサイザを動作する方法であっ
て、シグマデルタ・ノイズシェーパを設け、出力信号を
分周する分周数設定値の整数部分と小数部分とを設定
し、分周数設定値の小数部分をこのシグマデルタ・ノイ
ズシェーパに位相比較周期毎に入力し、このシグマデル
タ・ノイズシェーパの出力と分周設定値の整数部分とを
加算して和を作り、この和を分周数として使用して出力
信号を分周し、分周数設定値の小数部分とシグマデルタ
・ノイズシェーパの出力との差を作り、この差を位相比
較周期毎にアキュムレータに累積し、このアキュムレー
タの値に基づいてスプリアスキャンセル値を発生させ
る、各ステップを有するフラクショナルN周波数シンセ
サイザを動作する方法を提供する。
タ・ノイズシェーパとして、例えば、一般的な3次のシ
グマデルタ・ノイズシェーパを使用した場合、3次シグ
マデルタ・ノイズシェーパの量子化出力Yと入力Xの関
係を示す伝達関数は、Y=X+(1−z-1)3Nq、で
あり、ここで、z-1は1標本遅延を表し、Nqは量子化
雑音を表す。量子化雑音Nqはほぼランダム(ホワイト
ノイズ)な性格を有する。従って、この3次シグマデル
タ・ノイズシェーパに、位相比較周期毎に分周数設定値
の小数部分を表す数Fが入力されると、平均値がこの分
周数設定値の小数部分Fに等しいランダムな整数列S
を、位相比較周期毎に出力する。つまり、平均値がFの
ほぼランダムな整数列S、−3乃至+4、を出力する。
と分周数設定値の整数部分Nとの和を作ると、平均値が
N+Fに等しいほぼランダムな整数列、N−3乃至N+
4、を出力する。このランダムな数が、フラクショナル
N周波数シンセサイザの分周数として使用され、平均と
して基準周波数frの(N+F)倍の周波数を有する出
力信号foを発生する。本発明のシグマデルタ・ノイズ
シェーパは、平均値がFに等しいほぼランダムな整数列
S、例えば、−3乃至+4、を発生するため、従来のフ
ラクショナルN周波数シンセサイザの動作方法とは異な
り、分周数の周期的な変化が存在しない。このため、従
来のような周期的に顕著なスペクトル強度を有するスプ
リアスの発生が回避される。
波数シンセサイザでは、周期的に顕著なスペクトル強度
のスプリアスは発生しない。ランダムに発生するスプリ
アスについては、分周数設定値の小数部分とシグマデル
タ・ノイズシェーパの出力との差を作り、この差を位相
比較周期毎にアキュムレータに累積し、このアキュムレ
ータの値に基づいてスプリアスキャンセル値を発生させ
て、スプリアアスを抑制する。
イザでは、周期的に顕著なスペクトル強度のスプリアス
が本質的に発生しないため、高精度のスプリアスキャン
セル回路でなくとも、実用的なレベルまでスプリアスの
発生を打消すことが可能なのである。
ば、上記本発明の方法において、アキュムレータの出力
をアナログ値に変換し、このアナログ値を分周数で分周
された出力信号と基準信号との位相差を出力する位相比
較器の出力に加算する、各ステップをさらに含む。
れば、分周数設定値の小数部分とシグマデルタ・ノイズ
シェーパの出力との差を表す値が、位相比較周期毎の分
周数と分周設定値との間の誤差に相当し、この誤差がア
キュムレータに累積され、このアキュムレータの出力を
アナログ値に変換し、このアナログ値をスプリアスキャ
ンセル値として位相比較器の出力に加算することで、分
周数の誤差を補償してスプリアスの発生をキャンセルし
ている。
によれば、上記請求項2に記載の方法において、出力信
号の周期を使用してアナログ変換されたアキュムレータ
の出力のタイミングを、位相比較器の出力タイミングに
近い範囲に限定することを特徴とする方法が提供され
る。
ば、スプリアスキャンセル値の加算のタイミングを位相
比較器の出力にできるだけ近い範囲に、出力信号周波数
の周期を利用して限定しているため、位相比較器とスプ
リアスキャンセル回路の出力タイミングのずれを防ぎ、
タイミングのずれによるスプリアスの発生を防止してい
る。
制御発振器、位相比較器、及びこれら電圧制御発振器と
位相比較器の間に設けられた可変分周器を有するフラク
ショナルN周波数シンセサイザであって、電圧制御発振
器の出力信号を可変分周器で分周するための分周数設定
値の整数部分及び小数部分を設定する手段と、分周数設
定値の小数部分が位相比較周期毎に入力されるシグマデ
ルタ・ノイズシェーパと、このシグマデルタ・ノイズシ
ェーパの出力と分周設定値の整数部分を加算して和を作
る加算手段とを備えて、この加算手段の出力が分周数と
して可変分周器で使用されて電圧制御発振器の出力信号
を分周して、位相比較器に供給するフラクショナルN周
波数シンセサイザが提供される。
セサイザによれば、前述の通り、シグマデルタ・ノイズ
シェーパが、平均が分周設定値に等しい整数の分周数を
ランダムに発生して可変分周器に与えるため、従来のフ
ラクショナルN周波数シンセサイザとは異なり、周期的
に顕著なスペクトル強度のスプリアスを本質的に発生し
ないため、高精度のスプリアスキャンセル回路でなくと
も実用的なレベルまでスプリアスの発生を打消すことが
できる。従って、比較的安価にフラクショナルN周波数
シンセサイザを構成できる。
項4に記載のフラクショナルN周波数シンセサイザにお
いて、分周設定値の小数部分とシグマデルタ・ノイズシ
ェーパの出力との差を作る手段と、この差を位相比較周
期毎に累積する手段と、この累積された値に基づいてス
プリアスキャンセル値を発生させる手段と、を含んだス
プリアスキャンセル回路をさらに備えたフラクショナル
N周波数シンセサイザが提供される。
セサイザによれば、比較的簡潔な上記構成のスプリアス
キャンセル回路を含むことにより、有効にスプリアス発
生を打消すことができる。すなわち、本発明では周期的
に顕著なスペクトル強度のスプリアスが本質的に発生し
ないため、簡潔な構成のスプリアスキャンセル回路で
も、実用的なレベルまでスプリアスの発生を打消すこと
ができるのである。
項5に記載のフラクショナルN周波数シンセサイザにお
いて、スプリアスキャンセル回路のスプリアスキャンセ
ル値を発生させる手段が、電圧制御発振器の出力信号の
周期に基づいてスプリアスキャンセル値を位相比較器の
出力のタイミングに近い範囲に限定して発生する手段
と、この発生されたスプリアスキャンセル値を位相比較
器の出力と加算する加算手段と、をさらに備えたフラク
ショナルN周波数シンセサイザが提供される。
セサイザによれば、位相比較器の出力のタイミングとス
プリアスキャンセル値の加算のタイミングとをできるだ
け近い範囲に、出力信号周波数の周期を使用して限定し
ているため、位相比較器とキャンセル回路の出力タイミ
ングのずれを防ぎ、キャンセルのタイミングのずれによ
るスプリアスの発生を防止できる。
項4に記載のフラクショナルN周波数シンセサイザにお
いて、乱数発生器と、乱数発生器の出力及び分周数設定
値の小数部分を設定する手段からの出力を加算する手段
とを有し、この加算する手段からの出力をデルタシグマ
・ノイズシェーパに入力するようにしたフラクショナル
N周波数シンセサイザが提供される。
セサイザによれば、シグマデルタ・ノイズシェーパから
の出力のランダム性をさらに向上させて、一層に周期的
に顕著なスペクトル強度を有するスプリアスの発生を抑
制している。
実施の形態について詳細に説明する。図1は、本発明の
第1の実施の形態によるフラクショナルN周波数シンセ
サイザ1を示す。この実施の形態のフラクショナルN周
波数シンセサイザ1は、基準周波数信号frが1つの入
力端に入力し、位相比較信号fpが他の入力端に入力
し、両信号frとfpの位相差に比例する出力を発生す
る位相比較器2と、位相比較器2の出力に応じて、電流
のはき出し、吸い込み、又はハイ・インピーダンスの3
状態のいずれかの状態にあるチャージポンプ出力電流I
cpを出力するチャージ・ポンプ3とを有する。このチ
ャージポンプ出力電流Icpは、加算器4を経てループ
フイルタ5に入力して、平滑化され且つ電圧に変換され
て電圧制御発振器6の制御電圧となる。電圧制御発振器
6の出力信号(周波数)foの一部は、可変分周器7に
フィードバックされる。
この分周数により電圧制御発振器6の出力信号の周波数
foの分周をする。すなわち、分周数がN(整数)であ
るとすると、fo/Nの周波数に分周された位相比較信
号fpを発生する。このように分周された位相比較信号
fpが位相比較器2で基準周波数信号frと比較され、
両信号frとfpの位相差に基づく出力を発生すること
により、電圧制御発振器6の出力信号の周波数foを、
基準周波数frのN倍、fo=Nfr、に制御する。電
圧制御発振器6の出力信号の周波数foをこのfo=N
frになるべく速くロックするために、基準信号の周波
数frはなるべく高くする必要がある。一方、frが高
いと、所定の周波数帯域において発生可能な出力周波数
fo=Nfrの数が減少するという不便がある。
(フラクション)を加えた値(N+F)として、基準周
波数frの(N+F)倍の出力周波数、すなわち、fo
=(N+F)frの周波数の出力信号を発生するフラク
ショナルN周波数シンセサイザが考案されている。上述
した従来技術では、この小数部分Fを発生するために、
分周数をある間隔で周期的にNからN+1にし、平均値
として(N+F)を形成しているため、周期的に顕著な
スペクトル強度を有するスプリアスを発生するものであ
った。
の整数部分Nと小数部分Fとをそれぞれ記憶する整数部
分レジスタ8と小数部分レジスタ9とを有する。整数部
分レジスタ8の内容の整数部分Nは、加算器11を経
て、可変分周器7の分周数として入力される。小数部分
レジスタ9の内容の小数部分Fは、例えば、3次のシグ
マデルタ・ノイズシェーパ12の入力として供給され
る。
ノイズシェーパ12は、その入力Xに対してその出力Y
が次の伝達関数で表される関係に有る。Y=X+(1−
z-1)3Nq、ここで、z-1は、1標本遅延を表し、N
qは、量子化雑音を表す。量子化雑音Nqはランダム性
(ホワイトノイズ)を有する。従って、この3次シグマ
デルタ・ノイズシェーパ12に、位相比較周期毎に、分
周数設定値の小数部分を表す数Fが入力されると、平均
値が、この分周数設定値の小数部分Fに等しいランダム
な整数列S、−3乃至+4、を位相比較周期毎に出力す
る。3次シグマデルタ・ノイズシェーパ12には、分周
された位相比較信号fpが、クロック信号として入力さ
れている。
シェーパ12の出力Sと分周数設定値の整数部分Nとの
和(N+S)を作ると、平均値が(N+F)に等しいほ
ぼランダムな整数列、N−3乃至N+4、を出力する。
このランダムな数が、可変分周器7の分周数として使用
されて、フラクショナルN周波数シンセサイザ1は平均
として、基準周波数frの(N+F)倍の周波数を有す
る出力信号fo=(N+F)frを出力する。このよう
にして、本発明のシグマデルタ・ノイズシェーパ12
は、平均値がFに等しいほぼランダムな整数列S、例え
ば、−3乃至+4、を発生するため、従来のフラクショ
ナルN周波数シンセサイザの動作方法とは異なり、分周
数の周期的な変化は存在しない。
スキャンセルを行なわない場合のシミュレーション、基
準周波数fr=1MHz、分周数315(N)+15/
16(F)、による本発明のフラクショナルN周波数シ
ンセサイザ1の出力信号の波形30においても、従来の
フラクショナルN周波数シンセサイザの出力波形31の
ように周期的に顕著なスペクトル強度を有するスプリア
ス32(最強で−10dB)の発生が回避される。3次
のシグマデルタ・ノイズシェーパを使用したこの実施の
形態では、スプリアスのスペクトルは分散して広がって
いて、このため、最大のレベルは−48dB程度に収ま
っている。このように、従来技術の最大スプリアス強度
と本発明の最大スプリアス強度のレベル差は38dBも
あり、それぞれのスプリアスキャンセル回路に要求され
る精度もレベル差の分だけ異なることになる。なお、シ
グマデルタ・ノイズシェーパ12は、3次に限らず、1
次、2次、又はより高次のシグマデルタ・ノイズシェー
パでもよい。
グマデルタ・ノイズシェーパ12を使用した本発明のフ
ラクショナルN周波数シンセサイザ1からの出力信号
は、スプリアスキャンセルをしない場合は、中心周波数
foの周囲に分散した比較的低いレベルのスプリアスを
有する。従来技術の出力波形31とは異なり、顕著なス
ペクトル強度を有するスプリアス32が存在しないか
ら、本発明のスプリアスを打消すために、例えば、図3
と同じシミュレーションを使用してスプリアスキャンセ
ル回路の精度誤差を5%とした場合、図4に示すよう
に、本発明のフラクショナルN周波数シンセサイザ1の
出力波形40は、スプリアスの大きさがほぼ−70dB
以下となり、実用に耐え得るものとなる。すなわち、上
記した通り、本発明のフラクショナルN周波数シンセサ
イザ1では高精度のスプリアスキャンセル回路を使用し
なくとも、十分に実用に耐え得るのである。
クショナルN周波数シンセサイザ1に使用されるスプリ
アスキャンセル回路10の実施の形態を説明する。この
スプリアスキャンセル回路10は、シグマデルタ・ノイ
ズシェーパ12からの出力Sと小数部分レジスタ9の内
容Fとを減算して差A=(F−S)を出力する減算器1
3と、この差Aを、位相比較周期毎に累積するアキュム
レータ14とを有する。減算器13の差出力A=(F−
S)は、小数部分を含んだ真の分周設定値(N+F)と
可変分周器7の実際の整数分周数(N+S)との誤差を
表す。アキュムレータ14には、分周された位相比較信
号fpが、クロック信号として入力されている。このア
キュムレータ14の出力Bは、デジタル−アナログ変換
器15により、アナログ値aに変換される。このデジタ
ル−アナログ変換器15の出力aは、ゲート16を介し
て、チャージポンプ17に供給されている。
ングに合わせてスプリアスキャンセル値を出力して位相
比較器2の出力と加算してスプリアスを打消すため、可
変分周器7から分周された位相比較信号出力fpと同期
してゲートを開く目的のため、可変分周器7の分周出力
fpを受けている。上記した通り、アキュムレータ14
の内容Aは、真の分周設定値(N+F)と実際の分周数
(N+S)の誤差(F−S)を表したものであり、この
誤差でもって実際の分周数を修正して位相比較器2の出
力を正しい値に補償するためのものであるから、位相比
較器2の出力タイミングと合わせている。
出力信号foを受けていて、可変分周器7の分周出力f
pの直後の出力信号foの1周期分だけ、ゲート16を
開いて、この期間中にデジタル−アナログ変換器15の
出力aに応じたスプリアスキャンセル値a’を出力す
る。これは、スプリアスキャンセル回路10の出力タイ
ミングが位相比較器2の出力タイミングよりも長く延び
てキャンセルできない電荷が発生し、一時的な電圧変動
が生じ、これにより電圧制御発振器6の振動数foが移
動して、スプリアスを生じないようにするためである。
グ変換器15の出力aに応じたゲート16からの出力
a’に比例して、電流のはき出し、吸い込み、又はハイ
・インピーダンスの3状態のいずれかの状態にあるチャ
ージポンプ出力電流Iscを出力する。このチャージポ
ンプ出力電流Iscは、位相比較器2の出力に対応した
チャージポンプ出力電流Icpと加算器4で加算され、
和出力(Icp+Isc)を出力する。この値(Icp
+Isc)が、ループフイルタ5を介して電圧制御発振
器6の出力foの制御電圧となる。
した本発明のスプリアスキャンセル回路10のタイミン
グを、従来例と対比してさらに詳細に説明する。図5a
に示すように、位相比較のため可変分周器7により分周
された位相比較信号fpは、位相比較器2において、
基準信号frとの位相が比較され、両信号fp及びf
rの間の位相差に応じた出力が発生されて、チャージポ
ンプ回路3はこの位相比較器2の出力に対応した信号I
cpを発生する。一方、スプリアスキャンセル回路1
0は、分周数N+Sを補償するための値Bをアキュムレ
ータ14に置き、この値Bをアナログ値に変換した値a
を、ゲート16を介して、分周された位相比較信号fp
の立上りタイミングとほぼ同時に、チャージポンプ17
に供給して、スプリアスキャンセル信号Iscを出力
する。このスプリアスキャンセル信号Iscと位相比
較器2の出力信号Icpは、加算器4で加算されルー
プフイルタ5で時間積分される。このループフイルタ出
力が、図5aの最下段に示めされている。このループ
フイルタ出力が、上記したように、電圧制御発振器6
の出力信号foを制御するための電圧となる。図5aの
スプリアスキャンセル信号Iscの近くの(イ)は分
周された位相比較信号fpが基準信号frよりも位相が
進んでいる場合、(ロ)は分周された位相比較信号fp
が基準信号frよりも位相が遅れている場合をそれぞれ
示している。
タイミング図を図5bに、図5aの(ロ)の部分を時間
的に拡大したタイミング図を図5cに、それぞれ示す。
図5b及び図5cのタイミング図に示すように、両信号
fpとfrの位相差T1又はT2を表す位相比較器2か
らの出力Icpは、パルスT’1及びT’2でそれぞ
れ表されるスプリアスキャンセル信号Iscと加算さ
れループフイルタ5で時間積分され、信号を形成す
る。パルスT’1及びT’2でそれぞれ表されるスプリ
アスキャンセル信号Iscは、電圧制御発振器6の出
力信号foの1周期内に限定されて出力される。Is
c電流によるトータル電荷量はIcp電流による電
荷量のスプリアス分をキャンセルする。従って、図5b
ではIcp出力終了時、図5cではIsc出力終了時点
で全てのキャンセルが終了する。
スキャンセル回路のタイミングを示す図である。この図
5dから明らかなように、スプリアスキャンセル信号I
sc’が、分周された位相比較信号fpの1周期間の
全体にわたり出力され、そのため位相比較器の出力信号
Icpとスプリアスキャンセル信号Isc’の加算
積分値’も分周された位相比較信号fpの1周期間が
経過するまで、収束しない。この結果、この値’によ
る電圧制御発振器の制御も遅れることになり、正確性が
劣ることになる。
ショナルN周波数シンセサイザの要部を示す図である。
図1に示した本発明の第1の実施の形態のフラクショナ
ルN周波数シンセサイザ1と同じ部分には同一の符号を
付して、詳細な説明は省略する。図6に示す実施の形態
のフラクショナルN周波数シンセサイザは、図1の実施
の形態の構成にさらに追加して、分周された位相比較信
号fpをクロックとして入力する乱数発生器61と加算
器62とを有し、分周設定値の小数部分Fに乱数発生器
61からの乱数を加算器62により加算して、シグマデ
ルタ・ノイズシェーパ12に入力していて、シグマデル
タ・ノイズシェーパ12が出力する整数列Sのランダム
性を一層高めている。これにより、周期的に顕著なスペ
クトル強度を有するスプリアスの発生を抑制している。
サイザでは、周期的に顕著なスペクトル強度のスプリア
スが本質的に発生しないため、高精度のスプリアスキャ
ンセル回路でなくとも、実用的なレベルまでスプリアス
の発生を打消すことが可能なのである。このため、比較
的に安価に構成できる。本発明によれば、スプリアスキ
ャンセル値の加算のタイミングを位相比較器の出力にで
きるだけ近い範囲に、出力信号周波数の周期を利用して
限定しているため、位相比較器とスプリアスキャンセル
回路の出力タイミングのずれを防ぎ、タイミングのずれ
によるスプリアスの発生を防止できる。
ナルN周波数シンセサイザの回路を示すブロック図。
イザに使用されるシグマデルタ・ノイズシェーパの概略
を示すブロック図。
周波数シンセサイザの出力信号強度及び従来のフラクシ
ョナルN周波数シンセサイザの出力信号強度をシミュレ
ーションによりスプリアスキャンセル無しで対比して示
す、横軸に周波数、縦軸に出力の相対的大きさで示すグ
ラフ。
周波数シンセサイザの出力信号強度及び従来のフラクシ
ョナルN周波数シンセサイザの出力信号強度をシミュレ
ーションによりキャンセル精度誤差5%のスプリアスキ
ャンセルで対比して示す、横軸に周波数、縦軸に出力の
相対的大きさで示すグラフ。
を示すタイミング図。
ング図。
ング図。
示すタイミング図。
ナルN周波数シンセサイザの回路の要部を示すブロック
図。
の回路を示すブロック図。
Claims (7)
- 【請求項1】 シグマデルタ・ノイズシェーパを設け、
出力信号を分周する分周数設定値の整数部分と小数部分
とを設定し、前記シグマデルタ・ノイズシェーパに分周
数設定値の小数部分を位相比較周期毎に入力し、前記シ
グマデルタ・ノイズシェーパの出力と分周設定値の整数
部分とを加算して和を作り、この和を分周数として使用
して出力信号を分周し、前記分周数設定値の小数部分と
前記シグマデルタ・ノイズシェーパの出力との差を作
り、この差を前記位相比較周期毎にアキュムレータに累
積し、このアキュムレータの値に基づいてスプリアスキ
ャンセル値を発生させる、各ステップを有するフラクシ
ョナルN周波数シンセサイザを動作する方法。 - 【請求項2】 前記アキュムレータの出力をアナログ値
に変換し、このアナログ値を前記分周数で分周された出
力信号と基準信号との位相差を出力する位相比較器の出
力に加算する、各ステップをさらに含む請求項1に記載
の方法。 - 【請求項3】 前記出力信号の周期を使用して、前記ア
ナログ値と前記位相比較器の出力とを加算するタイミン
グを、前記位相比較器の出力タイミングに近い範囲に限
定することを特徴とする請求項2に記載の方法 - 【請求項4】 電圧制御発振器、位相比較器、及び前記
電圧制御発振器と前記位相比較器との間に設けられた可
変分周器を有するフラクショナルN周波数シンセサイザ
であって、前記電圧制御発振器の出力信号を可変分周器
で分周するための分周数設定値の整数部分及び小数部分
を設定する手段と、前記小数部分が位相比較周期毎に入
力されるシグマデルタ・ノイズシェーパと、このシグマ
デルタ・ノイズシェーパの出力と前記整数部分を加算し
て和を作る加算手段とを備えて、この加算手段の出力が
分周数として可変分周器で使用されて前記電圧制御発振
器の出力を分周して前記位相比較器に供給するフラクシ
ョナルN周波数シンセサイザ。 - 【請求項5】 前記分周設定値の小数部分と前記シグマ
デルタ・ノイズシェーパの出力との差を作る手段と、こ
の差を位相比較周期毎に累積する手段と、この累積され
た値に基づいてスプリアスキャンセル値を発生させる手
段とを有するスプリアスキャンセル回路をさらに備えた
請求項4に記載のフラクショナルN周波数シンセサイ
ザ。 - 【請求項6】 前記スプリアスキャンセル値を発生させ
る手段が、前記電圧制御発振器の出力信号の周期に基づ
いて前記位相比較器の出力のタイミングに近い範囲に限
定してスプリアスキャンセル値を発生する手段と、この
発生されたスプリアスキャンセル値を前記位相比較器の
出力と加算する加算手段とをさらに備えた請求項5に記
載のフラクショナルN周波数シンセサイザ。 - 【請求項7】 乱数発生器と、この乱数発生器の出力及
び前記分周数設定値の小数部分を加算する手段とを有
し、この加算する手段からの出力を前記デルタシグマ・
ノイズシェーパに入力するようにした請求項4に記載の
フラクショナルN周波数シンセサイザ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001236145A JP4493887B2 (ja) | 2001-08-03 | 2001-08-03 | フラクショナルn周波数シンセサイザ及びその動作方法 |
US10/192,796 US6670854B2 (en) | 2001-08-03 | 2002-07-10 | Fractional-N frequency synthesizer and method of operating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001236145A JP4493887B2 (ja) | 2001-08-03 | 2001-08-03 | フラクショナルn周波数シンセサイザ及びその動作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003046389A true JP2003046389A (ja) | 2003-02-14 |
JP4493887B2 JP4493887B2 (ja) | 2010-06-30 |
Family
ID=19067476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001236145A Expired - Lifetime JP4493887B2 (ja) | 2001-08-03 | 2001-08-03 | フラクショナルn周波数シンセサイザ及びその動作方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6670854B2 (ja) |
JP (1) | JP4493887B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004010587A1 (ja) * | 2002-07-23 | 2004-01-29 | Nec Corporation | 信号処理装置及び非整数分周器並びにこれを用いたフラクショナルn−pllシンセサイザ |
JP2005513852A (ja) * | 2001-12-14 | 2005-05-12 | エアロフレックス インターナショナル リミテッド | 低ノイズシンセサイザ |
JP2006174297A (ja) * | 2004-12-17 | 2006-06-29 | Seiko Npc Corp | 周波数シンセサイザ及びその基準信号位相設定方法 |
US7424280B2 (en) | 2004-08-30 | 2008-09-09 | Samsung Electronics Co., Ltd. | Frequency synthesizer and frequency synthesis method |
US7437393B2 (en) | 2002-07-23 | 2008-10-14 | Nec Corporation | Signal processing apparatus, non-integer divider, and fractional N-PLL synthesizer using the same |
JP2011515046A (ja) * | 2008-02-26 | 2011-05-12 | クゥアルコム・インコーポレイテッド | フラクショナルn位相同期回路におけるデルタ−シグマ変調器クロックディザリング |
WO2012093424A1 (ja) * | 2011-01-07 | 2012-07-12 | パナソニック株式会社 | デルタシグマ変調型分数分周pll周波数シンセサイザおよびそれを備えた無線通信装置 |
KR101179646B1 (ko) | 2011-04-18 | 2012-09-04 | 한국과학기술원 | 주파수 합성기, 그의 출력 주파수 생성 방법 및 변환 이득 보정 방법 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7133485B1 (en) * | 2001-06-25 | 2006-11-07 | Silicon Laboratories Inc. | Feedback system incorporating slow digital switching for glitch-free state changes |
US7071787B2 (en) * | 2002-11-22 | 2006-07-04 | Tektronix, Inc. | Method and apparatus for the reduction of phase noise |
US7143125B2 (en) * | 2003-04-16 | 2006-11-28 | Motorola, Inc. | Method and apparatus for noise shaping in direct digital synthesis circuits |
US7295077B2 (en) * | 2003-05-02 | 2007-11-13 | Silicon Laboratories Inc. | Multi-frequency clock synthesizer |
US7064617B2 (en) * | 2003-05-02 | 2006-06-20 | Silicon Laboratories Inc. | Method and apparatus for temperature compensation |
US7288998B2 (en) | 2003-05-02 | 2007-10-30 | Silicon Laboratories Inc. | Voltage controlled clock synthesizer |
US7436227B2 (en) * | 2003-05-02 | 2008-10-14 | Silicon Laboratories Inc. | Dual loop architecture useful for a programmable clock source and clock multiplier applications |
US7187241B2 (en) * | 2003-05-02 | 2007-03-06 | Silicon Laboratories Inc. | Calibration of oscillator devices |
US20050036580A1 (en) * | 2003-08-12 | 2005-02-17 | Rana Ram Singh | Programmable phase-locked loop fractional-N frequency synthesizer |
US7706495B2 (en) * | 2004-03-12 | 2010-04-27 | Panasonic Corporation | Two-point frequency modulation apparatus |
US7068110B2 (en) * | 2004-06-28 | 2006-06-27 | Silicon Laboratories Inc. | Phase error cancellation |
US7026846B1 (en) * | 2004-07-09 | 2006-04-11 | Analog Devices, Inc. | Synthesizer structures and methods that reduce spurious signals |
NO20054234L (no) * | 2004-09-14 | 2006-03-15 | Nippon Precision Circuits | Frekvenssyntetisator, pulstoggenereringsapparat og pulstoggenereringsfremgangsmate |
DE602005018114D1 (de) * | 2005-03-31 | 2010-01-14 | Freescale Semiconductor Inc | Verfahren zur rauschminderung in einem phasenregelkreis und einrichtung mit rauschminderungsfähigkeiten |
US20060255863A1 (en) * | 2005-05-11 | 2006-11-16 | Comlent Holdings, Inc. | Charge pump compensation techniques for sigma-delta fractional-N synthesizer |
DE102005023909B3 (de) * | 2005-05-24 | 2006-10-12 | Infineon Technologies Ag | Digitaler Phasenregelkreis und Verfahren zur Korrektur von Störanteilen in einem Phasenregelkreis |
US7482885B2 (en) * | 2005-12-29 | 2009-01-27 | Orca Systems, Inc. | Method of frequency synthesis for fast switching |
US7342460B2 (en) * | 2006-01-30 | 2008-03-11 | Silicon Laboratories Inc. | Expanded pull range for a voltage controlled clock synthesizer |
US7519349B2 (en) * | 2006-02-17 | 2009-04-14 | Orca Systems, Inc. | Transceiver development in VHF/UHF/GSM/GPS/bluetooth/cordless telephones |
DE102006037436A1 (de) * | 2006-08-09 | 2008-02-14 | Micronas Gmbh | Digitaler Taktteiler und Verfahren zum Betreiben eines digitalen Taktteilers |
US7786772B2 (en) * | 2008-05-30 | 2010-08-31 | Motorola, Inc. | Method and apparatus for reducing spurs in a fractional-N synthesizer |
US8441323B2 (en) | 2008-09-16 | 2013-05-14 | Nxp B.V. | Signal processing using timing comparison |
US8766830B2 (en) * | 2010-04-29 | 2014-07-01 | Agilent Technologies, Inc. | Digital waveform synthesizer for NMR phase control |
KR101870249B1 (ko) * | 2012-01-25 | 2018-06-22 | 삼성전자주식회사 | 디더 제어 회로와 이를 포함하는 장치들 |
US10707881B1 (en) * | 2019-06-13 | 2020-07-07 | Globalfoundries Inc. | Adaptive noise cancellation |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04212522A (ja) * | 1990-01-23 | 1992-08-04 | Hewlett Packard Co <Hp> | 周波数合成装置 |
JPH06244721A (ja) * | 1992-12-10 | 1994-09-02 | Hewlett Packard Co <Hp> | 周波数合成におけるスプリアス低減装置および方法 |
JPH0951268A (ja) * | 1995-08-08 | 1997-02-18 | Mitsubishi Electric Corp | 周波数シンセサイザ |
JP2001127632A (ja) * | 1999-10-29 | 2001-05-11 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ及び発振周波数制御方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3653892B2 (ja) * | 1996-11-21 | 2005-06-02 | 富士通株式会社 | フラクショナルn周波数シンセサイザ |
EP0940922B1 (en) * | 1998-03-03 | 2002-12-04 | Motorola Semiconducteurs S.A. | Frequency synthesiser |
DE19840241C1 (de) * | 1998-09-03 | 2000-03-23 | Siemens Ag | Digitaler PLL (Phase Locked Loop)-Frequenzsynthesizer |
US6208211B1 (en) * | 1999-09-24 | 2001-03-27 | Motorola Inc. | Low jitter phase locked loop having a sigma delta modulator and a method thereof |
FR2807587B1 (fr) * | 2000-04-11 | 2002-06-28 | Thomson Csf | Synthetiseur fractionnaire comportant une compensation de la gigue de phase |
DE10101836A1 (de) * | 2001-01-17 | 2002-07-18 | Thomas Musch | Fraktionaler Frequenzsynthesizer mit mehrfacher Verzögerung in der fraktionalen Steuerlogik |
KR100725935B1 (ko) * | 2001-03-23 | 2007-06-11 | 삼성전자주식회사 | 프랙셔널-앤 주파수 합성기용 위상 고정 루프 회로 |
-
2001
- 2001-08-03 JP JP2001236145A patent/JP4493887B2/ja not_active Expired - Lifetime
-
2002
- 2002-07-10 US US10/192,796 patent/US6670854B2/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04212522A (ja) * | 1990-01-23 | 1992-08-04 | Hewlett Packard Co <Hp> | 周波数合成装置 |
JPH06244721A (ja) * | 1992-12-10 | 1994-09-02 | Hewlett Packard Co <Hp> | 周波数合成におけるスプリアス低減装置および方法 |
JPH0951268A (ja) * | 1995-08-08 | 1997-02-18 | Mitsubishi Electric Corp | 周波数シンセサイザ |
JP2001127632A (ja) * | 1999-10-29 | 2001-05-11 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ及び発振周波数制御方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005513852A (ja) * | 2001-12-14 | 2005-05-12 | エアロフレックス インターナショナル リミテッド | 低ノイズシンセサイザ |
WO2004010587A1 (ja) * | 2002-07-23 | 2004-01-29 | Nec Corporation | 信号処理装置及び非整数分周器並びにこれを用いたフラクショナルn−pllシンセサイザ |
US7437393B2 (en) | 2002-07-23 | 2008-10-14 | Nec Corporation | Signal processing apparatus, non-integer divider, and fractional N-PLL synthesizer using the same |
US7424280B2 (en) | 2004-08-30 | 2008-09-09 | Samsung Electronics Co., Ltd. | Frequency synthesizer and frequency synthesis method |
JP2006174297A (ja) * | 2004-12-17 | 2006-06-29 | Seiko Npc Corp | 周波数シンセサイザ及びその基準信号位相設定方法 |
JP4563165B2 (ja) * | 2004-12-17 | 2010-10-13 | セイコーNpc株式会社 | 周波数シンセサイザ及びその基準信号位相設定方法 |
JP2011515046A (ja) * | 2008-02-26 | 2011-05-12 | クゥアルコム・インコーポレイテッド | フラクショナルn位相同期回路におけるデルタ−シグマ変調器クロックディザリング |
WO2012093424A1 (ja) * | 2011-01-07 | 2012-07-12 | パナソニック株式会社 | デルタシグマ変調型分数分周pll周波数シンセサイザおよびそれを備えた無線通信装置 |
KR101179646B1 (ko) | 2011-04-18 | 2012-09-04 | 한국과학기술원 | 주파수 합성기, 그의 출력 주파수 생성 방법 및 변환 이득 보정 방법 |
US8659323B2 (en) | 2011-04-18 | 2014-02-25 | Korea Advanced Institute Of Science And Technology | Frequency synthesizer, method of generating output frequency thereof and method of correcting conversion gain thereof |
Also Published As
Publication number | Publication date |
---|---|
JP4493887B2 (ja) | 2010-06-30 |
US6670854B2 (en) | 2003-12-30 |
US20030025565A1 (en) | 2003-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4493887B2 (ja) | フラクショナルn周波数シンセサイザ及びその動作方法 | |
JP3319677B2 (ja) | 周波数シンセサイザ | |
JP2844389B2 (ja) | 多段ラッチドアキュムレータ分数nの合成 | |
JP2756728B2 (ja) | 多段蓄積器シグマデルタ分数nの合成 | |
US6456164B1 (en) | Sigma delta fractional-N frequency divider with improved noise and spur performance | |
US7298218B2 (en) | Frequency synthesizer architecture | |
US7573955B2 (en) | Digital phase locked loop for sub-μ technologies | |
JP2750639B2 (ja) | 残留誤り低減を備えたラッチドアキュムレータ分数n合成 | |
JP4018246B2 (ja) | 周波数シンセサイザ及びその方法 | |
US6693468B2 (en) | Fractional-N synthesizer with improved noise performance | |
US8699650B2 (en) | Fractional type phase-locked loop circuit with compensation of phase errors | |
US20130021069A1 (en) | Direct digital synthesizer for reference frequency generation | |
JP3086706B2 (ja) | ラショナル分周装置及びそれを用いる周波数シンセサイザ | |
CA2233831A1 (en) | Digital-sigma fractional-n synthesizer | |
JP4620931B2 (ja) | ノイズシェーピング・デジタル周波数合成 | |
JP4275502B2 (ja) | フラクショナルn周波数シンセサイザ及びフラクショナルn周波数シンセサイズ方法 | |
JP3611589B2 (ja) | フラクショナルn分周器 | |
US6943598B2 (en) | Reduced-size integrated phase-locked loop | |
Fridi et al. | A low power fully-integrated 76-81 GHz ADPLL for automotive radar applications with 150 MHz/us FMCW chirp rate and-95dBc/Hz phase noise at 1 MHz offset in FDSOI | |
WO2003039002A2 (en) | Fractional-r- frequency synthesizer | |
GB2107142A (en) | Frequency synthesisers | |
KR100972818B1 (ko) | 디엘엘 기반의 분수체배 주파수 합성 장치 및 방법 | |
Riley et al. | A hybrid/spl Delta//spl Sigma/fractional-N frequency synthesizer | |
Weltin-Wu et al. | A Linearized Model for the Design of Fractional-$ N $ Digital PLLs Based on Dual-Mode Ring Oscillator FDCs | |
JP4037212B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100401 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100407 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4493887 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |