JP2003046185A - 半導体デバイスの作製方法 - Google Patents
半導体デバイスの作製方法Info
- Publication number
- JP2003046185A JP2003046185A JP2001233120A JP2001233120A JP2003046185A JP 2003046185 A JP2003046185 A JP 2003046185A JP 2001233120 A JP2001233120 A JP 2001233120A JP 2001233120 A JP2001233120 A JP 2001233120A JP 2003046185 A JP2003046185 A JP 2003046185A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mask
- polycrystalline
- semiconductor device
- oxidized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Chemical Vapour Deposition (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 半導体デバイスの作製に当たり、選択成長法
によりエピタキシャル成長層を成長させる選択成長工程
を実施する際に、選択成長工程に続く後の工程に支障を
来さないようにした、半導体デバイスの作製方法を提供
する。 【解決手段】 本方法は、マスク２０から露出したエピ
タキシャル成長領域１０ｂに化合物半導体層を選択成長
させた後、マスク上に堆積した多結晶粒２８を酸化し
て、酸化多結晶粒３０に転化させ、次いで、エッチング
処理を施して、酸化多結晶及びマスクを非成長領域１０
ａから除去する。
によりエピタキシャル成長層を成長させる選択成長工程
を実施する際に、選択成長工程に続く後の工程に支障を
来さないようにした、半導体デバイスの作製方法を提供
する。 【解決手段】 本方法は、マスク２０から露出したエピ
タキシャル成長領域１０ｂに化合物半導体層を選択成長
させた後、マスク上に堆積した多結晶粒２８を酸化し
て、酸化多結晶粒３０に転化させ、次いで、エッチング
処理を施して、酸化多結晶及びマスクを非成長領域１０
ａから除去する。
Description
【０００１】
【発明の属する技術分野】本発明は、選択成長法により
エピタキシャル成長層を成長させる選択成長工程を有す
る半導体デバイスの作製方法に関し、更に詳細には、選
択成長工程の実施に際し、選択成長工程に続く後の工程
に支障を来さないようにした、半導体デバイスの作製方
法に関するものである。
エピタキシャル成長層を成長させる選択成長工程を有す
る半導体デバイスの作製方法に関し、更に詳細には、選
択成長工程の実施に際し、選択成長工程に続く後の工程
に支障を来さないようにした、半導体デバイスの作製方
法に関するものである。
【０００２】
【従来の技術】同じ基板上にモノリシックに設けられ
た、相互に異なる機能を有する複数個の光素子からなる
半導体デバイス、例えば半導体レーザ素子と光変調器と
を集積させたモノリシック半導体デバイスの作製に際し
ては、いわゆる選択成長法が多用されている。選択成長
法とは、基本的には、エピタキシャル成長層を形成する
領域、つまり所望のエピタキシャル成長領域を露出さ
せ、エピタキシャル成長させない領域（非成長領域）を
覆う、誘電体膜等からなるマスクを基板上に形成し、次
いでＭＯＣＶＤ法等によってエピタキシャル成長領域上
にエピタキシャル成長層、例えば化合物半導体層を成膜
する方法である。
た、相互に異なる機能を有する複数個の光素子からなる
半導体デバイス、例えば半導体レーザ素子と光変調器と
を集積させたモノリシック半導体デバイスの作製に際し
ては、いわゆる選択成長法が多用されている。選択成長
法とは、基本的には、エピタキシャル成長層を形成する
領域、つまり所望のエピタキシャル成長領域を露出さ
せ、エピタキシャル成長させない領域（非成長領域）を
覆う、誘電体膜等からなるマスクを基板上に形成し、次
いでＭＯＣＶＤ法等によってエピタキシャル成長領域上
にエピタキシャル成長層、例えば化合物半導体層を成膜
する方法である。
【０００３】ここで、図２を参照し、ＧａＩｎＡｓＰ／
ＩｎＰ系材料からなる半導体レーザ素子と、半導体レー
ザ素子に隣接して設けられた、ＡｌＧａＩｎＡｓ／Ｉｎ
Ｐ系材料からなる光変調器とをモノリシックに集積させ
た半導体デバイスの作製を例にして、基本的な選択成長
法を説明する。図２（ａ）から（ｄ）は、それぞれ、選
択成長法の工程毎の層構造の断面を示す導波路と平行方
向の断面図である。先ず、図２（ａ）に示すように、半
導体レーザ素子形成領域１０ａと光変調器形成領域１０
ｂとに区画されている半導体デバイスの形成領域１０の
ｎ−ＩｎＰ基板１２上に、ＭＯＣＶＤ法により、ｎ−Ｉ
ｎＰクラッド層１４、ＧａＩｎＡｓＰ（歪）量子井戸層
を有するＧＲＩＮ−ＳＣＨ−ＭＱＷ活性層１６、及びｐ
−ＩｎＰクラッド層１８を、順次、積層して、半導体レ
ーザ素子を構成する積層構造を形成する。
ＩｎＰ系材料からなる半導体レーザ素子と、半導体レー
ザ素子に隣接して設けられた、ＡｌＧａＩｎＡｓ／Ｉｎ
Ｐ系材料からなる光変調器とをモノリシックに集積させ
た半導体デバイスの作製を例にして、基本的な選択成長
法を説明する。図２（ａ）から（ｄ）は、それぞれ、選
択成長法の工程毎の層構造の断面を示す導波路と平行方
向の断面図である。先ず、図２（ａ）に示すように、半
導体レーザ素子形成領域１０ａと光変調器形成領域１０
ｂとに区画されている半導体デバイスの形成領域１０の
ｎ−ＩｎＰ基板１２上に、ＭＯＣＶＤ法により、ｎ−Ｉ
ｎＰクラッド層１４、ＧａＩｎＡｓＰ（歪）量子井戸層
を有するＧＲＩＮ−ＳＣＨ−ＭＱＷ活性層１６、及びｐ
−ＩｎＰクラッド層１８を、順次、積層して、半導体レ
ーザ素子を構成する積層構造を形成する。
【０００４】次に、図２（ｂ）に示すように、半導体デ
バイスの形成領域１０に形成された積層構造のうち、光
変調器形成領域１０ｂを露出させ、半導体レーザ素子形
成領域１０ａの積層構造を覆うマスク２０を例えばＳｉ
Ｎx膜で形成する。続いて、マスク２０をエッチングマ
スクとして使用し、ドライエッチング法により、光変調
器形成領域１０ｂのｐ−ＩｎＰクラッド層１８、ＧＲＩ
Ｎ−ＳＣＨ−ＭＱＷ活性層１６、及びｎ−ＩｎＰクラッ
ド層１４の上部をエッチングして、図２（ｃ）に示すよ
うに、光変調器形成領域１０ｂのｎ−ＩｎＰクラッド層
１４を露出させる。
バイスの形成領域１０に形成された積層構造のうち、光
変調器形成領域１０ｂを露出させ、半導体レーザ素子形
成領域１０ａの積層構造を覆うマスク２０を例えばＳｉ
Ｎx膜で形成する。続いて、マスク２０をエッチングマ
スクとして使用し、ドライエッチング法により、光変調
器形成領域１０ｂのｐ−ＩｎＰクラッド層１８、ＧＲＩ
Ｎ−ＳＣＨ−ＭＱＷ活性層１６、及びｎ−ＩｎＰクラッ
ド層１４の上部をエッチングして、図２（ｃ）に示すよ
うに、光変調器形成領域１０ｂのｎ−ＩｎＰクラッド層
１４を露出させる。
【０００５】次いで、図２（ｄ）に示すように、マスク
２０を選択成長用マスクとし、露出したｎ−ＩｎＰクラ
ッド層１４上に、再度、ＭＯＣＶＤ法によって、ｎ−Ｉ
ｎＰクラッド層２２、半導体レーザ素子形成領域１０ａ
の活性層とは異なるＡｌＧａＩｎＡｓ（歪）量子井戸層
を有するＳＣＨ−ＭＱＷ吸収層２４、及びｐ−ＩｎＰク
ラッド層２６を、順次、積層して、光変調器を構成する
積層構造を形成する。更に、マスクを除去した後、例え
ば、ＢＨ型の埋め込み工程等を経て最終的な構造が完成
する。
２０を選択成長用マスクとし、露出したｎ−ＩｎＰクラ
ッド層１４上に、再度、ＭＯＣＶＤ法によって、ｎ−Ｉ
ｎＰクラッド層２２、半導体レーザ素子形成領域１０ａ
の活性層とは異なるＡｌＧａＩｎＡｓ（歪）量子井戸層
を有するＳＣＨ−ＭＱＷ吸収層２４、及びｐ−ＩｎＰク
ラッド層２６を、順次、積層して、光変調器を構成する
積層構造を形成する。更に、マスクを除去した後、例え
ば、ＢＨ型の埋め込み工程等を経て最終的な構造が完成
する。
【０００６】上述のように、選択成長法は、機能が相互
に異なる複数個の光素子を一つの基板上にモノリシック
に集積して半導体デバイスを作製する際に適用できる好
適な方法である。また、選択成長法は、ＢＨ型半導体レ
ーザ素子等の作製では、電流ブロッキング層等を選択的
に埋め込み成長させる際に好適に適用され、更には、マ
スクに挟まれたストライプ状パターン領域にストライプ
状エピタキシャル成長層を選択的に形成する選択領域成
長法としても多用されている。
に異なる複数個の光素子を一つの基板上にモノリシック
に集積して半導体デバイスを作製する際に適用できる好
適な方法である。また、選択成長法は、ＢＨ型半導体レ
ーザ素子等の作製では、電流ブロッキング層等を選択的
に埋め込み成長させる際に好適に適用され、更には、マ
スクに挟まれたストライプ状パターン領域にストライプ
状エピタキシャル成長層を選択的に形成する選択領域成
長法としても多用されている。
【０００７】
【発明が解決しようとする課題】ところで、Ａｌを含ま
ない化合物半導体層、例えばＩｎＰ基板上ではＩｎＰ、
ＧａＩｎＡｓＰ、ＧａＩｎＡｓ、ＧａＡｓ基板上ではＧ
ａＡｓ、ＩｎＧａＰ等の化合物半導体層を選択成長法に
よりエピタキシャル成長させる際には、選択成長法を適
用して、比較的、問題なくエピタキシャル成長させるこ
とができる。即ち、Ａｌを含まない材料の選択的なエピ
タキシャル成長では、マスク上での材料のマイグレーシ
ョンが大きいので、マスクから露出した領域で円滑に選
択成長が進行する。例えば上述の例では、ｎ−ＩｎＰク
ラッド層２２及びｐ−ＩｎＰクラッド層２６の選択成長
では、問題なく良好なエピタキシャル成長層を成長させ
ることができる。
ない化合物半導体層、例えばＩｎＰ基板上ではＩｎＰ、
ＧａＩｎＡｓＰ、ＧａＩｎＡｓ、ＧａＡｓ基板上ではＧ
ａＡｓ、ＩｎＧａＰ等の化合物半導体層を選択成長法に
よりエピタキシャル成長させる際には、選択成長法を適
用して、比較的、問題なくエピタキシャル成長させるこ
とができる。即ち、Ａｌを含まない材料の選択的なエピ
タキシャル成長では、マスク上での材料のマイグレーシ
ョンが大きいので、マスクから露出した領域で円滑に選
択成長が進行する。例えば上述の例では、ｎ−ＩｎＰク
ラッド層２２及びｐ−ＩｎＰクラッド層２６の選択成長
では、問題なく良好なエピタキシャル成長層を成長させ
ることができる。
【０００８】しかし、ＩｎＰ基板上のＡｌＧａＩｎＡ
ｓ、ＡｌＩｎＡｓ、ＧａＡｓ基板上のＡｌＧａＡｓ、Ａ
ｌＡｓ、ＡｌＧａＩｎＰ、ＡｌＩｎＰ等のＡｌを含む化
合物半導体層を選択成長法によって選択成長させる場合
には、Ａｌが非常に活性の高い材料であるため、Ａｌが
マスク上に堆積すると、マスクを構成する物質と反応し
て堆積する。その結果、Ａｌを含む化合物半導体の多結
晶粒（ポリ）Ｎが、図３に示すように、マスクＭ上に生
成するという問題がある。例えば、上述の例では、Ａｌ
ＧａＩｎＡｓ層を有するＳＣＨ−ＭＱＷ吸収層２４をエ
ピタキシャル成長させる際に同様の多結晶粒がマスク上
に成長する。そして、選択成長工程の後、マスクＭを除
去する際にも、多結晶粒Ｎが存在しないマスク部分を除
去できるものの、マスクＭ上の多結晶粒Ｎは、そのま
ま、残留し、多結晶粒Ｎとその下のマスク部分を除去す
ることができない。
ｓ、ＡｌＩｎＡｓ、ＧａＡｓ基板上のＡｌＧａＡｓ、Ａ
ｌＡｓ、ＡｌＧａＩｎＰ、ＡｌＩｎＰ等のＡｌを含む化
合物半導体層を選択成長法によって選択成長させる場合
には、Ａｌが非常に活性の高い材料であるため、Ａｌが
マスク上に堆積すると、マスクを構成する物質と反応し
て堆積する。その結果、Ａｌを含む化合物半導体の多結
晶粒（ポリ）Ｎが、図３に示すように、マスクＭ上に生
成するという問題がある。例えば、上述の例では、Ａｌ
ＧａＩｎＡｓ層を有するＳＣＨ−ＭＱＷ吸収層２４をエ
ピタキシャル成長させる際に同様の多結晶粒がマスク上
に成長する。そして、選択成長工程の後、マスクＭを除
去する際にも、多結晶粒Ｎが存在しないマスク部分を除
去できるものの、マスクＭ上の多結晶粒Ｎは、そのま
ま、残留し、多結晶粒Ｎとその下のマスク部分を除去す
ることができない。
【０００９】そのため、マスクＭを除去した後、基板全
面に、再度、ＭＯＣＶＤ法によりエピタキシャル成長さ
せて化合物半導体層を形成する際、多結晶粒Ｎが、マス
ク部分と共に、エピタキシャル成長させた化合物半導体
層内に残り、混在することになる。これでは、膜質の良
い、均質な化合物半導体層を形成することができないの
で、素子特性の良好な半導体デバイスを作製することが
難しくなる。
面に、再度、ＭＯＣＶＤ法によりエピタキシャル成長さ
せて化合物半導体層を形成する際、多結晶粒Ｎが、マス
ク部分と共に、エピタキシャル成長させた化合物半導体
層内に残り、混在することになる。これでは、膜質の良
い、均質な化合物半導体層を形成することができないの
で、素子特性の良好な半導体デバイスを作製することが
難しくなる。
【００１０】または、多結晶生成の問題は、Ａｌを含ま
ない化合物半導体層の選択的なエピタキシャル成長であ
っても、マスクで覆った非成長領域が広い、つまり大き
なマスクを使って狭い領域、例えばストライプ状パター
ンにエピタキシャル成長層を選択成長させる際には、マ
スク上に多結晶粒（ポリ）が生成したり、或いは多結晶
層（ポリ）がマスク上に広く生成したりするという問題
がある。
ない化合物半導体層の選択的なエピタキシャル成長であ
っても、マスクで覆った非成長領域が広い、つまり大き
なマスクを使って狭い領域、例えばストライプ状パター
ンにエピタキシャル成長層を選択成長させる際には、マ
スク上に多結晶粒（ポリ）が生成したり、或いは多結晶
層（ポリ）がマスク上に広く生成したりするという問題
がある。
【００１１】そこで、、本発明の目的は、半導体デバイ
スの作製に当たり、選択成長法によりエピタキシャル成
長層を成長させる選択成長工程を実施する際に、選択成
長工程に続く後の工程に支障を来さないようにした、半
導体デバイスの作製方法を提供することである。
スの作製に当たり、選択成長法によりエピタキシャル成
長層を成長させる選択成長工程を実施する際に、選択成
長工程に続く後の工程に支障を来さないようにした、半
導体デバイスの作製方法を提供することである。
【００１２】
【課題を解決するための手段】本発明者は、先ず、マス
ク上に多結晶粒、或いは多結晶層を生成させないように
することを研究したが、化合物半導体を生成させる原料
ガスとマスクを構成する物質との反応を抑制することは
極めて難しいことが判った。そこで、本発明者は、マス
ク上に生成した多結晶粒、或いは多結晶層を容易に除去
できる方法を研究し、その過程で、多結晶粒、或いは多
結晶層を酸化し、次いで酸化した多結晶粒、或いは多結
晶層をバッファードフッ酸（希釈フッ酸）等で除去する
ことを着想し、実験の末に、本発明を発明するに到っ
た。
ク上に多結晶粒、或いは多結晶層を生成させないように
することを研究したが、化合物半導体を生成させる原料
ガスとマスクを構成する物質との反応を抑制することは
極めて難しいことが判った。そこで、本発明者は、マス
ク上に生成した多結晶粒、或いは多結晶層を容易に除去
できる方法を研究し、その過程で、多結晶粒、或いは多
結晶層を酸化し、次いで酸化した多結晶粒、或いは多結
晶層をバッファードフッ酸（希釈フッ酸）等で除去する
ことを着想し、実験の末に、本発明を発明するに到っ
た。
【００１３】上記目的を達成するために、上述の知見に
基づいて、本発明に係る半導体デバイスの作製方法（以
下、第１の発明と言う）は、選択成長法によりエピタキ
シャル成長層を成長させる選択成長工程を有する、半導
体デバイスの作製方法において、選択成長工程が、エピ
タキシャル成長領域を露出させ、非成長領域を覆うマス
クを基板上に形成するマスク形成工程と、マスクから露
出したエピタキシャル成長領域に化合物半導体層を選択
成長させる成長工程と、マスク上に堆積した多結晶粒及
び／又は多結晶層を酸化して、酸化多結晶粒及び／又は
酸化多結晶層に転化させる酸化工程と、エッチング処理
を施して、酸化多結晶粒及び／又は酸化多結晶層並びに
マスクを非成長領域から除去する除去工程とを有するこ
とを特徴としている。
基づいて、本発明に係る半導体デバイスの作製方法（以
下、第１の発明と言う）は、選択成長法によりエピタキ
シャル成長層を成長させる選択成長工程を有する、半導
体デバイスの作製方法において、選択成長工程が、エピ
タキシャル成長領域を露出させ、非成長領域を覆うマス
クを基板上に形成するマスク形成工程と、マスクから露
出したエピタキシャル成長領域に化合物半導体層を選択
成長させる成長工程と、マスク上に堆積した多結晶粒及
び／又は多結晶層を酸化して、酸化多結晶粒及び／又は
酸化多結晶層に転化させる酸化工程と、エッチング処理
を施して、酸化多結晶粒及び／又は酸化多結晶層並びに
マスクを非成長領域から除去する除去工程とを有するこ
とを特徴としている。
【００１４】第１の発明方法は、特に化合物半導体層が
Ａｌを含む化合物半導体層、例えばＡｌＧａＩｎＡｓ、
ＡｌＩｎＡｓ、ＡｌＧａＡｓ、ＡｌＡｓ、ＡｌＧａＩｎ
Ｐ、ＡｌＩｎＰ等であるときに、好適に適用できる。こ
れは、Ａｌを含む化合物半導体層の多結晶粒及び／又は
多結晶層が酸化し易いからでである。これは、次の第２
の発明方法でも同様である。尚、多結晶粒及び／又は多
結晶層とは、粒状のポリからなる多結晶粒のみ、又は層
状のポリからなる多結晶層のみだけでなく、多結晶粒と
多結晶層とがマスク上に共存していることを含む意味で
ある。
Ａｌを含む化合物半導体層、例えばＡｌＧａＩｎＡｓ、
ＡｌＩｎＡｓ、ＡｌＧａＡｓ、ＡｌＡｓ、ＡｌＧａＩｎ
Ｐ、ＡｌＩｎＰ等であるときに、好適に適用できる。こ
れは、Ａｌを含む化合物半導体層の多結晶粒及び／又は
多結晶層が酸化し易いからでである。これは、次の第２
の発明方法でも同様である。尚、多結晶粒及び／又は多
結晶層とは、粒状のポリからなる多結晶粒のみ、又は層
状のポリからなる多結晶層のみだけでなく、多結晶粒と
多結晶層とがマスク上に共存していることを含む意味で
ある。
【００１５】また、本発明に係る半導体デバイスの別の
作製方法（以下、第２の発明と言う）は、相互に異なる
機能の半導体素子をモノリシックに一つの基板上に備え
る半導体デバイスの作製方法であって、第１の半導体素
子の形成領域と第１の半導体素子と機能の異なる第２の
半導体素子の形成領域とを隣接して有する基板上に、第
１の半導体素子を構成する第１の積層構造を形成する第
１の積層工程と、第１の半導体素子形成領域の第１の積
層構造上にマスクを形成し、マスクから露出した第２の
半導体素子形成領域の第１の積層構造をエッチングし
て、所定の化合物半導体層、又は基板を露出させるエッ
チング工程と、エッチング工程で形成したマスクを使っ
て、マスクから露出した所定の化合物半導体層、又は基
板上に、第２の半導体素子を構成する第２の積層構造を
選択成長法により成長させる第２の積層工程と、マスク
上に堆積した多結晶粒及び／又は多結晶層を酸化して、
酸化多結晶粒及び／又は酸化多結晶層に転化させる酸化
工程と、エッチング処理を施して、酸化多結晶粒及び／
又は酸化多結晶層並びにマスクを非成長領域から除去す
る除去工程とを有することを特徴としている。
作製方法（以下、第２の発明と言う）は、相互に異なる
機能の半導体素子をモノリシックに一つの基板上に備え
る半導体デバイスの作製方法であって、第１の半導体素
子の形成領域と第１の半導体素子と機能の異なる第２の
半導体素子の形成領域とを隣接して有する基板上に、第
１の半導体素子を構成する第１の積層構造を形成する第
１の積層工程と、第１の半導体素子形成領域の第１の積
層構造上にマスクを形成し、マスクから露出した第２の
半導体素子形成領域の第１の積層構造をエッチングし
て、所定の化合物半導体層、又は基板を露出させるエッ
チング工程と、エッチング工程で形成したマスクを使っ
て、マスクから露出した所定の化合物半導体層、又は基
板上に、第２の半導体素子を構成する第２の積層構造を
選択成長法により成長させる第２の積層工程と、マスク
上に堆積した多結晶粒及び／又は多結晶層を酸化して、
酸化多結晶粒及び／又は酸化多結晶層に転化させる酸化
工程と、エッチング処理を施して、酸化多結晶粒及び／
又は酸化多結晶層並びにマスクを非成長領域から除去す
る除去工程とを有することを特徴としている。
【００１６】本発明方法は、相互に異なる機能の半導体
素子、例えば半導体レーザ素子と光変調器とをモノリシ
ックに一つの基板上に備える半導体デバイスを作製する
際に適用される。また、第２の積層工程で形成する第２
の積層構造がＡｌを含む化合物半導体層を含んでいると
きに、好適に適用できる。
素子、例えば半導体レーザ素子と光変調器とをモノリシ
ックに一つの基板上に備える半導体デバイスを作製する
際に適用される。また、第２の積層工程で形成する第２
の積層構造がＡｌを含む化合物半導体層を含んでいると
きに、好適に適用できる。
【００１７】酸化工程では、酸化方法には制約はなく、
例えば多結晶粒が小さかったり、多結晶層が薄かったり
したときには、酸素プラズマ処理を施しても良い。好適
には、水蒸気雰囲気中で３５０℃以上５００℃以下の温
度で熱処理を施して、多結晶粒及び／又は多結晶層を酸
化する、いわゆるウェット酸化と呼ばれている酸化方法
を適用する。具体的な熱処理温度は、マスク上の多結晶
粒及び／又は多結晶層の状態、大きさ、膜厚等に応じ
て、実験的に決める必要がある。尚、多結晶粒及び／又
は多結晶層の状態、大きさ、膜厚等は、成長工程で選択
成長させた化合物半導体層の材料、膜厚等によって決ま
る。
例えば多結晶粒が小さかったり、多結晶層が薄かったり
したときには、酸素プラズマ処理を施しても良い。好適
には、水蒸気雰囲気中で３５０℃以上５００℃以下の温
度で熱処理を施して、多結晶粒及び／又は多結晶層を酸
化する、いわゆるウェット酸化と呼ばれている酸化方法
を適用する。具体的な熱処理温度は、マスク上の多結晶
粒及び／又は多結晶層の状態、大きさ、膜厚等に応じ
て、実験的に決める必要がある。尚、多結晶粒及び／又
は多結晶層の状態、大きさ、膜厚等は、成長工程で選択
成長させた化合物半導体層の材料、膜厚等によって決ま
る。
【００１８】本発明方法の除去工程で、エッチング方法
には制約はないものの、好適には、バッファードフッ酸
を使ったウエットエッチング法により酸化多結晶粒及び
／又は酸化多結晶層並びにマスクをエッチングして、酸
化多結晶粒及び／又は酸化多結晶層をマスクと共に除去
する。また、除去工程で、ＧａＩｎＡｓＰ、ＧａＩｎＡ
ｓ、ＩｎＰ、ＧａＡｓ、ＩｎＧａＰ等のＡｌを含まない
化合物半導体層は、バッファードフッ酸によってエッチ
ングされないので、仮にバッファードフッ酸によってエ
ッチングされるＡｌ含有層が積層構造内にあっても、Ａ
ｌを含まない層がＡｌ含有層上に積層されている限り、
Ａｌ含有層がエッチングされることはない。尚、Ａｌ含
有層をカバーするＡｌを含まない層は、Ａｌ含有層の自
然酸化を防ぐ手段としても必要であって、通常、Ａｌ含
有層上に必ず設けてあるので、除去工程でＡｌ含有層が
バッファードフッ酸によってエッチングされるのを防ぐ
ために、特にＡｌを含まないカバー層をＡｌ含有層上に
設ける必要はない。
には制約はないものの、好適には、バッファードフッ酸
を使ったウエットエッチング法により酸化多結晶粒及び
／又は酸化多結晶層並びにマスクをエッチングして、酸
化多結晶粒及び／又は酸化多結晶層をマスクと共に除去
する。また、除去工程で、ＧａＩｎＡｓＰ、ＧａＩｎＡ
ｓ、ＩｎＰ、ＧａＡｓ、ＩｎＧａＰ等のＡｌを含まない
化合物半導体層は、バッファードフッ酸によってエッチ
ングされないので、仮にバッファードフッ酸によってエ
ッチングされるＡｌ含有層が積層構造内にあっても、Ａ
ｌを含まない層がＡｌ含有層上に積層されている限り、
Ａｌ含有層がエッチングされることはない。尚、Ａｌ含
有層をカバーするＡｌを含まない層は、Ａｌ含有層の自
然酸化を防ぐ手段としても必要であって、通常、Ａｌ含
有層上に必ず設けてあるので、除去工程でＡｌ含有層が
バッファードフッ酸によってエッチングされるのを防ぐ
ために、特にＡｌを含まないカバー層をＡｌ含有層上に
設ける必要はない。
【００１９】
【発明の実施の形態】以下に、実施形態例を挙げ、添付
図面を参照して、本発明の実施の形態を具体的かつ詳細
に説明する。実施形態例 本実施形態例は、第１及び第２の発明方法に係る半導体
デバイスの作製方法の実施形態の一例であって、図１
（ａ）から（ｃ）は、本実施形態例の方法に従って、半
導体デバイスを作製する際の工程毎の導波路と平行方向
の基板断面図である。従来と同様にして、半導体デバイ
スの形成領域１０のｎ−ＩｎＰ基板１２上に、ＭＯＣＶ
Ｄ法により、ｎ−ＩｎＰクラッド層１４、ＧａＩｎＡｓ
Ｐ（歪）量子井戸層を有するＧＲＩＮ−ＳＣＨ−ＭＱＷ
活性層１６、及びｐ−ＩｎＰクラッド層１８を、順次、
積層して、半導体レーザ素子を構成する積層構造を形成
する。
図面を参照して、本発明の実施の形態を具体的かつ詳細
に説明する。実施形態例 本実施形態例は、第１及び第２の発明方法に係る半導体
デバイスの作製方法の実施形態の一例であって、図１
（ａ）から（ｃ）は、本実施形態例の方法に従って、半
導体デバイスを作製する際の工程毎の導波路と平行方向
の基板断面図である。従来と同様にして、半導体デバイ
スの形成領域１０のｎ−ＩｎＰ基板１２上に、ＭＯＣＶ
Ｄ法により、ｎ−ＩｎＰクラッド層１４、ＧａＩｎＡｓ
Ｐ（歪）量子井戸層を有するＧＲＩＮ−ＳＣＨ−ＭＱＷ
活性層１６、及びｐ−ＩｎＰクラッド層１８を、順次、
積層して、半導体レーザ素子を構成する積層構造を形成
する。
【００２０】次に、光変調器形成領域１０ｂの積層構造
を露出させ、半導体レーザ素子形成領域１０ａの積層構
造を覆うマスク２０を形成し、光変調器形成領域１０ｂ
のｐ−ＩｎＰクラッド層１８、ＧＲＩＮ−ＳＣＨ−ＭＱ
Ｗ活性層１６、及びｎ−ＩｎＰクラッド層１４の上部を
エッチングして、光変調器形成領域１０ｂのｎ−ＩｎＰ
クラッド層１４を露出させる。次いで、マスク２０を選
択成長用マスクとし、露出したｎ−ＩｎＰクラッド層１
４上に、再度、ＭＯＣＶＤ法によって、ｎ−ＩｎＰクラ
ッド層２２、ＡｌＧａＩｎＡｓ（歪）量子井戸層を有す
るＳＣＨ−ＭＱＷ吸収層２４、及びｐ−ＩｎＰクラッド
層２６を、順次、積層して、図１（ａ）に示すように、
光変調器を構成する積層構造を形成する。この時点で、
図１（ａ）に示すように、マスク２０上に多結晶粒２８
が生成する。
を露出させ、半導体レーザ素子形成領域１０ａの積層構
造を覆うマスク２０を形成し、光変調器形成領域１０ｂ
のｐ−ＩｎＰクラッド層１８、ＧＲＩＮ−ＳＣＨ−ＭＱ
Ｗ活性層１６、及びｎ−ＩｎＰクラッド層１４の上部を
エッチングして、光変調器形成領域１０ｂのｎ−ＩｎＰ
クラッド層１４を露出させる。次いで、マスク２０を選
択成長用マスクとし、露出したｎ−ＩｎＰクラッド層１
４上に、再度、ＭＯＣＶＤ法によって、ｎ−ＩｎＰクラ
ッド層２２、ＡｌＧａＩｎＡｓ（歪）量子井戸層を有す
るＳＣＨ−ＭＱＷ吸収層２４、及びｐ−ＩｎＰクラッド
層２６を、順次、積層して、図１（ａ）に示すように、
光変調器を構成する積層構造を形成する。この時点で、
図１（ａ）に示すように、マスク２０上に多結晶粒２８
が生成する。
【００２１】次いで、酸化工程に移行し、図１（ａ）に
示す積層構造を水蒸気雰囲気中にて、３５０℃以上５０
０℃以下の範囲の温度で熱処理を施すことにより、図１
（ｂ）に示すように、マスク２０上に堆積した多結晶粒
２８を酸化して、酸化多結晶粒３０に転化させる。多結
晶粒２８は、主として、Ａｌを含む半導体材料で形成さ
れていることから、酸化多結晶粒３０の主成分は、酸化
アルミニウムである。尚、酸化工程では、、マスク２０
上に堆積した、選択成長用の原料ガス中のＧａ、Ｉｎ、
Ａｓ、Ｐ等は、同じく、酸化される。但し、ＡｓやＰ
は、酸化処理中に他の物質に転化して気化してしまうこ
ともある。尚、熱処理温度や熱処理時間は、選択成長さ
せた化合物半導体層の組成や膜厚により決まるマスク２
０上の多結晶粒２８の状態に応じて、実験、実績データ
等により設定する。
示す積層構造を水蒸気雰囲気中にて、３５０℃以上５０
０℃以下の範囲の温度で熱処理を施すことにより、図１
（ｂ）に示すように、マスク２０上に堆積した多結晶粒
２８を酸化して、酸化多結晶粒３０に転化させる。多結
晶粒２８は、主として、Ａｌを含む半導体材料で形成さ
れていることから、酸化多結晶粒３０の主成分は、酸化
アルミニウムである。尚、酸化工程では、、マスク２０
上に堆積した、選択成長用の原料ガス中のＧａ、Ｉｎ、
Ａｓ、Ｐ等は、同じく、酸化される。但し、ＡｓやＰ
は、酸化処理中に他の物質に転化して気化してしまうこ
ともある。尚、熱処理温度や熱処理時間は、選択成長さ
せた化合物半導体層の組成や膜厚により決まるマスク２
０上の多結晶粒２８の状態に応じて、実験、実績データ
等により設定する。
【００２２】次に、除去工程に移行し、バッファードフ
ッ酸（希釈フッ酸）により、図１（ｃ）に示すように、
マスク２０上の酸化多結晶粒３０及びマスク２０を同時
に除去する。酸化多結晶粒３０を構成する酸化アルミニ
ウムに加えて、酸化多結晶粒３０中のＩｎ、Ｇａ、Ａ
ｓ、Ｐ等の酸化物は、バッファードフッ酸により容易に
エッチングされるので、図１（ｃ）に示すように、マス
ク２０と共に完全に積層構造上から除去される。
ッ酸（希釈フッ酸）により、図１（ｃ）に示すように、
マスク２０上の酸化多結晶粒３０及びマスク２０を同時
に除去する。酸化多結晶粒３０を構成する酸化アルミニ
ウムに加えて、酸化多結晶粒３０中のＩｎ、Ｇａ、Ａ
ｓ、Ｐ等の酸化物は、バッファードフッ酸により容易に
エッチングされるので、図１（ｃ）に示すように、マス
ク２０と共に完全に積層構造上から除去される。
【００２３】また、吸収層２４のＡｌＧａＩｎＡｓ層
は、バッファードフッ酸によりエッチングされ易いもの
の、ＡｌＧａＩｎＡｓ層は、ｐ−ＩｎＰクラッド層２６
により覆われているいるので、エッチングされるような
ことは生じない。尚、マスク２０上に堆積した多結晶粒
が、小さく、少ないときには、酸素プラズマ処理を行っ
て、酸化多結晶粒に転化することも可能である。この場
合も、酸化多結晶粒をバッファードフッ酸処理により除
去することができる。
は、バッファードフッ酸によりエッチングされ易いもの
の、ＡｌＧａＩｎＡｓ層は、ｐ−ＩｎＰクラッド層２６
により覆われているいるので、エッチングされるような
ことは生じない。尚、マスク２０上に堆積した多結晶粒
が、小さく、少ないときには、酸素プラズマ処理を行っ
て、酸化多結晶粒に転化することも可能である。この場
合も、酸化多結晶粒をバッファードフッ酸処理により除
去することができる。
【００２４】これにより、Ａｌを含む半導体層、例えば
吸収層２４のＡｌＧａＩｎＡｓ層を選択成長させた場合
でも、マスク２０上に堆積した多結晶粒２８を容易に除
去できるので、その後の工程を何ら問題なく進行させる
ことができる。即ち、本実施形態例の方法を適用するこ
とにより、異物を含まない良質の化合物半導体層を備え
た高機能な集積半導体デバイスを実現することができ
る。
吸収層２４のＡｌＧａＩｎＡｓ層を選択成長させた場合
でも、マスク２０上に堆積した多結晶粒２８を容易に除
去できるので、その後の工程を何ら問題なく進行させる
ことができる。即ち、本実施形態例の方法を適用するこ
とにより、異物を含まない良質の化合物半導体層を備え
た高機能な集積半導体デバイスを実現することができ
る。
【００２５】本実施形態例では、モノリシックな半導体
デバイスの作製を例にして、半導体デバイスの作製方法
を説明したが、本発明方法はこれに限る必要はなく、こ
れ以外の構造や用途でも、選択成長用のマスクを用い、
化合物半導体層、特にＡｌを含む半導体層を選択成長す
る場合には、全て好適に適用することができる。例え
ば、ＢＨ型半導体レーザ素子を作製する際に必要となる
電流ブロッキング層の選択埋め込み成長や、或いは、マ
スクに挟まれたストライプ状パターン領域に選択的にス
トライプ状エピタキシャル成長層を成長させる選択領域
成長等に適用しても、本実施形態例と同様な効果が得ら
れる。
デバイスの作製を例にして、半導体デバイスの作製方法
を説明したが、本発明方法はこれに限る必要はなく、こ
れ以外の構造や用途でも、選択成長用のマスクを用い、
化合物半導体層、特にＡｌを含む半導体層を選択成長す
る場合には、全て好適に適用することができる。例え
ば、ＢＨ型半導体レーザ素子を作製する際に必要となる
電流ブロッキング層の選択埋め込み成長や、或いは、マ
スクに挟まれたストライプ状パターン領域に選択的にス
トライプ状エピタキシャル成長層を成長させる選択領域
成長等に適用しても、本実施形態例と同様な効果が得ら
れる。
【００２６】
【発明の効果】本発明の方法によれば、マスク上に堆積
した多結晶粒及び／又は多結晶層を酸化して、酸化多結
晶粒及び／又は酸化多結晶層に転化させ、次いでエッチ
ング処理を施して、酸化多結晶粒及び／又は酸化多結晶
層並びにマスクを非成長領域から除去することにより、
選択成長工程に続く後の工程に支障を来さないようにし
て、選択成長工程を実施することができる。本発明方法
を適用することにより、素子特性の良好なモノリシック
集積光デバイスを作製することができる。
した多結晶粒及び／又は多結晶層を酸化して、酸化多結
晶粒及び／又は酸化多結晶層に転化させ、次いでエッチ
ング処理を施して、酸化多結晶粒及び／又は酸化多結晶
層並びにマスクを非成長領域から除去することにより、
選択成長工程に続く後の工程に支障を来さないようにし
て、選択成長工程を実施することができる。本発明方法
を適用することにより、素子特性の良好なモノリシック
集積光デバイスを作製することができる。
【図１】図１（ａ）から（ｃ）は、実施形態例の方法に
従って、半導体デバイスを作製する際の工程毎の基板断
面図である。
従って、半導体デバイスを作製する際の工程毎の基板断
面図である。
【図２】図２（ａ）から（ｄ）は、それぞれ、選択成長
法の工程毎の層構造の断面を示す断面図である。
法の工程毎の層構造の断面を示す断面図である。
【図３】多結晶粒の生成状態を示す層構造の断面図であ
る。
る。
１０ 半導体デバイスの形成領域
１０ａ 半導体レーザ素子形成領域
１０ｂ 光変調器形成領域
１２ ｎ−ＩｎＰ基板
１４ ｎ−ＩｎＰクラッド層
１６ ＧａＩｎＡｓＰ（歪）量子井戸層を有するＧＲＩ
Ｎ−ＳＣＨ−ＭＱＷ活性層 １８ ｐ−ＩｎＰクラッド層 ２０ マスク ２２ ｎ−ＩｎＰクラッド層 ２４ ＡｌＧａＩｎＡｓ（歪）量子井戸層を有するＳＣ
Ｈ−ＭＱＷ吸収層 ２６ ｐ−ＩｎＰクラッド層 ２８ 多結晶粒 ３０ 酸化多結晶粒
Ｎ−ＳＣＨ−ＭＱＷ活性層 １８ ｐ−ＩｎＰクラッド層 ２０ マスク ２２ ｎ−ＩｎＰクラッド層 ２４ ＡｌＧａＩｎＡｓ（歪）量子井戸層を有するＳＣ
Ｈ−ＭＱＷ吸収層 ２６ ｐ−ＩｎＰクラッド層 ２８ 多結晶粒 ３０ 酸化多結晶粒
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2H079 AA02 AA13 BA01 DA16 EA07
JA07 KA18
4K030 AA11 BA08 BA11 BA25 BA51
BB02 CA04 DA08 FA10 LA14
5F045 AA04 AA20 AB09 AB12 AB17
AB18 AF04 CA12 DA55 DB03
HA14 HA16
5F073 AA46 AA74 AB21 CA12 DA05
DA21 DA27
Claims (6)
- 【請求項１】 選択成長法によりエピタキシャル成長層
を成長させる選択成長工程を有する、半導体デバイスの
作製方法において、選択成長工程が、 エピタキシャル成長領域を露出させ、非成長領域を覆う
マスクを基板上に形成するマスク形成工程と、 マスクから露出したエピタキシャル成長領域に化合物半
導体層を選択成長させる成長工程と、 マスク上に堆積した多結晶粒及び／又は多結晶層を酸化
して、酸化多結晶粒及び／又は酸化多結晶層に転化させ
る酸化工程と、 エッチング処理を施して、酸化多結晶粒及び／又は酸化
多結晶層並びにマスクを非成長領域から除去する除去工
程とを有することを特徴とする半導体デバイスの作製方
法。 - 【請求項２】 化合物半導体層がＡｌを含む化合物半導
体層であることを特徴とする請求項１に記載の半導体デ
バイスの作製方法。 - 【請求項３】 相互に異なる機能の半導体素子をモノリ
シックに一つの基板上に備える半導体デバイスの作製方
法であって、 第１の半導体素子の形成領域と第１の半導体素子と機能
の異なる第２の半導体素子の形成領域とを隣接して有す
る基板上に、第１の半導体素子を構成する第１の積層構
造を形成する第１の積層工程と、 第１の半導体素子形成領域の第１の積層構造上にマスク
を形成し、マスクから露出した第２の半導体素子形成領
域の第１の積層構造をエッチングして、所定の化合物半
導体層、又は基板を露出させるエッチング工程と、 エッチング工程で形成したマスクを使って、マスクから
露出した所定の化合物半導体層、又は基板上に、第２の
半導体素子を構成する第２の積層構造を選択成長法によ
り成長させる第２の積層工程と、 マスク上に堆積した多結晶粒及び／又は多結晶層を酸化
して、酸化多結晶粒及び／又は酸化多結晶層に転化させ
る酸化工程と、 エッチング処理を施して、酸化多結晶粒及び／又は酸化
多結晶層並びにマスクを非成長領域から除去する除去工
程とを有することを特徴とする半導体デバイスの作製方
法。 - 【請求項４】 第２の積層工程では、Ａｌを含む化合物
半導体層を有する第２の積層構造を成長させることを特
徴とする請求項３に記載の半導体デバイスの作製方法。 - 【請求項５】 酸化工程では、水蒸気雰囲気中で温度３
５０℃以上５００℃以下の温度で熱処理を施して、多結
晶粒及び／又は多結晶層を酸化することを特徴とする請
求項１から４のうちのいずれか１項に記載の半導体デバ
イスの作製方法。 - 【請求項６】 除去工程では、フッ酸を使ったウエット
エッチング法により酸化多結晶粒及び／又は酸化多結晶
層並びにマスクをエッチングして除去することを特徴と
する請求項１から５のうちのいずれか１項に記載の半導
体デバイスの作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001233120A JP2003046185A (ja) | 2001-08-01 | 2001-08-01 | 半導体デバイスの作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001233120A JP2003046185A (ja) | 2001-08-01 | 2001-08-01 | 半導体デバイスの作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003046185A true JP2003046185A (ja) | 2003-02-14 |
Family
ID=19064933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001233120A Pending JP2003046185A (ja) | 2001-08-01 | 2001-08-01 | 半導体デバイスの作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003046185A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007073582A (ja) * | 2005-09-05 | 2007-03-22 | Toshiba Corp | 光半導体素子の製造方法 |
-
2001
- 2001-08-01 JP JP2001233120A patent/JP2003046185A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007073582A (ja) * | 2005-09-05 | 2007-03-22 | Toshiba Corp | 光半導体素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101484354B1 (ko) | 양자 웰 혼합 방법 | |
| JP2006245373A (ja) | 半導体装置 | |
| JP3734849B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP4260480B2 (ja) | 光学装置を製造する方法及び関係する改良 | |
| JP2008091420A (ja) | 量子ドット光半導体素子の製造方法 | |
| JP2003046185A (ja) | 半導体デバイスの作製方法 | |
| JP4007609B2 (ja) | 半導体素子の作製方法 | |
| JP2001160658A (ja) | 半導体装置およびその製造方法 | |
| JP2564813B2 (ja) | Ａ▲ｌ▼ＧａＩｎＰ半導体発光素子 | |
| JPS6289383A (ja) | 半導体レ−ザ | |
| CN102771022B (zh) | 脊型半导体激光器以及脊型半导体激光器的制造方法 | |
| JP4587456B2 (ja) | 光半導体装置 | |
| US5833870A (en) | Method for forming a high density quantum wire | |
| JPH10190143A (ja) | 圧縮歪多重量子井戸構造 | |
| JP4833456B2 (ja) | 半導体デバイスの製造方法 | |
| JP3169064B2 (ja) | 半導体立体量子構造の作製方法 | |
| JP2006216752A (ja) | 回折格子の製造方法および半導体レーザ | |
| JPH0590612A (ja) | 半導体細線形成方法 | |
| JPS6355993A (ja) | 半導体発光素子の製造方法 | |
| JPS6390879A (ja) | 半導体レ−ザの製造方法 | |
| Ono et al. | Study of Selective MBE Growth on Patterned (001) InP Substrates Toward Realization of< 100>-Oriented InGaAs Ridge Quantum Wires | |
| JP3517641B2 (ja) | 半導体装置の製造方法 | |
| JPH08288583A (ja) | 半導体光素子およびその製造方法 | |
| JP2006245342A (ja) | 半導体レーザの製造方法 | |
| JPH08107104A (ja) | 酸化膜マスク形成方法及び選択成長方法 |