JP2003045990A - 強誘電体材料を被覆するための、チタンドープトアルミニウム酸化物を用いる方法およびそれを含むデバイス - Google Patents

強誘電体材料を被覆するための、チタンドープトアルミニウム酸化物を用いる方法およびそれを含むデバイス

Info

Publication number
JP2003045990A
JP2003045990A JP2002081711A JP2002081711A JP2003045990A JP 2003045990 A JP2003045990 A JP 2003045990A JP 2002081711 A JP2002081711 A JP 2002081711A JP 2002081711 A JP2002081711 A JP 2002081711A JP 2003045990 A JP2003045990 A JP 2003045990A
Authority
JP
Japan
Prior art keywords
titanium
oxygen
aluminum
passivation layer
argon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002081711A
Other languages
English (en)
Inventor
Fengyan Zhang
ツアン フェンヤン
Ten Suu Shien
テン スー シェン
In Hon
イン ホン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2003045990A publication Critical patent/JP2003045990A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H01L21/3162—Deposition of Al2O3 on a silicon body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H10N30/883—Additional insulation means preventing electrical, physical or chemical damage, e.g. protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Inorganic Insulating Materials (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

(57)【要約】 【課題】 強誘電体材料を被覆するためのチタンドープ
トアルミニウム酸化物層およびその製造方法を提供する
こと。 【解決手段】 本発明による集積回路デバイスは、第１
の金属電極と第２の金属電極との間に位置する強誘電体
材料と、第１の金属電極上に位置する、チタンドープト
アルミニウム酸化物を含むパッシベーション層とを備え
る。また、本発明によるパッシベーション層を有する強
誘電体構造を含む集積回路デバイスを製造する方法は、
堆積チャンバを提供する工程と、上部電極と下部電極と
の間に位置する強誘電体材料を含む強誘電体構造を堆積
チャンバに提供する工程と、堆積チャンバにアルミニウ
ムとチタンとを提供する工程と、アルミニウムおよびチ
タンをスパッタリングして、上部電極上にチタンドープ
トアルミニウム酸化物パッシベーション層を形成する工
程とを包含する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、強誘電体材料を被
覆するための、チタンドープトアルミニウム酸化物を用
いる方法およびそれを含むデバイスに関し、より詳細に
は、ＦｅＲＡＭおよびＤＲＡＭ応用における強誘電体材
料を被覆するための、チタンドープトアルミニウム酸化
物を用いる方法およびそれを含むデバイスに関する。
【０００２】
【従来の技術】強誘電体ランダムアクセスメモリ（Ｆｅ
ＲＡＭ）は、ダイナミックランダムアクセスメモリ（Ｄ
ＲＡＭ）と同様のアクセス速度および書き込み速度を有
し、さらに不揮発性という特徴を有するため有望なデバ
イスである。ＦｅＲＡＭの低電力動作もまた、フラッシ
ュメモリに用いられる際には大きな利点である。従っ
て、ＦｅＲＡＭ構造を実際のワーキングデバイスへとう
まく集積できれば、今後これらのＦｅＲＡＭ構造を広く
用いることが可能となる。
【０００３】しかしながら、強誘電体材料を実際のデバ
イスへと集積しようとする試みには、多くの課題があ
る。具体的には、強誘電体材料をＦｅＲＡＭデバイスお
よびＤＲＡＭデバイスに集積する際、強誘電体材料を分
極させるために、この強誘電体材料は通常、下部電極と
上部電極との間に挟まれる。従って、強誘電体材料の被
覆は、通常、金属／強誘電体／金属（ＭＦＭ）構造の被
覆を必要とする。プラチナ（Ｐｔ）は、キャパシタ等の
強誘電体材料ベースのデバイスにおける上部電極および
下部電極用の材料として広く用いられている。上部電極
としてプラチナを用いる主な問題点は、水素による還元
作用である。４００℃でわずか３０秒の（典型的には、
約９５％窒素および５％水素の組成を有する）形成ガス
アニーリングによっても、プラチナ上部電極の完全性に
深刻なダメージを与える可能性があることが分かってい
る。さらに、プラチナは、Ｈ2分子の分解を加速して、
水素原子にする。この分解した水素原子は、酸化物ベー
スの強誘電体材料を攻撃し、脱酸素し、強誘電特性を劣
化させる。従って、パッシベーション層は、電極および
強誘電体材料を形成ガス雰囲気でのアニーリングの結果
からシールドするために上部プラチナ電極上に堆積され
ている。
【０００４】二酸化チタン（ＴｉＯ2）は、形成ガス雰
囲気中のガスアニーリングに対するパッシベーション特
性を有することが分かっている。形成ガスアニーリング
工程では、圧力の範囲は、わずか数ｍＴｏｒｒ〜７６Ｔ
ｏｒｒ、またはそれ以上であり得る。超薄層のＡｌ2Ｏ3
もまた、形成ガスアニーリング時に強誘電体キャパシタ
を保護する効果があることが分かっている。しかしなが
ら、ＴｉＯ2パッシベーション層を有するＭＦＭ構造
は、形成ガスアニーリング工程後ではリーク電流の影響
が大きいことが分かっている。物理的気相成長法（ＰＶ
Ｄ）によって堆積されたＡｌ2Ｏ3層は、大きな応力係数
を示し、酸化しにくい。研究者の中にはＳｉ3Ｎ4をパッ
シベーション層として用いる者もいる。しかしながら、
Ｓｉ3Ｎ4層を上部電極に直接堆積すると、Ｓｉ3Ｎ4と上
部電極との間で不要な反応が生じることが分かってい
る。
【０００５】製造における形成ガスアニーリング工程時
の問題による影響を受けやすい、従来用いられてきたパ
ッシベーション層の上記欠点により、従来技術による強
誘電体デバイスは、アニーリング後には低残留分極およ
び低誘電率の強誘電体材料を有することになる。
【０００６】
【発明が解決しようとする課題】従って、本発明の目的
は、不揮発性メモリデバイス、ＤＲＡＭ、キャパシタ、
焦電性赤外線センサ、光ディスプレイ、光スイッチ、圧
電トランスデューサまたは表面弾性波デバイスに用いる
ことが可能なパッシベーション材料を提供することであ
る。
【０００７】本発明の別の目的は、強誘電体材料を被覆
するためのチタンドープトアルミニウム酸化物層および
その製造方法を提供することである。
【０００８】本発明のさらなる目的は、強誘電体材料を
被覆するための、応力が小さくかつパッシベーション特
性が改善された、チタンドープトアルミニウム酸化物層
を提供することである。
【０００９】本発明のなおさらなる目的は、強誘電体材
料を被覆するための、堆積しやすくかつ酸化されやすい
チタンドープトアルミニウム酸化物層を提供することで
ある。
【００１０】
【課題を解決するための手段】本発明による集積回路デ
バイスは、第１の金属電極と第２の金属電極との間に位
置する強誘電体材料と、該第１の金属電極上に位置す
る、チタンドープトアルミニウム酸化物を含むパッシベ
ーション層とを備え、これにより上記目的を達成する。
【００１１】前記パッシベーション層は少なくとも２０
０オングストロームの厚さを有してもよい。
【００１２】前記第１の金属電極はプラチナを含んでも
よい。
【００１３】前記強誘電体材料はＳＢＴを含んでもよ
い。
【００１４】前記パッシベーション層は、酸素雰囲気中
３００℃を越える温度で少なくとも１分間アニーリング
をした後に、前記第１の金属電極に固着してもよい。
【００１５】前記パッシベーション層は、形成ガス雰囲
気中少なくとも４００℃の温度で少なくとも５分間アニ
ーリングをした後に、前記第１の金属電極に固着しても
よい。
【００１６】金属電極−強誘電体−金属電極構造は、形
成ガス雰囲気中少なくとも４００℃の温度で少なくとも
５分間の間アニーリングする前に、第１の分極ヒステリ
シスループを明確に示し、形成ガス雰囲気中少なくとも
４００℃の温度で少なくとも５分間の間アニーリングし
た後に、第２の分極ヒステリシスループを明確に示し、
該第２の分極ヒステリシスループの分極は、該第１の分
極ヒステリシスループの分極の２０％以内であってもよ
い。
【００１７】前記集積回路デバイスは、不揮発性メモリ
デバイス、ＦｅＲＡＭ、ＤＲＡＭ、キャパシタ、焦電性
赤外線センサ、光ディスプレイ、光スイッチ、圧電トラ
ンスデューサおよび表面弾性波デバイスからなる群から
選択されてもよい。
【００１８】前記第２の金属電極は、イリジウム、タン
タルおよび酸素を含んでもよい。
【００１９】前記パッシベーション層のチタンドーピン
グ量は最大１５％であってもよい。
【００２０】本発明によるパッシベーション層を有する
強誘電体構造を含む集積回路デバイスを製造する方法
は、堆積チャンバを提供する工程と、上部電極と下部電
極との間に位置する強誘電体材料を含む強誘電体構造を
該堆積チャンバに提供する工程と、該堆積チャンバにア
ルミニウムとチタンとを提供する工程と、該アルミニウ
ムおよび該チタンをスパッタリングして、該上部電極上
にチタンドープトアルミニウム酸化物パッシベーション
層を形成する工程とを包含し、これにより上記目的を達
成する。
【００２１】前記アルミニウムおよびチタンを提供する
工程は、アルミニウムターゲットおよびチタンターゲッ
トを提供して、それぞれに１０Ｗ〜８００Ｗの範囲の出
力を供給する工程を包含し、該アルミニウムターゲット
への出力と該チタンターゲットへの出力との比は、１
０：１〜３：１の範囲であってもよい。
【００２２】前記チタンドープトアルミニウム酸化物パ
ッシベーション層は、１％〜３０％の範囲のチタン原子
パーセンテージを含んでもよい。
【００２３】前記堆積チャンバは、前記強誘電体構造上
に堆積する開位置と、前記アルミニウムおよびチタンを
スパッタリングする閉位置との間で可動なシャッターを
さらに含み、前記アルミニウムおよびチタンをスパッタ
リングする工程は、該シャッターが該閉位置にある状態
で、アルゴンを含む雰囲気中で３０秒〜１０分間の間、
該アルミニウムおよび該チタンをスパッタリングする工
程を包含してもよい。
【００２４】アルゴンと酸素との比が１０／１〜１０／
１０の範囲で、該アルゴンおよび該酸素を前記堆積チャ
ンバに提供する工程をさらに包含し、前記アルミニウム
およびチタンを提供する工程は、前記シャッターが前記
開位置にある状態で、１０秒〜５分間の間、該アルミニ
ウムおよび該チタンをスパッタリングして、前記パッシ
ベーション層を前記強誘電体構造上に堆積する工程を包
含してもよい。
【００２５】前記方法は、アルゴンと酸素との比が１０
／８〜１０／２０の範囲で、該アルゴンおよび該酸素を
前記堆積チャンバに提供する工程と、前記シャッターを
前記開位置にある状態にする工程と、１分〜３０分の間
前記アルミニウムおよび前記チタンに出力を供給する工
程とをさらに包含してもよい。
【００２６】前記方法は、前記アルゴンと前記酸素との
比が１０／１〜１０／１０の範囲となるように前記堆積
チャンバへの酸素の供給を低減する工程と、前記シャッ
ターを前記閉位置へと動かす工程と、前記酸素の供給を
なくす工程と、アルゴン雰囲気中３０秒〜１０分の範囲
の間、前記アルミニウムおよび前記チタンをスパッタリ
ングし続ける工程とをさらに包含してもよい。
【００２７】前記形成されたチタンドープトアルミニウ
ム酸化物パッシベーション層は、５０〜５００オングス
トロームの厚さを有してもよい。
【００２８】前記パッシベーション層が所望の厚さに達
するまで、前記アルゴンと酸素との比が１０／１〜１０
／１０の範囲で、アルゴンおよび酸素を堆積チャンバに
提供する工程と、前記パッシベーション層を強誘電体構
造上に堆積する工程と、前記アルゴンと酸素との比が１
０／８〜１０／２０の範囲で、該アルゴンおよび該酸素
を堆積チャンバに提供する工程と、前記シャッターを開
位置にある状態にする工程と、前記アルミニウムおよび
チタンに出力を供給する工程と、前記酸素の供給を低減
する工程と、前記シャッターを閉位置へと動かす工程
と、前記酸素の供給をなくす工程と、前記アルミニウム
および前記チタンをスパッタリングし続ける工程とを繰
り返す工程をさらに包含してもよい。
【００２９】前記アルミニウムおよび前記チタンは、１
〜３０％の範囲のチタン組成を有するアルミニウムチタ
ン合金から製造された単一ターゲットを含み、前記アル
ミニウムおよびチタンをスパッタリングする工程は、酸
素雰囲気中で該単一ターゲットをＤＣスパッタリングす
る工程を包含してもよい。
【００３０】前記アルミニウムおよび前記チタンは、ア
ルミニウムチタン酸素合金から製造された単一ターゲッ
トを含み、前記アルミニウムおよびチタンをスパッタリ
ングする工程は、アルゴンおよび酸素雰囲気中で該単一
ターゲットをＲＦスパッタリングする工程を包含し、該
アルゴンと該酸素とのアルゴン／酸素比は、１／１０〜
１０／１の範囲であってもよい。
【００３１】前記アルゴンと酸素との比が１０／１〜１
０／１０の範囲で、アルゴンおよび酸素を堆積チャンバ
に提供する工程と、前記パッシベーション層を強誘電体
構造上に堆積する工程とが、１ｍＴｏｒｒ〜２０ｍＴｏ
ｒｒの範囲の圧力で行われてもよい。
【００３２】前記アルゴンと酸素との比が１０／８〜１
０／２０の範囲で、該アルゴンおよび該酸素を堆積チャ
ンバに提供する工程と、前記シャッターを開位置にある
状態にする工程と、前記アルミニウムおよびチタンに出
力を供給する工程とが、１ｍＴｏｒｒ〜２０ｍＴｏｒｒ
の範囲の圧力で行われてもよい。
【００３３】前記酸素の供給を低減する工程と、前記シ
ャッターを閉位置へと動かす工程と、前記酸素の供給を
なくす工程と、前記アルミニウムおよび前記チタンをス
パッタリングし続ける工程とが、１ｍＴｏｒｒ〜２０ｍ
Ｔｏｒｒの範囲の圧力で行われてもよい。
【００３４】酸素雰囲気中４００〜８００℃の範囲の温
度で１０秒〜１時間の範囲の間、前記チタンドープトア
ルミニウム酸化物パッシベーション層をアニーリングす
る工程をさらに包含してもよい。
【００３５】本発明によるチタンドープトアルミニウム
酸化物パッシベーション層を有する強誘電体構造含む集
積回路デバイスは、前記方法によって製造され、これに
より上記目的を達成する。
【００３６】本発明は、不揮発性メモリデバイス、ＤＲ
ＡＭ、キャパシタ、焦電性赤外線センサ、光ディスプレ
イ、光スイッチ、圧電トランスデューサおよび表面弾性
波デバイスに用いることが可能なパッシベーション材料
を含む。より詳細には、本発明は、強誘電体材料を被覆
するための、チタンドープトアルミニウム酸化物層およ
びその製造方法を含み、さらに詳細には、強誘電体材料
を被膜するための、応力が小さくかつパッシベーション
特性が改善されており、なおかつ堆積しやすく酸化され
やすいチタンドープトアルミニウム酸化物層に関する。
【００３７】１実施形態において、本発明は、第１の金
属電極と第２の金属電極との間に位置する強誘電体材料
と、上記第１の電極上に位置するパッシベーション層と
を含む。上記パッシベーション層は、チタンドープトア
ルミニウム酸化物を含む。本発明はまた、パッシベーシ
ョン層を有する強誘電体構造を含む集積回路デバイスを
製造する方法を含む。上記方法は、堆積チャンバを提供
する工程と、上部電極と下部電極との間に位置する強誘
電体材料を含む強誘電体構造を上記堆積チャンバに提供
する工程と、上記堆積チャンバにアルミニウムターゲッ
トとチタンターゲットとを提供する工程と、上記アルミ
ニウムターゲットと上記チタンターゲットとをスパッタ
リングして、上記上部電極上にチタンドープトアルミニ
ウム酸化物パッシベーション層を形成する工程とを包含
する。
【００３８】
【発明の実施の形態】次に図面を参照する。図１は、金
属／強誘電体／金属（ＭＦＭ）構造１４上にＡｌＯxパ
ッシベーション層１２（すなわち、Ａｌ2Ｏ3）を有する
キャパシタを含むダメージを受けた従来技術のデバイス
１０の写真を示す。図１は、Ａｌ2Ｏ3層を有するＰｔ／
ＳＢＴ／Ｉｒ−Ｔａ−Ｏキャパシタの完全な状態を示
す。Ａｌ 2Ｏ3層は、３２５Åであり、上記キャパシタを
５００℃で３０分間酸素アニーリングし、その後４００
℃で５分間形成ガスアニーリングした。ＭＦＭ構造は、
イリジウムタンタル酸素（Ｉｒ−Ｔａ−Ｏ）下部電極
と、この下部電極上にストロンチウムビスマスタンタレ
ート（ＳＢＴまたはＳｒＢｉ2Ｔａ2Ｏ9）強誘電体材料
と、この強誘電体材料上にプラチナ（Ｐｔ）上部電極と
を含む。ＡｌＯxパッシベーション層は、Ｏ2雰囲気また
は大気中でアルミニウムをスパッタリングによって堆積
し、その後、酸素雰囲気中５００℃で３０分間、その構
造に高速熱処理（ＲＴＰ）を施した。次に、この構造に
形成ガス雰囲気中４００℃で５分間、形成ガスアニーリ
ングを施した。形成ガスは、通常、窒素と水素とを含
む。ガス組成は、水素が３％〜５％の範囲で存在し、基
本的に残りは窒素である。しかしながら、形成ガス中に
存在する水素は、１％〜１５％の範囲内であればよい。
形成ガス雰囲気の圧力は、数ｍＴｏｒｒ〜７６Ｔｏｒ
ｒ、またはそれ以上のどこでもよい。形成されたＡｌＯ
x層は、約３２５オングストローム（３２５Å）の厚さ
を有する。ＭＦＭ構造上に形成されたパッシベーション
層は、アニーリングプロセスによる水素ダメージを示
す。特に、アニーリング工程中に、上部電極の大部分が
強誘電体層から剥離し、キャパシタがショートした。従
って、ＡｌＯxパッシベーション層は、実際のデバイス
での使用には不向きである。
【００３９】図２は、金属／強誘電体／金属（ＭＦＭ）
構造２０上にＴｉＯ2パッシベーション層１８を有する
キャパシタを含むダメージを受けた従来技術のデバイス
１６の写真を示す。図２は、ＴｉＯ2パッシベーション
層を有するＰｔ／ＳＢＴ／Ｉｒ−Ｔａ−Ｏキャパシタの
完全な状態を示す。ＴｉＯ2パッシベーション層の厚さ
は８００Åであり、上記キャパシタを５００℃で３０分
間酸素アニーリングした。ＭＦＭ構造２０は、イリジウ
ムタンタル酸素下部電極と、この下部電極上にストロン
チウムビスマスタンタレート（ＳＢＴまたはＳｒＢｉ2
Ｔａ2Ｏ9）強誘電体材料と、この強誘電体材料上にプラ
チナ上部電極とを含む。酸素雰囲気中でチタンターゲッ
トを反応性スパッタリングすることによって、ＴｉＯ2
パッシベーション層を堆積した。堆積されたＴｉＯ2層
の厚さは、約８００オングストロームである。次いで、
酸素雰囲気中５００℃で３０分間、この構造にアニーリ
ングプロセスを施した。ＴｉＯ2パッシベーション層を
有する構造は、図１のＡｌＯxパッシベーション層を有
する構造よりもさらに大きな応力を受けていることを示
した。アニーリング工程後、構造２０の上部電極の大部
分が強誘電体材料から剥離していることが分かる。従っ
て、ＴｉＯ2パッシベーション層は、実際のデバイスに
使用するには不向きである。
【００４０】図３は、本発明のチタンドープトアルミニ
ウム酸化物パッシベーション層２４を有するダメージの
ないＭＦＭ構造２２の写真である。図３は、２２６Åの
Ａｌ−ＴｉーＯを有するＰｔ／ＳＢＴ／Ｉｒ−Ｔａ−Ｏ
キャパシタの完全な状態を示す。上記キャパシタを５０
０℃で３０分間Ｏ2アニーリングし、その後４００℃Ｐ
で５分間形成ガスアニーリングした。ＭＦＭ構造２２
は、イリジウムタンタル酸素下部電極と、この下部電極
上にストロンチウムビスマスタンタレート（ＳＢＴまた
はＳｒＢｉ2Ｔａ2Ｏ9）強誘電体材料と、この強誘電体
材料上にプラチナ上部電極とを含む。Ｏ2雰囲気中でチ
タンターゲットとアルミニウムターゲットとを同時スパ
ッタリングすることによって、チタンドープトアルミニ
ウム酸化物（Ａｌ−Ｔｉ−Ｏ）パッシベーション層２４
を堆積し、次にｉｎ−ｓｉｔｕプラズマ処理した。これ
らの詳細を以下に示す。膜を酸素雰囲気中５００℃で３
０分間アニーリングした。本明細書中において、「酸素
雰囲気」とは酸素リッチな雰囲気を意味する。酸素雰囲
気は、２０％以上の酸素含有量を有する雰囲気を含み得
る。５０％以上の酸素含有量が好ましく、９９％以上の
酸素含有量が理想的である。次に、形成ガス雰囲気中４
００℃で５分間アニーリング工程を行い、デバイスをテ
ストした。ＭＦＭ上に形成されたＡｌ−Ｔｉ−Ｏパッシ
ベーション層は、約２２６オングストローム（２２６
Å）の厚さを有する。パッシベーション層は、アニーリ
ングプロセスによる水素ダメージを示さない。特に、ア
ニーリング工程中に、上部電極は強誘電体層から剥離せ
ず、キャパシタはショートしなかった。従って、本発明
のＡｌ−Ｔｉ−Ｏパッシベーション層は、実際のデバイ
スでの使用に向いている。
【００４１】図４は、図３のＭＦＭ構造のヒステリシス
ループである。図４は、（５００℃で酸素アニーリング
した）Ａｌ−Ｔｉ−Ｏを有するＰｔ／ＳＢＴ／Ｉｒ−Ｔ
ａ−Ｏキャパシタの、４００℃で５分間の形成ガスアニ
ーリング前後のヒステリシスループを示す。ヒステリシ
スループ２６は、図３のＭＦＭデバイスのアニーリング
前の分極対電圧を示す。ヒステリシスループ２８は、金
属−強誘電体−金属（ＭＦＭ）構造を４００℃で５分間
形成ガスアニーリングした後の、図３のＭＦＭ構造２２
の残留分極（Ｐｒ）を示す。ＭＦＭ構造は、良好な完全
性を維持していることを示し、その残留分極は、アニー
リング工程後もほぼ同じ残留分極を維持している。特に
形成ガスアニーリング後のＭＦＭ構造の残留分極は、ア
ニーリング工程前のＭＦＭ構造の残留分極の２０％以内
である。従って、本発明のＴｉ−Ｏ−Ａｌパッシベーシ
ョン層は、図１および２に示される従来技術のパッシベ
ーション層に比べて改善されており、実際のワーキング
デバイスで使用することが可能である。
【００４２】図５は、チタンドープトアルミニウム酸化
物パッシベーション層３２を有する１つのトランジスタ
３０の写真である。Ｏ2雰囲気中でチタンターゲットと
アルミニウムターゲットとを同時スパッタリングし、そ
の後、酸素雰囲気中５００℃で３０分間アニーリングす
ることによって、パッシベーション層を形成した。製造
工程は、中間誘電体層（ＩＬＤ）の堆積と、コンタクト
エッチと、メタライゼーションと、形成ガス雰囲気中４
００℃で５分間の最終アニーリング後にこの構造をテス
トする工程とを包含する。形成されたＡｌ−Ｔｉ−Ｏ層
は、約３５０オングストローム（３５０Å）の厚さを有
する。ＳＢＴ単一トランジスタのＭＦＭ構造は、アニー
リングプロセスによる水素ダメージを示さない。特に、
アニーリング工程中、上部電極は強誘電体層から剥離せ
ず、キャパシタはショートしなかった。従って、Ａｌ−
Ｔｉ−Ｏパッシベーション層の単一トランジスタの実行
は満足の行く結果であった。
【００４３】図６は、それぞれメタライゼーション後お
よびアニーリング工程後の図５のＭＦＭ構造のヒステリ
シスループである。図６のヒステリシスループは、１つ
のトランジスタに埋め込まれたＳＢＴ膜のヒステリシス
ループである。特に、ループ３４は、メタライゼーショ
ン工程後かつ形成ガスアニーリング前の１つのトランジ
スタに埋め込まれたＳＢＴ膜のヒステリシスループであ
る。ループ３６は、形成ガス雰囲気中４００℃で５分間
の形成ガスアニーリング工程後の、１つのトランジスタ
に埋め込まれたＳＢＴ膜のヒステリシスループである。
グラフに示されるように、アニーリング工程後のトラン
ジスタのヒステリシスループ３６の残留分極は、実質的
に変化せず、ヒステリシスループ３４の残留分極の２０
％である。
【００４４】図７は、チタンドープトアルミニウム酸化
物パッシベーション層を有さない１つのトランジスタ３
８の写真である。写真から分かるように、チタンドープ
トアルミニウム酸化物パッシベーション層を有さないト
ランジスタは、不良であった。従って、不良のトランジ
スタではヒステリシスループは見られない。
【００４５】図８は、純アルゴン中でスパッタリングさ
れ、異なるアニーリング条件でアニーリングされた、チ
タンドープトアルミニウム酸化物パッシベーション層の
Ｘ線回折スペクトルのグラフである。図中、ｘ軸は角度
（２×θ）を表し、ｙ軸はカウント／秒を表す。特に、
（好ましくは、１５％以下のチタンドーピング量を含
む）Ｔｉ−Ａｌ−Ｏパッシベーション層を純アルゴン中
で堆積した。これらの条件下で堆積され、３つのアニー
リング条件でアニーリングしたパッシベーション層を示
す。それぞれ、５００℃で３０分間アニーリングしたパ
ッシベーション層（線４０）、５００℃で１５分間アニ
ーリングしたパッシベーション層（線４２）および堆積
したままのパッシベーション層（線４４）である。アニ
ーリング工程は、酸素雰囲気中ですべて酸化させるため
に行われた。純アルゴン中で堆積された、チタンを少量
ドーピングした金属アルミニウムは、非常に酸化されに
くいことがグラフから分かる。
【００４６】図９は、アルゴンと酸素との混合気体中で
スパッタリングされ、異なるアニーリング条件でアニー
リングされた、チタンドープトアルミニウム酸化物パッ
シベーション層のＸ線回折スペクトルのグラフである。
特に、（１５％のチタンドーピング量を含む）Ｔｉ−Ａ
ｌ−Ｏパッシベーション層を、アルゴン／酸素混合気体
（Ａｒ／Ｏ2＝５ｍｔｏｒｒ／１〜４ｍｔｏｒｒの分
圧）中で堆積した。次に、この構造を酸素雰囲気中で完
全に酸化するためにさらにアニーリングした。これらの
条件下で堆積され、３つのアニーリング条件でアニーリ
ングしたパッシベーション層を示す。それぞれ、５００
℃で３０分間のパッシベーション層（線４６）、５００
℃で１５分間のパッシベーション層（線４８）および堆
積したままのパッシベーション層（線５０）である。Ａ
ｌ／Ｏ2＝５ｍｔｏｒｒ／１〜４ｍｔｏｒｒで反応性ス
パッタリングされた、チタンを少量ドーピングした金属
アルミニウムは、ドーピング量に関わらずアルミニウム
酸化物に比べてはるかに酸化されやすいことが分かる。
【００４７】また、高酸素分圧（Ａｒ／Ｏ2＝５ｍｔｏ
ｒｒ／４〜１０ｍｔｏｒｒ）で堆積された、チタンを少
量ドーピングした反応性スパッタリングによるアルミニ
ウムに基づく酸化物は、堆積速度が極めて遅いことも分
かった。この現象は、堆積の極めて初期の時点でのみ堆
積が起こるので、ターゲットの表面は酸化され、ターゲ
ットの表面が酸化した後は堆積が止まることで説明がつ
く。従って、すでに堆積された酸化物膜のプラズマ処理
における利点として、この現象を用いることができる。
特に、ターゲットに設けられたシャッターは、ターゲッ
トそのものをスパッタリングするように最初閉じてい
る。次に、シャッターはウェハをスパッタリングするよ
うに開く。その後シャッターは開いたままの状態を維持
し、酸素圧力を増加して、酸素プラズマを発生し続け
る。すなわち、酸素分圧が高い場合には、パッシベーシ
ョン膜の堆積は基本的に止まるが、酸素プラズマは発生
し続ける。シャッターが開いた状態で、酸素プラズマが
すでに堆積されたチタンドープトアルミニウム酸化物の
表面に到達し、膜をさらに酸化することができる。
【００４８】図１０は、本発明の方法のフローチャート
である。この方法は、酸素環境中でアルミニウムターゲ
ットとチタンターゲットとを同時スパッタリングし、続
いてｉｎ−ｓｉｔｕプラズマ処理し、最終アニーリング
する工程を包含する。同時スパッタリング工程は、チタ
ンドープトアルミニウム酸化物膜が所望の厚さになるま
で複数回繰り返され得る。次に特定の方法工程を参照す
る。工程６０は、４インチのアルミニウムターゲットと
チタンターゲットとを提供する工程を包含する。当然の
ことながら、他のサイズのターゲットを提供してもよ
い。４インチターゲットへのスパッタリング出力は、１
０Ｗ〜８００Ｗの範囲であり得る。Ａｌ−Ｔｉ−Ｏ膜中
に１％〜３０％のＴｉ原子パーセントを得るためには、
ＡｌターゲットおよびＴｉターゲットへの出力比は、好
ましくは約１０：１〜３：１である。工程６２は、シャ
ッターが閉じた状態で、アルゴン環境中３０秒〜１０分
間、Ｐｔ／ＳＢＴ／Ｉｒ−Ｔａ−Ｏ構造のようなＭＦＭ
デバイスの表面をスパッタリングする工程を包含する。
工程６４は、酸素ガスの供給を開始する工程を包含す
る。アルゴン／酸素比は、１０／１〜１０／１０の間で
ある。工程６６は、ＡｌターゲットおよびＴｉターゲッ
ト上のシャッターを開け、次に１０秒〜５分間の間それ
らターゲットをスパッタリングする工程を包含する。工
程６８は、Ａｒ／Ｏ2比が約１０／８〜１０／２０の間
となるように、酸素分圧を増加させる工程を包含する。
シャッターが開いた状態で、両方のターゲットへの出力
が維持される。プロセスのこの段階で、堆積速度は極め
て遅く、生成されたＯ2プラズマが、すでにスパッタリ
ングされたチタンドープトアルミニウム酸化物膜を酸化
させる。工程７０は、酸素分圧を１０／１〜１０／１０
まで減少し、シャッターを閉じ、酸素供給源を閉じる工
程を包含する。工程７２は、アルゴン雰囲気中でさらに
３０秒〜１０分間の間、ＴｉターゲットおよびＡｌター
ゲットの表面をスパッタリングする工程を包含する。工
程７４は、堆積されたチタンドープトアルミニウム酸化
物膜（ＴｉドープＡｌ2Ｏ3）の厚さが十分であるかどう
かを判定する工程を包含する。工程６２〜７２を含む各
サイクルの膜厚は、約５０〜５００オングストロームで
あり、この膜厚はスパッタリング出力およびスパッタリ
ング時間に依存する。厚さが不十分であれば、工程６４
〜７２を繰り返す。厚さが十分であれば、工程６４〜７
２を繰り返すことなくこの方法は先に進む。これら工程
は、好ましくは、パッシベーション層の厚さが約２００
〜５００オングストロームの範囲またはそれ以上になる
まで繰り返される。工程７６は、酸素雰囲気中４００〜
８００℃の範囲の温度で約１０秒〜１時間の間、Ｔｉド
ープＡｌ2Ｏ3層をアニーリングし、この膜を完全に酸化
する工程を包含する。
【００４９】上述の方法工程によって、チタンドープト
アルミニウム酸化物からなるパッシベーション層は、純
粋なアルミニウム酸化物膜と比較して応力が低減してい
る。チタンドープトアルミニウム酸化物はまた、純粋な
アルミニウム酸化物膜に比べて酸化されやすい。本発明
のパッシベーション層によって、Ｐｂ5Ｇｅ3Ｏ11（ＰＧ
Ｏ）等の低融点強誘電体材料を被覆することができる。
なぜなら、このような構造の堆積は、６００℃未満の温
度またはＰＧＯ構造が分解する温度で行う必要があるか
らである。
【００５０】堆積チャンバ内でのチタンドープトアルミ
ニウム酸化物のプラズマ処理は、チャンバ内の酸素分圧
を増加することによって簡単に行われる。プロセスのこ
の段階で、ターゲットの表面は酸化され、その結果堆積
速度が極めて遅くなる。しかしながら、生成された酸素
プラズマは、すでに堆積された膜を酸化し続ける。プラ
ズマ処理後、ターゲットをアルゴンでスパッタリングす
ることによって、酸化された表面を洗浄して除去するこ
とができる。次いでこの方法は、堆積プロセスの次の層
へと続き得る。
【００５１】複数回堆積し、プラズマ処理する上述の方
法はまた、ＴｉＯ2、Ａｌ2Ｏ3、ＺｒＯ2、ＨｆＯ2、Ｔ
ａ2Ｏ5およびこれらの化合物のドーピングされた酸化物
等の他の酸化物の堆積にも用いることができる。チタン
ドープトアルミニウム酸化物はまた、ＥＣＲスパッタリ
ング、ＤＣマグネトロンスパッタリング、ＲＦスパッタ
リング、電子ビーム蒸着等の物理的気相成長法、および
化学的気相成長法（ＣＶＤ）、金属有機化学的気相成長
法（ＭＯＣＶＤ）および原子層化学的気相成長法（ＡＬ
ＣＶＤ）によって堆積され得る。
【００５２】このように、不揮発性メモリデバイス、Ｄ
ＲＡＭ、キャパシタ、焦電性赤外線センサ、光ディスプ
レイ、光スイッチ、圧電トランスデューサおよび表面弾
性波デバイスに用いることが可能なパッシベーション材
料を開示してきた。さらに、強誘電体材料を被覆するた
めのチタンドープトアルミニウム酸化物層およびこの製
造方法、より詳細には、強誘電体材料を被覆するため
の、形成ガスアニーリング後に応力が低減しかつパッシ
ベーション特性が向上し、なおかつ堆積しやすく酸化さ
れやすいチタンドープトアルミニウム酸化物層を開示し
てきた。好ましい構造およびデバイスの製造方法を開示
したが、上掲の特許請求の範囲に規定される本発明の範
囲から逸脱することなく、さらなる改変および変更を為
し得ることが理解されるべきである。
【００５３】
【発明の効果】本発明によるパッシベーション層は、Ｐ
ｔ／ＳＢＴ／Ｉｒ−Ｔａ−Ｏデバイス等の強誘電体材料
を被覆するためのチタンドープトアルミニウム酸化物層
を含む。本発明による強誘電体材料を被覆するためのチ
タンドープトアルミニウム酸化物層は、応力が低減しか
つパッシベーション特性が改善されており、なおかつ堆
積しやすくかつ酸化されやすい。また、本発明によるＭ
ＦＭ構造におけるパッシベーション層は、形成ガス雰囲
気中での上記デバイスのアニーリング時に生じる絶縁破
壊および剥離に対する耐性がある。
【図面の簡単な説明】
【図１】図１は、形成ガスアニーリング後のＡｌ2Ｏ3パ
ッシベーション層を有するダメージを受けた従来技術の
ＭＦＭ構造の写真である。
【図２】図２は、酸素雰囲気中でアニーリングした後の
ＴｉＯ2パッシベーション層を有するダメージを受けた
従来技術のＭＦＭ構造の写真である。
【図３】図３は、形成ガスアニーリング後の本発明のチ
タンドープトアルミニウム酸化物パッシベーション層を
有するダメージのないＭＦＭ構造の写真である。
【図４】図４は、図３のＭＦＭ構造のヒステリシスルー
プである。
【図５】図５は、形成ガスアニーリング後のチタンドー
プトアルミニウム酸化物パッシベーション層を有する１
つのトランジスタの写真である。
【図６】図６は、図５のＭＦＭ構造のヒステリシスルー
プである。
【図７】図７は、形成ガスアニーリング後のチタンドー
プトアルミニウム酸化物パッシベーション層を有さない
１つのトランジスタの写真である。
【図８】図８は、純アルゴン中でスパッタリングされ、
異なる条件でアニーリングされた、チタンドープトアル
ミニウム酸化物パッシベーション層のＸ線回折スペクト
ルのグラフである。
【図９】図９は、アルゴンと酸素との混合気体中でスパ
ッタリングされ、異なる条件でアニーリングされた、チ
タンドープトアルミニウム酸化物パッシベーション層の
Ｘ線回折スペクトルのグラフである。
【図１０】図１０は、本発明の方法のフローチャートで
ある。
【符号の説明】
２２ ＭＦＭ構造 ２４、３２ チタンドープトアルミニウム酸化物パッシ
ベーション層 ３０ トランジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/105 Ｈ０１Ｌ 27/10 ６５１ 27/108 41/08 Ｃ 37/02 41/22 Ｚ 41/09 29/78 ３７１ 41/22 // Ｈ０１Ｌ 21/8247 29/788 29/792 (72)発明者 シェン テン スー アメリカ合衆国 ワシントン 98607， ケイマス， エヌダブリュー トラウト コート 2216 (72)発明者 ホン イン アメリカ合衆国 カリフォルニア 95133, サン ノゼ， チェスタートン サーク ル 1716 Ｆターム(参考） 2H079 DA27 EA22 5F038 AC05 AC16 EZ14 EZ20 5F058 BA20 BB05 BC03 BF14 BH03 BJ03 5F083 FR01 FR05 GA25 JA17 JA38 JA42 JA56 PR18 PR22 PR33 5F101 BA62 BD41 BH01

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 第１の金属電極と第２の金属電極との間
    に位置する強誘電体材料と、 該第１の金属電極上に位置する、チタンドープトアルミ
    ニウム酸化物を含むパッシベーション層とを備える集積
    回路デバイス。
  2. 【請求項２】 前記パッシベーション層は少なくとも２
    ００オングストロームの厚さを有する、請求項１に記載
    のデバイス。
  3. 【請求項３】 前記第１の金属電極はプラチナを含む、
    請求項１に記載のデバイス。
  4. 【請求項４】 前記強誘電体材料はＳＢＴを含む、請求
    項１に記載のデバイス。
  5. 【請求項５】 前記パッシベーション層は、酸素雰囲気
    中３００℃を越える温度で少なくとも１分間アニーリン
    グをした後に、前記第１の金属電極に固着する、請求項
    １に記載のデバイス。
  6. 【請求項６】 前記パッシベーション層は、形成ガス雰
    囲気中少なくとも４００℃の温度で少なくとも５分間ア
    ニーリングをした後に、前記第１の金属電極に固着す
    る、請求項１に記載のデバイス。
  7. 【請求項７】 金属電極−強誘電体−金属電極構造は、
    形成ガス雰囲気中少なくとも４００℃の温度で少なくと
    も５分間の間アニーリングする前に、第１の分極ヒステ
    リシスループを明確に示し、形成ガス雰囲気中少なくと
    も４００℃の温度で少なくとも５分間の間アニーリング
    した後に、第２の分極ヒステリシスループを明確に示
    し、該第２の分極ヒステリシスループの分極は、該第１
    の分極ヒステリシスループの分極の２０％以内である、
    請求項６に記載のデバイス。
  8. 【請求項８】 前記集積回路デバイスは、不揮発性メモ
    リデバイス、ＦｅＲＡＭ、ＤＲＡＭ、キャパシタ、焦電
    性赤外線センサ、光ディスプレイ、光スイッチ、圧電ト
    ランスデューサおよび表面弾性波デバイスからなる群か
    ら選択される、請求項１に記載のデバイス。
  9. 【請求項９】 前記第２の金属電極は、イリジウム、タ
    ンタルおよび酸素を含む、請求項１に記載のデバイス。
  10. 【請求項１０】 前記パッシベーション層のチタンドー
    ピング量は最大１５％である、請求項１に記載のデバイ
    ス。
  11. 【請求項１１】 パッシベーション層を有する強誘電体
    構造を含む集積回路デバイスを製造する方法であって、 堆積チャンバを提供する工程と、 上部電極と下部電極との間に位置する強誘電体材料を含
    む強誘電体構造を該堆積チャンバに提供する工程と、 該堆積チャンバにアルミニウムとチタンとを提供する工
    程と、 該アルミニウムおよび該チタンをスパッタリングして、
    該上部電極上にチタンドープトアルミニウム酸化物パッ
    シベーション層を形成する工程とを包含する、方法。
  12. 【請求項１２】 前記アルミニウムおよびチタンを提供
    する工程は、アルミニウムターゲットおよびチタンター
    ゲットを提供して、それぞれに１０Ｗ〜８００Ｗの範囲
    の出力を供給する工程を包含し、該アルミニウムターゲ
    ットへの出力と該チタンターゲットへの出力との比は、
    １０：１〜３：１の範囲である、請求項１１に記載の方
    法。
  13. 【請求項１３】 前記チタンドープトアルミニウム酸化
    物パッシベーション層は、１％〜３０％の範囲のチタン
    原子パーセンテージを含む、請求項１１に記載の方法。
  14. 【請求項１４】 前記堆積チャンバは、前記強誘電体構
    造上に堆積する開位置と、前記アルミニウムおよびチタ
    ンをスパッタリングする閉位置との間で可動なシャッタ
    ーをさらに含み、前記アルミニウムおよびチタンをスパ
    ッタリングする工程は、該シャッターが該閉位置にある
    状態で、アルゴンを含む雰囲気中で３０秒〜１０分間の
    間、該アルミニウムおよび該チタンをスパッタリングす
    る工程を包含する、請求項１１に記載の方法。
  15. 【請求項１５】 アルゴンと酸素との比が１０／１〜１
    ０／１０の範囲で、該アルゴンおよび該酸素を前記堆積
    チャンバに提供する工程をさらに包含し、前記アルミニ
    ウムおよびチタンを提供する工程は、前記シャッターが
    前記開位置にある状態で、１０秒〜５分間の間、該アル
    ミニウムおよび該チタンをスパッタリングして、前記パ
    ッシベーション層を前記強誘電体構造上に堆積する工程
    を包含する、請求項１４に記載の方法。
  16. 【請求項１６】 アルゴンと酸素との比が１０／８〜１
    ０／２０の範囲で、該アルゴンおよび該酸素を前記堆積
    チャンバに提供する工程と、 前記シャッターを前記開位置にある状態にする工程と、 １分〜３０分の間前記アルミニウムおよび前記チタンに
    出力を供給する工程とをさらに包含する、請求項１５に
    記載の方法。
  17. 【請求項１７】 前記アルゴンと前記酸素との比が１０
    ／１〜１０／１０の範囲となるように前記堆積チャンバ
    への酸素の供給を低減する工程と、 前記シャッターを前記閉位置へと動かす工程と、 前記酸素の供給をなくす工程と、 アルゴン雰囲気中３０秒〜１０分の範囲の間、前記アル
    ミニウムおよび前記チタンをスパッタリングし続ける工
    程とをさらに包含する、請求項１６に記載の方法。
  18. 【請求項１８】 前記形成されたチタンドープトアルミ
    ニウム酸化物パッシベーション層は、５０〜５００オン
    グストロームの厚さを有する、請求項１７に記載の方
    法。
  19. 【請求項１９】 前記パッシベーション層が所望の厚さ
    に達するまで、前記アルゴンと酸素との比が１０／１〜
    １０／１０の範囲で、アルゴンおよび酸素を堆積チャン
    バに提供する工程と、前記パッシベーション層を強誘電
    体構造上に堆積する工程と、前記アルゴンと酸素との比
    が１０／８〜１０／２０の範囲で、該アルゴンおよび該
    酸素を堆積チャンバに提供する工程と、前記シャッター
    を開位置にある状態にする工程と、前記アルミニウムお
    よびチタンに出力を供給する工程と、前記酸素の供給を
    低減する工程と、前記シャッターを閉位置へと動かす工
    程と、前記酸素の供給をなくす工程と、前記アルミニウ
    ムおよび前記チタンをスパッタリングし続ける工程とを
    繰り返す工程をさらに包含する、請求項１７に記載の方
    法。
  20. 【請求項２０】 前記アルミニウムおよび前記チタン
    は、１〜３０％の範囲のチタン組成を有するアルミニウ
    ムチタン合金から製造された単一ターゲットを含み、前
    記アルミニウムおよびチタンをスパッタリングする工程
    は、酸素雰囲気中で該単一ターゲットをＤＣスパッタリ
    ングする工程を包含する、請求項１５に記載の方法。
  21. 【請求項２１】 前記アルミニウムおよび前記チタン
    は、アルミニウムチタン酸素合金から製造された単一タ
    ーゲットを含み、前記アルミニウムおよびチタンをスパ
    ッタリングする工程は、アルゴンおよび酸素雰囲気中で
    該単一ターゲットをＲＦスパッタリングする工程を包含
    し、該アルゴンと該酸素とのアルゴン／酸素比は、１／
    １０〜１０／１の範囲である、請求項１５に記載の方
    法。
  22. 【請求項２２】 前記アルゴンと酸素との比が１０／１
    〜１０／１０の範囲で、アルゴンおよび酸素を堆積チャ
    ンバに提供する工程と、前記パッシベーション層を強誘
    電体構造上に堆積する工程とが、１ｍＴｏｒｒ〜２０ｍ
    Ｔｏｒｒの範囲の圧力で行われる、請求項１７に記載の
    方法。
  23. 【請求項２３】 前記アルゴンと酸素との比が１０／８
    〜１０／２０の範囲で、該アルゴンおよび該酸素を堆積
    チャンバに提供する工程と、前記シャッターを開位置に
    ある状態にする工程と、前記アルミニウムおよびチタン
    に出力を供給する工程とが、１ｍＴｏｒｒ〜２０ｍＴｏ
    ｒｒの範囲の圧力で行われる、請求項１７に記載の方
    法。
  24. 【請求項２４】 前記酸素の供給を低減する工程と、前
    記シャッターを閉位置へと動かす工程と、前記酸素の供
    給をなくす工程と、前記アルミニウムおよび前記チタン
    をスパッタリングし続ける工程とが、１ｍＴｏｒｒ〜２
    ０ｍＴｏｒｒの範囲の圧力で行われる、請求項１７に記
    載の方法。
  25. 【請求項２５】 酸素雰囲気中４００〜８００℃の範囲
    の温度で１０秒〜１時間の範囲の間、前記チタンドープ
    トアルミニウム酸化物パッシベーション層をアニーリン
    グする工程をさらに包含する、請求項１１に記載の方
    法。
  26. 【請求項２６】 チタンドープトアルミニウム酸化物パ
    ッシベーション層を有する強誘電体構造含む集積回路デ
    バイスであって、該集積回路デバイスは請求項１１に記
    載の方法によって製造される、デバイス。
JP2002081711A 2001-03-27 2002-03-22 強誘電体材料を被覆するための、チタンドープトアルミニウム酸化物を用いる方法およびそれを含むデバイス Pending JP2003045990A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/819,546 US6630702B2 (en) 2001-03-27 2001-03-27 Method of using titanium doped aluminum oxide for passivation of ferroelectric materials and devices including the same
US09/819,546 2001-03-27

Publications (1)

Publication Number Publication Date
JP2003045990A true JP2003045990A (ja) 2003-02-14

Family

ID=25228436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002081711A Pending JP2003045990A (ja) 2001-03-27 2002-03-22 強誘電体材料を被覆するための、チタンドープトアルミニウム酸化物を用いる方法およびそれを含むデバイス

Country Status (5)

Country Link
US (2) US6630702B2 (ja)
EP (1) EP1258911A3 (ja)
JP (1) JP2003045990A (ja)
KR (1) KR100706015B1 (ja)
TW (1) TWI223436B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270596A (ja) * 2007-04-23 2008-11-06 Toshiba Corp 強誘電体メモリおよび強誘電体メモリの製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727140B2 (en) * 2001-07-11 2004-04-27 Micron Technology, Inc. Capacitor with high dielectric constant materials and method of making
KR100467369B1 (ko) * 2002-05-18 2005-01-24 주식회사 하이닉스반도체 수소배리어막 및 그를 구비한 반도체장치의 제조 방법
US6933549B2 (en) * 2003-02-28 2005-08-23 Infineon Technologies Aktiengesellschaft Barrier material
US6921671B1 (en) * 2004-02-23 2005-07-26 Sharp Laboratories Of America, Inc. Buffer layers to enhance the C-axis growth of Bi4Ti3O12 thin film on high temperature iridium-composite electrode
CN100435350C (zh) * 2006-01-25 2008-11-19 南京大学 高介电系数栅电介质材料铝酸钛薄膜及其制备方法
TWI448431B (zh) * 2011-11-18 2014-08-11 Ind Tech Res Inst 光學鈍化薄膜及其製造方法以及太陽能電池
TWI761734B (zh) * 2019-11-26 2022-04-21 財團法人工業技術研究院 覆銅陶瓷基板
KR20210108736A (ko) * 2020-02-26 2021-09-03 삼성전자주식회사 커패시터, 이를 포함하는 반도체 장치. 및 커패시터 제조 방법
US11996462B2 (en) 2020-11-13 2024-05-28 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same
US11545506B2 (en) 2020-11-13 2023-01-03 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5529161A (en) * 1978-08-22 1980-03-01 Mitsubishi Electric Corp Glass for semiconductor passivation
JPH06145958A (ja) * 1992-11-12 1994-05-27 Tdk Corp 耐摩耗性保護膜
US5438023A (en) * 1994-03-11 1995-08-01 Ramtron International Corporation Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like
KR100216866B1 (ko) * 1996-05-22 1999-09-01 윤종용 누설전류를 방지하기 위한 강유전체 램 및 그 제조방법
JP2917916B2 (ja) * 1996-06-12 1999-07-12 日本電気株式会社 強誘電体を用いた半導体集積回路とその製造方法
US6153490A (en) * 1997-07-01 2000-11-28 Texas Instruments Incorporated Method for forming integrated circuit capacitor and memory
JP3098474B2 (ja) * 1997-10-31 2000-10-16 日本電気株式会社 半導体装置の製造方法
US6171970B1 (en) * 1998-01-27 2001-01-09 Texas Instruments Incorporated Method for forming high-density integrated circuit capacitors
US6509601B1 (en) * 1998-07-31 2003-01-21 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor protection layer and method for manufacturing the same
KR100282459B1 (ko) * 1998-10-13 2001-02-15 황철성 강유전성램 캐패시터의 제조방법
US6534809B2 (en) * 1999-12-22 2003-03-18 Agilent Technologies, Inc. Hardmask designs for dry etching FeRAM capacitor stacks

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270596A (ja) * 2007-04-23 2008-11-06 Toshiba Corp 強誘電体メモリおよび強誘電体メモリの製造方法

Also Published As

Publication number Publication date
KR100706015B1 (ko) 2007-04-11
US20020140011A1 (en) 2002-10-03
EP1258911A3 (en) 2007-02-21
US20040056276A1 (en) 2004-03-25
EP1258911A2 (en) 2002-11-20
KR20020075740A (ko) 2002-10-05
TWI223436B (en) 2004-11-01
US6759252B2 (en) 2004-07-06
US6630702B2 (en) 2003-10-07

Similar Documents

Publication Publication Date Title
KR100314489B1 (ko) 강유전체 커패시터의 간단한 제조방법
JP2974006B2 (ja) 酸素を使用して優先配向された白金薄膜を形成する方法と、その形成方法により製造された素子
US5973911A (en) Ferroelectric thin-film capacitor
US6399521B1 (en) Composite iridium barrier structure with oxidized refractory metal companion barrier and method for same
US6288420B1 (en) Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier
JP2877618B2 (ja) 強誘電体膜の形成方法
JP3209175B2 (ja) 薄膜キャパシタの製造方法
JPH10189881A (ja) 高温電極バリアを備えるキャパシタおよびその製造方法
KR19980070382A (ko) 질소를 사용하여 우선 배향성이 조절된 백금 박막을 형성하는방법 및 그 방법에 의해 형성된 백금 박막을 구비하는 전자소자
JP2003045990A (ja) 強誘電体材料を被覆するための、チタンドープトアルミニウム酸化物を用いる方法およびそれを含むデバイス
JP3942159B2 (ja) 強誘電体デバイスおよびその製造方法
US6236113B1 (en) Iridium composite barrier structure and method for same
JPH07263570A (ja) 誘電体装置の製造方法
JPH08213560A (ja) 強誘電体キャパシタ及びその製造方法
JP4586956B2 (ja) 電極膜の製造方法
JPH05251351A (ja) 強誘電体薄膜の形成方法
US6998661B2 (en) Integrated circuit structure including electrodes with PGO ferroelectric thin film thereon
US6921671B1 (en) Buffer layers to enhance the C-axis growth of Bi4Ti3O12 thin film on high temperature iridium-composite electrode
US7101720B2 (en) Mixed noble metal/noble metal oxide bottom electrode for enhanced PGO c-axis nucleation and growth
JP3681196B2 (ja) 強誘電体薄膜の製造方法
JP2002158189A (ja) 導電体薄膜の堆積法
KR100490174B1 (ko) Pzt박막의 강유전 특성이 향상된 반도체 소자와 그 제조방법
JPH09302470A6 (ja) 導電膜の形成方法および金属酸化膜の形成方法
JPH11340427A (ja) 強誘導体不揮発性メモリ及びその製造方法
JP2004079691A (ja) Ｂｌｔ強誘電体薄膜キャパシタ及びその作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080326