KR20020075740A - 강유전체 재료의 패시베이션을 위해 티타늄이 도핑된 산화알루미늄을 이용하는 방법 및 이를 구비하는 장치 - Google Patents

강유전체 재료의 패시베이션을 위해 티타늄이 도핑된 산화알루미늄을 이용하는 방법 및 이를 구비하는 장치 Download PDF

Info

Publication number
KR20020075740A
KR20020075740A KR1020020016747A KR20020016747A KR20020075740A KR 20020075740 A KR20020075740 A KR 20020075740A KR 1020020016747 A KR1020020016747 A KR 1020020016747A KR 20020016747 A KR20020016747 A KR 20020016747A KR 20020075740 A KR20020075740 A KR 20020075740A
Authority
KR
South Korea
Prior art keywords
titanium
oxygen
aluminum
passivation layer
argon
Prior art date
Application number
KR1020020016747A
Other languages
English (en)
Other versions
KR100706015B1 (ko
Inventor
장펭얀
수셍텡
잉홍
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20020075740A publication Critical patent/KR20020075740A/ko
Application granted granted Critical
Publication of KR100706015B1 publication Critical patent/KR100706015B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H01L21/3162—Deposition of Al2O3 on a silicon body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H10N30/883—Additional insulation means preventing electrical, physical or chemical damage, e.g. protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

패시베이션층은 Pt/SBt/Ir-Ta-O 장치 등의 강유전체 재료의 패시베이션을 위한 티타늄 도핑된 산화 알루미늄 층을 포함한다. 강유전체 재료를 패시베이션을 위한 티타늄 도핑된 산화 알루미늄 층은 스트레스가 감소하고 패시베이션 특성이 향상되며, 증착 및 산화가 쉽다. MFM 구조체에서 패시베이션층은 공정 가스 분위기에서 장치를 어닐링 하는 동안 파손 및 박리를 견디게 한다.

Description

강유전체 재료의 패시베이션을 위해 티타늄이 도핑된 산화 알루미늄을 이용하는 방법 및 이를 구비하는 장치{METHOD OF USING TITANIUM DOPED ALUMINUM OXIDE FOR PASSIVATION OF FERROELECTRIC MATERIALS AND DEVICES INCLUDING THE SAME}
본 발명은 강유전체 재료의 패시베이션용으로 티타늄이 도핑된 산화 알루미늄을 이용하는 방법과 이를 구비하는 장치에 관한 것으로, 구체적으로는, FeRAM 및 DRAM 이용에서 강유전체 재료의 패시베이션용으로 티타늄이 도핑된 산화 알루미늄을 이용하는 방법과 이를 구비하는 장치에 관한 것이다.
강유전체 랜덤 엑세스 메모리 (FeRAM)는 다이내믹 랜덤 엑세스 메모리 (DRAM)과 같은 엑세스 (access) 및 재기록 (rewrite) 속도를 갖고, 부가적으로 비휘발성의 특성을 갖고 있기 때문에 유망한 장치이다. FeRAM의 저 전력 동작은 플래시 메모리 (Flash memory)에 사용되는 경우 큰 이점이 있다. 따라서,FeRAM 구조는, 이들 장치가 실제 동작 장치로 성공적으로 집적화 될 수 있다면, 미래에 널리 사용될 수 있다.
그러나, 강유전체 재료를 실제 장치로 집적화하는 시도는 많은 어려운점이 있었다. 특히, 강유전체 재료를 FeRAM 및 DRAM 장치로 집적화하는 경우, 강유전체 재료를 분극화하기 위해, 통상 하부전극과 상부전극사이에 샌드위칭 되어 있다. 따라서, 강유전체 재료의 패시베이션은 통상 금속/강유전체/금속 (MFM) 구조체의 패시베이션을 요구한다. 커패시터 등의 강유전체 재료 계의 장치에서는 상부 및 하부전극의 재료로 플래티늄 (Pt)을 널리 이용하고 있다. 상부전극으로 플래티늄을 사용하는 데 있어서, 주요 단점은 이것의 수소와의 촉매 특성이다. 플래티늄 상부전극의 무결성은 400℃에서 공정 가스 어닐링 (통상 약 95%의 질소와 5%의 수소 성분을 갖는) 동안 단 30초 만에 심하게 손상될 수 있다는 것이 알려졌다. 더욱이, 플래티늄은 H2분자를 원자 상태의 수소로의 분해를 가속화하여 산화물 계의 강유전체 재료를 환원시켜 그 강유전체 특성을 감소시킨다. 따라서, 공정 가스 분위기에서 어닐링한 결과로부터 전극과 강유전체 재료를 보호하기 위해, 상부 플래티늄 전극 상에 패시베이션층을 증착하고 있다.
이산화 티타늄 (TiO2)은 공정 가스 분위기에서 가스 어닐링에 대해 패시베이션 특성을 갖는것으로 알려져 있다. 공정 가스 어닐링 단계에서, 압력은 단 몇 mTorr 내지 76 Torr 이상의 범위일 수 있다. 또한, Al2O3의 매우 얇은 막은 공정 가스 어닐링 동안 강유전체 커패시터를 보호하는데 효과적인 것으로 알려져 있다. 그러나, TiO2패시베이션층을 갖는 MFM 구조체는 공정 가스 어닐링 단계 후에 누설될 여지가 더 있는 것으로 알려져 있다. 물리적 기상 증착법 (PVD)에 의해 증착된 Al2O3은 큰 스트레스 요소 (stress factor)를 나타내며, 산화되기도 힘들다. 일부 연구원들은 Si3N4를 패시베이션층으로 이용해 왔다. 그러나, Si3N4층을 상기 상부전극 상에 직접 증착하는 경우, Si3N4와 상부전극 사이에서 바람직하지 못한 반응이 일어난다는 것이 알려졌다.
제조 시 공정 가스 어닐링 단계 동안에 문제를 일으킬 우려가 있는, 지금까지 이용한 패시베이션층에서의 이러한 결핍 때문에, 종래 기술의 강유전체 장치는 어닐링 후에 강유전체 재료의 잔류 분극과 유전률 (dielectric constant)이 감소된다.
본 발명은 비휘발성 메모리 장치, DRAM, 커패시터, 초전체 적외선 센서 (pyroelectric infrared sensor), 광학 디스플레이, 광학 스위치, 압전 변환기 (piezoelectric transducer), 및 표면 음향 파 장치 (surface acoustic wave device)에 사용될 수 있는 패시베이션 재료를 포함한다. 특히, 본 발명은 강유전체 재료의 패시베이션용의 티타늄 도핑된 산화 알루미늄 층 및 이의 제조 방법을 포함하고 있으며, 더욱 구체적으로 설명하면, 감소한 스트레스와 향상된 패시베이션 특성을 갖고, 증착 및 산화가 쉬운 강유전체 재료의 패시베이션용의 티타늄 도핑된 산화 알루미늄 층에 관한 것이다.
본 발명의 한 실시예는 제 1 및 제 2 금속 전극 사이에 위치한 강유전체 재료; 및 상기 제 1 전극 상에 위치한 패시베이션층을 구비하고, 상기 패시베이션층은 티타늄 도핑된 산화 알루미늄을 포함하는, 집적 회로 장치를 구비한다. 또한 본 발명은 패시베이션층을 갖는 강유전체 구조체를 구비하는 집적 회로 장치를 제조하는 방법으로서, 증착 챔버를 제공하는 단계; 상기 증착 챔버에 상부전극 및 하부전극 사이에 위치한 강유전체 재료를 포함하는 강유전체 구조체를 제공하는 단계; 상기 증착 챔버에 알루미늄 및 티타늄 타겟 (target)을 제공하는 단계; 및 상기 상부전극 상에 티타늄 도핑된 산화 알루미늄 패시베이션층이 형성되도록 상기 알루미늄과 상기 티타늄 타겟을 스퍼터링하는 단계를 포함하는 집적 회로 장치의 제조 방법을 포함한다.
따라서, 본 발명의 목적은, 비휘발성 메모리 장치, DRAM, 커패시터, 초전체 적외선 센서, 광학 디스플레이, 광학 스위치, 압전 변환기, 및 표면 음향 파 장치에 이용될 수 있는 패시베이션 재료를 제공하는데 있다.
본 발명의 다른 목적은 강유전체 재료의 패시베이션용의 티타늄 도핑된 산화 알루미늄 층 및 이를 이용한 제조 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 감소된 스트레스와 향상된 패시베이션 특성을 갖는 강유전체 재료의 패시베이션용의 티타늄 도핑된 산화 알루미늄 층을 제공하는데 있다.
또한 본 발명의 또 다른 목적은 쉽게 증착되고 산화될 수 있는 강유전체 재료의 패시베이션용의 티타늄 도핑된 산화 알루미늄 층을 제공하는데 있다.
도 1 은 가스 어닐링 공정 후의 손상된 Al2O3패시베이션층을 갖는 종래 기술의 MFM 구조체의 사진.
도 2 는 산소 분위기 상태에서 어닐링 후의 손상된 TiO2패시베이션층을 갖는 종래 기술의 MFM 구조체의 사진.
도 3 은 가스 어닐링 공정 후의 손상되지 않은 본 발명의 티타늄 도핑된 산화 알루미늄 패시베이션층을 갖는 MFM 구조체의 사진.
도 4 는 도 3의 MFM 구조체의 히스테리시스 루프.
도 5 는 가스 어닐링 공정 후의 티타늄 도핑된 산화 알루미늄 패시베이션층을 갖는 단일 트랜지스터의 사진.
도 6 은 도 5의 MFM 구조체의 히스테리시스 루프.
도 7 은 가스 어닐링 공정 후의 티타늄 도핑된 산화 알루미늄 패시베이션층을 갖지 않는 단일 트랜지스터의 사진.
도 8 은 순수한 아르곤 (Argon)에서 스퍼터링하고, 서로 다른 조건에서 어닐링시킨, 티타늄 도핑된 산화 알루미늄 패시베이션층의 X-ray 회절 그래프.
도 9 는 아르곤과 산소의 혼합에서 스퍼터링되고, 서로 다른 조건에서 어닐링된 티타늄 도핑된 산화 알루미늄 패시베이션층의 X-ray 회절 그래프.
도 10 은 본 발명의 방법에 대한 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
12 : AlOX패시베이션층 14, 20 , 22 : MFM 구조체
18 : TiO2패시베이션층 26, 28, 34, 36, 히스테리시스 루프
30 : 단일 트랜지스터32 : 티타늄 도핑된 산화 알루미늄 패시베이션층
도면을 참조하면, 도 1은 종래 기술의 금속/강유전체/금속 (MFM) 구조체 (14) 상에 AlOX패시베이션층 (12), 예를 들어 Al2O3를 포함하는 커패시터를 포함하는, 손상된 장치 (10)의 사진을 나타낸다. MFM 구조체는, 이리듐 탄탈륨 산소 (Ir-Ta-O) 하부전극 상에 있는, 스트론튬 비스무스 탄탈륨 (SBT 또는 SrBi2Ta2O9) 강유전체 재료 상에 플래티늄 (Pt) 상부전극을 구비한다. O2대기 또는 분위기에서 알루미늄을 스퍼터링한 후, 500℃의 산소 분위기에서 30분간 구조체를 급속 열처리 (RTP) 하여 AlOX패시베이션층을 증착하였다. 그 후, 그 구조체를 공정 가스 분위기에서 400℃에서 5분간 공정 가스 어닐링 처리하였다. 통상 공정 가스는 질소와 산소로 이루어지며 , 수소는 3% 내지 5% 범위로, 질소는 그 조성물의 나머지 가스 성분으로 이루어진다. 그러나, 공정 가스에서는 수소가 1% 내지 15%의 어떤 범위로 존재할 수 있다. 공정 가스 분위기의 압력은 수 mTorr 내지 75 Torr 또는 그 이상일 수 있다. 형성된 AlOX층은 약 325 옹스트롬 (325A)의 두께를 갖는다. MFM 구조체 상에 형성된 패시베이션층은 어닐링 공정에 기인한 수소 손상을 나타낸다. 특히, 어닐링 단계 동안 대부분의 상부전극은 강유전체 층으로부터 박리되고, 커패시터는 단락된다. 따라서, 이 AlOX패시베이션층은 실제 장치에 사용하기에는 불충분하다.
도 2는 금속/강유전체/금속 (MFM) 구조체 (20) 상에 TiO2패시베이션층 (18)을 갖는 커패시터를 포함하는 손상된 종래 기술의 장치 (16)의 사진이다. MFM 구조체 (20)는 이리듐 탄탈륨 산소 하부전극 상에 있는, 스트론튬 비스무스 탄탈륨 (SBT 또는 SrBi2Ta2O9) 강유전체 재료 상에 플래티늄 상부전극을 구비한다. TiO2패시베이션층은 산소 분위기에서 티타늄 타겟을 반응성 스퍼터링 (reactive sputtering)에 의해 증착하였다. 증착된 TiO2층의 두께는 약 800 옹스트롬이다. 그 후, 그 구조체는 500℃의 산소 분위기에서 30분간 어닐링 공정을 처리하였다. TiO2패시베이션층을 갖는 구조체는 도 1의 AlOX패시베이션층을 갖는 구조체보다 더한 스트레스를 받는 것으로 나타났다. 어닐링 단계 후에, 구조체 (20)의 대부분의 상부전극은 강유전체 재료로부터 박리된 것을 알 수 있었다. 따라서, 이 TiO2패시베이션층은 실제 장치에 사용하기에 불충분하다.
도 3은 본 발명의 티타늄 도핑된 산화 알루미늄 패시베이션층 (24)을 갖는 손상되지 않은 MFM 구조체 (22)의 사진이다. MFM 구조체 (22)는 이리듐 탄탈륨 산소 하부전극 상에 있는, 스트론튬 비스무스 탄탈륨 (SBT 또는 SrBi2Ta2O9) 강유전체 재료 상에 플래티늄 상부전극을 구비한다. 티타늄 도핑된 산화 알루미늄 (Al-Ti-O) 패시베이션층 (24)은, O2분위기에서 티타늄 및 알루미늄 타겟을 코스퍼터링한 후에 원 위치에서 플라즈마 처리함으로써 증착하였으며, 이하 이에 대해 자세히 설명한다. 이 막은 500℃의 산소 분위기에서 30분간 어닐링된다. 산소 분위기는 산소가 풍부한 분위기를 의미한다. 산소 분위기는 20% 이상의 산소 량을 갖는 분위기를 포함할 수 있다. 50% 이상의 산소 양이 바람직하고 99%이상의 산소양은 이상적이다. 그 후, 그 구조체를 장치를 테스트 하기 위해 공정 가스 분위기에서 400℃로 5분 동안 어닐링 공정을 처리한다. MFM 상에 형성된 Al-Ti-O 패시베이션층은 약 226 옹스트롬 (226A)의 두께를 갖는다. 패시베이션층은 어닐링 공정으로 인한 어떠한 수소 손상도 보이지 않는다. 특히, 어닐링 단계 동안 상부전극은 강유전체 층에서 박리되지 않고, 커패시터는 단락되지 않는다. 따라서, 본 발명의 Al-Ti-O 패시베이션층은 실제 장치에 이용하기에 만족스럽다.
도 4는 도 3의 MFM 구조체의 히스테리시스 루프이다. 히스테리시스 루프 (26)는 도 3의 MFM 구조체의 어닐링 이전의 전압에 대한 분극을 나타낸다. 히스테리시스 루프 (28)는 400℃에서 5분간 금속-강유전체-금속 (MFM)의 공정 가스 어닐링이후의 도 3의 MFM 구조체 (22)의 잔류 분극 (Pr)을 나타낸다. MFM 구조체는 어닐링 단계 후에 양질의 무결성을 갖고, 그 잔류 분극이 거의 동일하게 남는 것으로 나타난다. 특히, 가스 어닐링 공정 후에 MFM 구조체의 잔류 분극은 어닐링 단계 전의 구조체의 잔류 분극의 20% 이내이다. 따라서, 본 발명의 Ti-Al-O 패시베이션층은 도 1 및 도 2에 도시된 종래 기술의 패시베이션층에 비해 개선점이 있으며, 실제 작동 장치에 이용할 수 있다.
도 5는 티타늄 도핑된 산화 알루미늄 패시베이션층 (32)을 갖는 단일 트랜지스터 (30)의 사진이다. 패시베이션층은 O2분위기에서 티타늄과 알루미늄 타겟을 코스퍼터링하고 그 후 500℃이 산소 분위기에서 30분간 어닐링함으로써 형성된다. 제조 단계는 층간 유전체 (ILD) 층 증착, 콘택트 에칭, 구조체를 테스트하기 위한 공정 가스 분위기에서 400℃에서 5분간 마지막 어닐링 단계를 포함한다. 형성된 Al-Ti-O 층은 약 350 옹스트롬 (350A)의 두께를 갖는다. SBT 단일 트랜지스터 상의 MFM 구조체는 어닐링 단계로 인한 어떤 수소 손상도 보이지 않는다. 특히, 어닐링 단계 동안 상부전극은 강유전체 층으로부터 박리되지 않고 커패시터는 단락되지 않았다. 따라서, Al-Ti-O 패시베이션층 단일 트랜지스터는 만족하게 동작한다.
도 6은 금속화와 어닐링 단계 이후의 도 5의 MFM 구조체의 히스테리시스 루프이다. 특히, 루프 (34)는 금속화 단계 후 그리고 가스 어닐링 공정 단계 전에 단일 트랜지스터에 매립된 SBT 막의 히스테리시스 루프이다. 루프 (36)은 공정 가스 분위기 상태에서 400℃로 5분간 공정 가스 어닐링 단계 후의 단일 트랜지스터에 매립된 SBT 막의 히스테리시스 루프이다. 그래프에 도시된 바와 같이, 트랜지스터의 잔류 분극 (36)은 어닐링 단계 후에 거의 변화되지 않고, 히스테리시스 루프 (34)의 잔류 분극의 20%를 갖는다.
도 7은 티타늄 도핑된 산화 알루미늄 패시베이션층이 없는 단일 트랜지스터 (38)의 사진이다. 사진으로부터 알 수 있는 바와 같이, 티타늄 도핑된 산화 알루미늄 패시베이션층이 없는 트랜지스터는 불량이었다. 따라서, 불량 트랜지스터에는 어떠한 히스테리시스 루프도 나타내지 않는다.
도 8은 순수 아르곤에서 스퍼터링되고 다른 조건에서 어닐링된 티타늄 도핑된 산화 알루미늄 패시베이션층의 X-ray 회절 스펙트럼 그래프로서, x 축은 각도 (2 ×θ)이고 y 축은 횟수/초 (counts/second) 를 나타낸다. 특히, 바람직하게는 Ti-Al-O 패시베이션층은 15% 이하의 티타늄 도핑을 포함하며 순수 아르곤에서 증착하였다. 이러한 조건 하에서 증착된 패시베이션층은 500℃에서 30분간 (라인 (40)); 500℃에서 15분간 (라인 (42)); 및 증착된 후 (라인 (44))의 3 가지 어링닐 조건으로 처리된 것으로 도시되어 있다. 어닐링 단계는 완전 산화를 위해 산소 분위기에서 일어난다. 그래프로부터 순수 아르곤에서 약간 도핑된 티타늄이 증착된 금속성 알루미늄은 산화하기 매우 어렵다는 것을 알 수 있다.
도 9는 산소와 아르곤의 혼합 가스에서 스퍼터링되고 다른 조건에서 어닐링된 티타늄 도핑된 산화 알루미늄 패시베이션층의 X-ray 회절 그래프이다. 특히, Ti-Al-O 패시베이션층은 15% 도핑된 티타늄을 포함하며 Ar/O2= 5mtorr/1 내지 4mtorr 의 부분 압력을 갖는 아르곤/산소 혼합 가스에서 증착된다. 그 후, 구조체는 완전 산화를 위해 산소 분위기에서 더 어닐링된다. 이런 조건에서 증착된 패시베이션층은 500℃에서 30분간 (라인 (46)); 500℃에서 15분간 (라인 (48)); 및 증착된 후 (라인 (50))의 3 가지 어링닐 조건에서 처리된 것으로 도시되어 있다. Ar/O2= 5mtorr/1 내지 4mtorr에서 반응성 스퍼터링되고 약간 도핑된 티타늄을 갖는 금속성 알루미늄은 어떤 도핑도 없는 산화 알루미늄에 비해 쉽게 산화된다는 것을 볼 수 있다.
또한, 높은 산소 부분 압력 (Ar/O2= 5mtorr/4 내지 10mtorr)에서 증착된 약간 도핑된 티타늄을 갖는 반응성 스퍼터링된 알루미늄 계의 산화물은 매우 낮은 증착률을 갖는 것으로 밝혀져 왔다. 이런 현상은, 증착의 초기에만 증착이 발생하여, 타켓의 표면을 산화시키고 타겟의 산화 후에 증착이 중단한 것으로 설명된다. 따라서, 이런 현상은 이미 증착된 산화 막의 플라즈마 처리시 이점으로 이용될 수 있다. 특히, 이 타겟에 제공되는 셔터 (shutter)들은 타겟 자체에 스퍼터링을 허용하기 위해 처음에 폐쇄되어있다. 그 후, 웨이퍼를 스퍼터링할 수 있도록 개방된다. 그런 다음, 셔터를 개방 상태로 유지하고 산소 압력을 증가시켜, 산소 플라즈마를 계속하여 생성한다. 즉, 산소 부분 압력이 높으면, 패시베이션 막의 증착은 반드시 중단하되 산소 플라즈마는 계속 생성된다. 셔터 개방에 의해 이미 증착된 티타늄 도핑된 산화 알루미늄의 표면에 산소 플라즈마가 도달할 수 있고 막을 더 산화시킬 수 있다.
도 10은 본 발명의 방법의 흐름도이다. 본 방법은 산소 분위기에서 알루미늄 및 티타늄 타겟을 코스퍼터링하고 원 위치에서 플라즈마 처리하며 마지막으로 어닐링 단계를 포함한다. 코스퍼터링 단계는 티타늄 도핑된 산화 알루미늄이 원하는 두께에 도달할 때까지 수 회 반복할 수 있다. 각각의 방법 단계를 참조하면, 단계 60는 4 인치의 알루미늄 및 티타늄 타겟을 제공하는 것을 포함한다. 물론, 다른 크기의 타켓을 제공할 수도 있다. 4 인치 타겟 상의 스퍼터링 전력은 10W 내지 800W 의 범위일 수 있다. Al 및 Ti 타겟의 전력의 비는 Al-Ti-O 막에서 1% 내지 30%의 Ti 원자 비율을 얻기 위해 바람직하게는 약 10:1 내지 3:1이다. 단계 62는, 셔터를 30초 내지 10분 동안 폐쇄한 상태로 아르곤분위기에서 Pt/SBT/Ir-Ta-O 구조체 등의, MFM 장치의 표면을 스퍼터링하는 것을 포함한다. 단계 64는 산소 가스 공급으로 바꾸는 것을 포함한다. 아르곤/산소 비는 10/1 내지 10/10 이다. 단계 66는 Al 및 Ti 타겟 상에 셔터를 개방한 상태로, 타겟을 10초 내지 5분 동안 스퍼터링하는 것을 포함한다. 단계 68는 Ar/O2비가 약 10/8에서 10/20 이 되도록 산소 부분 압력을 증가하는 것을 포함한다. 셔터가 개방된 상태로 양 타겟에 전력 공급이 유지되도록 한다. 이 공정 단계에서, 증착률은 매우 느리고, 생성된 O2플라즈마는 이미 스퍼터링된 티타늄 도핑된 산화 알루미늄 막을 산화시킬 것이다. 단계 70는 산소 부분 압력을 10/1 내지 10/10으로 줄이고, 셔터를 폐쇄된하고, 또한 산소 공급원을 폐쇄하는 것을 포함한다. 단계 72는 아르곤 분위기에서 다른 30초 내지 10분 동안 Ti 및 Al 타겟 표면을 스퍼터링하는 것을 포함한다. 단계 74는 증착된 티타늄 도핑된 산화 알루미늄 막 (Ti 도핑된 Al2O3)이 만족할 만한 두께를 얻었는지 판단하는 것을 포함한다. 단계들 64-72을 포함하는 각 사이클에서 막의 두께는 스퍼터링 전력과 스퍼터링 시간에 따라 약 50 내지 500 옹스트롬이 된다. 두께가 만족되지 않으면, 단계 64-72를 반복한다. 두께가 만족되면, 본 방법은 단계 64-72를 반복하지 않고 계속된다. 바람직하게는 패시베이션층 두께가 약 200 내지 500 옹스트롬 또는 그 이상의 범위에 있을 때까지 단계들을 반복한다. 단계 76는 막을 완전히 산화하기 위해 산소 분위기에서 400℃ 내지 800℃의 범위의 온도에서 약 10초 내지 1시간 동안 Ti 도핑된 Al2O3을 어닐링하는 것을 포함한다.
위에 열거한 본 방법 단계에 의한 순수한 산화 알루미늄 막에 비교하여 스트레스가 감소된 티타늄 도핑된 산화 알루미늄을 포함하는 패시베이션층이 생성된다. 티타늄 도핑된 산화 알루미늄은 순수한 산화 알루미늄 막에 비해 산화하기 쉽다. 본 발명의 패시베이션층은, 이러한 구조체의 증착이 600℃이하의 온도에서 일어나고 그렇지 않으면 PGO 구조체가 분해되기 때문에, Pb5Ge3O11(PGO) 등의 저융점 강유전체 재료를 패시베이션할 수 있다.
티타늄 도핑된 산화 알루미늄의 플라즈마 처리는, 증착 챔버에서 챔버내의 산소의 부분 압력을 증가시킴으로써 수행된다. 공정중의 이 단계는 타켓의 표면이 산화되어, 증착률이 매우 낮아진다. 그러나, 생성된 산소 플라즈마는 이미 증착된 막을 계속 산화시킨다. 플라즈마 처리 후에, 아르곤으로 타겟을 스퍼터링하여, 그 산화된 표면을 세정할 수 있다. 그 후, 본 방법은 후속층의 증착 공정을 계속한다.
상술한 다중 증착 및 플라즈마 처리 방법은 예를 들어 TiO2, Al2O3, ZrO2, HfO2, Ta2O5등의 다른 산화물의 증착, 및 이들 조성물 도핑된 산화물의 증착에 이용될 수 있다. 또한, 티타늄 도핑된 산화 알루미늄은 예를 들어, ECR 스퍼터링, DC 마그네트론 (magnetron) 스퍼터링, RF 스퍼터링, E-빔 증발 등의 물리적 기상 증착법, 화학적 기상 증착법 (CVD), 금속 유기 화학 기상 증착법 (MOCVD), 원자 층 화학 기상 증착법 (ALCVD)에 의해 증착할 수 있다.
이상, 비휘발성 메모리 장치, DRAM, 커패시터, 초전체 적외선 센서, 광학 디스플레이, 광학 스위치, 압전 변환기, 및 표면 음향 파 장치에 사용될 수 있는 패시베이션 재료를 개시하였다. 또한, 강유전체 재료의 패시베이션용의 티타늄 도핑된 산화 알루미늄 층, 및 이를 제조하는 방법, 특히, 가스 어닐링 공정 후에 감소한 스트레스와 향상된 패시베이션 특성을 갖고, 증착 및 산화되기 쉬운, 강유전체 재료를 패시베이션을 위한 티타늄 도핑된 산화 알루미늄 층을 개시하였다. 본 장치를 제조하는 바람직한 방법 및 구조체를 개시하였지만, 다른 변형 및 변경들이 첨부된 청구 범위에 정의된 본 발명의 범위를 벗어나지 않고도 행할 수 있다.

Claims (26)

  1. 제 1 및 제 2 금속 전극 사이에 위치한 강유전체 재료; 및
    상기 제 1 금속 전극 상에 위치한 패시베이션층을 구비하고,
    상기 패시베이션층은 티타늄 도핑된 산화 알루미늄을 포함하는 것을 특징으로 하는 집적 회로 장치.
  2. 제 1 항에 있어서,
    상기 패시베이션층은 적어도 200 옹스트롬의 두께를 갖는 것을 특징으로 하는 집적 회로 장치
  3. 제 1 항에 있어서,
    상기 제 1 금속 전극은 플래티늄을 포함하는 것을 특징으로 하는 집적 회로 장치.
  4. 제 1 항에 있어서,
    상기 강유전체 재료는 SBT를 포함하는 것을 특징으로 하는 집적 회로 장치.
  5. 제 1 항에 있어서,
    상기 패시베이션층은 300℃ 보다 높은 온도의 산소 분위기에서 1분 이상 동안 어닐링 된 후에 상기 제 1 금속 전극에 부착된 상태로 남아있는 것을 특징으로 하는 집적 회로 장치.
  6. 제 1 항에 있어서,
    상기 패시베이션층은 400℃ 이상의 온도의 공정 가스 분위기에서 5분 이상 동안 어닐링 된 후에 상기 제 1 전극에 부착된 상태로 남아있는 것을 특징으로 하는 집적 회로 장치.
  7. 제 6 항에 있어서,
    상기 금속 전극-강유전체-금속 전극 구조는 400℃ 이상의 공정 가스 분위기에서 5분 이상 동안 어닐링되기 전에 제 1 분극 히스테리시스 루프를 나타내고, 400℃ 이상의 공정 가스 분위기에서 5분 이상 어닐링 된 후에 제 2 분극 히스테리시스 루프를 나타내며,
    상기 제 2 분극 히스테리시스 루프의 분극은 상기 제 1 분극 히스테리시스 루프의 분극의 20% 이내인 것을 특징으로 하는 집적 회로 장치.
  8. 제 1 항에 있어서,
    상기 집적 회로 장치는 비휘발성 메모리 장치, FeRAM, DRAM, 커패시터, 초전체 적외선 센서, 광학 디스플레이, 광학 스위치, 압전 변환기, 및 표면 음향 파 장치로 구성된 그룹중으로부터 선택되는 것을 특징으로 하는 집적 회로 장치,
  9. 제 1 항에 있어서,
    상기 제 2 금속 전극은 이리듐, 탄탈륨 및 산소를 함유하는 것을 특징으로 하는 집적 회로 장치.
  10. 제 1 항에 있어서,
    상기 패시베이션층은 15% 이하의 도핑 티타늄을 함유하는 것을 특징으로 하는 회로 장치.
  11. 패시베이션층을 갖는 강유전체 구조체를 포함하는 집적 회로 장치를 제조하는 방법에 있어서,
    증착 챔버를 제공하는 단계;
    상기 증착 챔버에 상부전극 및 하부전극 사이에 위치한 강유전체 재료를 구비하는 강유전체 구조체를 제공하는 단계;
    상기 증착 챔버에 알루미늄 및 티타늄을 제공하는 단계; 및
    상기 상부전극 상에 티타늄 도핑된 산화 알루미늄 패시베이션층을 형성하기 위해 상기 알루미늄 및 상기 티타늄을 스퍼터링하는 단계를 포함하는 것을 특징으로 하는 방법.
  12. 제 11 항에 있어서,
    상기 알루미늄 및 상기 티타늄을 제공하는 상기 단계는 10W 내지 800W 의 범위로 전력이 제공되는 알루미늄 타겟 및 티타늄 타겟을 제공하는 단계를 포함하며,
    상기 알루미늄 타겟 대 상기 티타늄 타겟의 전력 비는 10:1 내지 3:1의 범위인 것을 특징으로 하는 방법.
  13. 제 11 항에 있어서,
    상기 티타늄 도핑된 산화 알루미늄 패시베이션층은 1% 내지 30%의 원자 퍼센트로 티타늄을 함유하는 것을 특징으로 하는 방법.
  14. 제 11 항에 있어서,
    상기 증착 챔버는 상기 강유전체 구조체 상에 증착이 가능하게 하기 위한 개방 위치와 상기 알루미늄 및 티타늄의 스퍼터링이 가능하게 하기 위한 폐쇄 위치 사이를 이동 가능한 셔터를 구비하고,
    상기 알루미늄 및 티타늄을 스퍼터링하는 상기 단계는 상기 셔터가 상기 폐쇄 위치에서 아르곤 함유 분위기에서 30초 내지 10분 간 상기 알루미늄 및 티타늄을 스퍼터링하는 것을 포함하는 것을 특징으로 하는 방법.
  15. 제 14 항에 있어서,
    아르곤 대 산소의 비가 10/1 내지 10/10인 범위에서 상기 증착 챔버에 아르곤과 산소를 공급하는 단계를 더 포함하고, 상기 알루미늄 및 티타늄을 스퍼터링하는 상기 단계는 강유전체 구조체 상에 상기 패시베이션층을 증착하기 위해서 상기 셔터를 상기 개방 위치로 하고 10초 내지 5분 동안 상기 알루미늄과 티타늄을 스퍼터링하는 단계를 포함하는 것을 특징으로 하는 방법.
  16. 제 15 항에 있어서,
    아르곤 대 산소의 비율이 10/8 내지 10/20인 범위에서, 상기 증착 챔버에 아르곤 및 산소를 공급하는 단계; 상기 셔터를 상기 개방 위치로 유지하는 단계; 및 1분 내지 30분의 시간 동안 상기 알루미늄 및 티타늄에 전력을 제공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  17. 제 16 항에 있어서,
    아르곤 대 산소의 비율이 10/1 내지 10/10의 범위가 되도록 상기 증착 챔버에 산소 공급을 줄이는 단계; 상기 셔터를 상기 폐쇄 위치로 이동하는 단계; 상기 산소 제공을 제거하는 단계; 및 아르곤 분위기에서 30초 내지 10분 간 상기 알루미늄 및 티타늄의 스퍼터링을 계속하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  18. 제 17 항에 있어서,
    형성된 티타늄 도핑된 산화 알루미늄 패시베이션층은 50 내지 500 옹스트롬 범위의 두께를 갖는 것을 특징으로 하는 방법.
  19. 제 17 항에 있어서,
    아르곤 대 산소의 비율이 10/1 내지 10/10인 범위에서 상기 증착 챔버에 아르곤과 산소를 공급하는 단계;
    알루미늄 및 티타늄을 스퍼터링하는 단계;
    아르곤 대 산소의 비율이 10/8 내지 10/20인 범위에서 상기 증착 챔버에 아르곤 및 산소를 공급하는 단계;
    상기 셔터를 상기 개방 위치에서 유지하는 단계;
    상기 알루미늄 및 티타늄에 전력을 공급하는 단계;
    산소 공급을 줄이는 단계;
    상기 셔터를 상기 폐쇄 위치로 이동하는 단계;
    상기 산소 공급을 중단하는 단계; 및
    상기 알루미늄 및 티타늄의 스퍼터링을 계속하는 단계들을 상기 패시베이션층이 원하는 두께를 얻을 때까지 계속 반복하는 것을 더 포함하는 것을 특징으로 하는 방법.
  20. 제 15 항에 있어서,
    상기 알루미늄 및 티타늄은 1 내지 30%의 티타늄 조성을 갖는 알루미늄 티타늄 합금으로 제조된 단일 타겟을 포함하고,
    상기 알루미늄 및 티타늄을 스퍼터링하는 상기 단계는 산소 분위기에서 상기단일 타겟을 DC 스퍼터링하는 것을 포함하는 단계를 특징으로 하는 방법.
  21. 제 15 항에 있어서,
    상기 알루미늄 및 티타늄은 알루미늄 티타늄 산소 합금으로 제조된 단일 타겟을 포함하고,
    상기 알루미늄 및 티타늄을 스퍼터링하는 상기 단계는 아르곤 및 산소 분위기에서 상기 단일 타겟을 RF 스퍼터링하는 단계를 포함하고,
    상기 아르곤 및 산소 분위기의 아르곤/산소 비율은 1/10 내지 10/1의 범위인 것을 특징으로 하는 방법.
  22. 제 17 항에 있어서,
    상기 증착 챔버에 아르곤 대 산소의 비율이 10/1 내지 10/10의 범위로 아르곤 및 산소를 제공하는 단계 및 상기 알루미늄 및 티타늄을 스퍼터링하는 단계는 1mTorr 내지 20mTorr의 범위의 압력에서 수행되는 것을 특징으로 하는 방법.
  23. 제 17 항에 있어서,
    아르곤 대 산소의 비율이 10/8 내지 10/20인 범위로 상기 증착 챔버에 아르곤 및 산소를 공급하는 단계, 상기 셔터를 상기 개방 위치로 유지하는 단계, 상기 알루미늄 및 티타늄에 전력을 제공하는 단계, 및 산소 공급을 줄이는 단계는 1mTorr 내지 20mTorr의 범위의 압력에서 수행되는 것을 특징으로 하는 방법.
  24. 제 17 항에 있어서,
    상기 셔터를 상기 폐쇄 위치로 이동시키는 단계, 산소 공급을 중단하는 단계, 및 상기 알루미늄 및 티타늄을 계속 스퍼터링하는 단계는 1mTorr 내지 20mTorr의 범위의 압력에서 수행되는 것을 특징으로 하는 방법.
  25. 제 11 항에 있어서,
    400℃ 내지 800℃ 범위의 온도의 산소 분위기에서 10초 내지 1시간 동안 상기 티타늄 도핑된 산화 알루미늄 패시베이션층을 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  26. 티타늄 도핑된 산화 알루미늄 패시베이션층을 갖는 강유전체 구조체를 구비하는 집적 회로 장치에 있어서, 상기 집적 회로 장치는 제 11 항의 방법에 의해 제조되는 것을 특징으로 하는 집적 회로 장치.
KR1020020016747A 2001-03-27 2002-03-27 강유전체 재료의 패시베이션을 위해 티타늄이 도핑된 산화알루미늄을 이용하는 방법 및 이를 구비하는 장치 KR100706015B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/819,546 2001-03-27
US09/819,546 US6630702B2 (en) 2001-03-27 2001-03-27 Method of using titanium doped aluminum oxide for passivation of ferroelectric materials and devices including the same

Publications (2)

Publication Number Publication Date
KR20020075740A true KR20020075740A (ko) 2002-10-05
KR100706015B1 KR100706015B1 (ko) 2007-04-11

Family

ID=25228436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020016747A KR100706015B1 (ko) 2001-03-27 2002-03-27 강유전체 재료의 패시베이션을 위해 티타늄이 도핑된 산화알루미늄을 이용하는 방법 및 이를 구비하는 장치

Country Status (5)

Country Link
US (2) US6630702B2 (ko)
EP (1) EP1258911A3 (ko)
JP (1) JP2003045990A (ko)
KR (1) KR100706015B1 (ko)
TW (1) TWI223436B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467369B1 (ko) * 2002-05-18 2005-01-24 주식회사 하이닉스반도체 수소배리어막 및 그를 구비한 반도체장치의 제조 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727140B2 (en) * 2001-07-11 2004-04-27 Micron Technology, Inc. Capacitor with high dielectric constant materials and method of making
US6933549B2 (en) * 2003-02-28 2005-08-23 Infineon Technologies Aktiengesellschaft Barrier material
US6921671B1 (en) * 2004-02-23 2005-07-26 Sharp Laboratories Of America, Inc. Buffer layers to enhance the C-axis growth of Bi4Ti3O12 thin film on high temperature iridium-composite electrode
CN100435350C (zh) * 2006-01-25 2008-11-19 南京大学 高介电系数栅电介质材料铝酸钛薄膜及其制备方法
JP2008270596A (ja) * 2007-04-23 2008-11-06 Toshiba Corp 強誘電体メモリおよび強誘電体メモリの製造方法
TWI448431B (zh) * 2011-11-18 2014-08-11 Ind Tech Res Inst 光學鈍化薄膜及其製造方法以及太陽能電池
TWI761734B (zh) * 2019-11-26 2022-04-21 財團法人工業技術研究院 覆銅陶瓷基板
KR20210108736A (ko) * 2020-02-26 2021-09-03 삼성전자주식회사 커패시터, 이를 포함하는 반도체 장치. 및 커패시터 제조 방법
US11545506B2 (en) 2020-11-13 2023-01-03 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same
US11996462B2 (en) 2020-11-13 2024-05-28 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5529161A (en) * 1978-08-22 1980-03-01 Mitsubishi Electric Corp Glass for semiconductor passivation
JPH06145958A (ja) * 1992-11-12 1994-05-27 Tdk Corp 耐摩耗性保護膜
US5438023A (en) * 1994-03-11 1995-08-01 Ramtron International Corporation Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like
KR100216866B1 (ko) * 1996-05-22 1999-09-01 윤종용 누설전류를 방지하기 위한 강유전체 램 및 그 제조방법
JP2917916B2 (ja) * 1996-06-12 1999-07-12 日本電気株式会社 強誘電体を用いた半導体集積回路とその製造方法
US6153490A (en) * 1997-07-01 2000-11-28 Texas Instruments Incorporated Method for forming integrated circuit capacitor and memory
JP3098474B2 (ja) * 1997-10-31 2000-10-16 日本電気株式会社 半導体装置の製造方法
US6171970B1 (en) * 1998-01-27 2001-01-09 Texas Instruments Incorporated Method for forming high-density integrated circuit capacitors
US6509601B1 (en) * 1998-07-31 2003-01-21 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor protection layer and method for manufacturing the same
KR100282459B1 (ko) * 1998-10-13 2001-02-15 황철성 강유전성램 캐패시터의 제조방법
US6534809B2 (en) * 1999-12-22 2003-03-18 Agilent Technologies, Inc. Hardmask designs for dry etching FeRAM capacitor stacks

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467369B1 (ko) * 2002-05-18 2005-01-24 주식회사 하이닉스반도체 수소배리어막 및 그를 구비한 반도체장치의 제조 방법

Also Published As

Publication number Publication date
US6630702B2 (en) 2003-10-07
US20040056276A1 (en) 2004-03-25
KR100706015B1 (ko) 2007-04-11
EP1258911A2 (en) 2002-11-20
JP2003045990A (ja) 2003-02-14
EP1258911A3 (en) 2007-02-21
US6759252B2 (en) 2004-07-06
TWI223436B (en) 2004-11-01
US20020140011A1 (en) 2002-10-03

Similar Documents

Publication Publication Date Title
US5973911A (en) Ferroelectric thin-film capacitor
JP2974006B2 (ja) 酸素を使用して優先配向された白金薄膜を形成する方法と、その形成方法により製造された素子
US6627503B2 (en) Method of forming a multilayer dielectric stack
US6300212B1 (en) Method of fabricating semiconductor device having memory capacitor including ferroelectric layer made of composite metal oxide
US6288420B1 (en) Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier
US20020142536A1 (en) Method of making single c-axis PGO thin film on ZrO2 for non-volatile memory applications
KR100373079B1 (ko) 다층 전극을 갖는 납 게르마네이트 강유전성 구조 및 그의퇴적 방법
JPH1154713A (ja) 半導体メモリ素子
KR19980070382A (ko) 질소를 사용하여 우선 배향성이 조절된 백금 박막을 형성하는방법 및 그 방법에 의해 형성된 백금 박막을 구비하는 전자소자
JP2003532275A (ja) プロセスによるダメージを受けた強誘電体膜の電圧サイクリングによる回復
KR100706015B1 (ko) 강유전체 재료의 패시베이션을 위해 티타늄이 도핑된 산화알루미늄을 이용하는 방법 및 이를 구비하는 장치
US20050136637A1 (en) Indium oxide conductive film structures
CN114400179A (zh) 一种氧化铪基铁电薄膜、制备方法及应用
KR100308190B1 (ko) 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법
US7545625B2 (en) Electrode for thin film capacitor devices
KR100515179B1 (ko) 향상된 수소 노화 내성을 갖는 전극 및 제조 방법
KR20000067642A (ko) 강유전체 캐패시터 구조체의 건식식각 방법
JPH05251351A (ja) 強誘電体薄膜の形成方法
US20030082909A1 (en) High-k gate oxides with buffer layers of titanium for MFOS single transistor memory applications
KR100349693B1 (ko) 강유전체 캐패시터의 형성 방법
KR100490174B1 (ko) Pzt박막의 강유전 특성이 향상된 반도체 소자와 그 제조방법
Lee et al. Effect of Low‐Energy Accelerated Ion Bombardment on the Properties of Metal‐Organic Decomposition Derived SrBi2 (Ta, Nb) 2O9 Thin Films Processed at Low Temperature
JPH06163847A (ja) メモリ素子およびその製造方法
KR19990055182A (ko) 강유전체 캐패시터 형성 방법
KR20020088882A (ko) 강유전체 메모리의 커패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050223

Effective date: 20060718

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110318

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee