JPH06163847A - メモリ素子およびその製造方法 - Google Patents
メモリ素子およびその製造方法Info
- Publication number
- JPH06163847A JPH06163847A JP4330895A JP33089592A JPH06163847A JP H06163847 A JPH06163847 A JP H06163847A JP 4330895 A JP4330895 A JP 4330895A JP 33089592 A JP33089592 A JP 33089592A JP H06163847 A JPH06163847 A JP H06163847A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric layer
- memory device
- layer
- ferroelectric
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 メモリとして書き換え回数を十分に多くとる
ことができ、かつ強誘電体層の劣化を有効に防止し、強
誘電体層の電荷保持特性の劣化等を有効に防止すること
が可能である。 【構成】 本発明では、メモリ素子の強誘電体層６の材
料に、ＡＢＯ3の基本構造を有し、Ａ元素がＫ，Ｂａ，
Ｓｒ，Ｌｉの少なくとも１つであり、Ｂ元素がＴｉ，Ｎ
ｂ，Ｔａの少なくとも１つである強誘電体を用いること
を特徴としている。このような強誘電体材料が用いられ
る場合には、上部電極７および／または下部電極５，特
に下部電極５の材料としては、Ａｕ（金），Ｐｄ（パラ
ジウム）が用いられ、これにより整合性が良く、また、
加工を安定してかつ容易に行なうことができる。
ことができ、かつ強誘電体層の劣化を有効に防止し、強
誘電体層の電荷保持特性の劣化等を有効に防止すること
が可能である。 【構成】 本発明では、メモリ素子の強誘電体層６の材
料に、ＡＢＯ3の基本構造を有し、Ａ元素がＫ，Ｂａ，
Ｓｒ，Ｌｉの少なくとも１つであり、Ｂ元素がＴｉ，Ｎ
ｂ，Ｔａの少なくとも１つである強誘電体を用いること
を特徴としている。このような強誘電体材料が用いられ
る場合には、上部電極７および／または下部電極５，特
に下部電極５の材料としては、Ａｕ（金），Ｐｄ（パラ
ジウム）が用いられ、これにより整合性が良く、また、
加工を安定してかつ容易に行なうことができる。
Description
【０００１】
【産業上の利用分野】本発明は、強誘電体層に分極によ
る電荷を保持させる型式のメモリ素子およびその製造方
法に関する。
る電荷を保持させる型式のメモリ素子およびその製造方
法に関する。
【０００２】
【従来の技術】図１は強誘電体層に分極による電荷を保
持させる型式のメモリ素子，すなわち強誘電体メモリの
一般的な構成例を示す図である。図１を参照すると、こ
のメモリ素子は、Ｓｉ基板１上にＭＯＳトランジスタ２
が形成され、該ＭＯＳトランジスタ２上に層間絶縁膜３
が形成されており、さらに、この層間絶縁膜３上に、バ
ッファ金属層４，下部電極５，強誘電体層６，上部電極
７が順次に積層されている。ここで、ＭＯＳトランジス
タ２は、Ｓｉ基板１にｎ+型不純物がドープされたソー
ス１０およびドレイン１１と、基板１内のチャネル領域
１２上にゲート絶縁膜１３を介して形成されたゲート１
４とを有している。また、上部電極７とドレイン１１と
の間にはメタル配線８が形成されている。また、隣接素
子と分離するためのフィ−ルド絶縁膜１５が設けられて
いる。
持させる型式のメモリ素子，すなわち強誘電体メモリの
一般的な構成例を示す図である。図１を参照すると、こ
のメモリ素子は、Ｓｉ基板１上にＭＯＳトランジスタ２
が形成され、該ＭＯＳトランジスタ２上に層間絶縁膜３
が形成されており、さらに、この層間絶縁膜３上に、バ
ッファ金属層４，下部電極５，強誘電体層６，上部電極
７が順次に積層されている。ここで、ＭＯＳトランジス
タ２は、Ｓｉ基板１にｎ+型不純物がドープされたソー
ス１０およびドレイン１１と、基板１内のチャネル領域
１２上にゲート絶縁膜１３を介して形成されたゲート１
４とを有している。また、上部電極７とドレイン１１と
の間にはメタル配線８が形成されている。また、隣接素
子と分離するためのフィ−ルド絶縁膜１５が設けられて
いる。
【０００３】このような構成のメモリ素子では、強誘電
体層６に電圧を印加して分極を生じさせ、この分極によ
る電荷が強誘電体層６に保持されることによりメモリと
して機能するようになっている。図２は強誘電体の電圧
Ｅ−分極Ｐ特性を示す図であり、図１のメモリ素子にお
いて、上部電極７と下部電極５との間に電圧を印加し
て、これをまた“０”Ｖに戻したときの強誘電体層６の
保持電荷量が図２のＰ−Ｅ特性曲線から求められる。図
２において、Ｐrが残留分極と呼ばれ、この残留分極Ｐr
が大きいことが、強誘電体メモリに用いられる強誘電体
材料の条件の１つとなる。
体層６に電圧を印加して分極を生じさせ、この分極によ
る電荷が強誘電体層６に保持されることによりメモリと
して機能するようになっている。図２は強誘電体の電圧
Ｅ−分極Ｐ特性を示す図であり、図１のメモリ素子にお
いて、上部電極７と下部電極５との間に電圧を印加し
て、これをまた“０”Ｖに戻したときの強誘電体層６の
保持電荷量が図２のＰ−Ｅ特性曲線から求められる。図
２において、Ｐrが残留分極と呼ばれ、この残留分極Ｐr
が大きいことが、強誘電体メモリに用いられる強誘電体
材料の条件の１つとなる。
【０００４】このメモリ素子では、ソース（ビット・ラ
イン）１０にバイアス電圧を印加している状態で、ゲー
ト（ワード・ライン）１４に負バイアス電圧を印加する
と、チャネル領域１２がオン状態（導通状態）となり、
ドレイン１１は、ソース（ビット・ライン）１０と同電
位になる。これにより、ソース（ビット・ライン）１０
に印加されているバイアス電圧は、ドレイン１１，メタ
ル配線８，上部電極７を介して強誘電体層６に加わるこ
とになる。このときの強誘電体層６の状態は、図２にお
いて、（Ａ）点となる。この状態で、ゲート（ワード・
ライン）１４のバイアス電圧を“０”Ｖにすると、チャ
ネル領域１２はオフ状態となる。従って、ドレイン１
１，上部電極７の電圧も“０”Ｖとなり、強誘電体層６
に加わる電圧も“０”Ｖとなって、強誘電体層６の状態
は、図２において、（Ｂ）点となり、電荷が保持された
状態となる。このようにして、このメモリ素子では、ソ
ース（ビット・ライン）１０の状態を、ゲート（ワード
・ライン）１４の制御の下で、強誘電体層６に電荷の形
で記憶させることができる。また、このことからわかる
ように、ＭＯＳトランジスタ２は、強誘電体層６に印加
される電圧を制御する電圧制御装置として機能してい
る。
イン）１０にバイアス電圧を印加している状態で、ゲー
ト（ワード・ライン）１４に負バイアス電圧を印加する
と、チャネル領域１２がオン状態（導通状態）となり、
ドレイン１１は、ソース（ビット・ライン）１０と同電
位になる。これにより、ソース（ビット・ライン）１０
に印加されているバイアス電圧は、ドレイン１１，メタ
ル配線８，上部電極７を介して強誘電体層６に加わるこ
とになる。このときの強誘電体層６の状態は、図２にお
いて、（Ａ）点となる。この状態で、ゲート（ワード・
ライン）１４のバイアス電圧を“０”Ｖにすると、チャ
ネル領域１２はオフ状態となる。従って、ドレイン１
１，上部電極７の電圧も“０”Ｖとなり、強誘電体層６
に加わる電圧も“０”Ｖとなって、強誘電体層６の状態
は、図２において、（Ｂ）点となり、電荷が保持された
状態となる。このようにして、このメモリ素子では、ソ
ース（ビット・ライン）１０の状態を、ゲート（ワード
・ライン）１４の制御の下で、強誘電体層６に電荷の形
で記憶させることができる。また、このことからわかる
ように、ＭＯＳトランジスタ２は、強誘電体層６に印加
される電圧を制御する電圧制御装置として機能してい
る。
【０００５】ところで、強誘電体層６の材料としては、
上述のように残留分極Ｐrが大きい材料が望ましく、従
来では、この材料に、例えばジルコン酸チタン酸鉛（Ｐ
ｂＺｒxＴｉ1-xＯ3、０≦ｘ≦１；以後ＰＺＴと称す）
を用いることが提案されている（例えば文献「応用物理
学会 第５０回予稿集 １９８９年第４３４頁を参
照）。また、従来では、下部電極５には主にＰｔ（プラ
チナ）が用いられ、バッファ金属層４にはＴｉ（チタ
ン）が用いられていた（文献「ＩＥＤＭ８７，（１９８
７），第８５０頁」。
上述のように残留分極Ｐrが大きい材料が望ましく、従
来では、この材料に、例えばジルコン酸チタン酸鉛（Ｐ
ｂＺｒxＴｉ1-xＯ3、０≦ｘ≦１；以後ＰＺＴと称す）
を用いることが提案されている（例えば文献「応用物理
学会 第５０回予稿集 １９８９年第４３４頁を参
照）。また、従来では、下部電極５には主にＰｔ（プラ
チナ）が用いられ、バッファ金属層４にはＴｉ（チタ
ン）が用いられていた（文献「ＩＥＤＭ８７，（１９８
７），第８５０頁」。
【０００６】また、従来では、強誘電体層６の加工方法
（すなわちエッチング方法）としてウェットエッチング
が用いられていた。
（すなわちエッチング方法）としてウェットエッチング
が用いられていた。
【０００７】
【発明が解決しようとする課題】しかしながら、強誘電
体層６にＰＺＴを用いる場合には、このメモリ素子の書
き換え回数に限界があった。また、強誘電体層６，すな
わち強誘電体薄膜の劣化が生じ易く、初期特性が維持で
きなくなり、また、上部電極７と下部電極５との間にリ
ーク電流（漏れ電流）が流れて強誘電体層６の電荷保持
特性が劣化するという欠点があった。
体層６にＰＺＴを用いる場合には、このメモリ素子の書
き換え回数に限界があった。また、強誘電体層６，すな
わち強誘電体薄膜の劣化が生じ易く、初期特性が維持で
きなくなり、また、上部電極７と下部電極５との間にリ
ーク電流（漏れ電流）が流れて強誘電体層６の電荷保持
特性が劣化するという欠点があった。
【０００８】また、強誘電体層６の加工方法にウェット
エッチングを用いる場合には、強誘電体層６の加工精度
に限界があり（一般に精度が悪く）、メモリ素子の集積
度が増すと、これに対応できないという欠点があった。
エッチングを用いる場合には、強誘電体層６の加工精度
に限界があり（一般に精度が悪く）、メモリ素子の集積
度が増すと、これに対応できないという欠点があった。
【０００９】本発明は、メモリとして書き換え回数を十
分に多くとることができ、かつ強誘電体層の劣化を有効
に防止し、強誘電体層の電荷保持特性の劣化等を有効に
防止することの可能なメモリ素子を提供することを目的
としている。また、本発明は、メモリ素子の製造時に強
誘電体層を高い加工精度で加工することの可能なメモリ
素子の製造方法を提供することを目的としている。
分に多くとることができ、かつ強誘電体層の劣化を有効
に防止し、強誘電体層の電荷保持特性の劣化等を有効に
防止することの可能なメモリ素子を提供することを目的
としている。また、本発明は、メモリ素子の製造時に強
誘電体層を高い加工精度で加工することの可能なメモリ
素子の製造方法を提供することを目的としている。
【００１０】
【課題を解決するための手段】本発明のメモリ素子の構
造は、基本的には、図１と同様のものにすることがで
き、従って、以下では、便宜上、図１を用いて説明す
る。本願の発明者は、ＡＢＯ3の基本構造を有する強誘
電体のうち、ＢａＴｉＯ3，ＬｉＮｂＯ3，ＬｉＴａ
Ｏ3，ＫＮｂＯ3等の材料は、残留分極Ｐrも大きく、ま
た、製法によっては図１の構造のメモリ素子においてリ
ーク電流を低減することも可能であることを見出した。
また、リーク電流の問題は、上部電極７，下部電極５の
構造とも密接に関係しており、上部電極７，下部電極５
の材料としては、強誘電体層６の強誘電体材料の各原子
間距離に近い原子間距離をもつ金属を選ぶことが重要に
なる。従来では、強誘電体層６にＰＺＴが用いられてい
たので、上部電極７，下部電極５としては、前述のよう
に、ＰＺＴの各原子間距離に近い原子間距離ｄ（＝２．
７７Å）をもつＰｔ（プラチナ）が用いられ、またバッ
ファ金属層４としては、Ｔｉ（チタン）が多用されてい
た。
造は、基本的には、図１と同様のものにすることがで
き、従って、以下では、便宜上、図１を用いて説明す
る。本願の発明者は、ＡＢＯ3の基本構造を有する強誘
電体のうち、ＢａＴｉＯ3，ＬｉＮｂＯ3，ＬｉＴａ
Ｏ3，ＫＮｂＯ3等の材料は、残留分極Ｐrも大きく、ま
た、製法によっては図１の構造のメモリ素子においてリ
ーク電流を低減することも可能であることを見出した。
また、リーク電流の問題は、上部電極７，下部電極５の
構造とも密接に関係しており、上部電極７，下部電極５
の材料としては、強誘電体層６の強誘電体材料の各原子
間距離に近い原子間距離をもつ金属を選ぶことが重要に
なる。従来では、強誘電体層６にＰＺＴが用いられてい
たので、上部電極７，下部電極５としては、前述のよう
に、ＰＺＴの各原子間距離に近い原子間距離ｄ（＝２．
７７Å）をもつＰｔ（プラチナ）が用いられ、またバッ
ファ金属層４としては、Ｔｉ（チタン）が多用されてい
た。
【００１１】本発明では、メモリ素子の強誘電体層６の
材料に、ＡＢＯ3の基本構造を有し、Ａ元素がＫ，Ｂ
ａ，Ｓｒ，Ｌｉの少なくとも１つであり、Ｂ元素がＴ
ｉ，Ｎｂ，Ｔａの少なくとも１つである強誘電体を用い
ることを特徴としている。
材料に、ＡＢＯ3の基本構造を有し、Ａ元素がＫ，Ｂ
ａ，Ｓｒ，Ｌｉの少なくとも１つであり、Ｂ元素がＴ
ｉ，Ｎｂ，Ｔａの少なくとも１つである強誘電体を用い
ることを特徴としている。
【００１２】このような強誘電体材料が用いられる場合
には、上部電極７および／または下部電極５，特に下部
電極５の材料としては、ＰｔよりもＡｕ（金），Ｐｄ
（パラジウム）の方が整合性が良く、また、Ｐｔに比べ
てＡｕ，Ｐｄはその加工法が確立しており、また、加工
を安定してかつ容易に行なうことができる。次表には、
各金属Ｐｔ，Ａｕ，Ｐｄの原子間距離が示されている。
には、上部電極７および／または下部電極５，特に下部
電極５の材料としては、ＰｔよりもＡｕ（金），Ｐｄ
（パラジウム）の方が整合性が良く、また、Ｐｔに比べ
てＡｕ，Ｐｄはその加工法が確立しており、また、加工
を安定してかつ容易に行なうことができる。次表には、
各金属Ｐｔ，Ａｕ，Ｐｄの原子間距離が示されている。
【００１３】
【表１】
【００１４】また、本発明では、バッファ金属層４は、
その下の層間絶縁膜（例えばＳｉＯ2）３との密着性が
良くまた加工精度が良いことと、さらに、下部電極５の
材料Ａｕ，Ｐｄに対して整合性の良い金属で形成される
必要があり、この種の金属としては、Ｃｒ、Ｎｉ、ある
いはＣｒとＮｉとの合金が望ましい。
その下の層間絶縁膜（例えばＳｉＯ2）３との密着性が
良くまた加工精度が良いことと、さらに、下部電極５の
材料Ａｕ，Ｐｄに対して整合性の良い金属で形成される
必要があり、この種の金属としては、Ｃｒ、Ｎｉ、ある
いはＣｒとＮｉとの合金が望ましい。
【００１５】一方、集積化が進むにつれて、従来差程、
加工寸法精度が要求されなかった強誘電体層６に対して
も、精度が要求される。特に、そのエッチング方法につ
いて、従来では、これをウェットプロセスで行なってい
たが、ウェットエッチングでは、前述のように、加工寸
法の精度が低いため、集積度が増すと、加工が不可能に
なる。このため、本願の発明者は、ドライプロセスへの
変更が必要であると考えた。しかしながら、ＲＩＥ等の
従来知られているドライエッチングでは、イオンおよび
プラズマによるダメージ（損傷）があり、例えばゲート
絶縁膜１３がプラズマ損傷を受けてＭＯＳトランジスタ
２の絶縁破壊が顕著になるなどの問題があった。
加工寸法精度が要求されなかった強誘電体層６に対して
も、精度が要求される。特に、そのエッチング方法につ
いて、従来では、これをウェットプロセスで行なってい
たが、ウェットエッチングでは、前述のように、加工寸
法の精度が低いため、集積度が増すと、加工が不可能に
なる。このため、本願の発明者は、ドライプロセスへの
変更が必要であると考えた。しかしながら、ＲＩＥ等の
従来知られているドライエッチングでは、イオンおよび
プラズマによるダメージ（損傷）があり、例えばゲート
絶縁膜１３がプラズマ損傷を受けてＭＯＳトランジスタ
２の絶縁破壊が顕著になるなどの問題があった。
【００１６】この問題を解決するため、本発明では、強
誘電体層６の加工をドライエッチングにより行なう場合
にも、その下のＭＯＳトランジスタ２などにダメージを
与えることなく、強誘電体層６を精度良く形成する方法
として、強い短波長光の照射を用いるようにしている。
すなわち、本発明では、強誘電体の結合状態がイオン結
合である点に着目し、特に、強い短波長光の照射によっ
て、この強誘電体のイオン結合を切ることができること
を利用している。この際、短波長光の波長および強度に
ついては、１４０〜４００ｎｍ程度、８．８〜３．１ｅ
Ｖ（０．１〜５Ｊ／cm2）であるのが良く、この範囲の
光を照射することで、本発明の強誘電体層６の材料ＡＢ
Ｏ3（Ａ元素：Ｋ，Ｂａ，Ｓｒ，Ｌｉの少なくとも１
つ；Ｂ元素：Ｔｉ，Ｎｂ，Ｔａの少なくとも１つ）のイ
オン結合を容易に切ることができ、加工寸法精度を高め
ることができることがわかった。また、光の波長が短か
いために強誘電体層６よりも下側には影響を与えず（透
過せず）、これによりＭＯＳトランジスタ２等にダメー
ジを与えることもないことがわかった。
誘電体層６の加工をドライエッチングにより行なう場合
にも、その下のＭＯＳトランジスタ２などにダメージを
与えることなく、強誘電体層６を精度良く形成する方法
として、強い短波長光の照射を用いるようにしている。
すなわち、本発明では、強誘電体の結合状態がイオン結
合である点に着目し、特に、強い短波長光の照射によっ
て、この強誘電体のイオン結合を切ることができること
を利用している。この際、短波長光の波長および強度に
ついては、１４０〜４００ｎｍ程度、８．８〜３．１ｅ
Ｖ（０．１〜５Ｊ／cm2）であるのが良く、この範囲の
光を照射することで、本発明の強誘電体層６の材料ＡＢ
Ｏ3（Ａ元素：Ｋ，Ｂａ，Ｓｒ，Ｌｉの少なくとも１
つ；Ｂ元素：Ｔｉ，Ｎｂ，Ｔａの少なくとも１つ）のイ
オン結合を容易に切ることができ、加工寸法精度を高め
ることができることがわかった。また、光の波長が短か
いために強誘電体層６よりも下側には影響を与えず（透
過せず）、これによりＭＯＳトランジスタ２等にダメー
ジを与えることもないことがわかった。
【００１７】さらに、従来では強誘電体層６の加工をＣ
Ｆ4などの所謂Ｆ（フッ素）系エッチングガスで行なっ
ていたが、本発明においては、ＣＣｌ2Ｆ2，ＣＣｌ4な
どのＣｌ（塩素）系のエッチングガス中で上記光源を照
射することでより効率的にエッチングできることが明ら
かになった。また、強誘電体層６の加工時の雰囲気圧力
は、１０-2Torr以下であるのが良いことがわかった。
Ｆ4などの所謂Ｆ（フッ素）系エッチングガスで行なっ
ていたが、本発明においては、ＣＣｌ2Ｆ2，ＣＣｌ4な
どのＣｌ（塩素）系のエッチングガス中で上記光源を照
射することでより効率的にエッチングできることが明ら
かになった。また、強誘電体層６の加工時の雰囲気圧力
は、１０-2Torr以下であるのが良いことがわかった。
【００１８】
【実施例】以下、本発明の実施例を説明する。実施例１ この実施例１では、先づ、図１に示す層間絶縁膜３上に
Ａｕ（金）の層をスパッタリングにより１０００Åの膜
厚に形成した後、このＡｕ層に対してＣＦ4＝１００SCC
M，０．１Torrの雰囲気中でＲＩＥエッチングを施こ
し、Ａｕ層を所定パターンに加工して、Ａｕの下部電極
５を形成した。しかる後、この上に強誘電体材料として
のＫＮｂＯ3をスパッタリングにより１５００Åの膜厚
に形成し、このＫＮｂＯ3をレーザアブレーション（Ａ
ｒＦレーザ，１Ｊ／cm2，１０ショット照射）によって
５μｍ正方にエッチング加工し強誘電体層６とした。こ
のときの真空度は１０-3Torrであった。その後、同じ条
件でＡｕ（金）の層を堆積し、これをエッチングして、
上部電極７を形成した。この実施例１では、ＡｒＦレー
ザによるレーザアブレーションによって強誘電体層６を
エッチング加工したことにより、強誘電体層６を高い寸
法精度で微細に加工することができた。また、これによ
る下部電極５，ＭＯＳトランジスタ２への損傷はほとん
どなかった。
Ａｕ（金）の層をスパッタリングにより１０００Åの膜
厚に形成した後、このＡｕ層に対してＣＦ4＝１００SCC
M，０．１Torrの雰囲気中でＲＩＥエッチングを施こ
し、Ａｕ層を所定パターンに加工して、Ａｕの下部電極
５を形成した。しかる後、この上に強誘電体材料として
のＫＮｂＯ3をスパッタリングにより１５００Åの膜厚
に形成し、このＫＮｂＯ3をレーザアブレーション（Ａ
ｒＦレーザ，１Ｊ／cm2，１０ショット照射）によって
５μｍ正方にエッチング加工し強誘電体層６とした。こ
のときの真空度は１０-3Torrであった。その後、同じ条
件でＡｕ（金）の層を堆積し、これをエッチングして、
上部電極７を形成した。この実施例１では、ＡｒＦレー
ザによるレーザアブレーションによって強誘電体層６を
エッチング加工したことにより、強誘電体層６を高い寸
法精度で微細に加工することができた。また、これによ
る下部電極５，ＭＯＳトランジスタ２への損傷はほとん
どなかった。
【００１９】実施例２ この実施例２では、層間絶縁膜３上にＰｄの層をスパッ
タリングにより１０００Åの膜厚に形成した後、このＰ
ｄ層に対してＣＦ4／Ｏ2＝５０／１０SCCM，１Torrの雰
囲気中でエッチングを施こし、Ｐｄ層を所定パターンに
加工してＰｄの下部電極５を形成した。しかる後、この
上に、強誘電体材料としてのＬｉＮｂＯ3をレーザアブ
レーション（ＫｒＦレ−ザ，５Ｊ／cm2）により３００
０Åの膜厚に形成した後、このＬｉＮｂＯ3を４００℃
の温度で３０分間アニールを行なった。しかる後、この
ＬｉＮｂＯ3をＫｒＦエキシマレーザでアブレーション
させてＬｉＮｂＯ3を所定形状にエッチング加工し、強
誘電体層６を作成した。この場合も、実施例１と同様
に、強誘電体層６を高い寸法精度で微細に加工すること
ができた。また、これによる下部電極５，ＭＯＳトラン
ジスタ２への損傷はほとんどなかった。
タリングにより１０００Åの膜厚に形成した後、このＰ
ｄ層に対してＣＦ4／Ｏ2＝５０／１０SCCM，１Torrの雰
囲気中でエッチングを施こし、Ｐｄ層を所定パターンに
加工してＰｄの下部電極５を形成した。しかる後、この
上に、強誘電体材料としてのＬｉＮｂＯ3をレーザアブ
レーション（ＫｒＦレ−ザ，５Ｊ／cm2）により３００
０Åの膜厚に形成した後、このＬｉＮｂＯ3を４００℃
の温度で３０分間アニールを行なった。しかる後、この
ＬｉＮｂＯ3をＫｒＦエキシマレーザでアブレーション
させてＬｉＮｂＯ3を所定形状にエッチング加工し、強
誘電体層６を作成した。この場合も、実施例１と同様
に、強誘電体層６を高い寸法精度で微細に加工すること
ができた。また、これによる下部電極５，ＭＯＳトラン
ジスタ２への損傷はほとんどなかった。
【００２０】
【発明の効果】以上に説明したように、請求項１記載の
発明によれば、強誘電体層としては、ＡＢＯ3の基本構
造を有し、Ａ元素がＫ，Ｂａ，Ｓｒ，Ｌｉの少なくとも
１つであり、Ｂ元素がＴｉ，Ｎｂ，Ｔａの少なくとも１
つであるものが用いられるので、メモリとして書き換え
回数を十分に多くとることができ、かつ強誘電体層の劣
化を有効に防止し、強誘電体層の電荷保持特性の劣化等
を有効に防止することできる。
発明によれば、強誘電体層としては、ＡＢＯ3の基本構
造を有し、Ａ元素がＫ，Ｂａ，Ｓｒ，Ｌｉの少なくとも
１つであり、Ｂ元素がＴｉ，Ｎｂ，Ｔａの少なくとも１
つであるものが用いられるので、メモリとして書き換え
回数を十分に多くとることができ、かつ強誘電体層の劣
化を有効に防止し、強誘電体層の電荷保持特性の劣化等
を有効に防止することできる。
【００２１】また、請求項２記載の発明によれば、上部
電極および／または下部電極にはＡｕ，Ｐｄのうち少な
くとも１つが用いられるので、上記誘電体材料と整合性
が良く、また、加工を安定してかつ容易に行なうことが
できる。
電極および／または下部電極にはＡｕ，Ｐｄのうち少な
くとも１つが用いられるので、上記誘電体材料と整合性
が良く、また、加工を安定してかつ容易に行なうことが
できる。
【００２２】また、請求項３記載の発明によれば、バッ
ファ金属層にはＣｒ，Ｎｉの少なくとも１つが用いられ
るので、上記下部電極材料と整合性が良く、また、層間
絶縁膜（ＳｉＯ2）との密着性が良く、さらには加工精
度を高めることができる。
ファ金属層にはＣｒ，Ｎｉの少なくとも１つが用いられ
るので、上記下部電極材料と整合性が良く、また、層間
絶縁膜（ＳｉＯ2）との密着性が良く、さらには加工精
度を高めることができる。
【００２３】また、請求項４，請求項５記載の発明によ
れば、強誘電体層は、波長が１５０〜４００ｎｍ，エネ
ルギーが０．１〜５Ｊ／cm2の光でエッチング加工がな
されて作製されるので、強誘電体層の加工精度を高める
ことができるとともに、強誘電体層の下地素子への損傷
を極めて少ないものに抑えることができる。
れば、強誘電体層は、波長が１５０〜４００ｎｍ，エネ
ルギーが０．１〜５Ｊ／cm2の光でエッチング加工がな
されて作製されるので、強誘電体層の加工精度を高める
ことができるとともに、強誘電体層の下地素子への損傷
を極めて少ないものに抑えることができる。
【図１】強誘電体層に電荷を保持するメモリ素子の構成
例を示す図である。
例を示す図である。
【図２】強誘電体の電圧−分極特性を示す図である。
１ Ｓｉ基板 ２ ＭＯＳトランジスタ ３ 層間絶縁膜 ４ バッファ金属層 ５ 下部電極 ６ 強誘電体層 ７ 上部電極 ８ メタル配線
Claims (6)
- 【請求項１】 電圧制御装置上に、バッファ金属層，下
部電極，強誘電体層，上部電極が順次に積層され、下部
電極と上部電極との間には前記電圧制御装置からの電圧
が加わり、該電圧に応じて前記強誘電体層を分極させて
強誘電体層に電荷を保持する型式のメモリ素子におい
て、前記強誘電体層としては、ＡＢＯ3の基本構造を有
し、Ａ元素がＫ，Ｂａ，Ｓｒ，Ｌｉの少なくとも１つで
あり、Ｂ元素がＴｉ，Ｎｂ，Ｔａの少なくとも１つであ
るものが用いられていることを特徴とするメモリ素子。 - 【請求項２】 請求項１記載のメモリ素子において、前
記上部電極および／または下部電極にはＡｕ，Ｐｄのう
ち少なくとも１つが用いられることを特徴とするメモリ
素子。 - 【請求項３】 請求項１記載のメモリ素子において、前
記バッファ金属層にはＣｒ，Ｎｉの少なくとも１つが用
いられることを特徴とするメモリ素子。 - 【請求項４】 請求項１記載のメモリ素子において、前
記電圧制御装置はＭＯＳデバイスであり、前記バッファ
金属層は、該ＭＯＳデバイス上の層間絶縁膜の上に形成
されていることを特徴とするメモリ素子。 - 【請求項５】 電圧制御装置上に、バッファ金属層，下
部電極，強誘電体層，上部電極が順次に積層され、下部
電極と上部電極との間には前記電圧制御装置からの電圧
が加わり、該電圧に応じて前記強誘電体層を分極させて
強誘電体層に電荷を保持する型式のメモリ素子の製造方
法において、前記強誘電体層は、波長が１５０〜４００
ｎｍ，エネルギーが０．１〜５Ｊ／cm2の光でエッチン
グ加工がなされて作製されることを特徴とするメモリ素
子の製造方法。 - 【請求項６】 請求項４記載のメモリ素子の製造方法に
おいて、前記強誘電体層は、１０-2Torr以下の真空雰囲
気か、またはＣｌ系ガス雰囲気でエッチング加工がなさ
れることを特徴とするメモリ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4330895A JPH06163847A (ja) | 1992-11-17 | 1992-11-17 | メモリ素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4330895A JPH06163847A (ja) | 1992-11-17 | 1992-11-17 | メモリ素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163847A true JPH06163847A (ja) | 1994-06-10 |
Family
ID=18237705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4330895A Pending JPH06163847A (ja) | 1992-11-17 | 1992-11-17 | メモリ素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163847A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100315017B1 (ko) * | 1998-06-30 | 2002-04-24 | 박종섭 | 디램디바이스의캐패시터및그의제조방법 |
| US6514818B1 (en) * | 1997-12-12 | 2003-02-04 | Hyundai Electronics Industries Co., Ltd. | Nonvolatile ferroelectric memory without a separate cell plate line and method of manufacturing the same |
-
1992
- 1992-11-17 JP JP4330895A patent/JPH06163847A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6514818B1 (en) * | 1997-12-12 | 2003-02-04 | Hyundai Electronics Industries Co., Ltd. | Nonvolatile ferroelectric memory without a separate cell plate line and method of manufacturing the same |
| US6949441B2 (en) | 1997-12-12 | 2005-09-27 | Hyundai Electronics Industries Co., Ltd. | Ferroelectric memory device and method of making the same |
| US7053434B2 (en) | 1997-12-12 | 2006-05-30 | Hyundai Electronics Industries Co., Ltd. | Ferroelectric memory device and method of making the same |
| KR100315017B1 (ko) * | 1998-06-30 | 2002-04-24 | 박종섭 | 디램디바이스의캐패시터및그의제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6645779B2 (en) | FeRAM (ferroelectric random access memory) and method for forming the same | |
| JP4539844B2 (ja) | 誘電体キャパシタおよびその製造方法ならびに半導体装置 | |
| JPH10341002A (ja) | 強誘電体トランジスタ、半導体記憶装置、強誘電体トランジスタの取扱い方法および強誘電体トランジスタの製造方法 | |
| US20020117700A1 (en) | Amorphous iridium oxide barrier layer and electrodes in ferroelectric capacitors | |
| US20060175643A1 (en) | Ferroelectric element and method of manufacturing ferroelectric element | |
| US6475860B2 (en) | Method for manufacturing a ferroelectric random access memory device | |
| KR100816597B1 (ko) | 강유전체 캐패시터의 형성 방법, 강유전체 캐패시터 및전자 디바이스 | |
| US7547638B2 (en) | Method for manufacturing semiconductor device | |
| US6608339B2 (en) | Ferroelectric memory element | |
| US6759252B2 (en) | Method and device using titanium doped aluminum oxide for passivation of ferroelectric materials | |
| JP3867283B2 (ja) | 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法 | |
| JP3166746B2 (ja) | キャパシタ及びその製造方法 | |
| JPH09232532A (ja) | 強誘電体メモリの製造方法 | |
| KR100324601B1 (ko) | 계면의 특성 향상을 위한 강유전체 캐패시터 제조 방법 | |
| JPH06163847A (ja) | メモリ素子およびその製造方法 | |
| JPH10270652A (ja) | 半導体記憶装置の製造方法 | |
| JP3326666B2 (ja) | 半導体メモリセルの作製方法 | |
| JPH1012751A (ja) | 強誘電体記憶素子 | |
| JP2003152167A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| KR100321699B1 (ko) | 니오비움-탄탈륨합금접착막을이용한강유전체캐패시터형성방법 | |
| JP2003243628A (ja) | 強誘電体薄膜、強誘電体キャパシタ、及び強誘電体メモリ素子の製造方法 | |
| JPH09321237A (ja) | 強誘電体膜を有する不揮発性半導体記憶装置及び強誘電体膜を有するキャパシタ及びその製造方法 | |
| JP3045416B2 (ja) | 半導体装置およびその製法 | |
| JPH06177342A (ja) | メモリ素子の製造方法 | |
| JPH09260614A (ja) | 強誘電体薄膜を含む電子回路素子の製造方法 |