JP2003037323A - 半導体レーザ・アレイ装置用サブマウント、半導体レーザ・アレイ装置、及びその作製方法 - Google Patents

半導体レーザ・アレイ装置用サブマウント、半導体レーザ・アレイ装置、及びその作製方法

Info

Publication number
JP2003037323A
JP2003037323A JP2001223827A JP2001223827A JP2003037323A JP 2003037323 A JP2003037323 A JP 2003037323A JP 2001223827 A JP2001223827 A JP 2001223827A JP 2001223827 A JP2001223827 A JP 2001223827A JP 2003037323 A JP2003037323 A JP 2003037323A
Authority
JP
Japan
Prior art keywords
semiconductor laser
submount
laser array
recess
array device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001223827A
Other languages
English (en)
Inventor
Kazunari Saito
一成 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001223827A priority Critical patent/JP2003037323A/ja
Publication of JP2003037323A publication Critical patent/JP2003037323A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 半導体レーザ・アレイ本体との位置合わせが
容易で放熱性の良好な構成のサブマウントを提供する。 【解決手段】 本サブマウント50は、複数個の半導体
レーザ素子をバー・アレイ状に配置した半導体レーザ・
アレイ本体をサブマウントの接合面上に、接合材層を介
して、エピサイドダウン方式で接合して半導体レーザ・
アレイ装置を作製するためのサブマウントである。サブ
マウント50は、前面に開口54を備え、分離溝で分離
されたレーザ素子部分を収容する凹部52を備えてい
る。凹部は、形状及び底面の床面積が、レーザ素子と同
じ形状、同じ寸法になっていて、サブマウントをエッチ
ングすることにより形成され、アレイ本体の分離溝に嵌
合する隔壁56を介して並列してサブマウントに設けら
れている。凹部の後面壁58は、レーザ素子の背後端面
と面接触するように形成され、隔壁の両壁面は、分離壁
の壁面に面接触するように形成されている。各凹部の底
面60は、基準面内にあるように形成され、それぞれ、
半田層62が設けてある。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体レーザ・ア
レイ装置及びその作製方法に関し、更に詳細には、半導
体レーザ・アレイ本体とサブマウントとの位置合わせが
容易で、各半導体レーザ素子の発光領域の高さがサブマ
ウントの基準面に対して同じようになるような構成を備
えた半導体レーザ・アレイ装置、及びその作製方法に関
するものである。
【0002】
【従来の技術】大画面表示装置として注目されている、
GLV(Grating Light Valve)デバイスを用いたレーザ
ディスプレイでは、光源として高光出力の半導体レーザ
装置が必要とされていて、そのために、半導体レーザ素
子をバー状に配列した半導体レーザ・アレイ装置の利用
が考えられている。
【0003】図5及び図6を参照して、一般的な高出力
半導体レーザ・アレイ装置の構造を説明する。図5は高
出力半導体レーザ・アレイ装置の構造を示す斜視図、及
び図6は半導体レーザ・アレイ本体の構成を示す斜視図
である。高出力の半導体レーザ・アレイ装置10は、そ
れぞれ、発光領域12(図6参照)を有する複数個の半
導体レーザ素子14(図6参照)をバー状に配置した半
導体レーザアレイ・本体16と、半導体レーザ・アレイ
本体16を接合した例えばSiC又はCu−W合金製の
導電性サブマウント18と、サブマウント18の下に設
けられた導電性ヒートシンク20とから構成されてい
る。
【0004】半導体レーザ・アレイ本体16の下側電極
面には、Au(金)等の金属蒸着膜からなるp側電極4
2(図6参照)が設けてある。一方、サブマウント18
の接合面には、導電性の接合材、例えばAuSnなどの
厚さ数μm、例えば約1〜5μmの半田層22が設けて
ある。そして、p側電極42及び半田層22を介して半
導体レーザ・アレイ本体16は、エピサイドダウン方式
でサブマウント18に接合されている。サブマウント1
8とヒートシンク20とは、半田層等の接合材24によ
って相互に接合されている。
【0005】半導体レーザ・アレイ本体16の出射端面
46とは反対側の背後端面に沿って、絶縁層25を介し
てヒートシンク20上に導体層26が設けられ、半導体
レーザ・アレイ本体16のn側電極44(図6参照)が
金線等のワイヤ28によって導体層26に電気的に接続
されている。そして、ヒートシンク20と、絶縁層25
上の導体層26とを対の電極とし、それら電極間に電圧
を印加して或る一定の電流を流すことにより、半導体レ
ーザ素子14は、それぞれ、発光領域12で発光し出射
端面46からレーザビームを出射することができる。
【0006】各半導体レーザ素子14は、図6に示すよ
うに、ストライプ状リッジ及びレーザ構造が、隣接する
半導体レーザ素子との間に設けられた、例えば深さ10
μmの分離溝30によって相互に構造的にかつ電気的に
絶縁されている。尚、用途によっては、各半導体レーザ
素子14を相互に電気的に絶縁する必要がない場合もあ
る。
【0007】半導体レーザ・アレイ本体16は、図6に
示すように、例えば33個(図6では簡単に3個のみ図
示)の半導体レーザ素子14を直線上に配列したバー状
の構造として構成されていて、各半導体レーザ素子14
の幅Wを例えば300μmとすると、バーの長さは約1
0mm、バーの幅は共振器長であって、0.7mm〜1
mmである。半導体レーザ素子14は、それぞれ、Ga
As基板等のn−半導体基板32上に設けられたn−バ
ッファ層34、活性層36、p−クラッド層38、及び
p−コンタクト層40の積層構造を備えている。p−コ
ンタクト層40、及びp−クラッド層38の上層部は、
例えば幅wが100μm〜140μmで高さhが2μm
のストライプ状リッジ41として形成されている。コン
タクト層40上にはp側電極42が、半導体基板32の
裏面にはn側電極44が設けられている。また、各半導
体レーザ素子14のp−クラッド層38の下層部、活性
層36、及びn−バッファ層は、分離溝30で構造的に
かつ電気的に分離されている。
【0008】次に、図7を参照して、半導体レーザ・ア
レイ装置の組み立て方法を説明する。図7(a)から
(c)は、それぞれ、半導体レーザ・アレイ装置を組み
立てる際、半導体レーザ・アレイ本体をサブマウント上
に接合する工程を説明する模式的断面図である。尚、図
7(a)から(c)では、簡単にするために、分離溝の
図示を省略している。先ず、図7(a)に示すように、
サブマウント18上に厚さ数μmの半田層22を設け、
続いてp側電極42を下にしたエピサイドダウン方式
で、半導体レーザ・アレイ本体16をサブマウント18
の半田層22上に位置決めする。位置決めは、例えば光
学顕微鏡を介して目視で半導体レーザ・アレイ本体16
に設けられたマーカを見ながら行う。
【0009】次いで、図7(b)に示すように、半田層
22を介して半導体レーザ・アレイ本体16をサブマウ
ント18上に載せ、続いて上から半導体レーザ・アレイ
本体16を押圧しつつホットプレートでサブマウント1
8を加熱して、半田層22を溶融させる。或いは半導体
レーザ・アレイ本体16を上から押圧しつつ半導体レー
ザ・アレイ本体16を載せたサブマウント18をリフロ
ー炉に送入して、半田層22を溶融させる。半田層22
が溶融すると、ホットプレート又はリフロー炉によるサ
ブマウント18の加熱を停止する。続いて、半導体レー
ザ・アレイ本体16を上から押圧しつつ放冷して、半田
層22を固化させると、図7(c)に示すように、サブ
マウント18上に半導体レーザ・アレイ本体16をダイ
ボンドすることができる。拡大図では、図8に示すよう
に、半導体レーザ・アレイ本体16がサブマウント18
上にダイボンドされる。
【0010】
【発明が解決しようとする課題】しかし、従来の半導体
レーザ・アレイ装置の組み立て方法に以下のような問題
があった。第1には、半導体レーザ・アレイ本体とサブ
マウントとの位置合わせが難しいという問題があった。
例えば光学顕微鏡を介して目視で半導体レーザ・アレイ
本体16に設けられたマーカを見ながら位置合わせを行
うので、位置精度が作業者の熟練度、位置合わせ機の精
度に依存して、位置精度を向上させることが難しかっ
た。第2には、サブマウントと半導体レーザ素子との接
触面積が比較的小さいために放熱性が低いことである。
【0011】第3には、サブマウント18上に半導体レ
ーザ・アレイ本体16を載せ、押圧しつつ加熱している
間に、数μmの厚さの半田層22が流動してサブマウン
ト18の周辺に偏在する。つまり、図9に示すように、
半導体レーザ・アレイ本体16をサブマウント18上に
ダイボンドした後で、半田層22の層厚ムラが発生して
半導体レーザ・アレイ本体16が反ったように変形し、
高さ方向に高低の異なる半導体レーザ素子14が存在す
ることになる。また、基板裏面を研磨して基板厚さを調
整する際、基板上にエピタキシャル成長させた化合物半
導体層の積層構造と、基板との応力緩和等によっても、
半導体レーザ・アレイ本体16が反ったように変形する
こともある。この結果、半導体レーザ・アレイ装置とし
て組み立てたとき、各半導体レーザ素子の発光点の高さ
位置がばらつき、高さ方向に数μm程度の相違が出る。
例えばGLV(Grating Light Valve)デバイスを用いた
レーザディスプレイの光源として、このような半導体レ
ーザ・アレイ装置を使用すると、半導体レーザ・アレイ
装置の各半導体レーザ素子の高さ方向の光の集光点がば
らつき、所定の表示特性が得られないという問題があっ
た。
【0012】そこで、本発明の目的は、半導体レーザ・
アレイ本体との位置合わせが容易で放熱性の良好な構成
のサブマウント、そのようなサブマウント上に半導体レ
ーザ・アレイ本体をダイマウントしてなる半導体レーザ
・アレイ装置、更にはその作製方法を提供することであ
る。
【0013】
【課題を解決するための手段】上記目的を達成するため
に、本発明のサブマウントは、リッジストライプと、リ
ッジストライプ下に発光領域を有し、相互に分離溝によ
って構造的にかつ電気的に分離されたレーザ構造を、そ
れぞれ、半導体基板上に備えた複数個の半導体レーザ素
子をバー・アレイ状に配置した半導体レーザ・アレイ本
体をサブマウントの上面に、接合材層を介して、エピサ
イドダウン方式で接合して半導体レーザ・アレイ装置を
作製するためのサブマウントであって、各半導体レーザ
素子の分離溝で分離された部分を収容する前面開口の凹
部が、サブマウントの上面に、半導体レーザ・アレイ本
体の分離溝に嵌合する隔壁を介して半導体レーザ素子の
数以上の数で並列して設けられていることを特徴として
いる。
【0014】サブマウントは、通常、SiC又はCu−
W合金製等の導電性サブマウントである。各凹部の底面
は、サブマウントを上面に沿って横断する同じ横断面内
にあるように形成され、それぞれ、接合材層が設けてあ
る。接合材層は、例えば半田層である。横断面とは、例
えば基準面となる横断面である。
【0015】上記目的を達成するために、本発明の半導
体レーザ・アレイ装置は、リッジストライプと、リッジ
ストライプ下に発光領域を有し、相互に分離溝によって
構造的にかつ電気的に分離されたレーザ構造を、それぞ
れ、半導体基板上に備えた複数個の半導体レーザ素子を
バー・アレイ状に配置した半導体レーザ・アレイ本体を
サブマウントの上面に、接合材層を介して、エピサイド
ダウン方式で接合してなる半導体レーザ・アレイ装置に
おいて、各半導体レーザ素子の分離溝で分離された部分
を収容する前面開口の凹部が、サブマウントの上面に、
半導体レーザ・アレイ本体の分離溝に嵌合する隔壁を介
して半導体レーザ素子の数以上の数で並列して設けら
れ、半導体レーザ・アレイ本体の分離溝が隔壁に嵌合
し、かつ各半導体レーザ素子が、それぞれ、開口から出
射端面を露出させて凹部に収容され、かつ出射端面とは
反対側の背後端面が凹部の後面壁に接していることを特
徴としている。
【0016】以上の構成によって、本発明のサブマウン
トは、半導体レーザ・アレイ本体をサブマウントにダイ
マウントする際、サブマウントの隔壁を半導体レーザ・
アレイ本体の分離溝に嵌合させつつ、半導体レーザ素子
の背後端面を凹部の後面壁に面接触させることにより、
半導体レーザ・アレイ本体をサブマウントに容易に位置
合わせすることができ、しかも各半導体レーザ素子の発
光領域を同じ高さでサブマウント上にダイマウントする
ことができる。また、半導体レーザ素子は、サブマウン
トの凹部の底面に加えて、隔壁及び後面壁に面接触して
いるので、サブマウントの接合面にのみ面接触している
従来の半導体レーザ・アレイ装置に比べて、半導体レー
ザ素子とサブマウントとの接触面積が著しく増大し、放
熱性が向上する。更には、サブマウントの各凹部の底面
に設けた接合材層の接合材が隔壁によって隣の凹部に移
動できないので、従来のように、接合材がサブマウント
の接合面の周辺に偏在し、半導体レーザ・アレイ本体が
反るような変形が生じない。
【0017】本発明の半導体レーザ・アレイ装置の作製
方法は、複数個の半導体レーザ素子をバー・アレイ状に
配置した半導体レーザ・アレイ本体をエピサイドダウン
方式でサブマウントの上面に接合してなる半導体レーザ
・アレイ装置の作製方法であって、各半導体レーザ素子
の分離溝で分離された部分を収容する前面開口の凹部を
半導体レーザ・アレイ本体の分離溝に嵌合する隔壁を介
して半導体レーザ素子の数以上の数で並列してサブマウ
ントの上面に設ける工程と、半導体レーザ・アレイ本体
の分離溝をサブマウントの隔壁に嵌合させ、かつ半導体
レーザ素子の出射端面とは反対側の背後端面を凹部の後
面壁に面接触させつつ、半導体レーザ素子を、それぞ
れ、開口から出射端面を露出させてサブマウントの凹部
に収容し、かつ半導体レーザ素子を押圧して、凹部の底
面の接合材層に接触させる工程と、サブマウントに対し
て半導体レーザ素子を押圧しつつ、接合材層を加熱、溶
融させる工程と、サブマウントに対して半導体レーザ素
子を押圧しつつ、接合材層を冷却、固化させる工程とを
備えることを特徴としている。上記凹部を形成する工程
では、凹部を形成する方法には制約はなく、例えば、サ
ブマウントの上面をエッチングして凹部を形成しても良
く、またサブマウントの上面を切削して凹部を形成して
も良い。また、鋳型を使っても鋳物成形しても良い。
【0018】
【発明の実施の形態】以下に、実施の形態例を挙げ、添
付図面を参照して、本発明の実施の形態を具体的かつ詳
細に説明する。 サブマウントの実施の形態例 図1は本実施の形態例のサブマウントの構成を示す模式
的断面図である。本実施の形態例のサブマウント50
は、複数個(図1では簡単に6個のみ図示)の半導体レ
ーザ素子をバー・アレイ状に配置した半導体レーザ・ア
レイ本体をサブマウントの接合面上に、接合材層を介し
て、エピサイドダウン方式で接合して半導体レーザ・ア
レイ装置を作製するためのサブマウントである。半導体
レーザ・アレイ本体16は、図6に示す、リッジストラ
イプ41と、リッジストライプ41下に発光領域12を
有し、相互に分離溝30によって構造的にかつ電気的に
分離されたレーザ構造を、それぞれ、半導体基板32上
に備えている。
【0019】サブマウント50は、SiC又はCu−W
合金製のサブマウントであって、図1に示すように、前
面に開口54を備え、各半導体レーザ素子14の分離溝
30で分離された部分を収容する凹部52を備えてい
る。凹部52は、凹部52の形状及び底面60の床面積
が、半導体レーザ素子14と同じ形状、同じ寸法になっ
ていて、サブマウント50をエッチングすることにより
形成される。エッチングに変えて、切削しても良く、ま
た鋳型を使って鋳物成形しても良い。
【0020】凹部52は、半導体レーザ・アレイ本体1
6の分離溝30に嵌合する隔壁56を介して半導体レー
ザ素子14の数以上の数(図1では、簡単に6個のみ図
示)で並列してサブマウント50に設けられている。ま
た、開口52と反対側の凹部52の後面壁58は、各半
導体レーザ素子14の出射端面46(図2参照)と反対
の背後端面48と面接触するように形成されている。更
に、隔壁56の両壁面は、分離壁30の壁面に面接触す
るように形成されている。各凹部52の底面60は、サ
ブマウント50を上面に沿って横断する同じ水平面(例
えば基準面)内にあるように形成され、それぞれ、半田
層62が設けてある。
【0021】以上の構成によって、本実施の形態例のサ
ブマウント50は、半導体レーザ・アレイ本体16をサ
ブマウント50にダイマウントする際、サブマウント5
0の隔壁56を半導体レーザ・アレイ本体16の分離溝
30に嵌合させつつ、半導体レーザ素子14の背後端面
を凹部52の後面壁58に面接触させることにより、半
導体レーザ・アレイ本体16をサブマウント50に容易
に位置合わせすることができ、しかも各半導体レーザ素
子14の発光領域を同じ高さでサブマウント50上にダ
イマウントすることができる。また、半導体レーザ素子
14は、サブマウント50の凹部52の底面60に加え
て、隔壁56及び後面壁58に面接触しているので、サ
ブマウント18の接合面にのみ面接触している従来の半
導体レーザ・アレイ装置10に比べて、半導体レーザ素
子とサブマウントとの接触面積が著しく増大し、放熱性
が向上する。更には、サブマウントの各凹部52の底面
60に設けた半田層62の半田が隔壁56によって隣の
凹部52に移動できないので、従来のように、半田がサ
ブマウントの接合面の周辺に偏在し、半導体レーザ・ア
レイ本体が反るような変形が生じない。
【0022】半導体レーザ・アレイ装置の実施の形態例
1 図2は本実施の形態例の半導体レーザ・アレイ装置の要
部の構成を示す模式的断面図、図2(a)は図2の線I
−Iでの断面図である。本実施の形態例の半導体レーザ
・アレイ装置70は、図2に示すように、各半導体レー
ザ素子14が、それぞれ、上述のサブマウント50の凹
部52内に収容された半導体レーザ・アレイ本体16を
有する半導体レーザ・アレイ装置であって、サブマウン
ト50の構成を除いて、従来の半導体レーザ・アレイ装
置10と同じ構成を備えている。半導体レーザ・アレイ
本体16は、図6に示すように、リッジストライプ41
と、リッジストライプ41下に発光領域12を有し、相
互に分離溝30によって構造的にかつ電気的に分離され
たレーザ構造を、それぞれ、半導体基板32上に備えた
複数個(図2では簡単に6個のみ図示)の半導体レーザ
素子14をバー・アレイ状に配置したものである。
【0023】本実施の形態例の半導体レーザ・アレイ装
置70では、図2及び図2(a)に示すように、半導体
レーザ・アレイ本体16の分離溝30が隔壁56に嵌合
し、かつ半導体レーザ素子14が、それぞれ、開口54
から出射端面46を露出させて凹部52に収容されてい
る。隔壁56の両壁面は分離壁30の壁面に面接触し、
出射端面46とは反対側の背後端面48は、図2(a)
に示すように、凹部の後面壁58に面接触している。ま
た、半導体レーザ素子14のp側電極42は、半田層6
2によってサブマウント50に電気的かつ機械的に接合
されている。
【0024】以上の構成によって、半導体レーザ素子1
4は、サブマウント50の凹部52の底面60に加え
て、隔壁56及び後面壁58に面接触しているので、サ
ブマウント18の接合面にのみ面接触している従来の半
導体レーザ・アレイ装置10に比べて、放熱性が著しく
向上する。また、凹部52は、各半導体レーザ素子14
毎に設けられ、しかも凹部52の底面60は、同じ水平
面(例えば基準面)内にあるように形成されているの
で、半導体レーザ素子14のp側電極42をサブマウン
ト50の凹部52の半田層62に対して一様に面接触さ
せることにより、半導体レーザ・アレイ装置50の各半
導体レーザ素子14の発光点の高さが、サブマウント1
8の基準面に対して一様であって、ばらつくようなこと
は生じない。また、半導体レーザ・アレイ本体16をサ
ブマウント18に対して押圧した際、従来のように、半
田層22の半田が移動してサブマウント18の接合面の
周辺に偏在し、半導体レーザ・アレイ本体16が変形す
るようなことが生じない。
【0025】半導体レーザ・アレイ装置の作製方法の実
施の形態例 本実施の形態例は、第1の発明方法に係る半導体レーザ
・アレイ装置の作製方法を実施の形態例1の半導体レー
ザ・アレイ装置50の作製に適用した実施の形態の一例
である。図3(a)及び(b)は、本実施の形態例の方
法に従って半導体レーザ・アレイ装置を作製する際の工
程毎の模式的断面図である。先ず、SiC又はCu−W
合金のブロック材を例えばフッ酸を使ったウエットエッ
チング法によりエッチングして、図3(a)に示すよう
に、前面に開口54(図1参照)を備え、各半導体レー
ザ素子14の分離溝30で分離された部分を収容する凹
部52を半導体レーザ素子14の数以上の数(図3で
は、簡単に7個のみ図示)で並列して設けたサブマウン
ト50を作製する。
【0026】凹部52の凹部形状及び底面60の床面積
が、半導体レーザ素子14と同じ形状、同じ寸法で、半
導体レーザ・アレイ本体16の分離溝30に嵌合する隔
壁56を介して並列配置で、各凹部52の底面60が同
じ水平面(基準面)内にあるように凹部52を形成す
る。また、各半導体レーザ素子14の背後端面48と面
接触するように開口52と反対側の凹部52の後面壁5
8を形成し、更に、分離壁30の壁面に面接触するよう
に隔壁56の両壁面を形成する。次いで、凹部52の底
面60には、それぞれ、所定厚さの半田層62を設け
る。
【0027】次いで、図3(b)に示すように、半導体
レーザ・アレイ本体16の分離溝30をサブマウント5
0の隔壁56に嵌合させ、かつ半導体レーザ素子14の
背後端面を凹部52の後面壁58に面接触させつつ、半
導体レーザ素子14を、それぞれ、開口54から出射端
面46を露出させてサブマウント50の凹部52に収容
し、かつ半導体レーザ素子14を押圧して、凹部52の
底面の半田層62に接触させる。
【0028】半導体レーザ・アレイ本体16をサブマウ
ント50に数十〜数百g/cm2の押圧力で押し付けつ
つ、半田層62の半田材が溶融する温度までサブマウン
ト50をホットプレート等のヒータにより加熱して半田
材を溶融させる。次いで、押圧力を加えた状態で冷却す
ることにより、図3(b)、つまり図2に示すように、
半導体レーザ・アレイ本体16をサブマウント50上に
正しい位置合わせでダイボンドすることができる。
【0029】半導体レーザ・アレイ装置の実施の形態例
2 図4は本実施の形態例の半導体レーザ・アレイ装置の要
部の構成を示す模式的断面図である。本実施の形態例の
半導体レーザ・アレイ装置80は、図4に示すように、
各半導体レーザ素子14が、それぞれ、個々に分離溝3
0で分離されて、上述のサブマウント50の凹部52内
に収容された半導体レーザ・アレイ本体82を有する半
導体レーザ・アレイ装置である。サブマウント50は、
実施の形態例1の半導体レーザ・アレイ装置のサブマウ
ントと同じ構成を備えている。
【0030】半導体レーザ・アレイ本体82は、複数個
(図4では簡単に7個のみ図示)の半導体レーザ素子1
4をバー・アレイ状に配置したものであって、各半導体
レーザ素子14が分離溝で個々に完全に構造的かつ電気
的に分離されていること、及び劈開面を共振器長方向
(半導体レーザ・アレイ本体82の幅方向)に延在する
ように形成されていることが実施の形態例1の半導体レ
ーザ・アレイ本体16と異なる。各半導体レーザ素子1
4は、実施の形態例1の半導体レーザ・アレイ本体16
と同様に、図6に示すように、リッジストライプ41
と、リッジストライプ41下に発光領域12を有し、相
互に分離溝30によって構造的にかつ電気的に分離され
たレーザ構造を、それぞれ、半導体基板32上に備えて
いる。
【0031】本実施の形態例の半導体レーザ・アレイ装
置80は、実施の形態例1の半導体レーザ・アレイ装置
70の効果に加えて、半導体レーザ・アレイ本体82の
分離溝30を隔壁56に嵌合させることにより、半導体
レーザ・アレイ本体82が分離溝30に沿って自然に劈
開され、図4に示す形態で形成されることができる。
【0032】
【発明の効果】本発明のサブマウント及び半導体レーザ
・アレイ装置によれば、半導体レーザ・アレイ本体をサ
ブマウントにダイマウントする際、サブマウントの隔壁
を半導体レーザ・アレイ本体の分離溝に嵌合させつつ、
半導体レーザ素子の背後端面を凹部の後面壁に面接触さ
せることにより、半導体レーザ・アレイ本体をサブマウ
ントに容易に位置合わせすることができ、しかも各半導
体レーザ素子の発光領域を同じ高さでサブマウント上に
ダイマウントすることができる。また、半導体レーザ素
子は、サブマウントの凹部の底面に加えて、隔壁及び後
面壁に面接触しているので、サブマウントの接合面にの
み面接触している従来の半導体レーザ・アレイ装置に比
べて、半導体レーザ素子とサブマウントとの接触面積が
著しく増大し、放熱性が向上する。更には、サブマウン
トの各凹部の底面に設けた接合材層の接合材が隔壁によ
って隣の凹部に移動できないので、従来のように、接合
材がサブマウントの接合面の周辺に偏在し、半導体レー
ザ・アレイ本体が反るような変形が生じない。
【図面の簡単な説明】
【図1】実施の形態例のサブマウントの構成を示す斜視
図である。
【図2】図2は実施の形態例1の半導体レーザ・アレイ
装置の構成を示す斜視図、及び図2(a)は図2の線I
−Iでの断面図である。
【図3】図3(a)及び(b)は、それぞれ、実施の形
態例の方法に従って半導体レーザ・アレイ装置を作製す
る際の各工程の断面図である。
【図4】実施の形態例2の半導体レーザ・アレイ装置の
構成を示す模式的な断面図である。
【図5】半導体レーザ・アレイ装置の構成を示す斜視図
である。
【図6】半導体レーザ素子の構成を示す断面図である。
【図7】図7(a)から(c)は、それぞれ、従来の方
法に従って半導体レーザ・アレイ装置を作製する際の各
工程の断面図である。
【図8】従来の方法に従って半導体レーザ・アレイ本体
をサブマウントにダイボンドした状態を示す斜視図であ
る。
【図9】従来の方法の問題点を説明する模式的な断面図
である。
【符号の説明】 10……半導体レーザ・アレイ装置、12……発光領
域、14……半導体レーザ素子、16……半導体レーザ
アレイ・本体、18……サブマウント、20……ヒート
シンク、22……半田層、24……接合材、25……絶
縁層、26……導体層、28……ワイヤ、30……分離
溝、32……n−半導体基板、34……n−バッファ
層、36……活性層、38……p−クラッド層、40…
…p−コンタクト層、41……リッジ、42……p側電
極、44……n側電極、46……出射端面、48……背
後端面、50……実施の形態例のサブマウント、52…
…凹部、54……開口、56……隔壁、58……後面
壁、60……底面、62……半田層、70……実施の形
態例1の半導体レーザ・アレイ装置、80……実施の形
態例2の半導体レーザ・アレイ装置、82……半導体レ
ーザ・アレイ本体。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 リッジストライプと、リッジストライプ
    下に発光領域を有し、相互に分離溝によって構造的にか
    つ電気的に分離されたレーザ構造を、それぞれ、半導体
    基板上に備えた複数個の半導体レーザ素子をバー・アレ
    イ状に配置した半導体レーザ・アレイ本体をサブマウン
    トの上面に、接合材層を介して、エピサイドダウン方式
    で接合して半導体レーザ・アレイ装置を作製するための
    サブマウントであって、 各半導体レーザ素子の分離溝で分離された部分を収容す
    る前面開口の凹部が、サブマウントの上面に、半導体レ
    ーザ・アレイ本体の分離溝に嵌合する隔壁を介して半導
    体レーザ素子の数以上の数で並列して設けられているこ
    とを特徴とするサブマウント。
  2. 【請求項2】 各凹部の底面は、サブマウントを上面に
    沿って横断する同じ横断面内にあるように形成され、そ
    れぞれ、接合材層が設けてあることを特徴とする請求項
    1に記載のサブマウント。
  3. 【請求項3】 リッジストライプと、リッジストライプ
    下に発光領域を有し、相互に分離溝によって構造的にか
    つ電気的に分離されたレーザ構造を、それぞれ、半導体
    基板上に備えた複数個の半導体レーザ素子をバー・アレ
    イ状に配置した半導体レーザ・アレイ本体をサブマウン
    トの上面に、接合材層を介して、エピサイドダウン方式
    で接合してなる半導体レーザ・アレイ装置において、 各半導体レーザ素子の分離溝で分離された部分を収容す
    る前面開口の凹部が、サブマウントの上面に、半導体レ
    ーザ・アレイ本体の分離溝に嵌合する隔壁を介して半導
    体レーザ素子の数以上の数で並列して設けられ、 半導体レーザ・アレイ本体の分離溝が隔壁に嵌合し、か
    つ各半導体レーザ素子が、それぞれ、開口から出射端面
    を露出させて凹部に収容され、かつ出射端面とは反対側
    の背後端面が凹部の後面壁に接していることを特徴とす
    る半導体レーザ・アレイ装置。
  4. 【請求項4】 各凹部に収容されている半導体レーザ素
    子が、それぞれ、隔壁の剪断力によって相互に劈開さ
    れ、分離されていることを特徴とする請求項3に記載の
    半導体レーザ・アレイ装置。
  5. 【請求項5】 複数個の半導体レーザ素子をバー・アレ
    イ状に配置した半導体レーザ・アレイ本体をエピサイド
    ダウン方式でサブマウントの上面に接合してなる半導体
    レーザ・アレイ装置の作製方法であって、 各半導体レーザ素子の分離溝で分離された部分を収容す
    る前面開口の凹部を半導体レーザ・アレイ本体の分離溝
    に嵌合する隔壁を介して半導体レーザ素子の数以上の数
    で並列してサブマウントの上面に設ける工程と、 半導体レーザ・アレイ本体の分離溝をサブマウントの隔
    壁に嵌合させ、かつ半導体レーザ素子の出射端面とは反
    対側の背後端面を凹部の後面壁に面接触させつつ、半導
    体レーザ素子を、それぞれ、開口から出射端面を露出さ
    せてサブマウントの凹部に収容し、かつ半導体レーザ素
    子を押圧して、凹部の底面の接合材層に接触させる工程
    と、 サブマウントに対して半導体レーザ素子を押圧しつつ、
    接合材層を加熱、溶融させる工程と、 サブマウントに対して半導体レーザ素子を押圧しつつ、
    接合材層を冷却、固化させる工程とを備えることを特徴
    とする半導体レーザ・アレイ装置の作製方法。
  6. 【請求項6】 上記凹部を形成する工程では、サブマウ
    ントの上面をエッチングして、または切削して凹部を形
    成することを特徴とする請求項5に記載の半導体レーザ
    ・アレイ装置の作製方法。
JP2001223827A 2001-07-25 2001-07-25 半導体レーザ・アレイ装置用サブマウント、半導体レーザ・アレイ装置、及びその作製方法 Pending JP2003037323A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001223827A JP2003037323A (ja) 2001-07-25 2001-07-25 半導体レーザ・アレイ装置用サブマウント、半導体レーザ・アレイ装置、及びその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001223827A JP2003037323A (ja) 2001-07-25 2001-07-25 半導体レーザ・アレイ装置用サブマウント、半導体レーザ・アレイ装置、及びその作製方法

Publications (1)

Publication Number Publication Date
JP2003037323A true JP2003037323A (ja) 2003-02-07

Family

ID=19057095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001223827A Pending JP2003037323A (ja) 2001-07-25 2001-07-25 半導体レーザ・アレイ装置用サブマウント、半導体レーザ・アレイ装置、及びその作製方法

Country Status (1)

Country Link
JP (1) JP2003037323A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421133B1 (ko) * 2001-12-18 2004-03-04 삼성전자주식회사 레이저 다이오드 바 정렬 장치
JP2005005511A (ja) * 2003-06-12 2005-01-06 Fanuc Ltd 半導体レーザ装置
JP2007189075A (ja) * 2006-01-13 2007-07-26 Sharp Corp 半導体レーザ素子、半導体レーザ素子の実装構造、半導体レーザ素子の製造方法及び半導体レーザ素子の実装方法
JP2008235750A (ja) * 2007-03-23 2008-10-02 Seiko Epson Corp レーザ素子、レーザ光源の製造方法、レーザ光源、照明装置、モニタ装置及びプロジェクタ
JP2008263180A (ja) * 2007-03-16 2008-10-30 Sanyo Electric Co Ltd 半導体レーザ装置およびその製造方法
JP2009043806A (ja) * 2007-08-07 2009-02-26 Mitsubishi Electric Corp 半導体発光装置
US7869480B2 (en) 2007-05-24 2011-01-11 Sanyo Electric Co., Ltd. Semiconductor laser device
US7907652B2 (en) 2007-04-25 2011-03-15 Sanyo Electric Co., Ltd. Semiconductor laser device
US8121163B2 (en) 2007-03-16 2012-02-21 Sanyo Electric Co., Ltd. Semiconductor laser diode apparatus and method of fabricating the same
JP2016115694A (ja) * 2014-12-11 2016-06-23 日本電気株式会社 光モジュールの実装構造および製造方法
CN107681462A (zh) * 2017-09-12 2018-02-09 北京工业大学 一种半导体芯片自对准摆片
WO2019116654A1 (ja) * 2017-12-13 2019-06-20 ソニー株式会社 発光モジュールの製造方法、発光モジュール及び装置
WO2022030127A1 (ja) * 2020-08-04 2022-02-10 パナソニック株式会社 半導体発光装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421133B1 (ko) * 2001-12-18 2004-03-04 삼성전자주식회사 레이저 다이오드 바 정렬 장치
JP2005005511A (ja) * 2003-06-12 2005-01-06 Fanuc Ltd 半導体レーザ装置
JP2007189075A (ja) * 2006-01-13 2007-07-26 Sharp Corp 半導体レーザ素子、半導体レーザ素子の実装構造、半導体レーザ素子の製造方法及び半導体レーザ素子の実装方法
US8121163B2 (en) 2007-03-16 2012-02-21 Sanyo Electric Co., Ltd. Semiconductor laser diode apparatus and method of fabricating the same
JP2008263180A (ja) * 2007-03-16 2008-10-30 Sanyo Electric Co Ltd 半導体レーザ装置およびその製造方法
JP4573880B2 (ja) * 2007-03-16 2010-11-04 三洋電機株式会社 半導体レーザ装置およびその製造方法
JP2008235750A (ja) * 2007-03-23 2008-10-02 Seiko Epson Corp レーザ素子、レーザ光源の製造方法、レーザ光源、照明装置、モニタ装置及びプロジェクタ
JP4692502B2 (ja) * 2007-03-23 2011-06-01 セイコーエプソン株式会社 レーザ素子、レーザ光源の製造方法、レーザ光源、照明装置、モニタ装置及びプロジェクタ
US7907652B2 (en) 2007-04-25 2011-03-15 Sanyo Electric Co., Ltd. Semiconductor laser device
US7869480B2 (en) 2007-05-24 2011-01-11 Sanyo Electric Co., Ltd. Semiconductor laser device
JP2009043806A (ja) * 2007-08-07 2009-02-26 Mitsubishi Electric Corp 半導体発光装置
JP2016115694A (ja) * 2014-12-11 2016-06-23 日本電気株式会社 光モジュールの実装構造および製造方法
CN107681462A (zh) * 2017-09-12 2018-02-09 北京工业大学 一种半导体芯片自对准摆片
CN107681462B (zh) * 2017-09-12 2019-10-08 北京工业大学 一种半导体芯片自对准摆片
WO2019116654A1 (ja) * 2017-12-13 2019-06-20 ソニー株式会社 発光モジュールの製造方法、発光モジュール及び装置
JPWO2019116654A1 (ja) * 2017-12-13 2021-01-28 ソニー株式会社 発光モジュールの製造方法、発光モジュール及び装置
JP7205490B2 (ja) 2017-12-13 2023-01-17 ソニーグループ株式会社 発光モジュールの製造方法
US11710942B2 (en) 2017-12-13 2023-07-25 Sony Corporation Method of manufacturing light-emitting module, light-emitting module, and device
TWI811244B (zh) * 2017-12-13 2023-08-11 日商索尼股份有限公司 發光模組之製造方法
WO2022030127A1 (ja) * 2020-08-04 2022-02-10 パナソニック株式会社 半導体発光装置

Similar Documents

Publication Publication Date Title
US5909458A (en) Low-cost laser diode array
US7079563B2 (en) Semiconductor laser device and method of manufacturing the same
US8275013B2 (en) Semiconductor laser device and method of manufacturing the same
US9966730B2 (en) Surface-emitting laser apparatus and manufacturing method thereof
JP2003037323A (ja) 半導体レーザ・アレイ装置用サブマウント、半導体レーザ・アレイ装置、及びその作製方法
US20080025361A1 (en) Linear diode-laser array with series-connected emitters
JPH11340581A (ja) レ―ザダイオ―ドパッケ―ジング
US20020172244A1 (en) Self-separating laser diode assembly and method
KR101679852B1 (ko) 발광 장치 및 그 제조 방법
JP2009064961A (ja) 半導体レーザ装置およびその製造方法
US20140348196A1 (en) Semiconductor optical device assembly
KR20140010876A (ko) 멀티빔 반도체 레이저 장치
JPH11220204A (ja) アレイ型半導体レーザ装置およびその製造方法
JP2007013002A (ja) 半導体レーザー装置
US6919216B2 (en) Method for manufacturing semiconductor laser apparatus
JP2019079906A (ja) 半導体レーザアレイ光源および光ファイバ結合モジュール、並びに半導体レーザアレイ光源の製造方法。
JP4704703B2 (ja) アレイ型半導体レーザ装置
JPH05183239A (ja) 半導体レーザ装置
JP2003037324A (ja) 半導体レーザ・アレイ装置及びその作製方法
JP2008047761A (ja) 半導体レーザ装置
WO2021261192A1 (ja) 半導体レーザ素子の製造方法、半導体レーザ素子及び半導体レーザ装置
WO2021200582A1 (ja) 量子カスケードレーザ素子の製造方法
JP3894607B2 (ja) 半導体レーザおよびその製法
JPH0846289A (ja) 半導体レーザの製造方法
JP2008091768A (ja) 半導体レーザ装置および電子機器

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040317

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040604