KR20140010876A

KR20140010876A - 멀티빔 반도체 레이저 장치

Info

Publication number: KR20140010876A
Application number: KR1020130061473A
Authority: KR
Inventors: 야스히사 셈바; 고이찌 고즈; 슈이찌 우스다; 스스무 소리마찌; 히데끼 하라
Original assignee: 니혼 오클라로 가부시키가이샤
Priority date: 2012-07-17
Filing date: 2013-05-30
Publication date: 2014-01-27
Also published as: CN103545708A; TW201411974A; KR101517277B1; JP6125166B2; TWI517509B; CN103545708B; JP2014022481A

Abstract

멀티빔 반도체 레이저 장치의 빔 사이에 있어서의 땜납재끼리의 쇼트 불량을 억제한다. 레이저 칩(11)의 표면 전극(15)과 서브 마운트(10)의 서브 마운트 전극(27)은, 땜납재(18)와 제2 Au 도금층(17)을 용융 접합함으로써 전기적으로 접속되어 있다. 제2 Au 도금층(17)은, 릿지부(20)의 양측의 p형 제2 클래드층(25)에 형성된 한 쌍의 오목홈(21)의 한쪽의 상부에서 땜납재(18)와 접촉하고, 또한, 제2 Au 도금층(17)의 폭은, 땜납재(18)의 폭보다도 좁으므로, 릿지부(20)와 땜납재(18)는, 평면적으로 겹쳐 있지 않고, 릿지부(20)와 서브 마운트(10)와의 사이에 간극이 있는 구조로 되어 있다.

Description

멀티빔 반도체 레이저 장치{MULTI-BEAM SEMICONDUCTOR LASER APPARATUS}

본 발명은, 멀티빔 반도체 레이저 장치에 관한 것으로, 특히, 복수의 레이저 다이오드가 형성된 반도체 칩을 정션 다운으로 지지 기판에 실장하는 반도체 레이저 장치에 관한 것이다.

광통신 시스템의 광원이나 정보 처리 기기의 광원으로서 사용되는 레이저 다이오드(Laser Diode;LD)는, 반도체 칩 내에 스트라이프 형상의 활성층을 형성한 것이며, 이 활성층을 사이에 끼우는 상하의 반도체층의 한쪽을 제1 도전형(n형)의 반도체층으로 하고, 다른 쪽을 제2 도전형(p형)의 반도체층으로 함으로써 pn 접합을 형성하고 있다. 또한, 레이저 발진시키기 위한 공진기(광도파로)를 형성하기 위해, 릿지 구조를 채용하는 등, 다양한 구조가 채용되고 있다.

상기한 바와 같은 레이저 다이오드가 형성된 반도체 칩은, 패키지 내에 배치된 서브 마운트라고 하는 열전도성이 양호한 재료(예를 들어 AlN, SiC, CuW 등)로 이루어지는 지지 기판에 땜납재 및 Au 도금층을 개재하여 접속된다. 또한, 레이저 다이오드의 발광 시에 발생하는 열을 효율적으로 외부로 방산하기 위해, 열 발생원으로 되는 pn 접합을 서브 마운트에 근접시킨 상태에서 고정하는 정션 다운 방식을 채용하는 경우가 많다(예를 들어 특허문헌 1).

일본 특허 출원 공개 제2011-108932호 공보

정션 다운 방식을 채용하는 반도체 레이저 장치는, 발광부의 상부에 위치하는 릿지부 상에 형성된 Au 도금층과, 서브 마운트의 전극 상에 형성된 도전성이 있는 땜납재를 용융 접합시킴으로써, 방열 및 통전을 행하고 있다.

멀티빔 반도체 레이저 장치의 경우에는, 반도체 칩 내에 복수의 발광부가 형성되어 있고, 각각의 릿지부는, 각각이 전기적으로 아이솔레이션되어 있는 전극이 형성되어 있다. 그리고 서브 마운트측에는, 이 복수의 전극에 대응한 직사각 형상의 평면 패턴을 갖는 복수의 땜납재가 형성되어 있고, 서브 마운트에 접합하는 방식이 일반적이다.

그러나 상기한 방식을 채용한 경우에는, 빔 사이가 좁은(협) 피치(예를 들어 30㎛ 내지 50㎛)인 것과, 반도체 칩측의 전극의 일부인 Au 도금층의 폭이 서브 마운트측의 땜납재 패턴의 폭보다도 넓은 것에 의해, 용융 접합 시에 땜납이 국부적으로 집중하여, 땜납 볼이 발생한다. 이에 의해, 반도체 칩의 복수의 전극 사이에서 땜납재끼리의 쇼트가 발생하는 일이 있으므로, 빔 단독으로의 구동을 할 수 없게 되어, 조립 수율의 저하를 야기할 우려가 있다.

또한, 멀티빔 반도체 레이저 장치에서는, 빔 사이에서의 특성 차가 작은 것이 요구된다. 그러나 멀티빔 반도체 레이저 장치는, 반도체 칩과 서브 마운트와의 조립 시에, 반도체 칩측의 Au 전극재 및 반도체 재료와, 서브 마운트측의 땜납재 및 서브 마운트재와의 열팽창 계수의 차이에 의해 일어나는 반응으로 발생하는 응력이 릿지부에 미침으로써, 편광각 특성 불량이 발생한다고 하는 문제가 있다.

편광각 특성은, 발광부로부터 조사되는 광의 편파의 각도의 특성을 말하고, 이 편파는, 반도체 칩의 주면을 따르는 면내에 있어서 진동하고 있는 것이 바람직하다. 편파면이 반도체 칩의 주면에 대하여 비스듬히 회전한 광이 조사되는 것은 편광각 특성의 악화로 된다. 그리고 편광각 특성이 악화된 반도체 칩을 사용한 경우에는, 렌즈 등의 광학 부품을 투과할 때에 광량이 떨어진다고 하는 문제가 발생한다. 멀티빔 반도체 레이저 장치의 경우에는, 빔 사이에서 편광각이 다르면 빔간 차로 되어, 특히 문제로 된다.

본 발명의 목적은, 멀티빔 반도체 레이저 장치의 빔 사이에 있어서의 땜납재끼리의 쇼트 불량을 억제하는 것에 있다.

본 발명의 다른 목적은, 멀티빔 반도체 레이저 장치의 빔 사이에 있어서의 편광각 회전이나 편광각의 빔간 상대 차를 작게 하는 것에 있다.

본 발명의 상기 및 그 밖의 목적과 신규한 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명확해질 것이다.

본원에 있어서 개시되는 발명 중, 대표적인 것의 개요를 간단하게 설명하면, 다음과 같다.

3개 이상의 빔을 구비한 반도체 칩과,

상기 반도체 칩이 실장되는 지지 기판을 구비한 멀티빔 반도체 레이저 장치로서,

상기 반도체 칩은,

반도체 기판의 주면 상에 형성된 제1 도전형 클래드층과,

상기 제1 도전형 클래드층의 상부에 형성된 활성층과,

상기 활성층의 상부에 형성된 제2 도전형 클래드층과,

상기 제2 도전형 클래드층과 그 상부에 형성된 제2 도전형의 콘택트층을 각각 포함하는 3개 이상의 릿지부와,

상기 릿지부의 각각의 양측의 상기 제2 도전형 클래드층에 형성된 한 쌍의 오목홈과,

상기 릿지부의 각각과 전기적으로 접속되고, 상기 릿지부의 각각의 상부와 그 양측에 형성된 상기 한 쌍의 오목홈의 상부를 덮도록 연속적으로 형성된 표면 전극과,

상기 표면 전극의 상부에 형성된 제1 도전층과,

상기 제1 도전층의 상부에 형성되고, 상기 제1 도전층보다도 면적이 작은 제2 도전층과,

상기 반도체 기판의 이면에 형성된 이면 전극을 갖고,

상기 지지 기판의 칩 실장면에는, 상기 릿지부의 수와 동일한 수의 제1 전극이 형성되고,

상기 제1 전극의 각각의 표면에는, 땜납재가 형성되어 있고,

상기 반도체 기판은, 상기 제2 도전층과 상기 땜납재를 용융 접합함으로써, 상기 지지 기판의 상기 칩 실장면에 실장되어 있고,

상기 제2 도전층은, 상기 릿지부의 양측에 형성된 상기 한 쌍의 오목홈의 적어도 한쪽의 상부에 있어서 상기 땜납재와 접촉하고 있고,

상기 릿지부의 배열 방향을 따른 상기 제2 도전층의 폭은, 상기 땜납재의 폭보다도 좁은 것이다.

본원에 있어서 개시되는 발명 중, 대표적인 것에 의해 얻어지는 효과를 간단하게 설명하면 이하와 같다.

멀티빔 반도체 레이저 장치의 빔 사이에 있어서의 땜납재끼리의 쇼트 불량을 억제할 수 있다.

멀티빔 반도체 레이저 장치의 빔 사이에 있어서의 편광각 회전이나 편광각의 빔간 상대 차를 작게 할 수 있다.

도 1은 본 발명의 실시 형태인 멀티빔 반도체 레이저 장치의 전체 구성을 도시하는 주요부 파단 사시도.
도 2는 본 발명의 실시 형태인 멀티빔 반도체 레이저 장치의 주요부 단면도.
도 3의 (a)는 레이저 칩의 주면을 도시하는 평면도, (b)는 레이저 칩의 이면을 도시하는 평면도.
도 4는 본 발명의 멀티빔 반도체 레이저 장치의 다른 예를 나타내는 주요부 단면도.
도 5는 본 발명의 멀티빔 반도체 레이저 장치의 다른 예를 나타내는 주요부 단면도.

이하, 본 발명의 실시 형태를 도면에 기초하여 상세하게 설명한다. 또한, 실시 형태를 설명하기 위한 전체 도면에 있어서, 동일한 기능을 갖는 부재에는 동일한 부호를 부여하고, 그 반복 설명은 생략한다. 또한, 실시 형태에서는, 특별히 필요할 때를 제외하고, 동일 또는 마찬가지의 부분의 설명을 원칙적으로 반복하지 않는다. 또한, 실시 형태를 설명하는 도면에 있어서는, 구성을 이해하기 쉽게 하기 위해, 평면도라도 해칭을 하는 경우나, 단면도라도 해칭을 생략하는 경우가 있다.

(실시 형태)

본 실시 형태는, 볼록형의 릿지부를 갖는 4빔 반도체 레이저 장치에 적용한 것이며, 도 1은 이 4빔 반도체 레이저 장치의 전체 구성을 도시하는 주요부 파단 사시도이다.

본 실시 형태의 4빔 반도체 레이저 장치는, 예를 들어 직경이 5.6㎜ 정도, 두께가 1.0㎜ 정도의 Fe 합금으로 이루어지는 원반 형상의 스템(30)과, 이 스템(30)의 상면을 덮는 캡(31)을 구비한 CAN 패키지(밀봉 용기) 구조를 갖고 있다.

상기 캡(31)의 저부의 외주에 설치된 플랜지부(32)는, 스템(30)의 상면에 고정되어 있다. 또한, 캡(31)의 상면의 중앙 부분에는, 레이저 빔을 투과하는 글래스판(33)이 접합된 원형 구멍(34)이 형성되어 있다.

캡(31)으로 덮여진 스템(30)의 상면의 중앙부 근방에는, 예를 들어 Cu와 같은 열전도성이 양호한 금속으로 이루어지는 히트 싱크(35)가 탑재되어 있다. 이 히트 싱크(35)는, 납땜재(도시하지 않음)를 통해 스템(30)의 상면에 접합되어 있고, 그 일면에는, 서브 마운트(지지 기판)(10)가 땜납(도시하지 않음)을 통해 고정되어 있다.

서브 마운트(10)는, AlN, SiC, CuW 등의 세라믹으로 구성되어 있고, 그 일면에는, 4개의 레이저 다이오드가 형성된 레이저 칩(반도체 칩)(11)이 정션 다운 방식에 의해 실장되어 있다. 서브 마운트(10)는, 레이저 다이오드의 발광 시에 발생하는 열을 레이저 칩(11)의 외부로 방산하기 위한 방열판과, 레이저 칩(11)을 지지하기 위한 기판을 겸하고 있다. 레이저 칩(11)의 후술하는 이면 전극(13)은, Au 와이어(37)를 통해 히트 싱크(35)에 전기적으로 접속되어 있다.

서브 마운트(10)에 실장된 레이저 칩(11)은, 그 양단부면(도 1에서는 상단부면 및 하단부면)으로부터 레이저 빔을 출사한다. 그로 인해, 레이저 칩(11)을 지지하는 서브 마운트(10)는, 그 칩 실장면이 스템(30)의 상면에 대하여 수직한 방향을 향하도록 히트 싱크(35)에 고정되어 있다. 레이저 칩(11)의 상단부면으로부터 출사된 레이저 빔(전방광)은, 캡(31)의 원형 구멍(34)을 통해 외부로 출사된다. 또한, 레이저 칩(11)의 하단부면으로부터 출사된 레이저 빔(후방광)은, 스템(30)의 상면의 중앙부 근방에 실장된 포토 다이오드 칩(40)에 의해 수광되고, 전류로 변환된다.

상기 스템(30)의 하면에는 6개의 리드(39a, 39b, 39c, 39d, 39e, 39f)가 장착되어 있다. 이들 6개의 리드(39a 내지 39f) 중, 4개의 리드(39a, 39b, 39e, 39f)는, 각각 Au 와이어(36)를 통해 서브 마운트(10)의 서브 마운트 전극(27)(후술)에 전기적으로 접속되어 있다. 또한, 나머지 2개의 리드(39c, 39d) 중, 리드(39c)는, 스템(30)의 하면에 고정되어 있고, 스템(30)과 전기적으로 등전위 상태로 되어 있다. 또한, 리드(39d)는, Au 와이어(38)를 통해 포토 다이오드 칩(40)에 전기적으로 접속되어 있다.

도 2는 본 실시 형태의 4빔 반도체 레이저 장치의 주요부 단면도, 도 3의 (a)는 레이저 칩(11)의 주면을 도시하는 평면도, 도 3의 (b)는 레이저 칩(11)의 이면을 도시하는 평면도이다.

도 2에 도시하는 바와 같이, GaAs 기판(12)의 주면 상에는 복수의 반도체층이 적층되어 있다. 반도체층은, 예를 들어 유기 금속 기상 성장(MOCVD)법에 의해 퇴적된 n형 클래드층(22), 활성층(23), p형 제1 클래드층(24), p형 제2 클래드층(25) 및 p형 콘택트층(26)으로 이루어진다. 이들 반도체층 중, n형 클래드층(22)은, AlGaInP로 구성되어 있다. 활성층(23)은, AlGaInP로 이루어지는 장벽층과 GaInP층으로 이루어지는 웰층을 교대로 적층한 다중 양자 웰(Multi Quantum Well:MQW) 구조로 구성되어 있다. p형 제1 클래드층(24) 및 p형 제2 클래드층(25)은, 각각 AlGaInP로 구성되고, p형 콘택트층(26)은, GaAs로 구성되어 있다.

상기 p형 제2 클래드층(25)에는, 볼록형의 단면 형상을 갖고, 서로 평행하게 연장되는 4개의 릿지부(메사 스트라이프)(20)가 형성되어 있다. 이 4개의 릿지부(20)는, 각각이 하나의 레이저 다이오드에 대응하고 있다. 또한, 도 2에는, 4개의 릿지부(20) 중, 2개의 릿지부(20)가 도시되어 있다.

또한, 상기 릿지부(20)를 구성하는 p형 제2 클래드층(25)의 각각의 상부에는, p형 콘택트층(26)이 형성되어 있다. 즉, 릿지부(20)는, p형 제2 클래드층(25)과 p형 콘택트층(26)과의 2층 구조로 되어 있다.

상기 4개의 릿지부(20)의 각각의 양측의 p형 제2 클래드층(25)은, 오목홈(21)으로 되어 있고, 오목홈(21)의 양측부 및 저부에는, 산화실리콘으로 이루어지는 패시베이션막(14)이 형성되어 있다.

상기 p형 콘택트층(26)의 상면 및 패시베이션막(14)의 상면에는, p형 콘택트층(26)에 오믹 접속된 p형의 표면 전극(15)이 형성되어 있다. 또한, 표면 전극(15)의 상면에는, 방열용의 제1 Au 도금층(제1 도전층)(16)이 형성되어 있고, 제1 Au 도금층(16)의 상면의 일부에는, 제1 Au 도금층(16)보다도 면적이 작은 제2 Au 도금층(제2 도전층)(17)이 형성되어 있다. 한편, GaAs 기판(12)의 이면에는, n형의 이면 전극(13)이 형성되어 있다. 표면 전극(15) 및 이면 전극(13)의 각각은, 예를 들어 Ti막 상에 Pt막 및 Au막을 순차적으로 적층한 다층 금속막으로 구성되어 있다.

상기한 바와 같이 구성된 레이저 칩(11)은, 표면 전극(15)과 이면 전극(13)에 소정의 전류를 주입하였을 때에, 4개의 릿지부(20)의 각각의 하부의 활성층(23)(발광부)에 있어서, 예를 들어 650㎚의 발진 파장을 갖는 적색 레이저 빔이 발진한다. 이들 적색 레이저 빔은, 릿지부(20)의 연장 방향에 직교하는 레이저 칩(11)의 양단부면으로부터 출사되고, 전방광이 상기 도 1에 도시한 캡(31)의 원형 구멍(34)을 통해 CAN 패키지의 외부로 출사된다.

한편, 서브 마운트(10)의 칩 실장면에는, 예를 들어 Ti막 상에 Pt막 및 Au막을 순차적으로 적층한 다층 금속막으로 이루어지는 4개의 서브 마운트 전극(제1 전극)(27)이 형성되어 있다. 이들 서브 마운트 전극(27)은, 레이저 칩(11)을 서브 마운트(10)에 실장하였을 때에 레이저 칩(11)의 릿지부(20)와 대향하도록 배치되어 있다.

또한, 4개의 서브 마운트 전극(27)의 각각의 표면에는, 예를 들어 Au―Sn 합금으로 이루어지는 땜납재(18)가 형성되어 있다. 또한, 이들 서브 마운트 전극(27)과 서브 마운트(10)와의 사이에는, 서브 마운트 전극(27)끼리의 단락을 방지하기 위해, 산화실리콘 등으로 이루어지는 절연층(28)이 형성되어 있다.

상기한 바와 같이 구성된 본 실시 형태의 4빔 반도체 레이저 장치의 경우, 레이저 칩(11)의 표면 전극(15)과 서브 마운트(10)의 서브 마운트 전극(27)은, 땜납재(18)와 제2 Au 도금층(17)을 용융 접합함으로써 전기적으로 접속된다. 또한, 레이저 칩(11)을 정션 다운 방식으로 서브 마운트(10)에 실장할 때에는, 도 3의 (b)에 도시한 레이저 칩(11)의 이면의 인식 마크(29)와, 도시는 하고 있지 않지만, 레이저 칩(11)의 표면에 형성한 마찬가지의 인식 마크를 이용하여 양자의 위치 정합을 행한다.

종래의 일반적인 멀티빔 반도체 레이저 장치에서는, 표면 전극(15)의 상면에 형성되는 Au 도금층의 폭이, 서브 마운트 전극(27)의 표면에 형성되는 땜납재의 폭보다도 넓은 구조로 되어 있다. 그로 인해, 땜납재와 Au 도금층과의 용융 접합 시에 땜납재가 국부적으로 집중하여 땜납 볼이 발생하므로, 레이저 다이오드 사이에서 땜납 쇼트가 발생하는 경우가 있었다.

이에 반해, 본 실시 형태의 4빔 반도체 레이저 장치에 있어서는, 도 2에 도시하는 바와 같이, 표면 전극(15)의 상면에 형성된 제2 Au 도금층(17)의 폭이, 서브 마운트 전극(27)의 표면에 형성된 땜납재(18)의 폭보다도 좁은 구조로 되어 있다.

이에 의해, 용융 접합 시에 발생하는 여분의 땜납은, 레이저 칩(11)의 외측으로 압출되지만, 땜납재(18)의 폭이 넓음으로써 전체적으로 흡수되므로, 땜납 볼이 발생하기 어렵다. 따라서, 레이저 다이오드 사이에서의 땜납 쇼트를 유효하게 억제할 수 있다. 또한, 레이저 다이오드 사이에서의 땜납 쇼트를 확실하게 억제하기 위해서는, 땜납재(18)의 폭에 대한 제2 Au 도금층(17)의 폭의 비[제2 Au 도금층(17)의 폭/땜납재(18)의 폭]를 0.7 이하로 하는 것이 바람직하다.

또한, 땜납재(18)의 폭에 대한 제2 Au 도금층(17)의 폭의 비가 지나치게 작아지는 경우, 즉 제2 Au 도금층(17)의 폭의 비가 지나치게 작아진 경우에는, 레이저 칩(11)과 서브 마운트(10) 사이의 접속 강도(전단 강도)의 저하나, 방열성의 저하를 초래할 우려가 있다. 그로 인해, 땜납재(18)의 폭에 대한 제2 Au 도금층(17)의 폭의 비는, 0.5 이상으로 하는 것이 바람직하다.

또한, 본 실시 형태의 4빔 반도체 레이저 장치는, 도 2에 도시하는 바와 같이, 표면 전극(15)의 상면에 형성된 제2 Au 도금층(17)이, 릿지부(20)의 양측의 p형 제2 클래드층(25)에 형성된 한 쌍의 오목홈(21)의 한쪽의 상부에서 땜납재(18)와 접촉하고 있다. 바꾸어 말하면, 릿지부(20)와 땜납재(18)는, 평면적으로 겹쳐있지 않고, 릿지부(20)와 서브 마운트(10)와의 사이에 간극이 있는 구조로 되어 있다.

이에 의해, 레이저 칩(11)과 서브 마운트(10)와의 조립 시에 발생하는 응력이 릿지부(20)에 달하기 어려워지므로, 종래 문제로 되어 있었던 조립 시의 응력에 의한 편광각 회전이나 편광각의 빔간 상대 차를 작게 하는 것이 가능해진다.

또한, 본 실시 형태의 4빔 반도체 레이저 장치와 같이, 레이저 칩(11)에 형성되는 레이저 다이오드의 수가 짝수개인 경우에는, 제2 Au 도금층(17)과 땜납재(18)와의 접합 위치를, 복수개의 레이저 다이오드의 중심에 대하여 선 대칭으로 되도록 배치함으로써, 편광각 회전이나 편광각의 빔간 상대 차를 보다 작게 하는 것이 가능해진다. 즉, 본 실시 형태의 4빔 반도체 레이저 장치의 경우에는, 4개의 레이저 다이오드의 중심의 우측에서는, 예를 들어 도 2에 도시하는 바와 같이, 각 릿지부(20)의 우측에 위치하는 오목홈(21)의 상부에서 제2 Au 도금층(17)과 땜납재(18)를 접촉시키고, 4개의 레이저 다이오드의 중심의 좌측에서는, 예를 들어 도 4에 도시하는 바와 같이, 각 릿지부(20)의 좌측에 위치하는 오목홈(21)의 상부에서 제2 Au 도금층(17)과 땜납재(18)를 접촉시킨다.

이상, 본 발명자에 의해 이루어진 발명을 실시 형태에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 실시 형태에 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능한 것은 물론이다.

예를 들어 인접하는 레이저 다이오드[릿지부(20)]의 스페이스에 여유가 있는 경우에는, 도 5에 도시하는 바와 같이, 릿지부(20)의 양측에 형성된 오목홈(21)의 각각의 상부에서 제2 Au 도금층(17)과 땜납재(18)를 접촉시켜도 된다.

또한, 상기 실시 형태에서는, 4빔 반도체 레이저 장치에 적용하였지만, 2빔 반도체 레이저 장치나 8빔 반도체 레이저 장치 등의 멀티빔 반도체 레이저 장치에 적용할 수 있는 것은 물론이다.

본 발명은, 정션 다운 방식을 채용하는 멀티빔 반도체 레이저 장치에 이용할 수 있다.

Claims

3개 이상의 빔을 구비한 반도체 칩과,
상기 반도체 칩이 실장되는 지지 기판
을 구비한 멀티빔 반도체 레이저 장치로서,
상기 반도체 칩은,
반도체 기판의 주면 상에 형성된 제1 도전형 클래드층과,
상기 제1 도전형 클래드층의 상부에 형성된 활성층과,
상기 활성층의 상부에 형성된 제2 도전형 클래드층과,
상기 제2 도전형 클래드층과 그 상부에 형성된 제2 도전형의 콘택트층을 각각 포함하는 3개 이상의 릿지부와,
상기 릿지부의 각각의 양측의 상기 제2 도전형 클래드층에 형성된 한 쌍의 오목홈과,
상기 릿지부의 각각과 전기적으로 접속되고, 상기 릿지부의 각각의 상부와 그 양측에 형성된 상기 한 쌍의 오목홈의 상부를 덮도록 연속적으로 형성된 표면 전극과,
상기 표면 전극의 상부에 형성된 제1 도전층과,
상기 제1 도전층의 상부에 형성되고, 상기 제1 도전층보다도 면적이 작은 제2 도전층과,
상기 반도체 기판의 이면에 형성된 이면 전극을 갖고,
상기 지지 기판의 칩 실장면에는, 상기 릿지부의 수와 동일한 수의 제1 전극이 형성되고,
상기 제1 전극의 각각의 표면에는, 땜납재가 형성되어 있고,
상기 반도체 기판은, 상기 제2 도전층과 상기 땜납재를 용융 접합함으로써, 상기 지지 기판의 상기 칩 실장면에 실장되어 있고,
상기 제2 도전층은, 상기 릿지부의 양측에 형성된 상기 한 쌍의 오목홈의 적어도 한쪽의 상부에 있어서 상기 땜납재와 접촉하고 있고,
상기 릿지부의 배열 방향을 따른 상기 제2 도전층의 폭은, 상기 땜납재의 폭보다도 좁은 것을 특징으로 하는 멀티빔 반도체 레이저 장치.
제1항에 있어서,
상기 땜납재의 폭에 대한 상기 제2 도전층의 폭의 비는, 0.7 이하인 것을 특징으로 하는 멀티빔 반도체 레이저 장치.
제1항에 있어서,
상기 땜납재의 폭에 대한 상기 제2 도전층의 폭의 비는, 0.5 이상인 것을 특징으로 하는 멀티빔 반도체 레이저 장치.
제1항에 있어서,
상기 빔의 수는 짝수개이며, 상기 제2 도전층은, 상기 릿지부의 양측에 형성된 상기 한 쌍의 오목홈의 한쪽의 상부에 있어서 상기 땜납재와 접촉하고 있는 것을 특징으로 하는 멀티빔 반도체 레이저 장치.
제1항에 있어서,
상기 빔의 수는 짝수개이며, 상기 릿지부 및 상기 제2 도전층은, 짝수개의 상기 빔의 중심에 대하여 선 대칭으로 배치되어 있는 것을 특징으로 하는 멀티빔 반도체 레이저 장치.
제1항에 있어서,
상기 제1 및 제2 도전층은 Au로 이루어지고, 상기 땜납재는 Au―Sn 합금으로 이루어지는 것을 특징으로 하는 멀티빔 반도체 레이저 장치.
제1항에 있어서,
상기 반도체 칩의 표면과 이면에는, 상기 반도체 칩을 상기 지지 기판에 실장할 때의 위치 정합에 사용하는 인식 마크가 형성되어 있는 것을 특징으로 하는 멀티빔 반도체 레이저 장치.