JP2003035615A

JP2003035615A - 静電容量式センサ

Info

Publication number: JP2003035615A
Application number: JP2001223422A
Authority: JP
Inventors: Hideo Morimoto; 森本　　英夫; Tomohiro Agatani; 智宏阿賀谷
Original assignee: Nitta Corp
Current assignee: Nitta Corp
Priority date: 2001-07-24
Filing date: 2001-07-24
Publication date: 2003-02-07

Abstract

(57)【要約】【課題】感度特性が優れているとともに、ノイズの影
響を受けにくい静電容量式センサを提供する。【解決手段】基板２０上に容量素子用電極Ｅ１〜Ｅ５
および接地された基準電極Ｅ０が形成されている。これ
らの電極Ｅ０〜Ｅ５に対向する位置には、外部から操作
される検知部材３０がＺ軸方向に移動するのにともなっ
てＺ軸方向に変位する変位電極４０が配置されている。
変位電極４０は、容量素子用電極Ｅ１〜Ｅ５および基準
電極Ｅ０との間で容量素子Ｃ０〜Ｃ５をそれぞれ構成し
ている。各容量素子Ｃ１〜Ｃ５は外部から入力された信
号に対してそれぞれ容量素子Ｃ０と直列に接続された関
係となり、検知部材３０が移動したときの容量素子Ｃ１
〜Ｃ５の静電容量値の変化が、ヒステリシス特性を有す
る信号処理回路によって検出されることにより、検知部
材３０の変位が認識される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多次元方向の操作
入力を行うために用いて好適な静電容量式センサに関す
る。

【０００２】

【従来の技術】静電容量式センサは、操作者が加えた力
の大きさおよび方向を電気信号に変換する装置として利
用されている。例えば、ゲーム機器の入力装置として、
多次元方向の操作入力を行うための静電容量式力覚セン
サ（いわゆるジョイスティック）として組み込んだ装置
が利用されている。

【０００３】静電容量式センサでは、操作者から伝えら
れた力の大きさとして、所定のダイナミックレンジをも
った操作量を入力することができる。また、加えられた
力を各方向成分ごとに分けて検出することが可能な二次
元または三次元力覚センサとしても利用されている。特
に、２枚の電極によって静電容量素子を形成し、電極間
隔の変化に起因する静電容量値の変化に基づいて力の検
出を行う静電容量式力覚センサは、構造を単純化してコ
ストダウンを図ることができるメリットがあるために、
さまざまな分野で実用化されている。

【０００４】静電容量式センサとして、相反する方向成
分の力を検出するための一対の固定電極と、これらの電
極に対向するように配置された変位電極とを備えたもの
が知られている。この静電容量式センサでは、一方の固
定電極と変位電極との間で構成される容量素子および他
方の固定電極と変位電極との間で構成される容量素子の
静電容量値の変化に基づいて外部から加えられた力が検
出される。ここで、一対の固定電極に対してはそれぞれ
信号が入力されており、これらの信号はそれぞれの容量
素子の静電容量値の変化に基づく遅延が生じた後で、排
他和回路などで読み取られることによって出力信号が導
出される。

【０００５】

【発明が解決しようとする課題】しかしながら、上述の
静電容量式センサが有する感度特性では、各方向成分の
力を十分に検出することができないことがある。また、
それぞれの固定電極に入力される信号に対してノイズが
乗っている場合には、誤った出力信号が検出されること
によって、センサが誤作動を起こしてしまう。

【０００６】そこで、本発明の主な目的は、感度特性が
優れているとともに、ノイズの影響を受けにくい静電容
量式センサを提供することである。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、請求項１の静電容量式センサは、導電性部材と、前
記導電性部材との間で第１の容量素子を構成する容量素
子用電極と、前記導電性部材と電気的に接続されるとと
もに、接地または一定の電位に保持された基準電極とを
備え、前記第１の電極に対して入力される信号を利用し
て前記第１の容量素子の静電容量値の変化が検出される
ことに基づいて外部から作用した力を認識可能であっ
て、対となる２つの前記容量素子用電極を有しており、
これら一対の容量素子用電極の一方を含む回路および他
方を含む回路にそれぞれ入力された信号の出力信号が、
ヒステリシス特性を有する信号処理回路により検出され
ることを特徴としている。

【０００８】請求項１によると、ヒステリシス特性を有
する信号処理回路では、入力信号増加時のしきい値と入
力信号減少時のしきい値とが異なっているため、第１の
容量素子の静電容量値の変化に対応する出力信号の変化
が大きくなる。従って、出力信号がヒステリシス特性を
有さない信号処理回路により検出される場合と比較し
て、センサとしての感度特性が向上する。

【０００９】また、入力信号にノイズが乗っている場合
でも、入力信号増加時のしきい値と入力信号減少時のし
きい値とが異なっているため、誤った出力信号が検出さ
れるのが抑制される。これにより、ノイズの影響による
センサの誤作動を防止することができる。

【００１０】また、請求項２の静電容量式センサは、前
記基準電極と前記導電性部材との間に、第２の容量素子
が構成されていることを特徴としている。

【００１１】請求項２によると、第１および第２の容量
素子を構成するために共通に用いられる導電性部材が、
直接接触することによってではなく、容量結合によって
接地または一定の電位に保持された基準電極と電気的に
結合される。そのため、センサの耐電圧特性が向上し、
スパーク電流が流れることによってセンサが破損するこ
とがほとんどなくなるとともに、接続不良などの不具合
を防止することができるため、信頼性の高い静電容量式
センサを得ることができる。それとともに、第１および
第２の容量素子が直列に接続された関係となるので、容
量素子用電極および基準電極を支持する基板などの部材
だけに配線を設ければ、導電性部材を接地または一定の
電位に保持するための配線を別途設ける必要がない。そ
のため、構造が簡単な静電容量式センサを少ない製造工
程数で製造することが可能となる。

【００１２】また、請求項３の静電容量式センサは、Ｘ
ＹＺ三次元座標系を定義したときに、ＸＹ平面を規定す
る基板と、前記基板と対向している検知部材と、前記基
板と前記検知部材との間に位置し、前記検知部材がＺ軸
方向に変位するのにともなってＺ軸方向に変位する導電
性部材と、前記基板上に形成され、前記導電性部材との
間で第１の容量素子を構成する容量素子用電極と、前記
基板上に形成され、前記導電性部材との間で第２の容量
素子を構成する接地または一定の電位に保持された基準
電極とを備え、前記第１の容量素子と前記第２の容量素
子とが前記容量素子用電極に対して入力される信号に対
して直列に接続された関係となり、前記導電性部材と前
記容量素子用電極との間隔の変化に起因する前記第１の
容量素子の静電容量値の変化が検出されることに基づい
て前記検知部材の変位を認識可能であって、且つ、対と
なる２つの前記容量素子用電極を有しており、これら一
対の容量素子用電極の一方を含む回路および他方を含む
回路にそれぞれ入力された信号の出力信号が、ヒステリ
シス特性を有する信号処理回路により検出されることを
特徴としている。

【００１３】請求項３によると、請求項１と同様に、出
力信号がヒステリシス特性を有する信号処理回路により
検出されるため、ヒステリシス特性を有さない信号処理
回路により検出される場合よりも、センサとしての感度
特性を向上させることができる。また、請求項２と同様
に、信頼性の高い静電容量式センサを得ることができ
る。

【００１４】また、請求項４の静電容量式センサは、前
記容量素子用電極が、Ｙ軸に対して線対称に配置された
一対の第１の容量素子用電極と、Ｘ軸に対して線対称に
配置された一対の第２の容量素子用電極と、原点近傍に
配置された第３の容量素子用電極を有していることを特
徴としている。

【００１５】請求項４によると、検知部材が外部から受
けた力のＸ軸方向、Ｙ軸方向およびＺ軸方向の方向成分
をそれぞれ別々に認識することができる。なお、第３の
容量素子用電極は、Ｚ軸方向の成分を認識するために使
用しないで、入力の決定操作に使用してもよい。

【００１６】また、請求項５の静電容量式センサにおい
て、前記信号処理回路は、入力信号増加時のしきい値が
入力信号減少時のしきい値よりも大きいものであること
を特徴としている。また、請求項６〜１０の静電容量式
センサは、前記信号処理回路が、排他的論理和演算、論
理和演算、論理積演算、論理積演算および否定演算のい
ずれかを行うシュミット・トリガ型論理素子を利用した
ものであることを特徴としている。また、請求項１１の
静電容量式センサは、前記信号処理回路が、シュミット
・トリガ型バッファ素子を利用したものであることを特
徴としている。また、請求項１２の静電容量式センサ
は、前記信号処理回路が、シュミット・トリガ型インバ
ータ素子を利用したものであることを特徴としている。
また、請求項１３の静電容量式センサは、前記信号処理
回路が、ヒステリシスコンパレータを利用したものであ
ることを特徴としている。請求項５〜１３によると、出
力信号を精度よく検出することができ、さらに必要に応
じて検出精度または検出感度を調整することができる。

【００１７】また、請求項１４の静電容量式センサは、
前記一対の容量素子用電極の一方を含む回路および他方
を含む回路に、互いに位相が異なる信号が供給されるこ
とを特徴としている。請求項１４によると、一対の容量
素子用電極の一方を含む回路および他方を含む回路の時
定数が同じものであるかどうかにかかわらず、検知部材
の変位を認識することができる。

【００１８】また、請求項１５の静電容量式センサは、
前記一対の容量素子用電極の一方を含むＣＲ回路と他方
を含むＣＲ回路との時定数が異なることを特徴としてい
る。請求項１５によると、回路を通過することによる信
号の位相のずれを大きくできるため、検知部材の変位認
識の精度を向上させることができる。

【００１９】また、請求項１６の静電容量式センサは、
前記信号は、ハイレベルとローレベルとを周期的に繰り
返す信号であって、前記信号がローレベルである時に前
記第１の容量素子を放電させる機能を有する制御素子が
備えられていることを特徴としている。また、請求項１
７の静電容量式センサは、前記制御素子として、オープ
ンコレクタ型のインバータ素子が用いられていることを
特徴としている。

【００２０】請求項１６、１７によると、オープンコレ
クタ型のインバータ素子などの制御素子によって、容量
素子に保持された電荷が瞬時に放電されるため、効率よ
く充電ができるとともに、信号の波形の密度を増加させ
ることができ、信号処理回路の感度を向上させることが
できる。

【００２１】なお、これらの構成の静電容量式センサ
は、パソコン、携帯電話、ゲームなどの入力装置、力覚
センサ、加速度センサまたは圧力センサとして利用され
るのに好ましい。

【００２２】

【発明の実施の形態】以下、本発明の好適な実施の形態
について、図面を参照しつつ説明する。なお、以下で説
明する実施の形態は本発明の静電容量式センサを力覚セ
ンサとして用いたものである。

【００２３】図１は、本発明の実施の形態に係る静電容
量式センサの模式的な断面図である。図２は、図１の静
電容量式センサの検知部材の上面図である。図３は、図
１の静電容量式センサの基板上に形成されている複数の
電極の配置を示す図である。

【００２４】静電容量式センサ１０は、基板２０と、人
などによって操作されることによって外部から力が加え
られる操作用部材である検知部材３０と、変位電極４０
と、基板２０上に形成された容量素子用電極Ｅ１〜Ｅ５
および基準電極（共通電極）Ｅ０と、容量素子用電極Ｅ
１〜Ｅ５および基準電極Ｅ０に密着して基板２０上を覆
うように形成された絶縁膜５０と、検知部材３０および
変位電極４０を基板２０に対して支持固定する支持部材
６０とを有している。

【００２５】ここでは、説明の便宜上、図示のとおり、
ＸＹＺ三次元座標系を定義し、この座標系を参照しなが
ら各部品に配置説明を行うことにする。すなわち、図１
では、基板２０上の変位電極４０の中心位置に対向する
位置に原点Ｏが定義され、右水平方向にＸ軸が、上垂直
方向にＺ軸が、紙面に垂直奥行方向にＹ軸がそれぞれ定
義されている。ここで、基板２０の表面は、ＸＹ平面を
規定し、基板２０上の容量素子用電極Ｅ５、検知部材３
０および変位電極４０のそれぞれの中心位置をＺ軸が通
ることになる。

【００２６】基板２０は、一般的な電子回路用のプリン
ト回路基板であり、この例ではガラスエポキシ基板が用
いられている。また、基板２０として、ポリイミドフィ
ルムなどのフィルム状の基板を用いてもよいが、フィル
ム状の基板の場合は可撓性を有しているため、十分な剛
性をもった支持基板上に配置して用いるのが好ましい。

【００２７】検知部材３０は、受力部となる小径の上段
部３１と、上段部３１の下端部に伸延する大径の下段部
３２とから構成され、全体として円盤状に形成されてい
る。ここで、上段部３１の径は、容量素子用電極Ｅ１〜
Ｅ４のそれぞれの外側の曲線を結んでできる円の径とほ
ぼ同じか、それより若干小さく、下段部３２の径は、基
準電極Ｅ０の外径とほぼ同じである。なお、操作性を向
上させるために、検知部材３０に樹脂製のキャップをか
ぶせてもよい。

【００２８】また、検知部材３０の上段部３１の上面に
は、図２に示すように、Ｘ軸およびＹ軸のそれぞれの正
方向および負方向に対応するように、すなわち、容量素
子用電極Ｅ１〜Ｅ４に対応するように、操作方向（カー
ソルの移動方向）に対応した矢印が形成されている。

【００２９】変位電極４０は、導電性を有するゴムで形
成され、検知部材３０の下段部３２と同一の径を有する
円盤状であり、検知部材３０の下面に付着されている。
また、変位電極４０の下面には、変位電極４０の中心位
置を中心とする円形で下方に開いた凹部が形成されてい
る。さらに、その凹部の底部には、変位電極４０の中心
位置を中心とする円形で下方に突出した凸部が形成さ
れ、その凸部の中心位置（変位電極４０の中心位置）に
は突起体４５が形成されている。このように、変位電極
４０は、検知部材３０の変位にともなって変位する変位
部４１（変位電極４０の下面に形成された凹部底部の凸
部）と、最も外周よりの固定部４３（変位電極４０の下
面に形成された凹部以外の部分）と、変位部４１と固定
部４３とを接続する接続部４２（変位電極４０の下面に
形成された凹部底部の凸部以外の部分）とにより形成さ
れている。なお、突起体４５は無くてもよいし、変位電
極４０は、導電性を有する金属によって形成してもよ
い。

【００３０】このように、変位電極４０の中心位置に突
起体４５が形成されているため、検知部材３０に力が作
用したときに変位電極４０が突起体４５を支点として傾
くことができるようになっている。また、変位電極４０
は、固定部４３の下面および突起体４５の下面が基板２
０上に形成された絶縁膜５０に密着するように、支持部
材６０によって、検知部材３０とともに支持固定されて
いる。なお、突起体４５は、検知部材３０がＺ軸方向に
強く押された場合には、変位電極４０をある程度の力を
受けて基板２０に接近させる弾性材の機能を有してい
る。

【００３１】また、基板２０上には、図３に示すよう
に、原点Ｏを中心とする円形の容量素子用電極Ｅ５と、
その外側に扇形の容量素子用電極Ｅ１〜Ｅ４と、さらに
その外側に原点Ｏを中心とするリング状の基準電極Ｅ０
とが形成されている。一対の容量素子用電極Ｅ１および
Ｅ２は、Ｘ軸方向に離隔してＹ軸に対して線対称に配置
されている。また、一対の容量素子用電極Ｅ３およびＥ
４は、Ｙ軸方向に離隔してＸ軸に対して線対称に配置さ
れている。なお、基準電極Ｅ０は、容量素子用電極Ｅ５
と容量素子用電極Ｅ１〜Ｅ４との間に形成されてもよ
い。また、容量素子用電極Ｅ５を無くし、原点Ｏを中心
とする円形の基準電極Ｅ０を形成してもよい。ただし、
この場合には、Ｚ軸方向成分は検出できなくなる。

【００３２】ここでは、容量素子用電極Ｅ１はＸ軸の正
方向に対応するように配置され、一方、容量素子用電極
Ｅ２はＸ軸の負方向に対応するように配置され、外部か
らの力のＸ軸方向成分の検出に利用される。また、容量
素子用電極Ｅ３はＹ軸の正方向に対応するように配置さ
れ、一方、容量素子用電極Ｅ４はＹ軸の負方向に対応す
るように配置され、外部からの力のＹ軸方向成分の検出
に利用される。さらに、容量素子用電極Ｅ５は、原点Ｏ
上に配置されており、外部からの力のＺ軸方向成分の検
出に利用される。

【００３３】また、容量素子用電極Ｅ１〜Ｅ５および基
準電極Ｅ０は、スルーホールなどを利用して端子Ｔ０〜
Ｔ５（図４参照）にそれぞれ接続されており、端子Ｔ０
〜Ｔ５を通じて外部の電子回路に接続されるようになっ
ている。なお、ここでは、基準電極Ｅ０は、端子Ｔ０を
介して接地されている。

【００３４】また、絶縁膜５０が、基板２０上の容量素
子用電極Ｅ１〜Ｅ５および基準電極Ｅ０に密着して、基
板２０上を覆うように形成されている。このため、銅な
どで形成された容量素子用電極Ｅ１〜Ｅ５および基準電
極Ｅ０が空気にさらされることがなく、それらが酸化さ
れるのを防止する機能を有している。また、絶縁膜５０
が形成されているため、容量素子用電極Ｅ１〜Ｅ５およ
び基準電極Ｅ０と、変位電極４０とが直接接触すること
はない。

【００３５】したがって、容量素子用電極Ｅ１〜Ｅ５お
よび基準電極Ｅ０は、それぞれ変位電極４０との間で容
量素子を構成する。なお、容量素子用電極Ｅ１〜Ｅ５
は、変位電極４０の変位部４１との間でそれぞれ容量素
子Ｃ１〜Ｃ５を構成し、また、基準電極Ｅ０は、変位電
極４０の固定部４３との間で容量素子Ｃ０を構成する。

【００３６】次に、上述のように構成された本実施の形
態に係る静電容量式センサ１０の動作について、図面を
参照して説明する。図４は、図１に示す静電容量式セン
サの構成に対する等価回路図である。図５は、図１に示
す静電容量式センサに入力される周期信号から出力信号
を導出する方法を説明するための説明図である。図６
は、図１に示す静電容量式センサの検知部材にＸ軸正方
向への操作が施された場合の側面の模式的な断面図であ
る。

【００３７】まず、静電容量式センサ１０の構成と等価
な回路構成について、図４を参照して説明する。基板２
０上に形成された容量素子用電極Ｅ１〜Ｅ５および基準
電極Ｅ０は、変位電極４０と対向しており、共通の電極
である変位可能な変位電極４０と、固定された個別の容
量素子用電極Ｅ１〜Ｅ５および基準電極Ｅ０との間で容
量素子Ｃ０〜Ｃ５を形成している。容量素子Ｃ１〜Ｃ５
は、それぞれ変位電極４０の変位に起因して静電容量値
が変化するように構成された可変容量素子であるという
ことができる。

【００３８】容量素子Ｃ０〜Ｃ５のそれぞれの静電容量
値は、変位電極４０と、容量素子用電極Ｅ１〜Ｅ５およ
び基準電極Ｅ０のそれぞれに接続された端子Ｔ０〜Ｔ５
との間の静電容量値として、それぞれ独立して測定する
ことができる。ここで、基準電極Ｅ０は、端子Ｔ０を介
して接地されており、容量素子Ｃ１〜Ｃ５における共通
の電極である変位電極４０は、容量素子Ｃ０および端子
Ｔ０を介して接地されていると考えられる。すなわち、
容量素子Ｃ０は、変位電極４０と端子Ｔ０とを容量結合
している。

【００３９】次に、容量素子Ｃ１〜Ｃ５のそれぞれの静
電容量値の変化から、検知部材３０への外部からの力の
大きさおよび方向を示す出力信号の導出方法について、
図５を参照して説明する。ここで、出力信号Ｖｘ、Ｖ
ｙ、Ｖｚは、それぞれ外部からの力のＸ軸方向成分、Ｙ
軸方向成分およびＺ軸方向成分の大きさおよび方向を示
す。なお、出力信号Ｖｘ、Ｖｙ、Ｖｚは、ヒステリシス
特性を有する信号処理回路に含まれるシュミット・トリ
ガ型論理素子からそれぞれ出力されることを示すため、
論理素子の記号内にはヒステリシス特性をシンボル化し
たマークが描かれている。

【００４０】また、図５に示す容量素子Ｃ６は、常に一
定の静電容量値を保つように基板２０の下面に形成され
ており、容量素子Ｃ６を構成する一方の電極は出力信号
Ｖｚを導出するＣ／Ｖ変換回路に接続されており、他方
の電極は接地されている。この容量素子Ｃ６は、容量素
子Ｃ５とともに、外部からの力のＺ軸方向成分の出力信
号Ｖｚを導出するために用いられる。なお、容量素子Ｃ
６として、ＩＣの入力容量を利用することもできる。

【００４１】ここで、出力信号Ｖｘ、Ｖｙ、Ｖｚを導出
するために、端子Ｔ１〜Ｔ６に対して、常にクロック信
号などの周期信号が入力される。例えば、端子Ｔ１に入
力された周期信号に対して、２つの容量素子Ｃ１とＣ０
は直列に接続された関係となっている。同様に、２つの
容量素子Ｃ２とＣ０は端子Ｔ２に入力された周期信号に
対して直列に接続された関係となっており、２つの容量
素子Ｃ３とＣ０は端子Ｔ３に入力された周期信号に対し
て直列に接続された関係となっており、２つの容量素子
Ｃ４とＣ０は端子Ｔ４に入力された周期信号に対して直
列に接続された関係となっており、２つの容量素子Ｃ５
とＣ０は端子Ｔ５に入力された周期信号に対して直列に
接続された関係となっている。

【００４２】端子Ｔ１〜Ｔ６に周期信号が入力されてい
る状態で検知部材３０が外部からの力を受けて変位する
と、これにともなって変位電極４０がＺ軸方向に変位
し、容量素子Ｃ１〜Ｃ５の電極間隔が変化して、容量素
子Ｃ１〜Ｃ５のそれぞれの静電容量値が変化する。する
と、端子Ｔ１〜Ｔ６に入力された周期信号の位相にずれ
が生じる。このように、周期信号に生じる位相のずれを
利用して、検知部材３０の変位、つまり検知部材３０が
外部から受けた力のＸ軸方向、Ｙ軸方向およびＺ軸方向
の大きさと方向を示す出力信号Ｖｘ、Ｖｙ、Ｖｚを得る
ことができる。

【００４３】さらに詳細に説明すると、端子Ｔ１〜Ｔ６
に対して周期信号を入力するとき、端子Ｔ１、Ｔ３、Ｔ
５に対しては周期信号Ａが入力され、一方、端子Ｔ２、
Ｔ４、Ｔ６に対しては周期信号Ａと同一の周期で、か
つ、周期信号Ａの位相とは異なる周期信号Ｂが入力され
る。そのとき、検知部材３０が外部から力を受けて、容
量素子Ｃ１〜Ｃ５の静電容量値がそれぞれ変化すると、
端子Ｔ１〜Ｔ５にそれぞれ入力された周期信号Ａまたは
周期信号Ｂの位相にそれぞれ異なった量のずれが生じ
る。なお、容量素子Ｃ６の静電容量値は変化しないた
め、端子Ｔ６に入力された周期信号Ｂの位相にはずれは
生じない。

【００４４】すなわち、外部からの力にＸ軸方向成分が
含まれる場合は、容量素子Ｃ１の静電容量値が変化し、
端子Ｔ１に入力された周期信号Ａの位相にずれが生じる
とともに、容量素子Ｃ２の静電容量値が変化し、端子Ｔ
２に入力された周期信号Ｂの位相にもずれが生じる。こ
こで、容量素子Ｃ１、Ｃ２の静電容量値の変化は、それ
ぞれ外部からの力のＸ軸正方向成分、Ｘ軸負方向成分に
対応している。したがって、端子Ｔ１に入力された周期
信号Ａの位相のずれと、端子Ｔ２に入力された周期信号
Ｂの位相のずれとは、互いに逆方向の位相のずれであ
る。このように、端子Ｔ１および端子Ｔ２にそれぞれ入
力された周期信号Ａおよび周期信号Ｂの位相のずれを排
他和回路で読み取ることによって、出力信号Ｖｘが導出
される。この出力信号Ｖｘの符号が、外部からの力のＸ
軸方向成分が正方向または負方向の向きかを示し、その
絶対値がＸ軸方向成分の大きさを示す。

【００４５】また、外部からの力にＹ軸方向成分が含ま
れる場合は、容量素子Ｃ３の静電容量値が変化し、端子
Ｔ３に入力された周期信号Ａの位相にずれが生じるとと
もに、容量素子Ｃ４の静電容量値が変化し、端子Ｔ４に
入力された周期信号Ｂの位相にもずれが生じる。ここ
で、容量素子Ｃ３、Ｃ４の静電容量値の変化は、それぞ
れ外部からの力のＹ軸正方向成分、Ｙ軸負方向成分に対
応している。したがって、端子Ｔ３に入力された周期信
号Ａの位相のずれと、端子Ｔ４に入力された周期信号Ｂ
の位相のずれとは、互いに逆方向の位相のずれである。
このように、端子Ｔ３および端子Ｔ４にそれぞれ入力さ
れた周期信号Ａおよび周期信号Ｂの位相のずれを排他和
回路で読み取ることによって、出力信号Ｖｙが導出され
る。この出力信号Ｖｙの符号が、外部からの力のＹ軸方
向成分が正方向または負方向の向きかを示し、その絶対
値がＹ軸方向成分の大きさを示す。

【００４６】さらに、外部からの力にＺ軸方向成分が含
まれる場合は、容量素子Ｃ５の静電容量値が変化し、端
子Ｔ５に入力された周期信号Ａの位相にずれが生じる。
また、容量素子Ｃ６の静電容量値は一定に保たれている
ため、端子Ｔ６に入力された周期信号Ｂの位相にはずれ
が生じない。したがって、端子Ｔ５に入力された周期信
号Ａにのみ位相のずれが生じ、この周期信号Ａの位相の
ずれを排他和回路で読み取ることによって、出力信号Ｖ
ｚが導出される。この出力信号Ｖｚの符号が、外部から
の力のＺ軸方向成分が正方向または負方向の向きかを示
し、その絶対値がＺ軸方向成分の大きさを示す。

【００４７】なお、外部からの力にＸ軸方向成分または
Ｙ軸方向成分が含まれる場合において、検知部材３０に
対する力の加わり方によっては、次のような場合が考え
られる。例えば、Ｘ軸方向について考えると、変位部４
１のＸ軸正方向部分とＸ軸負方向部分とが、突起体４５
を支点として互いに上下反対方向に変位することなく、
Ｘ軸正方向部分およびＸ軸負方向部分がともに下方へと
変位し、かつ、そのときのそれぞれの変位量が異なる場
合がある。この場合には、端子Ｔ１およびＴ２に入力さ
れたそれぞれの周期信号Ａおよび周期信号Ｂの位相に
は、同じ方向のずれが生じることとなるが、上述した場
合と同様に、その位相のずれを排他和回路で読み取るこ
とによって、出力信号Ｖｘが導出される。また、このこ
とは、Ｙ軸方向についての出力信号Ｖｙの導出に対して
も同様のことがいえる。

【００４８】次に、図１に示す検知部材３０に力が作用
していないときの状態において、図６に示すように、検
知部材３０にＸ軸正方向への操作が施された場合、すな
わち、検知部材３０の上段部３１に形成されたＸ軸正方
向に対応するように形成された矢印を基板２０側に押し
下げるような力（Ｚ軸負方向への力）を加えた場合を考
える。

【００４９】検知部材３０のＸ軸正方向に対応する部分
が押し下げられることにより、変位電極４０の接続部４
２が弾性変形を生じてたわみ、変位部４１のＸ軸正方向
部分は下方へと変位し、やがて変位部４１のＸ軸正方向
部分の下面が絶縁膜５０に接触する位置まで変位する。
また、このとき、変位部４１のＸ軸正方向部分とＸ軸負
方向部分とは、突起体４５を支点として互いに上下反対
方向に変位するようになっている。したがって、変位部
４１のＸ軸正方向部分が下方へと変位したときには、変
位部４１のＸ軸負方向部分は、突起体４５を支点とし
て、上方へと変位する。

【００５０】また、変位部４１のＹ軸正方向部分のＸ軸
正方向側は下方に若干変位し、Ｘ軸負方向側は上方に若
干変位する。同様に、Ｙ軸負方向部分のＸ軸正方向側は
下方に若干変位し、Ｘ軸負方向側は上方に若干変位す
る。また、このとき、変位部４１の中心位置（Ｚ軸上）
に形成された突起体４５は、押しつぶされて弾性変形す
る。

【００５１】したがって、変位部４１のＸ軸正方向部分
と容量素子用電極Ｅ１との間隔は小さくなり、一方、変
位部４１のＸ軸負方向部分と容量素子用電極Ｅ２との間
隔は大きくなる。また、変位部４１のＹ軸正方向部分と
容量素子用電極Ｅ３との間隔、および、変位部４１のＹ
軸負方向部分と容量素子用電極Ｅ４との間隔は変化しな
いと考えられる。実際には、上述のように、変位部４１
のＹ軸正方向部分およびＹ軸負方向部分のそれぞれＸ軸
正方向側は下方に若干変位し、Ｘ軸負方向側は上方に若
干変位するが、変位部４１のＹ軸正方向部分およびＹ軸
負方向部分全体としての容量素子用電極Ｅ３およびＥ４
との間隔は変化しないと考えられる。また、変位部４１
のＹ軸正方向部分と容量素子用電極Ｅ３との間隔、およ
び、変位部４１のＹ軸負方向部分と容量素子用電極Ｅ４
との間隔が部分的に異なっていても、機械的対称性よ
り、変位部４１のＹ軸正方向部分と容量素子用電極Ｅ３
との間に構成される容量素子Ｃ３の静電容量値および変
位部４１のＹ軸負方向部分と容量素子用電極Ｅ４との間
に構成される容量素子Ｃ４の静電容量値の変化量は等し
いと考えられ、作動原理により出力には現れない。ま
た、変位部４１の中心位置と容量素子用電極Ｅ５との間
隔は小さくなる。

【００５２】そして、容量素子Ｃ１〜Ｃ５のなかで、容
量素子用電極Ｅ１〜Ｅ５と変位電極４０との間の間隔に
変化があった容量素子Ｃ１、Ｃ２、Ｃ５の静電容量値の
みが変化する。ここで、一般的に、容量素子の静電容量
値は、容量素子を構成する電極の間隔に反比例すること
より、容量素子Ｃ１の静電容量値は大きくなり、容量素
子Ｃ２の静電容量値は小さくなる。すなわち、容量素子
Ｃ１〜Ｃ４のそれぞれの静電容量値の大小関係は、以下
のようになる。Ｃ２＜Ｃ３＝Ｃ４＜Ｃ１なお、容量素子Ｃ５の静電容量値は、元の値より大きく
なる。

【００５３】このとき、端子Ｔ１およびＴ２に入力され
たそれぞれの周期信号Ａおよび周期信号Ｂの位相にずれ
が生じ、その位相のずれを読み取ることによって出力信
号Ｖｘが導出される。同様に、端子Ｔ５に入力された周
期信号Ａの位相にずれが生じ、その位相のずれ（実際に
は、端子Ｔ６に入力された周期信号Ｂの位相とともに）
を読み取ることによって出力信号Ｖｚが導出される。

【００５４】次に、端子Ｔ１〜Ｔ６に入力された周期信
号Ａ、Ｂによる出力信号Ｖｘ、Ｖｙ、Ｖｚを導出するた
めの信号処理回路について、図７を参照しながら説明す
る。図７は、図１に示す静電容量式センサの信号処理回
路を示す回路図である。図８および図９は、図７に示す
静電容量式センサの信号処理回路と等価な信号処理回路
を示す回路図である。

【００５５】上述のように、端子Ｔ１〜Ｔ６には、図示
されていない交流信号発振器から所定周波数の周期信号
が入力される。これらの端子Ｔ１〜Ｔ６には、インバー
タ素子Ｉ１〜Ｉ６および抵抗素子Ｒ１〜Ｒ６が、端子Ｔ
１〜Ｔ６側からインバータ素子Ｉ１〜Ｉ６、抵抗素子Ｒ
１〜Ｒ６の順にそれぞれ接続されている。また、抵抗素
子Ｒ１、Ｒ２の出力端、抵抗素子Ｒ３、Ｒ４の出力端お
よび抵抗素子Ｒ５、Ｒ６の出力端には、それぞれシュミ
ット・トリガ型の排他和回路の論理素子であるＥＸ−Ｏ
Ｒ素子１０１〜１０３が接続されており、その出力端は
端子Ｔ１１〜Ｔ１３に接続されている。また、抵抗素子
Ｒ１〜Ｒ５の出力端は、それぞれ容量素子用電極Ｅ１〜
Ｅ５に接続され、それぞれ変位電極４０との間で容量素
子Ｃ１〜Ｃ５を構成している。また、変位電極４０は、
容量素子Ｃ０を介して接地されている。

【００５６】また、図７に示すシュミット・トリガ型の
排他和回路の論理素子であるＥＸ−ＯＲ素子１０１〜１
０３が利用された信号処理回路は、図８に示すシュミッ
ト・トリガ型バッファ素子１１１〜１１６が利用された
信号処理回路、または、図９に示すシュミット・トリガ
型インバータ素子１２１〜１２６が利用された信号処理
回路に変更することが可能であり、これらは、いずれも
等価な信号処理回路である。

【００５７】ここから、例として、Ｘ軸方向成分の出力
信号Ｖｘの導出方法について、図１０を参照して説明す
る。なお、Ｙ軸方向成分の出力信号ＶyおよびZ軸方向成
分の出力信号Ｖzの導出方法についても同様であるので
説明を省略する。図１０（ａ）および図１０（ｂ）は、
図１に示す静電容量式センサのＸ軸方向成分についての
信号処理回路を示す回路図（図８の一部分）である。な
お、図７〜図９の信号処理回路を示す回路図はいずれも
等価であるため、ここでは図８に基づいて説明する。

【００５８】この信号処理回路において、容量素子Ｃ１
と抵抗素子Ｒ１および容量素子Ｃ２と抵抗素子Ｒ２はそ
れぞれＣＲ遅延回路を形成している。端子Ｔ１、Ｔ２に
入力された周期信号（矩形波信号）は、それぞれＣＲ遅
延回路によって所定の遅延が生じて、シュミット・トリ
ガ型バッファ素子１１１、１１２を通過した後、ＥＸ−
ＯＲ素子１３１において合流する。また、インバータ素
子Ｉ１、Ｉ２として、同一の素子を用いているため、異
なる経路の信号を同じ条件で比較することが可能であ
る。ここで、インバータ素子Ｉ１、Ｉ２は、ＣＲ遅延回
路を駆動するために十分な駆動電力を発生させる素子で
あり、論理的には意味のない素子である。したがって、
端子Ｔ１、Ｔ２に対して十分な駆動能力を持った信号を
供給することが可能であればこれらのインバータ素子Ｉ
１、Ｉ２はなくてもよい。したがって、図１０（ｂ）
は、図１０（ａ）の信号処理回路に含まれるインバータ
素子Ｉ１、Ｉ２を省いたものであるため、回路としては
図１０（ａ）と全く等価なものであると考えられる。

【００５９】次に、本実施の形態に係る静電容量式セン
サの信号処理回路について、図面を参照して説明する。
図１１は、図１０に示す信号処理回路と比較するための
信号処理回路を示す回路図である。図１２は、図１０お
よび図１１に示す信号処理回路の各端子および各節点に
おける周期信号の波形を示す図である。

【００６０】図１０（ｂ）に示す信号処理回路におい
て、端子Ｔ１、Ｔ２のそれぞれに周期信号が入力された
場合の各端子および各節点における周期信号の波形につ
いて、本実施の形態に係る静電容量式センサの信号処理
回路として、ヒステリシス特性を有さない信号処理回路
（図１１参照）が利用された場合における各端子および
各節点における周期信号の波形と比較して説明する。

【００６１】図１０（ｂ）の信号処理回路において、端
子Ｔ１、Ｔ２のそれぞれに入力された周期信号は、ＣＲ
遅延回路を通過することにより、それぞれ所定の遅延を
生じて、シュミット・トリガ型バッファ素子１１１、１
１２を通過した後、ＥＸ−ＯＲ素子１３１に入力され
る。詳細に説明すると、端子Ｔ１には周期信号ｆ（φ）
（上述の周期信号Ａに対応しており、以下周期信号Ａと
称する）が入力され、また、端子Ｔ２にはｆ（φ）と同
一の周期で、かつ、位相がθだけずれている周期信号ｆ
（φ−θ）（上述の周期信号Ｂに対応しており、以下周
期信号Ｂと称する）が入力される。ここでは、周期信号
Ａのデューティ比Ｄ０は５０％であり、周期信号Ｂは周
期信号Ａの位相が周期信号Ａの周期の１／４だけ遅れて
いる場合について説明する。なお、図１２の（ａ）、
（ｂ）は、端子Ｔ１、Ｔ２に入力される周期信号Ａおよ
び周期信号Ｂの波形を示している。

【００６２】ここで、端子Ｔ１、Ｔ２にそれぞれ入力さ
れる異なる位相の周期信号Ａおよび周期信号Ｂは、１つ
の交流信号発振器から出力された周期信号を２つの経路
に分け、その一方の経路に図示しないＣＲ遅延回路を設
け、ＣＲ遅延回路を通過する周期信号の位相を遅延させ
ることによって発生させられる。なお、周期信号の位相
をずらせる方法は、ＣＲ遅延回路を用いる方法に限ら
ず、他のどのような方法であってもよいし、また、２つ
の交流信号発振器を用いて、それぞれ異なる位相の周期
信号Ａおよび周期信号Ｂを発生させ、端子Ｔ１、Ｔ２の
それぞれに入力してもよい。

【００６３】図１０（ｂ）の信号処理回路において、端
子Ｔ１、Ｔ２に入力される周期信号Ａおよび周期信号Ｂ
は、容量素子Ｃ１および抵抗素子Ｒ１で構成される遅延
回路または容量素子Ｃ２および抵抗素子Ｒ２で構成され
る遅延回路を通過することにより遅延して、それぞれ節
点Ｘ１１、Ｘ１２に到達する。ここで、検知部材３０に
外部から力が作用していない（操作が施されていない）
状態における容量素子Ｃ１、Ｃ２の静電容量値は、検知
部材３０に外部から力が作用していない状態における変
位電極４０と容量素子用電極Ｅ１、Ｅ２との間隔に基づ
く静電容量値である。なお、図１２（ｃ）は、図１０
（ｂ）に示す信号処理回路の節点Ｘ１１における電位の
変化を示しており、図１２（ｄ）は、図１０（ｂ）に示
す信号処理回路の節点Ｘ１２における電位の変化を示し
ている。

【００６４】端子Ｔ１に「Ｈｉ」または「Ｌｏ」の信号
を繰り返す周期信号が入力された場合には、図１２
（ｃ）に示すように、「Ｈｉ」の信号の入力が開始する
とＣＲ遅延回路を構成する容量素子Ｃ１に次第に電荷が
蓄えられることにより、節点Ｘ１１における電位は次第
に増加し、また、「Ｌｏ」の信号の入力が開始するとＣ
Ｒ遅延回路を構成する容量素子Ｃ１の電荷が次第に放電
されることにより節点Ｘ１１における電位は次第に減少
するという変化を繰り返す。同様に、端子Ｔ２に「Ｈ
ｉ」または「Ｌｏ」の信号を繰り返す周期信号が入力さ
れた場合には、図１２（ｄ）に示すように、節点Ｘ１２
における電位は、節点Ｘ１１における電位と同様の変化
を繰り返す。

【００６５】そして、節点Ｘ１１および節点Ｘ１２の電
位の波形は、シュミット・トリガ型バッファ素子１１
１、１１２に入力されることにより、図１２（ｅ）、
（ｆ）に示すような矩形波に変換される。なお、図１２
（ｅ）は、図１０（ｂ）に示す信号処理回路の節点Ｘ１
３における周期信号の波形を示しており、図１２（ｆ）
は、図１０（ｂ）に示す信号処理回路の節点Ｘ１４にお
ける周期信号の波形を示している。

【００６６】ここで、シュミット・トリガ型バッファ素
子１１１、１１２における変換処理について、詳しく説
明する。シュミット・トリガ型バッファ素子１１１、１
１２においては、入力電圧の増加時のスレショルド電圧
（以下、ポジティブスレショルド電圧Ｖｐと称する）
と、逆に入力電圧の減少時のスレショルド電圧（以下、
ネガティブスレショルド電圧Ｖｎと称する）とが異なっ
ており、ポジティブスレショルド電圧Ｖｐとポジティブ
スレショルド電圧Ｖｐよりも小さい値であるネガティブ
スレショルド電圧Ｖｎとの２つのスレショルド電圧が設
定されている。

【００６７】従って、入力電圧が増加しつつポジティブ
スレショルド電圧Ｖｐよりも大きくなった場合には、出
力信号は「Ｌｏ」の信号から「Ｈｉ」の信号に切り換え
られ、一方、入力電圧が減少しつつネガティブスレショ
ルド電圧Ｖｎよりも小さくなった場合に、出力信号は
「Ｈｉ」の信号から「Ｌｏ」の信号に切り換えられる。

【００６８】また、入力電圧にノイズが乗っている場合
の出力信号について、図１３を参照して説明する。図１
３は、ノイズが乗っている入力電圧と出力信号の関係を
示す図である。

【００６９】まず、ノイズが乗っている入力電圧が増加
する場合には、図１３に示すとおり、入力電圧は、時間
Ｔａにおいて一旦ポジティブスレショルド電圧Ｖｐより
大きくなる。その後、入力電圧は時間Ｔｂでポジティブ
スレショルド電圧Ｖｐより小さくなり、時間Ｔｃにおい
て再度ポジティブスレショルド電圧Ｖｐより大きくな
る。ここで、上述したように、時間Ｔａにおいて出力信
号が「Ｌｏ」の信号から「Ｈｉ」の信号に切り換えられ
る。そして、入力電圧は時間Ｔｂでポジティブスレショ
ルド電圧Ｖｐより小さくなるが、ネガティブスレショル
ド電圧Ｖｎよりも小さくならないため、出力信号が「Ｈ
ｉ」の信号から「Ｌｏ」の信号に切り換えられることは
ない。従って、時間Ｔｂ、Ｔｃでは、「Ｈｉ」の出力信
号が継続される。

【００７０】一方、ノイズが乗っている入力電圧が減少
する場合には、入力電圧は、時間Ｔｄにおいて一旦ネガ
ティブスレショルド電圧Ｖｎより小さくなる。その後、
入力電圧は時間Ｔｅでネガティブスレショルド電圧Ｖｎ
より大きくなり、時間Ｔｆにおいて再度ネガティブスレ
ショルド電圧Ｖｎより小さくなる。ここで、上述したよ
うに、時間Ｔｄにおいて出力信号が「Ｈｉ」の信号から
「Ｌｏ」の信号に切り換えられる。そして、入力電圧は
時間Ｔｅでネガティブスレショルド電圧Ｖｎより大きく
なるが、ポジティブスレショルド電圧Ｖｐよりも大きく
ならないため、出力信号が「Ｌｏ」の信号から「Ｈｉ」
の信号に切り換えられることはない。従って、時間Ｔ
ｅ、Ｔｆでは、「Ｌｏ」の出力信号が継続される。

【００７１】このように、入力電圧にノイズが乗ってい
ることによって、入力電圧がポジティブスレショルド電
圧Ｖｐおよびネガティブスレショルド電圧Ｖｎ付近で変
動する場合でも、誤った出力信号を検出することが抑制
される。

【００７２】なお、シュミット・トリガ型バッファ素子
１１１、１１２がＣ−ＭＯＳ型素子で電源電圧がＶccで
ある場合には、通常、ポジティブスレショルド電圧Ｖｐ
は、Ｖcc／２とＶccとの間の値であり、ネガティブスレ
ショルド電圧Ｖｎは、０とＶcc／２との間の値である。
一般的なシュミット・トリガ型バッファ素子では、電源
電圧Ｖccが４．５Ｖの場合には、ポジティブスレショル
ド電圧Ｖｐが２．７Ｖであり、ネガティブスレショルド
電圧Ｖｎが１．６Ｖである。なお、後述するように、Ｃ
−ＭＯＳ型の論理素子のスレショルド電圧のスレショル
ド電圧は、Ｖcc／２程度であるのが一般的である。

【００７３】以上のように、ＥＸ−ＯＲ素子１３１に
は、節点Ｘ１３における矩形波（図１２（ｅ）参照）
と、節点Ｘ１４における矩形波（図１２（ｆ）参照）が
入力され、これらの信号の間で排他的論理演算が行わ
れ、その結果が端子Ｔ１１に対して出力される。ここ
で、端子Ｔ１１に対して出力される出力信号Ｖxは、図
１２（ｇ）に示すように、デューティ比Ｄ１を有する矩
形波信号である。

【００７４】次に、図６に示すように、検知部材３０に
Ｘ軸正方向への操作が施された場合について考える。こ
のとき、上述したように、検知部材３０のＸ軸正方向に
対応する部分が押し下げられることにより、検知部材３
０のＸ軸正方向に対応する部分が下方に変位し、検知部
材３０のＸ軸負方向に対応する部分が上方に変位するこ
とにより、容量素子Ｃ１の静電容量値は大きくなり、容
量素子Ｃ２の静電容量値は小さくなる。これにより、端
子Ｔ１、Ｔ２に入力される周期信号Ａおよび周期信号Ｂ
の容量素子Ｃ１および抵抗素子Ｒ１で構成される遅延回
路または容量素子Ｃ２および抵抗素子Ｒ２で構成される
遅延回路を通過することによる遅延量が変化することに
なる。

【００７５】図１０（ｂ）の信号処理回路において、端
子Ｔ１、Ｔ２に入力される周期信号Ａおよび周期信号Ｂ
は、容量素子Ｃ１、Ｃ２の静電容量値は変化した状態に
おいて、容量素子Ｃ１および抵抗素子Ｒ１で構成される
遅延回路または容量素子Ｃ２および抵抗素子Ｒ２で構成
される遅延回路を通過することにより遅延して、それぞ
れ節点Ｘ１１’、Ｘ１２’に到達する。なお、図１０
（ｂ）に示す信号処理回路の節点Ｘ１１、Ｘ１２と同位
置の節点を、検知部材３０にＸ軸正方向への操作が施さ
れた場合には、節点Ｘ１１’、Ｘ１２’と示す。ここ
で、図１２（ｈ）は、図１０（ｂ）に示す信号処理回路
の節点Ｘ１１’における電位の変化を示しており、図１
２（ｉ）は、図１０（ｂ）に示す信号処理回路の節点Ｘ
１２’における電位の変化を示している。

【００７６】ここで、検知部材３０にＸ軸正方向への操
作が施された場合においても同様に、節点Ｘ１１’、Ｘ
１２’における電位の波形が、それぞれシュミット・ト
リガ型バッファ素子１１１、１１２に入力されることに
より矩形波に変換される。そして、ＥＸ−ＯＲ素子１３
１には、その変換された矩形波が入力され、これらの信
号の間で排他的論理演算が行われ、その結果が端子Ｔ１
１に対して出力される。ここで、端子Ｔ１１に対して出
力される出力信号Ｖxは、図１２（ｊ）に示すように、
デューティ比Ｄ２を有する矩形波信号である。

【００７７】次に、本実施の形態に係る静電容量式セン
サ１０の信号処理回路として、ヒステリシス特性を有さ
ない信号処理回路、すなわち、図１１に示すように、図
１０（ｂ）に示す信号処理回路からシュミット・トリガ
型バッファ素子１１１、１１２が取り外した信号処理回
路が利用された場合における各端子および各節点におけ
る周期信号の波形について説明する。

【００７８】ここで、図１１に示す信号処理回路におい
て利用されるＣ−ＭＯＳ型の論理素子であるＥＸ−ＯＲ
素子１３１の場合には、シュミット・トリガ型バッファ
素子１１１、１１２に２つの異なるスレショルド電圧が
設定されているのに対して、スレショルド電圧は１つだ
け設定されている。そして、入力電圧がスレショルド電
圧よりも大きくなった場合には、出力信号は「Ｌｏ」の
信号から「Ｈｉ」の信号に切り換えられ、一方、入力電
圧がスレショルド電圧よりも小さくなった場合に、出力
信号は「Ｈｉ」の信号から「Ｌｏ」の信号に切り換えら
れることにより、矩形波信号に変換される。なお、Ｃ−
ＭＯＳ型の論理素子の場合の場合には、電源電圧がＶcc
である場合、スレショルド電圧はＶcc／２程度に設定さ
れていることが多い。

【００７９】図１１に示す信号処理回路において、端子
Ｔ１、Ｔ２に入力される周期信号Ａおよび周期信号Ｂ
は、検知部材３０に外部から力が作用していない（操作
が施されていない）状態において、容量素子Ｃ１および
抵抗素子Ｒ１で構成される遅延回路または容量素子Ｃ２
および抵抗素子Ｒ２で構成される遅延回路を通過するこ
とにより遅延して、それぞれ節点Ｘ２１、Ｘ２２に到達
する。なお、このときの図１１に示す信号処理回路の節
点Ｘ２１、Ｘ２２における電位の変化は、図１２
（ｃ）、（ｄ）と同様である。

【００８０】従って、ＥＸ−ＯＲ素子１３１には、節点
Ｘ２１、Ｘ２２における電位の波形が入力される。そし
て、節点Ｘ２１、Ｘ２２における電位の波形は、上述の
ように矩形波に変換された後、これらの信号の間で排他
的論理演算が行われ、その結果が端子Ｔ１１に対して出
力される。ここで、端子Ｔ１１に対して出力される出力
信号Ｖxは、図１２（ｋ）に示すように、デューティ比
Ｄ３を有する矩形波信号である。

【００８１】次に、図６に示すように、検知部材３０に
Ｘ軸正方向への操作が施された場合について考える。こ
のとき、上述したのと同様に、容量素子Ｃ１、Ｃ２の静
電容量値が変化する。

【００８２】図１１に示す信号処理回路において、端子
Ｔ１、Ｔ２に入力される周期信号Ａおよび周期信号Ｂ
は、容量素子Ｃ１、Ｃ２の静電容量値は変化した状態に
おいて、容量素子Ｃ１および抵抗素子Ｒ１で構成される
遅延回路または容量素子Ｃ２および抵抗素子Ｒ２で構成
される遅延回路を通過することにより遅延して、それぞ
れ節点Ｘ２１’、Ｘ２２’に到達する。なお、図１１に
示す信号処理回路の節点Ｘ２１、Ｘ２２と同位置の節点
を、検知部材３０にＸ軸正方向への操作が施された場合
には、節点Ｘ２１’、Ｘ２２’と示す。

【００８３】従って、このとき、ＥＸ−ＯＲ素子１３１
には、節点Ｘ１１’、Ｘ１２’における波形が入力さ
れ、矩形波に変換された後、これらの信号の間で排他的
論理演算が行われ、その結果が端子Ｔ１１に対して出力
される。ここで、端子Ｔ１１に対して出力される出力信
号Ｖxは、図１２（ｌ）に示すように、デューティ比Ｄ
４を有する矩形波信号である。

【００８４】このように、本実施の形態に係る静電容量
式センサ１０の信号処理回路として、ヒステリシス特性
を有する信号処理回路（図１０（ｂ）参照）が利用され
た場合には、検知部材３０に外部から力が作用していな
い状態から検知部材３０にＸ軸正方向への操作が施され
ることにより、端子Ｔ１１に対して出力される出力信号
Ｖxのデューティ比は、Ｄ１からＤ２に変化する。一
方、ヒステリシス特性を有さない信号処理回路（図１１
参照）が利用された場合には、検知部材３０に外部から
力が作用していない状態から検知部材３０にＸ軸正方向
への操作が施されることにより、端子Ｔ１１に対して出
力される出力信号Ｖxのデューティ比は、Ｄ３からＤ４
に変化する。

【００８５】つまり、図１２（ｇ）の矩形波信号のデュ
ーティ比Ｄ１と図１２（ｊ）の矩形波信号のデューティ
比Ｄ２との間の変化量の方が、図１２（ｋ）の矩形波信
号のデューティ比Ｄ３と図１２（ｌ）の矩形波信号のデ
ューティ比Ｄ４との間の変化量よりも大きくなる。ここ
で、端子Ｔ１１に対して出力される出力信号Ｖxは、ア
ナログ電圧に変換して利用されることが多い。従って、
出力信号Ｖxがアナログ電圧に変換された場合には、２
つの矩形波信号間のデューティ比の変化量は積算される
ことになる。これにより、デューティ比の変化量が大き
いヒステリシス特性を有する信号処理回路（図１０
（ｂ）参照）が利用された場合の方が、ヒステリシス特
性を有さない信号処理回路（図１１参照）が利用された
場合よりも、センサとしての感度特性を向上させること
ができる。

【００８６】以上のように、本実施の形態の静電容量式
センサ１０は、信号処理回路として、ヒステリシス特性
を有する信号処理回路が利用されているため、入力電圧
の増加時のポジティブスレショルド電圧Ｖｐと入力電圧
の減少時のネガティブスレショルド電圧Ｖｎとが異なっ
ている。従って、ヒステリシス特性を有する信号処理回
路により検出される場合の出力信号のデューティ比の変
化量は、ヒステリシス特性を有さない信号処理回路によ
り検出される場合の出力信号のデューティ比の変化量よ
りも大きくなる。これにより、センサとしての感度特性
が向上する。

【００８７】また、入力される周期信号にノイズが乗っ
ている場合でも、入力電圧の増加時のしきい値と入力電
圧の減少時のしきい値とが異なっているため、誤った出
力信号が検出されるのが抑制される。これにより、ノイ
ズの影響によるセンサの誤作動を防止することができ
る。

【００８８】複数の容量素子Ｃ０〜Ｃ５を構成するため
に共通に用いられる変位電極４０が、接地または一定の
電位に保持された基準電極Ｅ０と容量結合を介して電気
的に結合されるため、直接基準電極Ｅ０と接触すること
によって電気的に接続される必要がなくなる。これによ
り、センサの耐電圧特性が向上し、スパーク電流が流れ
ることによって破損することがほとんどなくなるととも
に、接続不良などの不具合を防止することができるた
め、信頼性の高い静電容量式センサを得ることができ
る。また、周期信号に対して容量素子Ｃ１、Ｃ０；Ｃ
２、Ｃ０；…；Ｃ５、Ｃ０がそれぞれ直列に接続された
関係となっているので、容量素子用電極および基準電極
を支持する基板２０だけに配線を設ければ、変位電極４
０を接地または一定の電位に保持するために配線を設け
る必要がなくなる。そのため、構造が簡単な静電容量式
センサを少ない製造工程数で製造することが可能とな
る。

【００８９】また、複数の容量素子用電極Ｅ１〜Ｅ５が
形成され、検知部材３０が外部から受けた力のＸ軸方
向、Ｙ軸方向およびＺ軸方向の方向成分をそれぞれ別々
に認識することができる。ここで、対となる容量素子用
電極（Ｅ１およびＥ２、Ｅ３およびＥ４）に対して、互
いに位相が異なる信号が供給されるため、回路を通過す
ることによる信号の位相のずれを大きくでき、さらに、
その信号を論理素子を利用した信号処理回路を用いるた
め、精度よく検出することができる。

【００９０】次に、本発明の実施の形態の第１の変形例
について、図面を参照しつつ説明する。図１４は、第１
の変形例に係る静電容量式センサの基板上に形成されて
いる複数の電極の配置を示す図である。

【００９１】第１の変形例に係る静電容量式センサは、
図１の静電容量式センサにおける基板２０上の基準電極
Ｅ０の構成を変更し、図１４に示すように、基準電極Ｅ
０１〜Ｅ０４が形成されたものである。なお、その他の
構成は、図１の静電容量式センサと同一であるので、同
一符号を付して説明を省略する。

【００９２】基板２０上には、図１４に示すように、原
点Ｏを中心とする円形の容量素子用電極Ｅ５と、その外
側に扇形の容量素子用電極Ｅ１〜Ｅ４と、さらにその外
側に扇形の基準電極Ｅ０１〜Ｅ０４とが形成されてい
る。ここで、容量素子用電極Ｅ１と基準電極Ｅ０１、容
量素子用電極Ｅ２と基準電極Ｅ０２、容量素子用電極Ｅ
３と基準電極Ｅ０３および容量素子用電極Ｅ４と基準電
極Ｅ０４のそれぞれの扇形の中心角は同一であり、それ
ぞれの中心位置が一致するように形成されている。

【００９３】図１５は、第１の変形例に係る静電容量式
センサのＸ軸方向成分についての信号処理回路を示す回
路図である。図１５の信号処理回路が、図１の静電容量
式センサの信号処理回路と異なる点は、基板２０上の基
準電極Ｅ０１、Ｅ０２が、容量素子用電極Ｅ１、Ｅ２の
それぞれに対して別々に分割されて形成されている点で
ある。このため、変位電極４０は容量素子Ｃ０１、Ｃ０
２を介してそれぞれ別々接地されている。なお、このこ
とはＹ軸方向成分の検出に関しても同様である。

【００９４】このように、基準電極Ｅ０１〜Ｅ０４を複
数の分割して形成すると、基準電極Ｅ０１〜Ｅ０４に囲
まれるように配置された容量素子用電極Ｅ１〜Ｅ４があ
る場合でも、基準電極Ｅ０１〜Ｅ０４どうしの間隙を通
して容量素子用電極の配線を容易に設けることができ
る。なお、この変形例では、基準電極が４つに分割され
ているが、基準電極の分割数量、形状および配置はどの
ようなものであってもよく、基板上の配線の配置を考慮
して適宜変更することが可能である。

【００９５】次に、本発明の実施の形態の第２の変形例
について、図面を参照しつつ説明する。図１６は、第２
の変形例に係る静電容量式センサのＸ軸方向成分につい
ての信号処理回路を示す回路図である。図１６の信号処
理回路が、図１の静電容量式センサの信号処理回路と異
なる点は、端子Ｔ１と抵抗素子Ｒ１および容量素子Ｃ１
との間にオープンコレクタ型のインバータ素子９１が配
置され、同様に端子Ｔ２と抵抗素子Ｒ２および容量素子
Ｃ２との間にオープンコレクタ型のインバータ素子９２
が配置されており、また、抵抗素子Ｒ１、Ｒ２の端子Ｔ
１、Ｔ２に接続されている方と反対側の電位が一定の電
位Ｖｃｃに保持されている点である。なお、その他の構
成は、図１の静電容量式センサと同一であるので、同一
符号を付して説明を省略する。オープンコレクタ型のイ
ンバータ素子９１、９２は、容量素子用電極に対して入
力されるハイレベルとローレベルとを周期的に繰り返す
信号がハイレベルであるときにはＥＸ−ＯＲ素子の入力
端の状態に影響を与えないが、ローレベルである時には
容量素子を放電させる機能を有する制御素子である。

【００９６】ここで、端子Ｔ１、Ｔ２に、周期信号を入
力した場合の図１０（ｂ）に示す信号処理回路の節点Ｘ
１１、Ｘ１２および図１６に示す信号処理回路の節点Ｘ
３１、Ｘ３２における電位の変化について、図１７を参
照して説明する。なお、ここでは、節点Ｘ１１と節点Ｘ
３１における電位の変化についてのみ説明する。

【００９７】図１７に示すように、「Ｈｉ」または「Ｌ
ｏ」の信号を繰り返す周期信号が端子Ｔ１に入力された
場合を考えると、「Ｈｉ」の信号の入力が開始するとＣ
Ｒ遅延回路を構成する容量素子Ｃ１に次第に電荷が蓄え
られることにより、節点Ｘ１１における電位は次第に増
加し、また、「Ｌｏ」の信号の入力が開始するとＣＲ遅
延回路を構成する容量素子Ｃ１の電荷が次第に放電され
ることにより節点Ｘ１における電位は次第に減少すると
いう変化を繰り返す。一方、節点Ｘ３１における電位
は、「Ｈｉ」の信号の入力が開始するとＣＲ遅延回路を
構成する容量素子Ｃ１に次第に電荷が蓄えられることに
より次第に増加し、また、「Ｌｏ」の信号の入力が開始
するとＣＲ遅延回路を構成する容量素子Ｃ１の電荷がオ
ープンコレクタ型のインバータ素子９１を介して瞬時に
放電されることにより瞬時に減少するという変化を繰り
返す。

【００９８】このような構成にして、端子Ｔ１に入力さ
れる周期信号のデューティ比を大きくすると、各容量素
子に保持された電荷が瞬時に放電されるため、効率よく
充電ができるとともに、図１６の信号処理回路の方が図
１０（ｂ）の信号処理回路よりも周期信号の周期を小さ
くして波形の密度を増加させることができ、信号処理回
路の感度を向上させることができる。

【００９９】次に、本発明の実施の形態の第３の変形例
について、図面を参照しつつ説明する。図１８は、第３
の変形例に係る静電容量式センサのＸ軸方向成分につい
ての信号処理回路を示す回路図である。図１８の信号処
理回路が、図１の静電容量式センサの信号処理回路と異
なる点は、論理素子として、ＥＸ−ＯＲ素子の代わりに
ＯＲ素子が用いられている点である。なお、その他の構
成は、図１の静電容量式センサと同一であるので、同一
符号を付して説明を省略する。

【０１００】図１８において、端子Ｔ１に入力された周
期信号Ａには、容量素子Ｃ１と抵抗素子Ｒ１により構成
されるＣＲ遅延回路を通過して、節点Ｘ１１に到達す
る。このとき、節点Ｘ１１における周期信号には、図１
２に示すように、所定の遅延が生じている。同様に、端
子Ｔ１２に入力された周期信号Ｂは、容量素子Ｃ２と抵
抗素子Ｒ２により構成されるＣＲ遅延回路を通過して、
節点Ｘ１２に到達する。このとき、節点１２における周
期信号には、所定の遅延が生じている。したがって、図
１０（ｂ）と同様に、ＯＲ素子１３４には、節点Ｘ１
１、Ｘ１２における周期信号がシュミット・トリガ型バ
ッファ素子１１１、１１２を通過することにより変換さ
れた信号が入力され、これらの信号の間で論理和演算が
行われ、その結果が端子Ｔ１１に対して出力される。こ
のとき、端子１１に対して出力される信号は、所定のデ
ューティ比をもった矩形波信号である。

【０１０１】ここで、ＯＲ素子１３４が用いられた場合
に端子１１に対して出力される矩形波信号と検知部材３
０に操作が施されていないときに端子１１に対して出力
される矩形波信号との間のデューティ比の変化量は、Ｅ
Ｘ−ＯＲ素子１３１が用いられた場合に端子１１に対し
て出力される矩形波信号のそれと比較して小さくなる。
このため、静電容量式センサとしての感度特性が低下す
ると考えられる。

【０１０２】したがって、静電容量式センサの各部材が
感度特性が非常によくなる材料で製作された場合に、信
号処理回路の構成によって、静電容量式センサの感度特
性を調節する（ここでは、感度特性を低下させる）ため
に用いるのに好ましい。

【０１０３】次に、本発明の実施の形態の第４の変形例
について、図面を参照しつつ説明する。図１９は、第４
の変形例に係る静電容量式センサのＸ軸方向成分につい
ての信号処理回路を示す回路図である。図１９の信号処
理回路が、図１の静電容量式センサの信号処理回路と異
なる点は、論理素子として、ＥＸ−ＯＲ素子の代わりに
ＡＮＤ素子が用いられている点である。なお、その他の
構成は、図１の静電容量式センサと同一であるので、同
一符号を付して説明を省略する。

【０１０４】図１８において、端子Ｔ１に入力された周
期信号Ａには、容量素子Ｃ１と抵抗素子Ｒ１により構成
されるＣＲ遅延回路を通過して、節点Ｘ１１に到達す
る。このとき、節点Ｘ１１における周期信号には、図１
２に示すように、所定の遅延が生じている。同様に、端
子Ｔ１２に入力された周期信号Ｂは、容量素子Ｃ２と抵
抗素子Ｒ２により構成されるＣＲ遅延回路を通過して、
節点Ｘ１２に到達する。このとき、節点１２における周
期信号には、所定の遅延が生じている。したがって、図
１０（ｂ）と同様に、ＡＮＤ素子１３５には、節点Ｘ１
１、Ｘ１２における周期信号がシュミット・トリガ型バ
ッファ素子１１１、１１２を通過することにより変換さ
れた信号が入力され、これらの信号の間で論理積演算が
行われ、その結果が端子Ｔ１１に対して出力される。こ
のとき、端子１１に対して出力される信号は、所定のデ
ューティ比をもった矩形波信号である。

【０１０５】ここで、ＡＮＤ素子１３５が用いられた場
合に端子１１に対して出力される矩形波信号と検知部材
３０に操作が施されていないときに端子１１に対して出
力される矩形波信号との間のデューティ比の変化量は、
ＥＸ−ＯＲ素子１３１が用いられた場合に端子１１に対
して出力される矩形波信号のそれと比較して小さくな
る。このため、静電容量式センサとしての感度特性が低
下すると考えられる。

【０１０６】したがって、静電容量式センサの各部材
が、静電容量式センサとしたときの感度特性が非常によ
くなる材料で製作された場合に、信号処理回路の構成に
よって、静電容量式センサの感度特性を調節する（ここ
では、感度特性を低下させる）ために用いるのが好まし
い。

【０１０７】次に、本発明の実施の形態の第５の変形例
について、図面を参照しつつ説明する。図２０は、第５
の変形例に係る静電容量式センサのＸ軸方向成分につい
ての信号処理回路を示す回路図である。図２０の信号処
理回路が、図１の静電容量式センサの信号処理回路と異
なる点は、論理素子として、ＥＸ−ＯＲ素子の代わりに
ＮＡＮＤ素子が用いられている点である。なお、その他
の構成は、図１の静電容量式センサと同一であるので、
同一符号を付して説明を省略する。

【０１０８】図２０において、端子Ｔ１に入力された周
期信号Ａには、容量素子Ｃ１と抵抗素子Ｒ１により構成
されるＣＲ遅延回路を通過して、節点Ｘ１１に到達す
る。このとき、節点Ｘ１１における周期信号には、図１
２に示すように、所定の遅延が生じている。同様に、端
子Ｔ１２に入力された周期信号Ｂは、容量素子Ｃ２と抵
抗素子Ｒ２により構成されるＣＲ遅延回路を通過して、
節点Ｘ１２に到達する。このとき、節点１２における周
期信号には、所定の遅延が生じている。したがって、図
１０（ｂ）と同様に、ＮＡＮＤ素子１３６には、節点Ｘ
１１、Ｘ１２における周期信号がシュミット・トリガ型
バッファ素子１１１、１１２を通過することにより変換
された信号が入力され、これらの信号の間で論理積演算
が行われた後、引き続き否定演算が行われ、その結果が
端子Ｔ１１に対して出力される。このとき、端子１１に
対して出力される信号は、所定のデューティ比をもった
矩形波信号である。

【０１０９】ここで、ＮＡＮＤ素子１３６が用いられた
場合に端子１１に対して出力される矩形波信号と検知部
材３０に操作が施されていないときに端子１１に対して
出力される矩形波信号との間のデューティ比の変化量
は、ＥＸ−ＯＲ素子１３１が用いられた場合に端子１１
に対して出力される矩形波信号のそれと比較して小さく
なる。このため、静電容量式センサとしての感度特性が
低下すると考えられる。

【０１１０】したがって、静電容量式センサの各部材
が、静電容量式センサとしたときの感度特性が非常によ
くなる材料で製作された場合に、信号処理回路の構成に
よって、静電容量式センサの感度特性を調節する（ここ
では、感度特性を低下させる）ために用いるのが好まし
い。

【０１１１】次に、本発明の実施の形態の第６の変形例
について、図面を参照しつつ説明する。図２１は、第６
の変形例に係る静電容量式センサのＸ軸方向成分につい
ての信号処理回路を示す回路図である。図２１の信号処
理回路が、図１の静電容量式センサの信号処理回路と異
なる点は、シュミット・トリガ型バッファ素子１１１、
１１２の代わりにヒステリシスコンパレータ１４１、１
４２が用いられている点である。なお、その他の構成
は、図１の静電容量式センサと同一であるので、同一符
号を付して説明を省略する。

【０１１２】ヒステリシスコンパレータ１４１、１４２
は、それぞれコンパレータ１４１ａ、１４２ａと、可変
抵抗器Ｒｆ１、Ｒｆ２と、基準電圧１４１ｂ、１４２ｂ
と、抵抗素子Ｒｃ１、Ｒｃ２とにより構成されている。
また、コンパレータ１４１ａ、１４２ａの出力端には、
それぞれ抵抗素子（プルアップ抵抗）Ｒｐ１、Ｒｐ２が
接続されており、抵抗素子Ｒｐ１、Ｒｐ２のコンパレー
タ１４１ａ、１４２ａの出力端と反対側の電位は、一定
の電位Ｖccに保持されている。

【０１１３】コンパレータ１４１ａの一方の入力端子に
は抵抗素子Ｒｃ１の出力端が接続されており、他方の入
力端子には基準電圧１４１ｂが接続されている。従っ
て、コンパレータ１４１ａと基準電圧１４１ｂとの間の
節点Ｘ１４１は、所定の電位に維持されている。コンパ
レータ１４１ａの出力端は、ＥＸ−ＯＲ素子１３１の入
力端に接続されている。また、コンパレータ１４１ａの
一方の入力端と抵抗素子Ｒｃ１の出力端との間の節点
と、コンパレータ１４１ａの出力端とＥＸ−ＯＲ素子１
３１との間の節点とは、可変抵抗器Ｒｆ１を介して接続
されている。また、コンパレータ１４１ａの出力端とＥ
Ｘ−ＯＲ素子１３１との間の節点は、抵抗素子Ｒｐ１が
接続されており、コンパレータ１４１ａからの出力はプ
ルアップされている。なお、ヒステリシスコンパレータ
１４２の構成は、ヒステリシスコンパレータ１４１の構
成と同様であるので説明は省略する。

【０１１４】ここで、ヒステリシスコンパレータ１４１
において、電源電圧Ｖccと、ポジティブスレショルド電
圧Ｖpと、ネガティブスレショルド電圧Ｖnと、ヒステリ
シス電圧（ＶpとＶnとの電圧差）Ｖhｔとの間には、次
のような関係がある。ここで、ヒステリシスコンパレー
タ１４１に含まれる可変抵抗器Ｒｆ１の抵抗値をＲｆ、
抵抗素子Ｒｃ１の抵抗値をＲｃとし、基準電圧１４１ｂ
の電圧値をＶrefとする。なお、ヒステリシスコンパレ
ータ１４２についても、同様の関係がある。 ◎

【式１】 ◎

【式２】 ◎

【式３】

【０１１５】例えば、ヒステリシスコンパレータ１４１
において、電源電圧Ｖccが５Ｖ、基準電圧１４１ｂの電
圧が２．５Ｖ、抵抗素子Ｒｃ１の抵抗値Ｒｃが１０ｋ
Ω、可変抵抗器Ｒｆ１の抵抗値Ｒｆが１００ｋΩである
場合には、ポジティブスレショルド電圧Ｖpは２．７５
Ｖ、ネガティブスレショルド電圧Ｖnは２．２５Ｖ、ヒ
ステリシス電圧Ｖhｔは０．５Ｖとなる。

【０１１６】ここで、ヒステリシスコンパレータ１４
１、１４２に入力電圧に対しては、シュミット・トリガ
型バッファ素子１１１、１１２に入力電圧に対して行わ
れるのと同様の変換処理が行われる。つまり、入力電圧
が増加しつつポジティブスレショルド電圧Ｖｐよりも大
きくなった場合には、出力信号は「Ｌｏ」の信号から
「Ｈｉ」の信号に切り換えられ、一方、入力電圧が減少
しつつネガティブスレショルド電圧Ｖｎよりも小さくな
った場合に、出力信号は「Ｈｉ」の信号から「Ｌｏ」の
信号に切り換えられる。

【０１１７】図２１において、端子Ｔ１に入力された周
期信号Ａには、容量素子Ｃ１と抵抗素子Ｒ１により構成
されるＣＲ遅延回路を通過して、節点Ｘ１１に到達す
る。このとき、節点Ｘ１１における周期信号には、図１
２に示すように、所定の遅延が生じている。同様に、端
子Ｔ１２に入力された周期信号Ｂは、容量素子Ｃ２と抵
抗素子Ｒ２により構成されるＣＲ遅延回路を通過して、
節点Ｘ１２に到達する。このとき、節点１２における周
期信号には、所定の遅延が生じている。したがって、図
１０（ｂ）と同様に、ＥＸ−ＯＲ素子１３１には、節点
Ｘ１１、Ｘ１２における周期信号がヒステリシスコンパ
レータ１４１、１４２を通過することにより変換された
矩形波信号が入力され、これらの信号の間で排他的論理
和演算が行われ、その結果が端子Ｔ１１に対して出力さ
れる。このとき、端子１１に対して出力される信号は、
所定のデューティ比をもった矩形波信号である。

【０１１８】このように、本実施の形態の静電容量式セ
ンサ１０の信号処理回路にヒステリシス特性を持たせる
ために、シュミット・トリガ型バッファ素子を利用する
代わりに、ヒステリシスコンパレータを利用することが
できる。そして、ヒステリシスコンパレータでは、それ
を構成する可変抵抗器（図２１におけるＲｆ１およびＲ
ｆ２）の抵抗値を変更することにより、ポジティブスレ
ショルド電圧Ｖpとネガティブスレショルド電圧Ｖnとの
電位差であるヒステリシス電圧Ｖhｔを任意に変更する
ことができる。したがって、静電容量式センサの感度特
性を信号処理回路の構成によって容易に調節することが
可能となる。

【０１１９】次に、本発明の実施の形態の第７の変形例
について、図面を参照しつつ説明する。図２２は、第７
の変形例に係る静電容量式センサのＸ軸方向成分につい
ての信号処理回路を示す回路図である。図２２の信号処
理回路が、図１の静電容量式センサの信号処理回路と異
なる点は、容量素子Ｃ１、Ｃ２の一方の電極である変位
電極４０が容量素子Ｃ０を介することなく直接接地され
ている点である。なお、その他の構成は、図１の静電容
量式センサと同一であるので、同一符号を付して説明を
省略する。

【０１２０】変位電極４０は、別途設けられた配線によ
って接地されており、基板２０上に基準電極Ｅ０を形成
する必要がなくなる。従って、基板２０上において容量
素子用電極の配線を容易に設けることができるようにな
る。

【０１２１】なお、本発明の好適な実施の形態について
説明したが、本発明は上述の実施の形態に限られるもの
ではなく、特許請求の範囲に記載した限りにおいて、様
々な設計変更を行うことが可能なものである。例えば、
上述の実施の形態では、静電容量式センサの信号処理回
路として、シュミット・トリガ型論理素子、シュミット
・トリガ型バッファ素子、シュミット・トリガ型インバ
ータ素子またはヒステリシスコンパレータを利用するこ
とによりヒステリシス特性を有する信号処理回路が用い
られる場合について説明しているが、これに限らず、本
実施の形態と同様のヒステリシス特性を有する信号処理
回路であれば、どのような構成のものであってもよい。

【０１２２】また、上述の実施の形態では、固定された
容量素子用電極に対して変位電極が変位することによ
り、容量素子用電極と変位電極との間で構成される容量
素子の静電容量値が変化する場合について説明している
が、これに限らず、例えば、容量素子用電極および導電
性部材が固定されて、その間を絶縁性部材が移動するこ
とによって容量素子用電極と導電性部材との間で構成さ
れる容量素子の静電容量値が変化するものなど、容量素
子の静電容量値を変化させるための構成はどのようなも
のであってもよい。

【０１２３】また、上述の実施の形態では、Ｘ軸方向、
Ｙ軸方向、Ｚ軸方向の３方向に対応する容量素子用電極
が形成されているが、用途に合わせて必要な方向の成分
だけを検出できるように容量素子用電極を形成してもよ
い。

【０１２４】

【発明の効果】以上説明したように、請求項１による
と、ヒステリシス特性を有する信号処理回路では、入力
信号増加時のしきい値と入力信号減少時のしきい値とが
異なっているため、第１の容量素子の静電容量値の変化
に対応する出力信号の変化が大きくなる。従って、出力
信号がヒステリシス特性を有さない信号処理回路により
検出される場合と比較して、センサとしての感度特性が
向上する。また、入力信号にノイズが乗っている場合で
も、入力信号増加時のしきい値と入力信号減少時のしき
い値とが異なっているため、誤った出力信号が検出され
るのが抑制される。これにより、ノイズの影響によるセ
ンサの誤作動を防止することができる。

【０１２５】請求項２によると、第１および第２の容量
素子を構成するために共通に用いられる導電性部材が、
直接接触することによってではなく、容量結合によって
接地または一定の電位に保持された基準電極と電気的に
結合される。そのため、センサの耐電圧特性が向上し、
スパーク電流が流れることによってセンサが破損するこ
とがほとんどなくなるとともに、接続不良などの不具合
を防止することができるため、信頼性の高い静電容量式
センサを得ることができる。それとともに、第１および
第２の容量素子が直列に接続された関係となるので、容
量素子用電極および基準電極を支持する基板などの部材
だけに配線を設ければ、導電性部材を接地または一定の
電位に保持するための配線を別途設ける必要がない。そ
のため、構造が簡単な静電容量式センサを少ない製造工
程数で製造することが可能となる。

【０１２６】請求項３によると、請求項１と同様に、出
力信号がヒステリシス特性を有する信号処理回路により
検出されるため、ヒステリシス特性を有さない信号処理
回路により検出される場合よりも、センサとしての感度
特性を向上させることができる。また、請求項２と同様
に、信頼性の高い静電容量式センサを得ることができ
る。

【０１２７】請求項４によると、検知部材が外部から受
けた力のＸ軸方向、Ｙ軸方向およびＺ軸方向の方向成分
をそれぞれ別々に認識することができる。なお、第３の
容量素子用電極は、Ｚ軸方向の成分を認識するために使
用しないで、入力の決定操作に使用してもよい。

【０１２８】請求項５〜１３によると、出力信号を精度
よく検出することができ、さらに必要に応じて検出精度
または検出感度を調整することができる。

【０１２９】請求項１４によると、一対の容量素子用電
極の一方を含む回路および他方を含む回路の時定数が同
じものであるかどうかにかかわらず、検知部材の変位を
認識することができる。

【０１３０】請求項１５によると、回路を通過すること
による信号の位相のずれを大きくできるため、検知部材
の変位認識の精度を向上させることができる。

【０１３１】請求項１６、１７によると、オープンコレ
クタ型のインバータ素子などの制御素子によって、容量
素子に保持された電荷が瞬時に放電されるため、効率よ
く充電ができるとともに、信号の波形の密度を増加させ
ることができ、信号処理回路の感度を向上させることが
できる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る静電容量式センサの
模式的な断面図である。

【図２】図１の静電容量式センサの検知部材の上面図で
ある。

【図３】図１の静電容量式センサの基板上に形成されて
いる複数の電極の配置を示す図である。

【図４】図１に示す静電容量式センサの構成に対する等
価回路図である。

【図５】図１に示す静電容量式センサに入力される周期
信号から出力信号を導出する方法を説明するための説明
図である。

【図６】図１に示す静電容量式センサの検知部材にＸ軸
正方向への操作が施された場合の側面の模式的な断面図
である。

【図７】図１に示す静電容量式センサの信号処理回路を
示す回路図である。

【図８】図７に示す静電容量式センサの信号処理回路に
対する等価回路図である。

【図９】図７に示す静電容量式センサの信号処理回路に
対する等価回路図である。

【図１０】図１に示す静電容量式センサのＸ軸方向成分
についての信号処理回路を示す回路図である。

【図１１】図１０に示す信号処理回路と比較するための
信号処理回路を示す回路図である。

【図１２】図１に示す信号処理回路の各端子および各節
点における周期信号の波形を示す図である。

【図１３】ノイズが乗っている入力電圧と出力信号の関
係を示す図である。

【図１４】図１の静電容量式センサの第１の変形例の基
板上に形成されている複数の電極の配置を示す図であ
る。

【図１５】図１に示す静電容量式センサの第１の変形例
のＸ軸方向成分についての信号処理回路を示す回路図で
ある。

【図１６】図１に示す静電容量式センサの第２の変形例
のＸ軸方向成分についての信号処理回路を示す回路図で
ある。

【図１７】図１に示す信号処理回路および図１６に示す
信号処理回路の端子および各節点における周期信号の波
形を示す図である。

【図１８】図１に示す静電容量式センサの第３の変形例
のＸ軸方向成分についての信号処理回路を示す回路図で
ある。

【図１９】図１に示す静電容量式センサの第４の変形例
のＸ軸方向成分についての信号処理回路を示す回路図で
ある。

【図２０】図１に示す静電容量式センサの第５の変形例
のＸ軸方向成分についての信号処理回路を示す回路図で
ある。

【図２１】図１に示す静電容量式センサの第６の変形例
のＸ軸方向成分についての信号処理回路を示す回路図で
ある。

【図２２】図１に示す静電容量式センサの第７の変形例
のＸ軸方向成分についての信号処理回路を示す回路図で
ある。

【符号の説明】

１０力覚センサ（静電容量式センサ）２０基板３０検知部材４０変位電極（導電性部材）１０１〜１０３シュミット・トリガ型論理素子１１１〜１１３シュミット・トリガ型バッファ素子１２１〜１２３シュミット・トリガ型インバータ素子１３１〜１３３ＥＸ−ＯＲ素子１３４ＯＲ素子１３５ＡＮＤ素子１３６ＮＡＮＤ素子１４１、１４２ヒステリシスコンパレータＥ１〜Ｅ５容量素子用電極Ｅ０基準電極

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2F051 AB06 AC07 BA07 DA03 5B087 AA09 AB02 AE00 BC02 BC12 BC13 BC26 BC31

Claims

【特許請求の範囲】

【請求項１】導電性部材と、前記導電性部材との間で第１の容量素子を構成する容量
素子用電極と、前記導電性部材と電気的に接続されるとともに、接地ま
たは一定の電位に保持された基準電極とを備え、前記第１の電極に対して入力される信号を利用して前記
第１の容量素子の静電容量値の変化が検出されることに
基づいて外部から作用した力を認識可能であって、対となる２つの前記容量素子用電極を有しており、これ
ら一対の容量素子用電極の一方を含む回路および他方を
含む回路にそれぞれ入力された信号の出力信号が、ヒス
テリシス特性を有する信号処理回路により検出されるこ
とを特徴とする静電容量式センサ。
【請求項２】前記基準電極と前記導電性部材との間
に、第２の容量素子が構成されていることを特徴とする
請求項１に記載の静電容量式センサ。
【請求項３】ＸＹＺ三次元座標系を定義したときに、
ＸＹ平面を規定する基板と、前記基板と対向している検知部材と、前記基板と前記検知部材との間に位置し、前記検知部材
がＺ軸方向に変位するのにともなってＺ軸方向に変位す
る導電性部材と、前記基板上に形成され、前記導電性部材との間で第１の
容量素子を構成する容量素子用電極と、前記基板上に形成され、前記導電性部材との間で第２の
容量素子を構成する接地または一定の電位に保持された
基準電極とを備え、前記第１の容量素子と前記第２の容量素子とが前記容量
素子用電極に対して入力される信号に対して直列に接続
された関係となり、前記導電性部材と前記容量素子用電
極との間隔の変化に起因する前記第１の容量素子の静電
容量値の変化が検出されることに基づいて前記検知部材
の変位を認識可能であって、対となる２つの前記容量素子用電極を有しており、これ
ら一対の容量素子用電極の一方を含む回路および他方を
含む回路にそれぞれ入力された信号の出力信号が、ヒス
テリシス特性を有する信号処理回路により検出されるこ
とを特徴とする静電容量式センサ。
【請求項４】前記容量素子用電極が、Ｙ軸に対して線
対称に配置された一対の第１の容量素子用電極と、Ｘ軸
に対して線対称に配置された一対の第２の容量素子用電
極と、原点近傍に配置された第３の容量素子用電極を有
していることを特徴とする請求項３に記載の静電容量式
センサ。
【請求項５】前記信号処理回路は、入力信号増加時の
しきい値が入力信号減少時のしきい値よりも大きいもの
であることを特徴とする請求項１〜４のいずれか１項に
記載の静電容量式センサ。
【請求項６】前記信号処理回路は、シュミット・トリ
ガ型論理素子を利用したものであることを特徴とする請
求項１〜５のいずれか１項に記載の静電容量式センサ。
【請求項７】前記シュミット・トリガ型論理素子が、
排他的論理和演算を行うことを特徴とする請求項６に記
載の静電容量式センサ。
【請求項８】前記シュミット・トリガ型論理素子が、
論理和演算を行うことを特徴とする請求項６に記載の静
電容量式センサ。
【請求項９】前記シュミット・トリガ型論理素子が、
論理積演算を行うことを特徴とする請求項６に記載の静
電容量式センサ。
【請求項１０】前記シュミット・トリガ型論理素子
が、論理積演算および否定演算を行うことを特徴とする
請求項６に記載の静電容量式センサ。
【請求項１１】前記信号処理回路は、シュミット・ト
リガ型バッファ素子を利用したものであることを特徴と
する請求項１〜５のいずれか１項に記載の静電容量式セ
ンサ。
【請求項１２】前記信号処理回路は、シュミット・ト
リガ型インバータ素子を利用したものであることを特徴
とする請求項１〜５のいずれか１項に記載の静電容量式
センサ。
【請求項１３】前記信号処理回路は、ヒステリシスコ
ンパレータを利用したものであることを特徴とする請求
項１〜５のいずれか１項に記載の静電容量式センサ。
【請求項１４】前記一対の容量素子用電極の一方を含
む回路および他方を含む回路に、互いに位相が異なる信
号が供給されることを特徴とする請求項１〜１３のいず
れか１項に記載の静電容量式センサ。
【請求項１５】前記一対の容量素子用電極の一方を含
むＣＲ回路と他方を含むＣＲ回路との時定数が異なるこ
とを特徴とする請求項１〜１４のいずれか１項に記載の
静電容量式センサ。
【請求項１６】前記信号は、ハイレベルとローレベル
とを周期的に繰り返す信号であって、前記信号がローレ
ベルである時に前記第１の容量素子を放電させる機能を
有する制御素子が備えられていることを特徴とする請求
項１〜１５のいずれか１項に記載の静電容量式センサ。
【請求項１７】前記制御素子として、オープンコレク
タ型のインバータ素子が用いられていることを特徴とす
る請求項１６に記載の静電容量式センサ。