JP2003030641A - 描画装置とその並列描画方法、及び並列描画プログラム - Google Patents

描画装置とその並列描画方法、及び並列描画プログラム

Info

Publication number
JP2003030641A
JP2003030641A JP2001219498A JP2001219498A JP2003030641A JP 2003030641 A JP2003030641 A JP 2003030641A JP 2001219498 A JP2001219498 A JP 2001219498A JP 2001219498 A JP2001219498 A JP 2001219498A JP 2003030641 A JP2003030641 A JP 2003030641A
Authority
JP
Japan
Prior art keywords
display
units
parallel
unit
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001219498A
Other languages
English (en)
Inventor
Yoshihito Miyauchi
由仁 宮内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Solution Innovators Ltd
Original Assignee
NEC System Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC System Technologies Ltd filed Critical NEC System Technologies Ltd
Priority to JP2001219498A priority Critical patent/JP2003030641A/ja
Priority to US10/195,761 priority patent/US6844879B2/en
Priority to EP02015643A priority patent/EP1278158A3/en
Publication of JP2003030641A publication Critical patent/JP2003030641A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/003D [Three Dimensional] image rendering
    • G06T15/005General purpose rendering architectures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2210/00Indexing scheme for image generation or computer graphics
    • G06T2210/52Parallel processing

Abstract

(57)【要約】 【課題】 コンピュータグラフィックスを使ったアニメ
ーション表示など画面の更新を繰り返す処理装置におい
て、複数の描画装置間で描画の同期をとることにより順
次行われる画面の生成を複数の描画装置に振り分け、並
列に画面生成を行い全体の描画処理能力を向上させる。 【解決手段】 描画処理を並列処理する描画装置におい
て、並列して画面生成を実行する、疎結合による複数の
描画部を備え、各描画部は、表示画面の定められた更新
時点において、各描画部が全て描画処理中でない場合に
限り、表示画面を更新することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コンピュータグラ
フィックスを使ったアニメーション表示など画面の更新
を繰り返す処理装置に関し、特に、描画処理を実行する
複数の描画処理部間で描画の同期をとることにより順次
行われる画面の生成を複数の描画処理部に振り分け、並
列に画面生成を行なう描画装置とその並列描画方法、及
び並列描画プログラムに関する。
【0002】
【従来の技術】3次元グラフィックスアニメーションの
ように1画面ずつ描画、表示を行なう装置では、描画デ
ータが膨大になる、又は高解像度化により描画対象の画
素数が増えてくると表示切替速度が遅くなる。この問題
を解決するために従来の技術では、パイプライン処理
や、画面を領域分割しての処理や、描画データを分割し
て処理を並列化処理などを行ない高速化している。
【0003】
【発明が解決しようとする課題】上述したように従来の
技術では、描画データが膨大になる、又は高解像度化に
より描画対象の画素数が増えてくると表示切替速度が遅
くなるという問題点があった。
【0004】また、従来のこの問題に対する技術である
パイプライン処理や、画面を領域分割しての処理や、描
画データを分割して処理を並列化処理する等の方法で
は、そのそれぞれの処理が密結合となり拡張性が限られ
るという問題点があった。
【0005】本発明の第1の目的は、上記従来技術の欠
点を解決し、画面描画の並列処理をメモリ等を共有しな
い疎結合の描画処理部により実現する描画装置とその並
列描画方法、及び並列描画プログラムを提供することで
ある。
【0006】本発明の第2の目的は、上記従来技術の欠
点を解決し、いずれかの描画処理部が描画中であること
を示す信号線と、描画処理部間の表示同期を示す信号線
とを新たに備える簡易な構成により第1の目的の描画装
置を提供することである。
【0007】
【課題を解決するための手段】上記目的を達成するため
本発明の描画装置は、描画処理を並列処理する描画装置
において、並列して画面生成を実行する、疎結合による
複数の描画部を備え、各前記描画部は、表示画面の定め
られた更新時点において、描画処理中の前記描画部がな
い場合に限り、前記表示画面を更新することを特徴とす
る。
【0008】請求項2の本発明の描画装置は、各前記描
画部に対して、表示画面を更新する同期タイミングを通
知する表示同期信号を出力する表示制御部を備えること
を特徴とする。
【0009】請求項3の本発明の描画装置は、各前記描
画部は、描画処理の実行中においては、描画処理中であ
る旨を示す描画ビジー信号を各前記描画部に対して発信
し、前記描画ビジー信号の受信により、いずれかの前記
描画部が描画処理中であることを検出することを特徴と
する。
【0010】請求項4の本発明の描画装置は、各前記描
画部は、いずれかの前記描画部が描画処理中の場合に、
描画命令及びデータの入力を遮断する描画コマンドゲー
トを備えることを特徴とする。
【0011】請求項5の本発明の描画装置は、各前記描
画部は、2つのビデオバッファを備え、一方の前記ビデ
オバッファへの画像データの蓄積処理中に、描画される
画像を表示する表示部に他方のビデオバッファに蓄積さ
れている画像データを表示させ、前記表示部に対して画
像データを表示させる前記ビデオバッファを、交互に切
り替えることにより表示画面の更新を行なうことを特徴
とする。
【0012】請求項6の本発明の描画装置は、前記表示
部内の定められた領域のそれぞれを、各前記描画部のそ
れぞれの描画対象の領域とすることを特徴とする。
【0013】請求項7の本発明の描画装置は、各前記描
画部の表示画面の切り替えの実行を個別に制御し、各前
記描画部のそれぞれに定められた順番により前記表示部
の表示を繰り返し順次切り替えさせる、表示切替描画制
御部を備えることを特徴とする。
【0014】請求項8の本発明の並列描画方法は、描画
処理を実行する複数の描画部による並列描画方法におい
て、各前記描画部を疎結合により備え、各前記描画部
が、表示画面の定められた更新時点において、描画処理
中の前記描画部がない場合に限り、前記表示画面を更新
することを特徴とする。
【0015】請求項9の本発明の並列描画方法は、各前
記描画部に対して、表示画面を更新する同期タイミング
を通知する表示同期信号を出力するステップを備えるこ
とを特徴とする。
【0016】請求項10の本発明の並列描画方法は、各
前記描画部が、描画処理の実行中において、描画処理中
である旨を示す描画ビジー信号を各前記描画部に対して
発信するステップと、各前記描画部が、前記描画ビジー
信号の受信により、いずれかの前記描画部が描画処理中
であることを検出するステップを備えることを特徴とす
る。
【0017】請求項11の本発明の並列描画方法は、各
前記描画部が、いずれかの前記描画部が描画処理中の場
合に、描画命令及びデータの入力を遮断するステップを
備えることを特徴とする。
【0018】請求項12の本発明の並列描画方法は、各
前記描画部が、2つのビデオバッファを備え、一方の前
記ビデオバッファへの画像データの蓄積処理中に、描画
される画像を表示する表示部に他方のビデオバッファに
蓄積されている画像データを表示させ、前記表示部に対
して画像データを表示させる前記ビデオバッファを、交
互に切り替えることにより表示画面の更新を行なうこと
を特徴とする。
【0019】請求項13の本発明の並列描画方法は、描
画される画像を表示する表示部内の定められた領域のそ
れぞれを、各前記描画部のそれぞれの描画対象の領域と
することを特徴とする。
【0020】請求項14の本発明の並列描画方法は、各
前記描画部の表示画面の切り替えの実行を個別に制御
し、各前記描画部のそれぞれに定められた順番により前
記表示部の表示を繰り返し順次切り替えさせる、表示切
替描画制御ステップを備えることを特徴とする。
【0021】請求項15の本発明の並列描画プログラム
は、コンピュータを制御することにより、描画処理を実
行する複数の描画部による並列描画プログラムにおい
て、各前記描画部を疎結合により備え、各前記描画部
が、表示画面の定められた更新時点において、描画処理
中の前記描画部がない場合に限り、前記表示画面を更新
する処理を実行させることを特徴とする。
【0022】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【0023】本発明の描画装置(並列描画装置、並列同
期描画装置)は、コンピュータグラフィックスを使った
アニメーション表示など画面の更新を繰り返す処理装置
において、疎結合による複数の描画処理部間で描画の同
期をとることにより順次行われる画面の生成を複数の描
画処理部に振り分け、並列に画面生成を行なうことを特
徴とし、これにより全体の描画処理能力を向上させる。
【0024】また、本発明の描画装置は、複数の描画処
理部間でいずれかの描画処理部が描画中であることを示
す信号線と描画処理部間の表示同期を示す信号線とを用
いる簡易な構成により、描画同期を実現することを特徴
とする。
【0025】図1は、本発明の第1の実施の形態による
描画装置200の構成を示すブロック図である。本実施
の形態の描画装置200は、複数の表示装置(表示部1
30の内に示される領域1、2、3、…、n)を列べて
1枚の表示部130とし、それぞれの画面(領域1、
2、3、…、n)に1つずつ描画処理部(第1、第2、
第3、…、第nの各描画処理部100−1、…、100
−n)を割り当て、それぞれの描画処理部が並行に描画
を行なうことで高解像度画面の描画を高速に行なうコン
ピュータグラフィックス表示装置である。
【0026】図1を参照すると本実施の形態の描画装置
200の構成は、疎結合による複数の(n個の)描画処
理部100−1、…、100−nと、更に表示制御部1
10、描画命令・データ発生部120、表示部130、
描画ビジー信号線140、表示同期信号線150を備え
ている。
【0027】表示制御部110は、全体の表示タイミン
グを通知する表示同期信号を発信する。この表示同期信
号線は、例えば垂直同期信号を用いることができる。描
画命令・データ発生部120は、コンピュータグラフィ
ックスの、各リソースの初期化やこれから描画を行なう
ための描画命令・データを発信する。
【0028】n個の各描画処理部100−1、…、10
0−nは、それぞれに同じ機能を備え、描画命令・デー
タ発生部120からの描画命令・データを受けて、表示
部130内の関係する領域の描画を行ない、描画内容を
保持する。そして、表示制御部110からの表示タイミ
ングの更新を通知する表示同期信号を受けて、表示画面
を更新する。
【0029】描画ビジー信号線は、いずれかの描画処理
部100−1、…、100−nが描画処理中であること
を示す描画ビジー信号を通信する。表示同期信号線は、
表示制御部110からの表示同期信号を通信する。表示
部130は、各描画処理部100−1、…、100−n
が描画し表示する領域(1、2、3、…、n)を並べて
備えている。
【0030】画面分割に関する描画命令・データの制御
は、例えば、描画命令・データ発生部120が、各描画
処理部100−1、…、100−nに対して、画面分割
をして描画を行なわせるために領域毎の描画命令・デー
タを個々に与える方式や、又は、表示部130が、全て
の描画処理部100−1、…、100−nに対して描画
を行なう全ての描画命令・データを同時に与えて、その
各描画処理部100−1、…、100−nにおいて、自
分の受け持つ領域のみを抽出して描画を行なう等の方式
により、領域毎の描画を実現することができる。
【0031】図2は、本実施の形態による描画処理部1
00の構成を示すブロック図である。図2の描画処理部
100のブロック図は、図1の各描画処理部100−
1、…、100−nの構成を詳細に示すものであり、そ
れぞれの各描画処理部100−1、…、100−nの構
成と機能は共通である。
【0032】図2を参照すると、本実施の形態の描画処
理部100は、描画コマンドデコーダ10、描画コマン
ドゲート20、描画部30、ビデオバッファA40、ビ
デオバッファB50、表示データ処理部60、描画ビジ
ー信号を出力する素子70を備えている。
【0033】図2の描画処理部100に入力される情報
は、表示画面の表示同期タイミングを示す表示同期信号
202と、描画を行なうための描画命令・データ入力2
03と、複数ある描画処理部の内いずれかの描画処理部
が描画中を示す描画ビジー入力信号206である。ま
た、図2の描画処理部100から出力される信号は、本
描画処理部100が描画中であることを示す描画ビジー
出力信号205と、表示同期信号202に同期して出力
される表示データ207である。
【0034】描画ビジー入力信号206と描画ビジー出
力信号205は、各描画処理部とワイヤードオアで接続
される。描画ビジー出力信号205は、描画処理部10
0内部の描画ビジー信号204からオープンドレィンな
どのワイヤードオア可能な素子70を通って、ワイヤー
ドオアが可能な接続形態となっている。
【0035】次に、本実施の形態の描画処理部100の
動作を説明する。本実施の形態の描画処理部100は、
ダブルバッファ方式のグラフィックス描画処理部であ
り、内部に表示領域分のビデオバッファを2面(ビデオ
バッファA40、ビデオバッファB50)備え、一方の
ビデオバッファが描画中の時に、他方のビデオバッファ
の内容を表示部130に表示させる。表示画面切替命令
が描画命令・データ入力203より入力された場合に、
これまで描画を行っていたビデオバッファは表示される
ようになり、逆に表示を行っていたビデオバッファは描
画が行われる。
【0036】更に、本実施の形態の描画処理部100の
ビデオバッファの表示面切替は、表示装置に対する表示
画面更新のタイミングで行なう仕様とする。例えば、本
装置がラスタスキャン型のディスプレィに対して表示を
行なう描画処理部である場合、表示同期信号202は垂
直同期信号を用い、ビデオバッファの表示面切替を行な
う場合には、垂直同期信号の帰線タイミングで切り替え
を行なう。この垂直同期信号の帰線タイミングでビデオ
バッファの表示面を切り替える方式は、表示の乱れを防
ぐために一般的に使われる手法である。
【0037】本実施の形態の描画処理部100における
具体的な描画、表示動作を以下に述べる。
【0038】描画命令・データは、描画命令・データ入
力203より入力され、描画コマンドゲート20を通過
し描画部30に入力される。描画部30は、現在描画面
に指定されているビデオバッファ(A40又はB50)
に描画を行なう。
【0039】描画に指定されていないビデオバッファ
(A40又はB50)は排他的に表示画面に指定され、
表示画面に指定されているビデオバッファ(A40又は
B50)からは表示同期信号202に同期して表示デー
タが読み出され、表示データ処理部60で表示部に表示
可能なデータ/信号に変換され、表示データ207より
出力される。
【0040】描画命令・データ入力203からの描画命
令・データは、描画コマンドデコーダ10で監視され、
表示画面切替命令が描画命令・データ入力203より入
力された場合、表示画面切替命令とそれ以降の描画命令
・データは描画コマンドゲート20で止められる。
【0041】描画コマンドデコーダ10は、表示同期信
号202が表示切替のタイミング時に描画ビジー入力信
号206を確認し、どの描画処理部も描画を行っていな
い場合、描画コマンドゲートで止められている描画命令
・データの通過を再開する。
【0042】描画部30は、画面の描画が開始された時
から表示画面切替命令が描画コマンドデコーダ10でチ
ェックされるまでの間、描画中の状態を描画ビジー信号
204に出力する。
【0043】表示同期信号202が表示切替のタイミン
グ時に描画ビジー入力信号206を確認し、いづれかの
描画処理部が描画中の場合は、描画コマンドゲート20
で描画命令・データは止められたままになり、次の表示
切替タイミングで再度確認し、どの描画処理部も描画を
行っていないことが確認されるまで状態は維持される。
【0044】描画コマンドゲート20より表示画面切替
命令が描画部30に来た時に、描画部30は、描画を行
うビデオバッファ(A40又はB50)を今まで描画を
行っていたビデオバッファと違う方に切り替える。
【0045】同時に、描画を行なうビデオバッファと排
他的関係にある表示画面に指定されているビデオバッフ
ァも、違う方に切り替わる。例えば、ビデオバッファA
40に描画を行ない、ビデオバッファB50から表示デ
ータを読み出していた時に描画部30に表示画面切替命
令が来たら、ビデオバッファB50に描画を行ないビデ
オバッファA40から表示データを読み出すように切り
替わる。
【0046】次に、本実施の形態の図3に示される一実
施例の、描画処理部の処理の流れを説明する。
【0047】まず、表示同期信号301の表示切替タイ
ミングから描画命令、データ302より描画命令・デー
タ1、描画命令・データ2、…、描画命令・データnと
入力され描画が行われる。1画面描画の最後の命令とし
て、表示画面切替命令が入力される。描画命令・データ
1が入力された時点から、内部の描画ビジー信号303
はONになり、表示画面切替命令でOFFになる。共通
の描画ビジー信号305は、内部の描画ビジー信号30
3と、その他の描画処理部が出力している描画ビジー信
号304と、ワイヤードオアされた信号になる。
【0048】図5は、表示画面の更新処理の概要を説明
するためのフローチャートである。ここで、描画開始さ
れた次の表示切替タイミング(ステップ501)で、共
通の描画ビジー信号305がチェックされる(ステップ
502)。この時に、共通の描画ビジー信号305がO
FFであれば、表示画面の切り替えが行われる(ステッ
プ503)。
【0049】また、図4に示される実施例では、1画面
の描画が表示切替に間に合わない場合を説明している。
図4を参照すると、描画命令・データ402の“2”
は、内部の描画が間に合わずに2周期の表示期間中
“1”の画面が表示されている。描画命令・データ40
2の“4”は、外部の描画が間に合わずに2周期の表示
期間中“3”の画面が表示されている。
【0050】以上説明したように本実施の形態の描画装
置200によれば、描画処理を実行する複数の描画処理
部100を疎結合により備え、表示同期の信号線と描画
中の状態を示す信号を接続するのみの簡易な構成によ
り、各描画処理部間の描画同期をとることができる。こ
のため複数の描画処理部100を並列して処理すること
ができ、全体の性能を簡単に向上させることが可能であ
り、スケーラビリティの高いシステムを構築することが
できる。
【0051】次に、本発明のその他の実施の形態を説明
する。ここでは、本発明の他の実施の形態としてステレ
オ表示装置の実施の形態(図6)と、画面毎の並列描画
装置(図7、図8)を説明する。
【0052】図6は、本発明の第2の実施の形態のブロ
ック図であり、ステレオ表示装置を、本発明の並列描画
装置を用いた実施例である。ステレオ表示装置では、右
目用の画像、左目用の画像の表示が必要である。通常
は、1台の描画処理部が、時間差で右目用、左目用の画
像を描画し、液晶等のシャッター付きのメガネを用いる
か、1台の描画処理部が同時に2画面分表示して偏向又
は色フィルター等で左右の目に見せて実現している。
【0053】第1の実施の形態と同様にして、本発明の
並列描画装置の機能を用いることにより、2台の描画処
理部間でアプリケーション間のプログラム動作を通信回
線等で同じ枚数分の絵を描画させることで、プログラム
以降の動作も同期の取れた描画を行なうことが可能であ
る。1台が左右の絵を描画すると性能は1/2になる
が、本実施の形態では、その性能を維持することができ
る。
【0054】図7は、本発明の第3の実施の形態による
描画装置200aの構成を示すブロック図であり、図8
は、本形態による描画処理の一実施例を示す図である。
この図7、図8は、複数の描画処理部を使って描画処理
能力を高める実施例である。
【0055】本実施の形態では、図7に示されるよう
に、4台の描画処理部100−1a、…、100−4a
を使って#1、#2、#3、#4、#1、…、と全表示
面を切り替えていくことで、描画能力を4倍にすること
が可能である。この切り替え処理のため、本実施の形態
の描画装置200aでは、各描画処理部100−1a、
…、100−4aによる表示面の切り替えを制御する表
示切替描画制御部160を新たに備えている。
【0056】本実施の形態では、各描画処理部100−
1a、…、100−4aのアプリケーション間でネット
ワーク等で情報を交換し、#1の描画処理部100−1
aは0枚目、4枚目、8枚目と初期値0枚から4枚先の
絵を描画していく。#2の描画処理部100−2aは、
1枚目、5枚目、9枚目と初期値1枚目から4枚先の絵
を描画していく。#3の描画処理部100−3aは、2
枚目、6枚目、10枚目と初期値2枚目から4枚先の絵
を描画していく。#4の描画処理部100−4aは、3
枚目、7枚目、11枚目と初期値3枚目から4枚先の絵
を描画していく。
【0057】表示切替描画制御部160は、各描画処理
部100−1a、…、100−4aの描画ビジー信号と
#1、#2、#3、#4の表示切替順番を見て、各描画
ビジー信号に対して表示切替タイミングのマスク信号を
出力し、表示切替タイミングのマスクと描画中を示す信
号を見て、#1、#2、#3、#4の表示データの切り
替えと各描画処理部100−1a、…、100−4aの
描画制御、表示切替制御を行なう。またこのため本実施
の形態では、描画ビジー信号線140aを介して、各描
画処理部100−1a、…、100−4a発信する描画
ビジー信号を、表示切替描画制御部160が一括して管
理している。
【0058】具体的に、図8を参照して本実施の形態の
動作を説明する。図8では、#1の描画処理部100−
1aについて、まずビデオバッファAが表示され、ビデ
オバッファBが描画されるところから開始するとする。
【0059】表示は、表示切替タイミング“0”から
“1”の間は、#1のビデオバッファAが表示され、表
示切替タイミング“1”で#2のビデオバッファAに切
り替わる。描画は、表示切替タイミング“0”から表示
切替タイミング“4”の直前まで行なうことが可能であ
る。また、その間に次の画面の描画に進んでは行けな
い。
【0060】図8の実施例では、#1の描画は、表示切
替タイミング“1”から“2”の間で終了している。し
かし、表示切替タイミング“2”で次の描画に切り替わ
らないように、表示切替描画制御部160より表示切替
タイミング“0”から表示切替タイミング“3”までの
間は、#1の描画ビジー信号にマスク信号出力してい
る。#2、#3、#4についても、1表示期間ずつずら
したタイミングで描画ビジーにマスクを出すことで描画
切替を制御している。
【0061】また、いづれかの描画処理部が4表示期間
内に描画が終わらない場合には、表示切替を行なわずに
それぞれのマスク期間を更に延ばすことで全体を遅らせ
るように、表示切替描画制御部160が調整を行なう。
【0062】以上説明したように本実施の形態では、1
画面の描画が何サイクルも表示切替タイミング期間かか
る場合、サイクル分の描画処理部100−1a、…、1
00−4aを結合することにより、1サイクル毎の描
画、表示切替が可能となる。
【0063】また、上記各実施の形態は、自由に組み合
わせて実施することもできる。例えば、第1の実施の形
態と第3の実施の形態を組み合わせて、表示部130内
に複数の領域を備え、かつ1つの領域に対して複数の描
画処理部により順番に表示切替を行なう等の方式も同様
にして実施することができる。
【0064】なお、上記各実施の形態の描画装置20
0、200aは、各描画処理部100における表示切替
の機能や、その他の機能をハードウェア的に実現するこ
とは勿論として、各機能を備えるコンピュータプログラ
ムである列描画プログラムを、コンピュータ処理装置の
メモリにロードされることで実現することができる。こ
の列描画プログラムは、磁気ディスク、半導体メモリそ
の他の記録媒体90、90aに格納される。そして、そ
の記録媒体からコンピュータ処理装置にロードされ、コ
ンピュータ処理装置の動作を制御することにより、上述
した各機能を実現する。
【0065】以上好ましい実施の形態及び実施例をあげ
て本発明を説明したが、本発明は必ずしも上記実施の形
態及び実施例に限定されるものではなく、その技術的思
想の範囲内において様々に変形して実施することができ
る。
【0066】
【発明の効果】以上説明したように本発明によれば、描
画処理を実行する複数の描画処理部を疎結合により備
え、表示同期の信号線と描画中の状態を示す信号を接続
するのみの簡易な構成により、各描画処理部間の描画同
期をとることができる。
【0067】このようして本発明では、疎結合による複
数の描画処理部を並列して処理できるため、全体の性能
を簡単に向上させることが可能であり、スケーラビリテ
ィの高いシステムを構築することができる。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態による描画装置の
構成を示すブロック図である。
【図2】 本発明の第1の実施の形態による描画処理部
の構成を示すブロック図である。
【図3】 本発明の第1の実施の形態による描画処理の
一実施例を示す図である。
【図4】 本発明の第1の実施の形態による描画処理の
一実施例を示す図である。
【図5】 本発明の第1の実施の形態による表示画面の
更新処理を説明するためのフローチャートである。
【図6】 本発明の第2の実施の形態による描画処理の
一実施例を示す図である。
【図7】 本発明の第3の実施の形態による描画装置の
構成を示すブロック図である。
【図8】 本発明の第3の実施の形態による描画処理の
一実施例を示す図である。
【符号の説明】
200、200a 描画装置 100、100−1、…、100−n 描画処理部 10 描画コマンドデコーダ 20 描画コマンドゲート 30 描画部 40 ビデオバッファA 50 ビデオバッファB 60 表示データ処理部 70 素子 110 表示制御部 120 描画命令・データ発生部 130 表示部 140 描画ビジー信号線 150 同期信号線 160 表示切替描画制御部 90、90a 記録媒体

Claims (21)

    【特許請求の範囲】
  1. 【請求項1】 描画処理を並列処理する描画装置におい
    て、 並列して画面生成を実行する、疎結合による複数の描画
    部を備え、 各前記描画部は、 表示画面の定められた更新時点において、描画処理中の
    前記描画部がない場合に限り、前記表示画面を更新する
    ことを特徴とする描画装置。
  2. 【請求項2】 各前記描画部に対して、表示画面を更新
    する同期タイミングを通知する表示同期信号を出力する
    表示制御部を備えることを特徴とする請求項1に記載の
    描画装置。
  3. 【請求項3】 各前記描画部は、 描画処理の実行中においては、描画処理中である旨を示
    す描画ビジー信号を各前記描画部に対して発信し、 前記描画ビジー信号の受信により、いずれかの前記描画
    部が描画処理中であることを検出することを特徴とする
    請求項2に記載の描画装置。
  4. 【請求項4】 各前記描画部は、 いずれかの前記描画部が描画処理中の場合に、描画命令
    及びデータの入力を遮断する描画コマンドゲートを備え
    ることを特徴とする請求項3に記載の描画装置。
  5. 【請求項5】 各前記描画部は、 2つのビデオバッファを備え、 一方の前記ビデオバッファへの画像データの蓄積処理中
    に、描画される画像を表示する表示部に他方のビデオバ
    ッファに蓄積されている画像データを表示させ、 前記表示部に対して画像データを表示させる前記ビデオ
    バッファを、交互に切り替えることにより表示画面の更
    新を行なうことを特徴とする請求項4に記載の描画装
    置。
  6. 【請求項6】 前記表示部内の定められた領域のそれぞ
    れを、各前記描画部のそれぞれの描画対象の領域とする
    ことを特徴とする請求項5に記載の描画装置。
  7. 【請求項7】 各前記描画部の表示画面の切り替えの実
    行を個別に制御し、各前記描画部のそれぞれに定められ
    た順番により前記表示部の表示を繰り返し順次切り替え
    させる、表示切替描画制御部を備えることを特徴とする
    請求項5又は請求項6に記載の描画装置。
  8. 【請求項8】 描画処理を実行する複数の描画部による
    並列描画方法において、 各前記描画部を疎結合により備え、 各前記描画部が、表示画面の定められた更新時点におい
    て、描画処理中の前記描画部がない場合に限り、前記表
    示画面を更新することを特徴とする並列描画方法。
  9. 【請求項9】 各前記描画部に対して、表示画面を更新
    する同期タイミングを通知する表示同期信号を出力する
    ステップを備えることを特徴とする請求項8に記載の並
    列描画方法。
  10. 【請求項10】 各前記描画部が、描画処理の実行中に
    おいて、描画処理中である旨を示す描画ビジー信号を各
    前記描画部に対して発信するステップと、 各前記描画部が、前記描画ビジー信号の受信により、い
    ずれかの前記描画部が描画処理中であることを検出する
    ステップを備えることを特徴とする請求項9に記載の並
    列描画方法。
  11. 【請求項11】 各前記描画部が、いずれかの前記描画
    部が描画処理中の場合に、描画命令及びデータの入力を
    遮断するステップを備えることを特徴とする請求項10
    に記載の並列描画方法。
  12. 【請求項12】 各前記描画部が、2つのビデオバッフ
    ァを備え、 一方の前記ビデオバッファへの画像データの蓄積処理中
    に、描画される画像を表示する表示部に他方のビデオバ
    ッファに蓄積されている画像データを表示させ、 前記表示部に対して画像データを表示させる前記ビデオ
    バッファを、交互に切り替えることにより表示画面の更
    新を行なうことを特徴とする請求項11に記載の並列描
    画方法。
  13. 【請求項13】 描画される画像を表示する表示部内の
    定められた領域のそれぞれを、各前記描画部のそれぞれ
    の描画対象の領域とすることを特徴とする請求項12に
    記載の並列描画方法。
  14. 【請求項14】 各前記描画部の表示画面の切り替えの
    実行を個別に制御し、各前記描画部のそれぞれに定めら
    れた順番により前記表示部の表示を繰り返し順次切り替
    えさせる、表示切替描画制御ステップを備えることを特
    徴とする請求項12又は請求項13に記載の並列描画方
    法。
  15. 【請求項15】 コンピュータを制御することにより、
    描画処理を実行する複数の描画部による並列描画プログ
    ラムにおいて、 各前記描画部を疎結合により備え、 各前記描画部が、表示画面の定められた更新時点におい
    て、描画処理中の前記描画部がない場合に限り、前記表
    示画面を更新する処理を実行させることを特徴とする並
    列描画プログラム。
  16. 【請求項16】 各前記描画部に対して、表示画面を更
    新する同期タイミングを通知する表示同期信号を出力す
    る処理を実行させることを特徴とする請求項15に記載
    の並列描画プログラム。
  17. 【請求項17】 各前記描画部が、描画処理の実行中に
    おいて、描画処理中である旨を示す描画ビジー信号を各
    前記描画部に対して発信する処理と、 各前記描画部が、前記描画ビジー信号の受信により、い
    ずれかの前記描画部が描画処理中であることを検出する
    処理を実行させることを特徴とする請求項16に記載の
    並列描画プログラム。
  18. 【請求項18】 各前記描画部が、いずれかの前記描画
    部が描画処理中の場合に、描画命令及びデータの入力を
    遮断する処理を実行させることを特徴とする請求項17
    に記載の並列描画プログラム。
  19. 【請求項19】 各前記描画部が、2つのビデオバッフ
    ァを備え、 一方の前記ビデオバッファへの画像データの蓄積処理中
    に、描画される画像を表示する表示部に他方のビデオバ
    ッファに蓄積されている画像データを表示させる処理
    と、 前記表示部に対して画像データを表示させる前記ビデオ
    バッファを、交互に切り替えることにより表示画面の更
    新を行なう処理を実行させることを特徴とする請求項1
    8に記載の並列描画プログラム。
  20. 【請求項20】 描画される画像を表示する表示部内の
    定められた領域のそれぞれを、各前記描画部のそれぞれ
    の描画対象の領域とすることを特徴とする請求項19に
    記載の並列描画プログラム。
  21. 【請求項21】 各前記描画部の表示画面の切り替えの
    実行を個別に制御し、各前記描画部のそれぞれに定めら
    れた順番により前記表示部の表示を繰り返し順次切り替
    えさせる、表示切替描画制御処理を実行させることを特
    徴とする請求項19又は請求項20に記載の並列描画プ
    ログラム。
JP2001219498A 2001-07-19 2001-07-19 描画装置とその並列描画方法、及び並列描画プログラム Pending JP2003030641A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001219498A JP2003030641A (ja) 2001-07-19 2001-07-19 描画装置とその並列描画方法、及び並列描画プログラム
US10/195,761 US6844879B2 (en) 2001-07-19 2002-07-16 Drawing apparatus
EP02015643A EP1278158A3 (en) 2001-07-19 2002-07-16 Drawing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001219498A JP2003030641A (ja) 2001-07-19 2001-07-19 描画装置とその並列描画方法、及び並列描画プログラム

Publications (1)

Publication Number Publication Date
JP2003030641A true JP2003030641A (ja) 2003-01-31

Family

ID=19053492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001219498A Pending JP2003030641A (ja) 2001-07-19 2001-07-19 描画装置とその並列描画方法、及び並列描画プログラム

Country Status (3)

Country Link
US (1) US6844879B2 (ja)
EP (1) EP1278158A3 (ja)
JP (1) JP2003030641A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007538319A (ja) * 2004-05-14 2007-12-27 エヌヴィディア コーポレイション 低電力プログラマブルプロセッサ
WO2011013457A1 (ja) * 2009-07-27 2011-02-03 株式会社メガチップス 表示システムおよび画像再生装置
WO2012153434A1 (ja) * 2011-05-11 2012-11-15 三菱電機株式会社 映像情報再生部、映像情報再生装置、及び同期制御方法
KR101574406B1 (ko) 2011-08-15 2015-12-03 미쓰비시덴키 가부시키가이샤 묘화 제어 장치
KR20170014346A (ko) * 2015-07-29 2017-02-08 엘에스산전 주식회사 에너지 관리 시스템의 디스플레이 장치 및 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090027383A1 (en) * 2003-11-19 2009-01-29 Lucid Information Technology, Ltd. Computing system parallelizing the operation of multiple graphics processing pipelines (GPPLs) and supporting depth-less based image recomposition
US8497865B2 (en) * 2006-12-31 2013-07-30 Lucid Information Technology, Ltd. Parallel graphics system employing multiple graphics processing pipelines with multiple graphics processing units (GPUS) and supporting an object division mode of parallel graphics processing using programmable pixel or vertex processing resources provided with the GPUS
US7961194B2 (en) * 2003-11-19 2011-06-14 Lucid Information Technology, Ltd. Method of controlling in real time the switching of modes of parallel operation of a multi-mode parallel graphics processing subsystem embodied within a host computing system
JP2007512613A (ja) * 2003-11-19 2007-05-17 ルシッド インフォメーション テクノロジー リミテッド Pcバス上の多重3−dグラフィックパイプラインのための方法およびシステム
WO2008004135A2 (en) * 2006-01-18 2008-01-10 Lucid Information Technology, Ltd. Multi-mode parallel graphics rendering system employing real-time automatic scene profiling and mode control
US20080094402A1 (en) 2003-11-19 2008-04-24 Reuven Bakalash Computing system having a parallel graphics rendering system employing multiple graphics processing pipelines (GPPLS) dynamically controlled according to time, image and object division modes of parallel operation during the run-time of graphics-based applications running on the computing system
US8085273B2 (en) * 2003-11-19 2011-12-27 Lucid Information Technology, Ltd Multi-mode parallel graphics rendering system employing real-time automatic scene profiling and mode control
EP1846834A2 (en) * 2005-01-25 2007-10-24 Lucid Information Technology, Ltd. Graphics processing and display system employing multiple graphics cores on a silicon chip of monolithic construction
US20090096798A1 (en) * 2005-01-25 2009-04-16 Reuven Bakalash Graphics Processing and Display System Employing Multiple Graphics Cores on a Silicon Chip of Monolithic Construction
CN1298049C (zh) * 2005-03-08 2007-01-31 北京中星微电子有限公司 一种图形引擎芯片及其应用方法
US7602395B1 (en) * 2005-04-22 2009-10-13 Nvidia Corporation Programming multiple chips from a command buffer for stereo image generation
US8717380B2 (en) * 2008-07-04 2014-05-06 Canon Kabushiki Kaisha Image processing apparatus and control method thereof
JP5151999B2 (ja) * 2009-01-09 2013-02-27 セイコーエプソン株式会社 画像処理装置及び画像処理方法
US8823719B2 (en) * 2010-05-13 2014-09-02 Mediatek Inc. Graphics processing method applied to a plurality of buffers and graphics processing apparatus thereof
US20130076757A1 (en) * 2011-09-27 2013-03-28 Microsoft Corporation Portioning data frame animation representations
CN110989948B (zh) * 2019-10-31 2023-03-21 中国航空工业集团公司洛阳电光设备研究所 一种基于ufcp绘图帧率提升方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2770598B2 (ja) * 1990-06-13 1998-07-02 株式会社日立製作所 図形表示方法およびその装置
WO1998032068A1 (en) 1997-01-17 1998-07-23 Intergraph Corporation Multiple display synchronization apparatus and method
US6157395A (en) * 1997-05-19 2000-12-05 Hewlett-Packard Company Synchronization of frame buffer swapping in multi-pipeline computer graphics display systems
US6118462A (en) * 1997-07-01 2000-09-12 Memtrax Llc Computer system controller having internal memory and external memory control
US6078339A (en) * 1998-02-10 2000-06-20 Intel Corporation Mutual exclusion of drawing engine execution on a graphics device
JP3169933B2 (ja) 1999-03-16 2001-05-28 四国日本電気ソフトウェア株式会社 並列描画装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007538319A (ja) * 2004-05-14 2007-12-27 エヌヴィディア コーポレイション 低電力プログラマブルプロセッサ
JP4914829B2 (ja) * 2004-05-14 2012-04-11 エヌヴィディア コーポレイション 低電力プログラマブルプロセッサ
WO2011013457A1 (ja) * 2009-07-27 2011-02-03 株式会社メガチップス 表示システムおよび画像再生装置
JP2011030019A (ja) * 2009-07-27 2011-02-10 Mega Chips Corp 表示システムおよび画像再生装置
US8737799B2 (en) 2009-07-27 2014-05-27 Megachips Corporation Display system and image reproduction device
WO2012153434A1 (ja) * 2011-05-11 2012-11-15 三菱電機株式会社 映像情報再生部、映像情報再生装置、及び同期制御方法
JP5615430B2 (ja) * 2011-05-11 2014-10-29 三菱電機株式会社 映像情報再生部、映像情報再生装置、及び同期制御方法
US9055275B2 (en) 2011-05-11 2015-06-09 Mitsubishi Electric Corporation Image information playback unit, image information playback device and synchronization control method
KR101574406B1 (ko) 2011-08-15 2015-12-03 미쓰비시덴키 가부시키가이샤 묘화 제어 장치
KR20170014346A (ko) * 2015-07-29 2017-02-08 엘에스산전 주식회사 에너지 관리 시스템의 디스플레이 장치 및 방법
KR101717355B1 (ko) * 2015-07-29 2017-03-16 엘에스산전 주식회사 에너지 관리 시스템의 디스플레이 장치 및 방법
US9881591B2 (en) 2015-07-29 2018-01-30 Lsis Co., Ltd. Apparatus and method for displaying in energy management system

Also Published As

Publication number Publication date
EP1278158A2 (en) 2003-01-22
US6844879B2 (en) 2005-01-18
EP1278158A3 (en) 2004-05-26
US20030016223A1 (en) 2003-01-23

Similar Documents

Publication Publication Date Title
JP2003030641A (ja) 描画装置とその並列描画方法、及び並列描画プログラム
CN107018370B (zh) 用于视频墙的显示方法及其系统
CN101548277B (zh) 多并行处理器的计算机图形系统
US5657478A (en) Method and apparatus for batchable frame switch and synchronization operations
CN101080698B (zh) 图形处理器,图形处理系统及产生图像的方法
WO2020207250A1 (zh) 垂直同步方法、装置、终端及存储介质
CN102117594B (zh) 用于对齐帧数据的技术
CN1981519B (zh) 用于显示图像帧序列的方法和系统
JPH1152940A (ja) マルチディスプレイ立体コンピュータグラフィックスシステムにおける左右チャンネル表示と垂直リフレッシュの同期
JP2001195053A (ja) モニタシステム、液晶表示装置、ディスプレイ装置およびディスプレイ装置の画像表示方法
TWI424430B (zh) 控制畫面輸入與輸出之裝置與方法
KR20200002626A (ko) 데이터 처리 시스템
JPH07271344A (ja) グラフィック表示装置
WO2011142937A1 (en) Auto double buffer in display controller
WO2007055067A1 (ja) 情報処理装置、グラフィックプロセッサ、制御用プロセッサおよび情報処理方法
JP2000029456A (ja) ディスプレイ描画・表示方法およびディスプレイ装置
CN109358830B (zh) 消除ar/vr画面撕裂的双屏显示方法及ar/vr显示设备
JPH11149283A (ja) マルチディスプレイの同期方式
JP2003304481A (ja) 画像処理装置と画像処理方法
CN105159647A (zh) 屏幕刷新方法及其装置
JP4264666B2 (ja) 画像処理装置および方法、並びにプログラム
JP3985451B2 (ja) 画像処理装置および画像表示装置
WO2006038350A1 (ja) 情報処理装置、データ伝送方法および電子機器
JP2015034891A (ja) レジスタ設定制御装置
JP2013250708A (ja) 画像表示システム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060724

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060823

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070123