JP2003023768A - Ｉｇｂｔインバータのゲート駆動回路 - Google Patents
Ｉｇｂｔインバータのゲート駆動回路Info
- Publication number
- JP2003023768A JP2003023768A JP2001342708A JP2001342708A JP2003023768A JP 2003023768 A JP2003023768 A JP 2003023768A JP 2001342708 A JP2001342708 A JP 2001342708A JP 2001342708 A JP2001342708 A JP 2001342708A JP 2003023768 A JP2003023768 A JP 2003023768A
- Authority
- JP
- Japan
- Prior art keywords
- igbt
- voltage
- gate
- drive
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000903 blocking effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 従来のＩＧＢＴインバータにおいては、ノイ
ズが臨界電圧を超えないようにゲート駆動距離を最小化
させるために、ゲート駆動抵抗またはゲート駆動回路の
選定を自由に行うことができず、また、ゲート駆動距離
を自由に調節することができなかった。 【解決手段】 コレクタが直流電圧手段に接続された第
１のＩＧＢＴ21と、該第１のＩＧＢＴのエミッタにコレ
クタが接続され、エミッタが接地された第２のＩＧＢＴ
22と、前記第１および第２のＩＧＢＴのゲート−エミッ
タ間に第１および第２のゲート抵抗Rg21,Rg22を介して
連結され、駆動直流電圧をそれぞれ供給する第１および
第２の駆動回路23,24と、前記第１および第２のＩＧＢ
Ｔのゲート−エミッタと前記第１および第２の駆動回路
との間にそれぞれ接続され、ノイズを遮断する第１およ
び第２のノイズ遮断回路30,40と、を備えるように構成
する。
ズが臨界電圧を超えないようにゲート駆動距離を最小化
させるために、ゲート駆動抵抗またはゲート駆動回路の
選定を自由に行うことができず、また、ゲート駆動距離
を自由に調節することができなかった。 【解決手段】 コレクタが直流電圧手段に接続された第
１のＩＧＢＴ21と、該第１のＩＧＢＴのエミッタにコレ
クタが接続され、エミッタが接地された第２のＩＧＢＴ
22と、前記第１および第２のＩＧＢＴのゲート−エミッ
タ間に第１および第２のゲート抵抗Rg21,Rg22を介して
連結され、駆動直流電圧をそれぞれ供給する第１および
第２の駆動回路23,24と、前記第１および第２のＩＧＢ
Ｔのゲート−エミッタと前記第１および第２の駆動回路
との間にそれぞれ接続され、ノイズを遮断する第１およ
び第２のノイズ遮断回路30,40と、を備えるように構成
する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＧＢＴ（Insula
ted Gate Bipolar Transistor：絶縁ゲート型バイポー
ラトランジスタ）インバータのゲート駆動回路に係るも
ので、詳しくは、ＩＧＢＴインバータの単電源ゲート駆
動回路において、ゲート駆動距離が長くなることによっ
て発生するノイズを除去することで、遠距離ゲート駆動
を行い得るＩＧＢＴインバータのゲート駆動回路に関す
るものである。
ted Gate Bipolar Transistor：絶縁ゲート型バイポー
ラトランジスタ）インバータのゲート駆動回路に係るも
ので、詳しくは、ＩＧＢＴインバータの単電源ゲート駆
動回路において、ゲート駆動距離が長くなることによっ
て発生するノイズを除去することで、遠距離ゲート駆動
を行い得るＩＧＢＴインバータのゲート駆動回路に関す
るものである。
【０００２】
【従来の技術】一般に、ＩＧＢＴ素子を示す等価回路に
おいては、図２に示すように、単電源駆動方式としてＩ
ＧＢＴインバータに、正の電圧および零（０）の電圧の
みが印加される駆動方式と、正電源駆動方式として、Ｉ
ＧＢＴ素子に正の電圧または零の電圧若しくは、負の電
圧が印加される駆動方式とがあって、ゲート−エミッタ
間に直流電圧が印加されると、コレクタ−エミッタ間が
電気的に導通（ＯＮ）され、ゲート−エミッタ間に零の
電圧が印加されると、コレクタ−エミッタ間が電気的に
遮断（ＯＦＦ）される。すなわち、このＩＧＢＴ素子
は、ゲートに印加される電圧によってスイッチング動作
を行う。ここで、参照符号Ｃｃｅ、ＣｃｇおよびＣｇｅ
は、それぞれコレクタ−エミッタ間、コレクタ−ゲート
間およびゲート−エミッタ間に存在する微小な容量の等
価キャパシタンスを示す。
おいては、図２に示すように、単電源駆動方式としてＩ
ＧＢＴインバータに、正の電圧および零（０）の電圧の
みが印加される駆動方式と、正電源駆動方式として、Ｉ
ＧＢＴ素子に正の電圧または零の電圧若しくは、負の電
圧が印加される駆動方式とがあって、ゲート−エミッタ
間に直流電圧が印加されると、コレクタ−エミッタ間が
電気的に導通（ＯＮ）され、ゲート−エミッタ間に零の
電圧が印加されると、コレクタ−エミッタ間が電気的に
遮断（ＯＦＦ）される。すなわち、このＩＧＢＴ素子
は、ゲートに印加される電圧によってスイッチング動作
を行う。ここで、参照符号Ｃｃｅ、ＣｃｇおよびＣｇｅ
は、それぞれコレクタ−エミッタ間、コレクタ−ゲート
間およびゲート−エミッタ間に存在する微小な容量の等
価キャパシタンスを示す。
【０００３】上述したように、ＩＧＢＴインバータのゲ
ート駆動用直流電源として、正の直流電圧および負の直
流電圧または零の電圧を備える正電源駆動方式を利用し
たが、複雑な回路を単純化させて、インバータを小型化
して費用を節減するために、正の直流電圧および零
（０）の電圧の二つの電圧のみを備える単電源駆動方式
が商用化されている。
ート駆動用直流電源として、正の直流電圧および負の直
流電圧または零の電圧を備える正電源駆動方式を利用し
たが、複雑な回路を単純化させて、インバータを小型化
して費用を節減するために、正の直流電圧および零
（０）の電圧の二つの電圧のみを備える単電源駆動方式
が商用化されている。
【０００４】すなわち、ＩＧＢＴを利用したスイッチン
グ素子においては、図３に示すように、コレクタが直流
電圧手段に接続された（コレクタに直流電圧Ｖｄｃが印
加された）第１のＩＧＢＴ１と、コレクタが第１のＩＧ
ＢＴ１のエミッタに接続され、エミッタが接地ＧＮＤさ
れた第２のＩＧＢＴ２と、を備えて構成され、それら第
１のまたは第２のＩＧＢＴ１，２のゲートに相補の（相
互反対の極性を有する）直流駆動信号３，４がそれぞれ
印加されると、第１および第２のＩＧＢＴ１，２の接続
点から出力信号Ｖｏｕｔが発生される。ここで、図３に
示す回路は、インバータ回路の一部を示している。
グ素子においては、図３に示すように、コレクタが直流
電圧手段に接続された（コレクタに直流電圧Ｖｄｃが印
加された）第１のＩＧＢＴ１と、コレクタが第１のＩＧ
ＢＴ１のエミッタに接続され、エミッタが接地ＧＮＤさ
れた第２のＩＧＢＴ２と、を備えて構成され、それら第
１のまたは第２のＩＧＢＴ１，２のゲートに相補の（相
互反対の極性を有する）直流駆動信号３，４がそれぞれ
印加されると、第１および第２のＩＧＢＴ１，２の接続
点から出力信号Ｖｏｕｔが発生される。ここで、図３に
示す回路は、インバータ回路の一部を示している。
【０００５】このように構成されたＩＧＢＴを利用した
スイッチング素子は、第１および第２のＩＧＢＴ１，２
のゲートに印加される直流駆動信号３，４によって、そ
れら第１および第２のＩＧＢＴ１，２を導通させるかま
たは遮断させ、直流電圧Ｖｄｃまたは接地ＧＮＤの電位
により出力信号Ｖｏｕｔを発生するようになっている。
スイッチング素子は、第１および第２のＩＧＢＴ１，２
のゲートに印加される直流駆動信号３，４によって、そ
れら第１および第２のＩＧＢＴ１，２を導通させるかま
たは遮断させ、直流電圧Ｖｄｃまたは接地ＧＮＤの電位
により出力信号Ｖｏｕｔを発生するようになっている。
【０００６】すなわち、直流駆動信号３，４によって、
第１のＩＧＢＴ１が導通されて第２のＩＧＢＴ２が遮断
される場合、出力信号Ｖｏｕｔは直流電圧Ｖｄｃにな
る。
第１のＩＧＢＴ１が導通されて第２のＩＧＢＴ２が遮断
される場合、出力信号Ｖｏｕｔは直流電圧Ｖｄｃにな
る。
【０００７】一方、直流駆動信号３，４によって、第１
のＩＧＢＴ１が遮断されて第２のＩＧＢＴ２が導通され
る場合、出力信号Ｖｏｕｔは接地ＧＮＤの電位になる。
のＩＧＢＴ１が遮断されて第２のＩＧＢＴ２が導通され
る場合、出力信号Ｖｏｕｔは接地ＧＮＤの電位になる。
【０００８】従って、第１および第２のＩＧＢＴ１，２
が、導通および遮断されることで、インバータとしての
機能が発揮される。
が、導通および遮断されることで、インバータとしての
機能が発揮される。
【０００９】この時、直流駆動信号３，４は、第１およ
び第２のＩＧＢＴ１，２が同時に導通されることを絶対
的に防止するために、第１および第２のＩＧＢＴ１，２
が相互に反対の極性を有するようにして、それら第１お
よび第２のＩＧＢＴ１，２のゲート−エミッタ間に印加
される電圧を臨界電圧以上に維持すべきである。
び第２のＩＧＢＴ１，２が同時に導通されることを絶対
的に防止するために、第１および第２のＩＧＢＴ１，２
が相互に反対の極性を有するようにして、それら第１お
よび第２のＩＧＢＴ１，２のゲート−エミッタ間に印加
される電圧を臨界電圧以上に維持すべきである。
【００１０】そして、従来のＩＧＢＴインバータにおい
ては、図４に示すように、コレクタが直流電圧手段（Ｖ
ｄｃ）に接続された第１のＩＧＢＴ１１と、該第１のＩ
ＧＢＴ１１のエミッタにコレクタが接続されて、エミッ
タが接地された第２のＩＧＢＴ１２と、前記第１のＩＧ
ＢＴ１１のゲート−エミッタ間に接続されて、抵抗Ｒ１
を通って該第１のＩＧＢＴ１１のゲートに駆動電圧（駆
動直流電圧）Ｖｇｅを供給する第１の駆動回路１３と、
前記第２のＩＧＢＴ１２のゲート−エミッタ間に接続さ
れて、抵抗Ｒ２を通って前記第２のＩＧＢＴ１２のゲー
トに駆動電圧Ｖｇｅを供給する第２の駆動回路１４と、
から構成され、そして、前記第１および第２のＩＧＢＴ
１１，１２の接続点から出力信号Ｖｏｕｔが出力される
ようになっている。
ては、図４に示すように、コレクタが直流電圧手段（Ｖ
ｄｃ）に接続された第１のＩＧＢＴ１１と、該第１のＩ
ＧＢＴ１１のエミッタにコレクタが接続されて、エミッ
タが接地された第２のＩＧＢＴ１２と、前記第１のＩＧ
ＢＴ１１のゲート−エミッタ間に接続されて、抵抗Ｒ１
を通って該第１のＩＧＢＴ１１のゲートに駆動電圧（駆
動直流電圧）Ｖｇｅを供給する第１の駆動回路１３と、
前記第２のＩＧＢＴ１２のゲート−エミッタ間に接続さ
れて、抵抗Ｒ２を通って前記第２のＩＧＢＴ１２のゲー
トに駆動電圧Ｖｇｅを供給する第２の駆動回路１４と、
から構成され、そして、前記第１および第２のＩＧＢＴ
１１，１２の接続点から出力信号Ｖｏｕｔが出力される
ようになっている。
【００１１】このように構成された従来のＩＧＢＴイン
バータは、図３に示すように、第１および第２の駆動回
路１３，１４を通って、第１および第２のＩＧＢＴ１
１，１２のゲート−エミッタ間に直流駆動電圧を印加
し、第１および第２のＩＧＢＴ１１，１２の導通および
遮断を制御する。
バータは、図３に示すように、第１および第２の駆動回
路１３，１４を通って、第１および第２のＩＧＢＴ１
１，１２のゲート−エミッタ間に直流駆動電圧を印加
し、第１および第２のＩＧＢＴ１１，１２の導通および
遮断を制御する。
【００１２】この時、抵抗Ｒ１，Ｒ２の値を設定するこ
とにより、第１および第２のＩＧＢＴ１１，１２のゲー
トに印加される電流値を調節し、該第１および第２のＩ
ＧＢＴ１１，１２のコレクタ−エミッタ間の導通および
遮断速度を制御し、さらに、第１および第２の駆動回路
１３，１４を通って印加される直流電圧の大きさによっ
て、第１のまたは第２のＩＧＢＴ１１，１２が導通され
た時、コレクタ−エミッタ間の電圧を決定する。
とにより、第１および第２のＩＧＢＴ１１，１２のゲー
トに印加される電流値を調節し、該第１および第２のＩ
ＧＢＴ１１，１２のコレクタ−エミッタ間の導通および
遮断速度を制御し、さらに、第１および第２の駆動回路
１３，１４を通って印加される直流電圧の大きさによっ
て、第１のまたは第２のＩＧＢＴ１１，１２が導通され
た時、コレクタ−エミッタ間の電圧を決定する。
【００１３】以下、第１のＩＧＢＴが導通されて第２の
ＩＧＢＴが遮断される場合または第１のＩＧＢＴが遮断
されて第２のＩＧＢＴが導通される場合の従来のＩＧＢ
Ｔインバータの動作について、図５および図６を参照し
て説明する。
ＩＧＢＴが遮断される場合または第１のＩＧＢＴが遮断
されて第２のＩＧＢＴが導通される場合の従来のＩＧＢ
Ｔインバータの動作について、図５および図６を参照し
て説明する。
【００１４】先ず、図４に示す第１のＩＧＢＴ１１が駆
動される場合の動作においては、図５に示すように、時
間ｔ１の時点で駆動電圧が印加されて第１のＩＧＢＴ１
１が導通されると、直流電圧Ｖｄｃが第２のＩＧＢＴ１
２のコレクタ−エミッタ間に印加されて、出力電流Ｉ１
が出力信号Ｖｏｕｔ側に流れると同時に第２のＩＧＢＴ
１２のコレクタ−ゲート間の等価キャパシタンスＣｃｇ
を通って、ゲート−エミッタ間の等価キャパシタンスＣ
ｇｅを充電させる電流Ｉ２が発生する。これにより、第
２のＩＧＢＴ１２のゲート−エミッタ間の等価キャパシ
タンスＣｇｅに充電された電荷が接地ＧＮＤに放電され
る短い時間の間、第２のＩＧＢＴ１２の駆動信号からノ
イズが発生する。
動される場合の動作においては、図５に示すように、時
間ｔ１の時点で駆動電圧が印加されて第１のＩＧＢＴ１
１が導通されると、直流電圧Ｖｄｃが第２のＩＧＢＴ１
２のコレクタ−エミッタ間に印加されて、出力電流Ｉ１
が出力信号Ｖｏｕｔ側に流れると同時に第２のＩＧＢＴ
１２のコレクタ−ゲート間の等価キャパシタンスＣｃｇ
を通って、ゲート−エミッタ間の等価キャパシタンスＣ
ｇｅを充電させる電流Ｉ２が発生する。これにより、第
２のＩＧＢＴ１２のゲート−エミッタ間の等価キャパシ
タンスＣｇｅに充電された電荷が接地ＧＮＤに放電され
る短い時間の間、第２のＩＧＢＴ１２の駆動信号からノ
イズが発生する。
【００１５】また、第２のＩＧＢＴ１２が駆動される時
の動作は、図６に示すように、時間ｔ２の時点で駆動電
圧が印加されて第２のＩＧＢＴ１２が導通されるが、こ
の時、直流電圧Ｖｄｃが第１のＩＧＢＴ１１のコレクタ
−エミッタ間に印加されて、出力電流Ｉ１は出力信号Ｖ
ｏｕｔ側から接地ＧＮＤに流れると同時に、第１のＩＧ
ＢＴ１１のコレクタ−ゲート間の等価キャパシタンスＣ
ｃｇによってゲート−エミッタ間の等価キャパシタンス
Ｃｇｅを充電させる電流Ｉ２が発生する。これにより、
第１のＩＧＢＴ１１のゲート−エミッタ間の等価キャパ
シタンスＣｇｅに充電された電荷が接地ＧＮＤに放電さ
れる短い時間の間、第１のＩＧＢＴ１１の駆動信号から
ノイズが発生する。
の動作は、図６に示すように、時間ｔ２の時点で駆動電
圧が印加されて第２のＩＧＢＴ１２が導通されるが、こ
の時、直流電圧Ｖｄｃが第１のＩＧＢＴ１１のコレクタ
−エミッタ間に印加されて、出力電流Ｉ１は出力信号Ｖ
ｏｕｔ側から接地ＧＮＤに流れると同時に、第１のＩＧ
ＢＴ１１のコレクタ−ゲート間の等価キャパシタンスＣ
ｃｇによってゲート−エミッタ間の等価キャパシタンス
Ｃｇｅを充電させる電流Ｉ２が発生する。これにより、
第１のＩＧＢＴ１１のゲート−エミッタ間の等価キャパ
シタンスＣｇｅに充電された電荷が接地ＧＮＤに放電さ
れる短い時間の間、第１のＩＧＢＴ１１の駆動信号から
ノイズが発生する。
【００１６】このように構成された従来のＩＧＢＴイン
バータは、第１または第２のＩＧＢＴのゲートの駆動信
号から発生するノイズが臨界電圧を超える場合には、そ
れら第１および第２のＩＧＢＴが全て導通されて直流電
圧と接地とが短絡されることで、大きい電流が流れてＩ
ＧＢＴが破壊される。
バータは、第１または第２のＩＧＢＴのゲートの駆動信
号から発生するノイズが臨界電圧を超える場合には、そ
れら第１および第２のＩＧＢＴが全て導通されて直流電
圧と接地とが短絡されることで、大きい電流が流れてＩ
ＧＢＴが破壊される。
【００１７】
【発明が解決しようとする課題】このような従来のＩＧ
ＢＴインバータにおいては、上述したようなノイズが臨
界電圧を超えないようにゲート駆動距離を最小化させる
ために、駆動回路（駆動集積回路）の選定およびゲート
駆動抵抗の選定に格別な神経を使わなければならないと
いう不都合な点があった。
ＢＴインバータにおいては、上述したようなノイズが臨
界電圧を超えないようにゲート駆動距離を最小化させる
ために、駆動回路（駆動集積回路）の選定およびゲート
駆動抵抗の選定に格別な神経を使わなければならないと
いう不都合な点があった。
【００１８】本発明は、このような従来の課題に鑑みて
なされたもので、ゲート駆動抵抗またはゲート駆動回路
の選定にあまり影響を及ぼすことなく、ゲート駆動距離
を自由に調節し得るＩＧＢＴインバータのゲート駆動回
路を提供することを目的とする。
なされたもので、ゲート駆動抵抗またはゲート駆動回路
の選定にあまり影響を及ぼすことなく、ゲート駆動距離
を自由に調節し得るＩＧＢＴインバータのゲート駆動回
路を提供することを目的とする。
【００１９】
【課題を解決するための手段】上述した目的を達成する
ために、本発明に係るＩＧＢＴインバータのゲート駆動
回路においては、コレクタが直流電圧手段に接続された
第１のＩＧＢＴと、該第１のＩＧＢＴのエミッタにコレ
クタが接続され、前記第１のＩＧＢＴとの接続点から出
力信号が出力されるように、エミッタが接地ＧＮＤされ
た第２のＩＧＢＴと、それら第１および第２のＩＧＢＴ
のゲート−エミッタ間に連結されて第１および第２のゲ
ート抵抗を通って駆動直流電圧をそれぞれ供給する第１
および第２の駆動回路と、前記第１および第２のＩＧＢ
Ｔのゲート−エミッタと第１および第２の駆動回路間に
それぞれ接続され、ノイズを遮断する第１および第２の
ノイズ遮断回路と、を備えることを特徴とする。
ために、本発明に係るＩＧＢＴインバータのゲート駆動
回路においては、コレクタが直流電圧手段に接続された
第１のＩＧＢＴと、該第１のＩＧＢＴのエミッタにコレ
クタが接続され、前記第１のＩＧＢＴとの接続点から出
力信号が出力されるように、エミッタが接地ＧＮＤされ
た第２のＩＧＢＴと、それら第１および第２のＩＧＢＴ
のゲート−エミッタ間に連結されて第１および第２のゲ
ート抵抗を通って駆動直流電圧をそれぞれ供給する第１
および第２の駆動回路と、前記第１および第２のＩＧＢ
Ｔのゲート−エミッタと第１および第２の駆動回路間に
それぞれ接続され、ノイズを遮断する第１および第２の
ノイズ遮断回路と、を備えることを特徴とする。
【００２０】
【発明の実施の形態】以下、本発明に係るＩＧＢＴイン
バータのゲート駆動回路の実施例を、図面を参照して詳
述する。
バータのゲート駆動回路の実施例を、図面を参照して詳
述する。
【００２１】本発明に係るＩＧＢＴインバータのゲート
駆動回路は、図１に示すように、コレクタが直流電圧手
段に接続された（コレクタに直流電圧が印加された）第
１のＩＧＢＴ２１と、該第１のＩＧＢＴ２１のエミッタ
にコレクタが接続され、その接続点から出力信号が出力
されるように、エミッタが接地された第２のＩＧＢＴ２
２と、それら第１および第２のＩＧＢＴ２１，２２のゲ
ート−エミッタ間の第１および第２のゲート抵抗Ｒｇ２
１，Ｒｇ２２を通って、駆動直流電圧をそれぞれ供給す
る第１および第２の駆動回路（駆動集積回路部）２３，
２４と、それら第１および第２のＩＧＢＴ２１，２２の
ゲート−エミッタと第１および第２の駆動回路２３，２
４との間にそれぞれ接続されてノイズを遮断する第１お
よび第２のノイズ遮断回路３０，４０と、を備えて構成
される。
駆動回路は、図１に示すように、コレクタが直流電圧手
段に接続された（コレクタに直流電圧が印加された）第
１のＩＧＢＴ２１と、該第１のＩＧＢＴ２１のエミッタ
にコレクタが接続され、その接続点から出力信号が出力
されるように、エミッタが接地された第２のＩＧＢＴ２
２と、それら第１および第２のＩＧＢＴ２１，２２のゲ
ート−エミッタ間の第１および第２のゲート抵抗Ｒｇ２
１，Ｒｇ２２を通って、駆動直流電圧をそれぞれ供給す
る第１および第２の駆動回路（駆動集積回路部）２３，
２４と、それら第１および第２のＩＧＢＴ２１，２２の
ゲート−エミッタと第１および第２の駆動回路２３，２
４との間にそれぞれ接続されてノイズを遮断する第１お
よび第２のノイズ遮断回路３０，４０と、を備えて構成
される。
【００２２】ここで、第１のノイズ遮断回路３０は、電
源電圧手段（電源電圧Ｖｃｃ）と第１のＩＧＢＴ２１の
エミッタ間に直列接続された第１および第２の抵抗Ｒ１
０１，Ｒ１０２と、第１のＩＧＢＴ２１のゲート−エミ
ッタ間に直列接続された第１のダイオードＤ１０１並び
に第３および第４の抵抗Ｒ１０３，Ｒ１０４と、第１の
駆動回路２３の駆動直流電圧を第１のダイオードＤ１０
１および第３の抵抗Ｒ１０３の接続点に印加する第２の
ダイオードＤ１０２と、第１および第２の抵抗Ｒ１０
１，Ｒ１０２の接続点と第１のＩＧＢＴ２１のエミッタ
間に接続された第３および第４の抵抗Ｒ１０３，Ｒ１０
４を通って分圧された駆動直流電圧により導通および遮
断制御される第１のスイッチＳＷ１０１と、第１のＩＧ
ＢＴ２１のゲート−エミッタ間に接続されて第１および
第２の抵抗Ｒ１０１，Ｒ１０２の接続点電圧により導通
および遮断制御される第２のスイッチＳＷ１０２と、を
備えて構成される。
源電圧手段（電源電圧Ｖｃｃ）と第１のＩＧＢＴ２１の
エミッタ間に直列接続された第１および第２の抵抗Ｒ１
０１，Ｒ１０２と、第１のＩＧＢＴ２１のゲート−エミ
ッタ間に直列接続された第１のダイオードＤ１０１並び
に第３および第４の抵抗Ｒ１０３，Ｒ１０４と、第１の
駆動回路２３の駆動直流電圧を第１のダイオードＤ１０
１および第３の抵抗Ｒ１０３の接続点に印加する第２の
ダイオードＤ１０２と、第１および第２の抵抗Ｒ１０
１，Ｒ１０２の接続点と第１のＩＧＢＴ２１のエミッタ
間に接続された第３および第４の抵抗Ｒ１０３，Ｒ１０
４を通って分圧された駆動直流電圧により導通および遮
断制御される第１のスイッチＳＷ１０１と、第１のＩＧ
ＢＴ２１のゲート−エミッタ間に接続されて第１および
第２の抵抗Ｒ１０１，Ｒ１０２の接続点電圧により導通
および遮断制御される第２のスイッチＳＷ１０２と、を
備えて構成される。
【００２３】また、第２のノイズ遮断部４０は、第２の
ＩＧＢＴ２２および第２の駆動回路２４間に接続され、
第１のノイズ遮断回路と同様の構成とされている。従っ
て、図面においては省略されている。
ＩＧＢＴ２２および第２の駆動回路２４間に接続され、
第１のノイズ遮断回路と同様の構成とされている。従っ
て、図面においては省略されている。
【００２４】このように構成された本発明に係るＩＧＢ
Ｔインバータのゲート駆動回路の動作について、図面を
参照して説明する。
Ｔインバータのゲート駆動回路の動作について、図面を
参照して説明する。
【００２５】先ず、第１の駆動回路２３から第１のＩＧ
ＢＴ２１のゲート−エミッタ間に駆動直流電圧Ｖｇｅが
印加される場合、駆動直流電圧Ｖｇｅが第２のダイオー
ドＤ１０２を通って第３および第４の抵抗Ｒ１０３，Ｒ
１０４に印加されて分圧されるため、下記の式（１）に
示した分圧電圧Ｖ１が第１のスイッチＳＷ１０１の導通
制御（オン／オフ制御）信号として入力される。
ＢＴ２１のゲート−エミッタ間に駆動直流電圧Ｖｇｅが
印加される場合、駆動直流電圧Ｖｇｅが第２のダイオー
ドＤ１０２を通って第３および第４の抵抗Ｒ１０３，Ｒ
１０４に印加されて分圧されるため、下記の式（１）に
示した分圧電圧Ｖ１が第１のスイッチＳＷ１０１の導通
制御（オン／オフ制御）信号として入力される。
【００２６】
【数１】
【００２７】この時、分圧電圧Ｖ１は、第１のスイッチ
ＳＷ１０１を導通するのに十分な値の電圧であるべき
で、第１のスイッチＳＷ１０１の導通によって流れる電
流があまり大きくならないように、電源電圧Ｖｃｃと第
１のＩＧＢＴ２１間に直列接続された第１および第２の
抵抗Ｒ１０１，Ｒ１０２を通って調節される。この時、
第１のスイッチＳＷ１０１を導通するための駆動直流電
圧Ｖｇｅおよび分圧電圧Ｖ１の値は、ノイズ遮断回路３
０として構成された回路素子の特性によって変わること
がある。
ＳＷ１０１を導通するのに十分な値の電圧であるべき
で、第１のスイッチＳＷ１０１の導通によって流れる電
流があまり大きくならないように、電源電圧Ｖｃｃと第
１のＩＧＢＴ２１間に直列接続された第１および第２の
抵抗Ｒ１０１，Ｒ１０２を通って調節される。この時、
第１のスイッチＳＷ１０１を導通するための駆動直流電
圧Ｖｇｅおよび分圧電圧Ｖ１の値は、ノイズ遮断回路３
０として構成された回路素子の特性によって変わること
がある。
【００２８】また、第１のスイッチＳＷ１０１が導通さ
れることで、第２のスイッチＳＷ１０２に導通制御信号
である零（０）の電圧が印加されて第２のスイッチＳＷ
１０２が遮断されるため、第１のＩＧＢＴ２１のゲート
−エミッタ間に駆動直流電圧Ｖｇｅが印加される。ま
た、第１の駆動回路２３から第１のＩＧＢＴ２１のゲー
ト−エミッタ間に印加される駆動直流電圧Ｖｇｅが零の
電圧に変わる瞬間、すなわち、第１の駆動回路２３の駆
動直流電圧Ｖｇｅである零の電圧が印加される瞬間に、
第１のＩＧＢＴ２１のゲート−エミッタ間の電圧は第１
のゲート抵抗Ｒｇ２１によって、若干の時間的な傾斜を
有して減少する。
れることで、第２のスイッチＳＷ１０２に導通制御信号
である零（０）の電圧が印加されて第２のスイッチＳＷ
１０２が遮断されるため、第１のＩＧＢＴ２１のゲート
−エミッタ間に駆動直流電圧Ｖｇｅが印加される。ま
た、第１の駆動回路２３から第１のＩＧＢＴ２１のゲー
ト−エミッタ間に印加される駆動直流電圧Ｖｇｅが零の
電圧に変わる瞬間、すなわち、第１の駆動回路２３の駆
動直流電圧Ｖｇｅである零の電圧が印加される瞬間に、
第１のＩＧＢＴ２１のゲート−エミッタ間の電圧は第１
のゲート抵抗Ｒｇ２１によって、若干の時間的な傾斜を
有して減少する。
【００２９】この時、第１のＩＧＢＴ２１のゲート−エ
ミッタ間の電圧は、第１のダイオードＤ１０１を通っ
て、第３および第４の抵抗Ｒ１０３，Ｒ１０４に印加さ
れて分圧されることで、上記の式（１）に示した分圧電
圧Ｖ１が第１のスイッチＳＷ１０１に導通制御信号とし
て入力されて、このような分圧電圧Ｖ１が第１のスイッ
チＳＷ１０１の臨界電圧以下に減少すると、第１のスイ
ッチＳＷ１０１が遮断される。
ミッタ間の電圧は、第１のダイオードＤ１０１を通っ
て、第３および第４の抵抗Ｒ１０３，Ｒ１０４に印加さ
れて分圧されることで、上記の式（１）に示した分圧電
圧Ｖ１が第１のスイッチＳＷ１０１に導通制御信号とし
て入力されて、このような分圧電圧Ｖ１が第１のスイッ
チＳＷ１０１の臨界電圧以下に減少すると、第１のスイ
ッチＳＷ１０１が遮断される。
【００３０】従って、第２のスイッチＳＷ１０２は、下
記の式（２）に示すように、電源電圧Ｖｃｃと第１のＩ
ＧＢＴ２１のエミッタ間に直列接続された第１および第
２の抵抗Ｒ１０１，Ｒ１０２により分圧された分圧電圧
Ｖ２により導通制御される。
記の式（２）に示すように、電源電圧Ｖｃｃと第１のＩ
ＧＢＴ２１のエミッタ間に直列接続された第１および第
２の抵抗Ｒ１０１，Ｒ１０２により分圧された分圧電圧
Ｖ２により導通制御される。
【００３１】
【数２】
【００３２】この時、分圧された電圧Ｖ２が第２のスイ
ッチＳＷ１０２を導通させるように、第１および第２の
抵抗Ｒ１０１，Ｒ１０２の値が調節されるべきである。
ッチＳＷ１０２を導通させるように、第１および第２の
抵抗Ｒ１０１，Ｒ１０２の値が調節されるべきである。
【００３３】従って、第２のスイッチＳＷ１０２が導通
されて、第１のＩＧＢＴ２１のゲート−エミッタ間が短
絡（ショート）されるので、ゲート−エミッタ間が零の
電圧により拘束されて、ゲート−エミッタ間の等価キャ
パシタンスＣｇｅによるノイズが放電されることで、ノ
イズの発生が抑制される。
されて、第１のＩＧＢＴ２１のゲート−エミッタ間が短
絡（ショート）されるので、ゲート−エミッタ間が零の
電圧により拘束されて、ゲート−エミッタ間の等価キャ
パシタンスＣｇｅによるノイズが放電されることで、ノ
イズの発生が抑制される。
【００３４】次いで、第１の駆動回路２３から第１のＩ
ＧＢＴ２１のゲート−エミッタ間に印加される駆動直流
電圧Ｖｇｅが零の電圧から駆動電圧に変わる瞬間に駆動
電圧が第２のダイオードＤ１０２を通って、第３および
第４の抵抗Ｒ１Ｏ３，Ｒ１０４に印加されて前述した式
（１）のように分圧されることで、分圧電圧Ｖ１が第１
のスイッチＳＷ１０１を導通させる。この時、第１のゲ
ート抵抗Ｒｇ２１によって駆動電圧が遅延されること
で、第１のダイオードＤ１０１を通った駆動電圧が先に
印加されることはない。
ＧＢＴ２１のゲート−エミッタ間に印加される駆動直流
電圧Ｖｇｅが零の電圧から駆動電圧に変わる瞬間に駆動
電圧が第２のダイオードＤ１０２を通って、第３および
第４の抵抗Ｒ１Ｏ３，Ｒ１０４に印加されて前述した式
（１）のように分圧されることで、分圧電圧Ｖ１が第１
のスイッチＳＷ１０１を導通させる。この時、第１のゲ
ート抵抗Ｒｇ２１によって駆動電圧が遅延されること
で、第１のダイオードＤ１０１を通った駆動電圧が先に
印加されることはない。
【００３５】また、第１のスイッチＳＷ１０１が導通さ
れることで、第２のスイッチＳＷ１０２の導通制御信号
に零の電圧が印加され、第２のスイッチＳＷ１０２が遮
断された後、第１のＩＧＢＴ２１のゲート−エミッタ間
に第１のゲート抵抗Ｒｇ２１により遅延された駆動直流
電圧Ｖｇｅが正常に印加される。
れることで、第２のスイッチＳＷ１０２の導通制御信号
に零の電圧が印加され、第２のスイッチＳＷ１０２が遮
断された後、第１のＩＧＢＴ２１のゲート−エミッタ間
に第１のゲート抵抗Ｒｇ２１により遅延された駆動直流
電圧Ｖｇｅが正常に印加される。
【００３６】さらに、第２のノイズ遮断回路４０の動作
が、第１のノイズ遮断回路３０と同様に行われて、結果
的に第１および第２のＩＧＢＴは、第１および第２のノ
イズ遮断回路３０，４０がゲート−エミッタ間の等価キ
ャパシタンスＣｇｅによるノイズの発生を抑制すること
で、破壊の危険が低減されることになる。
が、第１のノイズ遮断回路３０と同様に行われて、結果
的に第１および第２のＩＧＢＴは、第１および第２のノ
イズ遮断回路３０，４０がゲート−エミッタ間の等価キ
ャパシタンスＣｇｅによるノイズの発生を抑制すること
で、破壊の危険が低減されることになる。
【００３７】
【発明の効果】以上説明したように、本発明に係るＩＧ
ＢＴインバータのゲート駆動回路においては、ＩＧＢＴ
および駆動回路間に接続されるノイズ遮断回路を用い
て、駆動直流電圧が遷移する時に発生するノイズを遮断
することにより、ゲート駆動抵抗またはゲート駆動回路
の選定にあまり影響を及ぼすことなく、ゲート駆動距離
を自由に調節することができる。
ＢＴインバータのゲート駆動回路においては、ＩＧＢＴ
および駆動回路間に接続されるノイズ遮断回路を用い
て、駆動直流電圧が遷移する時に発生するノイズを遮断
することにより、ゲート駆動抵抗またはゲート駆動回路
の選定にあまり影響を及ぼすことなく、ゲート駆動距離
を自由に調節することができる。
【図１】本発明に係るＩＧＢＴインバータのゲート駆動
回路を示す図である。
回路を示す図である。
【図２】一般のＩＧＢＴ素子を示す等価回路図である。
【図３】従来のＩＧＢＴを利用したスイッチング素子の
一例を示す図である。
一例を示す図である。
【図４】従来のＩＧＢＴインバータを示す回路図であ
る。
る。
【図５】図４の第１のＩＧＢＴ（１１）の動作を説明す
るための図である。
るための図である。
【図６】図４の第２のＩＧＢＴ（１２）の動作を説明す
るための図である。
るための図である。
２１…第１のＩＧＢＴ
２２…第２のＩＧＢＴ
２３…第１の駆動回路
２４…第２の駆動回路
３０…第１のノイズ遮断回路
４０…第２のノイズ遮断回路
Ｃｃｅ…ＩＧＢＴのコレクタ−エミッタ間の等価キャパ
シタンス Ｃｃｇ…ＩＧＢＴのコレクタ−ゲート間の等価キャパシ
タンス Ｃｇｅ…ＩＧＢＴのゲート−エミッタ間の等価キャパシ
タンス Ｄ１０１…第１のダイオード Ｄ１０２…第２のダイオード ＧＮＤ…接地 Ｒ１０１…第１の抵抗（第２の抵抗手段） Ｒ１０２…第２の抵抗（第２の抵抗手段） Ｒ１０３…第３の抵抗（第１の抵抗手段） Ｒ１０４…第４の抵抗（第１の抵抗手段） Ｒｇ２１…第１のゲート抵抗 Ｒｇ２２…第２のゲート抵抗 ＳＷ１０１…第１のスイッチ ＳＷ１０２…第２のスイッチ Ｖｃｃ…電源電圧 Ｖｄｃ…直流電圧（直流電圧手段） Ｖｇｅ…駆動直流電圧 Ｖｏｕｔ…出力信号
シタンス Ｃｃｇ…ＩＧＢＴのコレクタ−ゲート間の等価キャパシ
タンス Ｃｇｅ…ＩＧＢＴのゲート−エミッタ間の等価キャパシ
タンス Ｄ１０１…第１のダイオード Ｄ１０２…第２のダイオード ＧＮＤ…接地 Ｒ１０１…第１の抵抗（第２の抵抗手段） Ｒ１０２…第２の抵抗（第２の抵抗手段） Ｒ１０３…第３の抵抗（第１の抵抗手段） Ｒ１０４…第４の抵抗（第１の抵抗手段） Ｒｇ２１…第１のゲート抵抗 Ｒｇ２２…第２のゲート抵抗 ＳＷ１０１…第１のスイッチ ＳＷ１０２…第２のスイッチ Ｖｃｃ…電源電圧 Ｖｄｃ…直流電圧（直流電圧手段） Ｖｇｅ…駆動直流電圧 Ｖｏｕｔ…出力信号
Claims (7)
- 【請求項１】 コレクタが直流電圧手段に接続された第
１のＩＧＢＴ（２１）と、 該第１のＩＧＢＴ（２１）のエミッタにコレクタが接続
され、前記第１のＩＧＢＴ（２１）との接続点から出力
信号が出力されるように、エミッタが接地（ＧＮＤ）さ
れた第２のＩＧＢＴ（２２）と、 前記第１および第２のＩＧＢＴ（２１，２２）のゲート
−エミッタ間に第１および第２のゲート抵抗（Ｒｇ２
１，Ｒｇ２２）を介して連結され、駆動直流電圧をそれ
ぞれ供給する第１および第２の駆動回路（２３，２４）
と、 前記第１および第２のＩＧＢＴ（２１，２２）のゲート
−エミッタと前記第１および第２の駆動回路（２３，２
４）との間にそれぞれ接続され、ノイズを遮断する第１
および第２のノイズ遮断回路（３０，４０）と、を備え
ることを特徴とするＩＧＢＴインバータのゲート駆動回
路。 - 【請求項２】 前記各第１および第２のノイズ遮断回路
（３０，４０）は、分圧抵抗およびスイッチを用いてゲ
ート−エミッタ間の等価キャパシタンス（Ｃｇｅ）によ
るノイズを抑制することを特徴とする請求項１に記載の
ＩＧＢＴインバータのゲート駆動回路。 - 【請求項３】 コレクタが直流電圧手段に接続された第
１のＩＧＢＴ（２１）と、 該第１のＩＧＢＴ（２１）のエミッタにコレクタが接続
され、エミッタが接地（ＧＮＤ）された第２のＩＧＢＴ
（２２）と、 前記第１および第２のＩＧＢＴ（２１，２２）のゲート
−エミッタ間に第１および第２のゲート抵抗（Ｒｇ２
１，Ｒｇ２２）を介して連続され、駆動直流電圧をそれ
ぞれ供給する第１および第２の駆動回路（２３，２４）
と、 前記第１および第２のＩＧＢＴ（２１，２２）のゲート
−エミッタと前記第１および第２の駆動回路（２３，２
４）との間にそれぞれ接続され、スイッチング制御によ
りノイズを遮断する第１および第２のノイズ遮断回路
（３０，４０）と、を備えることを特徴とするＩＧＢＴ
インバータのゲート駆動回路。 - 【請求項４】 前記第１のノイズ遮断回路（３０）は、 前記第１のＩＧＢＴ（２１）のゲート−エミッタ間に直
列接続され、前記第１の駆動回路（２３）の駆動直流電
圧を印加するダイオード（Ｄ１０１，Ｄ１０２）と、 前記駆動直流電圧を分圧する第１の抵抗手段（Ｒ１０
３，Ｒ１０４）と、 前記分圧された駆動直流電圧により導通制御される第１
のスイッチ（ＳＷ１０１）と、 電源電圧と前記第１のＩＧＢＴ（２１）のエミッタ間に
直列接続されて、前記第１のスイッチ（ＳＷ１０１）の
スイッチング状態によって、前記電源電圧を分圧する第
２の抵抗手段（Ｒ１０１，Ｒ１０２）と、 前記分圧された電源電圧により導通制御される第２のス
イッチ（ＳＷ１０２）と、を備えることを特徴とする請
求項３に記載のＩＧＢＴインバータのゲート駆動回路。 - 【請求項５】 前記第２のノイズ遮断回路（４０）は、 前記第２のＩＧＢＴ（２２）のゲート−エミッタ間に直
列接続され、前記第２の駆動回路（２４）の駆動直流電
圧を印加するダイオード（Ｄ１０１，Ｄ１０２）と、 前記駆動直流電圧を分圧する第１の抵抗手段（Ｒ１０
３，Ｒ１０４）と、 前記分圧された駆動直流電圧により導通制御される第１
のスイッチ（ＳＷ１０１）と、 電源電圧と前記第１のＩＧＢＴ（２１）のエミッタ間に
直列接続されて、前記第１のスイッチ（ＳＷ１０１）の
スイッチング状態によって、前記電源電圧を分圧する第
２の抵抗手段（Ｒ１０１，Ｒ１０２）と、 前記分圧された電源電圧により導通制御される第２のス
イッチ（ＳＷ１０２）と、を備えることを特徴とする請
求項３に記載のＩＧＢＴインバータのゲート駆動回路。 - 【請求項６】 前記各第１および第２のスイッチ（ＳＷ
１０１，ＳＷ１０２）は、分圧された電圧により導通制
御されることを特徴とする請求項４または５に記載のＩ
ＧＢＴインバータのゲート駆動回路。 - 【請求項７】 前記各第１および第２のノイズ遮断部
（３０，４０）は、 前記駆動直流電圧から印加された電圧により導通制御さ
れる第１のスイッチ（ＳＷ１０１）と、 前記導通制御された第１のスイッチ（ＳＷ１０１）のス
イッチング状態によって導通制御される第２のスイッチ
（ＳＷ１０２）と、を備えることを特徴とする請求項３
に記載のＩＧＢＴインバータのゲート駆動回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2020000031795U KR200229676Y1 (ko) | 2000-11-14 | 2000-11-14 | 아이지비티 인버터의 게이트 구동회로 |
| KR2000-31795 | 2000-11-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003023768A true JP2003023768A (ja) | 2003-01-24 |
| JP3566688B2 JP3566688B2 (ja) | 2004-09-15 |
Family
ID=35677423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001342708A Expired - Fee Related JP3566688B2 (ja) | 2000-11-14 | 2001-11-08 | Ｉｇｂｔインバータのゲート駆動回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6542012B2 (ja) |
| JP (1) | JP3566688B2 (ja) |
| KR (1) | KR200229676Y1 (ja) |
| CN (1) | CN1204677C (ja) |
| DE (1) | DE10155846B4 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7660094B2 (en) | 2004-12-14 | 2010-02-09 | Mitsubishi Denki Kabushiki Kaisha | Inverter circuit |
| DE102004063536B4 (de) * | 2004-12-30 | 2013-11-21 | Mitsubishi Denki K.K. | Umrichterschaltung |
| WO2015111154A1 (ja) * | 2014-01-22 | 2015-07-30 | 株式会社安川電機 | スイッチング回路、インバータ回路、及びモータ制御装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2508129B (en) | 2012-09-19 | 2020-02-26 | Nidec Control Techniques Ltd | Semiconductor device driving unit |
| CN108259027A (zh) * | 2016-12-28 | 2018-07-06 | 北京天诚同创电气有限公司 | 线性调整igbt的门极驱动电压的驱动器和驱动方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0677797A (ja) * | 1992-08-26 | 1994-03-18 | Sansha Electric Mfg Co Ltd | 電力用スイッチング半導体モジュール |
| JPH0888550A (ja) * | 1994-09-20 | 1996-04-02 | Hitachi Ltd | 半導体回路及び半導体集積回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4649321A (en) * | 1985-10-28 | 1987-03-10 | General Electric Company | Gate capacitance latch for DC to AC converters |
| JPH02262822A (ja) * | 1989-03-08 | 1990-10-25 | Hitachi Ltd | 静電誘導形自己消孤素子の過電流保護回路 |
| US5103148A (en) * | 1990-11-06 | 1992-04-07 | Motorola, Inc. | Low voltage circuit to control high voltage transistor |
| JP2795027B2 (ja) * | 1992-02-17 | 1998-09-10 | 三菱電機株式会社 | Ｉｇｂｔのゲート駆動回路 |
| JP3414859B2 (ja) * | 1993-09-09 | 2003-06-09 | シーメンス アクチエンゲゼルシヤフト | 半導体デバイスの過電流時のターンオフ回路装置 |
| EP0814564A1 (en) * | 1996-06-20 | 1997-12-29 | ANSALDO INDUSTRIA S.p.A. | Electronic switching circuit with reduction of switching transients |
| JPH11112313A (ja) * | 1997-10-02 | 1999-04-23 | Mitsubishi Electric Corp | 半導体回路及びパワートランジスタ保護回路 |
-
2000
- 2000-11-14 KR KR2020000031795U patent/KR200229676Y1/ko not_active IP Right Cessation
-
2001
- 2001-11-07 CN CNB011379340A patent/CN1204677C/zh not_active Expired - Lifetime
- 2001-11-08 JP JP2001342708A patent/JP3566688B2/ja not_active Expired - Fee Related
- 2001-11-14 DE DE10155846A patent/DE10155846B4/de not_active Expired - Lifetime
- 2001-11-14 US US09/987,472 patent/US6542012B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0677797A (ja) * | 1992-08-26 | 1994-03-18 | Sansha Electric Mfg Co Ltd | 電力用スイッチング半導体モジュール |
| JPH0888550A (ja) * | 1994-09-20 | 1996-04-02 | Hitachi Ltd | 半導体回路及び半導体集積回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7660094B2 (en) | 2004-12-14 | 2010-02-09 | Mitsubishi Denki Kabushiki Kaisha | Inverter circuit |
| DE102004063536B4 (de) * | 2004-12-30 | 2013-11-21 | Mitsubishi Denki K.K. | Umrichterschaltung |
| WO2015111154A1 (ja) * | 2014-01-22 | 2015-07-30 | 株式会社安川電機 | スイッチング回路、インバータ回路、及びモータ制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1204677C (zh) | 2005-06-01 |
| US20020057114A1 (en) | 2002-05-16 |
| CN1355590A (zh) | 2002-06-26 |
| US6542012B2 (en) | 2003-04-01 |
| JP3566688B2 (ja) | 2004-09-15 |
| DE10155846B4 (de) | 2006-02-16 |
| KR200229676Y1 (ko) | 2001-07-19 |
| DE10155846A1 (de) | 2002-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4144541B2 (ja) | 電圧駆動型半導体素子用駆動回路 | |
| JP3067687B2 (ja) | Ｉｇｂｔ駆動回路 | |
| JP4432215B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| US9154125B2 (en) | Method of controlling an IGBT and a gate driver | |
| JP3339311B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP3307712B2 (ja) | 駆動回路及び駆動方法 | |
| JPH04230117A (ja) | ｄｖ／ｄｔ妨害排除能力を備えた回路とＭＯＳ回路のためのゲートドライバ | |
| JP2007142788A (ja) | 電圧駆動型スイッチング回路 | |
| JPH11234104A (ja) | 半導体モジュール及びインバータ装置 | |
| JPH1168540A (ja) | 高耐圧パワーｉｃの出力段回路 | |
| JP3414859B2 (ja) | 半導体デバイスの過電流時のターンオフ回路装置 | |
| JP3532377B2 (ja) | 電圧駆動形スイッチ素子のゲート駆動回路 | |
| JPH06103837B2 (ja) | トライステ−ト形出力回路 | |
| JPH1051285A (ja) | 電圧制御型トランジスタの駆動回路 | |
| KR20050040700A (ko) | 구동회로 | |
| JP2003023768A (ja) | Ｉｇｂｔインバータのゲート駆動回路 | |
| JPH0964707A (ja) | 半導体出力回路装置 | |
| JP2002300016A (ja) | ゲート駆動方法及びゲート駆動回路 | |
| JP4727360B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| JP2913699B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP2000324801A (ja) | 電圧制御形半導体素子の駆動回路 | |
| JP3761163B2 (ja) | 制御極付半導体スイッチの直列回路 | |
| JP2000295838A (ja) | ドライブ回路 | |
| JPH02179262A (ja) | 電圧駆動形半導体素子のゲート駆動回路 | |
| JP3918778B2 (ja) | 保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040610 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3566688 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140618 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |